KR101423718B1 - 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판 및그 제조 방법 - Google Patents

낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판 및그 제조 방법 Download PDF

Info

Publication number
KR101423718B1
KR101423718B1 KR1020080017392A KR20080017392A KR101423718B1 KR 101423718 B1 KR101423718 B1 KR 101423718B1 KR 1020080017392 A KR1020080017392 A KR 1020080017392A KR 20080017392 A KR20080017392 A KR 20080017392A KR 101423718 B1 KR101423718 B1 KR 101423718B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
single crystal
substrate
crystal silicon
carbide substrate
Prior art date
Application number
KR1020080017392A
Other languages
English (en)
Other versions
KR20090092092A (ko
Inventor
윤여진
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020080017392A priority Critical patent/KR101423718B1/ko
Publication of KR20090092092A publication Critical patent/KR20090092092A/ko
Application granted granted Critical
Publication of KR101423718B1 publication Critical patent/KR101423718B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Abstract

본 발명은 반도체 성장용 기판으로 사용하기 위한 단결정 실리콘 카바이드 기판의 제조에 관한 것으로서, 실리콘 기판상에 단결정 실리콘 카바이드층을 형성하는 단계, 상기 단결정 실리콘 카바이드층의 거친 표면을 제거하기 위한 화학 기계적 연마 공정(CMP)을 수행하는 단계, 스크래치가 인가된 상기 단결정 실리콘 카바이드 기판 표면에 희생층을 형성하는 단계, 및 상기 단결정 실리콘 카바이드 기판 표면에 형성된 상기 희생층을 제거하는 단계를 거쳐 미러(mirror)와 같은 낮은 결함 밀도의 표면 특성을 가지는 단결정 실리콘 카바이드 기판 및 그 제조방법을 제공한다.
단결정 실리콘 카바이드 기판, CMP 공정, 결함 밀도, 연마 공정

Description

낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판 및 그 제조 방법 {LOW DEFECT SINGLE CRYSTAL SiC SUBSTRATE AND A METHOD OF MANUFACTURING THE SAME}
본 발명은 개선된 화학 기계적 연마(chemi-mechanical polishing : CMP) 공정에 의한 우수한 표면 특성을 가지는 단결정 실리콘 카바이드 기판 및 그 제조 방법에 관한 것이다.
실리콘 카바이드는 그 물리적 강도와 높은 내화학적, 내고온성으로 인해 최근 수년 동안 다양한 전자 장치 및 목적을 위해서 반도체 재료로서 사용되어 왔으며 또한, 방사선에 대한 내구성, 높은 절연-파괴(breakdown) 전기장, 상대적으로 넓은 밴드갭, 높은 전자 포화 드리프트(drift) 속력, 고온 작동, 및 스펙트럼 상의 청색, 보라색, 자외선 영역에서 고에너지 포톤(photon)의 흡수와 방출 등의 우수한 전자적 특성을 가지고 있다. 따라서 GaN 등의 갈륨함유 질화물 박막 형성시에 기존의 산화알루미늄에 비하여 실리콘 카바이드는 더 우수한 기판 특성을 가진다.
반도체 성장용 기판으로 사용하기 위한 단결정 실리콘 카바이드는 미러(mirror)와 같은 낮은 결함 밀도를 가지는 표면 상태를 필요로 한다. 실리콘 카 바이드 벌크 결정 표면의 구조적 결함의 밀도는 근래에 지속적으로 감소하고 있지만, 상대적으로 높은 결함 밀도가 여전히 나타나고 있으며, 이를 완전히 제거하는 것도 어려운 것으로 밝혀져 왔다. 이러한 결함들은 상기 기판상에 형성되는 장치의 성능을 제한하거나, 심지어는 장비로서 사용할 수 없게 하는 심각한 문제점을 야기한다. 실리콘 카바이드는 자체의 단단함으로 인해 표면을 CMP 공정 할 때에는 연마제로 실리카글라스(보로실리케이트글라스), 이산화티탄, 질화티탄, 산화알루미늄, 아이언니트레이트, 산화세리움, 콜로이덜실리카, 질화실리콘, 실리콘카바이드, 흑연, 다이아몬드 등의 연마미립제를 슬러리로 사용하여 최적의 CMP 조건하에 표면을 가공함에 불구하고(특허문헌 1 참조), 사용된 슬러리 및 기판으로부터 분리된 실리콘 카바이드 입자들이 기판의 표면에 미세함 스크레치를 발생시키게 되어 높은 결함 밀도를 가지게 된다.
도 1은 종래의 단결정 실리콘 카바이드 기판의 AFM 이미지로서, 다이아몬드 또는 실리콘 카바이드 슬러리를 연마제로 사용하여 이용해 단결정 실리콘 카바이드 기판의 표면을 CMP 공정 후의 것으로 사용된 슬러리 또는 기판으로부터 분리된 실리콘 카바이드 입자에 의해 생성된 표면 스크래치를 확인 할 수 있다. (RMS(roughness: 표면 거칠기)= 2.8nm)
도 2는 도 1의 표면 스크래치(200)를 갖는 단결정 실리콘 카바이드기판(100)을 설명하는 개략도이다. CMP 공정에 의해 단결정 실리콘 카바이드기판(100) 상에 부분적인 스크래치(200)가 발생되어 있으며, 양질의 반도체막 성장을 위해서는 이를 제거하는 것이 필수적이라고 할 수 있다.
특허문헌 1 : 한국공개특허공보 2000-0047925호(2000.07.25)
이러한 문제점을 해결하기 위한 본 발명은, 단결정 실리콘 카바이드 기판의 기존의 화학 기계적 연마 공정(CMP) 공정 후, 스크래치가 인가된 기판 표면에 산화규소(SiO2)와 같은 산화막 또는 질화규소(SiN)와 같은 질화막 형성에 의한 희생층을 형성하고, 2차 CMP 공정 또는 습식에칭(wet etching) 방법에 의해 단결정 실리콘 카바이드 기판의 표면 손상 없이 희생층만을 제거 하므로써, 미러(mirror)와 같은 낮은 결함 밀도의 표면 특성을 가지는 단결정 실리콘 카바이드기판 및 그 제조방법을 제공하는데 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 특징적인 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판의 제조 방법은, 실리콘 기판상에 단결정 실리콘 카바이드층을 형성하는 단계, 상기 단결정 실리콘 카바이드층의 거친 표면을 제거하기 위한 화학 기계적 연마 공정(CMP)을 수행하는 단계, 스크래치가 인가된 상기 단결정 실리콘 카바이드 기판 표면에 희생층을 형성하는 단계, 및 상기 단결정 실리콘 카바이드 기판 표면에 형성된 상기 희생층을 제거하는 단계를 포함한다.
바람직하게, 상기 화학 기계적 연마 공정(CMP) 수행 단계는, 연마제로서 실리카글라스(보로실리케이트글라스), 이산화티탄, 질화티탄, 산화알루미늄, 아이언니트레이트, 산화세리움, 콜로이덜실리카, 질화실리콘, 실리콘카바이드, 흑연, 다이아몬드 등의 연마미립제 슬러리를 사용할 수 있다.
이때 바람직하게는, CMP 공정의 연마제로 나노 사이즈의 실리콘카바이드 또는 다이아몬드 슬러리를 사용할 수 있다.
바람직하게, 상기 희생층 형성 단계는, 희생층으로 산화규소(SiO2)와 같은 산화막 또는 질화규소(SiN)와 같은 질화막을 형성하여 이루어질 수 있다. 희생층이 형성되는 깊이는 단결정 실리콘 카바이드 기판 표면에 인가된 기계적 손상을 포함한다. 이때 실리콘 카바이드(SiC)내의 규소(Si)가 외부에 공급된 산소원과 결합하여 희생층인 산화규소(SiO2)를 형성할 수 있으며, 산소원 대신에 질소원을 공급하여 희생층인 질화규소(SiN)를 형성할 수 있다.
바람직하게 상기 희생층 제거 단계는 2차적인 CMP 공정 또는 습식에칭 방법에 의해 이루어질 수 있다.
또한, 본 발명은 상기의 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판의 제조 방법에 의해 1nm 이하의 표면 거칠기를 가지는 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판을 제공한다.
본 발명에 따르면, 단결정 실리콘 카바이드 기판의 제조방법에 있어서, 단결정 실리콘 카바이드층을 CMP 공정을 수행한 후, 산화막 또는 질화막과 같은 희생층을 형성하고, 기판의 표면 손상 없이 희생층만을 제거함으로써, 표면이 미러(mirror)와 같은 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드기판을 제조할 수 있다. 따라서 본 발명에 의하면 GaN 등의 갈륨함유 질화물 박막 형성시에 반도체 성장용 기판으로서 기존의 산화알루미늄에 비하여 우수한 기판 특성을 가지는 단결정 실리콘 카바이드기판을 제조할 수 있다.
다음에, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 본 발명은 하기의 실시예에 국한되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다.
도 3은 본 발명의 실시예에 따른 단결정 실리콘 카바이드 기판의 제조 공정을 순차적으로 나타낸 순서도로서, 단결정 실리콘 카바이드층을 형성하는 단계(S1), 형성된 단결정 실리콘 카바이드층에 1차 CMP 공정을 수행하는 단계(S2), 상기 CMP 공정 후 상기 기판 표면에 희생층을 형성하는 단계(S3) 및 상기 희생층을 제거하는 단계(S4)를 포함하여 이루어진다.
실리콘 기판 상에 단결정 실리콘 카바이드 층을 형성하는 공정(S1)은 일반적인 승화결정법(HVPE)에 의하여 실리콘 카바이드 단결정을 성장시키는 방법 또는 고 온도에서 실리콘 기판 상에 화학기상성장법(CVD법)을 이용하여, 에페텍셜법으로 실리콘 카바이드 단결정을 성장시키는 방법에 의해 이루어질 수 있다.
상기 단결정 실리콘 카바이드 층의 1차 CMP 공정(S2)은, 연마제로서 실리카글라스(보로실리케이트글라스), 이산화티탄, 질화티탄, 산화알루미늄, 아이언니트레이트, 산화세리움, 콜로이드 실리카, 질화실리콘, 실리콘카바이드, 흑연, 다이아몬드 등의 연마 미립제 슬러리를 사용할 수 있다.
이때 바람직하게는, CMP 공정의 연마제로 나노 사이즈의 실리콘카바이드 또는 다이아몬드 슬러리를 사용할 수 있다.
연마 장치로서는, 상기 단결정 실리콘 카바이드 기판을 유지하는 홀더(holder)와 연마포(pad)를 접착한 (회전수가 변경가능한 모터 등이 부착되어 있음) 정반을 갖는 일반적인 연마 장치를 사용할 수 있다. 연마포로서는 일반적인 부직포, 발포 폴리우레탄, 다공질 불소 수지 등을 사용할 수 있으며 특별히 제한되지는 않는다. 또한, 연마포에는 CMP 연마제가 쌓일 홈 가공을 실시하는 것이 바람직 하다. 연마 조건은 제한은 없지만, 정반의 회전 속도는 반도체 기판이 돌출되지 않도록 20O rpm 이하의 저회전이 바람직하고, 반도체 기판에 걸리는 압력은 연마 후 긁힘이 발생되지 않도록 1 ㎏/㎠ 이하가 바람직하다. 연마하는 동안 연마포에 펌프 등으로 슬러리를 연속하여 공급한다. 공급량에는 제한이 없지만, 연마포 표면이 항상 슬러리로 덮여져 있는 것이 바람직하다.
연마 종료 후 상기 기판을 유수 중에서 잘 세정한 후, 스핀 드라이어 등을 사용하여 상기 기판 상에 부착된 물방울을 털은 후 건조시키는 것이 바람직하다.
상기 1차 CMP 공정(S2)에 의해 스크래치가 인가된 단결정 실리콘 카바이드 기판 표면에 희생층을 형성하는 단계(S3)에서는, 희생층은 산화규소(SiO2)와 같은 산화막 또는 질화규소(SiN)와 같은 질화막을 형성하여 이루어질 수 있다.
상기 단결정 실리콘 카바이드 기판 표면에 산화막을 형성하는 과정은, 상기 실리콘 카바이드를 900∼1300℃에서 건식 혹은 습식 산화하여 제조하되, 그 제조되는 두께가 최소한 500Å 이상(예컨대, 500 Å∼30000 Å)이 되도록 한다. 이때 형성되는 희생층의 깊이는 실리콘 카바이드 단결정 표면에 인가된 스크레치(기계적 결합)을 포함하게 된다.
바람직하게는 상기 산화규소에 의한 산화막 형성은 건식법에 의해 산소 폭발을 방지하기 위한 분위기 가스로 프로세스에 기여하지 않는 H2(14 slm) 와 반응 가스로는 O2(8 slm)를 사용할 수 있으며, 실리콘 카바이드 단결정의 Si이 산화층형성의 실리콘(Si) 재료원으로 기여하게 된다. 상기 산화막은, 가열로에서 1000 ℃에서 90분간의 가열에 의해 다음과 같은 산화반응을 통해, 상기 기판상에 2000 Å의 두께로 형성될 수 있다.
SiC + O2 = SiO2 + CO2
여기에서, 산화막 두께는 1차 CMP 공정의 조건에 의해 유기될 수 있는 스크레치의 깊이에 의해 결정된다.
바람직하게는 상기 질화규소에 의한 질화막은 원료가스로 암모니아(NH3) 가스를 사용하여 900℃의 온도로 100분간 가열되는 동안 다음과 같은 질화반응을 거쳐 형성되어질 수 있다.
3SiC + 4NH3 = Si3N4 + 3CH4
이때 실리콘 카바이드 단결정의 Si이 질화층 형성의 실리콘(Si) 재료원으로 기여하게 된다.
도 4는 상기의 산화막(300)이 형성된 단결정 실리콘 카바이드 기판(100)의 단면도이며, 도 5는 본 발명의 실시예에 따른 산화막이 형성된 단결정 실리콘 카바이드 기판의 AFM 이미지로서 표면 거칠기(RMS roughness)가 3.77nm로 제 1차 CMP 공정 후의 표면 거칠기인 2.8 nm에 비해 산화에 의해 표면이 더욱 거칠어 졌음을 확인할 수 있다.
상기 희생층 제거 단계(S4)는 상기 형성된 단결정 실리콘 카바이드 기판 표면의 희생층을 2차적인 CMP 공정 또는 습식에칭 방법에 의해 제거하는 공정으로, 바람직하게는 콜로이드 실리카(SiO2)와 같은 연마제를 이용하여 상기 희생층을 2차적인 CMP 공정으로 연마하였을때 더 하드한 실리콘 카바이드 기판 표면의 스크레치와 같은 손상 없이 희생층만이 제거되고 도 6과 같이 미러(mirror) 표면(400)을 갖는 단결정 실리콘 카바이드 기판이 제조될 수 있다.
도 7은 본 발명에 실시예에 따른 희생층이 제거된 후의 단결정 실리콘 카바이드 기판 표면의 AFM 이미지로서, 1nm 이하의 표면 거칠기를 가지는 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판이 제조될 수 있다.
도 1은 종래의 단결정 실리콘 카바이드 기판의 AFM 이미지이다.
도 2는 도 1의 표면에 스크래치를 갖는 단결정 실리콘 카바이드 기판을 설명하기 위한 도면이다.
도 3은 본 발명의 실시예에 따른 단결정 실리콘 카바이드 기판의 제조 순서도이다.
도 4는 본 발명의 실시예에 따른 산화막이 형성된 단결정 실리콘 카바이드 기판을 설명하기 위한 도면이다.
도 5는 본 발명의 실시예에 따른 산화막이 형성된 단결정 실리콘 카바이드 기판의 AFM 이미지이다.
도 6은 본 발명의 실시예에 따른 2차 CMP 공정 후의 희생층이 제거된 단결정 실리콘 카바이드 기판을 설명하기 위한 도면이다.
도 7은 본 발명의 실시예에 따른 2차 CMP 공정 후의 희생층이 제거된 단결정 실리콘 카바이드 기판의 AFM 이미지이다.
<도면의 주요 부분에 관한 부호의 설명>
100 : 단결정 실리콘 카바이드기판
200 : 표면 스크래치
300 : 산화막
400 : 미러(mirror) 표면

Claims (5)

  1. CMP 공정에 의한 단결정 실리콘 카바이드 기판의 제조 방법에 있어서,
    실리콘 기판상에 단결정 실리콘 카바이드층을 형성하는 단계;
    상기 단결정 실리콘 카바이드층의 거친 표면을 제거하기 위한 화학 기계적 연마 공정(CMP)을 수행하는 단계;
    스크래치가 인가된 상기 단결정 실리콘 카바이드 기판 표면에 희생층을 형성하는 단계; 및
    상기 단결정 실리콘 카바이드 기판 표면에 형성된 상기 희생층을 2차적인 CMP 공정을 이용하여 제거하는 단계를 포함하는 것을 특징으로 하는 단결정 실리콘 카바이드 기판의 제조 방법.
  2. 청구항 1에 있어서,
    상기 화학 기계적 연마 공정(CMP) 수행 단계는, 상기 CMP 공정의 연마제로서 실리콘카바이드 또는 다이아몬드 슬러리를 사용하는 것을 특징으로 하는 단결정 실리콘 카바이드 기판의 제조 방법.
  3. 청구항 1에 있어서,
    상기 희생층 형성 단계는, 희생층으로 산화규소(SiO2)막 또는 질화규소(Si3N4)막을 형성하는 것을 특징으로 하는 단결정 실리콘 카바이드 기판의 제조 방법.
  4. 삭제
  5. 청구항 1 내지 청구항 3 중 어느 하나의 항에 기재된 제조 방법에 의해 형성되는 것을 특징으로 하는 1nm 이하의 표면 거칠기를 가지는 단결정 실리콘 카바이드 기판.
KR1020080017392A 2008-02-26 2008-02-26 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판 및그 제조 방법 KR101423718B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080017392A KR101423718B1 (ko) 2008-02-26 2008-02-26 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판 및그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080017392A KR101423718B1 (ko) 2008-02-26 2008-02-26 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판 및그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090092092A KR20090092092A (ko) 2009-08-31
KR101423718B1 true KR101423718B1 (ko) 2014-08-04

Family

ID=41209267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080017392A KR101423718B1 (ko) 2008-02-26 2008-02-26 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판 및그 제조 방법

Country Status (1)

Country Link
KR (1) KR101423718B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011173184A (ja) 2010-02-23 2011-09-08 Tokyo Electron Ltd 研磨方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919305A (en) * 1997-07-03 1999-07-06 Cbl Technologies, Inc. Elimination of thermal mismatch defects in epitaxially deposited films through the separation of the substrate from the film at the growth temperature
KR20060079249A (ko) * 2003-09-26 2006-07-05 쌍트르 나쉬오날 드 라 르쉐르스 쉬앙티피끄 희생층 상에 헤테로에피택시에 의해 ⅲ족 질화물을포함하는 자립 기판을 제조하는 방법
KR20060121756A (ko) * 2005-05-25 2006-11-29 실트로닉 아게 반도체층 구조물 및 반도체층 구조물의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919305A (en) * 1997-07-03 1999-07-06 Cbl Technologies, Inc. Elimination of thermal mismatch defects in epitaxially deposited films through the separation of the substrate from the film at the growth temperature
KR20060079249A (ko) * 2003-09-26 2006-07-05 쌍트르 나쉬오날 드 라 르쉐르스 쉬앙티피끄 희생층 상에 헤테로에피택시에 의해 ⅲ족 질화물을포함하는 자립 기판을 제조하는 방법
KR20060121756A (ko) * 2005-05-25 2006-11-29 실트로닉 아게 반도체층 구조물 및 반도체층 구조물의 제조 방법

Also Published As

Publication number Publication date
KR20090092092A (ko) 2009-08-31

Similar Documents

Publication Publication Date Title
JP3650750B2 (ja) シリコンウェハの表面ポリッシング法
Hara et al. Novel abrasive-free planarization of 4H-SiC (0001) using catalyst
Deng et al. Plasma-assisted polishing of gallium nitride to obtain a pit-free and atomically flat surface
JP5516424B2 (ja) エピタキシャル成長用炭化珪素単結晶基板の製造方法
JP6054282B2 (ja) 高表面品質ＧａＮウェーハおよびその製造方法
Deng et al. Damage-free finishing of CVD-SiC by a combination of dry plasma etching and plasma-assisted polishing
JP5018066B2 (ja) 歪Ｓｉ基板の製造方法
US20150027981A1 (en) Cmp method for forming smooth diamond surfaces
JP4846445B2 (ja) 炭化珪素単結晶ウェハ表面の仕上げ研磨方法
Deng et al. Optimization of the plasma oxidation and abrasive polishing processes in plasma-assisted polishing for highly effective planarization of 4H-SiC
JP2003249466A (ja) シリコンからなる半導体ウェーハ、多数の半導体ウェーハの製造方法及びその使用
JP2001322899A (ja) 窒化ガリウム系化合物半導体基板及びその製造方法
JP2010130009A (ja) 歪み緩和Ｓｉ１−ｘＧｅｘ層を有する半導体ウェハをポリシングする方法
Deng et al. Characterization of 4H-SiC (0001) surface processed by plasma-assisted polishing
WO2016125404A1 (ja) 炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置
WO2014091929A1 (ja) ＳｉＣ基板の製造方法
KR101423718B1 (ko) 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판 및그 제조 방법
JP5277722B2 (ja) 炭化珪素単結晶ウェハ表面の研磨方法
JP4700652B2 (ja) 層構造の製造方法
Deng et al. Damage-free and atomically-flat finishing of single crystal SiC by combination of oxidation and soft abrasive polishing
JP2006206343A (ja) ＡｌＮ単結晶の表面平坦化方法およびＡｌＮ単結晶基板の作製方法
JPH10298538A (ja) 酸化セリウム研磨剤及び基板の研磨法
JP2008288240A (ja) ＳｉＣ結晶研磨方法
JP2004200268A (ja) Ｃｍｐ研磨剤及び基板の研磨方法
JPH10106992A (ja) 酸化セリウム研磨剤及び基板の研磨法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 5