JP2010130009A - 歪み緩和Si1−xGex層を有する半導体ウェハをポリシングする方法 - Google Patents

歪み緩和Si1−xGex層を有する半導体ウェハをポリシングする方法 Download PDF

Info

Publication number
JP2010130009A
JP2010130009A JP2009255451A JP2009255451A JP2010130009A JP 2010130009 A JP2010130009 A JP 2010130009A JP 2009255451 A JP2009255451 A JP 2009255451A JP 2009255451 A JP2009255451 A JP 2009255451A JP 2010130009 A JP2010130009 A JP 2010130009A
Authority
JP
Japan
Prior art keywords
polishing
abrasive
semiconductor wafer
layer
cloth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009255451A
Other languages
English (en)
Inventor
Juergen Schwandner
シュヴァントナー ユルゲン
Roland Koppert
コッペルト ローラント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2010130009A publication Critical patent/JP2010130009A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】DE 102 007 019 565 A1に提案された方法に対する代替法を提供すること
【解決手段】0.55μm以下の粒径を有する固定結合した研磨材料を含有する研磨布を使用して、研磨装置中の半導体ウェハのSi1-xGex層を機械的に加工する第1の工程と、研磨布を使用してかつ研磨材料を含有する研磨剤スラリーを供給しながら、予め機械的に加工された前記半導体ウェハのSi1-xGex層を化学機械的に加工する第2の工程とを有する、Si1-xGexの歪み緩和層を備えた半導体ウェハをポリシングする方法
【選択図】なし

Description

本発明は、歪み緩和Si1-xGex層を備えた半導体ウェハをポリシングする方法に関する。
マイクロエレクトロニクスの最近の適用、例えば情報及び通信技術は、例えば、基本となるマイクロエレクトロニクス素子の絶えずより高い集積密度及びより短い応答時間及びクロック速度を要求する。素子の例は、メモリセル、スイッチング素子及び制御素子、トランジスタ、論理ゲートなどである。これらは、半導体材料からなる基板から製造される。半導体材料は、ケイ素及び時にはゲルマニウムのような元素半導体又は例えばガリウムヒ素(GaAs)のような化合物半導体を含む。スイッチング速度のための尺度は、電荷キャリア(自由電子、ホール)の移動度である。この移動度は、半導体材料の結晶格子中での印加される電場(電圧/単位距離)に関する電荷キャリアの平均的ドリフト速度である。この電子移動度は、純粋なシリコンの場合には、例えばGaAsの場合よりも著しく低い。しかしながら、シリコンは多数の利点に基づきマイクロエレクトロニクスの標準材料である。シリコンは、適切に、容易にかつほぼ無制限に供給可能であり、無毒性で、極めて清潔に製造可能であり、良好でかつ高度に欠陥なく加工可能であり、安定な酸化物(誘電体)を有する。従って、特に高速な素子は同様にシリコン技術に基づいて実現する要望がある。
所与の材料の場合には、電荷キャリアの移動度の向上は、結晶格子の特性の人為的な変更によってのみ可能である。理論的研究から、特に結晶格子の歪み(伸張、ディストーション)が前記移動度を高めることは公知である。シリコンと同族のゲルマニウムの平均原子間距離(格子定数)は、シリコンのよりも約4%大きい。ゲルマニウム原子が組み込まれたシリコン結晶は、従って純粋なシリコンよりも大きな格子定数を有する。これは、無欠陥の平坦でかつ純粋なシリコン−開始表面上に、層厚と共に次第に増加するゲルマニウム割合を有するシリコン層を堆積させることにより製造される。これは、前記表面で、ガス状のゲルマニウムを含有する前駆体、例えばGeH4、GeCl4及びGeHCl3の熱分解(化学蒸着、CVD)により気相から行われるか又は粒子ビームを用いた蒸着(分子ビームエピタキシー、MBE)により行われる。変化するSi/Ge化学量論を有するこの勾配層により、成長の間でシリコンとゲルマニウムとの格子不整合に基づいて結晶中に構築される歪みは小さく保たれる。更なる緩和は、前記Si1-xGex勾配層の最後の層のゲルマニウム割合を有する化学量論的に一定の緩衝層を最終的に堆積させることにより達成される。この全体の層構造は、緩和された層として表される(歪み緩和層、strain-relaxed layer)。
この緩和された層上に純粋なシリコンをわずかな層厚で堆積させる場合、前記層が前記シリコン原子に前記層の原子間隔を強要する。この堆積されたシリコン層は横方向に伸張され、従って格子歪みシリコンといわれる(歪みシリコン、strained silicon)。このような歪みシリコン層中で構造化された素子は、歪みの度合いに応じて、ひいては緩和された層のゲルマニウム割合に応じて高められた電荷キャリア移動度を有する。
短いスイッチング及び電荷キャリア移動時間を有する機能素子の前提条件は、前記の歪みシリコン層の実質的な無欠陥性である。格子不整合に基づくSi1-xGex勾配層の歪みの一部は規則的に生じる格子欠陥の形で緩和されることは明らかである。前記格子欠陥は、成長表面の貫通点でいわゆる転位欠陥のネットワークを形成する(らせん転位、screw dislocation)。この欠陥のネットワークは、前記表面の規則的な高さの変調を生じさせる。有利なSi(100)基板では、前記欠陥は前記表面のひし形のパッチングに似ていて、従って、クロスハッチ欠陥パターン(cross-hatch defect pattern)といわれる。
SixGe1-x層の前記表面は、従って頻繁に、転位に起因するパターンにより特徴付けられ、かつ「クロスハッチ」として公知であり、一般に平滑にしなければならず、その後に1つ以上の他の層をその上に堆積させることができる。
US 6,475,072及びSawano et al.著, Materials Science and Engineering B89 (2002) 406-409は、Si1-xGex層を平滑にするためのポリシング法を記載している。前記方法は、化学機械研磨(CMP)であり、この場合、半導体ウェハを研磨布を備えた回転する研磨盤を介した研磨圧力の適用下で動かし、研磨剤は、前記研磨布とポリシングされるべきSi1-xGex層の間に供給される。この残留する粗さは、AFM(原子間力顕微鏡、atomic force microscopy)で測定して、最良の場合に、10μm×10μmの面積の測定グリットに関して5Å RMS(二乗平均平方根、root mean square)である。しかしながら、この方法でポリシングされた表面は障害となるスクラッチを有し、前記スクラッチはサブマイクロメートル領域のその典型的な幅及び深さのため頻繁に「ナノスクラッチ」と言われる。公知方法により平坦化されたSi1-xGex層は、従って、特に要求の多い適用のために十分に無欠陥で、平滑でかつ平坦である歪みシリコン層を堆積させるためにはまだ粗すぎる。
DE 102 007 019 565 A1は、緩和されたSi1-xGex層を備えた半導体ウェハを片面ポリシングする方法が開示されていて、前記方法は多数の半導体ウェハを複数の研磨行路でポリシングし、その際、研磨行路は少なくとも1つの研磨工程を有しかつ各研磨行路の終わりでポリシングされたSi1-xGex層を備えた多数の半導体ウェハの少なくとも1つが得られ;かつ少なくとも1つの半導体ウェハを少なくとも1つの研磨工程の間に、研磨布を備えた回転する研磨定盤によって研磨圧力を適用しながら動かし、かつ前記研磨布と前記の少なくとも1つの半導体ウェハの間に研磨剤を供給し、その際、アルカリ性成分とゲルマニウムを溶解する成分とを含有する研磨剤が供給される。
予め公知の方法によるポリシングの後での比較的高い粗さ及びナノスクラッチの原因として、ゲルマニウムを含有しかつ前記化学機械研磨の条件下でシリコンが溶解する場合に残留する粒子が考えられる。DE 102 007 019 565 A1によれば、前記粒子は機械的に、例えば研磨布のコンディショニングの工程で除去することでは十分でない。むしろ、前記ポリシングの間に早期に前記粒子を化学的に溶解させ始めることが必要である。
US 6,475,072 DE 102 007 019 565 A1
Sawano et al.著, Materials Science and Engineering B89 (2002) 406-409
本発明の課題は、DE 102 007 019 565 A1に提案された方法に対する代替法を提供することであった。
前記課題は、固形物を有していない研磨剤溶液を供給しながら、研磨装置中で、0.55μm以下の粒径を有する固定結合された研磨材料を有する研磨布を用いて、半導体ウェハの片面を機械的に加工する第1の工程、及び予め機械的に加工された半導体ウェハの面を、研磨布を使用してかつ研磨材料を含有する研磨剤スラリーを供給しながら化学機械的に加工する第2の工程を有する、Si1-xGexの歪み緩和層を備えた半導体ウェハを片面ポリシングする方法により解決される。
原則として、前記半導体ウェハは、研磨ヘッドを用いて、そのポリシングされるべき片面(この面はSi1-xGex層を有する)が研磨定盤上に置かれた研磨布に対して押し当てられる。
研磨ヘッドには、前記基板を横方向で取り囲みかつ研磨の間に研磨ヘッドから滑ることを抑制するためのリテーナリングも所属する。
最新の研磨ヘッドの場合、前記研磨布とは反対側の前記半導体ウェハの面は弾性膜上に載せられ、前記弾性膜はかけられた研磨圧力を伝達する。前記膜は、場合により区分されたチャンバシステムの一部であり、前記システムはガスクッション又は液体クッションを形成する。
しかしながら、研磨ヘッドは、膜の代わりに弾性支持体(バッキングパッド)を使用する場合でも用いられる。この弾性支持体は、原則として中実に製造されたプレート(バッキングプレート)上に設けられる。前記「バッキングパッド」とウェハ背面との間に場合により、ウェハ背面の多様な区域上にエアクッションを作製することができる。更に、研磨ヘッドは、いわゆる「テンプレート」を用いて、つまり「バッキングプレート」及び弾性支持体(バッキングパッド)が設けられているリテーナリングを用いてウェハがポリシングされる際にも用いられる。定義された厚さを有するリテーナリングは、前記ウェハを研磨の間にキャリア内でその位置を維持するように配慮されている。前記リテーナリングの厚さは、前記リテーナリングがウェハ自体よりも厚く選択することができる(いわゆるウェハアンダーハング)か、又は薄く選択することができる(これはいわゆるウェハオーバーハングである)。
前記半導体ウェハは、基板と研磨布との間に研磨剤を供給しながら及び研磨ヘッドと研磨定盤とを回転させながらポリシングされる。
この場合、前記研磨ヘッドは、付加的に研磨布を介して伝達させて動かすことができ、それにより研磨布面の広範囲な利用が達成される。
更に、本発明による方法は、単定盤式及び多定盤式の研磨装置でも同じように実施することができる。
有利に2枚、更に特に有利に3枚の研磨定盤及び研磨ヘッドを備えた多定盤式研磨装置の使用が有利である。この場合、多様な研磨布及び多様な研磨剤を使用することもできる。
前記方法の第1の工程は、極端に微細な研磨材を結合した形で含有する研磨布を用いた機械的超微細研磨に相当する。シリコン工業において部分的に使用されている慣用の片面又は両面微細研磨、例えば微細粒を用いた研磨盤の使用下でのDDG(double disc grinding)工程とは、前記方法は、a)研磨装置中で加工(他の運動学、提供された研磨盤なし)を行い、及びb)前記研磨盤は微細研磨の場合に、使用される研磨材を有する研磨布と比較して明らかに高い顆粒を有することにより異なる。半導体ウェハの表面研磨のための方法及び装置は、例えばUS 5,400,548から又はEP 0955126から公知である。この方法の場合、2000〜8000メッシュの粒度を有する通常の研磨定盤が使用される(日本工業規格JIS R 6001:1998による粒度)。2000〜8000メッシュを有する研磨定盤は、JIS規格により1〜7μmの平均粒径を有する。それに対して、本発明による方法の第1の工程におけるような0.55μm以下の平均直径は、JISによると、10000メッシュ以下の粒度に相応する。特に0.1〜0.3μmの範囲は、本発明による方法にとって特に有利でると特許請求の範囲に記載され、15000〜30000メッシュ(JIS)の粒度に相当する。
第2の工程は、有利に従来のCMPポリシングである。
本発明による方法の第2の工程による研磨剤スラリー中の研磨材料の割合は、有利に0.25〜20質量%、特に有利に0.25〜1質量%である。
研磨材料粒子の粒度分布は有利に単峰性を特徴とする。
この平均粒径は5〜300nm、特に有利に5〜50nmである。
前記研磨材料は、基板材料を機械的に削る材料からなり、有利にアルミニウム、セリウム又はケイ素の元素の1種以上の酸化物からなる。
特にコロイド分散性ケイ酸を含有する(シリカゾル)研磨剤スラリーが有利であり、これは例えば「Glanzox 3900」の商品名で一般に公知の研磨剤スラリーである。
「Glanzox 3900」は、フジミインコーポレーテッド社(日本)の、濃縮液として提供される研磨剤スラリーの商品名である。このpH10.5を有する濃縮液は、30〜40nmの平均粒径を有する約9質量%のコロイド状SiO2を含有する。
研磨剤スラリーのこのpH値は、有利に9〜11.5の範囲内にあり、有利に炭酸ナトリウム(Na2CO3)、炭酸カリウム(K2CO3)、水酸化ナトリウム(NaOH)、水酸化カリウム(KOH)、水酸化アンモニウム(NH4OH)、テトラメチルアンモニウムヒドロキシド(TMAH)又は前記化合物の所望の混合物のような添加物により調節される。炭酸カリウムを使用するのが特に有利である。
前記研磨剤スラリーは、さらに、1種以上の他の添加剤、例えば表面活性添加物、例えば湿潤剤及び界面活性剤、保護コロイドとして機能する安定剤、保存剤、殺生物剤、アルコール及び錯生成剤を含有することができる。
有利に、本発明による方法の第2の工程も、固定結合された研磨材料を含有する研磨布で行われる。
同様に、従来の、結合された研磨材料を有していない一次研磨布を使用することも有利である。このために、例えば一般的なCMP研磨布(仕上げパッド、finishing pad)、例えばRodel(登録商標)のSPM 3100が適している。
第1の工程におけるような、0.55μm以下の、特に有利に0.1〜0.55μm、更に特に有利に0.1〜0.3μmの粒度の微細な研磨材料を有する研磨布が有利である。
両方の工程を1つの同じ研磨定盤で同じ研磨布を使用して実施することが特に有利であり、この2つの加工工程は主に、第1の工程の場合に固体を有しておらずかつ研磨薬品(これは化学的に、つまりエッチング除去に基づく)を含有していない研磨剤溶液が添加され、第1の工程はつまり純粋に機械的材料除去を引き起こすが、第2の工程の場合にはCMPの場合に通常の研磨剤スラリーを添加し、第2の工程における加工は、つまり同時の化学的及び機械的除去を意味することにより異なる。
本発明による方法の第1の工程による前記研磨剤溶液は、最も簡単な場合には、半導体工業において使用するために通常の純度を有する水、有利に脱イオン水(DIW)である。
しかしながら、前記研磨剤溶液は化合物、例えば炭酸ナトリウム(Na2CO3)、炭酸カリウム(K2CO3)、水酸化ナトリウム(NaOH)、水酸化カリウム(KOH)、水酸化アンモニウム(NH4OH)、テトラメチルアンモニウムヒドロキシド(TMAH)又はこれらの所望の混合物を含有することもできる。炭酸カリウムを使用するのが特に有利である。この場合、前記研磨剤溶液のpH値は、有利に0〜12.5の範囲内であり、前記研磨剤溶液中の前記化合物の割合は、有利に0.01〜10質量%、特に有利に0.01〜0.2質量%である。
前記研磨剤溶液は、さらに、1種以上の他の添加剤、例えば表面活性添加物、例えば湿潤剤及び界面活性剤、保護コロイドとして機能する安定剤、保存剤、殺生物剤、アルコール及び錯生成剤を含有することができる。
第1の工程において、0.55μm以下の平均粒径を有する結合した研磨材料を含有する、有利に0.1μm以上で0.55μm以下の平均粒径を有する、又は他の表現ではJISにより30000〜10000メッシュの研磨材料を含有する研磨布が使用される。
適当な研磨材料には、例えばセリウム、アルミニウム、ケイ素、ジルコニウム、鉄、クロムの元素の酸化物の粒子並びに硬質材料、例えば炭化ケイ素、窒化ホウ素及びダイヤモンドの粒子が含まれる。
特に適した研磨布は、反復する微細構造に成形された表面トポグラフィーを有する。この微細構造(posts)は、例えば円柱状又は多角形の断面を有する柱状体の形又はピラミッド又は切頭ピラミッドの形を有する。
FAP研磨布(FAP=Fixed Abrasive Polishing)としても公知であるこのような研磨布のより詳細な記載は、例えばWO 92/13680 A1及びUS 2005/227590 A1になされている。
酸化アルミニウムからなる研磨材料(ピラミッド形の微細に反復する構造)及び0.3μmの平均粒径を有する研磨布の使用は特に適している。このような研磨布は、3M Corp社(USA)から入手可能である。
同様に、ダイヤモンドからなりかつ0.1〜0.55μmの平均粒径を有する研磨材料、酸化アルミニウム(白色酸化アルミニウム)からなりかつ0.1〜0.55μmの平均粒径を有する研磨材料、又は炭化ケイ素(緑色炭化ケイ素)からなりかつ0.1〜0.55μmの平均粒径を有する研磨材料を有する研磨布を使用するのが特に有利である。
この種の研磨布は、例えば日本ミクロコーティング社から提供されているが、シリコン又はシリコン−ゲルマニウムのポリシングのためではなく、ガラス(LCDガラスパネル/光ファイバ)の研磨用に考慮されている。従って、この研磨布は、要求とは異なるように作製されている限り、従来のシリコン研磨装置中で使用するために適していないサイズ及び形状を有している。しかしながら、これは前記研磨布を切断し、例えばFAP研磨布上に貼り付けることにより調製することができる、この場合、予めFAP研磨布の最上層、つまり微細反復構造(反復された微細構造)を有する部分は取り除かれる。
ダイヤモンド、酸化アルミニウム及び炭化ケイ素からなるグループから選択される0.1〜0.55μmの平均粒径を有する研磨材料を含有する研磨布を、シリコン−ゲルマニウム層の機械的加工のために使用することは、それ自体新規でかつ創作性に富むと見なされる。
本発明による方法は、高いGe割合を有するSi1-xGex層を平坦化するために特に適していることが明らかとなった。高いGe割合を有するウェハは、このようなSi1-xGex層上に特別な層構造を堆積することが望まれているという事実に基づき、関心が高まっている。
本発明による方法を用いて加工される半導体ウェハは、有利に歪み緩和Si1-xGex層を備えた単結晶シリコンからなるウェハである。
有利に、歪み緩和Si1-xGex層のGe割合は少なくとも20%、つまりxは0.2以上である。
有利に、前記方法で加工される半導体ウェハの歪み緩和Si1-xGex層のGe割合は20%以上でかつ80%以下である。
この種の高いGe割合を有するウェハについて、従来のGMPポリシングは、必要な平坦性、ジオメトリー及びナノトポロジーを達成するために十分ではない。しかしながらこのために本発明による方法は解決策を提供する。
第1の加工工程(主に機械的超微細研磨工程)は、ウェハの必要なジオメトリーを達成することができ、引き続く化学機械加工工程の間に、機械的超微細研磨の後の粗さを低減し並びに前記ウェハ表面の欠陥を解消することによりSi1-xGex層の表面特性に特別な影響を及ぼす。
特に、異なる除去挙動によって現れるシリコンとゲルマニウムとの異なる特性は化学的特性であり、本発明による方法の第1の工程におけるような単なる機械的除去では実際に役に立たないことが明らかになった。このことは意外であった。前記除去挙動は主に均一に進行することが明らかである。Si及びGeの選択的除去は観察できない。先行技術の場合のようなゲルマニウムを溶解するための薬品(例えば、過酸化水素、オゾン、次亜塩素酸ナトリウム、塩素酸ナトリウム又は他の酸化剤)のような付加的研磨薬品は必要ではなく、このことは、前記プロセスを最も近い先行技術と比べてより容易に取り扱い可能にしかつより低コストにしている。全般的に、ジオメトリー及びナノトポグラフィーに関して良好な特性、良好な粗面性並びに表面の無欠陥性が生じる。
本発明による方法を実施するために、予め既に述べたように、単定盤式の研磨装置も、多定盤式の研磨装置も適している。
例えば、Strasbaugh Inc.社のタイプ「nHance 6EG」のCMP装置が適している。同様に、Applied Materials Inc.社のAMAT Reflectionのような多定盤式装置も適している。
Strasbaugh Inc.社のこの研磨装置は、研磨布を備えた研磨定盤と、半導体ウェハを完全に自動的に加工する研磨ヘッドとを有する。前記研磨ヘッドは、カルダン式に支承されかつ「バッキングパッド」で被覆されている固定されたベースプレートを有し、かつ可動のリテーナリングを有する。前記ベースプレート中の穿孔を通して、2つの(内側及び外側の)同心の圧力区域中にエアクッションを構築することができ、研磨の間に前記エアクッション上で前記半導体ウェハは浮遊する。前記の可動のリテーナリングは、前記研磨布を半導体ウェハとの接触の際にプレテンションし、平坦に維持するために、圧縮空気ベローズによって圧力をかけることができる。
前記AMAT Reflectionは、それに対して、異なる研磨布を有することができる3つの研磨定盤を有し、かつ複数の研磨ヘッドを相互に固定した配置で有するタレットを有し、かつそれぞれ半導体ウェハを収容する。前記の半導体ウェハは、まず1つの研磨定盤と同期してさらに動くことができ、それぞれ3つの研磨定盤の一つによって次々に加工される。前記研磨装置は、5つの区域のメンブランキャリアを有し、前記メンブランキャリアは前記キャリアの圧力プロフィールを5つの区域で異なるように調節することができる。
前記研磨パラメータは、本発明による方法を実施するために、どの研磨装置を利用するかに依存する。半導体ウェハをポリシングする分野の当業者には、慣用の研磨装置について一般に行われているプロセス調節は公知である。
次に、AMAT Reflection研磨装置を使用した場合の特に適当なプロセスパラメータ及びStrasbaugh nHance 6EGを使用した場合に選択すべきパラメータとの基本的な差異を記載する。記載されたパラメータ範囲は、本発明による方法を有効に利用するために運転することができるプロセスウィンドウを示すが、この一般的な発明思想を制限するものではない。
AMAT Reflectionのメンブランキャリアの有利な圧力プロフィールは、本発明の第1の工程でも、第2の工程でも約3から約4psiの範囲内にある。前記リテーナリングの押圧は7〜8psiである。
Strasbaugh Inc.社のタイプ「nHance 6EG」の研磨装置を使用する場合に、研磨圧力として有利に3〜7psi、特に有利に6〜7psiが選択される。
研磨媒体又はポリシング媒体(水/研磨剤)の体積流は、有利に約0.3〜約1.0リットル/分である。Strasbaugh nHance 6EGの場合には、3.0リットル/分までの明らかにより高い体積流も有利である。
この研磨時間は、有利に10sec〜300secの範囲内にある。
前記研磨定盤の回転数は、有利に60〜200rpmである。特に、80〜140rpmの範囲が有利である。

Claims (22)

  1. 0.55μm以下の粒径を有する固定結合した研磨材料を含有する研磨布を使用して、研磨装置中の半導体ウェハのSi1-xGex層を機械的に加工する第1の工程と、研磨布を使用してかつ研磨材料を含有する研磨剤スラリーを供給しながら、予め機械的に加工された前記半導体ウェハのSi1-xGex層を化学機械的に加工する第2の工程とを有する、Si1-xGexの歪み緩和層を備えた半導体ウェハをポリシングする方法。
  2. 前記方法の第2の工程による前記研磨剤スラリー中の研磨材料の割合は、0.25〜20質量%である、請求項1記載の方法。
  3. 前記方法の第2の工程による前記研磨剤スラリー中の研磨材料の割合は、0.25〜1質量%である、請求項1又は2記載の方法。
  4. 前記研磨剤スラリー中の平均粒径は5〜300nmである、請求項1から3までのいずれか1項記載の方法。
  5. 前記研磨剤スラリー中の平均粒径は5〜50nmである、請求項4記載の方法。
  6. 前記研磨剤スラリー中の研磨材料は、アルミニウム、セリウム又はシリコンの元素の1種以上の酸化物からなる、請求項1から5までのいずれか1項記載の方法。
  7. 前記研磨剤スラリーはコロイド分散性ケイ酸を含有する、請求項6記載の方法。
  8. 前記方法の第2の工程も、固定結合した研磨材料を有する研磨布で行う、請求項1から7までのいずれか1項記載の方法。
  9. 0.55μm以下の粒度を有する微細な研磨材料を含有する研磨布を有する、請求項8記載の方法。
  10. 前記方法の第2の工程において、結合した研磨材料を含有しない一次研磨布を使用する、請求項1から9までのいずれか1項記載の方法。
  11. 第1の加工工程及び第2の加工工程を、同じ研磨布を使用して、1つの研磨装置の1つの研磨定盤で行うことを特徴とする、請求項9記載の方法。
  12. 機械的加工の第1の工程を、固体を有していない研磨溶液を供給しながら行う、請求項1から11までのいずれか1項記載の方法。
  13. 前記方法の第1の工程による研磨溶液は水である、請求項12記載の方法。
  14. 前記研磨溶液は脱塩水である、請求項13記載の方法。
  15. 研磨剤溶液は、炭酸ナトリウム(Na2CO3)、炭酸カリウム(K2CO3)、水酸化ナトリウム(NaOH)、水酸化カリウム(KOH)、水酸化アンモニウム(NH4OH)、テトラメチルアンモニウムヒドロキシド(TMAH)からなるグループから選択される1種又は数種の化合物を含有する、請求項1から14までのいずれか1項記載の方法。
  16. 前記研磨剤溶液中の前記化合物の割合は0.01〜10質量%である、請求項15記載の方法。
  17. 前記研磨剤溶液のpH値は10〜12.5の範囲内にある、請求項1から16までのいずれか1項記載の方法。
  18. 前記方法の第1の工程において、0.1μm以上でかつ0.55μm以下の平均粒径を有する結合した研磨材料を含有する研磨布を使用する、請求項1から17までのいずれか1項記載の方法。
  19. 前記方法の第1の工程において、0.1μm以上でかつ0.3μm以下の平均粒径を有する結合した研磨材料を含有する研磨布を使用する、請求項18記載の方法。
  20. 前記研磨布の研磨材料は、炭化ケイ素、窒化ホウ素、ダイヤモンド並びにセリウム、アルミニウム、ケイ素、ジルコニウム、鉄又はクロムの元素の酸化物の粒子からなるグループから選択される、請求項18又は19記載の方法。
  21. 本発明による方法を用いて加工される半導体ウェハは歪み緩和Si1-xGex層を有し、xは0.2以上である、請求項1から20までのいずれか1項記載の方法。
  22. ダイヤモンド、酸化アルミニウム及び炭化ケイ素からなるグループから選択される0.1〜0.55μmの平均粒径を有する研磨材料を含有する研磨布の、シリコン−ゲルマニウム層の機械的加工のための使用。
JP2009255451A 2008-11-26 2009-11-06 歪み緩和Si1−xGex層を有する半導体ウェハをポリシングする方法 Pending JP2010130009A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008059044A DE102008059044B4 (de) 2008-11-26 2008-11-26 Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht

Publications (1)

Publication Number Publication Date
JP2010130009A true JP2010130009A (ja) 2010-06-10

Family

ID=42133948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009255451A Pending JP2010130009A (ja) 2008-11-26 2009-11-06 歪み緩和Si1−xGex層を有する半導体ウェハをポリシングする方法

Country Status (6)

Country Link
US (1) US8338302B2 (ja)
JP (1) JP2010130009A (ja)
KR (1) KR101111051B1 (ja)
CN (1) CN101733699B (ja)
DE (1) DE102008059044B4 (ja)
TW (1) TWI433226B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140094625A (ko) 2011-11-25 2014-07-30 가부시키가이샤 후지미인코퍼레이티드 연마용 조성물
KR20140094624A (ko) 2011-11-25 2014-07-30 가부시키가이샤 후지미인코퍼레이티드 연마용 조성물
WO2015045757A1 (ja) 2013-09-30 2015-04-02 株式会社フジミインコーポレーテッド 研磨用組成物
WO2015102101A1 (ja) * 2014-01-06 2015-07-09 株式会社フジミインコーポレーテッド 研磨用組成物、および半導体ウェハの製造方法
US9376594B2 (en) 2012-03-16 2016-06-28 Fujimi Incorporated Polishing composition

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5795843B2 (ja) 2010-07-26 2015-10-14 東洋鋼鈑株式会社 ハードディスク基板の製造方法
DE102011107657A1 (de) * 2011-07-12 2013-01-17 Nasp Iii/V Gmbh Monolithische integrierte Halbleiterstruktur
EP2554612A1 (en) 2011-08-01 2013-02-06 Basf Se A process for the manufacture of semiconductor devices comprising the chemical mechanical polishing of elemental germanium and/or Si1-xGex material in the presence of a CMP composi-tion having a pH value of 3.0 to 5.5
WO2013018015A2 (en) 2011-08-01 2013-02-07 Basf Se A PROCESS FOR THE MANUFACTURE OF SEMICONDUCTOR DEVICES COMPRISING THE CHEMICAL MECHANICAL POLISHING OF ELEMENTAL GERMANIUM AND/OR Si1-XGeX MATERIAL IN THE PRESENCE OF A CMP COMPOSITION COMPRISING A SPECIFIC ORGANIC COMPOUND
EP2554613A1 (en) 2011-08-01 2013-02-06 Basf Se A process for the manufacture of semiconductor devices comprising the chemical mechanical polishing of elemental germanium and/or si1-xgex material in the presence of a cmp composi-tion comprising a specific organic compound
KR102150297B1 (ko) 2014-01-15 2020-09-01 삼성전자주식회사 보행 보조 로봇 및 보행 보조 로봇의 제어 방법
CN104108062B (zh) * 2014-06-17 2017-06-06 北京石晶光电科技股份有限公司济源分公司 一种超薄晶片纳米级抛光方法
CN106711018B (zh) * 2015-11-16 2019-12-10 兆远科技股份有限公司 半导体晶圆表面加工方法
JP7488672B2 (ja) * 2020-03-19 2024-05-22 株式会社フジミインコーポレーテッド 研磨方法および半導体基板の製造方法
CN111805413A (zh) * 2020-07-23 2020-10-23 中国科学院微电子研究所 化学机械研磨方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135605A (ja) * 1999-11-05 2001-05-18 Nec Corp 半導体装置の製造方法
JP2001144060A (ja) * 1999-11-11 2001-05-25 Hitachi Chem Co Ltd 金属積層膜を有する基板の研磨方法
US6534378B1 (en) * 1998-08-31 2003-03-18 Cypress Semiconductor Corp. Method for forming an integrated circuit device
US20030089045A1 (en) * 2001-11-15 2003-05-15 Catalysts & Chemicals Industries Co., Ltd. Silica particles for polishing and a polishing agent
JP2003158102A (ja) * 2001-11-22 2003-05-30 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
US20040166779A1 (en) * 2003-02-24 2004-08-26 Sudhakar Balijepalli Materials and methods for chemical-mechanical planarization
JP2004529488A (ja) * 2001-01-16 2004-09-24 キャボット マイクロエレクトロニクス コーポレイション アルカリ金属含有研磨系及び方法
JP2004335978A (ja) * 2003-05-12 2004-11-25 Jsr Corp 化学機械研磨方法
JP2005072071A (ja) * 2003-08-28 2005-03-17 Sumitomo Mitsubishi Silicon Corp 剥離ウェーハの再生処理方法及び再生されたウェーハ
JP2005251776A (ja) * 2004-03-01 2005-09-15 Renesas Technology Corp 半導体装置とその製造方法
JP2005268667A (ja) * 2004-03-19 2005-09-29 Fujimi Inc 研磨用組成物
JP2006278981A (ja) * 2005-03-30 2006-10-12 Fujimi Inc 単結晶表面用の研磨剤及び研磨方法
JP2006527664A (ja) * 2003-06-17 2006-12-07 キャボット マイクロエレクトロニクス コーポレイション 光透過領域を有する研磨パッドを製造するための超音波溶接法
US7201634B1 (en) * 2005-11-14 2007-04-10 Infineon Technologies Ag Polishing methods and apparatus
JP2008018528A (ja) * 2006-07-13 2008-01-31 Siltronic Ag 複数の半導体ウェハを同時に両面研磨する方法および半導体ウェハ
US7718534B2 (en) * 2004-06-08 2010-05-18 S.O.I.Tec Silicon On Insulator Technologies Planarization of a heteroepitaxial layer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
DE4224395A1 (de) 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
US5958794A (en) * 1995-09-22 1999-09-28 Minnesota Mining And Manufacturing Company Method of modifying an exposed surface of a semiconductor wafer
JP3292835B2 (ja) 1998-05-06 2002-06-17 信越半導体株式会社 薄板ワークの平面研削方法およびその研削装置
US6475072B1 (en) 2000-09-29 2002-11-05 International Business Machines Corporation Method of wafer smoothing for bonding using chemo-mechanical polishing (CMP)
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
US6755728B2 (en) * 2001-03-29 2004-06-29 Noritake Co., Ltd. Abrasive film in which water-soluble inorganic compound is added to binder
US7157119B2 (en) * 2002-06-25 2007-01-02 Ppg Industries Ohio, Inc. Method and compositions for applying multiple overlying organic pigmented decorations on ceramic substrates
US7195544B2 (en) * 2004-03-23 2007-03-27 Cabot Microelectronics Corporation CMP porous pad with component-filled pores
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
DE102005012446B4 (de) * 2005-03-17 2017-11-30 Siltronic Ag Verfahren zur Material abtragenden Bearbeitung einer Halbleiterscheibe
DE102007056628B4 (de) * 2007-03-19 2019-03-14 Siltronic Ag Verfahren und Vorrichtung zum gleichzeitigen Schleifen mehrerer Halbleiterscheiben
DE102007019565A1 (de) * 2007-04-25 2008-09-04 Siltronic Ag Verfahren zum einseitigen Polieren von Halbleiterscheiben und Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE102007035266B4 (de) * 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534378B1 (en) * 1998-08-31 2003-03-18 Cypress Semiconductor Corp. Method for forming an integrated circuit device
JP2001135605A (ja) * 1999-11-05 2001-05-18 Nec Corp 半導体装置の製造方法
JP2001144060A (ja) * 1999-11-11 2001-05-25 Hitachi Chem Co Ltd 金属積層膜を有する基板の研磨方法
JP2004529488A (ja) * 2001-01-16 2004-09-24 キャボット マイクロエレクトロニクス コーポレイション アルカリ金属含有研磨系及び方法
US20030089045A1 (en) * 2001-11-15 2003-05-15 Catalysts & Chemicals Industries Co., Ltd. Silica particles for polishing and a polishing agent
JP2003158102A (ja) * 2001-11-22 2003-05-30 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
US20040166779A1 (en) * 2003-02-24 2004-08-26 Sudhakar Balijepalli Materials and methods for chemical-mechanical planarization
JP2004335978A (ja) * 2003-05-12 2004-11-25 Jsr Corp 化学機械研磨方法
JP2006527664A (ja) * 2003-06-17 2006-12-07 キャボット マイクロエレクトロニクス コーポレイション 光透過領域を有する研磨パッドを製造するための超音波溶接法
JP2005072071A (ja) * 2003-08-28 2005-03-17 Sumitomo Mitsubishi Silicon Corp 剥離ウェーハの再生処理方法及び再生されたウェーハ
JP2005251776A (ja) * 2004-03-01 2005-09-15 Renesas Technology Corp 半導体装置とその製造方法
JP2005268667A (ja) * 2004-03-19 2005-09-29 Fujimi Inc 研磨用組成物
US7718534B2 (en) * 2004-06-08 2010-05-18 S.O.I.Tec Silicon On Insulator Technologies Planarization of a heteroepitaxial layer
JP2006278981A (ja) * 2005-03-30 2006-10-12 Fujimi Inc 単結晶表面用の研磨剤及び研磨方法
US7201634B1 (en) * 2005-11-14 2007-04-10 Infineon Technologies Ag Polishing methods and apparatus
JP2008018528A (ja) * 2006-07-13 2008-01-31 Siltronic Ag 複数の半導体ウェハを同時に両面研磨する方法および半導体ウェハ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140094625A (ko) 2011-11-25 2014-07-30 가부시키가이샤 후지미인코퍼레이티드 연마용 조성물
KR20140094624A (ko) 2011-11-25 2014-07-30 가부시키가이샤 후지미인코퍼레이티드 연마용 조성물
US9238755B2 (en) 2011-11-25 2016-01-19 Fujima Incorporated Polishing composition
US9688884B2 (en) 2011-11-25 2017-06-27 Fujimi Incorporated Polishing composition
US9816010B2 (en) 2011-11-25 2017-11-14 Fujimi Incorporated Polishing composition
US9376594B2 (en) 2012-03-16 2016-06-28 Fujimi Incorporated Polishing composition
WO2015045757A1 (ja) 2013-09-30 2015-04-02 株式会社フジミインコーポレーテッド 研磨用組成物
WO2015102101A1 (ja) * 2014-01-06 2015-07-09 株式会社フジミインコーポレーテッド 研磨用組成物、および半導体ウェハの製造方法

Also Published As

Publication number Publication date
US8338302B2 (en) 2012-12-25
TWI433226B (zh) 2014-04-01
KR20100059678A (ko) 2010-06-04
CN101733699B (zh) 2014-08-20
DE102008059044B4 (de) 2013-08-22
CN101733699A (zh) 2010-06-16
US20100130012A1 (en) 2010-05-27
TW201021112A (en) 2010-06-01
KR101111051B1 (ko) 2012-02-14
DE102008059044A1 (de) 2010-06-02

Similar Documents

Publication Publication Date Title
JP2010130009A (ja) 歪み緩和Si1−xGex層を有する半導体ウェハをポリシングする方法
JP5453378B2 (ja) 半導体材料から構成された基板を研磨する方法
KR101110682B1 (ko) 탄화규소 단결정 기판 연마용 수계 연마 슬러리 및 그 연마방법
TWI567811B (zh) 拋光半導體晶圓兩面的方法
KR101230112B1 (ko) 반도체 웨이퍼 제조 방법
TWI430352B (zh) 製造經磊晶塗覆的半導體晶圓的方法
JP5481284B2 (ja) 半導体ウェハの製造方法
JP2011003901A (ja) 半導体ウェハの製造方法及び加工方法
CN102127371B (zh) 一种碳化硅用抛光液的制备和使用方法
TW201101386A (en) Polishing pad and method for polishing a semiconductor wafer
KR101303552B1 (ko) 반도체 웨이퍼의 양면을 화학적으로 그라인딩하는 방법
CN112920717A (zh) 一种碳化硅单晶抛光液及其使用方法
JP5286381B2 (ja) 半導体ウエハの研磨方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120702

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130625

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130816

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131025