JP2001135605A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001135605A JP2001135605A JP31556099A JP31556099A JP2001135605A JP 2001135605 A JP2001135605 A JP 2001135605A JP 31556099 A JP31556099 A JP 31556099A JP 31556099 A JP31556099 A JP 31556099A JP 2001135605 A JP2001135605 A JP 2001135605A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- substrate
- groove
- abrasive grains
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000005498 polishing Methods 0.000 claims abstract description 102
- 239000006061 abrasive grain Substances 0.000 claims abstract description 62
- 239000002002 slurry Substances 0.000 claims abstract description 30
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 6
- 150000007524 organic acids Chemical class 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 2
- 230000003628 erosive effect Effects 0.000 abstract description 11
- 238000007517 polishing process Methods 0.000 abstract description 8
- 239000007787 solid Substances 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 56
- 238000010586 diagram Methods 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- LSNNMFCWUKXFEE-UHFFFAOYSA-M Bisulfite Chemical compound OS([O-])=O LSNNMFCWUKXFEE-UHFFFAOYSA-M 0.000 description 1
- 150000001735 carboxylic acids Chemical class 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/11—Lapping tools
- B24B37/20—Lapping pads for working plane surfaces
- B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
- B24D3/00—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents
- B24D3/02—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent
- B24D3/20—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent and being essentially organic
- B24D3/22—Rubbers synthetic or natural
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 ディッシング及びエロージョンに起因する配
線抵抗の変動を抑制する。 【解決手段】 １次研磨工程において、砥粒を含む硬質
な固定砥粒パッド１１にウェハ２１を密着させ、固定砥
粒パッド１１上に砥粒を含まない溶液４０を供給しなが
ら固定砥粒パッド１１を回転させてウェハ２１の表面を
研磨し、２次研磨工程において、砥粒を含まない軟質な
ウレタンパッド１２にウェハ２１を密着させ、ウレタン
パッド１２上に砥粒を含むスラリー３０を供給しながら
ウレタンパッド１２を回転させてウェハ２１の表面を研
磨することにより、１次研磨工程によって、ディッシン
グやエロージョンが非常に少なく平坦性の高い研磨を行
うとともに、２次研磨工程によって、１次研磨工程にて
発生したスクラッチを減少させる。
線抵抗の変動を抑制する。 【解決手段】 １次研磨工程において、砥粒を含む硬質
な固定砥粒パッド１１にウェハ２１を密着させ、固定砥
粒パッド１１上に砥粒を含まない溶液４０を供給しなが
ら固定砥粒パッド１１を回転させてウェハ２１の表面を
研磨し、２次研磨工程において、砥粒を含まない軟質な
ウレタンパッド１２にウェハ２１を密着させ、ウレタン
パッド１２上に砥粒を含むスラリー３０を供給しながら
ウレタンパッド１２を回転させてウェハ２１の表面を研
磨することにより、１次研磨工程によって、ディッシン
グやエロージョンが非常に少なく平坦性の高い研磨を行
うとともに、２次研磨工程によって、１次研磨工程にて
発生したスクラッチを減少させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、ＣＭＰ（Chemical Mechanical Poli
shing）を用いた半導体装置の製造方法に関する。
方法に関し、特に、ＣＭＰ（Chemical Mechanical Poli
shing）を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来より、ダマシン構造を有する半導体
装置においては、ＣＭＰを行うことにより配線及びビア
が形成されている。
装置においては、ＣＭＰを行うことにより配線及びビア
が形成されている。
【０００３】図６は、ダマシン構造を有する半導体装置
の製造方法における一般的な配線形成工程を示す図であ
る。
の製造方法における一般的な配線形成工程を示す図であ
る。
【０００４】まず、酸化膜層１０１において配線が形成
される部分に溝１０２を形成する（図６（ａ））。
される部分に溝１０２を形成する（図６（ａ））。
【０００５】次に、溝１０２が形成された酸化膜層１０
１上全面にタンタルからなるバリア層１０３を成膜する
（図６（ｂ））。
１上全面にタンタルからなるバリア層１０３を成膜する
（図６（ｂ））。
【０００６】次に、バリア層１０３上全面にＣｕからな
る導電層１０４を成膜し、それにより、溝１０２にＣｕ
を埋め込む（図６（ｃ））。
る導電層１０４を成膜し、それにより、溝１０２にＣｕ
を埋め込む（図６（ｃ））。
【０００７】次に、ＣＭＰによる１次研磨により導電層
１０４を研磨し、溝１０２以外の部分におけるバリア層
１０３を露出させ、それにより、溝１０２が形成された
部分に配線１０５を形成する（図６（ｃ））。
１０４を研磨し、溝１０２以外の部分におけるバリア層
１０３を露出させ、それにより、溝１０２が形成された
部分に配線１０５を形成する（図６（ｃ））。
【０００８】その後、ＣＭＰによる２次研磨を行い、溝
１０２以外の部分におけるバリア層１０３を削除する
（図６（ｄ））。
１０２以外の部分におけるバリア層１０３を削除する
（図６（ｄ））。
【０００９】上述した一連の工程により、半導体装置に
おける配線１０５が形成される。
おける配線１０５が形成される。
【００１０】以下に、上述した工程のうち、ＣＭＰによ
る研磨工程について詳細に説明する。
る研磨工程について詳細に説明する。
【００１１】図７は、従来のＣＭＰによる半導体装置の
研磨方法の一例を説明するための図であり、ＣＭＰ装置
の研磨部の構成を示している。
研磨方法の一例を説明するための図であり、ＣＭＰ装置
の研磨部の構成を示している。
【００１２】図７に示すように、上面にウレタンパッド
１２が装着された定盤１０上に、ウェハ２１が装着され
た支持部材２０をウレタンパッド１２とウェハ２１とが
互いに接するように密着させ、ウレタンパッド１２上に
遊離砥粒を含むスラリー３０を供給しながら定盤１０を
回転させ、それにより、ウェハ２１の表面を研磨する。
なお、この際、支持部材２０も軸を中心として回転す
る。
１２が装着された定盤１０上に、ウェハ２１が装着され
た支持部材２０をウレタンパッド１２とウェハ２１とが
互いに接するように密着させ、ウレタンパッド１２上に
遊離砥粒を含むスラリー３０を供給しながら定盤１０を
回転させ、それにより、ウェハ２１の表面を研磨する。
なお、この際、支持部材２０も軸を中心として回転す
る。
【００１３】ここで、一般的に、図６において説明した
１次研磨工程においてはアルミナが含まれたスラリーが
用いられ、また、２次研磨工程においてはシリカが含ま
れたスラリーが用いられる。これは、アルミナの方がシ
リカよりも研磨速度が速く、かつ、Ｃｕを削るには優れ
ており、また、シリカの方がアルミナよりもウェハ表面
にスクラッチを発生させにくく、かつ、タンタルを削る
には優れているためである。
１次研磨工程においてはアルミナが含まれたスラリーが
用いられ、また、２次研磨工程においてはシリカが含ま
れたスラリーが用いられる。これは、アルミナの方がシ
リカよりも研磨速度が速く、かつ、Ｃｕを削るには優れ
ており、また、シリカの方がアルミナよりもウェハ表面
にスクラッチを発生させにくく、かつ、タンタルを削る
には優れているためである。
【００１４】また、特開平１０−２９６６１０号公報に
おいては、図７に示したものに対してウレタンパッド１
２の代わりに、砥粒が埋め込まれた固定砥粒パッドを用
いて固定砥粒パッド上に遊離砥粒を含むスラリーを供給
しながらウェハ表面を研磨する研磨方法が開示されてい
る。なお、固定砥粒パッド上に供給されるスラリーにお
いては、砥粒の含有量が１重量％以上のものである。
おいては、図７に示したものに対してウレタンパッド１
２の代わりに、砥粒が埋め込まれた固定砥粒パッドを用
いて固定砥粒パッド上に遊離砥粒を含むスラリーを供給
しながらウェハ表面を研磨する研磨方法が開示されてい
る。なお、固定砥粒パッド上に供給されるスラリーにお
いては、砥粒の含有量が１重量％以上のものである。
【００１５】この研磨方法によれば、固定砥粒パッドを
用いることによりウェハの高い平坦性を実現できるとと
もに、砥粒が含まれたスラリーを供給することにより研
磨速度の高速化を図ることができる。
用いることによりウェハの高い平坦性を実現できるとと
もに、砥粒が含まれたスラリーを供給することにより研
磨速度の高速化を図ることができる。
【００１６】
【発明が解決しようとする課題】しかしながら、図７に
示したような研磨工程を用いた半導体装置の製造方法に
おいては、研磨工程においてウレタンパッドとウェハと
の間に供給されたスラリーによってウェハ表面が研磨さ
れるため、スラリーの砥粒によってウェハ表面に凹部が
発生し、該凹部に砥粒が入り込んで該凹部をさらに削っ
てしまう。
示したような研磨工程を用いた半導体装置の製造方法に
おいては、研磨工程においてウレタンパッドとウェハと
の間に供給されたスラリーによってウェハ表面が研磨さ
れるため、スラリーの砥粒によってウェハ表面に凹部が
発生し、該凹部に砥粒が入り込んで該凹部をさらに削っ
てしまう。
【００１７】図８は、ウレタンパッドとウェハとの間に
スラリーを供給することによりウェハ表面を研磨する場
合の１次研磨工程におけるウェハの状態を説明するため
の図である。
スラリーを供給することによりウェハ表面を研磨する場
合の１次研磨工程におけるウェハの状態を説明するため
の図である。
【００１８】図８に示すように、ウレタンパッド１２と
ウェハ２１との間に供給されたスラリーの砥粒３１は、
ウェハ２１表面に発生した凹部に入り込んで該凹部をさ
らに削ってしまう。さらに、ウレタンパッド１２が軟質
なものであるため、スラリーの砥粒が多く集まる部分の
ウレタンパッド１２が変形し、ウェハ２１表面の凹部に
多くの砥粒が入り込んで該凹部をさらに削ってしまう。
ウェハ２１との間に供給されたスラリーの砥粒３１は、
ウェハ２１表面に発生した凹部に入り込んで該凹部をさ
らに削ってしまう。さらに、ウレタンパッド１２が軟質
なものであるため、スラリーの砥粒が多く集まる部分の
ウレタンパッド１２が変形し、ウェハ２１表面の凹部に
多くの砥粒が入り込んで該凹部をさらに削ってしまう。
【００１９】その後、２次研磨工程において、１次研磨
工程にて発生した凹部が、上記同様にしてさらに削られ
てしまう。
工程にて発生した凹部が、上記同様にしてさらに削られ
てしまう。
【００２０】それにより、ウェハ表面に発生するディッ
シングあるいはエロージョンが大きくなり、配線抵抗が
変動しまうという問題点がある。
シングあるいはエロージョンが大きくなり、配線抵抗が
変動しまうという問題点がある。
【００２１】また、特開平１０−２９６６１０号公報に
開示された研磨方法においては、固定砥粒パッド上に、
砥粒が含まれたスラリーを供給するため、ウェハ表面に
発生した凹部に砥粒が入り込んで該凹部をさらに削って
しまい、上記同様の問題点が生じてしまう。
開示された研磨方法においては、固定砥粒パッド上に、
砥粒が含まれたスラリーを供給するため、ウェハ表面に
発生した凹部に砥粒が入り込んで該凹部をさらに削って
しまい、上記同様の問題点が生じてしまう。
【００２２】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、ディッシン
グ及びエロージョンに起因する配線抵抗の変動を抑制す
ることができる半導体装置の製造方法を提供することを
目的とする。
する問題点に鑑みてなされたものであって、ディッシン
グ及びエロージョンに起因する配線抵抗の変動を抑制す
ることができる半導体装置の製造方法を提供することを
目的とする。
【００２３】
【課題を解決するための手段】上記目的を達成するため
に本発明は、基板上に溝を形成し、該溝が形成された基
板上に導電層を成膜し、該導電層のうち前記溝以外に形
成された導電層を研磨により削除することにより前記溝
内に配線を形成する半導体装置の製造方法において、前
記基板を、砥粒を含む硬質な第１のパッドに密着させ、
前記第１のパッド上に砥粒を含まない第１の溶液を供給
しながら前記第１のパッドを回転させて前記基板の表面
を研磨する１次研磨工程と、前記基板を、砥粒を含まな
い軟質な第２のパッドに密着させ、前記第２のパッド上
に砥粒を含む第２の溶液を供給しながら前記第２のパッ
ドを回転させて前記基板の表面を研磨する２次研磨工程
とを順次行うことにより、前記溝内に配線を形成するこ
とを特徴とする。
に本発明は、基板上に溝を形成し、該溝が形成された基
板上に導電層を成膜し、該導電層のうち前記溝以外に形
成された導電層を研磨により削除することにより前記溝
内に配線を形成する半導体装置の製造方法において、前
記基板を、砥粒を含む硬質な第１のパッドに密着させ、
前記第１のパッド上に砥粒を含まない第１の溶液を供給
しながら前記第１のパッドを回転させて前記基板の表面
を研磨する１次研磨工程と、前記基板を、砥粒を含まな
い軟質な第２のパッドに密着させ、前記第２のパッド上
に砥粒を含む第２の溶液を供給しながら前記第２のパッ
ドを回転させて前記基板の表面を研磨する２次研磨工程
とを順次行うことにより、前記溝内に配線を形成するこ
とを特徴とする。
【００２４】また、前記１次研磨工程において前記導電
層のうち前記溝以外に形成された導電層を前記基板の少
なくとも一部が露出するまで削除することを特徴とす
る。
層のうち前記溝以外に形成された導電層を前記基板の少
なくとも一部が露出するまで削除することを特徴とす
る。
【００２５】また、前記１次研磨工程において前記導電
層のうち前記溝以外に形成された導電層を削除すること
を特徴とする。
層のうち前記溝以外に形成された導電層を削除すること
を特徴とする。
【００２６】また、前記第１の溶液は、有機酸を含む液
体であることを特徴とする。
体であることを特徴とする。
【００２７】また、前記第２の溶液は、シリカを含むス
ラリーであることを特徴とする。
ラリーであることを特徴とする。
【００２８】また、前記第２のパッドは、ウレタンパッ
ドであることを特徴とする。
ドであることを特徴とする。
【００２９】また、基板上に溝を形成し、該溝が形成さ
れた基板上に導電層を成膜し、前記基板を、砥粒を含む
パッドに密着させ、前記パッド上に砥粒を含む溶液を供
給しながら前記パッドを回転させて前記基板の表面を研
磨することにより、前記導電層のうち前記溝以外に形成
された導電層を削除し、前記溝内に配線を形成する半導
体装置の製造方法において、前記溶液に含まれる砥粒の
割合は、０．８重量％以下であることを特徴とする。
れた基板上に導電層を成膜し、前記基板を、砥粒を含む
パッドに密着させ、前記パッド上に砥粒を含む溶液を供
給しながら前記パッドを回転させて前記基板の表面を研
磨することにより、前記導電層のうち前記溝以外に形成
された導電層を削除し、前記溝内に配線を形成する半導
体装置の製造方法において、前記溶液に含まれる砥粒の
割合は、０．８重量％以下であることを特徴とする。
【００３０】また、前記溶液としてアルミナからなる砥
粒を含むスラリーを用いて前記基板の表面を研磨する１
次研磨工程と、前記溶液としてシリカからなる砥粒を含
むスラリーを用いて前記基板の表面を研磨する２次研磨
工程とを順次行うことにより、前記溝内に配線を形成す
ることを特徴とする。
粒を含むスラリーを用いて前記基板の表面を研磨する１
次研磨工程と、前記溶液としてシリカからなる砥粒を含
むスラリーを用いて前記基板の表面を研磨する２次研磨
工程とを順次行うことにより、前記溝内に配線を形成す
ることを特徴とする。
【００３１】また、前記１次研磨工程において前記導電
層のうち前記溝以外に形成された導電層を前記基板の少
なくとも一部が露出するまで削除することを特徴とす
る。
層のうち前記溝以外に形成された導電層を前記基板の少
なくとも一部が露出するまで削除することを特徴とす
る。
【００３２】また、前記１次研磨工程において前記導電
層のうち前記溝以外に形成された導電層を削除すること
を特徴とする。
層のうち前記溝以外に形成された導電層を削除すること
を特徴とする。
【００３３】（作用）上記のように構成された本発明に
おいては、まず、１次研磨工程において、砥粒を含む硬
質な第１のパッドに基板を密着させ、第１のパッド上に
砥粒を含まない第１の溶液を供給しながら第１のパッド
を回転させて基板の表面を研磨する。１次研磨工程にお
いては、第１の溶液に砥粒が含まれておらず、また、第
１のパッドが硬質であるため、ディッシングやエロージ
ョンが非常に少なく平坦性の高い研磨が行われる。しか
しながら、第１の溶液に砥粒が含まれておらず、また、
第１のパッドが砥粒を含み硬質であるために、基板の研
磨面に多くのスクラッチが発生する。そこで、２次研磨
工程において、砥粒を含まない軟質な第２のパッドに基
板を密着させ、第２のパッド上に砥粒を含む第２の溶液
を供給しながら第２のパッドを回転させて基板の表面を
研磨する。２次研磨工程においては、第２の溶液に砥粒
が含まれており、また、第２のパッドが軟質であるた
め、１次研磨工程にて発生したスクラッチが減少する。
おいては、まず、１次研磨工程において、砥粒を含む硬
質な第１のパッドに基板を密着させ、第１のパッド上に
砥粒を含まない第１の溶液を供給しながら第１のパッド
を回転させて基板の表面を研磨する。１次研磨工程にお
いては、第１の溶液に砥粒が含まれておらず、また、第
１のパッドが硬質であるため、ディッシングやエロージ
ョンが非常に少なく平坦性の高い研磨が行われる。しか
しながら、第１の溶液に砥粒が含まれておらず、また、
第１のパッドが砥粒を含み硬質であるために、基板の研
磨面に多くのスクラッチが発生する。そこで、２次研磨
工程において、砥粒を含まない軟質な第２のパッドに基
板を密着させ、第２のパッド上に砥粒を含む第２の溶液
を供給しながら第２のパッドを回転させて基板の表面を
研磨する。２次研磨工程においては、第２の溶液に砥粒
が含まれており、また、第２のパッドが軟質であるた
め、１次研磨工程にて発生したスクラッチが減少する。
【００３４】これにより、基板表面に発生するスクラッ
チが減少するとともに、基板表面に発生するディッシン
グあるいはエロージョンが抑制され、基板表面の平坦性
が向上する。
チが減少するとともに、基板表面に発生するディッシン
グあるいはエロージョンが抑制され、基板表面の平坦性
が向上する。
【００３５】また、砥粒を含むパッドに基板を密着さ
せ、該パッド上に砥粒の含有量が０．８重量％以下とな
る溶液を供給しながらパッドを回転させて基板の表面を
研磨する場合は、砥粒の含有量が０．８％以下であるた
め、基板表面の凹部に入り込む砥粒の量が減少し、該凹
部がさらに削られることが抑制される。
せ、該パッド上に砥粒の含有量が０．８重量％以下とな
る溶液を供給しながらパッドを回転させて基板の表面を
研磨する場合は、砥粒の含有量が０．８％以下であるた
め、基板表面の凹部に入り込む砥粒の量が減少し、該凹
部がさらに削られることが抑制される。
【００３６】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００３７】（第１の実施の形態）図１は、本発明の半
導体装置の製造方法の第１の実施の形態を示す図であ
り、（ａ）は１次研磨工程を説明するための図、（ｂ）
は２次研磨工程を説明するための図である。
導体装置の製造方法の第１の実施の形態を示す図であ
り、（ａ）は１次研磨工程を説明するための図、（ｂ）
は２次研磨工程を説明するための図である。
【００３８】まず、図１（ａ）に示すように、砥粒が埋
め込まれた第１のパッドである固定砥粒パッド１１が上
面に装着された定盤１０上に、ウェハ２１が装着された
支持部材２０を固定砥粒パッド１１とウェハ２１とが互
いに接するように密着させ、固定砥粒パッド１１上に遊
離砥粒を含まない第１の溶液４０を供給しながら定盤１
０を回転させ、ウェハ２１の表面をバリア層が露出する
まで研磨する（１次研磨工程）。なお、この際、支持部
材２０も軸を中心として回転する。
め込まれた第１のパッドである固定砥粒パッド１１が上
面に装着された定盤１０上に、ウェハ２１が装着された
支持部材２０を固定砥粒パッド１１とウェハ２１とが互
いに接するように密着させ、固定砥粒パッド１１上に遊
離砥粒を含まない第１の溶液４０を供給しながら定盤１
０を回転させ、ウェハ２１の表面をバリア層が露出する
まで研磨する（１次研磨工程）。なお、この際、支持部
材２０も軸を中心として回転する。
【００３９】本形態における溶液４０においては、カル
ボン酸やスルホン酸の有機酸と水とを主成分とするエッ
チレートの少ないものを用いる。また、１次研磨工程に
おける終点検出においては、光学式やトルク式の検出方
法を用いる。
ボン酸やスルホン酸の有機酸と水とを主成分とするエッ
チレートの少ないものを用いる。また、１次研磨工程に
おける終点検出においては、光学式やトルク式の検出方
法を用いる。
【００４０】次に、図１（ｂ）に示すように、上面に第
２のパッドであるウレタンパッド１２が装着された定盤
１０上に、ウェハ２１が装着された支持部材２０をウレ
タンパッド１２とウェハ２１とが互いに接するように密
着させ、ウレタンパッド１２上に遊離砥粒を含む第２の
溶液であるスラリー３０を供給しながら定盤１０を回転
させ、それにより、ウェハ２１の表面を研磨する（２次
研磨工程）。なお、この２次研磨工程は、上述した従来
の２次研磨工程と同様である。
２のパッドであるウレタンパッド１２が装着された定盤
１０上に、ウェハ２１が装着された支持部材２０をウレ
タンパッド１２とウェハ２１とが互いに接するように密
着させ、ウレタンパッド１２上に遊離砥粒を含む第２の
溶液であるスラリー３０を供給しながら定盤１０を回転
させ、それにより、ウェハ２１の表面を研磨する（２次
研磨工程）。なお、この２次研磨工程は、上述した従来
の２次研磨工程と同様である。
【００４１】図２は、図１に示した研磨工程に用いられ
る研磨装置の一例を示す図である。
る研磨装置の一例を示す図である。
【００４２】本形態に用いられる研磨装置は図２に示す
ように、固定砥粒パッド１１やウレタンパッド１２が装
着される複数の定盤１０ａ〜１０ｄと、ウェハ２１が装
着され、装着されたウェハ２１を定盤１０ａ〜１０ｄ上
面に密着させる支持部材２０となるヘッド部６０ａ〜６
０ｄと、定盤１０ａ〜１０ｄ上面に溶液４０やスラリー
３０を供給する供給管５０ａ〜５０ｄとから構成されて
いる。
ように、固定砥粒パッド１１やウレタンパッド１２が装
着される複数の定盤１０ａ〜１０ｄと、ウェハ２１が装
着され、装着されたウェハ２１を定盤１０ａ〜１０ｄ上
面に密着させる支持部材２０となるヘッド部６０ａ〜６
０ｄと、定盤１０ａ〜１０ｄ上面に溶液４０やスラリー
３０を供給する供給管５０ａ〜５０ｄとから構成されて
いる。
【００４３】上記のように構成された研磨装置において
は、固定砥粒パッド１１やウレタンパッド１２が装着さ
れた定盤１０ａ〜１０ｄ上面に、ヘッド部６０ａ〜６０
ｄに装着されたウェハ２１が密着させられ、供給管５０
ａ〜５０ｄから溶液４０やスラリー３０が定盤１０ａ〜
１０ｄ上面に供給される。定盤１０ａ〜１０ｄは所定の
速度で回転し、それにより、ウェハ２１の表面が研磨さ
れる。
は、固定砥粒パッド１１やウレタンパッド１２が装着さ
れた定盤１０ａ〜１０ｄ上面に、ヘッド部６０ａ〜６０
ｄに装着されたウェハ２１が密着させられ、供給管５０
ａ〜５０ｄから溶液４０やスラリー３０が定盤１０ａ〜
１０ｄ上面に供給される。定盤１０ａ〜１０ｄは所定の
速度で回転し、それにより、ウェハ２１の表面が研磨さ
れる。
【００４４】以下に、上述した研磨工程におけるウェハ
の状態について説明する。
の状態について説明する。
【００４５】図３は、図１に示した半導体装置の研磨工
程におけるウェハ２１の状態を示す図であり、（ａ）は
１次研磨工程におけるウェハ２１の状態を示す図であ
り、（ｂ）は２次研磨工程におけるウェハ２１の状態を
示す図である。
程におけるウェハ２１の状態を示す図であり、（ａ）は
１次研磨工程におけるウェハ２１の状態を示す図であ
り、（ｂ）は２次研磨工程におけるウェハ２１の状態を
示す図である。
【００４６】図３（ａ）に示すように１次研磨工程にお
いては、溶液４０に遊離砥粒が含まれておらず、また、
固定砥粒パッド１１が硬質であるため、ディッシングや
エロージョンが非常に少なく平坦性の高い研磨が行われ
る。しかしながら、溶液４０に遊離砥粒が含まれておら
ず、また、固定砥粒パッド１１が硬質であることによ
り、ウェハ２１の研磨面に多くのスクラッチが発生して
しまう。
いては、溶液４０に遊離砥粒が含まれておらず、また、
固定砥粒パッド１１が硬質であるため、ディッシングや
エロージョンが非常に少なく平坦性の高い研磨が行われ
る。しかしながら、溶液４０に遊離砥粒が含まれておら
ず、また、固定砥粒パッド１１が硬質であることによ
り、ウェハ２１の研磨面に多くのスクラッチが発生して
しまう。
【００４７】そのため、図１（ａ）に示す方法にて１次
研磨工程及び２次研磨工程を行った場合、ウェハ２１表
面に多くのスクラッチが残存してしまい、また、研磨速
度が低いため、研磨工程に多くの時間が費やされてしま
うことになる。また、ウェハ２１と固定砥粒パッド１１
との摩擦力が大きいため、研磨中にウェハ２１が支持部
材２０から飛び出してしまう虞れがある。
研磨工程及び２次研磨工程を行った場合、ウェハ２１表
面に多くのスクラッチが残存してしまい、また、研磨速
度が低いため、研磨工程に多くの時間が費やされてしま
うことになる。また、ウェハ２１と固定砥粒パッド１１
との摩擦力が大きいため、研磨中にウェハ２１が支持部
材２０から飛び出してしまう虞れがある。
【００４８】そこで、図１（ｂ）に示すように、ウレタ
ンパッド１２とスラリー３０を用いて２次研磨を行う。
ンパッド１２とスラリー３０を用いて２次研磨を行う。
【００４９】図３（ｂ）に示すように２次研磨工程にお
いては、スラリー３０に遊離砥粒３１が含まれており、
また、ウレタンパッド１２が軟質であるため、１次研磨
工程にて発生したスクラッチを減少させることができ
る。
いては、スラリー３０に遊離砥粒３１が含まれており、
また、ウレタンパッド１２が軟質であるため、１次研磨
工程にて発生したスクラッチを減少させることができ
る。
【００５０】図４は、ダマシン配線のシート抵抗分布を
示す図であり、（ａ）は図１に示した研磨工程にて研磨
されたウェハのシート抵抗分布を示すグラフ、（ｂ）は
図７に示した研磨工程にて研磨されたウェハのシート抵
抗分布を示すグラフである。
示す図であり、（ａ）は図１に示した研磨工程にて研磨
されたウェハのシート抵抗分布を示すグラフ、（ｂ）は
図７に示した研磨工程にて研磨されたウェハのシート抵
抗分布を示すグラフである。
【００５１】図４（ａ）と図４（ｂ）とを比較してわか
るように、図７に示した研磨工程にて研磨されたウェハ
においては配線抵抗のばらつきが大きいのに対して、図
１に示した研磨工程にて研磨されたウェハにおいては配
線抵抗のばらつきが極めて小さくなっている。
るように、図７に示した研磨工程にて研磨されたウェハ
においては配線抵抗のばらつきが大きいのに対して、図
１に示した研磨工程にて研磨されたウェハにおいては配
線抵抗のばらつきが極めて小さくなっている。
【００５２】これは、図７に示した研磨工程にて研磨さ
れたウェハに比べて図１に示した研磨工程にて研磨され
たウェハにおいてエロージョンやディッシングが小さく
なっていることに起因するものである。
れたウェハに比べて図１に示した研磨工程にて研磨され
たウェハにおいてエロージョンやディッシングが小さく
なっていることに起因するものである。
【００５３】（第２の実施の形態）上述した半導体装置
の製造方法における１次研磨工程と２次研磨工程とを同
一のパッドを用いて行うこともできる。
の製造方法における１次研磨工程と２次研磨工程とを同
一のパッドを用いて行うこともできる。
【００５４】図５は、本発明の半導体装置の製造方法の
第２の実施の形態を示す図である。
第２の実施の形態を示す図である。
【００５５】図５に示すように、まず、砥粒が埋め込ま
れた固定砥粒パッド１１が上面に装着された定盤１０上
に、ウェハ２１が装着された支持部材２０を固定砥粒パ
ッド１１とウェハ２１とが互いに接するように密着さ
せ、固定砥粒パッド１１上に遊離砥粒を含むスラリー３
５を供給しながら定盤１０を回転させ、ウェハ２１の表
面をバリア層が露出するまで研磨する（１次研磨工
程）。なお、この際、支持部材２０も軸を中心として回
転する。
れた固定砥粒パッド１１が上面に装着された定盤１０上
に、ウェハ２１が装着された支持部材２０を固定砥粒パ
ッド１１とウェハ２１とが互いに接するように密着さ
せ、固定砥粒パッド１１上に遊離砥粒を含むスラリー３
５を供給しながら定盤１０を回転させ、ウェハ２１の表
面をバリア層が露出するまで研磨する（１次研磨工
程）。なお、この際、支持部材２０も軸を中心として回
転する。
【００５６】ここで、本形態の特徴として、１次研磨工
程にて固定砥粒パッド１１上に供給されるスラリーは、
アルミナからなる遊離砥粒の含有量が０．８重量％以下
のものである。
程にて固定砥粒パッド１１上に供給されるスラリーは、
アルミナからなる遊離砥粒の含有量が０．８重量％以下
のものである。
【００５７】次に、固定砥粒パッド１１上に、シリカか
らなる遊離砥粒の含有量が０．８重量％以下のスラリー
３５を供給しながら定盤１０を回転させ、それにより、
ウェハ２１の表面を研磨する（２次研磨工程）。なお、
この際、支持部材２０も軸を中心として回転する。
らなる遊離砥粒の含有量が０．８重量％以下のスラリー
３５を供給しながら定盤１０を回転させ、それにより、
ウェハ２１の表面を研磨する（２次研磨工程）。なお、
この際、支持部材２０も軸を中心として回転する。
【００５８】上述した研磨工程においては、砥粒が埋め
込まれた固定砥粒パッド１１上に、遊離砥粒を含むスラ
リー３５を供給してウェハの研磨が行われるが、スラリ
ー３５に含まれる遊離砥粒の含有量を０．８％以下とし
ているため、ウェハ２１の表面の凹部に入り込む遊離砥
粒の量が減少し、該凹部がさらに削られることを抑制す
ることができる。
込まれた固定砥粒パッド１１上に、遊離砥粒を含むスラ
リー３５を供給してウェハの研磨が行われるが、スラリ
ー３５に含まれる遊離砥粒の含有量を０．８％以下とし
ているため、ウェハ２１の表面の凹部に入り込む遊離砥
粒の量が減少し、該凹部がさらに削られることを抑制す
ることができる。
【００５９】
【発明の効果】以上説明したように本発明においては、
１次研磨工程において、砥粒を含む硬質な第１のパッド
に基板を密着させ、第１のパッド上に砥粒を含まない第
１の溶液を供給しながら第１のパッドを回転させて基板
の表面を研磨し、２次研磨工程において、砥粒を含まな
い軟質な第２のパッドに基板を密着させ、第２のパッド
上に砥粒を含む第２の溶液を供給しながら第２のパッド
を回転させて基板の表面を研磨するため、１次研磨工程
によって、ディッシングやエロージョンが非常に少なく
平坦性の高い研磨を行うことができるとともに、２次研
磨工程によって、１次研磨工程にて発生したスクラッチ
を減少させることができる。
１次研磨工程において、砥粒を含む硬質な第１のパッド
に基板を密着させ、第１のパッド上に砥粒を含まない第
１の溶液を供給しながら第１のパッドを回転させて基板
の表面を研磨し、２次研磨工程において、砥粒を含まな
い軟質な第２のパッドに基板を密着させ、第２のパッド
上に砥粒を含む第２の溶液を供給しながら第２のパッド
を回転させて基板の表面を研磨するため、１次研磨工程
によって、ディッシングやエロージョンが非常に少なく
平坦性の高い研磨を行うことができるとともに、２次研
磨工程によって、１次研磨工程にて発生したスクラッチ
を減少させることができる。
【００６０】これにより、基板表面に発生するスクラッ
チに起因するエレクトロマイグレーション特性の劣化を
防ぐことができ、また、基板表面に発生するディッシン
グあるいはエロージョンが抑制され、基板表面の平坦性
が向上し、ディッシング及びエロージョンに起因する配
線抵抗の変動を抑制することができる。
チに起因するエレクトロマイグレーション特性の劣化を
防ぐことができ、また、基板表面に発生するディッシン
グあるいはエロージョンが抑制され、基板表面の平坦性
が向上し、ディッシング及びエロージョンに起因する配
線抵抗の変動を抑制することができる。
【００６１】また、砥粒を含むパッドに基板を密着さ
せ、該パッド上に砥粒の含有量が０．８重量％以下とな
る溶液を供給しながらパッドを回転させて基板の表面を
研磨するものにおいては、砥粒の含有量が０．８％以下
であるため、基板表面の凹部に入り込む砥粒の量が減少
し、該凹部がさらに削られることが抑制され、上記同様
の効果を奏する。
せ、該パッド上に砥粒の含有量が０．８重量％以下とな
る溶液を供給しながらパッドを回転させて基板の表面を
研磨するものにおいては、砥粒の含有量が０．８％以下
であるため、基板表面の凹部に入り込む砥粒の量が減少
し、該凹部がさらに削られることが抑制され、上記同様
の効果を奏する。
【図１】本発明の半導体装置の製造方法の第１の実施の
形態を示す図であり、（ａ）は１次研磨工程を説明する
ための図、（ｂ）は２次研磨工程を説明するための図で
ある。
形態を示す図であり、（ａ）は１次研磨工程を説明する
ための図、（ｂ）は２次研磨工程を説明するための図で
ある。
【図２】図１に示した研磨工程に用いられる研磨装置の
一例を示す図である。
一例を示す図である。
【図３】図１に示した半導体装置の研磨工程におけるウ
ェハの状態を示す図であり、（ａ）は１次研磨工程にお
けるウェハの状態を示す図であり、（ｂ）は２次研磨工
程におけるウェハの状態を示す図である。
ェハの状態を示す図であり、（ａ）は１次研磨工程にお
けるウェハの状態を示す図であり、（ｂ）は２次研磨工
程におけるウェハの状態を示す図である。
【図４】ダマシン配線のシート抵抗分布を示す図であ
り、（ａ）は図１に示した研磨工程にて研磨されたウェ
ハのシート抵抗分布を示すグラフ、（ｂ）は図７に示し
た研磨工程にて研磨されたウェハのシート抵抗分布を示
すグラフである。
り、（ａ）は図１に示した研磨工程にて研磨されたウェ
ハのシート抵抗分布を示すグラフ、（ｂ）は図７に示し
た研磨工程にて研磨されたウェハのシート抵抗分布を示
すグラフである。
【図５】本発明の半導体装置の製造方法の第２の実施の
形態を示す図である。
形態を示す図である。
【図６】ダマシン構造を有する半導体装置の製造方法に
おける一般的な配線形成工程を示す図である。
おける一般的な配線形成工程を示す図である。
【図７】従来のＣＭＰによる半導体装置の研磨方法の一
例を説明するための図であり、ＣＭＰ装置の研磨部の構
成を示している。
例を説明するための図であり、ＣＭＰ装置の研磨部の構
成を示している。
【図８】ウレタンパッドとウェハとの間にスラリーを供
給することによりウェハ表面を研磨する場合の１次研磨
工程におけるウェハの状態を説明するための図である。
給することによりウェハ表面を研磨する場合の１次研磨
工程におけるウェハの状態を説明するための図である。
１０，１０ａ〜１０ｄ 定盤 １１ 固定砥粒パッド １２ ウレタンパッド ２０ 支持部材 ２１ ウェハ ３０，３５ スラリー ３１ 遊離砥粒 ４０ 溶液 ５０ａ〜５０ｄ 供給管 ６０ａ〜６０ｄ ヘッド部 １０１ 酸化膜層 １０３ バリア層 １０５ 配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｋ Ｆターム(参考） 3C058 AA04 AA07 AA09 AA18 AC04 CB02 CB10 DA02 DA12 DA17 5F033 HH11 HH32 MM01 MM12 MM13 QQ48 QQ50 XX01 XX10
Claims (10)
- 【請求項１】 基板上に溝を形成し、該溝が形成された
基板上に導電層を成膜し、該導電層のうち前記溝以外に
形成された導電層を研磨により削除することにより前記
溝内に配線を形成する半導体装置の製造方法において、 前記基板を、砥粒を含む硬質な第１のパッドに密着さ
せ、前記第１のパッド上に砥粒を含まない第１の溶液を
供給しながら前記第１のパッドを回転させて前記基板の
表面を研磨する１次研磨工程と、 前記基板を、砥粒を含まない軟質な第２のパッドに密着
させ、前記第２のパッド上に砥粒を含む第２の溶液を供
給しながら前記第２のパッドを回転させて前記基板の表
面を研磨する２次研磨工程とを順次行うことにより、前
記溝内に配線を形成することを特徴とする半導体装置の
製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、 前記１次研磨工程において前記導電層のうち前記溝以外
に形成された導電層を前記基板の少なくとも一部が露出
するまで削除することを特徴とする半導体装置の製造方
法。 - 【請求項３】 請求項１に記載の半導体装置の製造方法
において、 前記１次研磨工程において前記導電層のうち前記溝以外
に形成された導電層を削除することを特徴とする半導体
装置の製造方法。 - 【請求項４】 請求項１乃至３のいずれか１項に記載の
半導体装置の製造方法において、 前記第１の溶液は、有機酸を含む液体であることを特徴
とする半導体装置の製造方法。 - 【請求項５】 請求項１乃至４のいずれか１項に記載の
半導体装置の製造方法において、 前記第２の溶液は、シリカを含むスラリーであることを
特徴とする半導体装置の製造方法。 - 【請求項６】 請求項１乃至５のいずれか１項に記載の
半導体装置の製造方法において、 前記第２のパッドは、ウレタンパッドであることを特徴
とする半導体装置の製造方法。 - 【請求項７】 基板上に溝を形成し、該溝が形成された
基板上に導電層を成膜し、前記基板を、砥粒を含むパッ
ドに密着させ、前記パッド上に砥粒を含む溶液を供給し
ながら前記パッドを回転させて前記基板の表面を研磨す
ることにより、前記導電層のうち前記溝以外に形成され
た導電層を削除し、前記溝内に配線を形成する半導体装
置の製造方法において、 前記溶液に含まれる砥粒の割合は、０．８重量％以下で
あることを特徴とする半導体装置の製造方法。 - 【請求項８】 請求項７に記載の半導体装置の製造方法
において、 前記溶液としてアルミナからなる砥粒を含むスラリーを
用いて前記基板の表面を研磨する１次研磨工程と、 前記溶液としてシリカからなる砥粒を含むスラリーを用
いて前記基板の表面を研磨する２次研磨工程とを順次行
うことにより、前記溝内に配線を形成することを特徴と
する半導体装置の製造方法。 - 【請求項９】 請求項８に記載の半導体装置の製造方法
において、 前記１次研磨工程において前記導電層のうち前記溝以外
に形成された導電層を前記基板の少なくとも一部が露出
するまで削除することを特徴とする半導体装置の製造方
法。 - 【請求項１０】 請求項８に記載の半導体装置の製造方
法において、 前記１次研磨工程において前記導電層のうち前記溝以外
に形成された導電層を削除することを特徴とする半導体
装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31556099A JP3439402B2 (ja) | 1999-11-05 | 1999-11-05 | 半導体装置の製造方法 |
| US09/702,673 US6443807B1 (en) | 1999-11-05 | 2000-11-01 | Polishing process for use in method of fabricating semiconductor device |
| KR10-2000-0064783A KR100408537B1 (ko) | 1999-11-05 | 2000-11-02 | 반도체 장치의 제조 방법에 사용하는 연마 공정 |
| TW089123322A TW553796B (en) | 1999-11-05 | 2000-11-03 | Polishing process for use in method of fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31556099A JP3439402B2 (ja) | 1999-11-05 | 1999-11-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001135605A true JP2001135605A (ja) | 2001-05-18 |
| JP3439402B2 JP3439402B2 (ja) | 2003-08-25 |
Family
ID=18066825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31556099A Expired - Fee Related JP3439402B2 (ja) | 1999-11-05 | 1999-11-05 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6443807B1 (ja) |
| JP (1) | JP3439402B2 (ja) |
| KR (1) | KR100408537B1 (ja) |
| TW (1) | TW553796B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009033159A (ja) * | 2007-07-27 | 2009-02-12 | Siltronic Ag | 半導体材料から構成された基板を研磨する方法 |
| JP2010067998A (ja) * | 2003-07-31 | 2010-03-25 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| JP2010109370A (ja) * | 2008-10-29 | 2010-05-13 | Siltronic Ag | 半導体ウェーハの両面をポリッシングする方法 |
| JP2010130009A (ja) * | 2008-11-26 | 2010-06-10 | Siltronic Ag | 歪み緩和Ｓｉ１−ｘＧｅｘ層を有する半導体ウェハをポリシングする方法 |
| JP2011009747A (ja) * | 2009-06-24 | 2011-01-13 | Siltronic Ag | 半導体ウェハの製造方法 |
| DE102009030296B4 (de) * | 2009-06-24 | 2013-05-08 | Siltronic Ag | Verfahren zur Herstellung einer epitaxierten Siliciumscheibe |
| CN116765968A (zh) * | 2023-08-23 | 2023-09-19 | 达州市雅森环保建材有限公司 | 一种玻璃刮痕修补抛光装置及抛光方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6729941B2 (en) * | 2000-04-12 | 2004-05-04 | Shin-Etsu Handotai & Co., Ltd. | Process for manufacturing semiconductor wafer and semiconductor wafer |
| JP3530158B2 (ja) * | 2001-08-21 | 2004-05-24 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| WO2003079428A1 (en) * | 2002-03-13 | 2003-09-25 | Nutool, Inc. | Method and apparatus for integrated chemical mechanical polishing of copper and barrier layers |
| US7063597B2 (en) * | 2002-10-25 | 2006-06-20 | Applied Materials | Polishing processes for shallow trench isolation substrates |
| US8025811B2 (en) * | 2006-03-29 | 2011-09-27 | Intel Corporation | Composition for etching a metal hard mask material in semiconductor processing |
| CN104576356B (zh) * | 2013-10-22 | 2018-05-08 | 中芯国际集成电路制造(上海)有限公司 | 一种化学机械研磨的方法 |
| US9873180B2 (en) | 2014-10-17 | 2018-01-23 | Applied Materials, Inc. | CMP pad construction with composite material properties using additive manufacturing processes |
| JP6545261B2 (ja) * | 2014-10-17 | 2019-07-17 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 付加製造プロセスを使用する、複合材料特性を有するｃｍｐパッド構造 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02208931A (ja) * | 1989-02-08 | 1990-08-20 | Hitachi Cable Ltd | 化合物半導体基板の研磨方法 |
| JP3362397B2 (ja) * | 1991-03-28 | 2003-01-07 | ソニー株式会社 | ポリッシュによる平坦化工程を含む電子装置の製造方法 |
| JP3450485B2 (ja) * | 1994-02-21 | 2003-09-22 | 株式会社東芝 | 半導体装置の製造方法及び半導体製造装置 |
| US5624303A (en) * | 1996-01-22 | 1997-04-29 | Micron Technology, Inc. | Polishing pad and a method for making a polishing pad with covalently bonded particles |
| JPH09277159A (ja) * | 1996-04-16 | 1997-10-28 | Nippon Steel Corp | 研磨方法及び研磨装置 |
| JPH10296610A (ja) | 1997-04-28 | 1998-11-10 | Sony Corp | 研磨方法 |
| JPH11111656A (ja) * | 1997-09-30 | 1999-04-23 | Nec Corp | 半導体装置の製造方法 |
| JP3371775B2 (ja) * | 1997-10-31 | 2003-01-27 | 株式会社日立製作所 | 研磨方法 |
| KR100281182B1 (ko) * | 1998-08-10 | 2001-04-02 | 윤종용 | 반도체 장치의 자기 정렬 콘택 형성 방법 |
| US6435942B1 (en) * | 1999-02-11 | 2002-08-20 | Applied Materials, Inc. | Chemical mechanical polishing processes and components |
| JP3974284B2 (ja) * | 1999-03-18 | 2007-09-12 | 株式会社東芝 | 半導体装置の製造方法 |
| US6217418B1 (en) * | 1999-04-14 | 2001-04-17 | Advanced Micro Devices, Inc. | Polishing pad and method for polishing porous materials |
-
1999
- 1999-11-05 JP JP31556099A patent/JP3439402B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-01 US US09/702,673 patent/US6443807B1/en not_active Expired - Fee Related
- 2000-11-02 KR KR10-2000-0064783A patent/KR100408537B1/ko not_active IP Right Cessation
- 2000-11-03 TW TW089123322A patent/TW553796B/zh not_active IP Right Cessation
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010067998A (ja) * | 2003-07-31 | 2010-03-25 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| US8647985B2 (en) | 2007-07-27 | 2014-02-11 | Siltronic Ag | Method for polishing a substrate composed of semiconductor material |
| JP2009033159A (ja) * | 2007-07-27 | 2009-02-12 | Siltronic Ag | 半導体材料から構成された基板を研磨する方法 |
| KR100979737B1 (ko) | 2007-07-27 | 2010-09-07 | 실트로닉 아게 | 반도체 재료 기판의 폴리싱 방법 |
| JP2012060149A (ja) * | 2007-07-27 | 2012-03-22 | Siltronic Ag | 半導体材料から構成された基板を研磨する方法 |
| JP2010109370A (ja) * | 2008-10-29 | 2010-05-13 | Siltronic Ag | 半導体ウェーハの両面をポリッシングする方法 |
| US9224613B2 (en) | 2008-10-29 | 2015-12-29 | Siltronic Ag | Method for polishing both sides of a semiconductor wafer |
| JP2010130009A (ja) * | 2008-11-26 | 2010-06-10 | Siltronic Ag | 歪み緩和Ｓｉ１−ｘＧｅｘ層を有する半導体ウェハをポリシングする方法 |
| US8338302B2 (en) | 2008-11-26 | 2012-12-25 | Siltronic Ag | Method for polishing a semiconductor wafer with a strained-relaxed Si1−xGex layer |
| US8389409B2 (en) | 2009-06-24 | 2013-03-05 | Siltronic Ag | Method for producing a semiconductor wafer |
| DE102009030296B4 (de) * | 2009-06-24 | 2013-05-08 | Siltronic Ag | Verfahren zur Herstellung einer epitaxierten Siliciumscheibe |
| US8551870B2 (en) | 2009-06-24 | 2013-10-08 | Siltronic Ag | Method for producing an epitaxially coated semiconductor wafer |
| JP2011009747A (ja) * | 2009-06-24 | 2011-01-13 | Siltronic Ag | 半導体ウェハの製造方法 |
| CN116765968A (zh) * | 2023-08-23 | 2023-09-19 | 达州市雅森环保建材有限公司 | 一种玻璃刮痕修补抛光装置及抛光方法 |
| CN116765968B (zh) * | 2023-08-23 | 2023-10-20 | 达州市雅森环保建材有限公司 | 一种玻璃刮痕修补抛光装置及抛光方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100408537B1 (ko) | 2003-12-06 |
| US6443807B1 (en) | 2002-09-03 |
| KR20010051393A (ko) | 2001-06-25 |
| TW553796B (en) | 2003-09-21 |
| JP3439402B2 (ja) | 2003-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6368190B1 (en) | Electrochemical mechanical planarization apparatus and method | |
| JP3984296B2 (ja) | 固定砥粒研磨パッド上の基板の化学機械的平坦化方法 | |
| US20060057945A1 (en) | Chemical mechanical polishing process | |
| JP2001135605A (ja) | 半導体装置の製造方法 | |
| CN101459124B (zh) | 化学机械研磨方法及晶片清洗方法 | |
| US6218306B1 (en) | Method of chemical mechanical polishing a metal layer | |
| US6734103B2 (en) | Method of polishing a semiconductor device | |
| JP2003297812A (ja) | 半導体製造装置及び半導体素子製造方法 | |
| TW518685B (en) | CMP process for a damascene pattern | |
| CN101352833B (zh) | 铜化学机械研磨的方法 | |
| JP2001358110A (ja) | スクラブ洗浄装置およびそれを用いた半導体装置の製造方法 | |
| US6620027B2 (en) | Method and apparatus for hard pad polishing | |
| US20060205217A1 (en) | Method and system for reducing wafer edge tungsten residue utilizing a spin etch | |
| US20060211250A1 (en) | Scratch reduction for chemical mechanical polishing | |
| US6919267B2 (en) | Method for forming wiring structure | |
| JP4205914B2 (ja) | 半導体装置の製造方法及び製造装置 | |
| JPH08323614A (ja) | 化学的機械研磨方法および装置 | |
| US6833324B2 (en) | Process and device for cleaning a semiconductor wafer | |
| US6881675B2 (en) | Method and system for reducing wafer edge tungsten residue utilizing a spin etch | |
| US8211325B2 (en) | Process sequence to achieve global planarity using a combination of fixed abrasive and high selectivity slurry for pre-metal dielectric CMP applications | |
| US20030134576A1 (en) | Method for polishing copper on a workpiece surface | |
| US6943113B1 (en) | Metal chemical polishing process for minimizing dishing during semiconductor wafer fabrication | |
| JPH10256201A (ja) | 半導体の製造方法 | |
| JP2002036080A (ja) | 基板エッジ研磨装置 | |
| US7025661B2 (en) | Chemical mechanical polishing process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140613 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |