JP5168966B2 - 研磨方法及び研磨装置 - Google Patents

研磨方法及び研磨装置 Download PDF

Info

Publication number
JP5168966B2
JP5168966B2 JP2007073644A JP2007073644A JP5168966B2 JP 5168966 B2 JP5168966 B2 JP 5168966B2 JP 2007073644 A JP2007073644 A JP 2007073644A JP 2007073644 A JP2007073644 A JP 2007073644A JP 5168966 B2 JP5168966 B2 JP 5168966B2
Authority
JP
Japan
Prior art keywords
cleaning
polishing
film
polished
partial region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007073644A
Other languages
English (en)
Other versions
JP2008235608A (ja
Inventor
直毅 井谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007073644A priority Critical patent/JP5168966B2/ja
Priority to TW097107646A priority patent/TWI396232B/zh
Priority to KR1020080025158A priority patent/KR100970069B1/ko
Priority to CN2008100871219A priority patent/CN101271835B/zh
Priority to US12/052,288 priority patent/US7879724B2/en
Publication of JP2008235608A publication Critical patent/JP2008235608A/ja
Application granted granted Critical
Publication of JP5168966B2 publication Critical patent/JP5168966B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Description

本発明は研磨方法及び研磨装置に関する。
近年、LSI等の半導体装置の製造工程では、フォトレジストを露光する際の露光マージンを確保する等の理由により、絶縁膜の表面をCMP(Chemical Mechanical Polishing)により研磨して平坦化するのが必須になりつつある。また、コンタクトホール内に導電性プラグを形成する際にも、タングステン膜に対してCMPを行い、タングステン膜をコンタクトホール内にのみ残すことが行われる。
その一方で、近年では半導体基板の大口径化が進んでおり、半導体装置の量産工程において従来の２００mmウエハから３００mmウエハが採用され始めている。
CMPの後には、スラリ等を洗い流す目的で半導体基板に対する洗浄が行われるが、このように大口径化された半導体基板に対してこれまでの２００mmウエハに対する洗浄方法を流用したのでは、洗浄後に基板上に異物が残存するという問題がある。
本発明の目的は、半導体基板の大口径化が進んでも高い洗浄能力が維持できる半導体装置の製造方法及び半導体製造装置を提供することにある。
本発明の一観点によれば、半導体基板上に被研磨膜を形成する工程と、前記被研磨膜を研磨する工程と、前記研磨により形成された研磨面の少なくとも一部領域をエッチングする作用のある酸性の第１洗浄液に前記研磨面を曝す第１のステップと、該第１のステップの後、アルカリ性の第２洗浄液に前記研磨面を曝す第２のステップとを行うことにより、前記研磨面を洗浄する工程とを有し、前記第１のステップは、洗浄用ブラシを前記研磨面に当てずに行われ、さらに、前記第２のステップは、洗浄用ブラシを前記研磨面に当てながら行われる半導体装置の製造方法が提供される。
また、本発明の別の観点によれば、半導体基板上に形成された被研磨膜を研磨する研磨部と、前記研磨によって形成された研磨面の少なくとも一部領域をエッチングする作用のある酸性の第１洗浄液に前記研磨面を曝す第１洗浄槽と、前記第１洗浄槽に設置された第１の洗浄ブラシと、前記１洗浄液に曝された後の前記研磨面をアルカリ性の第２洗浄液に曝す第２洗浄槽と、前記第２洗浄槽に設置された第２の洗浄ブラシと、を有し、前記第１洗浄槽では洗浄中に前記第１の洗浄ブラシを前記研磨面に当てず、前記第２洗浄層では洗浄中に前記第２の洗浄ブラシを前記研磨面に当てる半導体製造装置が提供される。
次に、本発明の作用について説明する。
本発明では、第１のステップにおいて研磨面が第１洗浄液に曝される際、該第１洗浄液により研磨面の一部領域がエッチングされるので、研磨面に付着している異物がリフトオフされ易くなる。そのため、第２のステップにおいて第２洗浄液でその異物を除去するのが容易となり、半導体基板の大口径化が進んでも高い洗浄能力を維持することができる。
また、半導体基板を縦に保持しながら第１のステップと第２のステップとを行うことにより、第１洗浄液や第２洗浄液が半導体基板の表面に留まらず基板の下方に速やかに流れ落ち、第１、第２洗浄液内の異物が半導体基板に再付着するのを防止し易くなる。
ここで、第１のステップで使用される第１洗浄液は酸性であるため、該第１洗浄液中の異物は自身のζ電位によって半導体基板側に引き付けられ易い。よって、第１のステップで洗浄用ブラシを用いると、ブラシに付いている異物が半導体基板に再付着し、高い洗浄効果が望めないので、第１のステップでは洗浄用ブラシを研磨面に当てないのが好ましい。
本発明によれば、研磨面の一部領域をエッチングする作用のある酸性の第１洗浄液を用いる第１のステップと、アルカリ性の第２洗浄液を用いる第２のステップとをこの順に行うことで研磨面を洗浄するので、半導体基板の大口径化が進んでも高い洗浄能力を発揮することができる。
（１）予備的事項についての説明
最初に、本発明の予備的事項について説明する。
半導体製造装置について
図１は、予備的事項に係る半導体製造装置の上面図である。
この半導体装置１００は、研磨部１００ａと洗浄部１００ｂとに大別される。
研磨部１００ａは、四つの研磨ヘッド１０４が設けられたカルーセル１０３と、研磨ヘッド１０４に把持されたシリコン（半導体）基板１０が押し当てられる三つのプラテン１０２とを有する。
研磨時には、各プラテン１０２が矢印Aの方向に回転すると共に、研磨ヘッド１０４が矢印Bの方向に回転する。そして、研磨の前又は後では、カルーセル１０３が矢印Cの方向に回転して、シリコン基板１０を一つのプラテン１０２から別のプラテン１０２に移したり、洗浄部１００ｂにシリコン基板１０を搬送したりする。
図２は、一つのプラテン１０２とその周囲の断面図である。
プラテン１０２の上には研磨パッド１０１が貼付されており、研磨ヘッド１０４によりシリコン基板１０が研磨パッド１０１に押し当てられる。
また、研磨パッド１０１の上方には、研磨パッド１０１にスラリ１０６を供給するためのスラリ供給ノズル１０５が設けられる。そして、研磨パッド１０１の周縁部には、ダイヤモンドディスク１０８により研磨パッド１０１の目立て具合を調節するための目立て装置１０７が設けられる。
図３は、洗浄部１００ｂの断面図である。
洗浄部１００ｂは、研磨部１００ａで研磨されたシリコン基板１０を洗浄するためのものであって、アンモニア洗浄槽１２０、フッ酸洗浄槽１２１、及び乾燥槽１２２とを有する。
このうち、アンモニア洗浄槽１２０は、アンモニア水を吐出するアンモニアノズル１２０ａと、純水を吐出する純水ノズル１２０ｂとを有する。
また、フッ酸洗浄槽１２１は、フッ酸（フッ化水素（HF）の水溶液）と純水とをそれぞれ吐出するためのフッ酸ノズル１２１ａと純水ノズル１２１ｂとを有する。
これらの洗浄槽１２０、１２１の内部には、ポリビニルアルコール等よりなる樹脂製の洗浄用ブラシ１２３が設けられており、そのブラシ１２３を当てながら基板１０を洗浄することができる。
シリコン基板１０は、搬送経路Pに沿ってアンモニア洗浄槽１２０とフッ酸洗浄槽１２１とにこの順に搬送され、最終的には乾燥槽１２２においてIPA(Isopropyl alcohol)乾燥又はスピン乾燥により乾燥される。
図４は、洗浄用ブラシ１２３とその周囲の拡大斜視図である。
図示のように、洗浄用ブラシ１２３をシリコン基板１０に当てる際には、プーリー１２５によって基板１０が安定して保持されると共に、各プーリー１２５の回転運動によってシリコン基板１０が回転する。そして、このようにシリコン基板１０が回転している状態で洗浄用ブラシ１２３を回転させることで、シリコン基板１０の全面がブラシ１２３によって擦られることになる。
なお、シリコン基板１０にブラシ１２３を当てるかどうかは任意に設定することができ、ブラシ１２３を当てずにシリコン基板１０を洗浄することもできる。
半導体装置の製造方法（第１例）について
次に、上記した半導体製造装置１００を用いた半導体装置の製造方法について説明する。
図５〜図６は、その半導体装置の製造途中の断面図である。
この半導体装置を製造するには、図５（ａ）に示すように、シリコン基板１０の表面を熱酸化することにより、厚さが約１０nmの酸化シリコン膜１１を形成する。次いで、その酸化シリコン膜１１の上に、例えばCVD(Chemical Vapor Deposition)法により、厚さが約１００nm程度の窒化シリコン膜１２を形成する。
次に、図５（ｂ）に示すように、窒化シリコン膜１２をパターニングして開口１２ａを形成し、更にその開口１２ａを通じて酸化シリコン膜１１とシリコン基板１０とを異方性エッチングすることにより、シリコン基板１０の一部領域Iに素子分離溝１０ａを形成する。その素子分離絶縁膜１０ａの深さは、窒化シリコン膜１２の表面から約４００nm程度である。
そして、このエッチングで素子分離溝１０ａの内面が受けたダメージを回復させるため、該内面に熱酸化膜を形成した後、図６（ａ）に示すように、素子分離溝１０ａ内と窒化シリコン膜１２上とに高密度プラズマCVD法により素子分離絶縁膜１３として酸化シリコン膜を形成する。
その素子分離絶縁膜１３の厚さは、素子分離溝１０ａを完全に埋め込む厚さ、例えば４５０nmとされる。また、高密度プラズマCVD法で形成された素子分離絶縁膜１３は、図示のように下地を反映した凹凸が上面に形成される。
次に、図６（ｂ）に示すように、窒化シリコン膜１２を研磨ストッパ膜にしながら、被研磨膜である素子分離絶縁膜１３を図１の研磨部１００ａにおいて研磨することにより、窒化シリコン膜１２上の余分な素子分離絶縁膜１３を研磨して除去し、素子分離絶縁膜１３を素子分離溝１０ａ内にのみ残す。
この研磨の条件としては、例えば以下のようなものが採用される：
・研磨ヘッド１０４の圧力…２８０g重／cm2
・研磨ヘッド１０４の回転数…９８回転／分
・プラテン１０２の回転数…１１０回転／分
・スラリ供給量…０．２リットル／分
なお、スラリとしては、Cabot社製のSS25を純水で１：１（体積比）に希釈したものを使用し得る。そして、研磨パッド１０１としては、ロデールニッタ社製のIC1010を使用し得る。
このような研磨により、シリコン基板１０の上方には、窒化シリコン膜１２の上面と、一部領域Iに形成された酸化シリコンよりなる素子分離絶縁膜１３の上面とで構成される研磨面S1が形成される。
次に、図１で説明した洗浄部１００ｂにおいてその研磨面S1を洗浄する。
本例では、その洗浄は２ステップで行われる。
第１の洗浄ステップでは、アンモニア洗浄槽１２０において、シリコン基板１０に洗浄用ブラシ１２３を当てながら、０．１％程度の濃度のアンモニア水をアンモニアノズル１２０ａからシリコン基板１０に吐出する。その後、純水ノズル１２０ｂから純水をシリコン基板１０に吐出することにより、シリコン基板１０の表面をリンスする。
そして、第２の洗浄ステップでは、フッ酸洗浄槽１２１において、０．５％程度の濃度のフッ酸をシリコン基板１０に吐出することにより、シリコン基板１０の表面に付着している金属不純物を除去する。その後に、純水ノズル１２１ｂから吐出された純水でシリコン基板１０の表面をリンスする。
なお、この第２のステップでは、フッ酸を吐出しているときにシリコン基板１０にブラシ１２３を当ててもよいし、純水によるリンス時にブラシ１２３をシリコン基板１０に当ててもよい。
その後、乾燥槽１２２において、IPA乾燥又はスピン乾燥によりシリコン基板１０を乾燥させる。
なお、アンモニア洗浄槽１２０への搬送前、又は乾燥槽１２２での乾燥後に、シリコン基板１０に対してメガソニック処理を行っても良い。
以上により、本例に係る半導体装置の製造方法における主要工程が終了する。
図７は、基板１０として直径が３００mmのシリコンウエハを用い、該シリコンウエハに対して上記の工程を行った場合における、欠陥の面内分布を示すウエハマップである。その欠陥測定には、KLA-Tencor社製の欠陥検査装置２８００を用いた。
図７に示されるように、３００mmという大口径のシリコンウエハを用いると、CMP後に洗浄を行ったにも関わらず、ウエハ上に多数の異物が付着していることが明らかとなった。
異物が残る原因は、図８に示されるように、CMPで形成された研磨面S1が厳密には平坦ではなく、被研磨膜である素子分離絶縁膜絶縁膜１３の上面が、研磨ストッパ膜である窒化シリコン膜１２の上面よりも低くなり、一部領域Iと該一部領域Iに隣接する他領域との境において研磨面S1に段差が発生していることにあると考えられる。
このような段差があると、スラリ中の砥粒等よりなる異物Fがその段差に引っかかり易い状態になるので、洗浄用ブラシ１２３で異物Fを除去し難くなる。また、ブラシ１２３で除去した異物が段差に引っかかってウエハに再付着するとも考えられる。
半導体装置の製造方法（第２例）について
次に、半導体装置１００を用いた半導体装置の製造方法の別の例について説明する。
図９〜図１１は、その半導体装置の製造途中の断面図である。
この半導体装置を製造するには、上記した図５〜図６の工程を行った後、図９（ａ）に示す工程を行う。
本工程では、まず、シリコン基板１０の所定の深さにpウェル２５を形成する。
次いで、シリコン基板１０の表面を熱酸化することにより、ゲート絶縁膜２１となる熱酸化膜を形成し、更にその上にポリシリコンよりなるゲート電極２２を形成する。
そして、シリコン基板１０の上側全面に、CVD法により酸化シリコン膜等の絶縁膜を形成した後、その絶縁膜をエッチバックしてゲート電極２２の横に絶縁性サイドウォール２３として残す。
次いで、ゲート電極２２と絶縁性サイドウォール２３とをマスクにしてシリコン基板１０にn型不純物をイオン注入してn型のソース／ドレイン領域２４を形成し、その上にチタンシリサイド層等の金属シリサイド層２０を形成する。
更に、シリコン基板１０の上側全面に、高密度プラズマCVD法により酸化シリコン膜を厚さ約６００nmに形成して、その酸化シリコン膜を第１層間絶縁膜２６とする。
その後、CMP法により第１層間絶縁膜２６の上面を研磨して平坦化し、第１層間絶縁膜２６の厚さを約３００nm程度とする。
次に、図９（ｂ）に示すように、酸化シリコンよりなる第１層間絶縁膜２６をパターニングすることにより、一部領域IIに隣接する他領域にコンタクトホール２６ａを形成する。
そして、そのコンタクトホール２６ａの内面と第１層間絶縁膜２６の上面に、厚さがいずれも１０nm程度のチタン膜と窒化チタン膜とをこの順にスパッタ法により形成し、これらの膜をグルー膜３０とする。
その後に、グルー膜３０の上にCVD法によりタングステン膜３１を形成し、そのタングステン膜３１によりコンタクトホール２６ａを完全に埋め込む。タングステン膜３１の厚さは、約３００nm程度である。
次に、図１０（ａ）に示すように、図１で説明した研磨部１００ａにおいて、第１層間絶縁膜２６の上の余分なタングステン膜３１とグルー膜３０とをCMP法により研磨して除去し、これらの膜を導電性プラグ３１ａとしてコンタクトホール２６ａ内にのみ残すと共に、一部領域IIに酸化シリコンよりなる第１層間絶縁膜２６を表出させる。
そのCMP法では、被研磨膜であるタングステン膜３１の研磨レートが、酸化シリコンよりなる下地の第１層間絶縁膜２６の研磨レートよりも速くなるようなスラリ、例えばCabot社製のSemi-Sperse W2000が使用される。
但し、このようなスラリを用いると、図１２に示されるように、導電性プラグ３１ａの配置が密な領域Xにおいて、導電性プラグ３１ａと第１層間絶縁膜２６のそれぞれの上面が沈み込む「エロージョン」と呼ばれる現象が発生する。
また、導電性プラグ３１ａの径が大きい領域Yでは、導電性プラグ３１ａの上面が凹む「ディッシング」と呼ばれる現象が発生してしまう。
そこで、これらの現象が発生するのを防止するため、図１０（ｂ）に示されるように、第１層間絶縁膜２６の研磨レートがタングステン膜３１の研磨レートよりも速くなるようなスラリ、例えばCabot社製のSemi-Sperse SS25を用いて、導電性プラグ３１ａと第１層間絶縁膜２６とを再度CMP法により研磨することにより、第１層間絶縁膜２６の上面の高さを５０nm程度低下させる。
このような２ステップのCMPにより、第１層間絶縁膜２６と導電性プラグ３１ａのそれぞれの上面で構成される研磨面S2が形成される。その研磨面S2には、図１０（ｂ）のCMP工程で第１層間絶縁膜２６の上面を下げたことで、一部領域IIと該一部領域IIに隣接する他領域との境に段差が形成される。
続いて、図１の洗浄部１００ｂにシリコン基板１０を搬送し、シリコン基板１０に付着しているスラリ等を洗浄する。
その洗浄は次のように２ステップで行われる。
第１のステップは、アンモニア洗浄槽１２０において、洗浄用ブラシ１２３をシリコン基板１０に当てながら、濃度が０．１％程度のアンモニア水をアンモニアノズル１２０ａから吐出させて洗浄を行う。
第２のステップでは、フッ酸洗浄槽１２１にシリコン基板１０を搬送して、フッ酸ノズル１２１ａからシリコン基板１０に向けて濃度が０．５％程度のフッ酸を吐出させる。
そして、フッ酸の供給を停止した後、洗浄用ブラシ１２３をシリコン基板１０に当てながら、純水ノズル１２１ｂから純水を吐出することにより、シリコン基板１０のリンスを行う。
以上により、CMP後の洗浄工程を終了する。
次に、図１１（ａ）に示す断面構造を得るまでの工程について説明する。
まず、導電性プラグ３１ａと第１層間絶縁膜２６のそれぞれの上面にCMP法により第２層間絶縁膜３３として酸化シリコン膜を形成する。
そして、第２層間絶縁膜３３をパターニングすることにより、導電性プラグ３１ａの上に配線溝３３ａを形成する。
更に、その配線溝３３ａの内面と第２層間絶縁膜３３の上面に、スパッタ法により窒化タンタル膜を形成し、該窒化タンタル膜をバリアメタル膜３４とする。
その後に、バリアメタル膜２４の上に電解めっきにより銅膜３５を形成し、該銅膜３５により配線溝３３ａを完全に埋め込む。
続いて、図１１（ｂ）に示すように、第２層間絶縁膜３３の上の余分な銅膜３５とバリアメタル膜３４とをCMP法により研磨し、これらの膜を配線溝３３ａ内のみに配線３５ａとして残す。
このような配線３５ａの形成方法はダマシン法と呼ばれる。
以上により、本例に係る半導体装置の製造方法における主要工程が終了する。
本例では、図１０（ａ）、（ｂ）の工程において、CMPをスラリを変えて２ステップで行ったことにより、導電性プラグ３１ａや第１層間絶縁膜２６に「ディッシング」や「エロージョン」のような凹部が発生するのを防止できる。そのような凹部が発生していると、図１３に示されるように、第２層間絶縁膜３３にも凹部３３ｂが発生し、図１１のCMP工程において該凹部３３ｂに銅膜３５が残存してしまうが、本例ではそのような銅膜の研磨残の発生を防止できる。
但し、このような２ステップのCMPでは、第２のステップ（図１０（ｂ））において第１層間絶縁膜２６に対する研磨レートが導電性プラグ３１ａに対するよりも速いスラリを使用するため、図１４に示すように、導電性プラグ３１ａが第１層間絶縁膜２６の上面から突出し、研磨面S2に１０〜３０nm程度の段差が発生した構造となる。
このように段差があると、第１例と同様に、スラリ中の砥粒等の異物Fが段差に引っかかり、CMP後に洗浄部１００ｂで行われる洗浄によっても異物Fが取れ難くなるため、例えば研磨面S2をKLA-Tencor社製の欠陥検査装置２８００シリーズで検査すると、図７に示したのと同様のウエハマップが得られる。
本発明の原理について
上記した半導体装置の製造方法では、研磨面S1、S2の洗浄に際して、洗浄部１０１ｂにおいて最初にアンモニア水で洗浄し、次にフッ酸において洗浄した。
この洗浄順序は、CMP技術が発展する過程において、半導体装置の製造分野においていわば定石とされてきたものであって、その根拠は次のような知見に基づいている。
すなわち、洗浄液中の異物とシリコン基板１０との相互作用は、該異物のζ電位によって定まり、アルカリ性であるアンモニア水の中ではシリコン基板１０と異物とが反発し、異物が取れ易くなる。従って、上記のように最初にアンモニア水で洗浄することで異物の大半が除去され、その後になおも残存する金属不純物を次のフッ酸による洗浄で除去することで、洗浄効果の万全を期すことが通説であった。
ところが、本願発明者が行った調査によると、ウエハ径が３００mmのシリコン基板１０に対してはこのような定石はもはや通用せず、上記の洗浄順序ではシリコン基板１０に相当数の異物が残存することが明らかとなった。
図１５〜図２０は、その調査で得られたグラフであって、これらのいずれにおいても、上記の定石に従って最初に濃度が０．５％のアンモニア水で洗浄し、次に濃度が０．５％のフッ酸で洗浄を行った。最初のアンモニア水による洗浄は、ブラシ１２３を基板に当てながら行った。
また、これらの調査では、KLA-Tencor社製の欠陥検査装置２８００を用いて、大きさが０．１５μmの異物の数を測定した。
図１５は、パターンを何も形成していないシリコン基板上にプラズマCVD法により酸化シリコン膜を形成した後、その酸化シリコン膜をCMP法で研磨し、上記の洗浄順序で酸化シリコン膜を洗浄した場合の異物数を、ウエハ径が２００mmと３００mmのシリコン基板１０で比較して得られたグラフである。なお、公平に比較をするために、２００mmウエハにおける異物数には、２００mmウエハと３００mmウエハの面積比に相当する２．２５を乗じてある。これについては、後述の図１６〜図２６の調査結果でも同様である。
また、そのCMP法では、主成分がシリカとKOHと水からなるCabot社製のSemi-Sperse SS25をスラリとして使用した。
図１５に示されるように、パターンを形成していない酸化シリコン膜に対する洗浄において、２００mmウエハよりも多量の異物が３００mmウエハに残存している。
図１６は、上記のSemi-Sperse SS25に代えて、主成分が酸化セリウム砥粒と界面活性剤と水よりなるデュポンエアープロダクトナノマテリアル社製のSTI2100をスラリとして用い、図１５と同じ調査を行って得られたグラフである。
図１６に示されるように、スラリを代えても、やはり３００mmウエハには多量の異物が残存している。
図１７の調査では、パターンを何も形成していないシリコン基板上に、プラズマCVD法で形成された酸化シリコン膜、スパッタ法で形成された窒化チタン膜、及びタングステン膜をこの順に形成したものをサンプルとして用いた。そして、そのサンプルの最上層のタングステン膜に対し、主成分がシリカとH2O2と水とからなるCabot社製のSemi-Sperse SSW200をスラリとして用いてCMPによる研磨を行った後、上記のようにアンモニア水による洗浄とフッ酸による洗浄とをこの順に行った。
図１７に示されるように、タングステン膜に対するCMP後の洗浄では、ウエハ径に関係なく異物が除去されている。
図１５〜図１７の調査結果から分かるように、タングステン膜に対する洗浄（図１７）を除いて、ウエハ径が３００mmのシリコン基板に形成されたパターンの無い膜に対する洗浄においては、アンモニア水の次にフッ酸という通説とされてきた洗浄順序では異物を十分に除去することができない。
図１８〜図１９は、下地にパターンが存在する膜に対してCMPを行って得られた調査結果を示すグラフである。そのCMP後には、図１５〜図１７の場合と同様に、最初にブラシ１２３を併用したアンモニア水による洗浄を行い、次にフッ酸を用いた洗浄を行った。
このうち、図１８の調査結果は、STI用の素子分離溝内に素子分離絶縁膜を残すためのCMP工程についてのものであり、図５（ａ）〜図６（ｂ）と同じ工程に従って得られたサンプルがその調査で用いられた。
図１８に示されるように、素子分離溝等のパターンがある場合でも、ウエハ径が３００mmのシリコン基板には、２００mmのシリコン基板よりも多量の異物が付着している。その異物は、図８で説明したように、窒化シリコン膜１２と素子分離絶縁膜１３との界面に生じている数nm〜１０nm程度の段差に引っかかっているものと考えられる。
一方、図１９の調査結果は、導電性プラグを形成するためのタングステンCMPについてのものである。
その調査では、図１０（ａ）で説明した１ステップ目のCMP、すなわちタングステン膜３１の研磨レートが第１層間絶縁膜２６よりも速くなるようなスラリを用いるCMPのみを行い、図１０（ｂ）で説明した２ステップ目のCMPは行わなかった。そのスラリとしては、Cabot社製のSemi-Sperse W2000を用いた。既述のように、このような１ステップ目のCMPだけでは、導電性プラグの上面が第１層間絶縁膜２６の上面よりも低くなり易く、ディッシングやエロージョンが発生し易い。
図１９に示されるように、この場合は、２００mm径と３００mm径のいずれのシリコン基板でも異物は除去されている。
図２０の調査結果は、ディッシングとエロージョンの発生を防止すべく、図１０（ａ）、（ｂ）の２ステップのCMPを行い、導電性プラグを形成した場合に得られたものである。
最初のステップのCMP（図１０（ａ））では、図１９の場合と同様にスラリとしてCabot社製のSemi-Sperse W2000を用いた。また、次のステップのCMP（図１０（ｂ））では、第１層間絶縁膜２６の研磨レートがタングステン膜３１の研磨レートよりも速くなるCabot社製のSemi-Sperse SS25をスラリとして用い、第１層間絶縁膜２６の厚さを５０nm程度薄くした。
このような２ステップのCMPにより、図１４で説明したように、導電性プラグ３１ａが第１層間絶縁膜２６の上面から僅かに突出した構造が得られる。
図２０に示されるように、このような構造に対して上記の洗浄順序で洗浄を行っても、ウエハ径が３００mmのシリコン基板では、２００mm径の場合と比較して極めて多量の異物が残存している。
これは、導電性プラグの上面が第１層間絶縁膜から突出していることで、導電性プラグに異物が引っかかり、ブラシ１２３でその異物を除去し難くなったり、或いはブラシ１２３で除去した異物が再び導電性プラグに引っかかったりするためと考えられる。
上記の結果から、アンモニア水の次にフッ酸という洗浄順序では、ウエハ径が３００mmと大きくなっただけでCMP後の洗浄能力が落ち（図１５〜図１７）、また、パターンの構造によっても洗浄能力が落ちることが分かった（図１８〜図２０）。
そこで、本願発明者らは、CMP後の洗浄において、アンモニア水による洗浄とフッ酸による洗浄のどちらで異物が除去されないのかを切り分ける調査を行った。
その調査では、パターンを何も形成していないシリコン基板上に、プラズマCVD法により酸化シリコン膜を形成した後、主成分がシリカとKOHと水とからなるスラリ（Cabot社製のSemi-Sperse SS25）でその酸化シリコン膜を研磨した。そして、研磨後の酸化シリコン膜に対し、（Ａ）ブラシ１２３を併用したアンモニア水（濃度約０．５％）による洗浄のみ、及び（Ｂ）ブラシ１２３を併用したフッ酸（濃度約０．５％）による洗浄のみ、の二つの洗浄方法により洗浄を行い、酸化シリコン膜上に残存する異物数を測定した。
その調査結果を図２１に示す。
図２１に示されるように、ウエハ径が２００mmの場合は、アンモニア水のみであろうとフッ酸のみであろうと異物が除去されている。
これに対し、ウエハ径が３００mmの場合では、フッ酸による洗浄では異物が除去できているものの、アンモニア水のみの洗浄では異物が多量に残留することが明らかとなった。
この結果から、ブラシを併用したアンモニア水による洗浄は、ウエハ径が３００mmのシリコン基板に対しては洗浄能力が足りないことが分かる。この理由を本願発明者らは次のように考察している。
ウエハ径が２００mm用の半導体製造装置１００と、ウエハ径が３００mm用の半導体製造装置１００とでは、装置に付属の洗浄用ブラシ１２３は直径が同じで、長さのみがウエハ径に応じて変わっているのみである。
一方、２００mmのシリコン基板と３００mmのシリコン基板とでは、ウエハ径が１．５倍違うため、面積では２．２５倍異なる。よって、研磨後にシリコン基板に残る異物数も、３００mmのシリコン基板の方が２００mmのシリコン基板におけるよりも２．２５倍多くなる。上記のように洗浄用ブラシ１２３の直径は２００mm用と３００mm用とでは同じであり、且つ、ブラシ１２３とシリコン基板との接触面積も２００mmの場合と３００mmの場合で大差が無いことから、３００mmのシリコン基板において個数が２．２５倍になった異物を、最初のアンモニア水を用いた洗浄で除去しきれなくなったものと推測される。
図２２は、図２１と同様の調査を、酸化シリコン膜に対するスラリをデュポンエアープロダクトナノマテリアル製のSTI2100に代えて得られたグラフである。STI2100は、主成分が酸化セリウム砥粒と界面活性剤と水からなる。
図２２に示されるように、スラリを代えても、ブラシ１２３を併用したアンモニア水による洗浄だけでは、３００mmのシリコン基板に多量の異物が残存している。
図２１と図２２の調査結果だけからすると、研磨後の洗浄工程は、フッ酸を用いた１ステップの洗浄のみでよいとも思える。
しかし、実際の半導体装置の量産工程では、異物数の更なる低減が望まれている。
そこで、本願発明者らは、（Ｃ）フッ酸による洗浄（ブラシ無し）のみの場合、（Ｄ）最初にフッ酸による洗浄（ブラシ無し）を行い、次にアンモニア水による洗浄（ブラシ有り）を行う場合、及び（Ｅ）最初にフッ酸による洗浄（ブラシ無し）を行い、次にフッ酸による洗浄（ブラシ有り）を行う場合、の三つのそれぞれの洗浄能力を比較した。
その結果を図２３に示す。
なお、図２３の調査では、図２１の調査と同様に、パターンを何も形成していないシリコン基板上に、プラズマCVD法により酸化シリコン膜を形成した後、主成分がシリカとKOHと水とからなるスラリ（Cabot社製のSemi-Sperse SS25）でその酸化シリコン膜を研磨し、該酸化シリコン膜に対して上記の（Ｃ）〜（Ｅ）の方法で洗浄を行った。
図２３に示されるように、上記した三つの場合のうち、（Ｄ）の場合が最も異物数が少なくなる。
また、図２４は、酸化シリコン膜に対するスラリをデュポンエアープロダクトナノマテリアル製のSTI2100に代えて、図２３と同様の調査を行って得られたグラフである。
図２４に示されるように、スラリを代えても、洗浄後に異物数が最も少なくなるのは（Ｄ）の場合である。
図２５及び図２６は、それぞれ図２３及び図２４におけるのと同じサンプルに対し、アンモニア水による洗浄とフッ酸による洗浄とを行い、これらの洗浄順序の違いにより異物数がどのように変わるかを調査して得られたグラフである。
これに示されるように、３００mm径のシリコン基板では、最初にフッ酸で洗浄し、次にアンモニア水で洗浄することで、異物数が格段に減少する。
図２３〜図２６の結果より、ウエハ径が３００mmのシリコン基板に対しては、CMPを行った後に、フッ酸に研磨面を曝す第１のステップと、アンモニア水に研磨面を曝す第２のステップとをこの順に行うことにより、基板上の異物数を大幅に減らせることが明らかとなった。このような洗浄順序は、最初にアンモニア水で洗浄し、次にフッ酸で洗浄するという定石とは逆の順序である。
このように洗浄順序を逆にしたにも関わらず洗浄の効果が現れたのは、第１のステップにおいて、研磨面S1、S2に露出している酸化シリコン膜、例えば素子分離絶縁膜１３や第１層間絶縁膜２６が、フッ酸によってその表面が僅かにエッチングされ、該表面に付着している異物がリフトオフされ、次の第２のステップで除去され易い状態になるためと考えられる。
ここで、第１のステップでは、洗浄液としてフッ酸のような酸性の薬液を使用するため、洗浄液中の異物は、そのζ電位によって基板側に引き付けられる。よって、第１のステップにおいて洗浄用ブラシ１２３を用いると、ブラシ１２３に付着した異物が再び基板に付着し、異物のリフトオフの効果が低減されると考えられる。そのため、第１のステップでは、ブラシ１２３を用いずに、被研磨面の一部領域I、IIをエッチングする作用のある洗浄液に研磨面を単に曝すのが好ましい。
これとは逆に、第２のステップでは、アンモニア水のようなアルカリ性の薬液を洗浄液として用いるため、洗浄液中の異物は自身のζ電位によって基板と反発するようになる。従って、第２のステップにおいては、ブラシ１２３を用いても異物が基板に再付着するという懸念は少なく、ブラシ１２３を併用することで異物除去の効果を大きくするのが好ましい。
図２７は、このような洗浄順序で洗浄を行うことができる洗浄部１００ｂの断面図である。なお、この洗浄部１００ｂは、図１で説明した半導体製造装置１００が備えるものである。
また、この洗浄部１００ｂが図３と異なる点は、アンモニア洗浄槽１２０とフッ酸洗浄槽１２１の順番を入れ替えた点である。本例では、シリコン基板１０は、図の搬送経路Pに沿って、フッ酸洗浄槽１２１、アンモニア洗浄槽１２０、及び乾燥槽１２２にこの順に搬送される。
各洗浄槽１２０、１２１では、図示のようにシリコン基板１０は縦に保持される。これにより、半導体装置１００（図１参照）の奥行きを狭くすることができ、半導体装置１００の省スペース化が図られる。
更に、このようにシリコン基板１０を縦に保持することで、各洗浄槽１２０、１２１内において洗浄液がシリコン基板１０の表面に留まらず基板の下方に速やかに流れ落ちるので、洗浄液内の異物がシリコン基板１０に再付着するのを防止し易くなる。
図２８は、このような洗浄部１００ｂを備えた半導体製造装置１００で行われる工程のフローチャートである。その工程は、例えば、図５〜図６で説明した半導体装置の製造方法（第１例）や、図９〜図１１で説明した半導体装置の製造方法（第２例）に適用される。
図２８の最初のステップＰ１では、研磨部１００ａで被研磨膜に対して研磨を行う。この研磨工程では、図６（ｂ）で説明したような素子分離絶縁膜１３の研磨や、図１０（ａ）、（ｂ）で説明したようなタングステン膜３１の研磨が行われる。
次いで、ステップＰ２に進み、洗浄部１００ｂにおいて２ステップで研磨面S1（図６（ｂ）参照）や研磨面S2（図１０（ｂ）参照）の洗浄を行う。第１のステップＳＰ１では、フッ酸洗浄槽１２１において、０．５％程度の濃度のフッ酸で研磨面S1、S2を洗浄する。そして、第２のステップＳＰ２では、アンモニア洗浄槽１２０において、０．１％程度の濃度のアンモニア水で研磨面S1、S2を洗浄する。
その後に、ステップＰ３に進み、乾燥槽１２２において、スピン乾燥やIPA乾燥により研磨面を乾燥させる。
このように、第１のステップＳＰ１と第２のステップＳＰ２とをこの順に行うことで、これらを逆の順番で行う場合と比較して、図２３〜図２６の調査結果のように３００mm径のシリコン基板に付着していた異物を大幅に低減できる。
以下に、本発明の特徴を付記する。
（付記１） 半導体基板上に被研磨膜を形成する工程と、
前記被研磨膜を研磨する工程と、
前記研磨により形成された研磨面の少なくとも一部領域をエッチングする作用のある酸性の第１洗浄液に前記研磨面を曝す第１のステップと、該第１のステップの後、アルカリ性の第２洗浄液に前記研磨面を曝す第２のステップとを行うことにより、前記研磨面を洗浄する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２） 前記第１のステップ及び前記第２のステップは、前記半導体基板を縦に保持しながら行われることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３） 前記第１のステップは、洗浄用ブラシを前記研磨面に当てずに行われることを特徴とする付記１に記載の半導体装置の製造方法。
（付記４） 前記第２のステップは、洗浄用ブラシを前記研磨面に当てながら行われることを特徴とする付記１に記載の半導体装置の製造方法。
（付記５） 前記研磨面の前記一部領域に酸化シリコン膜が露出し、前記第１洗浄液としてフッ酸を使用することを特徴とする付記１に記載の半導体装置の製造方法。
（付記６） 前記第２洗浄液としてアンモニア水を使用することを特徴とする付記１に記載の半導体装置の製造方法。
（付記７） 前記研磨により、前記一部領域と該一部領域に隣接する他領域との境において、前記研磨面に段差が形成されることを特徴とする付記１に記載の半導体装置の製造方法。
（付記８） 前記研磨面が、前記一部領域に隣接する他領域に形成された窒化シリコン膜と、前記一部領域に形成された酸化シリコン膜とにより構成されたことを特徴とする付記１に記載の半導体装置の製造方法。
（付記９） 前記半導体基板上に前記窒化シリコン膜を形成する工程と、
前記一部領域における前記窒化シリコン膜に開口を形成する工程と、
前記開口を通じて前記半導体基板をエッチングすることにより素子分離溝を形成する工程とを更に有し、
前記被研磨膜を形成する工程において、該被研磨膜として前記酸化シリコン膜を前記素子分離溝内と前記窒化シリコン膜上とに形成し、
前記被研磨膜を研磨する工程において、前記窒化シリコン膜を研磨ストッパ膜として使用しながら、前記酸化シリコン膜を研磨して前記素子分離溝内に素子分離絶縁膜として残すことを特徴とする付記８に記載の半導体装置。
（付記１０） 前記研磨面が、前記一部領域に隣接する他領域に形成されたタングステン膜と、前記一部領域に形成された酸化シリコン膜とにより構成されたことを特徴とする付記１に記載の半導体装置の製造方法。
（付記１１） 前記半導体基板上に前記酸化シリコン膜を形成する工程と、
前記一部領域以外の前記酸化シリコン膜にホールを形成する工程とを更に有し、
前記被研磨膜を形成する工程において、該被研磨膜として前記タングステン膜を前記ホール内と前記酸化シリコン膜上とに形成し、
前記被研磨膜を研磨する工程において、前記タングステン膜を研磨して前記ホール内に導電性プラグとして残すと共に、前記一部領域に前記酸化シリコン膜を表出させることを特徴とする付記１０に記載の半導体装置の製造方法。
（付記１２） 前記タングステン膜を研磨する工程は、該タングステン膜の研磨レートが前記酸化シリコン膜の研磨レートよりも速くなるスラリを用いる第１の研磨ステップと、該第１の研磨ステップの後、前記酸化シリコン膜の研磨レートが前記タングステン膜の研磨レートよりも速くなるスラリを用いる第２の研磨ステップとを有することを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３） 半導体基板上に形成された被研磨膜を研磨する研磨部と、
前記研磨によって形成された研磨面の少なくとも一部領域をエッチングする作用のある酸性の第１洗浄液に前記研磨面を曝す第１洗浄槽と、
前記１洗浄液に曝された後の前記研磨面をアルカリ性の第２洗浄液に曝す第２洗浄槽と、
を有することを特徴とする半導体製造装置。
（付記１４） 前記第１洗浄液はフッ酸であり、前記第２洗浄液はアンモニア水であることを特徴とする付記１３に記載の半導体製造装置。
（付記１５） 前記第２洗浄槽に、洗浄中に前記研磨面に当てられる洗浄用ブラシが設けられたことを特徴とする付記１３に記載の半導体製造装置。
（付記１６） 前記第１洗浄槽と前記第２洗浄槽は、前記半導体基板を縦に保持することを特徴とする付記１３に記載の半導体製造装置。
図１は、予備的事項に係る半導体装置の上面図である。 図２は、プラテンとその周囲の断面図である。 図３は、洗浄部の断面図である。 図４は、洗浄用ブラシとその周囲の拡大斜視図である。 図５は、図１の半導体製造装置を用いた半導体装置の製造方法について説明するための断面図（その１）である。 図６は、図１の半導体製造装置を用いた半導体装置の製造方法について説明するための断面図（その２）である。 図７は、半導体基板の欠陥の面内分布を示すウエハマップである。 図８は、研磨面に異物が残る原因について説明するための断面図である。 図９は、図１の半導体製造装置を用いた半導体装置の製造方法の別の例について説明するための断面図（その１）である。 図１０は、図１の半導体製造装置を用いた半導体装置の製造方法の別の例について説明するための断面図（その２）である。 図１１は、図１の半導体製造装置を用いた半導体装置の製造方法の別の例について説明するための断面図（その３）である。 図１２は、CMPにより発生するエロージョンとディッシングについて説明するための断面図である。 図１３は、エロージョンやディッシングによって銅膜の研磨残が発生することを説明するための断面図である。 図１４は、２ステップのCMPにより導電性プラグが層間絶縁膜から突出することを説明するための断面図である。 図１５は、パターンの無いシリコン基板上に形成された酸化シリコン膜上の異物数を調査して得られたグラフである。 図１６は、酸化シリコン膜に対するスラリを図１５の場合と変え、酸化シリコン膜上の異物数を調査して得られたグラフである。 図１７は、パターンの無いシリコン基板上に形成されたタングステン膜上の異物数を調査して得られたグラフである。 図１８は、STI用の素子分離溝内に素子分離絶縁膜を残すためのCMP工程を行ったシリコン基板上の異物数を調査して得られたグラフである。 図１９は、導電性プラグを形成するためのタングステンCMPを行ったシリコン基板上の異物数を調査して得られたグラフである。 図２０は、ディッシングとエロージョンを防ぐための２ステップのCMPを行った場合のシリコン基板上の異物数を調査して得られたグラフである。 図２１は、フッ酸による洗浄のみを行った場合と、アンモニア水による洗浄のみを行った場合における、酸化シリコン膜上の異物数を調査して得られたグラフである。 図２２は、図２１と同様の調査を、酸化シリコン膜に対するスラリを変えて行った場合の異物数のグラフである。 図２３は、洗浄液の組み合わせを変えて酸化シリコン膜を洗浄した場合の異物数を調査して得られたグラフである。 図２４は、図２３と同様の調査を、酸化シリコン膜に対するスラリを変えて行った場合の異物数のグラフである。 図２５は、図２３におけるのと同じサンプルに対し、アンモニア水による洗浄とフッ酸による洗浄とを行い、これらの洗浄順序の違いにより異物数がどのように変わるかを調査して得られたグラフである。 図２６は、図２４におけるのと同じサンプルに対し、アンモニア水による洗浄とフッ酸による洗浄とを行い、これらの洗浄順序の違いにより異物数がどのように変わるかを調査して得られたグラフである。 図２７は、本発明の実施の形態に係る半導体製造装置が備える洗浄部の断面図である。 図２８は、図２７の洗浄部で行われる洗浄工程のフローチャートである。
符号の説明
１０…半導体基板、１０ａ…素子分離溝１０ａ、１１…酸化シリコン膜、１２…窒化シリコン膜、１２ａ…開口、１３…素子分離絶縁膜、２１…ゲート絶縁膜、２２…ゲート電極、２３…絶縁性サイドウォール、２４…ソース／ドレイン領域、２６…第１層間絶縁膜、２６ａ…コンタクトホール、３０…グルー膜、３１…タングステン膜、３１ａ…導電性プラグ、３３…第２層間絶縁膜、３３ａ…配線溝、３４…バリアメタル膜、３５…銅膜、３５ａ…配線、１００…半導体装置、１００ａ…研磨部、１００ｂ…洗浄部、１０１…研磨パッド、１０２…プラテン、１０３…カルーセル、１０４…研磨ヘッド、１０５…スラリ供給ノズル、１０６…スラリ、１０７…目立て装置、１０８…ダイヤモンドディスク、１２０…アンモニア洗浄槽、１２０ａ…アンモニアノズル、１２０ｂ…純水ノズル、１２１…フッ酸洗浄槽、１２１ａ…フッ酸ノズル、１２１ｂ…純水ノズル、１２２…乾燥槽、１２３…洗浄用ブラシ。

Claims (8)

  1. 半導体基板上に被研磨膜を形成する工程と、
    前記被研磨膜を研磨する工程と、
    前記研磨により形成された研磨面の少なくとも一部領域をエッチングする作用のある酸性の第１洗浄液に前記研磨面を曝す第１のステップと、該第１のステップの後、アルカリ性の第２洗浄液に前記研磨面を曝す第２のステップとを行うことにより、前記研磨面を洗浄する工程とを有し、
    前記第１のステップは、洗浄用ブラシを前記研磨面に当てずに行われ、
    さらに、前記第２のステップは、洗浄用ブラシを前記研磨面に当てながら行われることを特徴とする半導体装置の製造方法。
  2. 前記第１のステップ及び前記第２のステップは、前記半導体基板を縦に保持しながら行われることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記研磨面の前記一部領域に酸化シリコン膜が露出し、前記第１洗浄液としてフッ酸を使用することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記第２洗浄液としてアンモニア水を使用することを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記研磨により、前記一部領域と該一部領域に隣接する他領域との境において、前記研磨面に段差が形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記研磨面が、前記一部領域に隣接する他領域に形成された窒化シリコン膜と、前記一部領域に形成された酸化シリコン膜とにより構成されたことを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記研磨面が、前記一部領域に隣接する他領域に形成されたタングステン膜と、前記一部領域に形成された酸化シリコン膜とにより構成されたことを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 半導体基板上に形成された被研磨膜を研磨する研磨部と、
    前記研磨によって形成された研磨面の少なくとも一部領域をエッチングする作用のある酸性の第１洗浄液に前記研磨面を曝す第１洗浄槽と、
    前記第１洗浄槽に設置された第１の洗浄ブラシと、
    前記１洗浄液に曝された後の前記研磨面をアルカリ性の第２洗浄液に曝す第２洗浄槽と、
    前記第２洗浄槽に設置された第２の洗浄ブラシと、
    を有し、
    前記第１洗浄槽では洗浄中に前記第１の洗浄ブラシを前記研磨面に当てず、前記第２洗浄層では洗浄中に前記第２の洗浄ブラシを前記研磨面に当てることを特徴とする半導体製造装置。
JP2007073644A 2007-03-20 2007-03-20 研磨方法及び研磨装置 Expired - Fee Related JP5168966B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007073644A JP5168966B2 (ja) 2007-03-20 2007-03-20 研磨方法及び研磨装置
TW097107646A TWI396232B (zh) 2007-03-20 2008-03-05 半導體裝置之製造方法及半導體製造設備
KR1020080025158A KR100970069B1 (ko) 2007-03-20 2008-03-19 반도체 장치의 제조 방법 및 반도체 제조 장치
CN2008100871219A CN101271835B (zh) 2007-03-20 2008-03-19 制造半导体器件的方法及半导体制造设备
US12/052,288 US7879724B2 (en) 2007-03-20 2008-03-20 Method of manufacturing a semiconductor device and a semiconductor manufacturing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007073644A JP5168966B2 (ja) 2007-03-20 2007-03-20 研磨方法及び研磨装置

Publications (2)

Publication Number Publication Date
JP2008235608A JP2008235608A (ja) 2008-10-02
JP5168966B2 true JP5168966B2 (ja) 2013-03-27

Family

ID=39775192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007073644A Expired - Fee Related JP5168966B2 (ja) 2007-03-20 2007-03-20 研磨方法及び研磨装置

Country Status (5)

Country Link
US (1) US7879724B2 (ja)
JP (1) JP5168966B2 (ja)
KR (1) KR100970069B1 (ja)
CN (1) CN101271835B (ja)
TW (1) TWI396232B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007030957A1 (de) * 2007-07-04 2009-01-08 Siltronic Ag Verfahren zum Reinigen einer Halbleiterscheibe mit einer Reinigungslösung
US20100258143A1 (en) * 2009-04-13 2010-10-14 Microchip Technology Incorporated Scrubber clean before oxide chemical mechanical polish (cmp) for reduced microscratches and improved yields
JP2012178458A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 半導体装置の製造方法及び半導体基板の洗浄方法
JP5692856B2 (ja) * 2011-07-27 2015-04-01 株式会社名機製作所 薄板の射出プレス成形方法および薄板の射出プレス成形装置
CN103035504B (zh) * 2011-10-09 2016-07-06 中芯国际集成电路制造(北京)有限公司 化学机械抛光方法和化学机械抛光设备
CN102626704B (zh) * 2012-03-31 2017-01-11 上海华虹宏力半导体制造有限公司 化学机械研磨后清洗方法以及化学机械研磨方法
CN104157549A (zh) * 2013-05-14 2014-11-19 中芯国际集成电路制造(上海)有限公司 Cmp后的清洗方法
US20150087208A1 (en) * 2013-09-26 2015-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for manufacturing a semiconductor wafer
CN103985658B (zh) * 2014-05-27 2016-10-26 上海华力微电子有限公司 一种化学机械研磨后的清洗装置
CN105225924A (zh) * 2014-06-18 2016-01-06 上海华力微电子有限公司 一种去除晶圆表面颗粒的方法
JP6358944B2 (ja) * 2014-12-12 2018-07-18 シチズン時計株式会社 電鋳部品の製造方法、電鋳部品、時計用電鋳部品及びベアリング
KR102586801B1 (ko) * 2016-04-15 2023-10-12 삼성전자주식회사 세정 장치, 그를 포함하는 화학적 기계적 연마 시스템, 화학적 기계적 연마 후 세정 방법 및 그를 포함하는 반도체 소자의 제조 방법
US10388537B2 (en) * 2016-04-15 2019-08-20 Samsung Electronics Co., Ltd. Cleaning apparatus, chemical mechanical polishing system including the same, cleaning method after chemical mechanical polishing, and method of manufacturing semiconductor device including the same
KR20170128801A (ko) 2016-05-16 2017-11-24 삼성전자주식회사 기판 세정 방법 및 이를 수행하기 위한 장치
JP6554191B2 (ja) * 2017-02-13 2019-07-31 松田産業株式会社 窒素含有廃液を利用した海洋施肥材及びその製造方法
CN108054083A (zh) * 2017-12-13 2018-05-18 武汉新芯集成电路制造有限公司 一种对晶圆表面颗粒物进行去除的方法
CN110624893B (zh) * 2019-09-25 2022-06-14 上海华力集成电路制造有限公司 一种兆声波组合气体喷雾清洗装置及其应用
CN115261863B (zh) * 2022-08-02 2024-03-26 扬州国宇电子有限公司 一种用于快恢复二极管的金属颗粒腐蚀液及金属腐蚀方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3158407B2 (ja) * 1990-01-17 2001-04-23 ソニー株式会社 半導体基板の洗浄方法
AU7264596A (en) * 1995-10-13 1997-04-30 Ontrak Systems, Inc. Method and apparatus for chemical delivery through the brush
JP2998687B2 (ja) * 1997-03-14 2000-01-11 日本電気株式会社 ブラシスクラブ装置
JPH1187287A (ja) * 1997-09-05 1999-03-30 Fujitsu Ltd 基板の平坦化研磨方法
JP3528534B2 (ja) * 1997-09-08 2004-05-17 信越半導体株式会社 シリコンウエーハの洗浄方法
JP3371775B2 (ja) * 1997-10-31 2003-01-27 株式会社日立製作所 研磨方法
JP3111979B2 (ja) * 1998-05-20 2000-11-27 日本電気株式会社 ウエハの洗浄方法
US6258697B1 (en) * 2000-02-11 2001-07-10 Advanced Micro Devices, Inc. Method of etching contacts with reduced oxide stress
JP2002009035A (ja) * 2000-06-26 2002-01-11 Toshiba Corp 基板洗浄方法及び基板洗浄装置
JP2002237030A (ja) * 2001-02-13 2002-08-23 Nippon Sheet Glass Co Ltd 情報記録媒体用基板及びその製造方法
JP3578338B2 (ja) * 2001-04-03 2004-10-20 プロモス テクノロジーズ インコーポレイテッド 平坦化プロセス後ウェハー表面残留粒子の除去方法
JP4890697B2 (ja) 2001-09-05 2012-03-07 株式会社ディスコ 研磨装置
JP2004200314A (ja) * 2002-12-17 2004-07-15 Komatsu Electronic Metals Co Ltd 半導体ウェーハの製造方法
CN100342498C (zh) * 2003-01-06 2007-10-10 富士通株式会社 半导体器件的制造方法
JP4495398B2 (ja) 2003-01-22 2010-07-07 株式会社ディスコ 研磨パッドの交換方法，研磨パッドの動的粘弾性測定装置
KR100614239B1 (ko) * 2004-05-14 2006-08-18 삼성전자주식회사 기판 처리 방법 및 장치
DE102005000645B4 (de) 2004-01-12 2010-08-05 Samsung Electronics Co., Ltd., Suwon Vorrichtung und ein Verfahren zum Behandeln von Substraten
JP2005340328A (ja) * 2004-05-25 2005-12-08 Fujitsu Ltd 半導体装置の製造方法
JP2006120912A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および製造装置
TWI241643B (en) * 2005-01-19 2005-10-11 United Microelectronics Corp Cleaning method for semiconductor wafers

Also Published As

Publication number Publication date
US7879724B2 (en) 2011-02-01
CN101271835B (zh) 2010-12-22
KR100970069B1 (ko) 2010-07-16
KR20080085746A (ko) 2008-09-24
CN101271835A (zh) 2008-09-24
TW200845173A (en) 2008-11-16
US20080233753A1 (en) 2008-09-25
TWI396232B (zh) 2013-05-11
JP2008235608A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
JP5168966B2 (ja) 研磨方法及び研磨装置
US6350694B1 (en) Reducing CMP scratch, dishing and erosion by post CMP etch back method for low-k materials
US7449413B1 (en) Method for effectively removing polysilicon nodule defects
US6806193B2 (en) CMP in-situ conditioning with pad and retaining ring clean
CN102623327B (zh) 一种化学机械研磨方法
US20120196442A1 (en) Chemical mechanical polishing method
US6153526A (en) Method to remove residue in wolfram CMP
US6200899B1 (en) Method of cleaning semiconductor wafers after CMP planarization
JP4987254B2 (ja) 半導体装置の製造方法
WO1999046081A1 (en) Multi-step chemical mechanical polishing process and device
US20140097539A1 (en) Technique for uniform cmp
US7067015B2 (en) Modified clean chemistry and megasonic nozzle for removing backside CMP slurries
US7297632B2 (en) Scratch reduction for chemical mechanical polishing
JP2002118083A (ja) 半導体集積回路装置の製造方法
JP2008021704A (ja) 半導体装置の製造方法
US20020137307A1 (en) Method for forming isolation layer of semiconductor device
US6248002B1 (en) Obtaining the better defect performance of the fuse CMP process by adding slurry polish on more soft pad after slurry polish
JP2004253775A (ja) 化学機械的研磨方法
US20180033636A1 (en) Method of fabricating a semiconductor structure
US20060157080A1 (en) Cleaning method for semiconductor wafer
JP3187216B2 (ja) 半導体装置の製造方法
US20070062910A1 (en) Complex CMP process and fabricating methods of STI structure and interconnect structure
JP2005340328A (ja) 半導体装置の製造方法
JP3545220B2 (ja) 研磨方法並びに半導体装置の製造方法
de Larios CMP cleaning

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

R150 Certificate of patent or registration of utility model

Ref document number: 5168966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees