JP3187216B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3187216B2
JP3187216B2 JP23128493A JP23128493A JP3187216B2 JP 3187216 B2 JP3187216 B2 JP 3187216B2 JP 23128493 A JP23128493 A JP 23128493A JP 23128493 A JP23128493 A JP 23128493A JP 3187216 B2 JP3187216 B2 JP 3187216B2
Authority
JP
Japan
Prior art keywords
film
polishing
abrasive particles
particles
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23128493A
Other languages
English (en)
Other versions
JPH0786215A (ja
Inventor
泰孝 佐々木
錬平 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23128493A priority Critical patent/JP3187216B2/ja
Priority to KR1019940006222A priority patent/KR0166404B1/ko
Priority to DE19944410787 priority patent/DE4410787A1/de
Priority to US08/300,127 priority patent/US5607718A/en
Publication of JPH0786215A publication Critical patent/JPH0786215A/ja
Priority to US08/743,044 priority patent/US5775980A/en
Application granted granted Critical
Publication of JP3187216B2 publication Critical patent/JP3187216B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、超LSI等の半導体装
置を製造する方法に係わり、特に半導体装置の製造工程
における研磨方法に関する。
【0002】
【従来の技術】近年、LSIの高集積化に伴い、様々な
微細加工技術が開発されている。パターンの最小加工寸
法は年々小さくなり、現在では既にサブミクロンのオー
ダーとなっている。
【0003】そのような厳しい微細化の要求を満たすた
めに開発されている技術の一つにポリッシング技術があ
る。この技術は、半導体装置の製造工程において、例え
ば層間絶縁膜の平坦化、プラグ形成、埋め込み金属配線
形成、埋め込み素子分離等を行う際に必須となる技術で
ある。
【0004】図14(A)〜(F)にポリッシング技術
を用いた埋め込み金属配線形成の一例を示す。まず、図
14(A)に示すように、半導体基板1上に絶縁膜2を
形成し、絶縁膜2の表面を平坦化する。次いで、図14
(B)に示すように、通常のフォトリソグラフィー法お
よびエッチング法により、絶縁膜2に配線用の溝、ある
いは接続配線用の開口部3を形成する。次いで、図14
(C)に示すように、この絶縁膜2上に配線用金属膜4
を形成する。この場合、絶縁膜2と配線用金属膜4との
間の相互拡散あるいは反応を防止するために、両者の間
にバリアメタル膜を形成することもある。
【0005】次いで、溝もしくは開口部のみに配線用金
属膜4を残存させるために、配線用金属膜4にアルミナ
粒子等を研磨粒子としてポリッシング処理を施す。この
場合、配線用金属膜4の下に耐研磨性膜として配線用金
属膜4に対して研磨速度選択比の大きな材質の膜を形成
することが好ましい。なお、本出願人が先に出願してい
る特願平5−67410号明細書に述べられているよう
に、配線用金属膜としてAl膜5を用い、図14(C)
に示すようにスパッタリングによりAl膜4を堆積し、
真空中において連続的にアニール処理を施して図14
(D)に示すように、凹部内においてAlを単結晶化さ
せると共に、Al膜5を絶縁膜2の凸部に分離残存さ
せ、その後ポリッシング処理により残存したAl膜を除
去してもよい。このようにして、図14(E)に示すよ
うに、絶縁膜2の表面と配線用金属膜5の表面が同一平
面となるようにする。
【0006】しかしながら、実際のポリッシング工程で
は、配線用金属膜4の被研磨面と研磨粒子との間あるい
は被研磨面と研磨剤を保持する定盤との間におけるメカ
ニカルな作用によって、配線用金属膜表面に傷がついて
表面が粗くなったり、配線用金属膜4に研磨粒子が埋め
込まれたり残留したりする。
【0007】また、図14(F)に示すように、溝や開
口部に埋め込まれた配線用金属膜4、特に幅が広い領域
では中心部の厚さが薄くなるディッシングという現象が
生じる。このディッシングの現象が生じると、そこに研
磨粒子が残留し易くなる。例えば、配線用金属膜4の材
料として、Al,Cuのような硬度が低く、延性のある
金属を用いる場合、それらの傾向が顕著に現れる。配線
用金属膜表面の傷やディッシングの発生、あるいは研磨
粒子の残留等は、得られる配線の抵抗を増加させたり、
断線を引き起こして、信頼性の低下や製品歩留りの低下
を招く。
【0008】
【発明が解決しようとする課題】半導体装置の製造工程
においては、ポリッシング処理後の研磨粒子の残留が大
きな問題となる。すなわち、残留した研磨粒子が半導体
装置の不良の原因となる。このため、ポリッシング処理
後の研磨粒子を完全に除去する必要がある。
【0009】従来、ポリッシング処理後の研磨粒子の除
去には、純水による水洗、スポンジスクラバーもしくは
ブラシスクラバーを用いるスクラブ洗浄、超音波洗浄、
または硫酸−過酸化水素水混合溶液を用いる化学的洗浄
等を適当に組み合わせて行われる。しかしながら、金属
配線が露出している場合、薬品を使用する化学的洗浄す
ることはできない。このため、このような場合には、水
洗および/またはスクラブ洗浄が行われる。
【0010】ところが、ポリッシング処理の際に、サブ
ミクロンオーダーの微細配線を含む場所や溝内の小さな
段差に入り込んだ微細な研磨粒子は、上記の水洗および
/またはスクラブ洗浄では充分に除去することができな
い。このため、金属配線上に研磨粒子が不可避的に残留
してしまう。
【0011】このように、良好に膜の平坦化、埋め込み
金属配線形成等を高性能で、しかも高い信頼性で実現す
るためには、ポリッシング処理後の被加工膜表面に生じ
る傷、ディッシング、研磨粒子の残留等を抑制すること
が必要不可欠である。
【0012】本発明はかかる点に鑑みてなされたもので
あり、ディッシングを抑制し、ポリッシング後に残留す
る研磨粒子を充分に除去でき、良好に膜の平坦化、埋め
込み金属配線形成を行うことができる半導体装置の製造
方法を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明は、凹凸部を有す
る基板の少なくとも凸部に、被加工膜の材料より研磨速
度が遅い材料からなる耐研磨性膜を形成する工程、前記
耐研磨性膜上に前記被加工膜を形成する工程、並びに前
記耐研磨性膜の厚さ以下の粒径を有する研磨粒子を含む
研磨剤を用いて前記被加工膜を研磨する工程を具備する
ことを特徴とする半導体装置の製造方法を提供する。
【0014】ここで、凹凸部とは、基板に配線用の溝あ
るいは接続配線用の開口部等を形成した際に生じる程度
の凹凸を意味する。本発明において使用される研磨粒子
としては、シリカ粒子、酸化セリウム粒子、酸化ジルコ
ニウム粒子、アルミナ粒子、酸化チタン粒子、炭化珪素
粒子、ダイアモンド粒子、グラファイト粒子等を用いる
ことができる。
【0015】本発明において使用される耐研磨性膜の材
料としては、炭素、Si、SiO2、SiN、Ti、T
iSix、W、Nb、WSix、またはMoSix等を
用いることができる。ただし、耐研磨性膜の材料は、研
磨(ポリッシング)処理において使用される研磨粒子に
対して被加工膜の材料よりも研磨速度が遅い材料を選択
する。したがって、耐研磨性膜の材料、被加工膜の材
料、および研磨粒子の組み合わせは、前記条件を満たす
ように適宜選択する必要がある。例えば、耐研磨性膜の
材料として炭素、被加工膜の材料としてAl、研磨粒子
としてシリカ粒子の組み合わせ等である。
【0016】本発明において使用される研磨粒子の粒径
は、耐研磨性膜の厚さ以下に設定する。これは、次の理
由による。すなわち、研磨時において、被加工膜は耐研
磨性膜よりも研磨され易いために、圧力によって研磨粒
子が被加工膜部に入り込み、過剰に研磨が進んでしまう
が、その際の研磨粒子の入り込む量、すなわちディッシ
ング量は、粒径の増加に伴って増加するので、そのディ
ッシング量を耐研磨性膜厚程度に抑制するためである。
また、図1(A)に示すように、絶縁膜11の凹部に配
線用金属12が埋め込まれ、絶縁膜11の凸部に耐研磨
性膜13が設けられている場合において、研磨粒子14
の粒径が耐研磨性膜13の膜厚に対して極端に小さいと
き、研磨処理を施すと研磨粒子14と配線用金属12と
が接している部分が研磨されにくくなり、研磨後に耐研
磨性膜13を除去すると、図1(B)に示すように、配
線用金属12が絶縁膜11表面から突出してしまう。こ
れは、平坦化の点から非常に好ましくない。このため、
研磨粒子の粒径は、粒径/耐研磨性膜の膜厚≧0.3と
なるように適宜設定する必要がある。なお、粒径とは平
均粒径を意味し、粒径が平均粒径の2倍以下である粒子
の重量が全研磨粒子の重量の80%以上である粒度分布
を有する場合が特に好ましい。
【0017】
【作用】本発明の半導体装置の製造方法は、凹凸部を有
する基板の少なくとも凸部に、被加工膜の材料より研磨
速度が遅い材料からなる耐研磨性膜を形成し、その上に
被加工膜を形成し、耐研磨性膜の厚さ以下の粒径を有す
る研磨粒子を含む研磨剤を用いて被加工膜を研磨するこ
とを特徴としている。
【0018】耐研磨性膜の厚さよりも小さな粒径の研磨
粒子は、それ自身の粒径に対応する厚さ分だけ被加工膜
を研磨するが、耐研磨性膜があるために研磨粒子に圧力
が加わりにくくなり、それ以上被加工膜を研磨しない。
したがって、被加工膜は、耐研磨性膜の下面の位置より
下の位置まで研磨されることが抑制される。このため、
硬度が低い材料からなる被加工膜を研磨する際に問題と
なる表面の傷・粗れ、ディッシングの発生、研磨粒子の
埋没等を抑制することができる。
【0019】さらに、CMP(Chemical Mechanical Po
lishing)後の洗浄で除去できない研磨粒子は、耐研磨性
膜を除去することによってすべて表面に露出するため、
その後の洗浄により簡単に除去できる。
【0020】
【実施例】以下、本発明の実施例を図面を参照して具体
的に説明する。 実施例1 まず、図2に示すように、Si基板21上にSiO2
22を形成し、通常のフォトリソグラフィー法およびエ
ッチング法により、幅0.4〜10μm、深さ0.4μ
mの配線用溝23を形成した。次いで、直流マグネトロ
ンスパッタリング法により全面に厚さ500オングスト
ロームの炭素膜24を形成し、続けて、炭素膜24上に
圧力10-4TorrのAr雰囲気で直流マグネトロンスパッ
タリング法により全面にAl膜25を膜厚4000オン
グストロームで非加熱の状態で形成した。その後、真空
中(例えば、圧力10-6Torr)でAl膜25に熱処理を
施すことにより、Al膜25の表面における自然酸化膜
の形成を抑制しつつAl膜25の凝集埋め込みを行っ
た。このときの温度は、例えば600℃とした。これに
より、Alが単結晶化すると共に、配線用溝23内にA
l膜25が埋め込まれ、凸部上にAl膜25が島状に残
存した。このようにして試料を作製した。
【0021】次に、この試料に図3に示す装置を用いて
CMPを施した。この装置は、回転可能な研磨プレート
31と、研磨プレート31上に貼付されたポリッシング
パッド32と、研磨プレート31の上方に配置されてお
り、回転可能な試料ホルダー33と、研磨液タンクに接
続され、吐出部がポリッシングパッド32近傍まで延出
した研磨液供給用配管34とから構成されている。試料
30は、ポリッシングパッド32に被加工面が対向する
ように試料ホルダー33に真空チャックされる。また、
研磨液供給用配管34は、研磨液の供給量を制御する手
段を備えている。なお、ポリッシングパッド32には、
表面をスウェード状に加工した発泡ポリウレタン製のポ
リッシングパッドを用いた。
【0022】CMPにおいて、研磨剤としては、pH1
1のピペラジン(C4102 )の希水溶液中に粒径5
00オングストロームのシリカ粒子を全重量に対して1
0重量%の割合で分散させたものを用いた。これは、金
属埋め込み配線形成のCMPに適した研磨粒子として
は、平坦化の観点から粒径が1000オングストローム
以下のものが好ましいからである。また、研磨条件は、
研磨圧力50〜300gf/cm2 、定盤回転数50〜50
0rpm 、研磨剤供給量300cc/min とした。
【0023】このときのAl膜の研磨速度VAlと、炭素
膜の研磨速度Vc は、それぞれVAl=830オンク゛ストローム/min
、Vc =0オングストローム/min であった。したが
って、炭素膜はほぼ完璧に耐研磨性膜として働いている
ことが分かる。この場合、凸部26では、炭素膜24が
全面露出したときに研磨はそれ以上進行しないが、Al
膜25の上面が露出する配線用溝23では、Alは炭素
よりも研磨速度が速いためにさらに研磨が進行する。凸
部26上には炭素膜24が存在しているので、炭素膜2
4上面から研磨粒子27の外径程度の深さまで研磨が進
行した時点で研磨粒子にポリッシングパッド32からの
圧力が加わりにくくなり、研磨が停止する。このとき、
配線用溝23内に埋め込まれたAl膜25の表面の位置
と、耐研磨性膜である炭素膜24の下面の位置は、ほぼ
一致していた。
【0024】次いで、CMP後の試料を純水による水
洗、PVA(ポリビニルアルコール)布によるスクラブ
洗浄、並びに超音波洗浄(第1の洗浄)した。このとき
の試料の断面を図4(A)に示す。試料に残存する研磨
粒子をダストチェッカーおよびSEM(走査型電子顕微
鏡)により調べたところ、図4(A)に示すように、凸
部26の炭素膜24上には研磨粒子27は全く存在せ
ず、配線用溝23内に埋め込まれたAl膜25上には若
干量の研磨粒子27が確認された。
【0025】次いで、試料に酸素分圧0.9Torr、プラ
ズマ出力500Wの条件で酸素プラズマによる灰化処理
を施して、凸部26上に形成された炭素膜24を除去し
た。灰化処理後の試料の断面を図4(B)に示す。図4
(B)に示すように、露出したSiO2 膜22表面の位
置と、Al膜25の表面の位置はほとんど一致してい
た。これは、炭素膜24は酸素プラズマにさらされると
容易にエッチングされるが、Alは表面に形成される自
然酸化膜によって保護されてエッチングされないからで
あると考えられる。
【0026】次いで、試料を純水による水洗、PVA布
によるスクラブ洗浄、並びに超音波洗浄(第2の洗浄)
して、Al膜25上に残存する研磨粒子27を除去し
た。この状態で、試料に残存する研磨粒子をダストチェ
ッカーおよびSEMにより調べたところ、図4(C)に
示すように、Al膜25上に残存していた研磨粒子27
はほぼ完全に除去していたことが分かった。これは、C
MP後に凸部26上にの炭素膜24を除去することによ
り、基板表面から研磨粒子27のみが突出し、機械的処
理により除去しやすい状態になったためと考えられる。
また、配線用溝23内に埋め込まれたAl膜25の表面
には、傷が付いておらず、ディッシングも発生していな
かった。
【0027】ここで、耐研磨性膜である炭素膜24の厚
さを500オングストロームと一定にしておき、研磨粒
子であるSiO2 粒子の粒径を200〜750オングス
トロームに種々変更して研磨粒径/耐研磨性膜厚の比を
変えて図2に示す試料を上記と同様にしてCMPし、灰
化処理することにより炭素膜24を除去し、洗浄するこ
とにより研磨粒子を除去した。第2の洗浄後のそれぞれ
の試料表面に残存する粒径0.2μm以上の研磨粒子の
数をダストカウンターを用いて測定した。その結果を図
5に示す。なお、試料の配線用溝の幅は0.4μmとし
た。
【0028】図5から明らかなように、研磨粒子の粒径
が耐研磨性膜の厚さよりも小さい場合、すなわち研磨粒
径/耐研磨性膜厚の比が1より小さい場合には、試料表
面に残存する研磨粒子の数が非常に少ない。本実施例に
おいては、耐研磨性膜を除去して洗浄した後では、残存
した研磨粒子は6インチウェハ1枚当たり平均10個以
下であった。
【0029】上記現象に関しては、研磨粒子の粒径が耐
研磨性膜の厚さよりも小さい場合において、研磨粒子の
粒径を100〜1000オングストロームの範囲で確認
したところ、すべての場合において、配線用溝23内の
Al膜25は耐研磨性膜上面から研磨粒子の粒径程度の
深さまで研磨されていた。すなわち、耐研磨性膜の厚さ
よりも小さい粒径を有する研磨粒子を用いることによ
り、形成されるAl膜25の上面の位置は、耐研磨性膜
の下面の位置と同等かそれよりも高くなるということが
判明した。したがって、この状態で水洗、スクラブ洗
浄、並びに超音波洗浄を行うことにより、確実に研磨粒
子を除去することができる。
【0030】本実施例においては、スクラブ洗浄にPV
A布を使用しているが、PVA布の代わりにスポンジ、
ナイロンブラシ、発泡ポリウレタン製の布、不織布等を
使用しても同等な結果が得られた。 実施例2 図6に示すように、Si基板21上にSiO2 膜22を
形成し、直流マグネトロンスパッタリング法により全面
に厚さ500オングストロームの炭素膜24を形成し
た。次いで、通常のフォトリソグラフィー法およびエッ
チング法により実施例1と同じサイズの配線用溝23を
形成した。次いで、その全面に圧力10-4TorrのAr雰
囲気で直流マグネトロンスパッタリング法によりAl膜
25を膜厚4000オングストロームで形成した。この
とき、Si基板21の温度を、例えば500℃まで上げ
ることにより、Al膜は図6に示すようにフロー形状を
示した。このようにして試料を作製した。
【0031】この試料に実施例1と同様にしてCMPを
行い、配線用溝23内にAl膜25を埋め込み、凸部2
6上の余剰なAl膜を除去した。その後、実施例1と同
様にして、試料に第1の洗浄、灰化処理、並びに第2の
洗浄を行ったところ、試料表面に残存する研磨粒子はほ
とんど除去できた。
【0032】次に、試料におけるディッシング量の研磨
時間依存性について調べた。ディッシング量とは、図7
に示すように、炭素膜24の上面位置からAl膜25の
最も膜厚が薄い部分の位置までの距離Dをいう。なお、
使用する研磨粒子27の粒径には、500オングストロ
ームおよび1000オングストロームを選択し、耐研磨
性膜である炭素膜24の厚さは500オングストローム
とし、配線幅となるAl膜25の幅は10μmとした。
【0033】ディッシング量と研磨時間との関係は、図
8に示すように、研磨粒子の粒径が耐研磨性膜厚と同じ
(500オングストローム)場合、ディッシング量は膜
厚以下に抑えられている。さらに、研磨は余分なAl膜
25がすべて除去されるまで行われるが、その時間の2
倍の時間でも、ディッシング量は膜厚以下であった。ま
た、研磨粒子の粒径が大きくなると研磨速度も上がる
が、ディッシング量も大きくなる傾向にある。さらに、
余剰のAl膜25が除去された後のディッシング量の増
加(傾き)も、粒径500オングストロームの場合より
大きい。なお、Al膜25の幅を変えてディッシング量
を調べたところ、幅0.5〜10μmにおいてほとんど
同じであった。
【0034】次に、耐研磨性膜の厚さを500オングス
トロームに一定とし、研磨粒子の粒径を変化させたとき
の幅10μmのAl膜のディッシング量を図9に示す。
図9に示すように、研磨粒子の粒径が耐研磨性膜厚と同
じ(500オングストローム)場合にグラフに変曲点が
ある。変曲点以下の粒径ではディッシング量は耐研磨性
膜厚以下で、緩やかに変化しており、それ以上の粒径で
はディッシング量の増加率は大きくなり、ほぼ粒径に比
例している。このように、上述した図8および図9か
ら、耐研磨性膜厚以下の粒径を有する研磨粒子を用いて
研磨することにより、ディッシング量の大幅な改善効果
が期待できることが分かった。 実施例3 図10に示すように、Si基板21上にSiO2 膜22
を形成し、通常のフォトリソグラフィー法およびエッチ
ング法により、幅0.4〜10μm、深さ0.4μmの
配線用溝23を形成した。次いで、交流マグネトロンス
パッタリング法により全面に厚さ500オングストロー
ムの多結晶シリコン膜28を形成した。次いで、その全
面に圧力10-4TorrのAr雰囲気で直流マグネトロンス
パッタリング法によりCu膜29を膜厚4000オング
ストロームで形成した。このとき、Si基板21の温度
を例えば700℃まで上げることにより、Cu膜29は
図10に示すようにフロー形状を示した。このようにし
て試料を作製した。
【0035】次いで、この試料に実施例1と同様にして
CMPを行い、配線用溝23内にCu膜29を埋め込
み、凸部26上の余剰なCu膜を除去した。ただし、研
磨剤としては、シリカ粒子をピペラジン水溶液中に分散
させたものに酸化剤を混合してなるものを用いた。
【0036】次いで、CMP後の試料を純水による水
洗、PVA布によるスクラブ洗浄、並びに超音波洗浄し
た。試料に残存する研磨粒子をダスッチェッカーおよび
SEMにより調べたところ、図11(A)に示すよう
に、凸部26のの多結晶シリコン膜28上には研磨粒子
27は全く存在せず、配線用溝23内に埋め込まれたC
u膜29上には若干量の研磨粒子27が確認された。
【0037】次いで、試料にCF4 プラズマによるプラ
ズマエッチング処理を施して、凸部26上に形成された
多結晶シリコン膜28を除去した。プラズマエッチング
処理後の試料の断面を図11(B)に示す。図11
(B)に示すように、露出したSiO2 膜22表面の位
置と、Cu膜29の表面の位置はほとんど一致してい
た。
【0038】次いで、試料を純水による水洗、PVA布
によるスクラブ洗浄、並びに超音波洗浄して、Cu膜2
9上に残存する研磨粒子27を除去した。この状態で、
試料に残存する研磨粒子をダストチェッカーおよびSE
Mにより調べたところ、図11(C)に示すように、C
u膜29上に残存していた研磨粒子27をほぼ完全に除
去していたことが分かった。また、配線用溝23内に埋
め込まれたCu膜29の表面には、傷が付いておらず、
ディッシングも発生していなかった。
【0039】ここまでの実施例1〜実施例3において、
研磨剤としてシリカ粒子をpH11のピペラジン水溶液
に分散させて作製したスラリーを用いた場合について説
明したが、pH調整用のアルカリ溶液として、トリエチ
ルアミン、コリン、TMAH(テトラメチルアンモニウ
ムヒドロキシド)等のアミン類や、アンモニア、水酸化
アルカリ等を用いても良い。 実施例4 図12に示すように、Si基板21上にSiO2 膜22
を形成し、その上に直流マグネトロンスパッタリング法
により厚さ4000オングストロームのAl膜25およ
び厚さ500オングストロームの炭素膜24を順次形成
した。次いで、通常のフォトリソグラフィー法およびエ
ッチング法により、線幅0.4〜10μmのパターンを
形成した。次いで、有機シランガスを用いたプラズマC
VD法により全面に厚さ10000オングストロームの
SiO2 膜30を形成した。このようにして試料を作製
した。
【0040】次いで、この試料に実施例1と同様にして
CMPを行い、Al膜25の上面の位置までSiO2
30を除去した。ただし、研磨剤としては、粒径500
オングストロームのシリカ粒子を水酸化カリウム溶液に
分散させてなるpH10.0のスラリーを用いた。
【0041】このときのSiO2 膜の研磨速度Voxと、
炭素膜の研磨速度Vc は、それぞれVox=1000オン
グストローム/min 、Vc =10オングストローム/mi
n であり、充分な研磨選択比が得られていた。
【0042】次いで、CMP後の試料を純水による水
洗、PVA布によるスクラブ洗浄、並びに超音波洗浄し
た。試料に残存する研磨粒子をダストチェッカーおよび
SEMにより調べたところ、図13(A)に示すよう
に、SiO2 膜30上には若干量の研磨粒子27が確認
された。
【0043】次いで、試料に実施例1と同様にして灰化
処理を施して、Al膜25上に形成された炭素膜24を
除去した。灰化処理後の試料の断面を図13(B)に示
す。図13(B)に示すように、露出したSiO2 膜2
2表面の位置と、Al膜25の表面の位置はほとんど一
致していた。
【0044】次いで、試料を純水による水洗、PVA布
によるスクラブ洗浄、並びに超音波洗浄して、SiO2
膜30上に残存する研磨粒子27を除去した。この状態
で、試料に残存する研磨粒子をダストチェッカーおよび
SEMにより調べたところ、図13(C)に示すよう
に、SiO2 膜30上に残存していた研磨粒子27はほ
ぼ完全に除去していたことが分かった。また、ディッシ
ング量は耐研磨性膜厚以内に抑えられているということ
が分かった。このように、被加工膜が金属膜以外の場合
でも、同様な効果が得られることが確認された。
【0045】
【発明の効果】以上説明した如く本発明の半導体装置の
製造方法は、凹凸部を有する基板の少なくとも凸部に、
被加工膜の材料より研磨速度が遅い材料からなる耐研磨
性膜を形成し、その上に被加工膜を形成し、耐研磨性膜
の厚さ以下の粒径を有する研磨粒子を含む研磨剤を用い
て被加工膜を研磨するので、ディッシングを抑制し、ポ
リッシング後に残留する研磨粒子を充分に除去でき、良
好に膜の平坦化、埋め込み金属配線形成等を行うことが
できる。さらに、研磨後の被加工膜表面に残存する研磨
粒子の除去が容易になる。
【0046】また、耐研磨性膜と被加工膜の組み合わせ
や、耐研磨性膜厚と研磨粒子の粒径の組み合わせを適当
に設定することにより、研磨量を制御することができ、
信頼性の高い半導体装置の製造が可能となる。
【図面の簡単な説明】
【図1】(A),(B)は、研磨粒子の粒径/耐研磨性
膜の膜厚の比の下限を説明するための断面図。
【図2】実施例1において使用する試料を示す断面図。
【図3】研磨処理に使用される装置を示す概略図。
【図4】(A)〜(C)は、実施例1において本発明の
方法に基づいて処理する工程を説明するための断面図。
【図5】研磨粒子の粒径/耐研磨性膜厚の比と残存した
研磨粒子数との関係を示すグラフ。
【図6】実施例2において使用する試料を示す断面図。
【図7】ディッシング量を説明するための断面図。
【図8】ディッシング量と研磨時間との関係を示すグラ
フ。
【図9】ディッシング量と研磨粒子の粒径との関係を示
すグラフ。
【図10】実施例3において使用する試料を示す断面
図。
【図11】(A)〜(C)は、実施例3において本発明
の方法に基づいて処理する工程を説明するための断面
図。
【図12】実施例4を説明するための断面図。
【図13】(A)〜(C)は、実施例4において本発明
の方法に基づいて処理する工程を説明するための断面
図。
【図14】(A)〜(F)は従来の研磨方法を説明する
ための断面図。
【符号の説明】
11…絶縁膜、12…配線用金属、13…耐研磨性膜、
14,27…研磨粒子、21…Si基板、22,30…
SiO2 膜、23…配線用溝、24…炭素膜、25…A
l膜、26…凸部、28…多結晶シリコン膜、29…C
u膜、31…研磨プレート、32…ポリッシングパッ
ド、33…試料ホルダー、34…研磨液供給用配管。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−216096(JP,A) 特開 平3−295239(JP,A) 特開 平5−29287(JP,A) 特開 昭62−114242(JP,A) 特開 平1−120825(JP,A) 特開 平5−156239(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/304 622

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】凹凸部を有する基板の少なくとも凸部に、
    被加工膜の材料より研磨速度が遅い材料からなる耐摩耗
    性膜を形成する工程、 前記耐摩耗性膜上に前記被加工膜を形成する工程、 前記耐摩耗性膜の厚さ以下の粒径を有する研磨粒子を含
    む研磨剤を用いて前記被加工膜を研磨する工程、および
    前記凸部上の耐摩耗性膜を除去する工程を具備すること
    を特徴とする半導体装置の製造方法。
JP23128493A 1993-03-26 1993-09-17 半導体装置の製造方法 Expired - Fee Related JP3187216B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP23128493A JP3187216B2 (ja) 1993-09-17 1993-09-17 半導体装置の製造方法
KR1019940006222A KR0166404B1 (ko) 1993-03-26 1994-03-26 연마방법 및 연마장치
DE19944410787 DE4410787A1 (de) 1993-03-26 1994-03-28 Polierverfahren und Poliervorrichtung
US08/300,127 US5607718A (en) 1993-03-26 1994-09-02 Polishing method and polishing apparatus
US08/743,044 US5775980A (en) 1993-03-26 1996-11-04 Polishing method and polishing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23128493A JP3187216B2 (ja) 1993-09-17 1993-09-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0786215A JPH0786215A (ja) 1995-03-31
JP3187216B2 true JP3187216B2 (ja) 2001-07-11

Family

ID=16921197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23128493A Expired - Fee Related JP3187216B2 (ja) 1993-03-26 1993-09-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3187216B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040679A (ja) 1998-07-24 2000-02-08 Hitachi Ltd 半導体集積回路装置の製造方法
JP2004165424A (ja) * 2002-11-13 2004-06-10 Ekc Technology Inc 研磨剤組成物とそれによる研磨方法
JP4764604B2 (ja) * 2004-01-30 2011-09-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2007294071A (ja) * 2006-03-28 2007-11-08 Fujitsu Ltd 磁気ヘッドの製造方法
JP2007043183A (ja) * 2006-09-05 2007-02-15 Renesas Technology Corp 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
JPH0786215A (ja) 1995-03-31

Similar Documents

Publication Publication Date Title
Steigerwald et al. Pattern Geometry Effects in the Chemical‐Mechanical Polishing of Inlaid Copper Structures
US5607718A (en) Polishing method and polishing apparatus
JP4095731B2 (ja) 半導体装置の製造方法及び半導体装置
EP0773269B1 (en) Polishing slurry
JP5168966B2 (ja) 研磨方法及び研磨装置
JP3076244B2 (ja) 多層配線の研磨方法
EP0777266B1 (en) Polishing method
TW544811B (en) Process of manufacturing semiconductor device and slurry used therefor
JP4130614B2 (ja) 半導体装置の製造方法
US5968239A (en) Polishing slurry
JP3172008B2 (ja) 半導体装置の製造方法
US6429134B1 (en) Method of manufacturing semiconductor device
US20020061635A1 (en) Solution for chemical mechanical polishing and method of manufacturing copper metal interconnection layer using the same
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
WO2006001558A1 (en) High selectivity cmp slurry composition for sti process in semiconductor manufacture
JP3668046B2 (ja) 研磨布及びこの研磨布を用いた半導体装置の製造方法
JP4202826B2 (ja) 有機膜の化学的機械的研磨方法および半導体装置の製造方法
WO1999046081A1 (en) Multi-step chemical mechanical polishing process and device
JP3187216B2 (ja) 半導体装置の製造方法
JP2008021704A (ja) 半導体装置の製造方法
KR0166404B1 (ko) 연마방법 및 연마장치
JP2004228519A (ja) 半導体装置、及びその製造方法
JP2002270566A (ja) 洗浄液および半導体装置の製造方法
Fang et al. Optimization of the chemical mechanical polishing process for premetal dielectrics
JP3552908B2 (ja) ウェーハの研磨方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees