KR100408537B1 - 반도체 장치의 제조 방법에 사용하는 연마 공정 - Google Patents

반도체 장치의 제조 방법에 사용하는 연마 공정 Download PDF

Info

Publication number
KR100408537B1
KR100408537B1 KR10-2000-0064783A KR20000064783A KR100408537B1 KR 100408537 B1 KR100408537 B1 KR 100408537B1 KR 20000064783 A KR20000064783 A KR 20000064783A KR 100408537 B1 KR100408537 B1 KR 100408537B1
Authority
KR
South Korea
Prior art keywords
pad
semiconductor device
manufacturing
solution
substrate
Prior art date
Application number
KR10-2000-0064783A
Other languages
English (en)
Other versions
KR20010051393A (ko
Inventor
사까이데쯔야
쯔찌야야스아끼
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20010051393A publication Critical patent/KR20010051393A/ko
Application granted granted Critical
Publication of KR100408537B1 publication Critical patent/KR100408537B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D3/00—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents
    • B24D3/02—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent
    • B24D3/20—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent and being essentially organic
    • B24D3/22—Rubbers synthetic or natural
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

우선, 1차 연마 공정에서, 지립을 함유하며 경질 재료로 제조된 제 1 패드에 기판을 밀착시켜, 지립을 함유하지 않는 제 1 용액을 상기 제 1 패드로 공급하는 동안 제 1 패드를 회전시켜 기판의 표면을 연마시킨다. 1차 연마 공정에서, 제 1 용액은 지립을 함유하고 있지 않고, 제 1 패드가 경질이므로, 디싱 및 침식이 상당히 감소된 평활성이 높은 연마가 실행된다. 다음, 2차 공정에서, 지립을 함유하지 않으며 연질 재료로 제조된 제 2 패드에 기판을 밀착시켜, 지립을 함유하는 제 2 용액을 제 2 패드로 공급하는 동안 제 2 패드가 회전하여 기판의 표면을 연마시킨다. 2차 연마 공정에서, 제 2 용액은 지립을 함유하며, 제 2 패드가 연질이므로, 1차 연마 공정에서 생성된 스크래치가 감소된다.

Description

반도체 장치의 제조 방법에 사용하는 연마 공정{POLISHING PROCESS FOR USE IN METHOD OF FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법에 관한 것이며, 보다 자세하게는 CMP (Chemical Mechanical Polishing) 를 사용하는 반도체 장치의 제조 방법에 관한 것이다.
통상적으로, 다마싱 구조를 가지는 반도체 장치에서, 배선 및 바이어스가 CMP 를 사용하여 형성된다.
다마싱 구조를 가지는 반도체 장치의 제조 방법에서의 종래의 배선 형성 공정은 이하에 설명된다.
우선, 도 1a에 도시된 바와 같이, 그루브 (102) 가 배선이 형성되어야 할 산화막층 (101) 의 일부에 형성된다.
다음, 도 1b에 도시된 바와 같이, 탄탈로 제조된 배리어층 (103) 이 내부에 형성된 그루브 (102) 를 포함하는 산화막 (101) 의 전면 상에 적층된다.
이후, 도 1c에 도시된 바와 같이, Cu 로 제조된 도전층 (104) 이 배리어층 (103) 의 전면 상에 적층된다. 따라서, Cu가 그루브 (102) 에 매입된다.
다음, 도전층 (104) 이 CMP 를 사용하여 1차 연마를 실행함으로써 연마되어 그루브 (102) 상의 배리어층의 부분을 제외한 배리어층 (103) 을 노출시킨다. 따라서, 도 1d에 도시된 바와 같이, 배선 (105) 이 그루브 (102) 가 형성된 부분에서 형성된다.
다음, CMP 를 사용하는 2차 연마가 실행되어 도 1e에 도시된 바와 같이, 그루브 (102) 상의 부분을 제외한 배리어층 (103) 을 제거한다.
상술한 일련의 공정으로, 반도체 장치를 위한 배선 (105) 이 형성된다.
다음, 상술한 공정의 CMP 를 사용하는 연마 공정은 도 2를 참조하여 자세히 설명된다.
도 2에 도시된 바와 같이, 웨이퍼 (21) 가 탑재되는 지지부재 (20) 는, 우레탄 패드 (12) 가 웨이퍼 (21) 와 접하도록 상기 우레탄 패드 (12) 가 장착되는 상부면을 가지는 정판 (10) 과 밀착한다. 이 상태에서, 유리지립을 함유하는 슬러리 (30) 가 우레탄 패드 (12) 로 공급되는 동안 정판 (10) 이 회전된다. 이러한 방식으로, 웨이퍼 (21) 의 표면이 연마된다. 이때, 지지부재 (20) 또한 축에 관하여 회전된다.
통상적으로, 알루미나를 함유하는 슬러리가 도 1d에서의 1차 연마에서 사용된다. 실리카를 함유하는 슬러리가 도 1e에서의 2차 연마에서 사용된다. 이것은, 알루미나가 실리카 보다 빠른 연마 속도를 제공하여 Cu를 제거하는 데 유리한 반면, 실리카는 알루미나 보다 웨이퍼 표면 상의 스크래치가 덜 발생하여 탈탄을 제거하는 데 유리하기 때문이다.
일본 특개평 No.1998-296610 에 도 2에 도시된 우레탄 패드 (12) 대신, 지립이 매입된 고정지립패드가 사용된 연마 방법이 개시되어 있으며, 유리지립을 함유하는 슬러리가 고정지립패드로 공급되는 동안 웨이퍼 표면이 연마된다. 고정지립패드 상으로 공급된 슬러리에 함유된 지립량은 1 중량% 이상이다.
연마 방법은 고정지립패드의 사용으로 웨이퍼의 고평활성을 구현할 수 있다. 부가하여, 지립을 함유하는 슬러리의 공급은 고연마 속도를 제공할 수 있다.
그러나, 도 2에 도시된 바와 같이, 연마 공정을 사용하는 반도체 장치의 제조 방법에서, 웨이퍼 표면이 연마 공정에서 우레탄 패드 및 웨이퍼 간에 공급된 슬러리에 의하여 연마되므로, 슬러리의 지립은 웨이퍼 표면에서 오목부를 생성시키어, 지립이 상기 오목부로 도입되어 상기 오목부를 더욱 파낸다.
도 3에 도시된 바와 같이, 우레탄 패드 (12) 및 웨이퍼 (21) 간에 공급된 슬러리의 지립 (31) 은 웨이퍼 (21) 의 표면에 생성된 오목부로 도입되어 상기 오목부를 더욱 파내게 된다. 우레탄 패드 (12) 가 연질 재료로 제조되므로, 슬러리의 많은 지립 (31) 이 도입되어 보다 많은 지립이 웨이퍼 (21) 의 표면의 오목부로 도입되도록 하여 상기 오목부가 더욱 파내어져서 우레탄 패드 (12) 의 일부가 변형된다.
이후, 2차 연마 공정에서, 1차 연마 공정에서 웨이퍼 (21) 의 표면에 생성된 오목부는 상술한 바와 유사한 방식으로 더욱 파내어 진다.
이러한 파내어짐은 웨이퍼 표면 상에 생성된 디싱 (dishing) 및 침식이 증가하여 배선 저항을 변화시킨다는 문제점을 유발한다.
한편, 일본 특개평 No.1998-296610 에 개시된 연마 방법에서, 지립을 함유하는 슬러리가 고정지립패드로 공급되므로, 상기 지립이 웨이퍼 표면에 생성된 오목부로 도입되어 오목부를 더욱 파내어, 상술한 문제점과 유사한 문제점을 야기한다.
본 발명의 목적은 디싱 및 침식에 의하여 유발된 배선 저항의 변화를 방지할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
우선, 1차 연마 공정에서, 기판은 지립을 함유하고 경질 재료로 제조된 제 1 패드와 밀착하며, 지립을 함유하지 않은 제 1 용액이 상기 제 1 패드로 공급되는 동안 상기 제 1 패드가 회전되어 기판의 표면을 연마한다. 2차 연마 공정에서, 제 1 용액은 지립을 함유하지 않고, 제 1 패드가 경질이므로, 디싱 및 침식이 상당히 적은 평활성이 높은 연마가 실행된다. 그러나, 제 1 용액이 지립을 함유하지 않고, 제 1 패드가 지립을 함유하고 경질이므로, 많은 스크래치가 기판의 연마된 표면 상에 발생한다. 따라서, 2차 연마 공정에서, 기판은 지립을 함유하지 않고 연질 재료로 제조된 제 2 패드와 밀착하며, 지립을 함유하는 제 2 용액이 제 2 패드로 공급되는 동안 상기 제 2 패드가 회전되어 기판의 표면을 연마한다. 2차 연마 공정에서, 1차 연마 공정에서 생성된 스크래치는 제 2 용액이 지립을 함유하고 제 2 패드가 연질이므로 감소된다.
이 방법으로, 기판 표면상에 생성된 스크래치는 감소되며, 기판 표면 상에 생성된 디싱 또는 침식이 방지되어 기판 표면의 평활성을 향상시킨다.
기판이 지립을 포함하는 패드와 밀착하고 지립의 함유량이 0.8 중량% 이하의 용액이 패드로 공급되는 동안 패드가 회전되어 기판의 표면을 연마하는 경우에, 용액에서의 지립의 함유량이 0.8 중량% 이하이므로, 기판 표면의 오목부에 도입되는 지립량이 감소되어, 이로써 상기 오목부가 보다 더 파내어 지는 것이 방지된다.
상기 및 본 발명의 다른 목적, 특징 및 이점은 본 발명의 예를 설명하는 첨부된 도면을 참조하여 다음의 상세한 설명으로부터 명백해 질 것이다.
도 1a 내지 도 1e는 다마싱 (damascene) 구조를 가지는 반도체 장치의 제조 방법에서의 종래의 배선 형성 공정을 도시하는 도면이며,
도 2는 종래의 CMP를 사용하는 반도체 장치의 연마 방법의 예를 설명하는 도면이며,
도 3은 우레탄 패드 및 웨이퍼간에 슬러리 (slurry) 를 공급함으로써 웨이퍼 표면이 연마될 때, 1차 연마 공정에서 웨이퍼의 상태를 설명하기 위한 도면이며,
도 4a는 본 발명의 반도체 장치의 제조 방법의 제 1 실시예에서의 1차 연마 공정을 설명하기 위한 도면이며,
도 4b는 본 발명의 반도체 장치의 제조 방법의 제 1 실시예에서의 2차 연마 공정을 설명하기 위한 도면이며,
도 5는 도 4a 및 도 4b에 도시된 연마 공정에서 사용하기 위한 연마 장치의 예를 도시하는 도면이며,
도 6a는 도 4a에 도시된 반도체 장치를 위한 1차 연마 공정에서의 웨이퍼 상태를 설명하는 도면이며,
도 6b는 도 4b에 도시된 반도체 장치를 위한 2차 연마 공정에서의 웨이퍼 상태를 설명하는 도면이며,
도 7a는 도 4a 및 도 4b에 도시된 연마 공정에서 연마된 웨이퍼의 시트 저항 분포를 도시하는 그래프이며,
도 7b는 도 2에 도시된 연마 공정에서 연마된 웨이퍼의 시트 저항 분포를 도시하는 그래프이며,
도 8은 본 발명의 반도체 장치의 제조 방법의 제 2 실시예를 도시하는 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
10, 10a ~10d : 정반 (定盤) 11 : 고정지립 (砥粒) 패드
12 : 우레탄 패드 20 : 지지부재
21 : 웨이퍼 30, 35 : 슬러리
31 : 유리 (遊離) 지립 40 : 용액
50a ~50d : 공급관 60a ~ 60d : 헤드부
101 : 산화막층 102 : 그루브
103 : 배리어층 105 : 배선
(제 1 실시예)
제 1 실시예에서, 우선, 웨이퍼 (21) 가 장착된 지지부재 (20) 는 도 4a에 도시된 바와 같이, 고정지립패드 (11) 가 웨이퍼 (21) 와 접하도록 고정지립패드 (11) 가 장착된 상부면을 가지는 정판 (10) 과 밀착된다. 고정지립패드 (11) 는 내부에 매입된 지립을 포함하며 제 1 패드로서 동작한다. 이 상태에서, 유리지립을 함유하지 않은 제 1 용액 (40) 이 고정지립패드 (11) 로 공급되는 동안 정판 (10) 이 회전하여, 배리어층이 노출될 때 까지 정판 (21) 을 연마한다 (1차 연마 공정). 이 때, 지지부재 (20) 또한 축 상에서 회전한다.
이 실시예에서, 카르복실산 또는 술폰산과 같은 유기산 및 물을 주성분으로 하는, 에칭률이 낮은 용액이 용액 (40) 으로 사용된다. 1차 연마 공정에서 종점 (end point) 검출을 위하여, 광학식 또는 토크식의 검출방법이 사용된다.
다음, 도 4b에 도시된 바와 같이, 웨이퍼 (21) 가 장착된 지지부재 (20) 는 우레탄 패드 (12) 가 웨이퍼 (21) 와 접하도록 제 2 패드로서 작용하는 우레탄 패드 (12) 가 장착된 상부면을 가지는 정판 (10) 과 밀착한다. 이 상태에서, 유리지립을 함유하는 제 2 용액으로서 슬러리 (30) 가 우레탄 패드 (12) 로 공급되는 동안, 정판 (10) 이 회전되어 웨이퍼 (21) 의 표면이 연마된다 (2차 연마 공정). 2차 연마 공정은 상술한 종래의 2차 연마 공정과 유사하다.
이하에, 도 4a 및 도 4b에 도시된 연마 공정에 사용하기 위한 연마 장치에 대하여 설명된다.
본 실시예에서 사용을 위한 연마 장치는, 도 5에 도시된 바와 같이, 고정지립패드 (11) 또는 우레탄 패드 (12) 가 장착된 복수의 정판 (10a 내지 10d) 과, 웨이퍼 (21) 가 장착되어 장착된 웨이퍼 (21) 를 각각 정판 (10a 내지 10d) 상면과 밀착시키도록 지지부재 (20) 로 작용하는 헤드부 (60a 내지 60d) 와, 용액 (40) 및 슬러리 (30) 를 정판 (10a 내지 10d) 의 상부면으로 공급시키기 위한 공급관 (50a 내지 50d) 을 구비한다.
상술한 바와 같이 구성된 연마 장치에서, 헤드부 (60a 내지 60d) 에 장착된 웨이퍼 (21) 는 고정지립패드 (11) 또는 우레탄 패드 (12) 가 장착된 정판 (10a 내지 10d) 과 밀착된다. 이 상태에서, 용액 (40) 또는 슬러리 (30) 가 공급관 (50a 내지 50d) 으로부터 정판 (10a 내지 10d) 의 상면으로 공급된다. 정판 (10a 내지 10d) 이 소정 속도로 회전하여 웨이퍼 (21) 의 표면을 연마한다.
다음, 상술한 연마 공정에서의 웨이퍼 상태에 대하여 설명된다.
도 6a에 도시된 바와 같이, 1차 연마 공정에서 용액 (40) 이 유리지립을 포함하지 않고, 고정지립패드 (11) 가 경질이므로, 디싱 및 침식이 상당히 적은 평활성이 높은 연마가 실행된다. 그러나, 용액 (40) 이 유리지립을 함유하고 있지 않고 고정지립패드 (11) 가 경질이므로, 웨이퍼 (21) 의 연마면에 많은 스크래치가 발생한다.
따라서, 도 4a에 도시된 방법으로 1차 연마공정 및 2차 연마공정 모두를 실행하는 경우, 웨이퍼 (21) 표면에 많은 스크래치가 존재한다. 부가하여, 도 4a에 설명된 방법에서의 느린 연마속도는 연마 공정을 위한 시간이 많이 소요되게 한다. 또한, 웨이퍼 (21) 및 고정지립패드 (11) 간의 마찰력이 크므로, 연마중에 웨이퍼 (21) 가 지지부재 (20) 로부터 빠져나올 수도 있다.
이러한 이유로, 2차 연마는 도 4b에 도시된 바와 같이, 우레탄 패드 (12) 및 슬러리 (30) 를 사용하여 실행된다.
2차 연마 공정에서, 도 6b에 도시된 바와 같이, 슬러리 (30) 가 유리지립 (31) 을 포함하며, 우레탄 패드 (12) 가 연질이므로, 1차 연마 공정에서 생성된 스크래치가 감소될 수 있다. 이것은, 스크래치에 의하여 유발된 전자이주 (electromigration) 특성의 열화를 방지할 수 있다.
도 7a는 도 4a 및 도 4b에 도시된 연마 공정에서 연마된 웨이퍼의 시트 저항 분포를 도시하며, 도 7b는 도 2에 도시된 연마 공정에서 연마된 웨이퍼의 시트 저항 분포를 도시한다.
도 7a 및 도 7b의 비교로부터 명백하듯이, 배선 저항값은 도 2에 도시된 연마 공정에서 연마된 웨이퍼에서 상당히 변한다. 한편, 배선 저항의 변화는 도 4a 및 도 4b에 도시된 연마 공정에서 연마된 웨이퍼에서는 상당히 미소하다.
이것은, 침식 및 디싱이 도 2에 도시된 연마 공정에서 연마된 웨이퍼와 비교하여, 도 4a 및 도 4b에 도시된 연마 공정에서 연마된 웨이퍼에서 감소된다.
(제 2 실시예)
반도체 장치의 상술한 제조 방법에서 1차 연마 공정 및 2차 연마 공정은 동일한 패드를 사용하여 실행될 수 있다.
도 8에 도시된 바와 같이, 제 2 실시예에서 우선, 웨이퍼 (21) 가 장착된 지지부재 (20) 는, 고정지립패드 (11) 가 웨이퍼 (21) 와 접하도록 내부에 매입된 지립을 포함하는 고정지립패드 (11) 가 장착된 상부면을 가지는 정판 (10) 과 밀착된다. 이 상태에서, 알루미나로 제조된 유리지립을 함유하는 슬러리 (35) 가 고정지립패드 (11) 로 공급되는 동안 정판 (10) 이 회전되어, 배리어층이 노출될 때까지 웨이퍼 (21) 의 표면을 연마한다 (1차 연마 공정). 이 때, 지지부재 (20) 또한 축 상에서 회전된다.
1차 연마 공정에서 고정지립패드 (11) 로 공급된 슬러리 (35) 에 함유된 유리지립의 양은 0.8 중량% 이하이다.
다음, 실리카로 제조된 유리지립을 함유하는 슬러리 (35) 가 고정지립패드 (11) 로 공급되는 동안 정판 (10) 이 회전하여 웨이퍼 (21) 의 표면을 연마한다 (2차 연마 공정). 이 때, 지지부재 (20) 또한 축에 관하여 회전된다. 2차 연마 공정에서 고정지립패드 (11) 로 공급된 슬러리 (35) 에 함유된 유리지립의 양은 또한 0.8 중량% 이하이다.
상술한 연마 공정에서, 유리지립을 함유하는 슬러리 (35) 는 내부에 매입된 지립을 함유하는 고정지립패드 (11) 로 공급되어 웨이퍼를 연마한다. 그러나, 슬러리 (35) 에 함유된 유리지립의 양은 0.8 중량% 이하이므로, 웨이퍼 (21) 의 표면의 오목부에 도입된 유리지립의 양은 감소되어, 이 오목부가 더 파내어지는 것을 방지할 수 있다.
본 발명의 바람직한 실시예가 특정 용어를 사용하여 설명되었으나, 이러한 설명은 예시적인 목적만을 위한 것이며, 다음의 청구항의 사상 및 범위를 벗어나지 않고 변화 및 수정을 행할 수 있다는 것이 이해되어야 한다.
본 발명은 디싱 및 침식에 의하여 유발된 배선 저항의 변화를 방지하기 위한 반도체 장치의 제조 방법을 제공하는 것으로서, 기판이 지립을 함유하는 패드와 밀착하고 지립의 함유량이 0.8 중량% 이하의 용액이 패드로 공급되는 동안 패드가 회전하여 기판을 연마하므로, 기판 표면의 오목부에 도입되는 지립량이 감소되어, 기판 표면 상에 생성된 스크래치가 감소되며, 기판 표면 상에 생성된 디싱 또는 침식이 방지되어 기판 표면의 평활성을 향상시킨다.

Claims (28)

  1. CMP 를 사용하여 반도체 장치를 제조하는 방법으로서,
    기판에 그루브를 형성시키는 단계;
    상기 그루브가 형성된 상기 기판 상에 도전층을 적층시키는 단계; 및
    연마에 의하여 상기 그루브 상의 도전층 부분을 제외한 상기 도전층을 제거하는 단계를 구비하며,
    상기 제거 단계는,
    지립을 함유하며 경질 재료로 제조된 제 1 패드와 상기 기판을 밀착시키고, 지립을 함유하지 않은 제 1 용액을 상기 제 1 패드로 공급하는 동안 상기 제 1 패드를 회전시켜 상기 기판의 표면을 연마시키는 1차 연마 단계; 및
    지립을 함유하지 않으며 연질 재료로 제조된 제 2 패드와 상기 기판을 밀착시키고, 지립을 함유하는 제 2 용액이 상기 제 2 패드로 공급되는 동안 상기 제 2 패드를 회전시켜 상기 기판의 표면을 연마시키는 2차 연마 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서, 상기 그루브 상의 부분을 제외한 상기 도전층이 상기 기판의 적어도 일부가 노출될 때 까지 상기 1차 연마 공정에서 제거되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서, 상기 그루브 상의 부분을 제외한 상기 도전층은 상기 1차 연마 공정에서 제거되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서, 상기 제 1 용액은 유기산을 함유하는 용액인 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 2 항에 있어서, 상기 제 1 용액은 유기산을 함유하는 용액인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 3 항에 있어서, 상기 제 1 용액은 유기산을 함유하는 용액인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 1 항에 있어서, 상기 제 2 용액은 실리카를 함유하는 슬러리인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 2 항에 있어서, 상기 제 2 용액은 실리카를 함유하는 슬러리인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 3 항에 있어서, 상기 제 2 용액은 실리카를 함유하는 슬러리인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 4 항에 있어서, 상기 제 2 용액은 실리카를 함유하는 슬러리인 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 5 항에 있어서, 상기 제 2 용액은 실리카를 함유하는 슬러리인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 6 항에 있어서, 상기 제 2 용액은 실리카를 함유하는 슬러리인 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 1 항에 있어서, 상기 제 2 패드는 우레탄 패드인 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 2 항에 있어서, 상기 제 2 패드는 우레탄 패드인 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 3 항에 있어서, 상기 제 2 패드는 우레탄 패드인 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 4 항에 있어서, 상기 제 2 패드는 우레탄 패드인 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 5 항에 있어서, 상기 제 2 패드는 우레탄 패드인 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 6 항에 있어서, 상기 제 2 패드는 우레탄 패드인 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제 7 항에 있어서, 상기 제 2 패드는 우레탄 패드인 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제 8 항에 있어서, 상기 제 2 패드는 우레탄 패드인 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제 9 항에 있어서, 상기 제 2 패드는 우레탄 패드인 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 제 10 항이 있어서, 상기 제 2 패드는 우레탄 패드인 것을 특징으로 하는 반도체 장치의 제조 방법.
  23. 제 11 항에 있어서, 상기 제 2 패드는 우레탄 패드인 것을 특징으로 하는 반도체 장치의 제조 방법.
  24. 제 12 항에 있어서, 상기 제 2 패드는 우레탄 패드인 것을 특징으로 하는 반도체 장치의 제조 방법.
  25. 반도체 장치의 제조 방법으로서,
    기판에 그루브를 형성시키는 단계;
    상기 그루브가 형성된 상기 기판 상에 도전층을 적층시키는 단계; 및
    지립을 함유하는 패드와 상기 기판을 밀착시키고, 지립을 함유하는 용액이 상기 패드로 공급되는 동안 상기 패드가 회전하여 상기 기판의 표면을 연마시킴으로써, 상기 그루브 상의 도전층을 제외한 상기 도전층을 제거하는 단계를 구비하며,
    상기 용액에 함유된 지립의 양은 0.8 중량% 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  26. 제 25 항에 있어서, 상기 제거 단계는,
    알루미나로 제조된 지립을 함유하는 슬러리를 상기 용액으로서 이용하여 상기 기판의 표면을 연마하는 1차 연마 공정; 및
    실리카로 제조된 지립을 함유하는 슬러리를 상기 용액으로서 이용하여 상기기판의 표면을 연마하는 2차 연마 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  27. 제 26 항에 있어서, 상기 그루브 상의 부분을 제외한 상기 도전층은, 상기 기판의 적어도 일부가 노출될 때 까지 상기 1차 연마 공정에서 제거되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  28. 제 26 항에 있어서, 상기 그루브 상의 부분을 제외한 상기 도전층은 상기 1차 연마 공정에서 제거되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2000-0064783A 1999-11-05 2000-11-02 반도체 장치의 제조 방법에 사용하는 연마 공정 KR100408537B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31556099A JP3439402B2 (ja) 1999-11-05 1999-11-05 半導体装置の製造方法
JP99-315560 1999-11-05

Publications (2)

Publication Number Publication Date
KR20010051393A KR20010051393A (ko) 2001-06-25
KR100408537B1 true KR100408537B1 (ko) 2003-12-06

Family

ID=18066825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0064783A KR100408537B1 (ko) 1999-11-05 2000-11-02 반도체 장치의 제조 방법에 사용하는 연마 공정

Country Status (4)

Country Link
US (1) US6443807B1 (ko)
JP (1) JP3439402B2 (ko)
KR (1) KR100408537B1 (ko)
TW (1) TW553796B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6729941B2 (en) * 2000-04-12 2004-05-04 Shin-Etsu Handotai & Co., Ltd. Process for manufacturing semiconductor wafer and semiconductor wafer
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
CN1653600A (zh) * 2002-03-13 2005-08-10 Asm努突尔股份有限公司 铜和阻障层之整合化学机械抛光的方法和设备
US7063597B2 (en) * 2002-10-25 2006-06-20 Applied Materials Polishing processes for shallow trench isolation substrates
JP5381672B2 (ja) * 2003-07-31 2014-01-08 富士通セミコンダクター株式会社 半導体装置の検査方法
US8025811B2 (en) * 2006-03-29 2011-09-27 Intel Corporation Composition for etching a metal hard mask material in semiconductor processing
DE102007035266B4 (de) 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE102008053610B4 (de) 2008-10-29 2011-03-31 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102008059044B4 (de) * 2008-11-26 2013-08-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE102009030295B4 (de) * 2009-06-24 2014-05-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009030296B4 (de) * 2009-06-24 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
CN104576356B (zh) * 2013-10-22 2018-05-08 中芯国际集成电路制造(上海)有限公司 一种化学机械研磨的方法
US9873180B2 (en) 2014-10-17 2018-01-23 Applied Materials, Inc. CMP pad construction with composite material properties using additive manufacturing processes
CN113579992A (zh) * 2014-10-17 2021-11-02 应用材料公司 使用加成制造工艺的具复合材料特性的cmp衬垫建构
CN116765968B (zh) * 2023-08-23 2023-10-20 达州市雅森环保建材有限公司 一种玻璃刮痕修补抛光装置及抛光方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208931A (ja) * 1989-02-08 1990-08-20 Hitachi Cable Ltd 化合物半導体基板の研磨方法
JPH07283177A (ja) * 1994-02-21 1995-10-27 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JPH09277159A (ja) * 1996-04-16 1997-10-28 Nippon Steel Corp 研磨方法及び研磨装置
JPH10296610A (ja) * 1997-04-28 1998-11-10 Sony Corp 研磨方法
KR19990037374A (ko) * 1997-10-31 1999-05-25 가나이 쓰도무 연마방법
KR19990081877A (ko) * 1906-01-22 1999-11-15 로데릭 더블류 루이스 공유결합된 입자를 포함하는 연마 패드 및 이의 제조방법
KR20000058021A (ko) * 1999-02-11 2000-09-25 조셉 제이. 스위니 화학적 기계적 연마 처리 및 부품

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3362397B2 (ja) * 1991-03-28 2003-01-07 ソニー株式会社 ポリッシュによる平坦化工程を含む電子装置の製造方法
JPH11111656A (ja) * 1997-09-30 1999-04-23 Nec Corp 半導体装置の製造方法
KR100281182B1 (ko) * 1998-08-10 2001-04-02 윤종용 반도체 장치의 자기 정렬 콘택 형성 방법
JP3974284B2 (ja) * 1999-03-18 2007-09-12 株式会社東芝 半導体装置の製造方法
US6217418B1 (en) * 1999-04-14 2001-04-17 Advanced Micro Devices, Inc. Polishing pad and method for polishing porous materials

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990081877A (ko) * 1906-01-22 1999-11-15 로데릭 더블류 루이스 공유결합된 입자를 포함하는 연마 패드 및 이의 제조방법
JPH02208931A (ja) * 1989-02-08 1990-08-20 Hitachi Cable Ltd 化合物半導体基板の研磨方法
JPH07283177A (ja) * 1994-02-21 1995-10-27 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JPH09277159A (ja) * 1996-04-16 1997-10-28 Nippon Steel Corp 研磨方法及び研磨装置
JPH10296610A (ja) * 1997-04-28 1998-11-10 Sony Corp 研磨方法
KR19990037374A (ko) * 1997-10-31 1999-05-25 가나이 쓰도무 연마방법
KR20000058021A (ko) * 1999-02-11 2000-09-25 조셉 제이. 스위니 화학적 기계적 연마 처리 및 부품

Also Published As

Publication number Publication date
US6443807B1 (en) 2002-09-03
JP2001135605A (ja) 2001-05-18
JP3439402B2 (ja) 2003-08-25
TW553796B (en) 2003-09-21
KR20010051393A (ko) 2001-06-25

Similar Documents

Publication Publication Date Title
KR100408537B1 (ko) 반도체 장치의 제조 방법에 사용하는 연마 공정
US6350694B1 (en) Reducing CMP scratch, dishing and erosion by post CMP etch back method for low-k materials
US6790768B2 (en) Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
US6743642B2 (en) Bilayer CMP process to improve surface roughness of magnetic stack in MRAM technology
US4910155A (en) Wafer flood polishing
US6521574B1 (en) Copper-based metal polishing solution and method for manufacturing a semiconductor device
US6849946B2 (en) Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect
US6350393B2 (en) Use of CsOH in a dielectric CMP slurry
US7244168B2 (en) Methods for reducing delamination during chemical mechanical polishing
EP1111665A2 (en) Method of planarizing a substrate surface
US6783432B2 (en) Additives for pressure sensitive polishing compositions
JP2006148174A (ja) 固定砥粒研磨パッド上の基板の化学機械的平坦化方法
US7012025B2 (en) Tantalum removal during chemical mechanical polishing
US20070105247A1 (en) Method And Apparatus For Detecting The Endpoint Of A Chemical-Mechanical Polishing Operation
JP2000124216A (ja) 半導体装置の製造方法
US20120094488A1 (en) Chemical mechanical polishing process
US6734103B2 (en) Method of polishing a semiconductor device
US6316364B1 (en) Polishing method and polishing solution
JP2004193377A (ja) 半導体装置の製造方法
KR20000017425A (ko) 매립 금속배선의 형성방법
JP2003311539A (ja) 研磨方法および研磨装置、並びに半導体装置の製造方法
US11804378B2 (en) Surface conversion in chemical mechanical polishing
KR100642921B1 (ko) 반도체 소자의 금속배선 형성 방법
US6899597B2 (en) Chemical mechanical polishing (CMP) process using fixed abrasive pads
US6774042B1 (en) Planarization method for deep sub micron shallow trench isolation process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081110

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee