KR101303552B1 - 반도체 웨이퍼의 양면을 화학적으로 그라인딩하는 방법 - Google Patents

반도체 웨이퍼의 양면을 화학적으로 그라인딩하는 방법 Download PDF

Info

Publication number
KR101303552B1
KR101303552B1 KR1020100031421A KR20100031421A KR101303552B1 KR 101303552 B1 KR101303552 B1 KR 101303552B1 KR 1020100031421 A KR1020100031421 A KR 1020100031421A KR 20100031421 A KR20100031421 A KR 20100031421A KR 101303552 B1 KR101303552 B1 KR 101303552B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
grinding
working
sides
polishing
Prior art date
Application number
KR1020100031421A
Other languages
English (en)
Other versions
KR20100135649A (ko
Inventor
위르겐 슈반데너
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20100135649A publication Critical patent/KR20100135649A/ko
Application granted granted Critical
Publication of KR101303552B1 publication Critical patent/KR101303552B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

반도체 웨이퍼를 동시에 양면 처리하기 위한 방법으로서, 상기 반도체 웨이퍼는 롤링 장치로 인해서 회전하게 되는 복수의 캐리어들 중 하나의 캐리어의 컷아웃에서 자유롭게 이동 가능한 방식으로 놓여있음으로써, 사이클로이드 궤적을 따라 이동되며, 이 반도체 웨이퍼는 2개의 회전하는 링 형상화된 작업 디스크들 사이에서 재료 제거 방식으로 처리되고, 각각의 작업 디스크는 연마 재료를 포함하는 작업층을 포함하며, 어떠한 연마 재료도 포함하지 않는 알칼리성 매체가 처리 동안에 공급된다.

Description

반도체 웨이퍼의 양면을 화학적으로 그라인딩하는 방법{METHOD FOR CHEMICALLY GRINDING A SEMICONDUCTOR WAFER ON BOTH SIDES}
본 발명은 반도체 웨이퍼의 양면을 화학적으로 그라인딩하는 방법에 관한 것이다.
특히, 본 발명은 주로 450 mm의 직경을 갖는 차세대 기술의 실리콘 웨이퍼를 위한 새로운 처리 단계에 관한 것이다. 현재, 300 mm의 직경을 갖는 폴리싱된 실리콘 웨이퍼 또는 에피택셜 코팅된 실리콘 웨이퍼가 전자 업계에서 대부분의 요구 많은 애플리케이션에 사용된다. 200 mm의 직경을 갖는 실리콘 웨이퍼들은 300 mm 웨이퍼로 점진적으로 대체되고 있다.
전자 업계가 이 업계에서 마이크로프로세서 또는 메모리 칩과 같은 컴포넌트들을 생성하기 위해 보다 큰 기판을 요구하는 주된 이유는, 이것이 막대한 경제적인 이익을 제공하기 때문이다. 반도체 업계에서, 이용 가능한 기판 영역에 관심을 집중하는 것은, 또는 다시 말해서 개별적인 기판 상에 수용될 수 있는 로직 칩 또는 메모리 칩과 같은 컴포넌트들의 수가 얼마나 많은지를 물어보는 것은 오랫동안 관례적이었다. 이것은 기판을 패턴화하기 위한 개별적인 단계, 즉 나중에 개별 칩으로 이르는 컴포넌트 구조의 생산 이외에, 컴포넌트 제조자에 의한 다수의 처리 단계들은 전체 기판에 관한 것이라는 사실과 연관되므로, 양 그룹의 처리 단계들은 생산 비용에 관해서 기판 크기에 의해 매우 특별하게 결정된다. 기판 크기는 컴포넌트마다 생산 비용에 매우 상당히 영향을 미치므로, 경제적으로 아주 중요하다.
그러나, 기판 직경의 확장은 주요한, 부분적으로 또는 전체적으로 새로운, 아직까지 알려지지 않은 기술적인 문제가 동반한다.
결국, 오직 기계적 처리(절단, 그라인딩, 래핑), 화학적 처리(에칭, 세정) 또는 그 밖의 사실상의 화학 기계적 처리(폴리싱), 및 또한 열 처리(에픽텍셜 코팅, 어닐링)인 모든 처리 단계들은, 철저한 재작업을 요구하고, 특히, 이것을 위해 사용되는 기계 및 설치(장비)에 관해서 철저한 재작업을 요구한다.
화학기계적 처리는 폴리싱 방법을 포함하며, 이 폴리싱 방법에서, 폴리싱 슬러리(예를 들어, 알칼리 실리카 졸)의 동작 및 공급을 이용하여 반도체 웨이퍼와 폴리싱 패드의 상대적인 움직임으로 인해서 재료 제거가 행해진다. 종래 기술은 일괄적인 양면 폴리싱(double-side polishing; DSP)과, 일괄 및 개별 웨이퍼 단면 폴리싱(지원하는 한 면 위에서의 폴리싱 처리 동안에 진공, 접착성 접합, 또는 접착에 의해 반도체 웨이퍼를 탑재함)을 기술한다.
종래 기술에 따른 기계적 처리 단계들은, 래핑("일괄"적으로 복수의 반도체 웨이퍼들의 동시적 양면 래핑), 작업물의 단면 클램핑을 이용하는 개별 반도체 웨이퍼의 단면 그라인딩(일반적으로, 반도체 웨이퍼의 양면의 순차적 단면 그라인딩으로서 수행됨, "단면 그라인딩", SSG, "순차적 SSG"), 또는 2개의 그라인딩 디스크 사이에서의 개별 반도체 웨이퍼의 동시적 양면 그라인딩(동시적 "더블 디스크 그라인딩", DDG)이다.
반도체 웨이퍼의 단면 그라인딩을 위한 방법 및 장치는 예를 들어 US 3,905,162와 또한 US 5,400,548 또는 EP 0955126에 공지되어 있다. 이 경우, 반도체 웨이퍼는 자신의 표면들 중 한 면에 의해 웨이퍼 홀더 상에 고정적으로 붙어있지만, 그 대향 표면은 웨이퍼 홀더에 의한 그라인딩 디스크에 의해 처리되고, 그라인딩 디스크는 회전하고 다른 표면으로 압력이 가해진다. 이 경우, 반도체 웨이퍼는 자신의 중심이 웨이퍼 홀더의 회전 중심에 실질적으로 대응하는 방식으로 반도체 홀더 상에 고정된다. 더욱이, 반도체 웨이퍼의 회전 중심이 그라인딩 디스크의 동작 영역 또는 에지 영역으로 압력을 가하는 방식으로 그라인딩 디스크가 위치되며, 여기서 에지 영역은 이(teeth)에 의해서 형성된다. 그리하여, 반도체 웨이퍼의 전체 표면은 그라인딩면에서 어떠한 움직임도 없이 그라운딩될 수 있다.
예를 들어 JP2000-280155A 및 JP2002-307303A에 기술된 바와 같은, 종래 기술에 따른 DDG 기계는, 서로 대향해서 놓여있는 2개의 그라인딩 휠들과 동일선상으로 배치된 회전축을 구비한다. 그라인딩 동작 동안에, 그라인딩 휠들 사이에 위치된 웨이퍼 형태의 작업물은 자신의 축으로 회전하는 2개의 그라인딩 휠들에 의해서 양면에서 동시에 처리되고, 이것이 링 형상화된 홀딩 및 회전 장치에 의해서 위치에 고정되는 동안 그 자신의 축으로 동시에 회전된다. 그라인딩 동작 동안에, 작업물의 최종 두께가 요구되는 범위에 도달할 때까지 2개의 그라인딩 휠들은 축방향으로 진행된다.
홀딩 및 회전 장치는 예를 들어 작업물의 에지에 맞물려 있는 마찰 휠들을 포함할 수 있다. 그러나, 이것은 또한 링 형상화된 방식으로 작업물을 둘러싸고 작업물의 주변에 가능성 있게 존재하는 스코어, 그루브 또는 노치에 맞물리는 장치일 수도 있다. 이러한 유형의 장치는 일반적으로 "노치 핑거"로서 언급된다. 작업물의 전체 영역을 처리하기 위해서, 그라인딩 휠의 연마재 그라인딩 세그먼트가 작업물의 중심 위에서 지속적으로 움직이는 원형 궤도를 기술하는 것과 같은 방식으로 작업물은 그라인딩 휠에 관하여 이끌어 진다.
이 경우에, 작업물은 일반적으로 고정된 위치에 있지 않지만, 작업물의 양면에 설치된, 이후에 "하이드로패드(hydropad)"로서 언급되는, 정압 베어링(Hydrostatic Bearing)을 위한 2개의 장치에 의해 축 방향의 위치에 유지된다. 이러한 유형의 장치들은 JP2000-280155A에 기술되어 있다. 종래 기술에 따라, 작업물을 마주보는 2개의 하이드로패드의 표면들은 평면 방식으로 구성되고, 서로 평행하게 배치된다. 각각의 하이드로패드는 복수의 정압 베어링들을 포함하고, 이들 사이에 정압 베어링을 위해 사용되는 매체(이후에, "하이드로 베어링 매체"로서 언급됨)를 방전하기 위한 그루브들 및 그라인딩 냉매가 배치된다.
특히 평면의 반도체 웨이퍼를 생성하기 위해서, 강제 로킹 또는 긍정적인 로킹 클램핑 없는 "프리 플로팅" 방식("프리-플로팅 처리", FFP)의 지속적인 포스 프리 방식으로 대개 반도체 웨이퍼들을 처리하는 이러한 처리 단계들에 특별한 중요성을 둔다. 예를 들어, MWS에서의 대안적인 부하 또는 온도 드리프트에 의해 생성되는 바와 같은 기복은, FFP에 의해서 특히 빠르게 제거되어 재료의 적은 손실을 가져온다.
종래 기술에 공지된 FFP는 그 중에서도 래핑, DDG 및 DSP를 포함한다.
DE 103 44 602 A1은 추가의 기계적 FFP 처리 방법을 개시하고, 이 방법에서, 복수의 반도체 웨이퍼들은 링 형상화된 외주 및 링 형상화된 내주 구동 링으로 인해서 회전하게 되는 복수의 캐리어들 중 하나의 캐리어의 각각의 컷아웃에 놓여 있고, 그리하여 특정한 기하학적 경로에 의해 유지되며 결합 연마재를 이용하여 코팅된 2개의 회전 작업 디스크들 사이에서 재료 제거 방식으로 처리된다. 이 방법은 또한 "유성 패드 그라인딩" 또는 단순하게 PPG로 불려진다. 이 연마재는 예를 들어, US 6007407에 기술된 바와 같이, 사용되는 장치의 작업 디스크들에 부착된 필름 또는 "패드"로 구성된다.
단단한 재료가 연마재로서 사용된다. 예컨대, 다이아몬드, 탄화 규소(Silicon carbide; SiC), 입방붕소질화물(cubic boron nitride; CBN), 질화 규소(silicon nitride; Si3N4), 이산화 세륨(cerium dioxide; CeO2), 이산화 질코늄(zirconium dioxide; ZrO2), 커런덤(corundum)/산화알루미늄(aluminum oxide)/사파이어(sapphire)(Al2O3) 및 수십 마이크로미터에 이르는 입자 크기를 갖는 많은 기타 다른 세라믹들이 연마재로서 사용된다. 실리콘 처리에 있어서, 구체적으로는 다이아몬드가 바람직하고, 더욱이 Al2O3, SiC 및 ZrO2도 또한 바람직하다. 다이아몬드는 연마재 바디의 세라믹, 금속 또는 합성수지 매트릭스 내에 - 개별적인 분자 또는 집합체를 형성하기 위해 세라믹, 금속 또는 합성수지의 제1 결합으로 인해서 결합된 분자로서 - 통합된다.
더욱이, DE 103 44 602 A1는 결합 연마재를 포함하는 다수의 연마제 바디가 작업 디스크에 부착되거나, 연마재가 층에 결합되거나, 이러한 유형의 "패드" 및 패드들이 작업 디스크에 부착되는 방법을 개시한다. 더욱이, 정전기 또는 자기 방식으로, 진공, 스크루잉, 커버링으로 인해서 또는 훅 및 루프 패스닝으로 인해서 작업층에 고정된다(예컨대, US 6019672 A 참조).
가끔씩, 작업층들은 패드 또는 적층 시트로서 구현된다(US 6096107 A, US 6599177 B2).
작업물과 접촉하는 엘리베이티드 영역(elevated region)과, 냉각 윤활제가 공급될 수 있고 연마재 슬러리 및 이용한 입자가 방전될 수 있는 리세스 영역을 포함하는, 구조화 표면을 갖는 시트들이 또한 공지되어 있다. 이러한 방식으로 구조화된 연마재 툴(연마재 패드)은 예를 들어 US 6007407 A에 개시되어 있다. 여기서, 연마재 패드는 뒷면에 자가접착식으로 되어 있고, 이것은 작업 디스크 상에서 연마재 툴의 간단한 변경을 허용한다.
래핑, DSP 및 PPG의 처리 방법들을 수행하기 위한 적합한 장치들은 근본적으로 링 형상화된 상위 작업 디스크 및 하위 작업 디스크 및 롤링 장치를 포함하고, 이 롤링 장치는 링 형상화된 작업 디스크의 내부 에지 및 외부 에지 상에 배치된 치형 링을 포함한다. 상위 작업 디스크 및 하위 작업 디스크와 내부 치형 링 및 외부 치형 링은 중심이 같게 배치되고, 동일선상의 구동 축을 갖는다. 작업물은 롤링 장치에 의해 처리되는 동안에 2개의 작업 디스크들 사이에서 이동되는 소위 "캐리어"라 불리는, 외부에서 치형화되는 얇은 가이드 케이지 내에 도입된다.
PPG의 경우, 작업 디스크는 전술한 바와 같이, 고정적인 결합 연마재를 갖는 작업층을 포함한다.
래핑의 경우, 캐스트 재료, 일반적으로 스틸 캐스팅, 예컨대 구상흑연주철로 구성된, 소위 래핑판으로 불리는, 작업 디스크가 사용된다. 철과 탄소 이외에, 이들은 상이한 농도로 된 다수의 비철금속을 포함한다.
DSP의 경우, 작업 디스크는 폴리싱 패드로 커버링되고, 여기서 폴리싱 패드는 예를 들어 열가소성 폴리머 또는 열경화성 폴리머로 구성된다. 폴리머가 가득 차 있는 발포 판 또는 펠트 또는 섬유 기판이 또한 적합하다.
래핑 및 DSP의 경우, 래핑 물질 및 폴리싱 물질 각각은, 부가적으로 공급되지만, PPG의 경우는 아니다.
래핑의 경우, 기름, 알콜 및 글리콜은, 또한 슬러리로도 불리는 래핑 물질(연마용 물질 슬러리, 연마용 물질들)을 위한 캐리어 액체로서 공지되어 있다.
DSP의 경우, 실리카 졸이 적용되는 수성 폴리싱 물질이 공지되고, 이것은 알칼리인 것이 바람직하고, 적절하다면, 화학적 버퍼 시스템, 계면 활성제, 복합제, 알콜 및 실란올과 같은 추가물을 또한 포함한다.
반도체 웨이퍼의 생산은 결정으로부터 반도체 웨이퍼를 자르는 단계와, 그 다음의 복수의 재료 제거 처리 단계들을 포함한다. 이 처리 단계들은 반도체 웨이퍼의 가능한 가장 매끄러운 표면 및 평행한 면들을 획득하기 위해서, 또한 반도체 웨이퍼에 둥근 에지를 제공하기 위해서 필수적이다. 적절한 재료 제거 처리 단계들은 대개 반도체 웨이퍼의 에지 라운딩, 래핑 또는 양면 그라인딩, 에칭 및 폴리싱을 포함한다. 양면 그라인딩 및 제1 래핑과 같은 처리 단계들은 웨이퍼 표면에 손상을 가하고, 이러한 손상은 다음 단계들(에칭, 폴리싱)에서 높은 재료 제거를 필요하게 만든다.
결정 손상은 반도체 웨이퍼의 미세 그라인딩으로 줄어들 수 있다. 즉, 미세 입자 크기를 갖는 그라인딩 디스크를 이용하여 표면 그라인딩을 함으로써 손상을 줄일 수 있다. 그 다음의 에칭 동안에, 보다 적은 재료 제거가 필요하다. 이상적인 의도는 에칭 단계를 완전히 없애는 것이다. 이와 같이 축소된 에칭 단계는 대개 에칭과 연관되는 반도체 웨이퍼의 평탄화의 장애가 줄어들고, 차례로 보다 적은 재료 제거가 그 다음의 폴리싱 단계에서 필요하게 된다는 효과를 갖도록 의도된다. 이러한 유형의 미세 그라인딩 방법은 DE 102 005 012 446 A1에 기술되어 있다.
그러나, 미세 그라인딩은 또한 기하학적으로 불리한 영향을 미치고, 구체적으로는 나노토폴로지(nanotopology)에도 불리한 영향을 미치며, 이것은 추가의 소형화 동안에(로드맵, 설계 규칙), 이들 2개의 파라미터들로 만들어진 지속적인 증가 요건들 때문에 점점 더 문제가 되고 있다. 나노토폴로지는 대개 2 mm x 2 mm의 영역을 갖는 제곱 측량 윈도우에 관해서, 높이 변동량 PV(= "피크 대 밸리")로서 표현된다. 더욱이, 회전 웨이퍼 홀더 및 회전 디스크 상에 자리하고 있는 웨이퍼가 서로 서로에 전달되는 전형적인 미세 그라인딩 처리는 현재 상황에 따라 450 mm 웨이퍼 상에 작용하는 힘들을 고려하여 용이하게 사용될 수 없다.
이러한 문제들을 고려하여, 발명자는 반도체 웨이퍼를 생성하기 위한 적합한 프로세스 순서를 이용하는 물체 및 이전에 사용된 미세 그라인딩의 불리한 점과 전형적인 거친 그라인딩 단계(PPG, DDG)의 불리한 점과 래핑의 불리한 점을 억제하고 동시에 450 mm에 적합한 새로운 처리 단계들을 만들어 냈다.
본 발명은 반도체 웨이퍼를 동시에 양면 처리하기 위한 방법으로 실시되고, 이 반도체 웨이퍼는 롤링 장치로 인해서 회전하게 되는 복수의 캐리어들 중 하나의 캐리어의 컷아웃(cutout)에서 자유롭게 이동 가능한 방식으로 놓여있음으로써, 사이클로이드 궤적을 따라 이동되며, 이 반도체 웨이퍼는 2개의 회전하는 링 형상화된 작업 디스크들 사이에서 재료 제거 방식으로 처리되고, 각각의 작업 디스크는 연마 재료를 포함하는 작업층을 포함하며, 어떠한 연마 재료도 포함하지 않는 알칼리성 매체가 처리 동안에 공급된다.
본 발명은 또한 반도체 웨이퍼를 생성하기 위한 방법에 의해서 실시되고, 이 방법은,
a) 반도체 재료에 원통형으로 그라운딩된(ground) 로드를 제공하고,
b) 이 로드로부터 반도체 웨이퍼를 자르고,
c) 이 반도체 웨이퍼의 에지를 라운딩(rounding)하고,
d) 이 반도체 웨이퍼의 2개의 표면을 처리하고,
e) 이 반도체 웨이퍼를 세정하며,
f) 이 반도체 웨이퍼의 2개의 면을 폴리싱(polishing)하는 것을 포함한다. 반도체 웨이퍼의 양면을 화학적으로 그라인딩(grinding)하는 적어도 하나의 단계는, 반도체 웨이퍼가 롤링 장치로 인해서 회전하게 되는 복수의 캐리어들 중 하나의 캐리어의 컷아웃에서 자유롭게 이동 가능한 방식으로 놓여있음으로써, 사이클로이드 궤적을 따라 이동되는 방식으로 실시되고, 반도체 웨이퍼는 2개의 회전하는 링 형상화된 작업 디스크들 사이에서 재료 제거 방식으로 처리되고, 각각의 작업 디스크는 연마재료를 포함하는 작업층을 포함하며, 어떠한 연마 재료도 포함하지 않는 알칼리성 매체가 처리 동안에 작업 디스크 및 반도체 웨이퍼 사이에 공급된다.
제조 순서에서 화학적 그라인딩을 이용하기 위한 바람직한 영역들은,
a) 기계적인 거친 제거, 즉 DDG, PPG 및 래핑의 이전 방법들을 교체하거나,
b) 기계적인 미세 제거, 즉 전형적인 미세 그라인딩의 이전 단계들 교체하거나,
c) a)와 b)의 조합을 제공한다. 오직 기계적 재료 제거는 c)의 경우에 더 이상 발생하지 않는다. 그러면, 반도체 웨이퍼의 표면을 처리하는 모든 방법들은 화학적 처리(세정, 가능하게는 에칭) 및 사실상의 화학 기계적 처리(폴리싱)이다(반도체 웨이퍼의 에지의 여전히 필수적인 기계적 처리, 즉 에지 라운딩과는 별도).
본 발명에 따르면, 기존의 미세 그라인딩의 불리한 점과 전형적인 거친 그라인딩 단계(PPG, DDG)의 불리한 점과 래핑의 불리한 점을 억제하는 것이 가능하고, 동시에 450 mm에 적합한 새로운 처리 단계들을 이용하는 것이 가능하다.
도 1은 화학적 그라인딩 동안에 알칼리성 연마재 매체의 pH 값과, 제거 속도 및 온도 사이의 관계를 예시한다.
다음의 제조 순서는 본 발명의 콘텍스트에 특히 바람직하다; 모든 순서에서, CZ(쵸크랄스키) 또는 FZ(플롯 존)으로 인해서 성장한 로드형 결정 및 원통형 그라운드는 시작 생성물로서 존재한다.
a) 와이어 절단(sawing) - 에지 라운딩 - 화학적 그라인딩(거칠게) - 세정 - 에지 라운딩 - 레이저 마크 - 에칭 - 양면 폴리싱(DSP) - 에지 폴리싱
b) 와이어 절단 - 양면 거친 그라인딩(DDG) - 에지 라운딩 - 레이저 마크 - 화학적 그라인딩(미세) - 세정 - 양면 폴리싱 - 에지 폴리싱
c) 와이어 절단 - 에지 라운딩 - 양면 거친 그라인딩(PPG) - 세정 - 에지 라운딩 - 레이저 마크 -화학적 그라인딩(미세) - 세정 - 양면 폴리싱 - 에지 폴리싱
d) 와이어 절단 - 에지 라운딩 - 래핑 - 세정 - 에지 라운딩 - 레이저 마크 - 화학적 그라인딩(미세) - 에칭 - DSP - 에지 폴리싱
e) 와이어 절단 - 에지 라운딩 - 래핑 - 세정 - 에지 라운딩 - 레이저 마크 - 미세 그라인딩 - 화학적 그라인딩(미세) - 세정 - DSP - 에지 폴리싱
f) 와이어 절단 - 에지 라운딩 - 화학적 그라인딩(거칠게) - 세정 - 에지 라운딩 - 레이저 마크 - 화학적 그라인딩(미세) - 세정 - DSP - 에지 폴리싱
이러한 바람직한 순서는 대개 2단계로 나눠진 에지 라운딩 단계를 포함한다. 이것은 예컨대 제1 거친 그라인딩 단계 및 제2 미세 그라인딩 단계를 포함할 수 있다. 그러나, 이것은 오직 하나의 에지 라운딩 단계만을 제공하는 것과 동일하게 바람직하고, 이 단계는 기계적 거친 그라인딩, 래핑, 또는 화학적 거친 그라인딩 단계 전 또는 후에 수행될 수 있다.
순서에서 세정 단계가 언급되면, 미미하지 않은 재료 제거를 이끄는 에칭 단계는 배제된다. 래핑 단계 또는 화학적 그라인딩 단계 이후의 세정 단계는, 처리된 웨이퍼에서 래핑 슬러리 또는 연마재의 잔여물들을 없애는 역할을 한다. 가능한 손상을 제거하기 위한 재료 제거는 제공되지 않는다.
에지 폴리싱 이후에, 예시적인 순서에, 추가의 처리 및 취급 단계들이 발생할 수 있다. 예컨대, 벌크에 특정한 결점 성질(내부 게터, 무결함 영역, BMD 밀도)을 설정하기 위해서, 소프트 폴리싱 패드를 이용하는 화학 기계적 헤이즈 프리 연마(CMP), 에픽택셜층의 증착 또는 그 외에 열처리(어닐, RTA) 단계들이 발생할 수 있다.
각각의 경우에, 시작점은 원통형으로 그라운딩된 반도체 재료 로드이다. 바람직하게, 단결정 실리콘이 수반된다.
단결정 실리콘은, 큰 직경(>= 300 mm)을 갖는 실리콘 로드의 경우에 특히, 소위 쵸크랄스키(CZ)로 불리는 방법으로 인해서 대개 성장된다. 이것은 석영 도가니에 용해된 실리콘의 표면에 시드 결정을 가져오는 것과 그것을 위로 천천히 잡아당기는 것을 수반한다. 이 경우에, 우선적으로 넥이 생성되고, 당김 속도는 줄어들면서 원추형 영역이 형상화되며, 결정의 원통형 영역 내로 합쳐진다.
단결정의 당김 이후에, 시작 및 종료 원뿔은 잘려지는 것이 바람직하다. 그러면, 결정 조각은 정의된 결정 방향에 평행하게 원통형으로 그라운딩된다. 이 경우에, 단결정 조각은 원하는 결정 방향이 끝에서 적용되는 압력 부재에 의해서 정의되는 방식으로 배치된다. 지향하는 원통형 그라인딩을 위한 대응 방법 및 적절한 장치들이 유럽 특허 명세서 EP 0 962 284 B1에 개시되어 있다.
본 발명에 따른 프로세서 순서의 단계 b)에 따라, 원통형으로 그라운딩된 단결정은 웨이퍼로 잘려진다.
이러한 목적을 위해 와이어 소우가 이용되는 것이 바람직하다. 와이어 절단 동안에, 다수의 웨이퍼들은 한 작업 동작에서 결정 조각으로부터 잘려진다. US-5,771,876은 이와 같은 와이어 소우의 기능적 원리를 기술한다.
와이어 소우는 약 2개 이상의 와이어 가이드 또는 편향 롤들을 감고있는 절단 와이어에 의해 형성된 와이어 갱(wire gang)을 갖는다. 이 절단 와이어는 연마재 코팅으로 코팅될 수 있다. 고정적인 결합 연마 입자가 없는 절단 와이어를 갖는 와이어 소우를 이용할 때, 연마 입자는 슬라이싱 프로세스 동안에 슬러리의 형태로 공급된다. 슬라이싱 프로세스 동안, 테이블에 고정된 결정 조각은 절단 와이어가 서로 나란히 평행하게 놓여있는 와이어 섹션의 형태로 배치된 와이어 갱을 통해 관통한다. 와이어 갱의 관통은 테이블과 와이어 갱 사이의 상대적인 움직임으로 인해서 초래되며, 상기 상대적인 움직임은 피드 디바이스로 인해서 실현되고, 결정 조각을 (테이블에 앞서) 와이어 갱 쪽으로 또는 와이어 갱을 결정 조각 쪽으로 이끈다.
에지 라운딩은 본 발명에 따른 프로세스 순서의 단계 c)에서 실시된다.
이 경우에, 배향 노치 또는 웨이퍼 에지의 대체로 직선의 평탄화("평탄")와 같은 임의의 기존 기계적 마킹을 포함하는 반도체 웨이퍼의 에지가 처리된다(또한, "에지-노치-그라인딩"). 프로파일 그라인딩 디스크를 이용하는 전형적인 그라인딩 단계들, 지속적인 또는 주기적인 툴 개선을 이용하는 벨트 그라인딩 방법 또는 집적 에지 라운딩 방법(한 단계에서의 에지 그라인딩 및 에지 폴리싱)이 이러한 목적을 위해 사용된다.
이러한 에지 라운딩 방법은 비처리된 상태에 있는 에지가 특히 균열에 민감하고, 반도체 웨이퍼가 에지 영역에서 가벼운 압력 및/또는 온도 부하에 의해서도 손상될 수 있기 때문에 필수적이다.
본 발명에 따른 순서의 단계 e)는, 세정 단계를 포함하고, 이 세정 단계는 제조 순서의 여려 면에서 필수적일 수 있다. 예를 들면, 이와 같은 세정 단계는 대개 DSP 전/후에 발생한다.
반도체의 양면은 본 발명에 따른 이러한 순서의 단계 f)에서 폴리싱된다.
이 경우에, 전형적인 DSP가 수반되는 것이 바람직하다.
이것은 또한 헤이즈 프리 방식으로 반도체 웨이퍼의 한면을 폴리싱하기 위해서 CMP 폴리싱 프로세스가 뒤따를 수 있다.
마찬가지로, 이 시점에서, DSP 대신에, CMP 폴리싱 패드와 대조적으로, 세륨, 실리카 등과 같은 결합 연마용 물질을 포함하는 특정한 폴리싱 패드를 이용하여 순차적으로 반도체의 양면을 처리하는 것이 바람직하다. 웨이퍼의 전면 및 후면의 순차적 처리는 450 mm 웨이퍼의 경우에 특히 유리하다.
반도체 웨이퍼의 양면의 처리는, 본 발명에 따른 순서의 단계 d)에서 주장된다.
바람직하게, 이것은 래핑 단계 또는 양면 그라인딩 단계(PPG 또는 DDG)를 수반한다.
그러나, 기계적 및 화학적으로 동작하는 화학적 거친 그라인딩 단계가 또한 수반될 수 있다.
본 발명에 따라, 적어도 하나의 화학적 그라인딩 단계를 제공하는 것은 필수적이다.
이것은 예시적인 순서에서 화학적 그라인딩 단계(미세)로서 언급된, 화학적 미세 그라인딩 단계를 수반할 수 있다. 그러나, 화학적 거친 그라인딩 단계를 제공하는 것이 또한 바람직하다. 그러면, 후자는 본 발명에 따른 제조 순서의 단계 d)에 대응하는 것이 바람직하고, DDG, PPG 또는 래핑을 대신한다.
종래 기술에서, 반도체 웨이퍼는 오직 기계적 동작을 이용하는 그라인딩 방법에 의해서 또는 래핑에 의해서 DSP 이전에 처리되었다.
오직 기계적 제거 행위 및 결과적 고효율적인 힘 때문에, 결정 격자에 대한 상당한 손상이 표면에서 그리고 표면 근처의 인접층에서 발생하고, 이것은 예컨대, DSP 이전에 부가적인 질높은 기계적 그라인딩 프로세스(예컨대, 미세 그라인딩)와 결합하여 에칭 프로세스 및 긴 제거 폴리싱 시간(DSP) 또는 축소된 에칭 프로세스와 같은 다음 단계들을 필요하게 만든다.
본 발명은, 예컨대 결합 입자를 이용하는 그라인딩의 형태인 기계적 제거 단계와 알칼리 작용을 이용하는 화학적 수단인 화학적 제거 단계를 동시에 결합하는 경우에, 표면 근처에 있는 결정 격자의 층들이 화학적으로 상호작용하여 이것에 의해서 약화되며, 적은 기계적 힘의 작용이 결정층을 제거하기 위해서 요구되는 효과를 갖기 때문에, 제거의 기계적 부분(압력, 분자 크기)은 대응하게 줄어든다는 사실에 기초한다.
화학적 그라인딩 단계를 수행하기 위한 바람직한 화학 물질은 알칼리성 완충액이다.
알칼리성 매체의 pH 값은 11.8 내지 12.5의 범위에서 변하는 것이 바람직하다.
바람직하게, 알칼리성 매체는 탄산나트륨(Na2CO3), 탄산칼륨(K2CO3), 수산화나트륨(NaOH), 수산화칼륨(KOH), 수산화암모늄(NH4OH), 테트라메틸 수산화암모늄(TMAH) 또는 이들의 임의의 희망하는 혼합물과 같은 화합물을 포함한다.
탄산칼륨의 사용이 특별히 바람직하다.
바람직하게, K2CO3 용액은 예컨대 KOH 또는 TMAH와 같은 기타 다른 알칼리 성분과 결합하여 이용된다.
화학적 완충액의 첨가는 중량측면에서 적어도 0.2%이어야 한다.
중량 비율은 4-10%인 것이 특히 바람직하다.
더욱이, 알칼리성 매체는 예를 들어 습윤제 및 계면 활성제와 같은 표면 활성 첨가제, 보호 콜로이드처럼 동작하는 안정제, 방부제, 살생물제, 알콜 및 착화제와 같은 하나 이상의 추가적 첨가제를 포함할 수 있다.
작업 디스크의 작업층의 연마용 물질은 기판 재료(반도체 재료, 예컨대 실리콘) 를 기계적으로 제거하는 재료로 구성된다.
바람직하게, 연마용 물질은 알루미늄, 세륨, 지르코늄 및 실리콘 요소들의 산화물로 구성된 군으로부터 선택된다.
연마용 물질로서 다이아몬드, 붕소 질화물 또는 탄화 규소의 사용이 마찬가지로 바람직하다.
화학적 그라인딩이 거친 그라인딩 단계로서 실시되면, 2000개 보다 적은 특히 200 - 2000개의 입자 크기를 갖는 연마재를 포함하는 작업층이 사용된다(일본 산업 표준 JIS R 6001:1998에 따른 입자 크기 메시).
화학적 그라인딩이 미세 그라인딩 단계로서 실시되면, 2000개 또는 미세한 특히 2000-8000개의 미세 입자 크기를 갖는 연마재를 포함하는 작업층이 사용된다.
작업층은 작업 디스크에 부착된 패드의 형태로 사용될 수 있고, 그 패드에 결합된 연마용 물질을 포함한다.
특히, 적합한 연마 패드는 복제 미세구조에 의해 형상화된 표면 토포그래피를 갖는다. 이 미세구조("포스트")는 예를 들어 원통형 또는 다각형을 갖는 기둥의 형태 또는 피라미드 또는 절두 피라미드의 형태를 갖는다.
이러한 유형의 폴리싱 패드는 상업적으로 이용 가능하다. 이와 같은 폴리싱 패드의 보다 상세한 설명은 예를 들어 WO 92/13680 A1 및 US 2005/227590 A1에 포함되어 있다.
이와 같은 기계 화학적 제가 단계는 예컨대 중요한 기하학적인 구조의 제조와 같은 그라인딩 기술의 긍정적인 속성을 그것과 함께 연관된 약점(높은 손상)의 제거를 결합한다.
이것은 추가 비용이 드는 프로세스 단계들(에칭 또는 미세 그라인딩 + 축소된 에칭)을 생략하거나 이러한 단계들을 상당히 줄이므로 기하학(에칭) 상에서 그것의 부정적인 영향 및 웨이퍼의 나노터폴러지(에칭)를 제거하는 것을 가능하게 한다.
특히, 예컨대 450 mm의 직경을 갖는 큰 웨이퍼를 처리할 때, 최적화된 매체 공급기를 이용하는 수평으로 배향된 면 상에서의 진전이 없는 그라인딩은 큰 이점을 제공한다.
본 발명에 따라 폴리싱되는 적합한 기판, 특히 반도체 웨이퍼는 실리콘, 갈륨비소, SixGe1 -x, 사파이어 및 탄화규소와 같은 재료로 구성된다.
특히, 적합한 기판은 실리콘으로 구성된 반도체 웨이퍼들 및 그것들로부터 유도된 기판들이다. 실리콘으로 구성된 반도체 웨이퍼의 폴리싱될 전면은, 결정으로부터 반도체 웨이퍼의 슬라이싱 이후에, 반도체 웨이퍼의 래핑 이후에, 반도체 웨이퍼의 그라인딩 이후에, 반도체 웨이퍼의 에칭 이후에, 또는 이미 실시된 반도체 웨이퍼 폴리싱 이후에 발생하는 바와 같은 상태로 존재할 수 있다.
실리콘으로 구성된 반도체 웨이퍼로부터 유도된 기판은, 특히 층 구조물을 갖는 기판은, 예를 들어 에피택시에 의해 증착된 층을 갖는 반도체 웨이퍼, SOI("실리콘 온 인슐레이터") 기판 및 sSOI (스트레인 실리콘 온 인슐레이터) 기판 및 이들의 대응하는 중간 생성물(예컨대, SGOI = "실리콘-게르마늄 온 인슐레이터")을 의미하는 것으로 이해해야 한다.
또한, 중간 생성물은 특히 SOI 기판을 생성하는 동안에, 층들을 기타 다른 기판으로 이동시키는 도너 반도체 웨이퍼를 포함한다. 재사용될 수 있도록 하기 위해서, 층 이동에 의해서 커버되지 않는 도너 반도체 웨이퍼의 표면, 즉 비교적 거칠고 에지 영역에 특성 단계를 갖는 표면은 매끄럽게 되어야 한다.
기판의 폴리싱된 표면은 실리콘으로 구성되는 것뿐만 아니라, 실리콘으로 구성될 필요가 없다. 예를 들면, 갈륨 비소와 같은 III-V족 화합물 반도체 또는 실리콘과 갈륨으로 구성된 합금(SiXGe1-X)을 수반할 수 있다.
본 발명은 폴리싱이 주로 실제 태스크를 실행하도록, 즉 양호한 나노터폴러지를 보장하고 최적의 초기 기하학적 구조를 유지하는 동안 웨이퍼 표면의 최적화(스크래치로부터 해방, 결함으로부터 해방, 거칠기를 낮춤)하도록 뛰어난 기하학적 구조 및 최소 손상을 갖는 화학적으로 그라운딩된 웨이퍼의 형태인 최적의 전구체 생성물에 의해서, 최종 생성물에 필수적인 폴리싱 단계 상에서의 부담을 완화시키는 것을 가능하게 한다. 이것은 적절한 짧은 폴리싱 시간에 실현될 수 있다.
특히, 이 방법은 폴리싱 기계에서 관례상 사용되는 바와 같은 평면(폴리싱)판과 대응(폴리싱) 매체 분배기를 갖는 기계 유형에 적합하다. 전형적인 양면 폴리싱 기계가 전술한 방법에 특히 적합하다. 그러므로, 이 방법은 유성 운동학을 이용하는 화학적 양면 그라인딩로서 언급될 수 있다.
실시예
예를 들어 US 6602117 B1에 기술된 바와 같이 폴리싱 패드 안에 고정적으로 결합된 산화세륨(CeO2)의 연마 입자를 갖는 폴리싱 패드가 예시적인 실시예를 위해 사용되었다.
평균 입자 크기는 0.1-1 ㎛ 였다.
제거 테스트는 수평적으로 배향된 폴리싱판과 단일판 폴리싱 장치 상에서 화학 물질의 상이한 혼합물을 이용하여 수행되었다. 화학 물질의 상이한 혼합물은 상이한 pH 값으로 실현되고, 특히 알칼리성 매체의 pH 값에 대한 적합한 범위는 상이한 제가 비율을 평가함으로써 발견되도록 할 수 있다.
기계적 프로세스 파라미터들은 모든 실험에서 동일하였고, 표 1에서 발견될 수 있다.
실험은 Strasbaugh사의 "nHance 6EG" 유형의 폴리싱 기계 상에서 수행되었다.
폴리싱 압력
[psi]
구역 압력 1,2 [psi] 회전 속도 비율 캐리어/판 리테이너
링 접촉 압력[psi]
KOH
[ml/min]
K2CO3
[ml/min]
pH
4 2:2 33:30 2 - 300
(0.2 w% K2CO3)
11.13
4 2:2 33:30 2 - 300
(4.0 w% K2CO3)
11.82
4 2:2 33:30 2 300
(0.03 w% KOH)
300
(4.0 w% K2CO3)
12.16
4 2:2 33:30 2 300
(0.08 w% KOH)
300
(4.0 w% K2CO3)
12.46
Strasbaugh사의 폴리싱 기계는 하나의 폴리싱 패드 및 하나의 폴리싱 헤드를 갖는 하나의 폴리싱판을 구비하고, 이 폴리싱판은 반도체 웨이퍼를 완전히 자동적으로 처리한다. 폴리싱 헤드는 카대닉하게 탑재되고, "후면 패드"로 코팅된 고정 기초판, 및 탈착 가능한 리테이너 링을 포함한다. 기초판에 있는 홀을 통하여, 공기 쿠션이 내부 구역 및 외부 구역인 2개의 동심원 압력 구역에서 확립될 수 있고, 폴리싱 동안에 반도체 웨이퍼는 이 공기 쿠션 상에 떠있다. 압력은 반도체 웨이퍼와 접촉시에 폴리싱 패드를 가정하여 그것을 평면에서 유지하기 위해서 압축된 공기 벨로우즈에 의해서 이동 가능한 리테이너 링에 인가될 수 있다.
도 1은 화학적 그라인딩 동안에 알칼리성 연마재 매체의 pH 값과, 제거 속도 및 온도 사이의 관계를 예시한다.
참조 번호 1은 웨이퍼 상에서의 평균 제거 속도를 도시하고, 참조 번호 2는 웨이퍼 중심에서의 제거 속도를 도시하며, 각각의 경우는 ㎛/min단위 이다.
11.8 내지 12.5의 pH 값이 특별히 높은 제거 속도를 이끄는 것으로 발견된다. 이 pH 값의 범위에 있는 알칼리성 용액이 사용되면, 제거의 기계적인 부분(그라인딩 제거)이 축소될 수 있고, 따라서 결정 격자에 최소 손상을 야기시킬 수 있다.
11.8 내지 12.5의 pH 값은 한편으로는 KOH(중량은 0.03 또는 0.05%)의 첨가에 의해 실현되고, 다른 한편으로는 K2CO3(중량은 4%)의 첨가에 의해 실현된다.
낮은 pH 값(pH < 11.8)을 갖는 용액의 경우에, 용액에는 K2CO3(중량은 0.2 또는 0.4%)가 배타적으로 포함되었다. 알칼리성 매체의 유속은 각각의 경우에 300 ml/min이었다.
1: 웨이퍼 상에서의 평균 제거 속도
2: 웨이퍼 중심에서의 제거 속도

Claims (20)

  1. 반도체 웨이퍼를 동시에 양면 처리하기 위한 방법으로서,
    상기 반도체 웨이퍼는 롤링 장치로 인해서 회전하게 되는 복수의 캐리어들 중 하나의 캐리어의 컷아웃(cutout)에서 자유롭게 이동 가능한 방식으로 놓여있음으로써, 사이클로이드 궤적(cycloidal trajectory)을 따라 이동되며, 상기 반도체 웨이퍼는 2개의 회전하는 링 형상화된 작업 디스크들 사이에서 재료 제거 방식으로 처리되고, 각각의 작업 디스크는 연마 재료를 포함하는 작업층을 포함하고, 어떠한 연마 재료도 포함하지 않는 알칼리성 매체가 상기 처리 동안에 공급되고,
    상기 알칼리성 매체는 탄산나트륨(Na2CO3), 탄산칼륨(K2CO3), 수산화나트륨(NaOH), 수산화칼륨(KOH), 수산화암모늄(NH4OH), 테트라메틸 수산화암모늄(TMAH) 또는 이들의 혼합물을 포함하는 화합물의 수용액을 포함하며,
    상기 수용액의 pH 값은 11.8 내지 12.5이고, 상기 수용액 내에서 상기 화합물의 중량 비율은 0.2 내지 10%인 것인, 반도체 웨이퍼를 동시에 양면 처리하기 위한 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 수용액 내에서 상기 화합물의 중량 비율은 4 내지 10%인 것인, 반도체 웨이퍼를 동시에 양면 처리하기 위한 방법.
  5. 제1항 또는 제4항에 있어서, 상기 작업층은 알루미늄, 지르코늄, 세륨, 및 실리콘으로 구성된 군(group) 중의 하나 이상의 산화물들로부터 선택된 연마용 물질을 포함하는 것인, 반도체 웨이퍼를 동시에 양면 처리하기 위한 방법.
  6. 제1항 또는 제4항에 있어서, 상기 작업층은 탄화 규소, 붕소 질화물 및 다이아몬드로 구성된 군으로부터 선택된 하나 이상의 단단한 재료들의 입자들을 포함하는 것인, 반도체 웨이퍼를 동시에 양면 처리하기 위한 방법.
  7. 제1항 또는 제4항에 있어서, 상기 반도체 웨이퍼는 300 mm 또는 그 이상의 직경을 갖는 실리콘 웨이퍼인 것인, 반도체 웨이퍼를 동시에 양면 처리하기 위한 방법.
  8. 반도체 웨이퍼를 생성하기 위한 방법으로서,
    a) 반도체 재료에 원통형으로 그라운딩된(ground) 로드를 제공하고,
    b) 상기 로드로부터 반도체 웨이퍼를 자르고,
    c) 상기 반도체 웨이퍼의 에지를 라운딩(rounding)하고,
    d) 상기 반도체 웨이퍼의 2개의 표면을 처리하고,
    e) 상기 반도체 웨이퍼를 세정하며,
    f) 상기 반도체 웨이퍼의 2개의 면을 폴리싱(polishing)하는 것
    을 포함하고, 상기 반도체 웨이퍼의 양면을 화학적으로 그라인딩(grinding)하는 적어도 하나의 단계는, 상기 반도체 웨이퍼가 롤링 장치로 인해서 회전하게 되는 복수의 캐리어들 중 하나의 캐리어의 컷아웃에서 자유롭게 이동 가능한 방식으로 놓여있음으로써, 사이클로이드 궤적을 따라 이동되는 방식으로 실시되고, 상기 반도체 웨이퍼는 2개의 회전하는 링 형상화된 작업 디스크들 사이에서 재료 제거 방식으로 처리되고, 각각의 작업 디스크는 연마 재료를 포함하는 작업층을 포함하고, 어떠한 연마 재료도 포함하지 않는 알칼리성 매체가 상기 처리 동안에 상기 작업 디스크 및 상기 반도체 웨이퍼 사이에 공급되고,
    상기 알칼리성 매체는 탄산나트륨(Na2CO3), 탄산칼륨(K2CO3), 수산화나트륨(NaOH), 수산화칼륨(KOH), 수산화암모늄(NH4OH), 테트라메틸 수산화암모늄(TMAH) 또는 이들의 혼합물을 포함하는 화합물의 수용액을 포함하며,
    상기 수용액의 pH 값은 11.8 내지 12.5이고, 상기 수용액 내에서 상기 화합물의 중량 비율은 0.2 내지 10%인 것인, 반도체 웨이퍼를 생성하기 위한 방법.
  9. 삭제
  10. 삭제
  11. 제8항에 있어서, 상기 수용액 내에서 상기 화합물의 중량 비율은 4 내지 10%인 것인, 반도체 웨이퍼를 생성하기 위한 방법.
  12. 제8항 또는 제11항에 있어서, 상기 작업층은 알루미늄, 지르코늄, 세륨, 및 실리콘으로 구성된 군(group) 중의 하나 이상의 산화물들로부터 선택된 연마용 물질을 포함하는 것인, 반도체 웨이퍼를 생성하기 위한 방법.
  13. 제8항 또는 제11항에 있어서, 상기 작업층은 탄화 규소, 붕소 질화물 및 다이아몬드로 구성된 군으로부터 선택된 하나 이상의 단단한 재료들의 입자들을 포함하는 것인, 반도체 웨이퍼를 생성하기 위한 방법.
  14. 제8항 또는 제11항에 있어서, 상기 반도체 웨이퍼는 300 mm 또는 그 이상의 직경을 갖는 실리콘 웨이퍼인 것인, 반도체 웨이퍼를 생성하기 위한 방법.
  15. 제8항 또는 제11항에 있어서, 상기 단계 c)에 따른 상기 반도체 웨이퍼의 상기 에지를 라운딩하는 처리 이후에, 상기 반도체 웨이퍼의 양면을 화학적으로 그라운딩하고, 상기 작업층은 2000개 보다 적은 입자를 갖는 것인, 반도체 웨이퍼를 생성하기 위한 방법.
  16. 제8항 또는 제11항에 있어서, 상기 단계 c)에 따른 상기 반도체 웨이퍼의 상기 에지를 라운딩하는 처리는 상기 단계 d) 이후에 실시되고, 상기 단계 d)에 따른 처리는 알칼리성 매체의 공급 없이 거친 입자를 갖는 그라인딩 디스크를 이용하는 동시적 양면 그라인딩에 대응하고, 이런 식으로 양면이 그라운딩되고 에지가 라운딩된 상기 반도체 웨이퍼는 화학적으로 양면이 그라운딩되며, 상기 작업층은 2000개 내지 8000개의 입자를 갖는 것인, 반도체 웨이퍼를 생성하기 위한 방법.
  17. 제16항에 있어서, 상기 단계 c)에 따른 에지 라운딩은, 상기 단계 d) 이전 및 이후 모두에서 실시되는 것인, 반도체 웨이퍼를 생성하기 위한 방법.
  18. 제16항에 있어서, 상기 동시적 양면 그라인딩은 반도체 웨이퍼의 양면에 대한 래핑(lapping)으로 대체되는 것인, 반도체 웨이퍼를 생성하기 위한 방법.
  19. 제18항에 있어서, 상기 반도체 웨이퍼의 양면을 화학적으로 그라인딩하는 처리 이전에, 상기 반도체 웨이퍼의 양면을 그라인딩하는 처리는 2000개 내지 8000개의 입자를 갖는 그라인딩 디스크에 의해 실시되고, 어떠한 알칼리성 매체도 이 그라인딩 단계 동안에 공급되지 않는 것인, 반도체 웨이퍼를 생성하기 위한 방법.
  20. 제8항 또는 제11항에 있어서, 상기 단계 d)에서 상기 반도체 웨이퍼의 양면은 화학적으로 그라운딩되며, 상기 작업층은 2000개보다 적은 입자를 갖고, 상기 단계 c)에 따른 에지 라운딩 단계는 상기 단계 d) 이전 및 이후 모두에서 실시되고, 이런 식으로 양면이 그라운딩되고 에지가 라운딩된 상기 반도체 웨이퍼는 두 번째로 화학적으로 양면이 그라운딩되며, 상기 작업층은 2000개 내지 8000개의 입자를 갖는 것인, 반도체 웨이퍼를 생성하기 위한 방법.
KR1020100031421A 2009-06-17 2010-04-06 반도체 웨이퍼의 양면을 화학적으로 그라인딩하는 방법 KR101303552B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009025242A DE102009025242B4 (de) 2009-06-17 2009-06-17 Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102009025242.8 2009-06-17

Publications (2)

Publication Number Publication Date
KR20100135649A KR20100135649A (ko) 2010-12-27
KR101303552B1 true KR101303552B1 (ko) 2013-09-03

Family

ID=43217608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100031421A KR101303552B1 (ko) 2009-06-17 2010-04-06 반도체 웨이퍼의 양면을 화학적으로 그라인딩하는 방법

Country Status (6)

Country Link
US (1) US8376810B2 (ko)
JP (1) JP5697368B2 (ko)
KR (1) KR101303552B1 (ko)
CN (1) CN101954620A (ko)
DE (1) DE102009025242B4 (ko)
TW (1) TWI427690B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029355A (ja) * 2009-07-24 2011-02-10 Sumco Corp レーザマーク付き半導体ウェーハの製造方法
US9064836B1 (en) * 2010-08-09 2015-06-23 Sandisk Semiconductor (Shanghai) Co., Ltd. Extrinsic gettering on semiconductor devices
JP2013045909A (ja) * 2011-08-25 2013-03-04 Sumco Corp 半導体ウェーハの製造方法
KR20150056633A (ko) * 2012-09-28 2015-05-26 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 개량된 미세연마 방법
CN113492399A (zh) * 2020-04-03 2021-10-12 重庆超硅半导体有限公司 一种减少抛光片表面划痕方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000015566A (ja) 1998-06-30 2000-01-18 Mitsubishi Materials Silicon Corp 半導体ウェーハの両面研磨装置
JP2001308038A (ja) * 2000-04-24 2001-11-02 Mitsubishi Materials Silicon Corp 両面研磨装置を用いた半導体ウェーハの研磨方法
KR20080007165A (ko) * 2006-07-13 2008-01-17 실트로닉 아게 복수의 반도체 웨이퍼의 동시 양면 연삭 방법과 현저한평탄성을 갖는 반도체 웨이퍼

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3807979A (en) * 1972-05-08 1974-04-30 Philadelphia Quartz Co Quaternary ammonium silicate for polishing silicon metal
US3905162A (en) 1974-07-23 1975-09-16 Silicon Material Inc Method of preparing high yield semiconductor wafer
FR2564360B1 (fr) * 1984-05-21 1986-10-17 Crismatec Machine d'usinage double face et dispositif de transmission de courant et de fluide entre une structure tournante et une structure non tournante
JPS63300852A (ja) * 1987-05-29 1988-12-08 Seiko Giken:Kk 光ファイバの端面研磨装置
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
DE4224395A1 (de) 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
US6019672A (en) 1994-09-08 2000-02-01 Struers A/S Grinding/polishing cover sheet for placing on a rotatable grinding/polishing disc
DE19519460A1 (de) 1995-05-26 1996-11-28 Wacker Siltronic Halbleitermat Drahtsäge und Verfahren zum Abtrennen von Scheiben von einem Werkstück
JP3923107B2 (ja) * 1995-07-03 2007-05-30 株式会社Sumco シリコンウェーハの製造方法およびその装置
CN2253268Y (zh) * 1995-09-12 1997-04-30 郝振亚 高精度双面立式研磨机
US5692950A (en) 1996-08-08 1997-12-02 Minnesota Mining And Manufacturing Company Abrasive construction for semiconductor wafer modification
AU4472997A (en) * 1996-10-15 1998-05-11 Nippon Steel Corporation Semiconductor substrate polishing pad dresser, method of manufacturing the same, and chemicomechanical polishing method using the same dresser
WO1998019301A1 (en) * 1996-10-28 1998-05-07 Hmt Technology Corporation Apparatus for polishing planar substrates between rotating plates
JP3292835B2 (ja) 1998-05-06 2002-06-17 信越半導体株式会社 薄板ワークの平面研削方法およびその研削装置
DE19825051A1 (de) 1998-06-04 1999-12-09 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zur Herstellung eines zylinderförmigen Einkristalls und Verfahren zum Abtrennen von Halbleiterscheiben
US6976904B2 (en) * 1998-07-09 2005-12-20 Li Family Holdings, Ltd. Chemical mechanical polishing slurry
US6214704B1 (en) * 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
JP3951496B2 (ja) 1999-03-30 2007-08-01 光洋機械工業株式会社 薄板円板状ワークの両面研削装置
US6234875B1 (en) * 1999-06-09 2001-05-22 3M Innovative Properties Company Method of modifying a surface
US6096107A (en) 2000-01-03 2000-08-01 Norton Company Superabrasive products
DE10004578C1 (de) 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
WO2001062436A1 (fr) * 2000-02-23 2001-08-30 Shin-Etsu Handotai Co., Ltd. Procede et appareil permettant de polir une partie circulaire exterieure a chanfrein d'une tranche
DE10196115B4 (de) 2000-04-24 2011-06-16 Sumitomo Mitsubishi Silicon Corp. Verfahren zum Polieren eines Halbleiterwafers
JP3456466B2 (ja) * 2000-04-27 2003-10-14 三菱住友シリコン株式会社 シリコンウェーハ用研磨剤及びその研磨方法
US6626736B2 (en) * 2000-06-30 2003-09-30 Ebara Corporation Polishing apparatus
US6361407B1 (en) * 2000-08-02 2002-03-26 Memc Electronic Materials, Inc. Method of polishing a semiconductor wafer
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
DE10058305A1 (de) * 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
DE10060697B4 (de) * 2000-12-07 2005-10-06 Siltronic Ag Doppelseiten-Polierverfahren mit reduzierter Kratzerrate und Vorrichtung zur Durchführung des Verfahrens
JP3617665B2 (ja) * 2001-01-29 2005-02-09 三菱住友シリコン株式会社 半導体ウェーハ用研磨布
KR100451937B1 (ko) * 2001-01-31 2004-10-22 주식회사 엘지 전자레인지의 전면시트의 제조방법 및 그것을 부착한전자레인지
JP2002307303A (ja) 2001-04-10 2002-10-23 Koyo Mach Ind Co Ltd 薄板円板状ワークの両面研削方法および装置
US6599177B2 (en) 2001-06-25 2003-07-29 Saint-Gobain Abrasives Technology Company Coated abrasives with indicia
DE10132504C1 (de) * 2001-07-05 2002-10-10 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
US6464562B1 (en) * 2001-12-19 2002-10-15 Winbond Electronics Corporation System and method for in-situ monitoring slurry flow rate during a chemical mechanical polishing process
US20030139122A1 (en) * 2002-01-24 2003-07-24 Lawing Andrew Scott Polishing pad for a chemical mechanical planarization or polishing (CMP) system
JP2004071833A (ja) * 2002-08-06 2004-03-04 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
KR101004525B1 (ko) * 2002-08-19 2010-12-31 호야 가부시키가이샤 마스크 블랭크용 글래스 기판 제조 방법, 마스크 블랭크제조방법, 전사 마스크 제조 방법, 반도체 디바이스제조방법, 마스크 블랭크용 글래스 기판, 마스크 블랭크,및 전사 마스크
KR20040098559A (ko) * 2003-05-15 2004-11-20 실트로닉 아게 반도체 웨이퍼의 연마 방법
US7354332B2 (en) * 2003-08-04 2008-04-08 Applied Materials, Inc. Technique for process-qualifying a semiconductor manufacturing tool using metrology data
DE10344602A1 (de) 2003-09-25 2005-05-19 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
JP4860192B2 (ja) * 2004-09-03 2012-01-25 株式会社ディスコ ウェハの製造方法
DE102005012446B4 (de) 2005-03-17 2017-11-30 Siltronic Ag Verfahren zur Material abtragenden Bearbeitung einer Halbleiterscheibe
JP4820108B2 (ja) * 2005-04-25 2011-11-24 コマツNtc株式会社 半導体ウエーハの製造方法およびワークのスライス方法ならびにそれらに用いられるワイヤソー
US7513820B2 (en) * 2006-03-16 2009-04-07 Sae Magnetics (H.K.) Ltd. Method and apparatus for producing micro-texture on a slider substrate using chemical and mechanical polishing techniques
DE102007056627B4 (de) * 2007-03-19 2023-12-21 Lapmaster Wolters Gmbh Verfahren zum gleichzeitigen Schleifen mehrerer Halbleiterscheiben
DE102007035266B4 (de) * 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
JP5309692B2 (ja) * 2008-05-28 2013-10-09 株式会社Sumco シリコンウェーハの研磨方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000015566A (ja) 1998-06-30 2000-01-18 Mitsubishi Materials Silicon Corp 半導体ウェーハの両面研磨装置
JP2001308038A (ja) * 2000-04-24 2001-11-02 Mitsubishi Materials Silicon Corp 両面研磨装置を用いた半導体ウェーハの研磨方法
KR20080007165A (ko) * 2006-07-13 2008-01-17 실트로닉 아게 복수의 반도체 웨이퍼의 동시 양면 연삭 방법과 현저한평탄성을 갖는 반도체 웨이퍼

Also Published As

Publication number Publication date
DE102009025242A1 (de) 2010-12-30
TW201101381A (en) 2011-01-01
JP5697368B2 (ja) 2015-04-08
JP2011003902A (ja) 2011-01-06
US20100323585A1 (en) 2010-12-23
TWI427690B (zh) 2014-02-21
DE102009025242B4 (de) 2013-05-23
CN101954620A (zh) 2011-01-26
US8376810B2 (en) 2013-02-19
KR20100135649A (ko) 2010-12-27

Similar Documents

Publication Publication Date Title
KR101152113B1 (ko) 반도체 웨이퍼 제조 방법
JP4369378B2 (ja) 半導体ウェーハ、該半導体ウェーハを製造するための装置および方法
KR101230112B1 (ko) 반도체 웨이퍼 제조 방법
JP5458176B2 (ja) 半導体ウェハを製造するための方法
US8721390B2 (en) Method for the double-side polishing of a semiconductor wafer
JP5127882B2 (ja) 半導体ウェハの両面研磨方法
JP6106535B2 (ja) SiC基板の製造方法
TWI460777B (zh) 用於研磨半導體晶圓的方法
JP4667263B2 (ja) シリコンウエハの製造方法
KR101291880B1 (ko) 반도체 웨이퍼 제조 방법
KR101303552B1 (ko) 반도체 웨이퍼의 양면을 화학적으로 그라인딩하는 방법
WO2019146336A1 (ja) 単結晶4H-SiC成長用種結晶及びその加工方法
JP2013129023A (ja) サファイア基板の製造方法及びサファイア基板
US20240136173A1 (en) Method for producing discs from a cylindrical rod made of a semiconductor material

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120410

Effective date: 20130522

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170817

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6