KR101152113B1 - 반도체 웨이퍼 제조 방법 - Google Patents

반도체 웨이퍼 제조 방법 Download PDF

Info

Publication number
KR101152113B1
KR101152113B1 KR1020110004154A KR20110004154A KR101152113B1 KR 101152113 B1 KR101152113 B1 KR 101152113B1 KR 1020110004154 A KR1020110004154 A KR 1020110004154A KR 20110004154 A KR20110004154 A KR 20110004154A KR 101152113 B1 KR101152113 B1 KR 101152113B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
abrasive
polishing
particle size
average particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110004154A
Other languages
English (en)
Other versions
KR20110088388A (ko
Inventor
쥐르겐 슈반트너
미카엘 케르슈탄
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20110088388A publication Critical patent/KR20110088388A/ko
Application granted granted Critical
Publication of KR101152113B1 publication Critical patent/KR101152113B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

반도체 웨이퍼를 제조하는 본 방법은, (a) 단결정으로부터 슬라이싱된 반도체 웨이퍼의 동시적인 양면 재료 제거 처리를 수행하는 단계로서, 반도체 웨이퍼는 2개의 회전하는 링-형상의 가공 디스크 사이에서 처리되고, 각각의 가공 디스크는 평균 입자 크기가 5.0-20.0 ㎛인 연마재를 포함하는 것인 단계, (b) 반도체 웨이퍼의 양면을 알칼리 매질로 처리하는 단계, (c) 반도체 웨이퍼의 전면 및 배면을 연삭하는 단계로서, 각각의 경우에, 반도체 웨이퍼의 한쪽 면은 웨이퍼 홀더에 의해 고정되어 유지되는 반면, 다른쪽 면은 연삭 공구에 의해 처리되고, 연삭 공구는 평균 입자 크기가 1.0-10.0 ㎛인 연마재를 함유하며, 연마재의 평균 입자 크기는 단계 (a)에서 사용된 가공 디스크의 연마재의 평균 입자 크기보다 작은 것인 단계, (d) 평균 입자 크기가 0.1-1.0 ㎛인 연마재를 포함하는 연마 패드에 의해 반도체 웨이퍼의 양면을 연마하는 단계, (e) 연마재 함유 연마제를 공급한 상태에서 연마재를 포함하지 않는 스톡 제거 연마 패드에 의해 반도체 웨이퍼의 전면을 연마하는 단계, (f) 전면의 CMP(Chemical Mechanical Polishing)를 수행하는 단계를 이 순서대로 포함한다.

Description

반도체 웨이퍼 제조 방법{METHOD FOR PRODUCING A SEMICONDUCTOR WAFER}
본 발명은 반도체 웨이퍼를 제조하는 방법에 관한 것이다.
종래 기술에 따르면, 다수의 연속적인 공정 단계들에서 반도체 웨이퍼가 제조되며, 이 공정 단계들은 일반적으로 다음과 같은 그룹들로 세분될 수 있다:
a) 반도체 재료로 이루어진 단결정의 제조[결정 인상(crystal pulling)],
b) 반도체 단결정을 개개의 웨이퍼로 분리("웨이퍼링", "절단"),
c) 반도체 웨이퍼의 기계적 처리,
d) 반도체 웨이퍼의 화학적 처리,
d) 반도체 웨이퍼의 화학기계적 처리,
f) 반도체 웨이퍼의 열처리 및/또는 반도체 웨이퍼의 에피택셜 코팅.
이외에도, 세정, 측정 및 패키징 등 다수의 보조 단계들이 있다.
반도체 단결정은 보통 용융물로부터 단결정을 인상함으로써[CZ(CZochralski)법] 또는 다결정 반도체 재료로 이루어진 로드(rod)를 재결정화함으로써[FZ(Floating Zone)법] 제조된다.
공지의 분리 방법은 와이어 절단(wire sawing)[MWS(Multi-Wire Slicing)] 및 내경 절단(internal-diameter sawing)을 포함한다.
와이어 절단의 경우에, 한번의 가공 작업에서 하나의 결정으로부터 다수의 반도체 웨이퍼가 슬라이싱된다.
기계적 처리는 절단 기복(sawing undulation)을 제거하는 역할을 하며, 보다 거친 절단 공정에 의해 결정에 손상을 입은 표면층 또는 절단 와이어에 의해 오염된 표면층을 제거하는 역할을 하고, 주로 반도체 웨이퍼를 전체적으로 평탄화하는 역할을 한다. 표면 연삭(단면, 양면) 및 래핑(lapping)이 공지되어 있고, 또한 기계적 에지 가공 단계들도 공지되어 있다.
단면 연삭의 경우에, 반도체 웨이퍼는 배면(rear side)이 지지부["척(chuck)"] 상에 있도록 유지되고, 지지부와 연삭 디스크의 회전 및 반경 방향의 저속 전진을 이용하여, 컵형 연삭 디스크(cup grinding disk)에 의해 전면(front side)이 평탄화된다. 반도체 웨이퍼의 표면 연삭 방법 및 장치는, 예를 들어, US-3,905,162 및 US-5,400,548 또는 EP-0955126으로부터 공지되어 있다. 이 경우에, 반도체 웨이퍼는 그 표면 중 하나가 웨이퍼 홀더(wafer holder)에 고정된 채로 유지되어 있는 상태에서, 웨이퍼 홀더와 연삭 디스크가 서로에 대해 압박되어 회전하는 것에 의해, 그 반대쪽 표면이 연삭 디스크에 의해 처리된다. 이 경우에, 반도체 웨이퍼는 그 중심이 실질적으로 웨이퍼 홀더의 회전 중심에 대응하도록 웨이퍼 홀더에 고정되어 있다. 게다가, 반도체 웨이퍼의 회전 중심이 연삭 디스크의 치형부(teeth)에 의해 형성되는 에지 영역 또는 가공 영역에 도달하도록 연삭 디스크가 배치된다. 그 결과, 반도체 웨이퍼의 전체 표면이 연삭 평면에서 전혀 이동하지 않고 연삭될 수 있다.
양면 동시 연삭[DDG(Double-Disk Grinding)]의 경우에, 반도체 웨이퍼는 마주하는 동일선 상의 스핀들에 탑재된 2개의 연삭 디스크 사이에 자유롭게 떠 있는 상태에서 양면이 동시에 처리되고, 이 공정에서 전면과 배면에 작용하는 물 쿠션(유체 정역학 원리) 또는 공기 쿠션(기체 정역학 원리) 사이에서 대체로 축방향의 속박력 없이 안내되고, 주변의 가는 안내 링에 의해 또는 개별적인 반경방향 스포크에 의해 반경 방향으로 느슨하게 떨어지지 않도록 되어 있다.
래핑의 경우에, 반도체 웨이퍼는, 보통 강철로 이루어져 있고 래핑제의 보다 나은 분배를 위한 채널이 마련되는 상부 가공 디스크와 하부 가공 디스크 사이에 연마 재료를 함유하는 슬러리를 공급함으로써 특정의 압력 하에서 이동되며, 그에 의해 반도체 재료가 제거된다.
DE 103 44 602 A1 및 DE 10 2006 032 455 A1은 래핑의 이동 시퀀스와 유사한 이동 시퀀스를 사용하여 복수 개의 반도체 웨이퍼의 양면을 동시에 연삭하는 동시 연삭 방법을 개시하고 있지만, 가공 디스크에 부착된 가공층("필름", "패드")에 고정 접합된 연마재가 사용된다는 사실을 특징으로 한다. 이러한 유형의 방법은 "래핑 운동 전달 이론에 의한 미세 연삭(fine grinding with lapping kinematics)" 또는 PPG(Planetary Pad Grinding)라고 한다.
PPG의 경우에 사용되고 2개의 가공 디스크에 접착제로 접합되어 있는 가공층은, 예를 들어, US 6,007,407 A 및 US 6,599,177 B2에 기술되어 있다. 처리 동안에, 반도체 웨이퍼를 받아들이기 위한 대응하는 개구를 갖는, 캐리어라고 하는, 얇은 안내 케이지 안에 반도체 웨이퍼가 삽입된다. 캐리어는 내측 치형 링(inner toothed ring) 및 외측 치형 링(outer toothed ring)을 포함하는 롤링 장치에 맞물리는 외측 치형부(outer toothing)를 가지며, 상부 가공 디스크와 하부 가공 디스크 사이에 형성된 가공 갭(gap)에 있는 상기 롤링 장치에 의해 이동된다.
방향 노치(orientation notch)와 같은 임의의 기존의 기계적 마킹을 포함하는 반도체 웨이퍼의 에지도 또한 보통 처리된다("에지 라운딩", "에지 노치 연삭"). 연속적으로 또는 주기적으로 공구가 전진하는, 프로파일 연삭 디스크(profiled grinding disk) 또는 벨트 연삭 방법을 이용하는 종래의 연삭 단계들이 이 목적을 위해 사용된다.
이들 에지 라운딩(edge rounding) 방법이 보통 제공되는데, 그 이유는 미처리된 상태에서의 에지가 특히 파손되기 쉬우며 반도체 웨이퍼는 심지어 에지 영역에서의 약간의 압력 및/또는 온도 부하에 의해 손상될 수 있기 때문이다.
에칭 매질에 의해 연삭되고 처리된 웨이퍼 에지는 보통 나중의 처리 단계에서 연마된다. 이 경우에, 중심 회전하는 반도체 웨이퍼의 에지는 중심 회전하는 연마 드럼에 대해 특정의 힘(접촉 압력)으로 압박된다. US 5,989,105는, 연마 드럼이 알루미늄 합금으로 이루어지고 연마 드럼에 연마 패드가 부착되는 전술한 유형의 에지 연마법을 개시하고 있다. 반도체 웨이퍼는 소위 '척'이라고 하는 평평한 웨이퍼 홀더에 보통 고정되어 있다. 연마 드럼이 자유롭게 접근할 수 있도록 반도체 웨이퍼의 에지가 척을 넘어 돌출해 있다.
화학적 처리 단계들의 그룹은 보통 습식-화학적 세정 및/또는 에칭 단계들을 포함한다.
화학기계적 처리 단계들의 그룹은, 부분적으로는 화학적 반응을 통해 그리고 부분적으로는 기계적 재료 제거(마모)를 통해, 표면이 평탄화되고 표면의 잔류 손상이 제거되는 연마 단계들을 포함한다.
한쪽 면에 작용하는 연마 방법("단면 연마")이 일반적으로 더 나쁜 평면-평행성(plane-parallelism)을 야기하는 반면, 양면에 작용하는 연마법("양면 연마")은 개선된 평탄성을 갖는 반도체 웨이퍼를 생산할 수 있게 해준다.
종래 기술에 따르면, 연삭, 세정 및 에칭 단계 후에, 스톡 제거 연마(stock removal polishing)에 의해 반도체 웨이퍼의 표면이 평탄화된다. SSP(Single-Side Polishing)의 경우에, 처리 동안에 시멘트에 의해, 진공에 의해 또는 접착에 의해, 반도체 웨이퍼는 배면이 지지 플레이트(support plate) 상에서 유지된다. DSP(Double-Side Polishing, 양면 연마)의 경우에, 반도체 웨이퍼가 얇은 치형 디스크 내에 느슨하게 삽입되고, 연마 패드로 덮여 있는 상부 연마 플레이트와 하부 연마 플레이트 사이에 "자유롭게 떠 있는" 방식으로, 전면 및 배면이 동시에 연마된다.
게다가, 반도체 웨이퍼의 전면이 종종, 예를 들어, 알칼리 연마 졸(alkaline polishing sol)의 도움으로 소프트 연마 패드에 의해 헤이즈가 없도록 하는 방식(haze-free fashion)으로 연마된다. 이 단계는 종종 문헌에서 CMP(ChemoMechanical Polishing) 연마라고 한다. CMP법은, 예를 들어, US 2002-0077039 및 US 2008-0305722에 개시되어 있다.
마찬가지로, 종래 기술은 소위 FAP(Fixed Abrasive Polishing) 기술을 개시하고 있으며, 이 기술에서는 연마 패드에 접합된 연마 재료를 함유하는 연마 패드[고정 연마재 패드(fixed-abrasive pad)] 상에서 실리콘 웨이퍼가 연마된다. 이러한 FAP 연마 패드가 사용되는 연마 단계를 이후부터 간단히 FAP 단계라고 한다.
WO 99/55491 A1는 제1 FAP 연마 단계와 후속하는 제2 CMP 연마 단계를 포함하는 2단계 연마법을 기술한다. CMP에서, 연마 패드는 접합된 연마 재료를 포함하지 않는다. 여기서, DSP 단계의 경우에서와 같이, 실리콘 웨이퍼와 연마 패드 사이에 슬러리 형태의 연마 재료가 도입된다. 이러한 2단계 연마법은, 특히 FAP 단계에 의해 기판의 연마된 표면 상에 남겨진 스크래치를 제거하는 데 사용된다.
독일 특허 출원 DE 102 007 035 266 A1은 실리콘 재료로 이루어진 기판을 연마하는 방법을 기술하고 있으며, 이 방법은 FAP 유형의 2개의 연마 단계를 포함하는데, 이들 연마 단계는, 하나의 연마 단계에서는 고체인 비접합 연마 재료를 함유하는 연마제 슬러리(polishing agent slurry)가 기판과 연마 패드 사이에 도입되는 반면, 제2 연마 단계에서는 고체가 없는 연마제 용액으로 연마제 슬러리가 대체된다는 점에서 다르다.
반도체 웨이퍼는 종종 에피택셜층, 즉 단결정으로 성장되고 동일한 결정 배향을 갖는 층을 구비하고 있으며, 나중에 이 층에 반도체 구성요소가 적용된다. 에피택셜적으로 코팅된 이러한 반도체 웨이퍼는 균질 재료로 이루어진 반도체 웨이퍼보다, 예를 들어, 바이폴라(bipolar) CMOS 회로에서의 전하 역전 및 그에 뒤따르는 구성요소의 단락("래치업" 문제)의 방지, 보다 낮은 결함 밀도[예를 들어, COP(Crystal-Originated Particle) 수의 감소] 및 상당한 산소 함량의 결여와 같은 특정 이점들을 가지며, 그에 따라 반도체 구성요소 관련 영역에서의 산소 침전물로 인한 단락 위험을 제거할 수 있다.
중요한 것은, 전술한 기계적 및 화학기계적 또는 순수 화학적 방법 단계들이 반도체 웨이퍼를 제조하기 위한 공정 시퀀스에서 어떻게 배치되는가이다.
SSP, DSP 및 CMP 등의 종래의 연마 단계들, 에칭 처리 및 에피택시 단계가 특히 에지 영역에서 반도체 웨이퍼의 평탄성의 열화를 가져온다는 것이 공지되어 있다.
종래 기술에서 연마 동안의 재료 제거를 최소화하기 위해, 또한 평탄성의 열화를 최소로 제한하기 위해 노력이 기울여져 왔다.
이를 위해, 예를 들어, 미세 연삭 단계를 도입하는 것이 제안되어 왔다. 미세 연삭이란, DDG의 경우에서보다 미세한 과립을 갖는 연삭 공구가 사용된다는 것을 의미한다.
이러한 미세 연삭의 이점은 DE 10 2005 012 446 A1에 개시되어 있다. 에칭 및 연마 동안의 재료 제거는 미세 연삭에 의해 감소될 수 있다. 이것은, DDG 또는 PPG와 같은 연삭 단계 이후의 양호한 기하학적 형태가 후속하는 에칭 및 연마에 의해 과도하게 손상되는 것을 방지할 수 있게 해준다.
그렇지만, 반도체 웨이퍼의 나노구조형상(nanotopography)도 또한 중요한 역할을 한다. 나노구조형상은, 예를 들어, 2 mm × 2 mm의 면적을 갖는 정사각형 측정 윈도우에 대한 높이 변동 PV(Peak to Valley)로서 표현될 수 있다.
KLA Tencor로부터의 Nanomapper® 기기가 종종 나노구조형상을 검사하는 데 사용된다.
이 간섭계(interferometer)는 반도체 웨이퍼의 전면에서 -20 nm 내지 +20 nm의 범위에서 구조형태(topography)를 측정하기에 적합하다. 측정 동안에, 반도체 웨이퍼는 부드럽고 평탄한 웨이퍼 홀더(척) 상에 위치한다. 그 결과 얻어지는 PV(Peak-to-Valley) 값은 필터링(가우시안 하이패스 필터링)되고 PV 편차(Peak-to-Valley deviation)와 관련하여 2 mm의 직경을 갖는 원에 대해(또한 그에 부가하여 10 mm의 직경을 갖는 원에 대해) 분석된다. THA(Threshold Height Analysis) 분석(상세한 것은 SEMI 표준 M43을 참조할 것)에서, 3 시그마 PV 값(three sigma PV value)이 최종적으로 모든 PV 값의 분포로부터 소위 THA 값으로서 계산된다.
THA 값은 종종 분석 윈도우의 크기를 나타내기 위해 THA-2 mm 또는 THA-10 mm라고도 한다. 미세 연삭이 더 적은 에칭 및 연마 제거를 가능하게 해주지만, THA-2 mm 값에 악영향을 준다는 것, 즉 단파 나노구조형태(shorter-wave nanotopography)의 손상과 연관되어 있다는 것을 알아내었다.
이러한 구조형상 차이는 또한 종종 소위 줄무늬(striation) 형태로 나타난다. 이러한 줄무늬는 도펀트 농도의 변동으로 인한 것일 수 있다. 이러한 줄무늬가 있는 구조는 화학적 또는 화학기계적 처리 단계 이후에 명백하게 된다.
아직 공개되지 않은, 파일 참조번호가 102009030296.4인 독일 특허 출원에는, FAP-연마가 이와 관련하여 이점을 제공할 수 있다는 것이 개시되어 있다.
마지막으로, 반도체 웨이퍼의 에지 형태도 또한 중요하다. 최신의 리소그라피 방법(침적 리소그라피)에 의해 접근될 수 있는 반도체 웨이퍼의 최외측 에지 영역을 평평하게 만들기 위해, 에지의 기하학적 형태의 개선이 필수적이다. 종래 기술은 적어도 통상의 DSP 연마가, 특히 차세대 450 mm 웨이퍼에 대해, 이와 관련하여 새로운 연마법으로 교체되어야만 한다는 것을 나타내고 있다.
기술된 문제 영역을 바탕으로 본 발명의 목적에 대해 기술한다. 본 발명의 목적은, 반도체 웨이퍼의 양호한 형태 및 양호한 나노구조형상 양자 모두를 달성하고 또한 450 mm 웨이퍼에 적합한, 반도체 웨이퍼를 제조하는 새로운 공정 시퀀스를 제공하는 데 있다.
본 발명의 목적은 반도체 웨이퍼를 제조하는 방법에 의해 달성되며, 이 방법은,
(a) 단결정으로부터 슬라이싱된 반도체 웨이퍼의 동시적인 양면 재료 제거 처리를 수행하는 단계로서, 반도체 웨이퍼는 2개의 회전하는 링-형상의 가공 디스크 사이에서 처리되고, 각각의 가공 디스크는 평균 입자 크기가 5.0-20.0 ㎛인 연마재를 포함하는 것인 단계,
(b) 반도체 웨이퍼의 양면을 알칼리 매질로 처리하는 단계,
(c) 반도체 웨이퍼의 전면 및 배면을 연삭하는 단계로서, 각각의 경우에, 반도체 웨이퍼의 한쪽 면은 웨이퍼 홀더에 의해 고정되어 유지되는 반면, 다른쪽 면은 연삭 공구에 의해 처리되고, 연삭 공구는 평균 입자 크기가 1.0-10.0 ㎛인 연마재를 함유하며, 연마재의 평균 입자 크기는 단계 (a)에서 사용된 가공 디스크의 연마재의 평균 입자 크기보다 작은 것인 단계,
(d) 평균 입자 크기가 0.1-1.0 ㎛인 연마재를 함유하는 연마 패드에 의해 반도체 웨이퍼의 양면을 연마하는 단계,
(e) 연마재 함유 연마제를 공급한 상태에서 연마재를 함유하지 않는 스톡 제거 연마 패드에 의해 반도체 웨이퍼의 전면을 연마하는 단계,
(f) 전면의 CMP(Chemical Mechanical Polishing)를 수행하는 단계
를 이 순서대로 포함한다.
따라서, 본 발명에 따른 방법은, 단계 (a)에서, 반도체 웨이퍼의 전면 및 배면의 동시적인 양면 처리를 포함하며, 이 단계는 반도체 웨이퍼의 거친 연삭을 포함하는 반면, 단계 (c)는 전면 및 배면에 대해 순차적으로 실시되는 반도체 웨이퍼의 미세 연삭을 제공한다.
단계 (a)는 DDG 또는 PPG일 수 있다. PPG가 선호된다. 이 경우에, 반도체 웨이퍼는, 래핑 및 DSP의 경우에서와 유사한 방식으로, 캐리어에서 컷아웃(cutout)에 있다.
그에 부가하여, 반도체 웨이퍼의 표면의 처리와 관련하여, 단계 (d)에서의 전면 및 배면의 FAP 연마 그리고 단계 (f)에서의 반도체 웨이퍼의 전면의 CMP 연마가 제공된다.
단계 (e)는 스톡 제거 연마 공정이지만, DSP와 달리, 단지 반도체 웨이퍼의 전면만이 연마된다.
본 발명 및 본 발명의 바람직한 실시예에 따른 방법의 필수적인 단계에 대해 이하에서 상세히 설명한다.
먼저, 반도체 웨이퍼가, CZ 또는 FZ에 의해 성장된, 반도체 재료로 이루어진 단결정으로부터 슬라이싱된다. 반도체 웨이퍼는 바람직하게는 와이어 쏘(wire saw)에 의해 슬라이싱된다. 와이어 쏘에 의한 반도체 웨이퍼의 슬라이싱은, 예를 들어, US 4655191, EP 522 542 A1, DE 39 42 671 A1 또는 EP 433 956 A1로부터 공지된 방식으로 실시된다.
반도체 웨이퍼 재료로 이루어진 성장된 단결정은 바람직하게는 실리콘으로 이루어진 단결정이다.
반도체 웨이퍼는 바람직하게는 단결정 실리콘 웨이퍼(monocrystalline silicon wafer)이다.
청구항 1에 따른 방법은 단계 (a) 내지 단계 (f)에 따라 지정된 순서로 행해진다.
반도체 웨이퍼의 에지는 바람직하게는 단계 (f), 즉 CMP 연마 이전에 또는 이후에 연마된다.
또한 2개의 에지 연마 공정을 수행하는 것이 바람직하며, 이때 제1 에지 연마 공정은 CMP 연마 이전에 행해지고, 제2 에지 연마 공정은 CMP 연마 이후에 행해지며, 제2 에지 연마 공정은 바람직하게는 실리카 졸(silica sol)의 소프트한 제거(소프트 에지 연마)를 이용하여 행해진다.
바람직하게는, 단계 (a)에 따라 단결정으로부터 반도체 웨이퍼를 슬라이싱한 후 반도체 웨이퍼의 표면을 연삭하기 전에, 거친 연마재를 사용하여 반도체 웨이퍼의 에지를 라운딩하는 공정이 행해진다. 이 경우에, 라운딩된 에지를 갖는 반도체 웨이퍼가 제공된다.
이를 위해, 반도체 웨이퍼는 회전 테이블에 고정되고 그 에지에 의해 처리 공구의 마찬가지로 회전하는 가공면으로 이송된다. 이 경우에 사용되는 처리 공구는, 스핀들에 고정되어 있고 반도체 웨이퍼의 에지를 처리하기 위한 가공면으로서 역할을 하는 원주방향 표면을 갖는 디스크로서 구현될 수 있다.
이 목적에 적합한 장치는, 예를 들어, DE 195 35 616 A1에 개시되어 있다.
바람직하게는, 웨이퍼의 중앙 평면에 대해 대칭인 프로파일을 갖고 웨이퍼의 전면 및 웨이퍼의 배면 상에 동일한 유형의 절단면(facet)을 갖거나, 또는 비대칭 에지 프로파일을 갖고 전면 및 배면 상에서 서로 다른 절단면 폭을 갖는 반도체 웨이퍼가 제공된다. 이 경우에, 반도체 웨이퍼의 에지는 기하학적으로 목표 프로파일과 유사한 프로파일을 갖는다.
사용되는 연삭 디스크는 바람직하게는 홈이 있는 프로파일을 갖는다. 바람직한 연삭 디스크가 DE 102 006 048 218 A1에 개시되어 있다.
가공면은 또한 연마포(abrasive cloth)의 형태로 또는 연마 벨트로서 구현될 수 있다.
바람직하게는 다이아몬드인 재료 제거용 입자는 처리 공구의 가공면에 고정되어 앵커(anchor)될 수 있다. 사용되는 입자는 거친 과립을 갖는다. JIS R 6001:1998에 따르면, 과립(단위: 메시)은 #240-#800이다.
평균 입자 크기는 20-60 ㎛, 바람직하게는 25-40 ㎛, 특히 바람직하게는 25-30 ㎛ 또는 30-40 ㎛이다.
방법의 단계 (a)는, 거친 연마재를 사용하여, 단결정으로부터 슬라이싱된 반도체 웨이퍼의 양면 재료 제거 처리를 수행하는 것을 포함한다.
이 경우에, 반도체 웨이퍼의 양면이 재료 제거 처리를 받는다.
이 처리는 바람직하게는 종래 기술에 따른 DDG에 의해 실시된다.
PPG에 의한 반도체 웨이퍼의 처리가 특히 바람직하다.
반도체 웨이퍼의 한쪽 면이 웨이퍼 홀더에 고정["척(chuck)"]되어 있는 반면, 반도체 웨이퍼의 다른쪽 면이 연삭 공구에 의해 처리되는 반도체 웨이퍼의 순차적인 처리는, 이 경우 전술한 방법에서 바람직하지 않다.
본 발명에 따르면, 반도체 웨이퍼의 양호한 형태 및 양호한 나노구조형상 양자 모두를 달성하고 또한 450 mm 웨이퍼에 적합한, 반도체 웨이퍼를 제조하는 새로운 공정 시퀀스를 얻을 수 있다.
PPG는 복수 개의 반도체 웨이퍼의 동시 양면 연마를 위한 방법이고, 이때 각각의 반도체 웨이퍼는 롤링 장치에 의해 회전되게 되어 있는 복수 개의 캐리어 중 하나에 있는 컷아웃에서 자유롭게 이동할 수 있게 놓여 있으며, 이에 따라 사이클로이드 궤적(cycloidal trajectory)으로 움직이며, 반도체 웨이퍼는 2개의 회전하는 가공 디스크 사이에서 재료 제거 방식으로 처리되고, 각각의 가공 디스크는 접합된 연마재를 함유하는 가공층을 포함한다.
가공층에 접합되는 연마재로서는 6 이상인 Mohs 경도(Mohs hardness)를 갖는 경질 재료가 바람직하다. 적절한 연마 재료는 바람직하게는 다이아몬드, 실리콘 카바이드(SiC), 세륨 이산화물(CeO2), 금강사(알루미늄 산화물, Al2O3), 지르코늄 이산화물(ZrO2), 붕소 질화물[BN; 입방정 붕소 질화물(CBN)], 게다가 실리콘 이산화물(SiO2), 붕소 카바이드(B4C)부터, 탄산 바륨(BaCO3), 탄산 칼슘(CaCO3) 또는 탄산 마그네슘(MgCO3)과 같은 상당히 더 연질인 재료가 있다. 그렇지만, 다이아몬드, 실리콘 카바이드(SiC) 및 알루미늄 산화물(Al2O3, 금강사)이 특히 바람직하다.
연마재의 평균 입자 크기는 5-20 ㎛, 바람직하게는 5-15 ㎛, 특히 바람직하게는 5-10 ㎛이다.
연마재 입자는 바람직하게는, 가공층의 접합 매트릭스(bonding matrix)에 클러스터(cluster)로서 접합되거나 개별적으로 접합된다. 클러스터 접합의 경우에, 바람직한 것으로 지정된 입자 직경은 클러스터 구성물의 주 입자 크기와 관련되어 있다.
바람직하게는 세라믹 접합을 갖는 가공층이 사용되고, 합성 수지 접합이 특히 바람직하며, 클러스터를 갖는 가공층의 경우에, 혼성-접합 시스템(클러스터 내의 세라믹 접합 및 클러스터와 가공층 매트릭스 간의 합성 수지 접합)도 또한 바람직하다.
가공층들 사이에 형성된 가공 갭에서의 전반적인 온도는 바람직하게는 처리 동안에 일정하게 유지된다. 이를 위해, 캐리어는 개구부를 가질 수 있으며, 이 개구부를 통해 하부 가공 디스크와 상부 가공 디스크 간에 냉각 윤활유가 교환될 수 있고, 그에 따라 상부 가공층 및 하부 가공층이 항상 동일한 온도를 갖게 된다. 이것은 교번 하중 하에서 열팽창으로 인한 가공층 또는 가공 디스크의 변형의 결과로서 가공층들 사이에 형성되는 가공 갭의 원하지 않는 변형을 방지한다. 게다가, 가공층에 접합된 연마재의 냉각이 개선되고 더 균일하게 되며, 그에 따라 그 유효 수명이 연장된다.
연삭 동안에 가공층들 사이에 형성되는 가공 갭의 형태를 측정하고, 가공 갭이 사전에 정의된 형태를 갖도록 가공 갭의 측정된 기하학적 형태에 따라 기계적으로 또는 열적으로 적어도 하나의 가공 디스크의 가공면의 형태를 변경하는 것이 바람직하다.
바람직하게는, 반도체 웨이퍼가 처리 동안에 그 표면의 일부에 가공층에 의해 구분되는 가공 갭을 일시적으로 남겨두며, 반경 방향으로의 왕복 이동(excursion)의 최대값은 반도체 웨이퍼의 직경의 0%보다 크고 기껏해야 상기 직경의 20%이며, 이 왕복 이동은 반도체 웨이퍼가 연삭 동안의 특정의 시점에서 가공 갭의 내측 에지 또는 외측 에지를 넘어 돌출하는 길이(반경 방향에서 가공 디스크에 대해 측정됨)로서 정의된다.
바람직하게는, 처리 종료 무렵에, 적어도 3×10-3 N/m2·s 및 기껏해야 100×10-3 N/m2·s의 점도를 갖는 액체 매질이 캐리어에 있는 개구부를 통해 가공 디스크와 반도체 웨이퍼 사이에 유입된다. 이 매질은 적어도 가공 디스크가 반도체 웨이퍼로부터 제거되어 있는 동안에 존재해야만 하며, 그로써 가공층에 의한 기계적 제거를 억제한다. 선행 기술에서 그렇지 않은 경우 관찰되는 연삭 결함(마크, 스크래치 또는 리프트 오프 마크 등)이 그에 따라 방지될 수 있다. 이것이 파일 참조 번호 10 2009 048 436.1를 갖는 독일 특허(아직 공개되지 않음)(이는 여기에 인용함으로써 그 전체 내용이 본 명세서에 포함됨)에 기술되어 있다.
바람직하게는 다음과 같은 것들이 매질로서 고려된다.
Figure 112011003381911-pat00001
다가 알코올(글리세롤, 모노머 글리콜, 올리고머 글리콜, 폴리글리콜 및 폴리알코올)을 함유하는 수용성 혼합물
Figure 112011003381911-pat00002
글리세롤, 부탄올 및 계면활성제의 수용성 혼합물
Figure 112011003381911-pat00003
매질의 요구된 점도가 고체(실리콘 이산화물 또는 세륨 산화물 입자로 이루어진 콜로이드 분산)의 비율에 의해 보장되는 슬러리, 바람직하게는 고체의 비율에 따라 부가의 점도 향상 매질(예를 들어, 알코올)을 갖는 슬러리.
이 방법의 단계 (b)는 반도체 웨이퍼의 전면 및 배면을 알칼리 매질로 처리하는 것을 포함한다.
NaOH 또는 KOH의 수용액이 바람직하게는 알칼리 매질로서 사용된다.
알칼리 용액에서 NaOH 또는 KOH의 농도는 바람직하게는 40% 내지 60%이다.
처리 온도는 바람직하게는 대략 50°C 내지 90°C이고, 특히 바람직하게는 80°C 내지 90°C이다.
알칼리 에칭이 연삭 단계 후에, 특히 PPG 후에 양호한 기하학적 형태 및 양호한 장파 나노구조형상에 악영향을 주지 않는다는 것을 알았다. 산성 에칭(acidic etching)은 이점에서 불리하며, 회피되어야만 한다.
그렇지만, 산성 매질을 사용한 비슷한 처리 후보다 알칼리 에칭 후에 표면 거칠기가 더 크다.
알칼리 매질에 의한 처리는 바람직하게는 단일 웨이퍼 처리로서 실시된다. 이것은 특히 300 mm보다 큰 직경을 갖는 반도체 웨이퍼에 대해, 즉 특히 450 mm의 직경을 갖는 반도체 웨이퍼에 대해 바람직하다.
본 발명에 따른 방법의 단계 (c)는 단계 (a)에서보다 더 미세한 연마재를 사용한 반도체 웨이퍼의 재료 제거 처리를 포함한다.
이 방법의 단계 (c)에서는, 반도체 웨이퍼의 양면이 연삭된다.
단계 (a)와 달리, 전면 및 배면의 연삭이 순차적으로 실시되어야만 한다. 본 발명과 관련하여 DDG 또는 PPG 미세 연삭은 부적합하다.
이를 위해, 웨이퍼 홀더에 유지된 반도체 웨이퍼 및 마주해 있는 연삭 디스크가 서로 독립적으로 회전되며, 연삭 디스크는 반도체 웨이퍼에 대해 측방향으로 오프셋되게 배치되고, 이 경우에, 반도체 웨이퍼의 축방향 중심이 연삭 디스크의 가공 영역에 도달하도록 위치되며, 연삭 디스크가 반도체 웨이퍼의 방향으로 전진 속도로 이동되고, 그에 따라 연삭 디스크 및 반도체 웨이퍼가 서로에 대해 이송되는 반면, 반도체 웨이퍼 및 연삭 디스크가 평행한 축을 중심으로 회전함으로써 반도체 웨이퍼의 표면이 연삭되며, 특정의 재료 제거가 달성된 후에 연삭 디스크가 복귀 속도로 되돌아온다.
반도체 웨이퍼의 회전 동안에 연삭 디스크 및 반도체 웨이퍼가 0.03-0.5 ㎛의 거리만큼 이송되는 것이 바람직하다. 반도체 웨이퍼의 회전 동안 0.03-0.1 ㎛의 이송의 선택이 특히 바람직하다.
바람직하게는, #1200 이상인 입자 크기를 갖는 연삭 디스크가 사용되며, 특히 #1200 내지 #8000가 바람직하다.
입자 크기는 보통 JIS(Japanese Industrial Standard) R 6001:1998에 따라 # ("메시") 단위로 지정된다.
평균 입자 크기는 메시 숫자로부터 계산될 수 있다:
미세 과립을 갖는 연삭 디스크가 사용되는 경우, 미세 연삭이라는 용어가 또한 종종 이용된다. 이러한 미세 연삭 디스크는, 예를 들어, #1000부터 최대 #4000의 과립(예를 들어, Disco Corporation으로부터 상업적으로 입수가능한 것)을 갖는다.
입자 크기로의 변환 동안에, 일례로서, #1200은 평균 입자 크기 9.5 ㎛에 대응하고, #5000이 평균 입자 크기 2.5 ㎛에 대응하며, #8000은 평균 입자 크기 1.2 ㎛에 대응하는 것으로 판명되었다.
따라서, 미세 연삭 동안의 평균 입자 크기는 대략 1.0 ㎛ 이상 10 ㎛ 이하이며, 바람직하게는 1.0-7 ㎛, 특히 바람직하게는 1.0-4 ㎛, 그리고 더욱 바람직하게는 1.0-2 ㎛이다.
연삭 디스크의 회전 속도는 바람직하게는 1000-5000 min-1이다.
반도체 웨이퍼의 회전 속도는 바람직하게는 50-300 min-1이고, 특히 바람직하게는 200-300 min-1이다.
전진 속도는 바람직하게는 10-20 ㎛/min이다.
알칼리 에칭 후의 증가된 표면 거칠기는 미세 연삭에 의해 감소될 수 있다. 대략 25 nm(RMS, 250 ㎛ 필터)의 거칠기가 남게 된다. 이 시점까지 획득된 양호한 기하학적 형태 및 양호한 나노구조형상은 미세 연삭에 의해 결코 악영향을 받지 않는다.
약간 볼록한 형태의 웨이퍼가 얻어지도록 미세 연삭을 구성하는 것이 더욱 바람직하다.
에지 라운딩 단계는 바람직하게는 반도체 웨이퍼의 전면 및 배면의 미세 연삭 이후 단계 (d)에 따른 FAP 연마 이전에 실시된다. 제1 에지 라운딩 단계가 단계 (a) 이전에 이미 수행된 경우(이것이 바람직함), 제1 에지 라운딩 공정에 비해 더 미세한 과립을 갖는 연삭 공구가 제2 에지 라운딩 단계에서 사용된다.
이를 위해, 반도체 웨이퍼는 또다시 회전 테이블에 고정되고 그 에지에 의해 처리 공구의 마찬가지로 회전하는 가공면으로 이송된다. 이 경우에 사용되는 처리 공구는, 스핀들에 고정되어 있고 반도체 웨이퍼의 에지를 처리하기 위한 가공면으로서의 역할을 하는 원주방향 표면을 갖는 디스크로서 구현될 수 있다.
가공면은 또한 연마포 또는 연마 벨트의 형태로 구현될 수 있다.
바람직하게는 다이아몬드인 재료 제거용 입자는, 처리 공구의 가공면에 고정되어 앵커될 수 있다.
사용되는 입자는 미세 과립을 갖는다. JIS R 6001:1998에 따르면, 과립은 #800보다 미세해야 하고, 바람직하게는 #800 내지 #8000이어야 한다.
평균 입자 크기는 0.5-20 ㎛, 바람직하게는 0.5-15 ㎛, 특히 바람직하게는 0.5-10 ㎛, 그리고 더욱 바람직하게는 0.5-5 ㎛이다.
단계 (d)에서, 평균 입자 크기가 0.1-1.0 ㎛인 연마재를 함유하는 연마 패드에 의해 반도체 웨이퍼의 양면이 연마된다.
반도체 웨이퍼의 전면 및 배면의 연마가 동시에 실시될 수 있다. 종래의 DSP 연마기가 이 목적에 적합하고, 연마재를 함유하는 연마 패드가 사용된다.
그렇지만, 2개의 측면의 연마는 또한 순차적으로 실시될 수 있고, 이 경우에, 실리콘 웨이퍼가 경질 고정판(hard retainer plate)을 갖는 보유 시스템에서 연마된다, 즉 멤브레인을 갖는 유지 시스템이 사용되지 않는다. 연마재를 함유하는 연마 패드에 의한 순차적인 연마는, 특히, 아주 큰 직경을 갖는, 즉 300 mm보다 큰 직경(특히 450 mm의 직경)을 갖는 웨이퍼를 연마할 때, 웨이퍼 에지 영역(ERO)의 최적화된 연마와 관련하여, 전면 및 배면에 대한 연마 단계들을 목표한 방식으로 서로 조정하는 가능성을 열어둔다.
순차적 연마와 관련하여, 그에 부가하여, 2개의 연마 단계 사이에, 예를 들어, "Kobelco LER 310" 측정 기기에 의해 웨이퍼 에지 프로파일의 측정을 수행할 추가적인 가능성이 있으며, 따라서 제1 연마 공정에 맞춰 제2 연마 공정을 최적으로 적응시킨다. 이 측정은 또한 영역들이 1 mm 미만의 에지 제외영역(edge exclusion region)을 갖는 것을 특징으로 할 수 있다.
연마 단계 동안에, 고체가 없는 연마제 용액이 바람직하게는 연마될 반도체 웨이퍼의 측면과 연마 패드 사이에 도입된다.
연마제 용액은, 가장 간단한 경우에, 물이고, 바람직하게는 반도체 산업에서 통상 사용되는 순도를 갖는 탈이온수(DIW)이다.
그렇지만, 연마제 용액은 또한 탄산 나트륨(Na2CO3), 탄산 칼륨(K2CO3), 수산화 나트륨(NaOH), 수산화 칼륨(KOH), 수산화 암모늄(NH4OH), 수산화 테트라메틸암모늄(TMAH) 등의 화합물 또는 이들의 임의의 원하는 혼합물을 함유할 수 있다. 탄산 칼륨의 사용이 특히 바람직하다. 이 경우에, 연마제 용액의 pH 값은 바람직하게는 10 내지 12의 범위에 있고, 연마제 용액에서의 전술한 화합물의 비율은 바람직하게는 0.01 내지 10 중량%, 특히 바람직하게는 0.01 내지 0.2 중량%이다.
연마제 용액은 게다가 하나 이상의 추가적인 첨가제, 예를 들어, 습윤제 및 계면활성제와 같은 표면 활성 첨가제, 보호 콜로이드로서 기능하는 안정제, 방부제, 살생물제, 알코올 및 착화제를 함유할 수 있다.
연마 패드(FAP 패드)에 접합된 연마 재료를 함유하는 연마 패드가 사용된다.
적합한 연마 재료는, 예를 들어, 세륨, 알루미늄, 규소, 지르코늄 원소의 산화물의 입자 및 실리콘 카바이드, 붕소 질화물 및 다이아몬드와 같은 경질 재료의 입자를 포함한다.
특히 적합한 연마 패드는 복제된 미세구조체를 특징으로 하는 표면 토포그래피를 갖는다. 상기 미세구조체("기둥")는, 예를 들어, 원통형 또는 다각형 단면을 갖는 원주의 형태, 또는 피라미드 또는 절단된 피라미드의 형태를 갖는다.
이러한 연마 패드에 대한 보다 상세한 설명은, 예를 들어, WO 92/13680 A1 및 US 2005/227590 A1에 포함되어 있다.
예를 들어, US 6602117 B1에 기술되어 있는 바와 같이, 세륨 산화물 연마재가 고정되어 접합되어 있는 연마 패드의 사용이 특히 바람직하다.
연마재의 평균 입자 크기는 특히 바람직하게는 0.1-0.6 ㎛이다.
0.1-0.25 ㎛의 평균 입자 크기가 특히 바람직하다.
FAP 연마에 대해 바람직하게는 면당 2 ㎛ 이상의 제거가 이용되고, 이와 관련하여, 2-4 ㎛의 범위가 특히 바람직하며, 더욱 바람직하게는 2-3 ㎛의 범위가 이용된다.
FAP 연마는 먼저 미세 연삭에 의해 생성된 손상을 제거할 수 있게 해준다. 둘째, 미세 연삭 후에 남아 있는 대략 25 nm의 거칠기가 4 nm(RMS, 250 ㎛ 필터) 이하로 상당히 감소된다.
상세하게는, 고농도로 도핑된 반도체 웨이퍼의 경우에 관찰되는 줄무늬가 FAP에 의해 제거될 수 있다. 이와 관련하여, 파일 참조번호가 102009057593.6인 독일 특허 출원(아직 공개되지 않음) 전체를 참조하기 바란다.
그 중에서도, 이 결과로써 단파 나노구조형상의 개선이 FAP에 의해 달성된다.
본 발명에 따른 방법의 단계 (e)는 스톡 제거 연마 패드에 의해 반도체 웨이퍼의 전면을 연마하는 것을 포함한다. 반도체 웨이퍼의 배면은 연마되지 않는다.
연마 동안에, 콜로이드 분산 실리카 졸에 기초한 연마제가 연마 패드와 반도체 웨이퍼의 전면 사이에 도입된다.
이 경우에, FAP 연마된 배면이 바람직하게는 연마기의 지지 플레이트 상에 있도록 반도체 웨이퍼가 고정되고, 이때 기껏해야 3 ㎛의 두께를 갖는 균일한 얇은 시멘트층이 고정하는 데 사용되며, 마지막으로 반도체 웨이퍼의 전면이 연마된다. 사용되는 시멘트층과 관련하여, 파일 참조번호가 102009052744.3인 미공개된 독일 특허 출원 전체를 참조하기 바란다.
대안으로서, 연마 동안에, 캐리어에 고정되어 있고 수납될 반도체 웨이퍼의 크기의 라이닝된 컷아웃을 포함하는 유지 시스템에 의해 컷아웃에서의 점착력에 의해 연마되지 않는 측면을 사용하여 반도체 웨이퍼가 유지된다.
반도체 웨이퍼를 수납하기 위한 컷아웃을 갖는 이러한 유지 시스템은 또한 템플릿이라고도 한다.
사용되는 템플릿과 관련하여, 파일 참조번호가 102009051007.9인 미공개된 독일 특허 출원 전체를 참조하기 바란다.
통상적인 스톡 제거 연마 패드는 전면의 연마 동안에 사용된다. 상업적으로 이용가능한 연마 패드는, 예를 들어, DCP 시리즈의 패드 그리고 또한 Rohm & Haas의 상표명이 IC1000TM, PolytexTM 또는 SUBATM인 패드이다.
연마재가 함유되어 있지 않은 통상적인 경질 스톡 제거 연마 패드가 포함되어 있다. 연마재는 연마제의 형태로 공급된다.
이러한 스톡 제거 연마는 FAP에 의해 야기된 미세손상을 제거하는 역할을 한다.
전면에서의 재료 제거는 바람직하게는 대략 1.0 내지 2.0 ㎛이고, 특히 바람직하게는 대략 1.0 내지 1.5 ㎛이다.
바람직하게는, 단계 (e) 이후에, 반도체 웨이퍼의 에지의 연마가 실시된다. 그렇지만, 이것은, 또한 앞서 이미 언급한 바와 같이, 단계 (f) 다음에 실시될 수도 있다.
상업적으로 이용가능한 자동 에지 연마 유닛이 이를 위해 적합하다.
US 5,989,105는, 연마 드럼이 알루미늄 합금으로 이루어져 있고 연마 드럼에 연마 패드가 부착되어 있는 것인 전술한 에지 연마 장치를 개시하고 있다.
반도체 웨이퍼는 소위 '척'이라고 하는 평평한 웨이퍼 홀더에 보통 고정되어 있다. 연마 드럼에 자유롭게 접근할 수 있도록 반도체 웨이퍼의 에지가 척을 넘어 돌출해 있다. 연마 패드가 부착되어 있고 척에 대해 특정의 각도로 경사져 있는 중심 회전 연마 드럼과, 반도체 웨이퍼를 갖는 척은, 서로에게로 이송되고 연마제가 계속하여 공급되면서 특정의 접촉 압력으로 서로에 대해 압박된다.
에지 연마 동안에, 반도체 웨이퍼를 유지하고 있는 척이 중심 회전된다.
바람직하게는, 척의 1 회전은 20-300초 동안 계속되고, 특히 바람직하게는 50-150초(회전 시간) 동안 계속된다.
연마 패드로 덮여 있고 바람직하게는 300-1500 min-1, 특히 바람직하게는 500-1000 min-1의 회전 속도로 중심 회전되는 연마 드럼과, 척이 서로에게로 이송되고, 이때 연마 드럼은 반도체 웨이퍼에 대한 설치 각도로 경사져 설치되고, 반도체 웨이퍼는 반도체 웨이퍼가 척보다 약간 돌출하도록 척에 고정되어 있고 따라서 연마 드럼이 접근할 수 있다.
설치 각도는 바람직하게는 30-50°이다.
반도체 웨이퍼와 연마 드럼은 연마제가 계속하여 공급되면서 특정의 접촉 압력으로 서로에 대해 압박되고, 바람직하게는 연마제 유량은 0.1-1 리터/min이고, 특히 바람직하게는 0.15-0.40 리터/min이며, 접촉 압력은 롤에 부착된 무게추에 의해 설정될 수 있고, 바람직하게는 1-5 kg, 특히 바람직하게는 2-4 kg이다.
연마 드럼 및 반도체 웨이퍼는, 반도체 웨이퍼 또는 반도체 웨이퍼를 유지하는 척의 바람직하게는 2-20 회전 후에, 특히 바람직하게는 2-8 회전 후에 서로로부터 멀어지게 이동된다.
반도체 웨이퍼의 에지 연마는 바람직하게는, 반도체 웨이퍼를 중심 회전하는 척에 고정시키고 반도체 웨이퍼와 중심 회전하는 연마 드럼을 이송시키며 - 연마 드럼에는 고정되어 접합된 연마재를 함유하는 연마 패드(FAP 연마 패드)가 부착되어 있고 연마 드럼은 척에 대해 경사져 있음 - 고체를 함유하지 않는 연마제 용액을 계속하여 공급하면서 반도체 웨이퍼와 연마 드럼을 서로에 대해 압박함으로써 실시된다.
이것은 반도체 웨이퍼의 전면 및/또는 배면의 인접한 영역을 손상시키는 일 없이 웨이퍼 에지에 목표한 방식으로 영향을 줄 수 있도록 하고 따라서, 예를 들어, 단지 웨이퍼 에지에서만 원하는 기하학적 형태 및 표면 특성을 설정할 수 있다.
에지 거칠기 및 에지 결함율의 감소를 실현하기 위해, 동일한 FAP 연마 패드 상에서 실리카 졸의 소프트한 제거를 이용하는 짧은 연마 단계가 그에 부가하여 후속할 수 있다.
웨이퍼 전면 및 웨이퍼 배면 상의 웨이퍼 부분 사이트(wafer partial site)에 악영향을 주지 않고 웨이퍼 에지의 기하학적 형태 및 표면의 목표한 긍정적 영향이 수행될 수 있도록, 2개의 연마 단계가 이때 서로 조정될 수 있다.
따라서, 원칙적으로, 반도체 웨이퍼는 바람직하게는 알칼리 용액이 공급되는 상태에서 연마 드럼 - 연마 드럼의 표면 상에 경질이고 그다지 압축성이 없는 연마 패드가 접착제로 접합되어 있고, 이 연마 패드는 고정되어 접합된 연마재를 포함함 - 에 의해 연마된다.
바람직하게는, 예를 들어, 대략 1 중량%의 SiO2를 갖는 Glanzox 3900* 등의 실리카 졸이 공급되는 동안 동일한 연마 패드 상에서의 제2 단계에서 평탄화 단계가 후속하여 실시된다.
*Glanzox 3900은 일본의 Fujimi Incorporated에 의해 농축액으로서 제공되는 연마제 슬러리의 제품 이름이다. 이 농축액의 베이스 용액은 pH가 10.5이고, 대략 9 중량%의 콜로이드 SiO2(30 내지 40 nm의 평균 입자 크기를 가짐)를 함유한다.
에지 연마 동안에 사용되는 연마제 용액은, 가장 간단한 경우에, 물이고, 바람직하게는 반도체 산업에서 통상 사용되는 순도를 갖는 탈이온수(DIW)이다.
그렇지만, 연마제 용액은 또한 탄산 나트륨(Na2CO3), 탄산 칼륨(K2CO3), 수산화 나트륨(NaOH), 수산화 칼륨(KOH), 수산화 암모늄(NH4OH), 수산화 테트라메틸암모늄(TMAH) 등의 화합물 또는 이들의 임의의 원하는 혼합물을 함유할 수 있다.
탄산 칼륨의 사용이 특히 바람직하다.
연마제 용액의 pH 값은 바람직하게는 10 내지 12의 범위에 있고, 연마제 용액에서의 전술한 화합물의 비율은 바람직하게는 0.01 내지 10 중량%, 특히 바람직하게는 0.01 내지 0.2 중량%이다.
바람직한 제2 에지 연마 단계에서 연마재 함유 연마제가 사용된다. 이 단계는 바람직하게는 단계 (f) 후에 행해지며, 제1 에지 연마 공정은 단계 (e)와 단계 (f) 사이에서 행해진다.
연마제 슬러리에서의 연마 재료의 비율은 바람직하게는 0.25 내지 20 중량%이고, 특히 바람직하게는 0.25 내지 1 중량%이다.
평균 입자 크기는 5 내지 300 nm, 특히 바람직하게는 5 내지 50 nm이다.
연마 재료는 기판 재료, 바람직하게는 알루미늄, 세륨 또는 규소 원소의 산화물들 중 하나 이상을 기계적으로 제거하는 재료를 포함한다.
콜로이드 분산 실리카를 함유하는 연마제 슬러리가 특히 바람직하다.
따라서, 바람직하게는, 연마 패드에 접합된 연마 재료를 포함하는 연마 패드가 에지 연마에서 사용된다. 이 경우에 사용되는 연마 패드는 이 경우에 단계 (d)에서 사용되는 FAP 연마 패드에 대응한다.
본 방법의 단계 (f)는 반도체 웨이퍼의 전면의 화학 기계적 연마, 즉 반도체 웨이퍼의 전면의 종래의 CMP 연마를 포함한다.
여기서, 역시 반도체 웨이퍼의 배면이 바람직하게는, 단계 (e)에 기술된 바와 같이, 왁스 또는 템플릿에 의해 고정된다.
사용되는 CMP 연마 패드는 다공성 매트릭스를 갖는 연마 패드이다.
연마 패드는 바람직하게는 열가소성 또는 열경화성 중합체를 포함한다. 그 재료에 대해 다수의 재료(예를 들어, 폴리우레탄, 폴리카보네이트, 폴리아미드, 폴리아크릴레이트, 폴리에스테르 등)를 고려할 수 있다.
연마 패드는 바람직하게는 고형의 미세다공성 폴리우레탄을 포함한다.
또한 중합체가 함침(impregnation)되어 있는, 발포 플레이트 또는 펠트 또는 섬유 기판으로 이루어진 연마 패드를 사용하는 것이 바람직하다.
코팅된/함침된 연마 패드는 또한 기판에서의 기공 분포 및 기공 크기가 코팅에서와 다르도록 구성될 수 있다.
연마 패드는 실질적으로 평탄하거나 천공되어 있을 수 있다.
연마 패드의 다공성을 제어하기 위해, 충전재가 연마 패드에 도입될 수 있다.
한 가지 상업적으로 이용가능한 연마 패드는, 예를 들어, Rodel Inc.의 SPM 3100이다.
실리카 졸이 바람직하게는 연마제로서 제공된다, 즉 연마 동안에 반도체 웨이퍼의 전면과 연마 패드 사이에 도입된다.
반도체 웨이퍼의 전면에서의 재료 제거는 바람직하게는 기껏해야 0.5 ㎛이다.

Claims (10)

  1. 반도체 웨이퍼를 제조하는 방법으로서,
    (a) 단결정으로부터 슬라이싱된 반도체 웨이퍼의 동시 양면 재료 제거 처리를 수행하는 단계로서, 반도체 웨이퍼는 2개의 회전하는 링-형상의 가공 디스크 사이에서 처리되고, 각각의 가공 디스크는 평균 입자 크기가 5.0-20.0 ㎛인 연마재를 포함하는 것인 단계,
    (b) 반도체 웨이퍼의 양면을 알칼리 매질로 처리하는 단계,
    (c) 반도체 웨이퍼의 전면 및 배면을 연삭하는 단계로서, 각각의 경우에, 반도체 웨이퍼의 한쪽 면은 웨이퍼 홀더에 의해 고정되어 유지되는 반면, 다른쪽 면은 연삭 공구에 의해 처리되고, 연삭 공구는 평균 입자 크기가 1.0-10.0 ㎛인 연마재를 포함하며, 연마재의 평균 입자 크기는 단계 (a)에서 사용된 가공 디스크의 연마재의 평균 입자 크기보다 작은 것인 단계,
    (d) 평균 입자 크기가 0.1-1.0 ㎛인 연마재를 포함하는 연마 패드에 의해 반도체 웨이퍼의 양면을 연마하는 단계,
    (e) 연마재 함유 연마제를 공급한 상태에서 연마재를 포함하지 않는 스톡 제거 연마 패드에 의해 반도체 웨이퍼의 전면을 연마하는 단계,
    (f) 전면의 CMP(Chemical Mechanical Polishing)를 수행하는 단계
    를 이 순서대로 포함하는 반도체 웨이퍼 제조 방법.
  2. 제1항에 있어서, 단계 (a)에서, 상기 반도체 웨이퍼는 롤링 장치에 의해 회전되게 되어 있는 복수 개의 캐리어 중 하나에서 컷아웃에 자유롭게 이동 가능한 상태로 놓여 있고 이에 따라 사이클로이드 궤적(cycloidal trajectory)으로 움직이며, 각각의 가공 디스크는 연마재를 함유하는 가공층을 포함하는 것인 반도체 웨이퍼 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 반도체 웨이퍼는 처리 동안에 그 표면의 일부에 가공 디스크의 가공층에 의해 구분되는 가공 갭(gap)을 일시적으로 남겨두며, 반경 방향으로의 이러한 왕복 이동(excursion)의 최대값이 반도체 웨이퍼의 직경의 0%보다 크고 기껏해야 상기 직경의 20%인 것인 반도체 웨이퍼 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 알칼리 매질은 NaOH의 수용액이거나 KOH의 수용액인 것인 반도체 웨이퍼 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 단계 (d)에서 사용되는 연마 패드는 실리콘 카바이드, 붕소 질화물, 다이아몬드, 그리고 세륨, 알루미늄, 규소 및 지르코늄 원소의 산화물로 이루어지는 그룹으로부터 선택된 연마재를 포함하는 것인 반도체 웨이퍼 제조 방법.
  6. 제1항 또는 제2항에 있어서, 상기 단계 (d)에서, 고체가 없는 연마제 용액이 연마 패드와 반도체 웨이퍼의 양면 사이에 유입되는 것인 반도체 웨이퍼 제조 방법.
  7. 제1항 또는 제2항에 있어서, 상기 단계 (a) 이전에, 라운딩된 에지를 갖는 반도체 웨이퍼가 제공되는 것인 반도체 웨이퍼 제조 방법.
  8. 제1항 또는 제2항에 있어서, 상기 반도체 웨이퍼의 에지가 단계 (e)와 단계 (f) 사이에서 연마되는 것인 반도체 웨이퍼 제조 방법.
  9. 제1항 또는 제2항에 있어서, 상기 단계 (e) 및 단계 (f)에 따라 반도체 웨이퍼의 전면을 연마하는 공정 동안에, 반도체 웨이퍼는 그 배면이 캐리어 상에 고정되고, 기껏해야 3 ㎛의 두께를 갖는 균일한 얇은 시멘트층이 고정하는 데 사용되는 것인 반도체 웨이퍼 제조 방법.
  10. 제1항 또는 제2항에 있어서, 상기 단계 (e) 및 단계 (f)에 따라 반도체 웨이퍼의 전면을 연마하는 공정 동안, 반도체 웨이퍼는, 연마 중에, 캐리어에 고정되어 있고 수납될 반도체 웨이퍼의 크기의 라이닝된 컷아웃을 포함하는 유지 시스템을 사용하여, 반도체 웨이퍼의 배면의 컷아웃에서의 점착력에 의해 유지되는 것인 반도체 웨이퍼 제조 방법.
KR1020110004154A 2010-01-27 2011-01-14 반도체 웨이퍼 제조 방법 Expired - Fee Related KR101152113B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010005904.8 2010-01-27
DE102010005904A DE102010005904B4 (de) 2010-01-27 2010-01-27 Verfahren zur Herstellung einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
KR20110088388A KR20110088388A (ko) 2011-08-03
KR101152113B1 true KR101152113B1 (ko) 2012-06-25

Family

ID=44309297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110004154A Expired - Fee Related KR101152113B1 (ko) 2010-01-27 2011-01-14 반도체 웨이퍼 제조 방법

Country Status (7)

Country Link
US (1) US8529315B2 (ko)
JP (1) JP5538253B2 (ko)
KR (1) KR101152113B1 (ko)
CN (1) CN102169821B (ko)
DE (1) DE102010005904B4 (ko)
SG (1) SG173290A1 (ko)
TW (1) TWI420585B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010013519B4 (de) * 2010-03-31 2012-12-27 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102010013520B4 (de) * 2010-03-31 2013-02-07 Siltronic Ag Verfahren zur beidseitigen Politur einer Halbleiterscheibe
KR101295921B1 (ko) * 2011-11-07 2013-08-13 주식회사 엘지실트론 연마패드의 표면처리방법 및 이를 이용한 웨이퍼의 연마방법
US9315917B2 (en) * 2012-07-30 2016-04-19 Solar World Industries America Inc. Apparatus and method for the production of ingots
DE102013213839A1 (de) * 2013-07-15 2015-01-15 Siltronic Ag Verfahren zur Herstellung einer hochdotierten Halbleiterscheibe
US9997463B2 (en) * 2015-07-01 2018-06-12 Stmicroelectronics, Inc. Modular interconnects for gate-all-around transistors
CN106271959A (zh) * 2016-08-15 2017-01-04 安徽省银锐玻璃机械有限公司 玻璃手工磨边的方法
JP7327974B2 (ja) * 2019-04-01 2023-08-16 株式会社ディスコ ウェーハの分割方法
CN110707007A (zh) * 2019-09-26 2020-01-17 芜湖德锐电子技术有限公司 一种芯片抛光方法
JP7306234B2 (ja) * 2019-11-19 2023-07-11 株式会社Sumco ウェーハの研磨方法及びシリコンウェーハ
EP3900876B1 (de) * 2020-04-23 2024-05-01 Siltronic AG Verfahren zum schleifen einer halbleiterscheibe
CN111775354B (zh) * 2020-06-19 2021-10-01 山东省科学院新材料研究所 一种钽铌酸钾单晶基片元件的加工制作方法
CN112454014B (zh) * 2020-10-29 2022-10-11 中国工程物理研究院激光聚变研究中心 一种红外透明陶瓷晶粒尺寸的测量方法
EP4047635A1 (de) * 2021-02-18 2022-08-24 Siltronic AG Verfahren zur herstellung von scheiben aus einem zylindrischen stab aus halbleitermaterial
CN115338694B (zh) * 2022-07-01 2024-02-02 金华博蓝特新材料有限公司 一种双面抛光晶片的加工方法
KR102560217B1 (ko) * 2023-04-19 2023-07-27 (주)화승코퍼레이션 공압식 방충재 및 이의 관리 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260314A (ja) * 1996-03-25 1997-10-03 Shin Etsu Handotai Co Ltd 半導体ウェーハ製造方法
KR20030019144A (ko) * 2001-08-30 2003-03-06 와커 실트로닉 아게 국부평탄도를 향상시킨 반도체 웨이퍼 및 그 제조방법

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3905162A (en) 1974-07-23 1975-09-16 Silicon Material Inc Method of preparing high yield semiconductor wafer
US4655191A (en) 1985-03-08 1987-04-07 Motorola, Inc. Wire saw machine
DE3942671A1 (de) 1989-12-22 1991-06-27 Wacker Chemitronic Drahtsaege zum abtrennen von scheiben von stab- oder blockfoermigen werkstuecken und ihre verwendung
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
DE4123095A1 (de) 1991-07-12 1993-01-14 Wacker Chemitronic Verfahren und vorrichtung zur herstellung von nahtlosen band- und drahtschlaufen, und deren verwendung als trennwerkzeuge in band- und drahtsaegen
DE4224395A1 (de) 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
JP3010572B2 (ja) 1994-09-29 2000-02-21 株式会社東京精密 ウェーハエッジの加工装置
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
DE19732433A1 (de) 1996-07-29 1998-02-12 Mitsubishi Material Silicon Verfahren und Gerät zum Polieren von Schrägkanten von Halbleiterwafern
US5692950A (en) 1996-08-08 1997-12-02 Minnesota Mining And Manufacturing Company Abrasive construction for semiconductor wafer modification
DE19651761A1 (de) * 1996-12-12 1998-06-18 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zum Polieren von Halbleiterscheiben
US5897426A (en) 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
JP3292835B2 (ja) 1998-05-06 2002-06-17 信越半導体株式会社 薄板ワークの平面研削方法およびその研削装置
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
WO2000047369A1 (en) * 1999-02-12 2000-08-17 Memc Electronic Materials, Inc. Method of polishing semiconductor wafers
US20020187595A1 (en) * 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
JP3791302B2 (ja) * 2000-05-31 2006-06-28 株式会社Ｓｕｍｃｏ 両面研磨装置を用いた半導体ウェーハの研磨方法
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
US7582221B2 (en) * 2000-10-26 2009-09-01 Shin-Etsu Handotai Co., Ltd. Wafer manufacturing method, polishing apparatus, and wafer
DE10058305A1 (de) 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
JP4947754B2 (ja) * 2001-03-27 2012-06-06 日本板硝子株式会社 情報記録媒体用基板及びその製造方法、情報記録媒体、並びにガラス素板
US6599177B2 (en) 2001-06-25 2003-07-29 Saint-Gobain Abrasives Technology Company Coated abrasives with indicia
JP2003257905A (ja) * 2002-03-01 2003-09-12 Disco Abrasive Syst Ltd 被研磨物の研磨方法
JP4093793B2 (ja) 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
US7010939B2 (en) * 2002-06-05 2006-03-14 Hoya Corporation Glass substrate for data recording medium and manufacturing method thereof
US20040078179A1 (en) * 2002-10-17 2004-04-22 Renesas Technology Corp. Logic verification system
CN100513075C (zh) * 2002-12-26 2009-07-15 Hoya;株式会社 用于信息记录介质的玻璃衬底及其制造方法
JP2004214398A (ja) * 2002-12-27 2004-07-29 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法
JP4345357B2 (ja) 2003-05-27 2009-10-14 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
DE10344602A1 (de) 2003-09-25 2005-05-19 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
JP2006237055A (ja) 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
DE102005012446B4 (de) 2005-03-17 2017-11-30 Siltronic Ag Verfahren zur Material abtragenden Bearbeitung einer Halbleiterscheibe
JP4820108B2 (ja) * 2005-04-25 2011-11-24 コマツＮｔｃ株式会社 半導体ウエーハの製造方法およびワークのスライス方法ならびにそれらに用いられるワイヤソー
DE102006032455A1 (de) * 2006-07-13 2008-04-10 Siltronic Ag Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben sowie Halbleierscheibe mit hervorragender Ebenheit
DE102006048218A1 (de) 2006-10-11 2008-04-17 Siltronic Ag Optimierung der Kantenprofile von Halbleiterscheiben
JP2008198906A (ja) * 2007-02-15 2008-08-28 Sumco Corp シリコンウェーハの製造方法
DE102007026292A1 (de) 2007-06-06 2008-12-11 Siltronic Ag Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben
DE102007035266B4 (de) 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
EP2433000A2 (en) * 2009-05-22 2012-03-28 General Compression Inc. Compressor and/or expander device
DE102009030296B4 (de) 2009-06-24 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009048436B4 (de) 2009-10-07 2012-12-20 Siltronic Ag Verfahren zum Schleifen einer Halbleiterscheibe
DE102009051007B4 (de) 2009-10-28 2011-12-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102009052744B4 (de) 2009-11-11 2013-08-29 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
DE102009057593A1 (de) 2009-12-09 2011-06-16 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260314A (ja) * 1996-03-25 1997-10-03 Shin Etsu Handotai Co Ltd 半導体ウェーハ製造方法
KR20030019144A (ko) * 2001-08-30 2003-03-06 와커 실트로닉 아게 국부평탄도를 향상시킨 반도체 웨이퍼 및 그 제조방법

Also Published As

Publication number Publication date
CN102169821A (zh) 2011-08-31
CN102169821B (zh) 2014-05-28
JP5538253B2 (ja) 2014-07-02
DE102010005904A1 (de) 2011-07-28
DE102010005904B4 (de) 2012-11-22
US8529315B2 (en) 2013-09-10
KR20110088388A (ko) 2011-08-03
TW201126588A (en) 2011-08-01
TWI420585B (zh) 2013-12-21
JP2011155265A (ja) 2011-08-11
US20110183582A1 (en) 2011-07-28
SG173290A1 (en) 2011-08-29

Similar Documents

Publication Publication Date Title
KR101152113B1 (ko) 반도체 웨이퍼 제조 방법
KR101230112B1 (ko) 반도체 웨이퍼 제조 방법
KR101316364B1 (ko) 반도체 웨이퍼의 제조 방법
JP3400765B2 (ja) 半導体ウェハの製造方法および該製造方法の使用
US8721390B2 (en) Method for the double-side polishing of a semiconductor wafer
KR101139054B1 (ko) 반도체 웨이퍼의 양면 폴리싱 가공 방법
KR101303552B1 (ko) 반도체 웨이퍼의 양면을 화학적으로 그라인딩하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110114

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120228

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120525

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120529

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150514

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150514

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160512

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160512

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170511

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170511

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180518

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200305