CN101954620A - 双侧化学研磨半导体晶片的方法 - Google Patents

双侧化学研磨半导体晶片的方法 Download PDF

Info

Publication number
CN101954620A
CN101954620A CN2010101447391A CN201010144739A CN101954620A CN 101954620 A CN101954620 A CN 101954620A CN 2010101447391 A CN2010101447391 A CN 2010101447391A CN 201010144739 A CN201010144739 A CN 201010144739A CN 101954620 A CN101954620 A CN 101954620A
Authority
CN
China
Prior art keywords
semiconductor wafer
grinding
bilateral
working lining
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101447391A
Other languages
English (en)
Inventor
J·施万德纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN101954620A publication Critical patent/CN101954620A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

同时双侧处理半导体晶片的方法，所述半导体晶片以自由活动的方式位于多个借助于辊设备旋转的载体之一的切口中，从而沿着摆线轨迹移动，所述半导体晶片在两个旋转的环形工作盘之间以除去材料的方式进行处理，其中每个工作盘包括含有研磨材料的工作层，其中在所述处理期间提供不含研磨材料的碱性介质。

Description

双侧化学研磨半导体晶片的方法
本发明涉及双侧化学研磨半导体晶片的方法。
特别地，本发明旨在提供下一代技术的硅晶片的新的处理步骤，该硅晶片的直径主要为450mm。目前，在电子工业需求量最大的应用中使用直径为300mm的经抛光或外延涂布的硅晶片。直径为200mm的硅晶片正逐渐被300mm晶片所替代。
电子工业需要更大的衬底以生产该工业中的组件的主要原因是，更大的衬底得到的微处理器或存储芯片具有巨大的经济利益。在半导体工业中，长久以来习惯于关注可用的衬底面积，换句话说，探求单个衬底上能够容纳的组件(即，逻辑芯片或存储芯片)数有多高。这和下列事实有关：组件制造商的很多处理步骤指向整个衬底，并且形成衬底图案(即随后产生单个芯片的组件结构的生产过程)的单个步骤也是，因此就生产成本而言，这两组处理步骤尤其取决于衬底尺寸。衬底尺寸非常显著地影响每个组件的生产成本，因此具有重要的经济价值。
然而，衬底直径的扩大伴随了主要的、部分全新的、迄今无人知道的技术问题。
最终，所有的处理步骤都需要彻底修改，无论它们是纯粹的机械(锯、研磨、精研)、化学(刻蚀、清洁)还是本质上的化学-机械过程(抛光)，以及热处理(外延涂布、退火)，特别是有关机器及其安装(器材)的问题。
化学机械处理包括抛光方法，在该抛光方法中通过施力和提供抛光浆料(例如碱性硅溶胶)，借助于半导体晶片和抛光衬垫的相对运动获得材料除去效果。现有技术已描述了批量双侧抛光(batch double-side polishing，DSP)和批量及单个晶片单侧抛光(在抛光处理期间，半导体晶片借助于支持体一侧上的真空、粘结或粘合而安装)。
根据现有技术的机械处理步骤是精研(“批量”中的多个半导体晶片的同时双侧精研)、夹紧工件一侧的单个半导体晶片的单侧研磨(通常顺序单侧研磨晶片的双侧而进行，“单侧研磨(single-side grinding，SSG)”；“顺续SSG”)、或两个研磨盘之间的单个半导体晶片的同时双侧研磨(同时“双盘研磨(double-disk grinding，DOG)”)。
从例如US-3,905,162以及US-5,400,548或EP-0955126已知半导体晶片的单侧表面研磨方法和设备。在该情况下，半导体晶片通过其一个表面固定于晶片支持物上，同时其相对表面通过晶片支持物和研磨盘旋转并彼此相对加压而借助于研磨盘进行处理。在此情况下，半导体晶片按照其中心基本对应晶片支持物的旋转中心的方式固定于晶片支持物上。此外，研磨盘按照半导体晶片的旋转中心压入研磨盘的工作区域或边缘区域的方式放置，所述边缘区域通过齿形成。从而，可在不移动研磨平面的情况下研磨半导体晶片的整个表面。
按照例如JP2000-280155A和JP2002-307303A描述的根据现有技术的DDG机器具有两个研磨轮，彼此相对，且旋转轴共线设置。在研磨操作期间，位于研磨轮之间的晶片形式的工件由两个沿轴旋转的研磨轮同时进行双侧处理，该工件由环状支持和旋转装置保持在位置内，同时沿其自己的轴旋转。在研磨操作期间，两个研磨轮沿着轴向前进，直到工件已达到所需的最终厚度。
举例而言，该保持和旋转装置可以含有和工件的边缘啮合的摩擦轮。然而，它也可以是以环状形式围绕工件，并和可能存在于工件外围的划痕、凹槽或凹口啮合的装置。这类装置统称为“凹口指(notch finger)”。为了处理工件的整个面积，相对于研磨轮以研磨轮的研磨部分形成圆形路径的方式引导工件，所述圆形路径围绕工件的中心。
在该情况下，工件通常不处于固定位置，而是由两个用于液压支承的设备沿轴向保持在位置内，所述设备下面称作“液压垫”，安装在工件的两侧。这类设备描述于JP2000-280155A。按照现有技术，两个液压垫朝向工件的表面以平面方式设置，并彼此平行取向。每个液压垫含有多个液压支承，在它们之间设置凹槽，该凹槽用于排放用于液压支承的介质(下称“液压支承介质”)和研磨冷却剂。
为了生产特别平的半导体晶片，下列处理步骤特别重要：半导体晶片大量以无约束力的方式，按“自由浮动”的样式，在没有力锁定或主动锁紧的情况下进行处理(“自由浮动处理(freefloating processing，FFP)”)。通过FFP，通过例如MWS中的热漂移或交替负载产生的比如波动被特别快速地消除，几乎没有材料损失。
现有技术中已知的FFP特别包括精研、DDG和DSP。
DE 103 44 602 A1公开了另一机械FFP处理方法，其中多个半导体晶片位于多个借助于环状外驱动环和环状内驱动环而旋转的载体之一的各个切口中，从而以特定的几何路径固定，并在两个涂有粘结的研磨剂的旋转的工作盘之间以除去材料的方式进行处理。该方法也称作“行星式衬垫研磨(planetary pad grinding)”，或简称PPG。如例如US 6007407所公开的，研磨剂由粘至所使用的设备的工作盘的膜或“衬垫”组成。
硬材料用作研磨剂，例如金刚石、碳化硅(SiC)、立方氮化硼(CBN)、氮化硅(Si3N4)、二氧化铈(CeO2)、二氧化锆(ZrO2)、钢玉/氧化铝/蓝宝石(Al2O3)和许多其他粒径最多几十微米的陶瓷。为了处理硅，特别优选金刚石，此外也优选Al2O3、SiC和ZrO2。金刚石加入研磨体的陶瓷、金属或合成树脂基质中，作为单独的颗粒或借助于陶瓷、金属或合成树脂一次结合(primarybond)而被结合以形成聚集体。
此外，DE 103 44 602 A1公开了一种方法，在该方法中，多个含有经粘结的研磨剂的研磨体粘至工作盘，或者研磨剂粘结于层或“衬垫”中，这类衬垫粘至工作盘。此外，工作层存在借助于真空、螺旋、覆盖或借助于静电或磁的方式的钩和环紧固的固定(参见例如US 6019672 A)。
有时工作层作为衬垫或层叠片而实施(US 6096107 A，US 6599177 B2)。
具有结构化表面的片材也是已知的，该片材含有抬高区域和凹陷区域，抬高区域和工件接触，通过凹陷区域可提供冷却润滑剂并排出研磨浆料和用过的颗粒。例如US 6007407 A公开了具有这种结构的研磨工具(研磨衬垫)。这里，研磨衬垫自粘在背侧上，使工作盘上变换研磨工具变得简单。
用于进行精研、DSP和PPG处理方法的合适设备基本上包括环状上下工作盘和辊设备，辊设备包括设置于环形工作盘的内缘和外缘的齿环。上下工作盘和内外齿环同心设置并具有共线的驱动轴。工件被引入薄引导盒(所谓的“载体”)内，该引导盒外有齿，在处理期间借助于辊设备在两个工作盘之间移动。
就PPG而言，如上所述，工作盘含有工作层，工作层带有固定结合的研磨剂。
就精研而言，使用由铸造材料(通常是钢铸件，例如可锻灰口铁)组成的工作盘，即所谓的精研板。这些工作盘除铁和碳之外还含有多种不同浓度的非铁金属。
就DSP而言，工作盘用抛光衬垫覆盖，其中抛光衬垫由例如热塑性或热固性聚合物组成。用聚合物浸渍的板或毡或纤维衬底也是合适的。
就精研和DSP而言，分别另外提供精研剂和抛光剂，但就PPG而言则不提供。
对于精研，油、醇和二醇被称为精研剂(研磨物浆料、研磨物)的载液，也称浆料。
对于DSP，加入硅溶胶的含水抛光剂是已知的，该抛光剂优选为碱性，且如果合适，可含有其他添加剂，比如化学缓冲体系、表面活性剂、络合剂、醇和硅醇。
半导体晶片的生产包括从晶体切下半导体晶片，和多个后续的材料除去处理步骤。这些处理步骤对于获得半导体晶片可能的最光滑的表面和平行侧面以及提供具有经圆整的边缘的半导体晶片是必需的。合适的材料除去处理步骤通常包括半导体晶片的边缘圆整、精研或双侧研磨、刻蚀和抛光。诸如双侧研磨，主要是精研的处理步骤对晶片表面增加损坏，所述损坏使后续步骤(刻蚀，抛光)中的高材料除去速率成为必需。
晶体损坏可通过精细研磨半导体晶片而减少，也就是说通过使用具有微细颗粒尺寸的研磨盘的表面研磨。在后续刻蚀期间需要除去的材料较少。理想地，希望完全省去刻蚀步骤。希望如此减少的刻蚀步骤具有减少通常和刻蚀有关的半导体晶片的平坦性损伤，且在后续抛光步骤中需要除去的材料更少的效果。这类精细研磨方法描述于DE 102 005 012 446 A1。
然而，精细研磨也负面影响几何形状，特别是纳米形态，在进一步小型化(路线图，设计规则)的过程中，由于对这两个参数提出的不断增多的要求，这越来越成为问题。纳米形态通常表示为相对于面积为2mm×2mm的正方形测量窗口的高度波动PV(＝“峰到谷(peak to valley)”)。此外，考虑到根据目前情况施加在450mm晶片上的力，不能容易地采用常规的精细研磨处理，在该常规精细研磨处理中，位于旋转的晶片支持物上的晶片和旋转盘彼此靠近。
考虑到这些问题，发明人制定了下列目的：得到生产半导体晶片的合适处理顺序，和抑制之前使用的精细研磨和常规的粗研磨步骤(PPG，DDG)以及精研的劣势，同时适合于450mm的新的处理步骤。
本发明借助于同时双侧处理半导体晶片的方法而实现，所述半导体晶片以自由活动的方式位于多个借助于辊设备旋转的载体之一的切口中，从而沿着摆线轨迹移动，所述半导体晶片在两个旋转的环形工作盘之间以除去材料的方式进行处理，其中每个工作盘含有带研磨材料的工作层，其中在所述处理期间提供不含研磨材料的碱性介质。
本发明也借助于半导体晶片的生产方法实现，该方法包括：
a)提供经圆柱状研磨的半导体材料棒；
b)从所述棒切下半导体晶片；
c)圆整半导体晶片的边缘；
d)处理半导体晶片的两个表面；
e)清洁半导体晶片；
f)抛光半导体晶片的两侧；
其中化学研磨半导体晶片双侧的至少一个步骤按下列方法进行：半导体晶片以自由活动的方式位于多个借助于辊设备旋转的载体之一的切口中，从而沿着摆线轨迹移动，其中所述半导体晶片在两个旋转的环形工作盘之间以除去材料的方式进行处理，其中每个工作盘包括含有研磨材料的工作层，其中在所述处理期间在工作盘和半导体晶片之间提供不含研磨材料的碱性介质。
所述制造顺序中的化学研磨的优选使用领域为：
a)代替之前的机械粗除去方法，即DDG，PPG和精研，或
b)代替之前的机械精细除去步骤，也就是说常规的精细研磨，或
c)a)和b)的组合。在c)的情况下，纯机械材料除去不再发生。那么所有用于处理半导体晶片表面的方法在本质上是化学(清洁，可能刻蚀)和化学机械(抛光)方法(除了仍然需要的半导体晶片边缘的机械处理，也就是说边缘圆整)。
在本发明内容中，特别优选下列制造顺序；在所有顺序中，已借助于CZ(Czochralski)或FZ(float zone，浮区)生长并经圆柱状研磨的棒式晶体作为起始产品：
a)线锯(Wire sawing)-边缘圆整-化学研磨(粗)-清洁-边缘圆整-激光标记-刻蚀-双侧抛光(DSP)-边缘抛光
b)线锯-双侧粗研磨(DDG)-边缘圆整--激光标记-化学研磨(精细)-清洁-双侧抛光-边缘抛光
c)线锯-边缘圆整-双侧粗研磨(PPG)-清洁-边缘圆整-激光标记-化学研磨(精细)-清洁-双侧抛光-边缘抛光
d)线锯-边缘圆整-精研-清洁-边缘圆整-激光标记-化学研磨(精细)-刻蚀-DSP-边缘抛光
e)线锯-边缘圆整-精研-清洁-边缘圆整-激光标记-精细研磨-化学研磨(精细)-清洁-DSP-边缘抛光
f)线锯-边缘圆整-化学研磨(粗)-清洁-边缘圆整-激光标记-化学研磨(精细)-清洁-DSP-边缘抛光
这些优选的顺序通常含有分成两步的边缘圆整。这可包括例如第一粗研磨步骤和第二精细研磨步骤。然而，同样优选仅提供一个边缘圆整步骤，该步骤可在机械粗研磨、精研或化学粗研磨步骤之前或之后进行。
如果所述顺序中包括清洁步骤，则排除导致并非微不足道的材料除去的刻蚀步骤。精研或化学研磨步骤之后的清洁步骤用于使处理后的晶片没有精研浆料或研磨剂的残余物。不提供用于除去可能的损坏的材料除去。
边缘抛光后，为了设置体内特定的缺陷性质(内部吸杂剂，贫化区，BMD密度)，在示例性顺序中可进行进一步的加工和处理步骤，例如使用软抛光衬垫的化学机械无雾度抛光(CMP)、外延层沉积或热处理(退火，RTA)。
在每个情况下，起点均是经圆柱状研磨的半导体材料棒。优选包括单晶硅。
特别就具有大直径(＞＝300mm)的硅棒而言，单晶硅通常借助于所谓的Czochralski(CZ)方法生长。这包括将晶种带至石英坩埚中熔化的硅表面，并缓慢地将它拉向上。在此情况下，首先生产颈部，降低拉晶速率，圆锥形区域成形，该区域并入晶体的圆柱形区域。
拉制单晶后，优选切去圆锥的首尾。然后平行于限定的晶体方向圆柱状研磨晶体块。在此情况下，单晶块按所需的晶体取向由施加于端部的压力元件限定的方式设置。相应的取向的圆柱状研磨方法和合适的设备公开于欧洲专利说明书EP 0 962 284 B1。
按照根据本发明的处理顺序的步骤b)，将经过圆柱状研磨的单晶切成晶片。
为此目的，优选使用线锯。在线锯期间，在一个工作操作内从晶体块切下多个晶片。US-5,771,876描述了这样的线锯的功能原理。
线锯具有线轴(wire gang)，线轴由围绕两个或更多个线材导引(wireguide)或偏向辊的锯线形成。锯线可涂有研磨剂涂层。当使用具有不带固定结合的研磨颗粒的锯线的线锯时，在切片处理期间以浆料的形式提供研磨颗粒。在切片处理期间，晶体块固定在穿透线轴的板(table)上，其中锯线设置成线截面在彼此旁边互相平行的方式。线轴的穿透借助于板和线轴之间的相对活动而形成，所述相对活动借助于供给装置实现，该装置将晶体块引向线轴(板前进)或将线轴引向晶体块。
边缘圆整在根据本发明的处理顺序的步骤c)中进行。
在此情况下，包括任何已经存在的机械标记(比如取向凹槽或晶片边缘的基本上直线性的平坦化(“平坦”))的半导体晶片边缘进行处理(也称“边缘-凹槽-研磨”)。为此目的，使用具有剖开的研磨盘的普通研磨步骤，具有连续或周期性工具推进的带式研磨方法，或集成边缘圆整方法(边缘研磨和边缘抛光在一个步骤中)。
这些边缘圆整方法是必需的，因为未加工状态下的边缘特别易碎，即使在边缘区域内的轻微压力和/或温度负载也可能损坏半导体晶片。
根据本发明的顺序的步骤e)包括清洁步骤，这在制造顺序中的几处都可能需要。举例来说，这样的清洁步骤通常在DSP之前和之后进行。
半导体晶片的两侧在根据本发明的顺序的步骤f)中抛光。
在此情况下可优选包括常规DSP。
为了以无雾度方式抛光半导体晶片的一侧，这之后也可进行CMP抛光处理。
同样优选地，在此时代替DSP使用和CMP抛光衬垫相比特殊的含有粘结的研磨物质(比如铈，二氧化硅等)的抛光衬垫依次处理半导体晶片的两侧。对于450mm晶片，依次处理晶片的前后侧特别有利。
在根据本发明的顺序的步骤d)中提出处理半导体晶片的两个表面。
这优选包括精研步骤或双侧研磨(PPG或DDG)。
然而，也可包括在机械和化学上起作用的化学粗研磨步骤。
根据本发明，提供至少一个化学研磨步骤是必不可少的。
这可包括化学精细研磨步骤，在示例性顺序中称作化学研磨(精细)。
然而，也优选提供化学粗研磨步骤。则后者优选相当于根据本发明的制造程序的步骤d)，并代替DDG，PPG或精研。
在现有技术中，半导体晶片在DSP之前借助于纯机械作用的研磨方法或借助于精研进行处理。
由于纯机械除去行为和产生的高作用力，在表面和表面附近的邻接层产生对晶格的显著损坏，这使得后续步骤成为必需，比如刻蚀处理和长时间的抛光除去(DSP)，或者减少的刻蚀处理以及DSP之前另外的较为精细的机械研磨处理(例如精细研磨)。
本发明基于下列事实：就机械除去步骤(例如以使用粘结颗粒的研磨的形式)和借助于碱性化学品的同时化学除去的组合而言，机械的除去比例(压力，颗粒尺寸)相应减少，因为靠近表面的晶格层和化学品相互作用并因此而被弱化，这造成除去晶体层所需的机械力作用更少的效果。
用于进行化学研磨步骤的优选的化学品是碱性缓冲溶液。
所述碱性介质的pH值优选在11.8到12.5的范围内变化。
优选地，所述碱性介质含有下列化合物，比如碳酸钠(Na2CO3)、碳酸钾(K2CO3)、氢氧化钠(NaOH)、氢氧化钾(KOH)、氢氧化铵(NH4OH)、氢氧化四甲铵(TMAH)或它们的任何所需混合物。
特别优选使用碳酸钾。
这样的K2CO3溶液优选和其他碱性组分如KOH或TMAH组合使用。
化学缓冲剂溶液的加入量应至少为0.2重量％。
特别优选4-10重量％的比例。
此外，碱性介质可含有一种或多种其他添加剂，例如表面活性添加剂比如润湿剂和表面活性剂，充当保护性胶体的稳定剂，防腐剂，杀生物剂，醇和络合剂。
工作盘的工作层的研磨物质由机械地除去衬底材料(半导体材料，例如硅)的材料组成。
研磨物质优选自下列元素的氧化物：铝、铈、锆和硅。
同样优选使用金刚石、氮化硼或碳化硅作为研磨物质。
如果化学研磨按粗研磨步骤进行，则使用含有颗粒尺寸小于#2000，特别是#200-#2000(颗粒尺寸筛孔根据日本工业标准(Japanese IndustrialStandard)JIS R 6001：1998)的研磨剂的工作层。
如果化学研磨按精细研磨步骤进行，则使用含有微细颗粒尺寸为#2000或更细，特别是#2000-#8000的研磨剂的工作层。
工作层可以以衬垫的形式使用，该衬垫粘至工作盘，含有粘结在衬垫中的研磨物质。
特别合适的研磨衬垫具有形状为重复的微结构的表面形态。这些微结构(“柱(post)”)具有例如截面为圆柱形或多边形的柱状形态，或金字塔或截棱锥的形态。
这类抛光衬垫在市场上有售。对这样的抛光衬垫的更为详细的描述见于例如WO 92/13680 A1和US 2005/227590 A1。
这样的机械-化学除去步骤结合了研磨技术的正面性质(比如产生优异的几何形状)，并消除了与此相关的劣势(高损坏)。
这为省去额外的昂贵处理步骤(刻蚀或精细研磨+减少的刻蚀)或显著减少这些步骤提供了可能性，因此也消除了它们对晶片的几何形状(刻蚀)和纳米形态(刻蚀)的不良效果。
特别当处理直径为450mm的大晶片时，不在水平取向的板上前进，并使用优化的介质的研磨具有较大优势。
根据本发明进行抛光的合适的衬底特别包括由诸如硅、砷化镓、SixGe1-x、蓝宝石和碳化硅组成的半导体晶片。
特别合适的衬底是由硅组成的半导体晶片和由此得到的衬底。由硅组成的半导体晶片被抛光的前侧可按下列状态存在，比如在从晶体切下半导体晶片之后，在半导体晶片的精研之后，在半导体晶片的研磨之后，在半导体晶片的刻蚀之后，或在半导体晶片已经过抛光之后出现。
源自由硅组成的半导体晶片的衬底应理解为特别表示具有层结构的衬底，例如具有借助于外延沉积的层的半导体晶片，SOI衬底(“Silicon OnInsulator”)和SSOI衬底(Strained Silicon On Insulator)和它们相应的中间产物(例如SGOI＝“Silicon-Germanium On Insulator”)。
中间产物也包括给体半导体晶片，由该给体半导体晶片，层已转移至其他衬底，特别是在生产SOI衬底的过程中。为了能够再次使用，给体半导体晶片被层转移揭开的表面必须进行平滑处理，所述表面相对粗糙且在边缘区域具有特征台阶(step)。
衬底被抛光的表面不必或不仅由硅组成。举例来说，可包括含有III-V族化合物半导体(比如砷化镓)或由硅和锗组成的合金(SixGe1-x)的层。
本发明借助于经过化学研磨的晶片形式的最佳前躯体产品使得减轻对抛光步骤的负担成为可能，该抛光步骤对于最终产品是不可少的，所述晶片有优良的几何形状和最小的损害，从而所述抛光步骤基本完成了它的实际任务，即在保证良好的纳米形态并维持最佳初始几何形状的同时实现了晶片表面的优化(没有刮痕，没有缺陷，粗糙度低)。这可在适当的短抛光时间内实现。
该方法特别适合于具有平面(抛光)板和相应的(抛光)介质分配器(比如常用于抛光机器的分配器)的机器类型。常规的双侧抛光机特别适合于所述方法。因此，该方法也可称为具有行星式运动学的化学双侧平面研磨。
实施例
对于示例性实施方案，使用描述于例如US 6602117 B1的抛光衬垫，该抛光衬垫具有氧化铈(CeO2)研磨颗粒固定地结合于其中。
平均颗粒尺寸为0.1-1μm。
在具有水平取向的抛光板的单板抛光机上用不同的化学品混合物进行除去试验。不同的化学品混合物实现不同的pH值，从而通过评价不同的除去速率便能发现碱性介质特别合适的pH值范围。
机械处理参数对所有实验均相同，如表1所示。
实验在Strasbaugh Inc.的“nHance 6EG”型抛光机上进行。
表1
Figure GSA00000064592200091
Figure GSA00000064592200101
产自Strasbaugh Inc.的抛光机具有一个抛光板，抛光板具有一个抛光衬垫和一个抛光头，全自动处理半导体晶片。抛光头通过万向轴安装(mountedcardanically)并含有涂布了“背衬垫”的固定基座和活动卡环。通过基板中的孔，可在两个同心的压力区(内区和外区)中建立空气缓冲，半导体晶片在抛光期间浮在所述空气缓冲上。因此，借助于下方的压缩空气，可对活动卡环施压，以在和半导体晶片接触时对抛光衬垫预先施加应力，以保持它平整。
图1说明在化学研磨期间，碱性研磨介质的pH值，除去速率和温度之间的关系。
1显示晶片上的平均除去速率，2显示晶片中心的除去率，单位均为μm/分钟。
发现11.8到12.5的pH值得到特别高的除去速率。如果使用该pH值范围内的碱性溶液，可减少除去(研磨除去)的机械部分，由此实现对晶格的最小破坏。
11.8到12.5的pH值一方面通过加入KOH(0.03或0.05重量％)实现，另一方面通过加入K2CO3(4重量％)实现。
就pH值低(pH＜11.8)的溶液而言，该溶液仅含K2CO3(0.2或0.4重量％)。在各种情况下，碱性介质的流速均为300ml/分钟。

Claims (20)

1.同时双侧处理半导体晶片的方法，所述半导体晶片以自由活动的方式位于多个借助于辊设备旋转的载体之一的切口中，从而沿着摆线轨迹移动，所述半导体晶片在两个旋转的环形工作盘之间以除去材料的方式进行处理，其中每个工作盘包括含有研磨材料的工作层，其中在所述处理期间提供不含研磨材料的碱性介质。
2.权利要求1的方法，其中所述碱性介质包括化合物碳酸钠(Na2CO3)、碳酸钾(K2CO3)、氢氧化钠(NaOH)、氢氧化钾(KOH)、氢氧化铵(NH4OH)、氢氧化四甲铵(TMAH)或它们的任何所需混合物的水溶液。
3.权利要求2的方法，其中所述水溶液的pH值是11.8到12.5，所述化合物在所述水溶液中的比例是0.2到10重量％。
4.权利要求3的方法，其中所述化合物在所述水溶液中的比例是4到10重量％。
5.权利要求1到4任意一项的方法，其中所述工作层含有研磨物质，所述研磨物质选自铝、锆、铈和硅的一种或多种氧化物。
6.权利要求1到4任意一项的方法，其中所述工作层含有选自以下组中的一种或多种硬材料的颗粒：碳化硅、氮化硼和金刚石。
7.权利要求1到6任意一项的方法，其中所述半导体晶片是直径为300mm或更大的硅晶片。
8.半导体晶片的生产方法，包括：
a)提供经圆柱状研磨的半导体材料棒；
b)从所述棒切下半导体晶片；
c)圆整半导体晶片的边缘；
d)处理半导体晶片的两个表面；
e)清洁半导体晶片；
f)抛光半导体晶片的两侧；
其中进行至少一个化学研磨半导体晶片双侧的步骤，在该步骤中，半导体晶片以自由活动的方式位于借助于辊设备旋转的多个载体之一的切口中，从而沿着摆线轨迹移动，所述半导体晶片在两个旋转的环形工作盘之间以除去材料的方式进行处理，其中每个工作盘含有带研磨材料的工作层，并且在所述处理期间在工作盘和半导体晶片之间提供不含研磨材料的碱性介质。
9.权利要求8的方法，其中所述碱性介质包括化合物碳酸钠(Na2CO3)、碳酸钾(K2CO3)、氢氧化钠(NaOH)、氢氧化钾(KOH)、氢氧化铵(NH4OH)、氢氧化四甲铵(TMAH)或它们的任何所需混合物的水溶液。
10.权利要求9的方法，其中所述水溶液的pH值是11.8到12.5，所述化合物在所述水溶液中的比例是0.2到10重量％。
11.权利要求10的方法，其中所述化合物在所述水溶液中的比例是4到10重量％。
12.权利要求8到11任意一项的方法，其中所述工作层含有研磨物质，所述研磨物质选自铝、锆、铈和硅的一种或多种氧化物。
13.权利要求8到11任意一项的方法，其中所述工作层含有选自以下组中的硬材料的一种或多种的颗粒：碳化硅、氮化硼和金刚石。
14.权利要求8到13任意一项的方法，其中所述半导体晶片是直径为300mm或更大的硅晶片。
15.权利要求8到14任意一项的方法，其中根据c)圆整半导体晶片的边缘的处理后，化学研磨半导体晶片双侧，其中所述工作层的颗粒度小于#2000。
16.权利要求8到14任意一项的方法，其中根据步骤c)圆整边缘的处理在步骤d)之后进行，根据步骤d)的处理相当于不提供碱性介质并使用具有粗糙颗粒度的研磨盘的同时双侧研磨，按此方式经过双侧研磨和边缘圆整的半导体晶片进行双侧化学研磨，其中工作层的颗粒度为#2000-#8000。
17.权利要求16的方法，其中根据步骤c)的边缘圆整在步骤d)之前和之后均进行。
18.权利要求16的方法，其中用半导体晶片双侧精研代替同时双侧研磨。
19.权利要求18的方法，其中，在化学研磨半导体晶片双侧的处理之前，借助于颗粒度为#2000-8000的研磨盘进行研磨半导体晶片双侧的处理，其中在该研磨步骤期间不提供碱性介质。
20.权利要求8到14任意一项的方法，其中在步骤d)半导体晶片双侧经化学研磨，其中工作层的颗粒度小于#2000，根据步骤c)的边缘圆整步骤在步骤d)之前和之后均进行，按此方式经过双侧研磨和边缘圆整的半导体晶片进行第二次双侧化学研磨，其中工作层的颗粒度为#2000-#8000。
CN2010101447391A 2009-06-17 2010-03-22 双侧化学研磨半导体晶片的方法 Pending CN101954620A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009025242A DE102009025242B4 (de) 2009-06-17 2009-06-17 Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102009025242.8 2009-06-17

Publications (1)

Publication Number Publication Date
CN101954620A true CN101954620A (zh) 2011-01-26

Family

ID=43217608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101447391A Pending CN101954620A (zh) 2009-06-17 2010-03-22 双侧化学研磨半导体晶片的方法

Country Status (6)

Country Link
US (1) US8376810B2 (zh)
JP (1) JP5697368B2 (zh)
KR (1) KR101303552B1 (zh)
CN (1) CN101954620A (zh)
DE (1) DE102009025242B4 (zh)
TW (1) TWI427690B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029355A (ja) * 2009-07-24 2011-02-10 Sumco Corp レーザマーク付き半導体ウェーハの製造方法
US9064836B1 (en) * 2010-08-09 2015-06-23 Sandisk Semiconductor (Shanghai) Co., Ltd. Extrinsic gettering on semiconductor devices
JP2013045909A (ja) * 2011-08-25 2013-03-04 Sumco Corp 半導体ウェーハの製造方法
KR20150056633A (ko) * 2012-09-28 2015-05-26 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 개량된 미세연마 방법
CN113492399A (zh) * 2020-04-03 2021-10-12 重庆超硅半导体有限公司 一种减少抛光片表面划痕方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665658A (en) * 1984-05-21 1987-05-19 Commissariat A L'energie Atomique Double face abrading machine and device for transmitting current and fluid between a rotary structure and a non-rotary structure
CN1145531A (zh) * 1995-07-03 1997-03-19 三菱麻铁里亚尔硅材料株式会社 硅片的制造方法及其装置
CN2253268Y (zh) * 1995-09-12 1997-04-30 郝振亚 高精度双面立式研磨机
US20020077039A1 (en) * 2000-11-24 2002-06-20 Wacker, Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for the surface polishing of silicon wafers
US20080014839A1 (en) * 2006-07-13 2008-01-17 Siltronic Ag Method For The Simultaneous Double-Side Grinding Of A Plurality Of Semiconductor Wafers, And Semiconductor Wafer Having Outstanding Flatness

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3807979A (en) * 1972-05-08 1974-04-30 Philadelphia Quartz Co Quaternary ammonium silicate for polishing silicon metal
US3905162A (en) 1974-07-23 1975-09-16 Silicon Material Inc Method of preparing high yield semiconductor wafer
JPS63300852A (ja) * 1987-05-29 1988-12-08 Seiko Giken:Kk 光ファイバの端面研磨装置
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
DE4224395A1 (de) 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
US6019672A (en) 1994-09-08 2000-02-01 Struers A/S Grinding/polishing cover sheet for placing on a rotatable grinding/polishing disc
DE19519460A1 (de) 1995-05-26 1996-11-28 Wacker Siltronic Halbleitermat Drahtsäge und Verfahren zum Abtrennen von Scheiben von einem Werkstück
US5692950A (en) 1996-08-08 1997-12-02 Minnesota Mining And Manufacturing Company Abrasive construction for semiconductor wafer modification
AU4472997A (en) * 1996-10-15 1998-05-11 Nippon Steel Corporation Semiconductor substrate polishing pad dresser, method of manufacturing the same, and chemicomechanical polishing method using the same dresser
WO1998019301A1 (en) * 1996-10-28 1998-05-07 Hmt Technology Corporation Apparatus for polishing planar substrates between rotating plates
JP3292835B2 (ja) 1998-05-06 2002-06-17 信越半導体株式会社 薄板ワークの平面研削方法およびその研削装置
DE19825051A1 (de) 1998-06-04 1999-12-09 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zur Herstellung eines zylinderförmigen Einkristalls und Verfahren zum Abtrennen von Halbleiterscheiben
JP2000015566A (ja) 1998-06-30 2000-01-18 Mitsubishi Materials Silicon Corp 半導体ウェーハの両面研磨装置
US6976904B2 (en) * 1998-07-09 2005-12-20 Li Family Holdings, Ltd. Chemical mechanical polishing slurry
US6214704B1 (en) * 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
JP3951496B2 (ja) 1999-03-30 2007-08-01 光洋機械工業株式会社 薄板円板状ワークの両面研削装置
US6234875B1 (en) * 1999-06-09 2001-05-22 3M Innovative Properties Company Method of modifying a surface
US6096107A (en) 2000-01-03 2000-08-01 Norton Company Superabrasive products
DE10004578C1 (de) 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
WO2001062436A1 (fr) * 2000-02-23 2001-08-30 Shin-Etsu Handotai Co., Ltd. Procede et appareil permettant de polir une partie circulaire exterieure a chanfrein d'une tranche
JP3494119B2 (ja) * 2000-04-24 2004-02-03 三菱住友シリコン株式会社 両面研磨装置を用いた半導体ウェーハの研磨方法
DE10196115B4 (de) 2000-04-24 2011-06-16 Sumitomo Mitsubishi Silicon Corp. Verfahren zum Polieren eines Halbleiterwafers
JP3456466B2 (ja) * 2000-04-27 2003-10-14 三菱住友シリコン株式会社 シリコンウェーハ用研磨剤及びその研磨方法
US6626736B2 (en) * 2000-06-30 2003-09-30 Ebara Corporation Polishing apparatus
US6361407B1 (en) * 2000-08-02 2002-03-26 Memc Electronic Materials, Inc. Method of polishing a semiconductor wafer
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
DE10060697B4 (de) * 2000-12-07 2005-10-06 Siltronic Ag Doppelseiten-Polierverfahren mit reduzierter Kratzerrate und Vorrichtung zur Durchführung des Verfahrens
JP3617665B2 (ja) * 2001-01-29 2005-02-09 三菱住友シリコン株式会社 半導体ウェーハ用研磨布
KR100451937B1 (ko) * 2001-01-31 2004-10-22 주식회사 엘지 전자레인지의 전면시트의 제조방법 및 그것을 부착한전자레인지
JP2002307303A (ja) 2001-04-10 2002-10-23 Koyo Mach Ind Co Ltd 薄板円板状ワークの両面研削方法および装置
US6599177B2 (en) 2001-06-25 2003-07-29 Saint-Gobain Abrasives Technology Company Coated abrasives with indicia
DE10132504C1 (de) * 2001-07-05 2002-10-10 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
US6464562B1 (en) * 2001-12-19 2002-10-15 Winbond Electronics Corporation System and method for in-situ monitoring slurry flow rate during a chemical mechanical polishing process
US20030139122A1 (en) * 2002-01-24 2003-07-24 Lawing Andrew Scott Polishing pad for a chemical mechanical planarization or polishing (CMP) system
JP2004071833A (ja) * 2002-08-06 2004-03-04 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
KR101004525B1 (ko) * 2002-08-19 2010-12-31 호야 가부시키가이샤 마스크 블랭크용 글래스 기판 제조 방법, 마스크 블랭크제조방법, 전사 마스크 제조 방법, 반도체 디바이스제조방법, 마스크 블랭크용 글래스 기판, 마스크 블랭크,및 전사 마스크
KR20040098559A (ko) * 2003-05-15 2004-11-20 실트로닉 아게 반도체 웨이퍼의 연마 방법
US7354332B2 (en) * 2003-08-04 2008-04-08 Applied Materials, Inc. Technique for process-qualifying a semiconductor manufacturing tool using metrology data
DE10344602A1 (de) 2003-09-25 2005-05-19 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
JP4860192B2 (ja) * 2004-09-03 2012-01-25 株式会社ディスコ ウェハの製造方法
DE102005012446B4 (de) 2005-03-17 2017-11-30 Siltronic Ag Verfahren zur Material abtragenden Bearbeitung einer Halbleiterscheibe
JP4820108B2 (ja) * 2005-04-25 2011-11-24 コマツＮｔｃ株式会社 半導体ウエーハの製造方法およびワークのスライス方法ならびにそれらに用いられるワイヤソー
US7513820B2 (en) * 2006-03-16 2009-04-07 Sae Magnetics (H.K.) Ltd. Method and apparatus for producing micro-texture on a slider substrate using chemical and mechanical polishing techniques
DE102007056627B4 (de) * 2007-03-19 2023-12-21 Lapmaster Wolters Gmbh Verfahren zum gleichzeitigen Schleifen mehrerer Halbleiterscheiben
DE102007035266B4 (de) * 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
JP5309692B2 (ja) * 2008-05-28 2013-10-09 株式会社Ｓｕｍｃｏ シリコンウェーハの研磨方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665658A (en) * 1984-05-21 1987-05-19 Commissariat A L'energie Atomique Double face abrading machine and device for transmitting current and fluid between a rotary structure and a non-rotary structure
CN1145531A (zh) * 1995-07-03 1997-03-19 三菱麻铁里亚尔硅材料株式会社 硅片的制造方法及其装置
CN2253268Y (zh) * 1995-09-12 1997-04-30 郝振亚 高精度双面立式研磨机
US20020077039A1 (en) * 2000-11-24 2002-06-20 Wacker, Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for the surface polishing of silicon wafers
US20080014839A1 (en) * 2006-07-13 2008-01-17 Siltronic Ag Method For The Simultaneous Double-Side Grinding Of A Plurality Of Semiconductor Wafers, And Semiconductor Wafer Having Outstanding Flatness

Also Published As

Publication number Publication date
DE102009025242A1 (de) 2010-12-30
TW201101381A (en) 2011-01-01
JP5697368B2 (ja) 2015-04-08
JP2011003902A (ja) 2011-01-06
US20100323585A1 (en) 2010-12-23
TWI427690B (zh) 2014-02-21
DE102009025242B4 (de) 2013-05-23
KR101303552B1 (ko) 2013-09-03
US8376810B2 (en) 2013-02-19
KR20100135649A (ko) 2010-12-27

Similar Documents

Publication Publication Date Title
Pei et al. Grinding of silicon wafers: a review from historical perspectives
JP4369378B2 (ja) 半導体ウェーハ、該半導体ウェーハを製造するための装置および方法
CN102069448B (zh) 半导体晶片的制造方法
KR101139054B1 (ko) 반도체 웨이퍼의 양면 폴리싱 가공 방법
JP6106535B2 (ja) ＳｉＣ基板の製造方法
KR101152113B1 (ko) 반도체 웨이퍼 제조 방법
US9224613B2 (en) Method for polishing both sides of a semiconductor wafer
JP5913839B2 (ja) 研磨方法
CN102484042B (zh) 生产半导体晶片的方法
US7452814B2 (en) Method of polishing GaN substrate
KR20060111869A (ko) 반도체 웨이퍼 제조방법, 절단작업을 위한 절단방법 및이에 사용되는 와이어 소
JP4667263B2 (ja) シリコンウエハの製造方法
KR101291880B1 (ko) 반도체 웨이퍼 제조 방법
US11781244B2 (en) Seed crystal for single crystal 4H—SiC growth and method for processing the same
CN101954620A (zh) 双侧化学研磨半导体晶片的方法
KR101775258B1 (ko) 단결정 SiC 기판의 표면 가공 방법, 그 제조 방법 및 단결정 SiC 기판의 표면 가공용 연삭 플레이트
KR20160124110A (ko) 워크의 양두연삭방법
JP2004006997A (ja) シリコンウエハの製造方法
JP2004356657A (ja) シリコンウエハの加工方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JP2010153844A (ja) 活性層用ウェーハの製造方法
TW202245944A (zh) 自半導體材料的圓柱形錠生產晶圓的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110126