JP5453378B2 - 半導体材料から構成された基板を研磨する方法 - Google Patents

半導体材料から構成された基板を研磨する方法 Download PDF

Info

Publication number
JP5453378B2
JP5453378B2 JP2011248831A JP2011248831A JP5453378B2 JP 5453378 B2 JP5453378 B2 JP 5453378B2 JP 2011248831 A JP2011248831 A JP 2011248831A JP 2011248831 A JP2011248831 A JP 2011248831A JP 5453378 B2 JP5453378 B2 JP 5453378B2
Authority
JP
Japan
Prior art keywords
polishing
substrate
abrasive
silicon
polishing pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011248831A
Other languages
English (en)
Other versions
JP2012060149A (ja
Inventor
シュヴァントナー ユルゲン
ブッシュハルト トーマス
コッペルト ローラント
ピーチュ ゲオルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2012060149A publication Critical patent/JP2012060149A/ja
Application granted granted Critical
Publication of JP5453378B2 publication Critical patent/JP5453378B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

本発明は、半導体材料から構成された基板を研磨する方法に関し、この方法は、少なくとも2つの異なる工程からなる。この方法の少なくとも1つの工程は、研磨パッド中に結合された研磨材を含有する研磨パッド上で基板を研磨する研磨工程である。
WO 99/55491A1には、研磨パッド中に結合された研磨材を含有する研磨パッド上で基板を研磨する第1の研磨工程を有する2工程の研磨法が記載されている。このような研磨パッド、これは"固定された研磨パッド"とも呼ばれている、が使用される研磨工程は、以下、略してFAP工程と呼称される。その後の2工程の研磨法の第2の研磨工程は、結合された研磨材を含有しない研磨パッド上での基板の化学機械的研磨である。本明細書中、研磨材は、スラリーの形で基板と研磨パッドとの間に導入される。このような研磨工程は、以下、略してCMP工程と呼称される。この研磨工程は、WO 99/55491A1の記載によれば、殊に基板の研磨された表面上にFAP工程によって残された掻き傷を除去するために、2工程の研磨法で使用される。
欧州特許出願公開第1717001号明細書A1の記載は、任意の部品構造形を表面上に未だ有していなかった半導体ウェーハを研磨する際に、FAP工程も使用されるという事実の1例である。このような半導体ウェーハの研磨中に、主に、特に平坦でありかつ最小の微小荒さおよびナノトポグラフィーを有する少なくとも1つの側面を形成させることは、重要である。
WO 99/55491A1 欧州特許出願公開第1717001号明細書A1
本発明の目的は、半導体材料から構成された基板に対して改善された研磨法を規定することであり、この方法は、殊に微小荒さに関連して特に低い値をもたらす。
この目的は、
研磨パッド中に結合された研磨材を含有する研磨パッド上で基板を研磨し、研磨剤溶液が研磨工程中に基板と研磨パッドとの間に導入される、タイプAの少なくとも1つの研磨工程;および
研磨パッド中に結合された研磨材を含有する研磨パッド上で基板を研磨し、結合されていない研磨材を含有する研磨剤スラリーが研磨工程中に基板と研磨パッドとの間に導入される、タイプBの少なくとも1つの研磨工程を有する、半導体材料から構成された基板を研磨する方法により達成される。
タイプAおよびタイプBの研磨工程は、それぞれFAP工程である。これらのタイプは、タイプBの研磨工程で結合されていない研磨材を含有する研磨剤スラリーを基板と研磨パッドとの間に導入する点と、一方で、タイプAの研磨工程で研磨剤スラリーを、既述した表現として固体を含有しない研磨剤溶液によって代替する点で相違する。
研磨剤の表現は、以下、研磨剤スラリーおよび研磨剤溶液に関する一般的な用語として使用される。
研磨剤スラリー中の研磨材の割合は、有利に0.25〜20質量%である。研磨材粒子の粒径分布は、好ましくは性質上、単峰性である。平均粒径は、5〜300nm、特に好ましくは5〜50nmである。研磨材は、基板材料、好ましくは元素のアルミニウム、セリウムまたはケイ素の酸化物の1つ以上を機械的に除去する材料を含有する。コロイド分散系珪酸を含有する研磨剤スラリーは、特に好ましい。研磨剤スラリーのpHは、好ましくは9〜11.5の範囲内にあり、好ましくは添加剤、例えば炭酸ナトリウム(Na2CO3)、炭酸カリウム(K2CO3)、水酸化ナトリウム(NaOH)、水酸化カリウム(KOH)、水酸化アンモニウム(NH4OH)、テトラメチルアンモニウムヒドロキシド(TMAH)または前記化合物の任意の望ましい混合物によって設定される。更に、研磨剤スラリーは、1つ以上の他の添加剤、例えば表面活性添加剤、例えば湿潤剤および界面活性剤、保護コロイドとして作用する安定剤、防腐剤、殺菌剤、アルコールおよび錯形成剤を含有することができる。
研磨剤溶液は、最も簡単な場合には、水であり、好ましくは、半導体工業に使用するために常用の純度を有する脱イオン水(DIW)である。しかし、研磨剤溶液は、化合物、例えば炭酸ナトリウム(Na2CO3)、炭酸カリウム(K2CO3)、水酸化ナトリウム(NaOH)、水酸化カリウム(KOH)、水酸化アンモニウム(NH4OH)、テトラアンモニウムヒドロキシド(TMAH)またはこれらの任意の望ましい混合物を含有していてもよい。この場合、研磨剤溶液のpHは、好ましくは10〜12の範囲内にあり、研磨剤溶液中の前記化合物の割合は、好ましくは0.01〜10質量%である。更に、研磨剤溶液は、1つ以上の他の添加剤、例えば表面活性添加剤、例えば湿潤剤および界面活性剤、保護コロイドとして作用する安定剤、防腐剤、殺菌剤、アルコールおよび錯形成剤を含有することができる。
本発明により研磨される適当な基板は、殊に材料、例えばケイ素、ヒ化ガリウム、SixGe1-x、サファイアおよび炭化ケイ素から構成された半導体ウェーハを含む。特に好ましい基板は、ケイ素から構成された半導体ウェーハおよびこのケイ素に由来する基板である。ケイ素から構成された半導体ウェーハの研磨すべき表面は、結晶からの半導体ウェーハの分離後、半導体ウェーハのラッピング後、半導体ウェーハの研削後、半導体ウェーハのエッチング後または既に行なわれた半導体ウェーハの研磨後に生じるような状態で存在することができる。ケイ素から構成された半導体ウェーハに由来する基板は、殊に1つの層構造を有する基板、例えばエピタキシーにより析出された層を有する半導体ウェーハ、SOI基板("silicon on insulator")およびsSOI基板("strained silicon on insulator"歪みSOI基板)およびその中間製品を意味するものと理解すべきである。中間製品は、ドナー半導体ウェーハをも含み、この場合このドナー半導体ウェーハの層は、殊にSOI基板の製造中に他の基板に移行している。再使用することができるようにするために、層移行によって覆われていないドナー半導体の表面は、比較的粗く、端部で特徴のある段を有し、したがってこの表面は、平坦化されなければならない。基板の研磨すべき表面は、ケイ素である必要はないし、ケイ素だけから構成されていない。例示的に、III−V化合物半導体を構成する層、例えばヒ化ガリウム、またはケイ素とゲルマニウムから構成された合金(SixGe1-x)が含まれていてよい。更に、例は、リン化インジウム、窒化ガリウムおよびヒ化アルミニウムガリウムから構成された層である。SixGe1-x層の表面は、しばしば転位によって引き起こされたパターンによって特徴付けられており、"クロスハッチ(cross hatch)"として公知であり、一般に1つ以上の他の層が前記表面上に析出されうる前に平坦化されなければならない。
ゲルマニウムまたはSixGe1-xの層を有する基板が本発明により研磨されうるならば、研磨剤スラリーまたは研磨剤溶液、またはこれら双方は、酸化剤を他の添加剤として含有することができる。適当な酸化剤は、過酸化水素(H22)およびオゾン(O3)である。この添加剤は、ゲルマニウムを水溶性化合物に変換する。添加剤なしの場合には、ゲルマニウム含有粒子が研磨中に生じる可能性があり、研磨された表面に掻き傷を生じうる。
本発明による方法は、原理的に両面研磨の形で実施されうる。この場合、半導体ウェーハの両面は、同時に研磨される。しかし、特に好適な適用範囲は、片面研磨される。この場合、大きな直径を有する基板、例えば300mmの直径を有するケイ素から構成された半導体ウェーハは、通常、片面研磨される。前記半導体ウェーハは、研磨ヘッドを利用して、研磨すべき側面によって研磨板上に存在する研磨パッドに対し圧縮される。また、研磨板は、基板を側方で包囲しかつ研磨中に研磨による滑りから基板を回避させるスナップリングを含む。現在の研磨ヘッドの場合には、研磨パッドから離れた半導体ウェーハの側面は、発揮される研磨圧力を伝導する弾性膜を支持する。この膜は、気体または液体のクッションを形成するできるだけ細分割されたチャンバー系の一部分である。しかし、研磨ヘッドは、弾性支持体("裏面パッド")が膜の代わりに使用される場合にも使用される。基板は、基板と研磨パッドとの間への研磨剤の供給ならびに研磨ヘッドおよび研磨板の回転で研磨される。この場合、研磨ヘッドは、最初に、研磨パッドの上を平行移動してもよく、それによって研磨パッド領域のよりいっそう包括的な使用が得られる。
更に、本発明による方法は、シングルプレートポリシング機(single-plate polishing machine)およびマルチプレートポリシング機(multi-plate polishing machine)上で同様に実施されてよい。好ましくは2または3個の研磨板および研磨ヘッドを有するマルチプレートポリシング機の使用が好ましく、このような場合には、相応する数の基板を同時に研磨することができる。この場合には、異なる研磨パッドおよび異なる研磨剤が使用されてもよい。
本発明による方法は、研磨パッド中に結合された研磨材を含有する少なくとも1つの研磨パッドを使用する。適当な研磨材は、例えば元素のセリウム、アルミニウム、ケイ素、ジルコニウムの酸化物の粒子および硬質材料、例えば炭化ケイ素、窒化ホウ素およびダイヤモンドの粒子を含有する。特に好適な研磨パッドは、複製された微小構造によって造形された表面トポグラフィーを有する。前記の複数の微小構造("複数のポスト")は、例えば円筒形または多角形の断面を有する柱(column)の形または錐体または角錐台の形を有する。このタイプの研磨パッドは、商業的に入手可能であり、例えば3M Corp., USAによって提供されている。このような研磨パッドのよりいっそう詳細な記載は、例えばWO 92/13680A1およびUS 2005/227590A1中に含まれている。
本発明による方法は、そのつどタイプAおよびタイプBの少なくとも1つの研磨工程を有する。前記の研磨工程は、同じ研磨パッドを含んでいてもよいし、異なる研磨パッドを使用することもできる。本方法の特に好ましい実施態様によれば、一時的に少なくとも3つの副次工程1、2および3に細分割され、この場合平均材料除去量(MR)を制御する処理パラメーター、例えば研磨材、研磨材流量および研磨工程時間は、副次工程1の平均材料除去量が副次工程2の平均材料除去量より大きく、副次工程2では、平均材料除去量が副次工程3の平均材料除去量より大きいかまたは副次工程3の平均材料除去量に等しい結果を生じるように制御される。副次工程1、2および3の中、少なくとも1つの副次工程は、タイプAの研磨工程として構成され、少なくとも1つの副次工程は、タイプBの研磨工程として構成される。副次工程1は、好ましくはタイプAの研磨工程として具体化され、副次工程2は、好ましくはタイプBの研磨工程として具体化され、副次工程3は、タイプAの研磨工程として具体化されるかまたはタイプBの研磨工程として具体化される。
更に、本発明による方法は、研磨工程、例えばCMP工程を有することができ、この工程は、本明細書中で、タイプCの研磨工程と呼称される。このような研磨工程は、好ましくはタイプAまたはタイプBの研磨工程の後に実施される。更に、基板は、タイプAまたはタイプBの研磨工程の後に、例えばアルカリ性エッチング剤を用いておよび/または酸性のpHを有するエッチング剤を用いてエッチングされることができるかまたは清浄化されることができる。
微小荒さを減少させる努力は、対策を伴なうことによって支持されてよい。1つの好ましい対策は、研磨の最終段階で、好ましくは基板が研磨板から上昇する5〜300秒前に研磨圧力を少なくとも10%減少させ、この減少された研磨圧力で基板を、研磨板から上昇するまで研磨し続けることにある。更に、好ましい対策は、清浄剤を研磨パッド上に開放気泡フォーム体を利用して分布させることにより、研磨パッドを清浄剤を用いて清浄化することにある。この清浄化は、好ましくは原位置で、即ち基板の研磨中に行なわれる。この研磨パッドによる清浄化は、フォーム体がパッドに結合された任意の研磨材を含有しないという事実により、パッド状態調節と相違する。原理的に、開放気泡構造を有する任意の弾性プラスチックフォーム、例えばポリウレタンフォーム、ポリビニルアルコールフォーム、ポリスチレンフォーム、シリコーンフォーム、エポキシフォーム、尿素−ホルムアルデヒドフォーム、ポリイミドフォーム、ポリベンズイミダゾールフォーム、フェノール樹脂を基礎とするフォーム、ポリエチレンフォーム、ポリプロピレンフォーム、ポリアクリル酸フォーム、ポリエステルフォームおよびビスコースフォームが適している。それぞれ研磨工程で使用される研磨材は、殊に清浄化剤として適している。
本発明は、好ましい例示的な実施多様の例により下記によりいっそう詳細に説明され、微小荒さの減少に関連する本発明の有利な作用効果は、比較実験により示されている。
基板は、300mmの直径を有するケイ素から構成され、かつSi0.8Ge0.2の組成を有する弛緩型ケイ素ゲルマニウム合金から構成された上層を有する半導体ウェーハであった。この基板は、タイプnHance 6EGのStrasbaugh, Inc.社からの片面ポリシング機上で研磨され、その後に清浄化され、乾燥され、かつ研磨された表面を検査するための工程に通過された。殊に、開発研究のために構成された個々のウェーハのポリシング機は、1個の研磨ヘッドおよび1個の研磨板を装備している。研磨ヘッドは、カルダン的に(cardanically)取り付けられており、裏面パッドで被覆された固定型基板および移動可能なスナップリングを有する。クッションは、基板中の孔を通じて、2つの同心的な圧力帯域、内部帯域および外部帯域中に確立されることができ、この場合基板は、研磨中、エアクッション上を浮動する。圧力は、圧縮されたエアベローズにより移動可能なスナップリングに加えられ、こうして、基板との接触下に研磨パッドに予め張力が及ぼされかつ研磨パッドが平らに維持される。比較例および例示的な実施態様のために、3M Corp.社, USAからのFAPパッドが使用された。この場合、このパッドは、パッド中に結合された酸化セリウム(CeO2)の研磨材粒子を有し、この研磨材粒子は、0.55μmの平均粒径を有する。
第1の連続試験で、第1の比較例の半導体ウェーハと第1の例示的な実施態様の半導体ウェーハの双方は、3工程の研磨法、研磨工程1、2および3に掛けられる。比較例の場合には、研磨工程1、2おおび3は、タイプAの例外の研磨工程がない。これとは異なり、例示的な実施態様の半導体ウェーハは、研磨工程2および3がタイプBの研磨工程である相応する研磨に掛けられた。
更に、実験パラメーターは、次の表中に纏められている。
Figure 0005453378
*)Glanzox 3900は、濃厚物として、Fujimi Incorporated社,日本、によって提供された研磨剤スラリーの商品名である。10.5のpHを有する濃厚物は、30〜40nmの平均粒径を有するコロイド状SiO2約9質量%を含有する。表中に記載されたSiO2量は、研磨剤を基礎としている。
研磨後に、半導体ウェーハは、清浄化され、乾燥され、かつ残りの微小荒さについて検査された。この場合には、3つの異なる測定法が使用された。RMS荒さ("roor mean square, RMS"平方自乗平均)は、Chapman Instruments社, USA、からの位相差プロフィルメーターを用いて、荒さ値に影響を及ぼす種々の側方相関長(lateral correlation lengths)(フィルターの長さ、"空間的波長")を考慮に入れて測定された。更に、暗野散乱光("ヘイズ")は、KLA-Tencor社, USA,からのSurfscan SP-1を用いて、種々の検出器の配置に対して測定された(チャンネルモード:D="暗野";N="狭い"、W="幅広"、O="傾斜"、N="標準")。第3の測定は、半導体ウェーハの端部から1mmで中心部の10μm×10μmの測定平方面積上でのAFM測定("atomic force microscopy", AFM)であり、これは、同様にRMS荒さの測定にも使用される。
測定の結果は、第2表、第3表および第4表中に纏められている。
Figure 0005453378
Figure 0005453378
Figure 0005453378
上記の表は、本発明により研磨を行なった場合に、著しく低い"ヘイズ"およびRMS荒さ値を予想することができることを示す。
第1の連続した実験(例示的な実施態様1および比較例1)での上記の実験は、研磨パッドの原位置での清浄化なしに実施された。更に、第2の連続した実験(例示的な実施態様2および比較例2)で、研磨パッドの原位置での清浄化が付加的に、清浄化剤としての研磨剤で含浸された、ポリエステルから構成された開放気泡スポンジを用いて実施されたことを除外して、同じタイプの半導体ウェーハは、同様に研磨された。
前記実験を示す第2表、第3表および第4表中の列は、微小荒さが前記の付加的な測定により減少させることができたことを明示する。

Claims (9)

  1. ケイ素から構成された基板又はケイ素とゲルマニウムの合金から構成された層を有するケイ素から構成された基板を研磨する方法であって、
    結合された研磨材を含有する研磨パッド上で基板を研磨し、固体を含有しない研磨剤溶液が研磨工程A中に基板と研磨パッドとの間に導入される、少なくとも1つの研磨工程Aおよび
    結合された研磨材を含有する研磨パッド上で研磨工程Aに供された基板を研磨し、研磨工程B中に基板と研磨パッドとの間に磨材を含有する研磨剤スラリーが導入される、少なくとも1つの研磨工程B
    によって基板を研磨することを含み、
    基板を結合された研磨材を含有しない研磨パッドを用いて研磨する少なくとも1つの研磨工程Cをさらに有し、研磨材を含有する研磨剤スラリーを研磨工程C中に基板と研磨パッドとの間に導入する、方法。
  2. 研磨工程Aおよび研磨工程Bを同じ研磨板上で実施する、請求項1記載の方法。
  3. 研磨工程Aおよび研磨工程Bを異なる研磨板上で実施する、請求項1記載の方法。
  4. 研磨スラリーは、元素のアルミニウム、セリウムまたはケイ素の1つ以上の酸化物を研磨材として含有する、請求項1からまでのいずれか1項に記載の方法。
  5. 研磨剤スラリーは、0.25〜20質量%の固体量を有する、請求項記載の方法。
  6. 研磨剤スラリーは酸化剤を含有し、基板はケイ素とゲルマニウムの合金から構成された層を有するケイ素基板である、請求項または記載の方法。
  7. 固体を含有しない研磨剤溶液は酸化剤を含有し、基板はケイ素とゲルマニウムの合金から構成された層を有するケイ素基板である、請求項1記載の方法。
  8. 清浄剤を研磨パッド上に開放気泡フォーム体を利用して分布させることにより、研磨パッドを研磨工程中に清浄化する、請求項1からまでのいずれか1項に記載の方法。
  9. 研磨工程Aまたは研磨工程Bの後、またはこれら双方の研磨工程後に基板をエッチングするかまたは清浄化する、請求項1からまでのいずれか1項に記載の方法。
JP2011248831A 2007-07-27 2011-11-14 半導体材料から構成された基板を研磨する方法 Expired - Fee Related JP5453378B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007035266A DE102007035266B4 (de) 2007-07-27 2007-07-27 Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE102007035266.4 2007-07-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008184841A Division JP5121612B2 (ja) 2007-07-27 2008-07-16 半導体材料から構成された基板を研磨する方法

Publications (2)

Publication Number Publication Date
JP2012060149A JP2012060149A (ja) 2012-03-22
JP5453378B2 true JP5453378B2 (ja) 2014-03-26

Family

ID=40157304

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008184841A Expired - Fee Related JP5121612B2 (ja) 2007-07-27 2008-07-16 半導体材料から構成された基板を研磨する方法
JP2011248831A Expired - Fee Related JP5453378B2 (ja) 2007-07-27 2011-11-14 半導体材料から構成された基板を研磨する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008184841A Expired - Fee Related JP5121612B2 (ja) 2007-07-27 2008-07-16 半導体材料から構成された基板を研磨する方法

Country Status (7)

Country Link
US (1) US8647985B2 (ja)
JP (2) JP5121612B2 (ja)
KR (1) KR100979737B1 (ja)
CN (1) CN101355032B (ja)
DE (1) DE102007035266B4 (ja)
SG (1) SG149772A1 (ja)
TW (1) TWI470684B (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008053610B4 (de) 2008-10-29 2011-03-31 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
US8338301B1 (en) * 2008-11-06 2012-12-25 Stc.Unm Slurry-free chemical mechanical planarization (CMP) of engineered germanium-on-silicon wafers
DE102008059044B4 (de) 2008-11-26 2013-08-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE102009025243B4 (de) 2009-06-17 2011-11-17 Siltronic Ag Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
DE102009025242B4 (de) * 2009-06-17 2013-05-23 Siltronic Ag Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102009030298B4 (de) 2009-06-24 2012-07-12 Siltronic Ag Verfahren zur lokalen Politur einer Halbleiterscheibe
DE102009030294B4 (de) * 2009-06-24 2013-04-25 Siltronic Ag Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009030296B4 (de) * 2009-06-24 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009030297B3 (de) 2009-06-24 2011-01-20 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102009030295B4 (de) * 2009-06-24 2014-05-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP5795461B2 (ja) 2009-08-19 2015-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
DE102009038941B4 (de) 2009-08-26 2013-03-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009047926A1 (de) * 2009-10-01 2011-04-14 Siltronic Ag Verfahren zum Polieren von Halbleiterscheiben
DE102009051007B4 (de) * 2009-10-28 2011-12-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102009051008B4 (de) 2009-10-28 2013-05-23 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009052744B4 (de) * 2009-11-11 2013-08-29 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
DE102009057593A1 (de) * 2009-12-09 2011-06-16 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010005904B4 (de) 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010010885B4 (de) 2010-03-10 2017-06-08 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102010013519B4 (de) 2010-03-31 2012-12-27 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102010013520B4 (de) * 2010-03-31 2013-02-07 Siltronic Ag Verfahren zur beidseitigen Politur einer Halbleiterscheibe
DE102010014874A1 (de) 2010-04-14 2011-10-20 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP5919189B2 (ja) * 2010-04-28 2016-05-18 株式会社バイコウスキージャパン サファイア研磨用スラリー、及びサファイアの研磨方法
DE102010026352A1 (de) * 2010-05-05 2011-11-10 Siltronic Ag Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung einer Halbleiterscheibe
DE102010024040A1 (de) 2010-06-16 2011-12-22 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
DE102011082777A1 (de) 2011-09-15 2012-02-09 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
US9238755B2 (en) 2011-11-25 2016-01-19 Fujima Incorporated Polishing composition
DE102011089362B4 (de) 2011-12-21 2014-01-16 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102012201516A1 (de) 2012-02-02 2013-08-08 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
JP6132315B2 (ja) * 2012-04-18 2017-05-24 株式会社フジミインコーポレーテッド 研磨用組成物
DE102012214998B4 (de) 2012-08-23 2014-07-24 Siltronic Ag Verfahren zum beidseitigen Bearbeiten einer Halbleiterscheibe
DE102012218745A1 (de) 2012-10-15 2014-04-17 Siltronic Ag Verfahren zum beidseitigen Bearbeiten einer Halbleiterscheibe
DE102013204839A1 (de) 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
DE102013205448A1 (de) 2013-03-27 2014-10-16 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102013213838A1 (de) 2013-07-15 2014-09-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
JP6259723B2 (ja) * 2014-06-18 2018-01-10 株式会社フジミインコーポレーテッド シリコンウェーハの研磨方法、研磨用組成物および研磨用組成物セット
CN107014653A (zh) * 2017-04-18 2017-08-04 西华大学 检测用高硅铝合金样品及其制备方法
CN109689946B (zh) * 2017-04-28 2021-03-12 Jx金属株式会社 半导体晶圆及半导体晶圆的研磨方法
US11415971B2 (en) 2020-02-10 2022-08-16 Globalwafers Co., Ltd. Systems and methods for enhanced wafer manufacturing
CN117431013B (zh) * 2023-12-21 2024-04-26 芯越微电子材料(嘉兴)有限公司 一种化学机械抛光液及抛光方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
EP0779655A3 (en) * 1995-12-14 1997-07-16 International Business Machines Corporation A method of chemically-mechanically polishing an electronic component
US5624303A (en) * 1996-01-22 1997-04-29 Micron Technology, Inc. Polishing pad and a method for making a polishing pad with covalently bonded particles
JP2000315665A (ja) 1999-04-29 2000-11-14 Ebara Corp 研磨方法及び装置
JPH1052816A (ja) * 1996-08-13 1998-02-24 M Ii M C Kk ワイヤ式切断方法
US5876268A (en) * 1997-01-03 1999-03-02 Minnesota Mining And Manufacturing Company Method and article for the production of optical quality surfaces on glass
US5897426A (en) * 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
KR20010039590A (ko) * 1999-04-29 2001-05-15 마에다 시게루 작업대상물을 폴리싱하는 방법 및 장치
US6261157B1 (en) 1999-05-25 2001-07-17 Applied Materials, Inc. Selective damascene chemical mechanical polishing
US6509269B2 (en) * 1999-10-19 2003-01-21 Applied Materials, Inc. Elimination of pad glazing for Al CMP
JP3439402B2 (ja) 1999-11-05 2003-08-25 Necエレクトロニクス株式会社 半導体装置の製造方法
JP3841995B2 (ja) * 1999-12-28 2006-11-08 Necエレクトロニクス株式会社 化学的機械的研磨用スラリー
JP3869608B2 (ja) * 2000-01-25 2007-01-17 Necエレクトロニクス株式会社 防食剤
DE10004578C1 (de) 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
JP2001291720A (ja) 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
US6387289B1 (en) * 2000-05-04 2002-05-14 Micron Technology, Inc. Planarizing machines and methods for mechanical and/or chemical-mechanical planarization of microelectronic-device substrate assemblies
JP3993369B2 (ja) * 2000-07-14 2007-10-17 株式会社東芝 半導体装置の製造方法
JP3617665B2 (ja) * 2001-01-29 2005-02-09 三菱住友シリコン株式会社 半導体ウェーハ用研磨布
US7104869B2 (en) * 2001-07-13 2006-09-12 Applied Materials, Inc. Barrier removal at low polish pressure
DE10159833C1 (de) 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
EP1472047A1 (en) * 2002-01-17 2004-11-03 Nutool, Inc. Advanced chemical mechanical polishing system with smart endpoint detection
JP2003260663A (ja) 2002-03-07 2003-09-16 Ebara Corp ポリッシング装置及びポリッシング方法
US20040127045A1 (en) * 2002-09-12 2004-07-01 Gorantla Venkata R. K. Chemical mechanical planarization of wafers or films using fixed polishing pads and a nanoparticle composition
JP4345357B2 (ja) * 2003-05-27 2009-10-14 株式会社Sumco 半導体ウェーハの製造方法
JP2004356336A (ja) * 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
US7968465B2 (en) * 2003-08-14 2011-06-28 Dupont Air Products Nanomaterials Llc Periodic acid compositions for polishing ruthenium/low K substrates
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
US7210988B2 (en) * 2004-08-24 2007-05-01 Applied Materials, Inc. Method and apparatus for reduced wear polishing pad conditioning
JP4759298B2 (ja) 2005-03-30 2011-08-31 株式会社フジミインコーポレーテッド 単結晶表面用の研磨剤及び研磨方法
JP4820108B2 (ja) * 2005-04-25 2011-11-24 コマツNtc株式会社 半導体ウエーハの製造方法およびワークのスライス方法ならびにそれらに用いられるワイヤソー
US7229873B2 (en) * 2005-08-10 2007-06-12 Texas Instruments Incorporated Process for manufacturing dual work function metal gates in a microelectronics device
JP2007095840A (ja) 2005-09-27 2007-04-12 Fujifilm Corp 化学的機械的研磨方法
JP2007103515A (ja) * 2005-09-30 2007-04-19 Fujimi Inc 研磨方法
DE102007019565A1 (de) * 2007-04-25 2008-09-04 Siltronic Ag Verfahren zum einseitigen Polieren von Halbleiterscheiben und Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht

Also Published As

Publication number Publication date
KR100979737B1 (ko) 2010-09-07
DE102007035266A1 (de) 2009-01-29
US20090029552A1 (en) 2009-01-29
TWI470684B (zh) 2015-01-21
JP5121612B2 (ja) 2013-01-16
CN101355032B (zh) 2010-12-01
CN101355032A (zh) 2009-01-28
SG149772A1 (en) 2009-02-27
US8647985B2 (en) 2014-02-11
JP2012060149A (ja) 2012-03-22
KR20090012053A (ko) 2009-02-02
JP2009033159A (ja) 2009-02-12
TW200905737A (en) 2009-02-01
DE102007035266B4 (de) 2010-03-25

Similar Documents

Publication Publication Date Title
JP5453378B2 (ja) 半導体材料から構成された基板を研磨する方法
JP5557506B2 (ja) 半導体ウェーハの両面をポリッシングする方法
KR101111051B1 (ko) 변형 완화 Si1-xGex 층을 갖는 반도체 웨이퍼의 폴리싱 방법
JP5455282B2 (ja) シリコン・オン・インシュレータ搬送ウエハのエッジ除去
KR101152462B1 (ko) 반도체 웨이퍼 에지의 폴리싱 방법
KR101139054B1 (ko) 반도체 웨이퍼의 양면 폴리싱 가공 방법
JP2011103460A (ja) 半導体ウェハの研磨方法
US9193026B2 (en) Method for polishing a semiconductor material wafer
JP5481284B2 (ja) 半導体ウェハの製造方法
JP5581117B2 (ja) 半導体ウェーハを研磨する方法
JP5697368B2 (ja) 両面で半導体ウェハを化学的に研削する方法
JPH11243072A (ja) 半導体基板の研磨終了時のリンス液及びこれを用いたリンス法
JP3552908B2 (ja) ウェーハの研磨方法
JPH10321566A (ja) 半導体装置の研磨方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140106

R150 Certificate of patent or registration of utility model

Ref document number: 5453378

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees