CN109689946B - 半导体晶圆及半导体晶圆的研磨方法 - Google Patents

半导体晶圆及半导体晶圆的研磨方法 Download PDF

Info

Publication number
CN109689946B
CN109689946B CN201880002582.3A CN201880002582A CN109689946B CN 109689946 B CN109689946 B CN 109689946B CN 201880002582 A CN201880002582 A CN 201880002582A CN 109689946 B CN109689946 B CN 109689946B
Authority
CN
China
Prior art keywords
wafer
inp
polishing
value
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880002582.3A
Other languages
English (en)
Other versions
CN109689946A (zh
Inventor
吉田拓
栗田英树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Publication of CN109689946A publication Critical patent/CN109689946A/zh
Application granted granted Critical
Publication of CN109689946B publication Critical patent/CN109689946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B57/00—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents
    • B24B57/02—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents for feeding of fluid, sprayed, pulverised, or liquefied grinding, polishing or lapping agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10335—Indium phosphide [InP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

本发明的课题在于提供一种自边缘塌边(ERO)较小且即便在晶圆端部的附近平坦性也充分高的观点而言最佳化的InP晶圆、以及对此种InP晶圆的制造有效的方法。使用包括二阶段研磨步骤的方法制成晶圆的塌边值(ROA)为‑1.0μm～1.0μm的InP晶圆，所述二阶段研磨步骤是对InP单晶基板的至少单面供给包含溴的研磨液，同时以加工压力10～200g/cm2、加工时间0.1～5分钟进行第一阶段的研磨，及以加工压力200～500g/cm2且较上述第一阶段的研磨高50g/cm2以上的加工压力、加工时间0.5～10分钟进行第二阶段的研磨。

Description

半导体晶圆及半导体晶圆的研磨方法
技术领域
本发明是关于一种使晶圆外缘部的平坦性提升的半导体晶圆及半导体晶圆的研磨方法，尤其是关于一种使晶圆外缘端部的附近区域的平坦性提升的大口径的磷化铟(InP)单晶晶圆及其制造方法。
背景技术
磷化铟(InP)也被称为铟磷，是由III族(13族)的铟(In)及V族(15族)的磷(P)所构成的III-V族化合物半导体材料。作为半导体材料而具有如下特性，即，能隙1.35eV、电子迁移率～5400cm2/V·s，且电子迁移率较硅或砷化镓等其他通常的半导体材料更高。又，常温常压下的稳定的结晶结构是立方晶的闪锌矿型结构，其晶格常数与砷化镓(GaAs)或磷化镓(GaP)等化合物半导体相比较大。
经单晶化的InP与硅(Si)等相比具有较大的电子迁移率，因此，被用作利用其的高速电子器件用材料。又，具有大于砷化镓(GaAs)或磷化镓(GaP)等的晶格常数，若用作使InGaAs等三元系混晶或InGaAsP等四元系混晶异质磊晶生长时的基板，则能够缩小晶格失配率，因此，被用作将所述混晶化合物形成为积层结构的半导体激光器、光调变器、光放大器、光波导、发光二极管、受光元件等各种光通信用器件或将其等复合化而成为光集成电路用的基板。
用以形成上述各种器件的基板例如经由以下步骤而制作。首先，将使InP单晶化的晶锭在特定结晶方位切割成薄板(晶圆)状(切片步骤)。然后，对晶圆的两面进行研削、粗研磨(研磨步骤)，使晶圆的厚度不均变小后，进而对晶圆表面进行镜面研磨(抛光步骤)而获得平坦性较高的晶圆。其后，经过洗净(冲洗步骤)后，进行晶圆上有无缺陷或污物等的检查(检查步骤)。为了获得平坦性较高的晶圆，镜面研磨(抛光)步骤尤为重要。
关于晶圆的平坦性，除以往通常使用的Ra(算术平均粗糙度)、Rz(最大高度粗糙度)、Rq(均方根粗糙度)等各种表面粗糙度或整体或局部的晶圆厚度不均(TTV，TotalThickness Variation；LTV，Local Thickness Variation)等评估指标以外，晶圆表面的端部附近表示所谓的“面下陷”的边缘塌边(ERO，Edge-Roll-off)的评估值近年来正受到关注。对半导体晶圆等表面进行过镜面研磨的晶圆的表面形状根据研磨制程的特性，通常会成为平坦性在晶圆端部的附近劣化而产生“面下陷”的形状。
随着半导体装置的微细化，对用于器件形成的曝光装置的解析度的要求也不断变严。为了达成更高的解析度，必须使曝光光源的波长短波长化，但伴随于此，曝光装置的光学系统的焦点深度也变浅。因此，在近年来微细化不断推进的器件加工技术中，与曝光装置的光学系统的焦点深度变浅相应地，要求形成器件的晶圆的表面也充分平坦，但若使用如上所述的ERO较大的晶圆，则在晶圆端部的附近制作的器件的性能会变得不良，而导致最终的制造良率变差或制品成本上升。
因此，为了在晶圆上最大限度确保有效的器件形成区域，并且抑制所形成的器件之间的性能不均，获得降低ERO的晶圆变得重要。关于ERO的产生，认为其原因在于：在晶圆的镜面加工时，在晶圆中心部附近及晶圆端部附近，晶圆相对于研磨垫的相对移动速度不同等研磨相关的制程参数在晶圆中心部及端部不同。因此，要降低ERO就必须对与之密切关联的研磨方法进行研究。
关于晶圆的研磨方法，已知有如下之先前技术。在专利文献1中，关于氮化镓(GaN)晶圆的研磨方法，记载有与具有在50≦Hv≦2800范围的维氏硬度Hv的软质材料一起进行研磨的方法。在专利文献2中，记载有将研磨制程分割为二阶段，在各阶段设定不同的研磨条件进行研磨的方法。在专利文献3、非专利文献1中，并未记载研磨方法的相关事项，但记载有以作为表示晶圆的端部附近的平坦性的参数，将ERO的程度数值化所得的塌边值(ROA，Roll-off amount)的评估值对晶圆进行评估的方法，在专利文献3中也记载有硅晶圆达成10nm左右的ROA值的例子。
然而，专利文献1是GaN晶圆的相关技术，专利文献2及3均是Si晶圆相关的，并非是与本发明中作为对象的InP晶圆相关的。GaN或Si的单晶两者均是杨氏模数为180～200GPa左右的硬质材料，相对于此，InP的杨氏模数为60GPa左右，作为半导体材料为软质且脆的材料，化学特性也根据每种物质而完全不同。因此，关于物理力的作用或化学反应的种类、过程对结果具有较大影响的研磨的制程，无法认为GaN或Si等其他材料的相关技术见解直接适合于InP。
InP晶圆的研磨通常通过如下方法而进行：在表面设置有研磨垫的旋转压盘上载置晶圆，供给由特定组成物所构成的研磨液，同时使压盘及晶圆旋转，并且通过机械或化学作用将晶圆表面的构成物慢慢去除。作为研磨液的组成物，以往已知有如专利文献4或专利文献5所记载的在具有机械地对晶圆表面进行研削作用的胶体二氧化硅等砥粒微粒子中调合具有化学蚀刻作用的氯化物而得的、或如专利文献6等记载的通过化学性蚀刻作用使InP晶圆表面平坦化的方法。
所述InP晶圆的研磨相关的先前技术是从晶圆的TTV或起伏、残留杂质或伤痕、研磨速度或研磨效率等观点考虑而将研磨的手段、条件最佳化。然而，所述先前技术并无对伴随近年来的器件微细化而不断受到重视的ERO相关的认识，既无用于降低ERO的有效的具体手段，也无任何技术教示。
在非专利文献2中，关于InP的单晶晶圆，提及“塌边”(与ERO同义)，且记载有关于InP尚不清楚最佳的研磨组成物或若以软质的研磨布进行长时间研磨则有塌边变大的倾向。然而，在该先前技术中也仅有如上述的含糊的零星教示，尚未明确对ERO的降低有效的具体研磨组成物或研磨的条件，并且也无关于作为塌边值具体已达到何种程度的值的揭示。
先前技术文献
专利文献
专利文献1：日本特开2014-068044号公报
专利文献2：日本特开2014-103398号公报
专利文献3：日本特开2012-129416号公报
专利文献4：日本特开平11-207607号公报
专利文献5：日本特开2004-207417号公报
专利文献6：日本特开平07-235519号公报
非专利文献
非专利文献1：M.Kimura et al.,Jpn.J.Appl.Phys.,Vol.38(1999),pp.38-39
非专利文献2：K.Iwasaki et al.,IEEE Trans.Semicond.Manuf.,Vol.16(2003),pp.360-364
发明内容
如此，虽然对降低InP晶圆的ERO的要求近年来不断提高，但所处现状很难说就降低ERO的观点进行了充分的研究，也很难说获得了就此种观点而言已将ERO相关的特性最佳化的InP晶圆。因此，本发明的课题在于提供一种自ERO较小且即便在晶圆端部的附近平坦性也充分高观点而言的最佳化的InP晶圆。又，本发明的主题还在于提供一种对此种InP晶圆的制造有效的方法。在本发明中，作为将表示“面下陷”现象的边缘塌边(ERO)的程度数值化的指标，使用塌边值(ROA值)的评估值来表现ERO的程度。
关于InP晶圆，从降低ROA值的观点考虑，本发明的发明人反复进行了努力研究，结果发现在镜面研磨时的制程中对以往进行的内容在技术上加以改变，并应用特定条件的二阶段研磨较为有效，进而反复进行该技术见解的相关研究，结果发现能够获得ROA值较以往达成的水准充分降低的InP基板，从而完成了本发明。
基于此种见解，在本发明中，提供以下内容的发明。
1)一种InP晶圆，其是由磷化铟(InP)单晶所构成，其特征在于：晶圆的塌边值(ROA)为-1.0μm～1.0μm。
2)如上述1)中记载的InP晶圆，其中，晶圆中心部的算术平均粗糙度(Ra)为0.5nm以下。
3)如上述1)或2)中记载的InP晶圆，其中，整面厚度不均(TTV)为10μm以下。
4)如上述1)至3)中任一项中记载的InP晶圆，其中，晶圆的厚度为300μm以上且1000μm以下。
5)如上述1)至4)中任一项中记载的InP晶圆，其中，晶圆表面的最大长度为45mm以上。
6)如上述1)至5)中任一项中记载的InP晶圆，其中，晶圆表面的最大长度为50mm以上。
7)如上述1)至6)中任一项中记载的InP晶圆，其中，晶圆表面的最大长度为75mm以上。
8)如上述1)至7)中任一项中记载的InP晶圆，其中，晶圆表面的最大长度为100mm以上。
9)一种InP晶圆的制造方法，其是由磷化铟(InP)单晶所构成的晶圆的制造方法，其特征在于包括如下步骤：对成为InP晶圆的InP单晶基板的至少单面，供给包含溴的研磨液，同时以加工压力10～200g/cm2、加工时间0.1～5分钟进行第一阶段的研磨，及以加工压力200～500g/cm2且较上述第一阶段的研磨高50g/cm2以上的加工压力、加工时间0.5～10分钟进行第二阶段的研磨。
10)如上述9)中记载的InP晶圆的制造方法，其中，使用表面贴附有由软质发泡聚胺酯所构成的研磨垫的旋转压盘来进行研磨。
11)如上述9)或10)中记载的InP晶圆的制造方法，其中，将研磨液的供给流量设为10～500ml/分钟、将压盘的转数设为10～100rpm而进行研磨。
根据本发明的InP晶圆，ROA值较以往降低，即便在晶圆端部的附近也具有充分的平坦性，因此，能够最大限度确保器件的形成区域直至晶圆的端部附近为止，能够将在晶圆内所形成的器件之间的曝光制程误差抑制为较低，因此，还能够提升在同一晶圆上形成的器件之间的性能的均匀性。进而，根据本发明的InP晶圆的制造方法，能够有效且有效率地制造上述ROA值经降低的InP晶圆。
附图说明
图1是ROA值的计算方法。
具体实施方式
本发明的InP晶圆是薄板状的InP单晶，形状上而言是指相对于板状体的正面或背面的最大长度(L)而正面及背面之间的最大距离，即厚度(t)充分小，L/t≧10。晶圆正面或背面的形状并无特别限制，可制成作为晶圆通用的圆形，也可根据使用形态制成椭圆形或四边形等多边形。
本发明的InP晶圆的本质特征在于晶圆的ROA值为-1.0μm～1.0μm。晶圆的ROA值是指在晶圆正面(或背面)中的任一者的端部附近，将随着从靠近晶圆中心部的一侧朝向端部侧而表面的分布发生变化平坦性变差的程度定量化所得的评估值(或指标值)。该ROA值越小，则越可在端部还保持晶圆表面分布几乎不变化的与靠近晶圆中心部的一侧同等的平坦性，从而有助于提升晶圆的利用效率或抑制在同一晶圆内制造的器件之间的性能不均。
本发明中的InP晶圆的ROA值是例如非专利文献1所记载的那样，可通过如下的分析顺序进行数值化。首先，在晶圆的至少一经过镜面研磨的表面，测定该表面中的端部附近的表面移位分布。关于表面移位分布的测定，只要能够在ROA的计算所需的距端部至少1mm～6mm的距离内，以充分的解析度(在本发明所使用的测定器的情形时为10nm)追随于与其间的塌边量对应的移位的测定手段，则可通过任意测定手段进行测定，可使用激光式或触针式的表面形状测定装置等。
图1是表示InP晶圆110的表面的端部附近的分布移位曲线100的测定例的概略图。要计算晶圆的ROA值101，需要在自晶圆端部向中心部侧1mm～6mm的距离之间测得的表面移位分布。在InP等半导体晶圆中，为了防止于磨削或研磨步骤中在晶圆端部产生破裂或缺损，通常会在切割后，在距端部1mm以内的距离实施设置倒角部111的加工(斜削)，因此，考虑到该影响，不将距端部1mm以内的分布用于ROA的评估。
在表面移位分布中，从晶圆端部向中心侧3～6mm的距离，与晶圆的中心部附近相比，分布的移位无较大的变化，因此，将此间的区域设为参照区域102，将该区域的表面分布用于参照用的基准平面(基准分布)。具体而言，自将从晶圆端部向中心侧3mm的位置及6mm的位置的各自的测定点连结而成的直线求出分布函数103，将其设为参照用的基准分布。
晶圆的ROA值是定义为从上述参照区域102的表面分布求出的基准分布函数中在距晶圆的端部1mm的距离的外插值与表面分布实测值之差的值。在图1的示例中，表示相对于分布函数的外插值而实测值变低、即在端部产生所谓的“面下陷”的晶圆，在该情形时，ROA值显示正值。然而，根据研磨条件等，也观察到显示出在端部附近较参照区域突起的表面分布的晶圆，在该情形时，ROA值显示负值。
本发明的InP晶圆的上述ROA值落入-1.0μm～1.0μm的范围。该ROA值根据形态可设为-0.8μm以上，可设为-0.6μm以上或-0.4μm以上。同样地，ROA值根据形态可设为0.8μm以下，可设为0.6μm以下或0.4μm以下。
在一形态中，本发明的InP晶圆如上所述，ROA值处于-1.0μm～1.0μm的范围，并且在晶圆中心部具有0.5nm以下的算术平均粗糙度(Ra)。在通常的半导体晶圆中，元件形成面是通过研磨加工来最终进行镜面抛光。然而，在通常的研磨加工制程中，虽然通过进行该操作而在晶圆的中心部达成表面粗糙度较小的镜面，但另一方面，在晶圆的端部附近产生面下陷而表面分布的平坦性变差。在以往的技术中，越是为了缩小晶圆表面粗糙度而进行长时间的研磨，伴随于此，越有晶圆端部附近的表面分布的平坦性变差而ROA值变大的倾向。
即，在以往之技术中，在获得表面粗糙度较小的镜面抛光晶圆与获得ROA较小且至端部维持着基准分布的平坦性的晶圆之间存在自相矛盾，难以兼顾二者。本发明的InP晶圆兼顾以往难以兼顾的两者的特性。本发明中的算术平均粗糙度(Ra)是通过利用原子力显微镜(AFM)进行2μm×2μm的范围的测定，并按照JIS B 0633：2001的规定对该测定资料进行处理而获得的。晶圆中心部的Ra值为0.5nm以下，作为一形态，也可设为0.4nm以下，进而还可设为0.2nm以下。
又，在一形态中，本发明的InP晶圆的整面厚度不均(TTV)可设为10μm以下。晶圆的TTV成为晶圆整体厚度均匀性的指标的值，该值越低，则表示晶圆厚度越均匀。晶圆的TTV是根据对晶圆整面照射激光而测得的表面移位的最大值及最小值而求出。关于晶圆的TTV，作为一形态也可设为8μm以下，进而还可设为6μm以下。
本发明的InP晶圆的厚度并无特别限制，作为一形态可设为300μm以上且1000μm以下。若晶圆的厚度未达到300μm，则可能无法确保晶圆的机械强度，在操作等中需要特别注意。晶圆厚度进而可设为400μm以上，也可设为500μm以上。另一方面，若晶圆的厚度超过1000μm，则相对形成器件所需的厚度而言多余的部分变多，材料的利用效率下降，此外，在器件的切断加工的容易性或重量方面也变得不利。晶圆厚度进而可设为800μm以下，也可设为700μm以下。
本发明的InP晶圆表面的最大长度也并无特别限制，作为一形态可设为45mm以上，进而可设为50mm以上、75mm以上，进而可设为100mm以上。晶圆表面的最大长度在圆板状晶圆的情形时成为相当于直径的长度。本发明是对大面积的InP晶圆有效的技术，即便对于最大长度(直径)约100mm(4英寸)的晶圆，也是能够尤其有效地应用的技术。
上述本发明的InP晶圆的制造方法并无特别限定，只要满足以ROA为代表的各种特性，则可通过任意方法进行制造。然而，就有效地达成上述ROA值等各种特性的观点而言，可较佳地应用作为本发明的另一形态的发明，包括以下所述的研磨手段的制造方法。
首先，准备成为InP晶圆的基础的由InP单晶所构成的基板。该InP单晶基板可在制造由InP单晶所构成的晶锭并切割成特定厚度的基板状后，实施研削或研磨而进行准备，也可购买市售的基板状的InP单晶等而进行准备。在由单晶晶锭进行制造的情形时，制造方法并无特别限定，可通过垂直温度梯度(VGF)法、垂直布里基曼(VB)法、水平布里基曼(HB)法、液封直拉(LEC)法等各种熔融液生长法等公知的方法进行制造。
在由晶锭状的InP单晶制造本发明的InP晶圆的情形时，进行将单晶晶锭切割成基板状的操作。将InP单晶切割成特定厚度的操作可使用线锯等公知的手段而进行。此时的切割厚度是考虑到因后续的磨削或研磨减少的厚度量而以获得所需的InP晶圆的方式进行设定。切割的InP单晶在距端部1mm以内的区域内进行倒角加工(斜削)，进而对斜削后的基板正背面进行研磨，以进行晶圆厚度的粗略调整及表面的某程度的平坦化。研磨后的InP单晶基板的表面粗糙度可设为Ra＝10μm以下。
再者，在研磨处理后，也可适当追加以晶圆表面的加工变质层的去除或粗糙度的良化为目的的蚀刻处理或利用硬质垫进行的抛光。此时的手段或条件并无特别限定，可将通常应用的手段或条件适当调整而应用。而且，在应用本发明的研磨步骤前，将InP基板制成ROA为-0.5～0.5μm且Ra为1.0nm以下即可。其原因在于：在本发明的研磨步骤前的InP基板的ROA超过-0.5～0.5μm的范围而较大的情形时，即便应用本发明的研磨也难以获得ROA较少的InP晶圆，又，若InP基板的Ra超过1.0nm，则为了最终获得镜面研磨面而需要过大的研磨负载，即便应用本发明的研磨也可能无法确保充分的镜面平坦性。
对InP晶圆的最终ROA值造成较大影响的是对InP单晶基板进行镜面研磨而制成InP晶圆的步骤。本发明的InP晶圆的制造方法的本质特征在于该研磨步骤是由如下步骤的组合所构成的：对InP单晶基板的至少单面，供给溴系研磨液，同时以加工压力10～200g/cm2、加工时间0.1～5分钟进行第一阶段的研磨，及以加工压力200～500g/cm2且较上述第一阶段的研磨高50g/cm2以上的加工压力、加工时间0.5～10分钟进行第二阶段的研磨。
在本发明的InP晶圆的制造方法中，将溴系研磨液连续地供给至研磨面，同时进行研磨。研磨液成分的溴具有将InP的表面通过化学蚀刻以原子级去除的作用，溴浓度可设为0.1～5wt％。
在本发明的InP晶圆的制造方法中，阶段性地应用条件不同的二阶段的研磨步骤。第一阶段的研磨是在加工压力10～200g/cm2、加工时间0.1～5分钟的条件下进行的。若加工压力未达到10g/cm2，则可能无法获得镜面研磨InP晶圆表面所需的平坦性，若该阶段的加工压力超过200g/cm2，则可能InP晶圆的最终ROA值变差。为了确保InP晶圆的平坦性，第一阶段的加工时间必须设为至少0.1分钟以上，但若超过5分钟，则会对InP晶圆的ROA值造成不良影响，所以不佳。第一阶段的研磨中的加工压力也可设为70g/cm2以上，进而还可设为120g/cm2以下。关于加工时间，也可设为0.3分钟以上，进而还可设为2分钟以下。
然后，在加工压力200～500g/cm2、加工时间0.5～10分钟的条件下进行第二阶段的研磨。若加工压力未达到200g/cm2，则仍可能无法获得镜面研磨InP晶圆表面所需的平坦性或表面粗糙度变差。若加工压力超过500g/cm2，则InP晶圆的ROA值会变差，此外，根据条件反而可能会发生平坦性变差或晶圆破损。第二阶段的加工时间必须设为至少0.5分钟以上，但若超过10分钟，则会对InP晶圆的ROA值造成不良影响，所以不佳。第二阶段的研磨中的加工压力也可设为250g/cm2以上，进而还可设为350g/cm2以下。关于加工时间，也可设为1分钟以上，进而还可设为5分钟以下。
上述研磨步骤中第一阶段的研磨中的加工压力是以往技术中也通常应用的范围。以往通过以该加工压力进行长时间的连续研磨来确保镜面研磨面所需的平坦性。然而，在此种以往的研磨加工中，虽然能够达成研磨面充分的平坦性(镜面)，但另一方面，就ROA值之观点而言，未必成为能够达成近年来所要求的特性。因此，在本发明中，将以短时间进行利用以往的加工压力的第一阶段的研磨，与以短时间进行较以往大幅提高加工压力的第二阶段的研磨加以组合，即便总研磨负载量(加工压力×研磨时间)相同，也能够有效地获得使ROA值较以往提升的InP晶圆。
当实施上述二阶段研磨时，需要以在第二阶段的研磨与第一阶段的研磨之间的加工压力差成为50g/cm2以上的方式，将第二阶段的研磨的加工压力设定为较高而进行研磨。若第二阶段的研磨与第一阶段的研磨之间的加工压力差未达到50g/cm2，则第一阶段研磨时的加工压力会过于接近第二阶段研磨时的加工压力，因此，可能无法充分抑制InP晶圆的ROA值变差。该加工压力差也可根据研磨的实施形态设定为80g/cm2以上、或100g/cm2以上。
本发明的研磨只要是可稳定保持上述加工条件而进行研磨，则可应用任意手段、装置而进行，但若使用与InP单晶基板的研磨面接触的表面贴附有研磨用的垫的旋转压盘装置，则能够有效率地进行研磨。作为此处使用的研磨垫的材质，若使用由软质发泡聚胺酯所构成的，则在达成本发明的InP晶圆的ROA值特性方面较为有效。
进而，在本发明的InP晶圆的制造方法中，能以获得所需的研磨面特性，尤其是ROA值特性的方式调整对研磨面连续地供给研磨液的供给流量、使用的旋转压盘的转数而进行研磨，作为其标准，可将研磨液的供给流量设为10～500ml/分钟、将压盘的转数设为10～100rpm。为了获得所需的研磨面特性，研磨液的供给流量也可设为50ml/分钟以上、或80ml/分钟以上，还可设为300ml/分钟以下、或200ml/分钟。压盘的转数也可设为30rpm以上、或50rpm以上，还可设为90rpm以下、或80rpm以下。
对上述研磨步骤结束后的InP晶圆进行洗净，并实施ROA值的评估或对表面缺陷及平坦度等特性进行评估的检查步骤后成为制品。又，当然也可视需要进而包括形状的微调整或打标记等不会对ROA等表面特性产生影响之程度的附加步骤。
实施例
以下，基于实施例、比较例对本发明进行具体说明。以下的实施例、比较例的记载仅是用以使本发明的技术内容的理解容易的具体例，本发明的技术范围并不受所述具体例的限制。
(实施例1)
通过以下所示的二阶段研磨步骤实施直径4英寸(101.6mm)、厚度650μm、ROA为0.29μm、Ra为0.55nm的InP晶圆的最终单面研磨。研磨使用直径
Figure GDA0001996594710000111
的旋转压盘，压盘转数为60rpm，研磨垫使用软质发泡聚胺酯(NITTA HAAS公司制造的Politex)，进而研磨液使用溴系研磨液(溴2.5wt％)，将其以100ml/min的流量连续地供给至研磨面，同时实施研磨。将该研磨步骤中的第一阶段与第二阶段合计的总研磨负载量成为650g/cm2·min。
·第一阶段研磨：加工压力100g/cm2、研磨时间30秒(0.5分钟)
·第二阶段研磨：加工压力300g/cm2、研磨时间2.0分钟
上述研磨结束后，进行洗净、干燥，对晶圆中央部的厚度进行测定，结果厚度为648μm。其后，利用表面形状测定器件(Tropel公司制造的FM200)对晶圆进行测定，根据晶圆端部附近的测定结果，按照上述定义计算晶圆的ROA值。其结果，实施例1的ROA值为0.38μm，确认到在晶圆的端部附近的表面也具有较高的平坦性。又，利用AFM测定机(SII公司，SPI4000，测定范围2μm×2μm)测定此时晶圆中心部的表面粗糙度，并利用表面分析软体(ProAna3D)对测定结果进行解析，结果Ra为0.14nm，表面粗糙度也良好。进而，该晶圆的TTV值为5.4μm。
(实施例2)
通过以下所示的二阶段研磨步骤实施直径4英寸(101.6mm)、厚度650μm、ROA为0.33μm、Ra为0.61nm的InP晶圆的最终单面研磨。研磨所使用的旋转压盘、其转数、研磨垫材质、研磨液组成、研磨液供给流量等各研磨条件与实施例1相同。该研磨步骤中的总研磨负载量也与实施例1同样地成为650g/cm2·min。
·第一阶段研磨：加工压力200g/cm2、研磨时间1分钟
·第二阶段研磨：加工压力300g/cm2、研磨时间1分钟30秒(1.5分钟)
上述研磨结束后，进行洗净、干燥，测定晶圆中央部的厚度，结果厚度为649μm。其后，与实施例1同样地对ROA值、晶圆中心部的表面粗糙度Ra、及TTV值进行评估，结果ROA值为0.45μm，Ra为0.16nm、TTV值为5.1μm。与实施例1同样地，确认到获得ROA、Ra均良好的InP晶圆。
(比较例1)
通过如以往的以下的一阶段研磨步骤实施直径4英寸(101.6mm)、厚度650μm、ROA为0.30μm、Ra为0.60nm的InP晶圆的最终单面研磨。研磨所使用的旋转压盘、其转数、研磨垫材质、研磨液组成、研磨液供给流量等各研磨条件与实施例1相同。该研磨步骤中的总研磨负载量也与实施例1同样地成为650g/cm2·min。
·第一阶段研磨：加工压力200g/cm2、研磨时间3分钟15秒(3.25分钟)
上述研磨结束后，进行洗净、干燥，测定晶圆中央部的厚度，结果厚度为648μm。其后，与实施例1同样地对ROA值、晶圆中心部的表面粗糙度Ra、及TTV值进行评估，结果该比较例1的ROA值为1.10μm，Ra为0.18nm，TTV值为6.4μm。尽管依据以往技术的比较例1与实施例1的总研磨负载量相同，但ROA值与实施例1相比明显变差，确认到在晶圆的端部附近产生表面的“面下陷”而平坦性差。
(比较例2)
利用以下所示条件的二阶段研磨步骤实施直径4英寸(101.6mm)、厚度650μm、ROA为0.28μm、Ra为0.56nm的InP晶圆的最终单面研磨。研磨所使用的旋转压盘、其转数、研磨垫材质、研磨液组成、研磨液供给流量等各研磨条件与实施例1相同。该研磨步骤中之总研磨负载量亦与实施例1同样地成为650g/cm2·min。
·第一阶段研磨：加工压力200g/cm2、研磨时间1分钟
·第二阶段研磨：加工压力600g/cm2、研磨时间45秒(0.75分钟)
上述研磨结束后，进行洗净、干燥，测定晶圆中央部的厚度，结果厚度为650μm。其后，与实施例1同样地对ROA值、晶圆中心部的表面粗糙度Ra、及TTV值进行评估，结果ROA值为1.20μm，Ra为0.13μm，TTV值为6.0μm。确认到即便以相同研磨负载量实施二阶段研磨，若不满足本发明的方法中特定的研磨条件，则无法改善ROA。
(实施例3)
通过以下所示的二阶段研磨步骤实施直径2英寸(50.8mm)、厚度350μm、ROA为0.25μm、Ra为0.63nm的InP晶圆的最终单面研磨。研磨所使用的旋转压盘、其转数、研磨垫材质、研磨液组成、研磨液供给流量等各研磨条件与实施例1相同。该研磨步骤中的总研磨负载量也与实施例1同样地成为650g/cm2·min。
·第一阶段研磨：加工压力200g/cm2、研磨时间1分钟
·第二阶段研磨：加工压力300g/cm2、研磨时间1分钟30秒(1.5分钟)
上述研磨结束后，进行洗净、干燥，测定晶圆中央部的厚度，结果厚度为349μm。其后，与实施例1同样地对ROA值、晶圆中心部的表面粗糙度Ra、及TTV值进行评估，结果ROA值为0.35μm，Ra为0.15nm、TTV值为3.1μm。与实施例1同样地，确认到获得ROA、Ra均良好的InP晶圆。
(实施例4)
通过以下所示的二阶段研磨步骤实施直径3英寸(76.2mm)、厚度650μm、ROA为0.27μm、Ra为0.58nm的InP晶圆的最终单面研磨。研磨所使用的旋转压盘、其转数、研磨垫材质、研磨液组成、研磨液供给流量等各研磨条件与实施例1相同。该研磨步骤中的总研磨负载量也与实施例1同样地成为650g/cm2·min。
·第一阶段研磨：加工压力200g/cm2、研磨时间1分钟
·第二阶段研磨：加工压力300g/cm2、研磨时间1分钟30秒(1.5分钟)
上述研磨结束后，进行洗净、干燥，测定晶圆中央部的厚度，结果厚度为649μm。其后，与实施例1同样地对ROA值、晶圆中心部的表面粗糙度Ra、及TTV值进行评估，结果ROA值为0.36μm，Ra为0.16nm，TTV值为4.9μm。与实施例1同样地，确认到获得ROA、Ra均良好的InP晶圆。
[表1]
Figure GDA0001996594710000141
本发明是对于用作各种半导体器件的制造用基板的InP单晶晶圆能至表面端部附近维持较高的平坦性的InP晶圆及能够有效地制造此种InP晶圆的方法的发明，通过所述发明，能够最大限度确保器件的形成区域至晶圆端部附近为止，也能够提升在晶圆内所形成的器件性能的均匀性。因此，带来器件制造良率的提升、制造成本的降低，在半导体器件制造技术领域中是有用的技术。

Claims (11)

1.一种InP晶圆，其是由磷化铟(InP)单晶所构成，其特征在于：晶圆的塌边值(ROA)为-1.0μm～1.0μm，
所述塌边值定义为以下的值：从晶圆端部向中心侧3～6mm的距离的表面分布求出的基准分布函数中在距晶圆的端部1mm的距离的外插值与表面分布实测值之差。
2.如权利要求1所述的InP晶圆，其中，晶圆中心部的算术平均粗糙度(Ra)为0.5nm以下。
3.如权利要求1或2所述的InP晶圆，其中，整面厚度不均(TTV)为10μm以下。
4.如权利要求1或2所述的InP晶圆，其中，晶圆的厚度为300μm以上且1000μm以下。
5.如权利要求1或2所述的InP晶圆，其中，晶圆表面的最大长度为45mm以上。
6.如权利要求1或2所述的InP晶圆，其中，晶圆表面的最大长度为50mm以上。
7.如权利要求1或2所述的InP晶圆，其中，晶圆表面的最大长度为75mm以上。
8.如权利要求1或2所述的InP晶圆，其中，晶圆表面的最大长度为100mm以上。
9.一种InP晶圆的制造方法，其是由磷化铟(InP)单晶所构成的晶圆的制造方法，其特征在于包括如下步骤：
对成为InP晶圆的InP单晶基板的至少单面，供给包含溴的研磨液，
同时以加工压力10～200g/cm2、加工时间0.1～5分钟进行第一阶段的研磨，以及
以加工压力200～500g/cm2且较上述第一阶段的研磨高50g/cm2以上的加工压力、加工时间0.5～10分钟进行第二阶段的研磨。
10.如权利要求9所述的InP晶圆的制造方法，其中，使用表面贴附有由软质发泡聚胺酯所构成的研磨垫的旋转压盘来进行研磨。
11.如权利要求9或10所述的InP晶圆的制造方法，其中，将研磨液的供给流量设为10～500ml/分钟、将压盘的转数设为10～100rpm而进行研磨。
CN201880002582.3A 2017-04-28 2018-04-06 半导体晶圆及半导体晶圆的研磨方法 Active CN109689946B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-089581 2017-04-28
JP2017089581 2017-04-28
PCT/JP2018/014679 WO2018198718A1 (ja) 2017-04-28 2018-04-06 半導体ウエハ及び半導体ウエハの研磨方法

Publications (2)

Publication Number Publication Date
CN109689946A CN109689946A (zh) 2019-04-26
CN109689946B true CN109689946B (zh) 2021-03-12

Family

ID=63918335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880002582.3A Active CN109689946B (zh) 2017-04-28 2018-04-06 半导体晶圆及半导体晶圆的研磨方法

Country Status (7)

Country Link
US (1) US10679842B2 (zh)
EP (1) EP3476983A4 (zh)
JP (1) JP6626583B2 (zh)
KR (1) KR102086281B1 (zh)
CN (1) CN109689946B (zh)
TW (1) TWI683360B (zh)
WO (1) WO2018198718A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7103305B2 (ja) * 2019-05-29 2022-07-20 信越半導体株式会社 インゴットの切断方法
JP6701418B1 (ja) * 2019-07-26 2020-05-27 Ｊｘ金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
JP7409820B2 (ja) * 2019-10-05 2024-01-09 株式会社ノリタケカンパニーリミテド ＩｎＰ半導体材料の研磨加工方法および研磨液
JP6761915B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP6761916B1 (ja) 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP6761917B1 (ja) 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
EP3933077A4 (en) * 2020-01-29 2022-11-30 JX Nippon Mining & Metals Corporation INDIUM PHOSPHIDE SUBSTRATE
JP7166324B2 (ja) * 2020-12-21 2022-11-07 Ｊｘ金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
CN113001392A (zh) * 2021-01-08 2021-06-22 天津中环领先材料技术有限公司 一种大尺寸硅片研磨工艺
US20230082020A1 (en) * 2021-09-07 2023-03-16 Jx Nippon Mining & Metals Corporation Indium phosphide substrate
CN115752220A (zh) * 2022-12-09 2023-03-07 上海超硅半导体股份有限公司 一种硅片边缘形貌数据化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727881B2 (ja) * 1986-06-10 1995-03-29 株式会社ジャパンエナジー ＩｎＰウェーハの鏡面研磨液ならびに鏡面研磨方法
JP2006231437A (ja) * 2005-02-23 2006-09-07 Nitta Haas Inc 研磨布および該研磨布の製造方法
CN102380817A (zh) * 2011-10-25 2012-03-21 上海宏力半导体制造有限公司 防止晶圆边缘器件良率低的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235519A (ja) 1994-02-24 1995-09-05 Furukawa Electric Co Ltd:The 化合物半導体ウエハの製造方法
JPH11207607A (ja) 1998-01-22 1999-08-03 Japan Energy Corp 研磨方法及びＩｎＰ基板
JP2001338899A (ja) 2000-05-26 2001-12-07 Shin Etsu Handotai Co Ltd 半導体ウエーハの製造方法及び半導体ウエーハ
JP2003100575A (ja) 2001-09-26 2003-04-04 Nikko Materials Co Ltd 半導体ウェハの劈開方法および半導体ウェハ
JP2004207417A (ja) 2002-12-25 2004-07-22 Sumitomo Electric Ind Ltd ＩｎＰウエハの研磨液とＩｎＰウエハの研磨方法
JP2006216788A (ja) 2005-02-03 2006-08-17 Hitachi Cable Ltd 半導体レーザー用単結晶ウェハ
TWI402335B (zh) * 2006-09-08 2013-07-21 Kao Corp 研磨液組合物
JP4321595B2 (ja) * 2007-01-23 2009-08-26 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法
DE102007035266B4 (de) * 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
US8624357B2 (en) * 2008-08-28 2014-01-07 The Regents Of The University Of California Composite semiconductor substrates for thin-film device layer transfer
JP5472073B2 (ja) 2010-12-16 2014-04-16 信越半導体株式会社 半導体ウェーハ及びその製造方法
JP5621702B2 (ja) * 2011-04-26 2014-11-12 信越半導体株式会社 半導体ウェーハ及びその製造方法
KR101227604B1 (ko) 2011-05-20 2013-01-29 박동현 사다리용 안전장치
CN103596727A (zh) 2011-06-08 2014-02-19 福吉米株式会社 研磨材料和研磨用组合物
JP2013064993A (ja) 2011-08-31 2013-04-11 Fujifilm Corp カラーフィルタの製造方法、カラーフィルタ、及び固体撮像素子
DE102013218880A1 (de) 2012-11-20 2014-05-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
KR101501340B1 (ko) 2013-02-15 2015-03-19 (주)써스텍 분진 및 유해가스를 제거할 수 있는 마스크
JP5846223B2 (ja) 2014-01-21 2016-01-20 住友電気工業株式会社 基板および発光素子
JP6063436B2 (ja) * 2014-12-18 2017-01-18 Ｄｏｗａエレクトロニクス株式会社 ウェハ群、ウェハの製造装置、およびウェハの製造方法
EP4174913A1 (en) 2015-02-09 2023-05-03 Sumitomo Electric Industries, Ltd. Indium phosphorus substrate, indium phosphorus substrate inspection method, and indium phosphorus substrate manufacturing method
US9916985B2 (en) * 2015-10-14 2018-03-13 International Business Machines Corporation Indium phosphide smoothing and chemical mechanical planarization processes
WO2018217978A1 (en) * 2017-05-25 2018-11-29 Saint-Gobain Ceramics & Plastics, Inc. Oxidizing fluid for the chemical-mechanical polishing of ceramic materials
JP7027881B2 (ja) 2017-12-28 2022-03-02 京セラドキュメントソリューションズ株式会社 ヒンジ機構、及び画像形成装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727881B2 (ja) * 1986-06-10 1995-03-29 株式会社ジャパンエナジー ＩｎＰウェーハの鏡面研磨液ならびに鏡面研磨方法
JP2006231437A (ja) * 2005-02-23 2006-09-07 Nitta Haas Inc 研磨布および該研磨布の製造方法
CN102380817A (zh) * 2011-10-25 2012-03-21 上海宏力半导体制造有限公司 防止晶圆边缘器件良率低的方法

Also Published As

Publication number Publication date
US20190189421A1 (en) 2019-06-20
EP3476983A4 (en) 2020-04-01
TW201843727A (zh) 2018-12-16
EP3476983A1 (en) 2019-05-01
TWI683360B (zh) 2020-01-21
JP6626583B2 (ja) 2019-12-25
CN109689946A (zh) 2019-04-26
US10679842B2 (en) 2020-06-09
JPWO2018198718A1 (ja) 2019-11-07
KR20180133462A (ko) 2018-12-14
WO2018198718A1 (ja) 2018-11-01
KR102086281B1 (ko) 2020-03-06

Similar Documents

Publication Publication Date Title
CN109689946B (zh) 半导体晶圆及半导体晶圆的研磨方法
US9396945B2 (en) Method for producing SiC substrate
TWI701709B (zh) 磷化銦基板、磷化銦基板之檢查方法、及磷化銦基板之製造方法
CN1541287A (zh) 高表面质量的GaN晶片及其生产方法
CN1894093A (zh) 用于高质量同质外延的连位氮化镓衬底
KR20060017676A (ko) 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼와 ｓｏｉ웨이퍼
US20150380501A1 (en) ß-Ga2O3-BASED SINGLE CRYSTAL SUBSTRATE
US20210238766A1 (en) Ga2O3-BASED SINGLE CRYSTAL SUBSTRATE
US20030060020A1 (en) Method and apparatus for finishing substrates for wafer to wafer bonding
TWI722923B (zh) 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法
TWI722922B (zh) 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法
EP1533402B1 (en) Epitaxial wafer and its manufacturing method
JP2010171330A (ja) エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
TW202226354A (zh) 磷化銦基板、磷化銦基板之製造方法及半導體磊晶晶圓
JP6032087B2 (ja) 第１３族窒化物結晶基板の製造方法
JP5846223B2 (ja) 基板および発光素子
JP7499933B1 (ja) リン化インジウム基板及び半導体エピタキシャルウエハ
JP7499932B1 (ja) リン化インジウム基板及び半導体エピタキシャルウエハ
JP5589339B2 (ja) 基板の研磨方法
JP7499934B1 (ja) リン化インジウム基板及び半導体エピタキシャルウエハ
JP6706705B2 (ja) Ｇａ２Ｏ３系単結晶基板
KR102198949B1 (ko) 질화갈륨 기판의 가공 장치 및 가공 방법
EP4170700A1 (en) Indium phosphide substrate
JP7055233B1 (ja) リン化インジウム基板
KR100920885B1 (ko) 에픽텍셜 웨이퍼의 제작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant