TWI722922B - 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法 - Google Patents

磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法 Download PDF

Info

Publication number
TWI722922B
TWI722922B TW109120021A TW109120021A TWI722922B TW I722922 B TWI722922 B TW I722922B TW 109120021 A TW109120021 A TW 109120021A TW 109120021 A TW109120021 A TW 109120021A TW I722922 B TWI722922 B TW I722922B
Authority
TW
Taiwan
Prior art keywords
indium phosphide
substrate
phosphide substrate
back surface
wafer
Prior art date
Application number
TW109120021A
Other languages
English (en)
Other versions
TW202120430A (zh
Inventor
岡俊介
栗田英樹
鈴木健二
Original Assignee
日商Ｊｘ金屬股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｊｘ金屬股份有限公司 filed Critical 日商Ｊｘ金屬股份有限公司
Application granted granted Critical
Publication of TWI722922B publication Critical patent/TWI722922B/zh
Publication of TW202120430A publication Critical patent/TW202120430A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • B28D5/045—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools by cutting with wires or closed-loop blades
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B25/00—Phosphorus; Compounds thereof
    • C01B25/08—Other phosphides
    • C01B25/082—Other phosphides of boron, aluminium, gallium or indium
    • C01B25/087—Other phosphides of boron, aluminium, gallium or indium of gallium or indium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明提供一種基板背面之翹曲被良好地抑制之磷化銦基板、半導體磊晶晶圓及磷化銦基板之製造方法。磷化銦基板具有用以形成磊晶結晶層之主面、及主面之相反側之背面，且於磷化銦基板之背面朝上的狀態測定之背面之SORI值為2.5 μm以下。

Description

磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法
本發明係關於一種磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法。
磷化銦（InP）係由III族之銦（In）與V族之磷（P）構成之III-V族化合物半導體材料。作為半導體材料，具有以下特性：帶隙為1.35 eV，電子遷移率為～5400 cm 2/V・s，高電場下之電子遷移率成為較矽或砷化鎵等其他普通半導體材料高之值。又，具有以下特徵：常溫常壓下之穩定結晶結構為立方晶之閃鋅礦型結構，其晶格常數大於砷化鎵（GaAs）或磷化鎵（GaP）等化合物半導體。
成為磷化銦基板之原料之磷化銦之錠通常以特定厚度被切片，並被研削成所需之形狀，當被適當地機械研磨後，為了去除研磨屑或因研磨而產生之損傷，而被實施蝕刻或精密研磨（拋光）等。
有時於磷化銦基板之主面藉由磊晶生長而設置磊晶結晶層（專利文獻1）。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2003-218033號公報
[發明所欲解決之課題]
於實施該磊晶生長時，通常利用基座自背面側支持磷化銦基板。此時，若磷化銦基板之背面翹曲較大，則基板背面與基座之接觸會不均勻。
若基板背面與基座之接觸不均勻，則向基板之熱傳遞之面內分佈亦不均勻，因此，磊晶生長時之基板溫度變得不均勻。其結果，產生以下問題：生成之磊晶結晶層之品質下降，而引起發光波長偏移等半導體磊晶晶圓之性能下降。
本發明係為了解決如上所述之課題而完成者，其目的在於：提供一種基板背面之翹曲被良好地抑制之磷化銦基板、半導體磊晶晶圓及磷化銦基板之製造方法。 [解決課題之技術手段]
本發明於一實施形態中係一種磷化銦基板，其具有用以形成磊晶結晶層之主面、及上述主面之相反側之背面，其特徵在於：於上述磷化銦基板之上述背面朝上的狀態測定之上述背面之SORI值為2.5 μm以下。
本發明之磷化銦基板於另一實施形態中，於上述磷化銦基板之上述背面朝上的狀態測定之上述背面之SORI值為1.6～2.5 μm。
本發明之磷化銦基板於又一實施形態中，於上述磷化銦基板之上述背面朝上的狀態測定之上述背面之SORI值為1.6～2.5 μm，基板之直徑為100 mm以下。
本發明之磷化銦基板於又一實施形態中，於上述磷化銦基板之上述背面朝上的狀態測定之上述背面之SORI值為1.6～1.8 μm，基板之直徑為76.2 mm以下。
本發明之磷化銦基板於又一實施形態中，於上述磷化銦基板之上述背面朝上的狀態測定之上述背面之SORI值為1.7 μm以下，基板之直徑為50.8 mm以下。
本發明於又一實施形態中係一種半導體磊晶晶圓，其於本發明之實施形態之磷化銦基板之上述主面上具備磊晶結晶層。
本發明於又一實施形態中係製造本發明之磷化銦基板之方法，其包含以下步驟：利用線鋸自磷化銦之錠切出晶圓；對上述切出之晶圓進行蝕刻；對上述蝕刻後之晶圓之外周部分進行倒角；對上述倒角後之晶圓之至少一表面進行研磨；及對上述研磨後之晶圓進行蝕刻；且利用線鋸自上述磷化銦之錠切出晶圓之步驟包含以下步驟：使線於水平方向往返並同時一直持續饋送新線，並且使載有上述磷化銦之錠之載台朝向上述線於鉛直方向移動；上述線之新線供給速度為10～60 m/min，上述線之往返速度為300～350 m/min，載有上述磷化銦之錠之載台的鉛直方向移動速度為200～400 μm/min，上述線鋸之研磨粒之黏度為300～400 mPa・s，對上述切出之晶圓進行蝕刻之步驟係自兩面合計僅蝕刻5～15 μm，對上述研磨後之晶圓進行蝕刻之步驟係自兩面合計僅蝕刻8～15 μm。 [發明之效果]
根據本發明之實施形態，可提供一種基板背面之翹曲被良好地抑制之磷化銦基板、半導體磊晶晶圓及磷化銦基板之製造方法。
[磷化銦基板] 以下，對本實施形態之磷化銦基板之構成進行說明。 本實施形態之磷化銦（InP）基板具有用以形成磊晶結晶層之主面、及主面之相反側之背面。
用以形成磊晶結晶層之主面係於為了形成半導體元件結構而使用磷化銦基板作為磊晶生長用基板時實際上實施磊晶生長之面。
磷化銦基板之主面之最大直徑並無特別限定，可為50～151 mm，亦可為50～101 mm。磷化銦基板之平面形狀可為圓形，亦可為四邊形等矩形。
磷化銦基板之厚度並無特別限定，例如，較佳為300～900 μm，更佳為300～700 μm。尤其是於口徑較大之情形時，若磷化銦基板未達300 μm，則有破裂之虞，若超過900 μm，則有時會產生浪費母材結晶之問題。
磷化銦基板中，作為摻雜物（雜質），能夠以載子濃度成為1×10 16cm -3以上且1×10 19cm -3以下之方式含有Zn（鋅），亦能夠以載子濃度成為1×10 16cm -3以上且1×10 19cm -3以下之方式含有S（硫），亦能夠以載子濃度成為1×10 16cm -3以上且1×10 19cm -3以下之方式含有Sn（錫），亦能夠以載子濃度成為1×10 6cm -3以上且1×10 9cm -3以下之方式含有Fe（鐵）。
（SORI值） 本發明之實施形態之磷化銦基板於一態樣中，於背面朝上的狀態除寬度3 mm之外周部分以外所測定之背面之SORI值被控制在2.5 μm以下。根據此種構成，可獲得基板背面之翹曲被良好地抑制之磷化銦基板。更具體而言，於實施磊晶生長時，即便利用基座自背面側支持磷化銦基板，基板背面與基座之接觸亦均勻。因此，向磷化銦基板之熱傳遞之面內分佈均勻，磊晶生長時之基板溫度均勻。其結果，生成之磊晶結晶層之品質提高，可良好地抑制發光波長偏移等半導體磊晶晶圓之性能下降。
此處，「SORI值」表示於支持磷化銦基板且以不改變原本形狀之方式進行測定之情形時，來自根據磷化銦基板之測定面形狀算出之最小平方平面的正方向（上方向）與負方向（下方向）之絕對值之最大值之和。關於SORI值，例如可使用Corning Tropel公司製造之Ultrasort進行測定，可將磷化銦基板以背面朝向上側之方式收納至盒中，藉由自動搬送而進行測定。此時，為了使基板之翹曲不產生變化，以非吸附狀態對基板進行測定。
本發明之實施形態之磷化銦基板的於磷化銦基板之背面朝上的狀態測定之背面之SORI值可為1.6～2.5 μm。進而，於基板之直徑為100 mm以下之情形時可為1.6～2.5 μm，於基板之直徑為76.2 mm以下之情形時可為1.6～1.8 μm，於基板之直徑為50.8 mm以下之情形時可為1.7 μm以下。
[磷化銦基板之製造方法] 繼而，對本發明之實施形態之磷化銦基板之製造方法進行說明。 作為磷化銦基板之製造方法，首先，利用公知之方法製作磷化銦之錠。 繼而，對磷化銦之錠進行研削使其成為圓筒。 繼而，自研削後之磷化銦之錠切出具有主面及背面之晶圓。此時，使用線鋸沿著特定之結晶面將磷化銦之錠之結晶兩端切斷，呈特定厚度切出複數個晶圓。於切出晶圓之步驟中，使線於水平方向往返並同時一直持續饋送新線，並且使載有磷化銦之錠之載台朝向線於鉛直方向移動。
以下示出利用線鋸將錠切斷之條件。 ・線之新線供給速度：10～60 m/min ・線之往返速度：300～350 m/min ・載有磷化銦之錠之載台的鉛直方向移動速度：200～400 μm/min ・線鋸之研磨粒之管理 使用研磨粒為GC #1200，切削油為PS-LP-500D，以黏度計之轉子軸之轉速為60 rpm時黏度成為300～400 mPa・s之方式管理研磨粒。關於該黏度，可利用東機產業製造之TVB-10黏度計進行測定。
繼而，為了去除利用線鋸進行切斷之步驟中產生之加工變質層，對切斷後之晶圓藉由85質量%之磷酸水溶液及30質量%之雙氧水之混合溶液自兩面合計僅蝕刻5～15 μm。晶圓係藉由將晶圓整體浸漬於上述蝕刻液中而進行蝕刻。
繼而，對晶圓之外周部分進行倒角，並對倒角後之晶圓之至少一表面、較佳為兩面進行研磨。該研磨步驟亦被稱為磨削（lapping）步驟，藉由利用特定之研磨材進行研磨，而在保持晶圓之平坦性之情況下消除晶圓表面之凹凸。
繼而，對研磨後之晶圓藉由85質量%之磷酸水溶液、30質量%之雙氧水及超純水之混合溶液自兩面合計僅蝕刻8～15 μm。晶圓係藉由將晶圓整體浸漬於上述蝕刻液中而進行蝕刻。 繼而，利用鏡面研磨用之研磨材對晶圓之主面進行研磨而精加工成鏡面。 繼而，進行洗淨，藉此，製造本發明之實施形態之磷化銦晶圓。
[半導體磊晶晶圓] 對本發明之實施形態之磷化銦基板之主面，利用公知之方法磊晶生長半導體薄膜，藉此，形成磊晶結晶層，從而可製作半導體磊晶晶圓。作為該磊晶生長之例，可形成在磷化銦基板之主面磊晶生長有InAlAs緩衝層、InGaAs通道層、InAlAs間隔層、InP電子供給層之HEMT結構。於製作具有此種HEMT結構之半導體磊晶晶圓之情形時，一般而言，對經鏡面拋光之磷化銦基板利用硫酸/雙氧水等蝕刻溶液實施蝕刻處理，去除附著於基板表面之矽（Si）等雜質。於使該蝕刻處理後之磷化銦基板之背面接觸基座而由基座支持之狀態，藉由分子束磊晶生長法（MBE：Molecular Beam Epitaxy）或有機金屬氣相生長（MOCVD：Metal Organic Chemical Vapor Deposition）技術於磷化銦基板之主面形成磊晶膜。
此時，本發明之實施形態之磷化銦基板由於如上所述般減少了背面翹曲，故基板背面與基座之接觸變得均勻。因此，向磷化銦基板之熱傳遞之面內分佈均勻，可使基板溫度均勻並同時進行磊晶生長。 [實施例]
以下，提供用以更好地理解本發明及其優點之實施例，但本發明並不限定於該等實施例。
以如下方式製作實施例1～6及比較例1～5。 首先，準備以特定直徑成長之磷化銦之單晶錠。 繼而，對磷化銦之單晶錠之外周進行研削，使其成為圓筒。
繼而，自研削後之磷化銦之錠切出具有主面及背面之晶圓。此時，使用線鋸沿著特定之結晶面將磷化銦之錠之結晶兩端切斷，呈特定厚度切出複數個晶圓。於切出晶圓之步驟中，使線於水平方向往返並同時一直持續饋送新線，並且使載有磷化銦之錠之載台朝向線於鉛直方向移動。
以下示出利用線鋸將錠切斷之條件。 ・線之新線供給速度：10～60 m/min ・線之往返速度：記載於表1 ・載有磷化銦之錠之載台的鉛直方向移動速度：記載於表1 ・線鋸之研磨粒之管理 使用研磨粒為GC #1200，切削油為PS-LP-500D，以於黏度計之轉子軸之轉速為60 rpm時成為表1所記載之黏度之方式管理研磨粒。該黏度係利用東機產業製造之TVB-10黏度計進行測定。
繼而，為了去除利用線鋸進行切斷之步驟中產生之加工變質層，對切斷後之晶圓藉由85質量%之磷酸水溶液及30質量%之雙氧水之混合溶液自兩面合計僅蝕刻表1所記載之量（切斷後蝕刻）。晶圓係藉由將晶圓整體浸漬於蝕刻液中而進行蝕刻。
繼而，對晶圓之外周部分進行倒角，並對倒角後之晶圓之兩面進行研磨（磨削）。此時，藉由利用特定之研磨材進行研磨，而在保持晶圓之平坦性之情況下消除晶圓表面之凹凸。
繼而，對研磨後之晶圓藉由85質量%之磷酸水溶液、30質量%之雙氧水及超純水之混合溶液自兩面合計蝕刻表1所記載之蝕刻量（自表面蝕刻之厚度）（磨削後蝕刻）。晶圓係藉由將晶圓整體浸漬於蝕刻液中而進行蝕刻。
繼而，利用鏡面研磨用之研磨材對晶圓之主面進行研磨而精加工成鏡面後，進行洗淨，藉此，製作出具有表1所示之晶圓外徑之磷化銦基板。
（評價） ・背面評價 針對實施例1～6及比較例1～5之樣品，使用Corning Tropel公司製造之Ultrasort，分別以背面朝向上側之方式收納至PP製盒中，藉由自動搬送測定出除寬度3 mm之外周部分以外之SORI值。該測定係以非吸附方式實施。
・正面評價 針對實施例1～6及比較例1～5之樣品，使用Corning Tropel公司製造之Ultrasort，分別以正面朝向上側之方式收納至PP製盒中，藉由自動搬送測定出除寬度3 mm之外周部分以外之WARP值及TTV值。該測定係以非吸附方式實施。
此處，對該「WARP值」進行說明。於支持磷化銦基板且以不改變原本形狀之方式進行測定之情形時，於磷化銦基板之測定面上以包圍基板中心點之方式繪製出以3點為頂點之三角形時，將包含該三角形之平面設為3點基準面。於以基板中心為原點取OF中央部成為270°之極座標且將基板之半徑設為R時，該3點為（0.97R、90°）、（0.97R、210°）、（0.97R、330°）之3點。於與3點基準面垂直之方向，自3點基準面觀察到之基板之測定面的最高位置與3點基準面之間的距離、及自3點基準面觀察到之基板之測定面的最低位置與3點基準面之間的距離之合計為WARP值。
又，對該「TTV值」進行說明。關於TTV（總厚度變化），支持磷化銦基板，吸附與測定面相反之面，以被吸附之面作為基準面。於與基準面垂直之方向，自基準面觀察到之基板之測定面的最高位置與最低位置之差為TTV值。關於TTV值，例如可使用Corning Tropel公司製造之Ultrasort進行測定，可將磷化銦基板以正面朝向上側之方式收納至PP製盒中，藉由自動搬送而進行測定。 將上述製造條件、評價之結果示於表1。
[表1]
   實施例 比較例
1 2 3 4 5 6 1 2 3 4 5
晶圓形狀(最終形狀) 晶圓外徑 (mm) 50.0 76.2 76.2 76.2 100.0 100.0 76.2 76.2 76.2 76.2 76.2
晶圓製造條件 線鋸 往返速度(m/min) 320 320 350 320 320 320 500 320 320 320 320
載台移動速度 (μm/min) 400 330 300 300 230 230 320 500 320 320 320
研磨粒黏度60 rpm測定(mPa•s) 340 367 328 379 379 379 340 354 618 334 384
切斷後蝕刻 蝕刻量(μm) 5 15 15 15 15 15 8 8 8 2 8
磨削後蝕刻 蝕刻量(μm) 10 8 7 9 10 10 8 8 8 8 2
評價結果 背面翹曲 SORI(μm) 1.7 1.8 1.7 1.6 2.4 2.5 4.2 5.5 7.3 10.5 9.3
正面翹曲 WARP(μm) 2.1 1.4 1.4 1.3 1.9 1.9 1.2 2.0 6.1 7.5 8.4
TTV(μm) 1.9 1.2 0.8 0.9 1.9 1.7 1.1 2.1 4.3 5.2 4.7
（評價結果） 實施例1～6均可獲得將背面朝上置於平坦面上所測定之SORI值為2.5 μm以下，且基板背面與基座之接觸均勻的良好之磷化銦基板。 比較例1～3之磷化銦基板於利用線鋸進行切斷之步驟中，各參數不合適，背面翹曲較大。 比較例4之磷化銦基板於切斷後之蝕刻步驟中，蝕刻量不合適，無法去除切斷時之加工損傷，且背面翹曲較大。 比較例5之磷化銦基板於磨削後之蝕刻步驟中，蝕刻量不合適，無法去除磨削時之加工損傷，且背面翹曲較大。
無
無

Claims (7)

  1. 一種磷化銦基板，其具有用以形成磊晶結晶層之主面、及上述主面之相反側之背面，其特徵在於： 於上述磷化銦基板之上述背面朝上的狀態測定之上述背面之SORI值為2.5 μm以下。
  2. 如請求項1之磷化銦基板，其中，於上述磷化銦基板之上述背面朝上的狀態測定之上述背面之SORI值為1.6～2.5 μm。
  3. 如請求項2之磷化銦基板，其中，於上述磷化銦基板之上述背面朝上的狀態測定之上述背面之SORI值為1.6～2.5 μm，基板之直徑為100 mm以下。
  4. 如請求項2之磷化銦基板，其中，於上述磷化銦基板之上述背面朝上的狀態測定之上述背面之SORI值為1.6～1.8 μm，基板之直徑為76.2 mm以下。
  5. 如請求項1之磷化銦基板，其中，於上述磷化銦基板之上述背面朝上的狀態測定之上述背面之SORI值為1.7 μm以下，基板之直徑為50.8 mm以下。
  6. 一種半導體磊晶晶圓，其於請求項1至5中任一項之磷化銦基板之上述主面上具備磊晶結晶層。
  7. 一種磷化銦基板之製造方法，其係製造請求項1至5中任一項之磷化銦基板之方法，其包含以下步驟： 利用線鋸自磷化銦之錠切出晶圓； 對上述切出之晶圓進行蝕刻； 對上述蝕刻後之晶圓之外周部分進行倒角； 對上述倒角後之晶圓之至少一表面進行研磨；及 對上述研磨後之晶圓進行蝕刻；且 利用線鋸自上述磷化銦之錠切出晶圓之步驟包含以下步驟：使線於水平方向往返並同時一直持續饋送新線，並且使載有上述磷化銦之錠之載台朝向上述線於鉛直方向移動；上述線之新線供給速度為10～60 m/min，上述線之往返速度為300～350 m/min，載有上述磷化銦之錠之載台的鉛直方向移動速度為200～400 μm/min，上述線鋸之研磨粒之黏度為300～400 mPa・s， 對上述切出之晶圓進行蝕刻之步驟係自兩面合計僅蝕刻5～15 μm， 對上述研磨後之晶圓進行蝕刻之步驟係自兩面合計僅蝕刻8～15 μm。
TW109120021A 2019-11-29 2020-06-15 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法 TWI722922B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP2019-217549 2019-11-29
JP2019217549 2019-11-29
JP2020078634A JP6761915B1 (ja) 2019-11-29 2020-04-27 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JPJP2020-078634 2020-04-27

Publications (2)

Publication Number Publication Date
TWI722922B true TWI722922B (zh) 2021-03-21
TW202120430A TW202120430A (zh) 2021-06-01

Family

ID=72614627

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109120021A TWI722922B (zh) 2019-11-29 2020-06-15 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法

Country Status (6)

Country Link
US (1) US11788203B2 (zh)
EP (1) EP3862132A4 (zh)
JP (1) JP6761915B1 (zh)
CN (1) CN113207309A (zh)
TW (1) TWI722922B (zh)
WO (1) WO2021106247A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6761917B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP6761916B1 (ja) 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
CA3222167A1 (en) 2021-05-31 2022-12-08 Rena Therapeutics Inc. Ligand-binding nucleic acid complex

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200302513A (en) * 2002-01-21 2003-08-01 Nikko Materials Co Epitaxial growth method
JP2004043257A (ja) * 2002-07-12 2004-02-12 Dowa Mining Co Ltd 化合物半導体ウェハ及びその加工方法
JP2009182135A (ja) * 2008-01-30 2009-08-13 Sumitomo Electric Ind Ltd 化合物半導体基板の製造方法および化合物半導体基板
JP2014041911A (ja) * 2012-08-22 2014-03-06 Sumitomo Electric Ind Ltd 研磨用組成物および化合物半導体基板の製造方法
JP2016044094A (ja) * 2014-08-21 2016-04-04 三菱化学株式会社 非極性または半極性ＧａＮ基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2842307B2 (ja) * 1995-06-30 1999-01-06 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体結晶の切断方法
US7064069B2 (en) * 2003-10-21 2006-06-20 Micron Technology, Inc. Substrate thinning including planarization
JP4395812B2 (ja) * 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法
KR102086281B1 (ko) 2017-04-28 2020-03-06 제이엑스금속주식회사 반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법
JP2019141974A (ja) * 2018-02-22 2019-08-29 株式会社ミズホ 両面ラップ盤とそれを用いた薄肉ファインセラミックスの研削方法
JP6761917B1 (ja) 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP6761916B1 (ja) 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200302513A (en) * 2002-01-21 2003-08-01 Nikko Materials Co Epitaxial growth method
JP2004043257A (ja) * 2002-07-12 2004-02-12 Dowa Mining Co Ltd 化合物半導体ウェハ及びその加工方法
JP2009182135A (ja) * 2008-01-30 2009-08-13 Sumitomo Electric Ind Ltd 化合物半導体基板の製造方法および化合物半導体基板
JP2014041911A (ja) * 2012-08-22 2014-03-06 Sumitomo Electric Ind Ltd 研磨用組成物および化合物半導体基板の製造方法
JP2016044094A (ja) * 2014-08-21 2016-04-04 三菱化学株式会社 非極性または半極性ＧａＮ基板

Also Published As

Publication number Publication date
EP3862132A4 (en) 2022-07-06
TW202120430A (zh) 2021-06-01
JP6761915B1 (ja) 2020-09-30
JP2021091589A (ja) 2021-06-17
US11788203B2 (en) 2023-10-17
EP3862132A1 (en) 2021-08-11
WO2021106247A1 (ja) 2021-06-03
US20220316092A1 (en) 2022-10-06
CN113207309A (zh) 2021-08-03

Similar Documents

Publication Publication Date Title
TWI722922B (zh) 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法
TWI735256B (zh) 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法
TWI722923B (zh) 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法
TWI747695B (zh) 磷化銦基板
TWI771208B (zh) 磷化銦基板、磷化銦基板之製造方法及半導體磊晶晶圓
TWI781801B (zh) 磷化銦基板、磷化銦基板之製造方法及半導體磊晶晶圓
US20230082020A1 (en) Indium phosphide substrate
JP7499932B1 (ja) リン化インジウム基板及び半導体エピタキシャルウエハ
JP7499933B1 (ja) リン化インジウム基板及び半導体エピタキシャルウエハ
JP7499934B1 (ja) リン化インジウム基板及び半導体エピタキシャルウエハ
TWI810847B (zh) 磷化銦基板