CN113207309A - 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法 - Google Patents

磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法 Download PDF

Info

Publication number
CN113207309A
CN113207309A CN202080006107.0A CN202080006107A CN113207309A CN 113207309 A CN113207309 A CN 113207309A CN 202080006107 A CN202080006107 A CN 202080006107A CN 113207309 A CN113207309 A CN 113207309A
Authority
CN
China
Prior art keywords
indium phosphide
back surface
phosphide substrate
substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080006107.0A
Other languages
English (en)
Inventor
冈俊介
栗田英树
铃木健二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Publication of CN113207309A publication Critical patent/CN113207309A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • B28D5/045—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools by cutting with wires or closed-loop blades
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B25/00—Phosphorus; Compounds thereof
    • C01B25/08—Other phosphides
    • C01B25/082—Other phosphides of boron, aluminium, gallium or indium
    • C01B25/087—Other phosphides of boron, aluminium, gallium or indium of gallium or indium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Weting (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本发明提供一种良好地抑制基板背面的翘曲的磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法。磷化铟基板是具有用于形成外延晶体层的主面和主面的相反侧的背面的磷化铟基板，在使磷化铟基板的背面朝上的状态下测定出的、背面的SORI值为2.5μm以下。

Description

磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
技术领域
本发明涉及一种磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法。
背景技术
磷化铟(InP)是由III族的铟(In)和V族的磷(P)构成的III－V族化合物半导体材料。作为半导体材料的特性，具有如下特性：带隙为1.35eV，电子迁移率为～5400cm2/V·s，高电场下的电子迁移率成为比硅、砷化镓这样其他普通的半导体材料高的值。此外，还具有如下特征：常温常压下的稳定的晶体结构为立方晶的闪锌矿型结构，其晶格常数具有比砷化镓(GaAs)、磷化镓(GaP)等化合物半导体大的晶格常数。
成为磷化铟基板的原料的磷化铟的锭通常以规定的厚度被切片并被磨削成所期望的形状，在被适当地机械研磨后，为了去除研磨屑、因研磨产生的损伤而供于蚀刻、精密研磨(抛光)等。
在磷化铟基板的主面，有时通过外延生长设置外延晶体层(专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2003－218033号公报
发明内容
发明所要解决的问题
在实施该外延生长时，通常利用基座(susceptor)从背面侧支承磷化铟基板。此时，若磷化铟基板的背面的翘曲大，则基板背面与基座的接触不均匀。
若基板背面与基座的接触不均匀，则向基板的热传导的面内分布也不均匀，因此外延生长时的基板温度不均匀。其结果是，产生如下问题：生成的外延晶体层的品质下降，并引起发光波长偏移等半导体外延晶片的性能下降。
本发明是为了解决如上所述的问题而完成的，其目的在于提供一种良好地抑制基板背面的翘曲的磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法。
用于解决问题的方案
本发明在一个实施方式中是一种磷化铟基板，其特征在于，所述磷化铟基板具有用于形成外延晶体层的主面和所述主面的相反侧的背面，在使所述磷化铟基板的所述背面朝上的状态下测定出的所述背面的SORI值为2.5μm以下。
本发明的磷化铟基板在另一实施方式中，在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的SORI值为1.6～2.5μm。
本发明的磷化铟基板在又一实施方式中，在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的SORI值为1.6～2.5μm，基板的直径为100mm以下。
本发明的磷化铟基板在又一实施方式中，在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的SORI值为1.6～1.8μm，基板的直径为76.2mm以下。
本发明的磷化铟基板在又一实施方式中，在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的SORI值为1.7μm以下，基板的直径为50.8mm以下。
本发明在又一实施方式中是一种半导体外延晶片，其在本发明的实施方式的磷化铟基板的所述主面上具备外延晶体层。
本发明在又一实施方式中是本发明的磷化铟基板的制造方法，所述制造方法包括：利用钢丝锯从磷化铟的锭切出晶片的工序；对所述切出的晶片进行蚀刻的工序；进行所述蚀刻后的晶片的外周部分倒角的工序；对所述倒角后的晶片的至少一个表面进行研磨的工序；以及对所述研磨后的晶片进行蚀刻的工序，所述利用钢丝锯从磷化铟的锭切出晶片的工序包括：一边使金属线在水平方向上往复一边始终持续输送新线，并且使载有所述磷化铟的锭的载物台朝向所述金属线在铅垂方向上移动的工序，所述金属线的新线供给速度为10～60m/分钟，所述金属线的往复速度为300～350m/分钟，载有所述磷化铟的锭的载物台的铅垂方向移动速度为200～400μm/分钟，所述钢丝锯的磨料的粘度为300～400mPa·s，在对所述切出的晶片进行蚀刻的工序，从两面合计只蚀刻5～15μm，在对所述研磨后的晶片进行蚀刻的工序，从两面合计只蚀刻8～15μm。
发明效果
根据本发明的实施方式，能提供一种良好地抑制基板背面的翘曲的磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法。
具体实施方式
〔磷化铟基板〕
以下，对本实施方式的磷化铟基板的构成进行说明。
本实施方式的磷化铟(InP)基板具有用于形成外延晶体层的主面和主面的相反侧的背面。
用于形成外延晶体层的主面是在为了形成半导体元件结构而将磷化铟基板用作外延生长用的基板时，实际上实施外延生长的面。
磷化铟基板的主面的最大径没有特别限定，可以为50～151mm，也可以为50～101mm。磷化铟基板的平面形状可以为圆形，也可以为四边形等矩形。
磷化铟基板的厚度没有特别限定，例如优选为300～900μm，更优选为300～700μm。特别是在口径大的情况下，有时会产生如下的问题：若磷化铟基板小于300μm，则恐怕会破裂，若磷化铟基板超过900μm，则浪费母材晶体。
就磷化铟基板而言，作为掺杂物(杂质)，可以以载流子浓度成为1×1016cm-3以上且1×1019cm-3以下的方式包含Zn(锌)，可以以载流子浓度成为1×1016cm-3以上且1×1019cm-3以下的方式包含S(硫)，可以以载流子浓度成为1×1016cm-3以上且1×1019cm-3以下的方式包含Sn(锡)，可以以载流子浓度成为1×106cm-3以上且1×109cm-3以下的方式包含Fe(铁)。
(SORI值)
本发明的实施方式的磷化铟基板在一个方案中，在使背面朝上的状态下除了宽度3mm的外周部分以外测定出的、背面的SORI值被控制在2.5μm以下。根据这样的构成，能得到良好地抑制基板背面的翘曲的磷化铟基板。更具体而言，当实施外延生长时，即使利用基座从背面侧支承磷化铟基板，基板背面与基座的接触也均匀。因此，向磷化铟基板的热传导的面内分布均匀，外延生长时的基板温度均匀。其结果是，生成的外延晶体层的品质提高，能良好地抑制发光波长偏移等半导体外延晶片的性能下降。
在此，“SORI值”表示在以支承磷化铟基板、不改变原本的形状的方式进行了测定的情况下，来自根据磷化铟基板的测定面形状计算出的最小平方平面的、正方向(上方向)与负方向(下方向)的绝对值的最大值之和。SORI值例如可以使用CorningTropel公司制Ultrasort来进行测定，可以将磷化铟基板以背面朝向上侧的方式收纳至盒中，进行自动输送，由此进行测定。此时，为了使基板的翘曲不发生变化，在非吸附状态下测定基板。
就本发明的实施方式的磷化铟基板而言，在使磷化铟基板的背面朝上的状态下测定出的、背面的SORI值可以为1.6～2.5μm。进而，在基板的直径为100mm以下的情况下可以为1.6～2.5μm，在基板的直径为76.2mm以下的情况下可以为1.6～1.8μm，在基板的直径为50.8mm以下的情况下可以为1.7μm以下。
〔磷化铟基板的制造方法〕
接着，对本发明的实施方式的磷化铟基板的制造方法进行说明。
作为磷化铟基板的制造方法，首先通过公知的方法来制作磷化铟的锭。
接着，对磷化铟的锭进行磨削而使其成为圆筒。
接着，从磨削后的磷化铟的锭切出具有主面和背面的晶片。此时，使用钢丝锯沿规定的晶面将磷化铟的锭的晶体两端切断，以规定的厚度切出多个晶片。在切出晶片的工序中，一边使金属线在水平方向上往复一边始终持续输送新线，并且使载有磷化铟的锭的载物台朝向金属线在铅垂方向上移动。
利用钢丝锯进行的锭的切断条件如下所示。
·金属线的新线供给速度：10～60m/分钟
·金属线的往复速度：300～350m/分钟
·载有磷化铟的锭的载物台的铅垂方向移动速度：200～400μm/分钟
·钢丝锯的磨料的管理
使用磨料为GC#1200，切削油为PS－LP－500D，以粘度计的转子轴的转速60rpm时成为300～400mPa·s的方式管理磨料。该粘度可以利用东机产业制TVB－10粘度计进行测定。
接着，为了去除在利用钢丝锯进行的切断工序中产生的加工变质层，利用85质量％的磷酸水溶液和30质量％的双氧水的混合溶液将切断后的晶片从两面合计蚀刻5～15μm。晶片通过将整个晶片浸渍于所述蚀刻液中来进行蚀刻。
接着，进行晶片的外周部分的倒角(chamfering)，对倒角后的晶片的至少一个表面、优选两面进行研磨。该研磨工序也被称为lapping工序，通过利用规定的研磨材进行研磨，而在保持晶片的平坦性的状态下去除晶片表面的凹凸。
接着，利用85质量％的磷酸水溶液、30质量％的双氧水以及超纯水的混合溶液对研磨后的晶片从两面合计只蚀刻8～15μm。晶片通过将整个晶片浸渍于所述蚀刻液中来进行蚀刻。
接着，利用镜面研磨用的研磨材对晶片的主面进行研磨而精加工成镜面。
接着，进行清洗，由此制造本发明的实施方式的磷化铟晶片。
〔半导体外延晶片〕
对本发明的实施方式的磷化铟基板的主面，通过公知的方法使半导体薄膜外延生长，由此形成外延晶体层，从而能制作半导体外延晶片。作为该外延生长的例子，可以形成在磷化铟基板的主面使InAlAs缓冲层、InGaAs通道层、InAlAs间隔层以及InP电子供给层外延生长而成的HEMT结构。在制作具有这样的HEMT结构的半导体外延晶片的情况下，一般而言，对经镜面精加工的磷化铟基板实施利用硫酸/双氧水等蚀刻溶液进行的蚀刻处理，去除附着于基板表面的硅(Si)等杂质。在使该蚀刻处理后的磷化铟基板的背面与基座接触而由基座支承的状态下，通过分子束外延生长法(MBE：Molecular Beam Epitaxy)或金属有机化学气相沉积(MOCVD：Metal Organic Chemical Vapor Deposition)在磷化铟基板的主面形成外延膜。
此时，本发明的实施方式的磷化铟基板的背面的翘曲如上所述地降低，因此基板背面与基座的接触变得均匀。因此，向磷化铟基板的热传导的面内分布均匀，能一边使基板温度均匀一边进行外延生长。
[实施例]
以下，提供了用于更好地理解本发明及其优点的实施例，但本发明并不限于这些实施例。
以如下方式制作出实施例1～6和比较例1～5。
首先，准备出以规定的直径育成的磷化铟的单晶的锭。
接着，对磷化铟的单晶锭的外周进行磨削，使其成为圆筒。
接着，从磨削后的磷化铟的锭切出具有主面和背面的晶片。此时，使用钢丝锯沿规定的晶面将磷化铟的锭的晶体两端切断，以规定的厚度切出多个晶片。在切出晶片的工序中，一边使金属线在水平方向上往复一边始终持续输送新线，并且使载有磷化铟的锭的载物台朝向金属线在铅垂方向上移动。
利用钢丝锯进行的锭的切断条件如下所示。
·金属线的新线供给速度：10～60m/分钟
·金属线的往复速度：记载于表1
·载有磷化铟的锭的载物台的铅垂方向移动速度：记载于表1
·钢丝锯的磨料的管理
使用磨料为GC#1200，切削油为PS－LP－500D，以粘度计的转子轴的转速60rpm时成为表1所记载的粘度的方式管理磨料。该粘度利用东机产业制TVB－10粘度计来进行了测定。
接着，为了去除在利用钢丝锯进行的切断工序中产生的加工变质层，利用85质量％的磷酸水溶液和30质量％的双氧水的混合溶液将切断后的晶片从两面合计只蚀刻了表1所记载的量(切断后蚀刻)。晶片通过将整个晶片浸渍于蚀刻液中来进行了蚀刻。
接着，进行晶片的外周部分的倒角，对倒角后的晶片的两面进行了研磨(lapping)。此时，通过利用规定的研磨材进行研磨，而在保持晶片的平坦性的状态下去除晶片表面的凹凸。
接着，利用85质量％的磷酸水溶液、30质量％的双氧水以及超纯水的混合溶液对研磨后的晶片从两面合计只蚀刻了表1所记载的蚀刻量(从表面蚀刻的厚度)(研磨后蚀刻)。晶片通过将整个晶片浸渍于蚀刻液中来进行了蚀刻。
接着，利用镜面研磨用的研磨材对晶片的主面进行研磨而精加工成镜面后，进行清洗，由此制作出表1所示的具有晶片外径的磷化铟基板。
(评价)
·背面评价
对于实施例1～6和比较例1～5的样品，使用Corning Tropel公司制Ultrasort，分别以背面朝向上侧并收纳于PP制盒，通过自动输送而测定出除了宽度3mm的外周部分以外的SORI值。该测定以非吸附的方式实施。
·表面评价
对于实施例1～6和比较例1～5的样品，使用CorningTropel公司制Ultrasort，分别以表面朝向上侧并收纳于PP制盒，通过自动输送而测定出除了宽度3mm的外周部分以外的WARP值和TTV值。该测定以非吸附的方式实施。
在此，对该“WARP值”进行说明。在以支承磷化铟基板、不改变原本的形状的方式进行了测定的情况下，在磷化铟基板的测定面上以包围基板中心点的方式描绘出以三个点为顶点的三角形时，将包含该三角形的平面设为三点基准面。该三个点为在以基板中心为原点而取OF中央部为270°的极坐标并将基板的半径设为R时，成为(0.97R，90°)、(0.97R，210°)、(0.97R，330°)的三个点。在与三点基准面垂直的方向上，从三点基准面观察到的基板的测定面的最高位置与三点基准面之间的距离和从三点基准面观察到的基板的测定面的最低位置与三点基准面之间的距离的合计为WARP值。
此外，对该“TTV值”进行说明。就TTV(Total Thickness Variation：总厚度变化)而言，支承磷化铟基板，吸附与测定面相反的面，以被吸附的面为基准面。在与基准面垂直的方向上，从基准面观察到的基板的测定面的最高位置与最低位置之差为TTV值。TTV值例如可以使用CorningTropel公司制Ultrasort来进行测定，可以将磷化铟基板以表面朝向上侧的方式收纳至PP制盒中，进行自动输送，由此进行测定。
将上述的制造条件、评价的结果示于表1。
[表1]
Figure BDA0003059840870000081
(评价结果)
就实施例1～6而言，均得到了使背面朝上并置于平坦的面上而测定出的SORI值为2.5μm以下且基板背面与基座的接触均匀这样良好的磷化铟基板。
就比较例1～3而言，在由钢丝锯进行的切断工序中，各参数不适当，成为背面翘曲大的磷化铟基板。
就比较例4而言，在切断后的蚀刻工序中，蚀刻量不适当，无法去除切断时的加工损伤，成为背面翘曲大的磷化铟基板。
就比较例5而言，在研磨后的蚀刻工序中，蚀刻量不适当，无法去除研磨时的加工损伤，成为背面翘曲大的磷化铟基板。

Claims (7)

1.一种磷化铟基板，其特征在于，
所述磷化铟基板具有用于形成外延晶体层的主面和所述主面的相反侧的背面，
在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的SORI值为2.5μm以下。
2.根据权利要求1所述的磷化铟基板，其中，
在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的SORI值为1.6～2.5μm。
3.根据权利要求2所述的磷化铟基板，其中，
在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的SORI值为1.6～2.5μm，基板的直径为100mm以下。
4.根据权利要求2所述的磷化铟基板，其中，
在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的SORI值为1.6～1.8μm，基板的直径为76.2mm以下。
5.根据权利要求1所述的磷化铟基板，其中，
在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的SORI值为1.7μm以下，基板的直径为50.8mm以下。
6.一种半导体外延晶片，其在权利要求1～5中任一项所述的磷化铟基板的所述主面上具备外延晶体层。
7.一种权利要求1～5中任一项所述的磷化铟基板的制造方法，其包括：
利用钢丝锯从磷化铟的锭切出晶片的工序；
对所述切出的晶片进行蚀刻的工序；
进行所述蚀刻后的晶片的外周部分的倒角的工序；
对所述倒角后的晶片的至少一个表面进行研磨的工序；以及
对所述研磨后的晶片进行蚀刻的工序，
所述利用钢丝锯从磷化铟的锭切出晶片的工序包括：一边使金属线在水平方向上往复一边始终持续输送新线，并且使载有所述磷化铟的锭的载物台朝向所述金属线在铅垂方向上移动的工序，
所述金属线的新线供给速度为10～60m/分钟，所述金属线的往复速度为300～350m/分钟，载有所述磷化铟的锭的载物台的铅垂方向移动速度为200～400μm/分钟，所述钢丝锯的磨料的粘度为300～400mPa·s，
在对所述切出的晶片进行蚀刻的工序，从两面合计只蚀刻5～15μm，
在对所述研磨后的晶片进行蚀刻的工序，从两面合计只蚀刻8～15μm。
CN202080006107.0A 2019-11-29 2020-06-04 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法 Pending CN113207309A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019217549 2019-11-29
JP2019-217549 2019-11-29
JP2020078634A JP6761915B1 (ja) 2019-11-29 2020-04-27 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP2020-078634 2020-04-27
PCT/JP2020/022196 WO2021106247A1 (ja) 2019-11-29 2020-06-04 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法

Publications (1)

Publication Number Publication Date
CN113207309A true CN113207309A (zh) 2021-08-03

Family

ID=72614627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080006107.0A Pending CN113207309A (zh) 2019-11-29 2020-06-04 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法

Country Status (6)

Country Link
US (1) US11788203B2 (zh)
EP (1) EP3862132A4 (zh)
JP (1) JP6761915B1 (zh)
CN (1) CN113207309A (zh)
TW (1) TWI722922B (zh)
WO (1) WO2021106247A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6761917B1 (ja) 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP6761916B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
AU2022285344A1 (en) 2021-05-31 2023-12-14 Rena Therapeutics Inc. Ligand-bound nucleic acid complex

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050085050A1 (en) * 2003-10-21 2005-04-21 Draney Nathan R. Substrate thinning including planarization
JP2009182135A (ja) * 2008-01-30 2009-08-13 Sumitomo Electric Ind Ltd 化合物半導体基板の製造方法および化合物半導体基板
CN101884094A (zh) * 2008-02-27 2010-11-10 住友电气工业株式会社 氮化物半导体晶片的加工方法、氮化物半导体晶片、氮化物半导体设备的制造方法和氮化物半导体设备
CN109689946A (zh) * 2017-04-28 2019-04-26 Ｊｘ金属株式会社 半导体晶圆及半导体晶圆的研磨方法
JP2019141974A (ja) * 2018-02-22 2019-08-29 株式会社ミズホ 両面ラップ盤とそれを用いた薄肉ファインセラミックスの研削方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2842307B2 (ja) * 1995-06-30 1999-01-06 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体結晶の切断方法
JP2003218033A (ja) * 2002-01-21 2003-07-31 Nikko Materials Co Ltd エピタキシャル成長方法
JP2004043257A (ja) * 2002-07-12 2004-02-12 Dowa Mining Co Ltd 化合物半導体ウェハ及びその加工方法
JP6051679B2 (ja) * 2012-08-22 2016-12-27 住友電気工業株式会社 研磨用組成物および化合物半導体基板の製造方法
JP6292080B2 (ja) * 2014-08-21 2018-03-14 三菱ケミカル株式会社 非極性または半極性ＧａＮ基板
JP6761917B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP6761916B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050085050A1 (en) * 2003-10-21 2005-04-21 Draney Nathan R. Substrate thinning including planarization
JP2009182135A (ja) * 2008-01-30 2009-08-13 Sumitomo Electric Ind Ltd 化合物半導体基板の製造方法および化合物半導体基板
CN101884094A (zh) * 2008-02-27 2010-11-10 住友电气工业株式会社 氮化物半导体晶片的加工方法、氮化物半导体晶片、氮化物半导体设备的制造方法和氮化物半导体设备
CN109689946A (zh) * 2017-04-28 2019-04-26 Ｊｘ金属株式会社 半导体晶圆及半导体晶圆的研磨方法
JP2019141974A (ja) * 2018-02-22 2019-08-29 株式会社ミズホ 両面ラップ盤とそれを用いた薄肉ファインセラミックスの研削方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
宋月清: "《人造金刚石工具手册》", 冶金工业出版社, pages: 115 - 116 *

Also Published As

Publication number Publication date
WO2021106247A1 (ja) 2021-06-03
JP2021091589A (ja) 2021-06-17
JP6761915B1 (ja) 2020-09-30
TW202120430A (zh) 2021-06-01
EP3862132A1 (en) 2021-08-11
US20220316092A1 (en) 2022-10-06
US11788203B2 (en) 2023-10-17
EP3862132A4 (en) 2022-07-06
TWI722922B (zh) 2021-03-21

Similar Documents

Publication Publication Date Title
CN113207309A (zh) 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
US11894225B2 (en) Indium phosphide substrate, semiconductor epitaxial wafer, and method for producing indium phosphide substrate
CN113207308A (zh) 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
US20220208549A1 (en) Indium phosphide substrate
US20230392289A1 (en) Indium phosphide substrate, method for manufacturing indium phosphide substrate, and semiconductor epitaxial wafer
US20230378274A1 (en) Indium phosphide substrate, method for manufacturing indium phosphide substrate, and semiconductor epitaxial wafer
US20230082020A1 (en) Indium phosphide substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination