JP2003100575A - 半導体ウェハの劈開方法および半導体ウェハ - Google Patents
半導体ウェハの劈開方法および半導体ウェハInfo
- Publication number
- JP2003100575A JP2003100575A JP2001294498A JP2001294498A JP2003100575A JP 2003100575 A JP2003100575 A JP 2003100575A JP 2001294498 A JP2001294498 A JP 2001294498A JP 2001294498 A JP2001294498 A JP 2001294498A JP 2003100575 A JP2003100575 A JP 2003100575A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- wafer
- cleaving
- groove
- cleavage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 劈開により容易にオリエンテーションフラッ
トを形成できるとともに、ウェハの強度低下を抑えるこ
とにより製造工程中に発生するウェハの破損を低減でき
る半導体ウェハの劈開方法および半導体ウェハを提供す
る。 【解決手段】 半導体ウェハの周縁に、ウェハを貫通し
ない深さで切欠溝を形成し、該切欠溝を起点として劈開
するようにした。
トを形成できるとともに、ウェハの強度低下を抑えるこ
とにより製造工程中に発生するウェハの破損を低減でき
る半導体ウェハの劈開方法および半導体ウェハを提供す
る。 【解決手段】 半導体ウェハの周縁に、ウェハを貫通し
ない深さで切欠溝を形成し、該切欠溝を起点として劈開
するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウェハの劈
開方法および半導体ウェハに関し、特に、半導体ウェハ
を劈開してウェハの周縁部にオリエンテーションフラッ
トを形成する際に適用して有効な技術に関する。
開方法および半導体ウェハに関し、特に、半導体ウェハ
を劈開してウェハの周縁部にオリエンテーションフラッ
トを形成する際に適用して有効な技術に関する。
【０００２】
【従来の技術】一般に、半導体ウェハの周縁部にはウェ
ハの結晶方位を示すオリエンテーションフラットと呼ば
れる平端面が形成されており、半導体素子の製造工程に
おいて半導体ウェハの配置方向を検知したりする際の目
印として利用される。通常、このオリエンテーションフ
ラットは、半導体ウェハの端部に剃刀等の鋭利な刃物で
傷を付けてその部分を起点として劈開することにより形
成することができる。
ハの結晶方位を示すオリエンテーションフラットと呼ば
れる平端面が形成されており、半導体素子の製造工程に
おいて半導体ウェハの配置方向を検知したりする際の目
印として利用される。通常、このオリエンテーションフ
ラットは、半導体ウェハの端部に剃刀等の鋭利な刃物で
傷を付けてその部分を起点として劈開することにより形
成することができる。
【０００３】図４は、オリエンテーションフラットを形
成した半導体ウェハを示した説明図である。図４に示す
ようにオリエンテーションフラットＯＦは半導体ウェハ
２０の周縁部に結晶の劈開方向と平行に形成される。ま
た、一枚の半導体ウェハ２０から多くの半導体素子を作
製するためにはオリエンテーションフラットＯＦの形成
により除去される面積はできるだけ小さくする必要があ
り、そのためオリエンテーションフラットＯＦはできる
だけ半導体ウェハの端部に形成される。
成した半導体ウェハを示した説明図である。図４に示す
ようにオリエンテーションフラットＯＦは半導体ウェハ
２０の周縁部に結晶の劈開方向と平行に形成される。ま
た、一枚の半導体ウェハ２０から多くの半導体素子を作
製するためにはオリエンテーションフラットＯＦの形成
により除去される面積はできるだけ小さくする必要があ
り、そのためオリエンテーションフラットＯＦはできる
だけ半導体ウェハの端部に形成される。
【０００４】ところで、半導体ウェハは、ウェハの中央
付近ほど劈開しやすいことが知られている。これは、図
４のように劈開の起点を通る、すなわちウェハの接線Ｔ
１と劈開方向とのなす角φ１が９０°に近いためであ
る。一方、図４の下方に示すように、一般にオリエンテ
ーションフラットＯＦを形成するような部位において
は、ウェハの接線Ｔ２と劈開方向とがなす角φ２は非常
に小さいため、劈開方向に沿って劈開を行うことは容易
ではない。例えば、このような部位に剃刀等の刃物でウ
ェハ端部に傷を付けてそこを起点として劈開すると、劈
開面が劈開方向と平行にならなかったりして、良好な劈
開面すなわちオリエンテーションフラットを形成できな
い場合がある。このため、半導体ウェハの製造歩留まり
を低下させる要因の一つとなっている。
付近ほど劈開しやすいことが知られている。これは、図
４のように劈開の起点を通る、すなわちウェハの接線Ｔ
１と劈開方向とのなす角φ１が９０°に近いためであ
る。一方、図４の下方に示すように、一般にオリエンテ
ーションフラットＯＦを形成するような部位において
は、ウェハの接線Ｔ２と劈開方向とがなす角φ２は非常
に小さいため、劈開方向に沿って劈開を行うことは容易
ではない。例えば、このような部位に剃刀等の刃物でウ
ェハ端部に傷を付けてそこを起点として劈開すると、劈
開面が劈開方向と平行にならなかったりして、良好な劈
開面すなわちオリエンテーションフラットを形成できな
い場合がある。このため、半導体ウェハの製造歩留まり
を低下させる要因の一つとなっている。
【０００５】そこで、このような問題を解消するため
に、従来から半導体ウェハの劈開方法に関する種々の技
術が提案されてきた。例えば、半導体ウェハの周縁部に
少なくとも一つの凹状の除去部分を形成して、この凹状
除去部分に刃物で傷を付けることにより、きれいに劈開
面を形成する技術が提案されている（特開平４−１９９
６５９号公報）。
に、従来から半導体ウェハの劈開方法に関する種々の技
術が提案されてきた。例えば、半導体ウェハの周縁部に
少なくとも一つの凹状の除去部分を形成して、この凹状
除去部分に刃物で傷を付けることにより、きれいに劈開
面を形成する技術が提案されている（特開平４−１９９
６５９号公報）。
【０００６】また例えば、オリエンテーションフラット
を形成した半導体ウェハは半導体素子の製造工程におい
て割れや欠けを発生しやすいことから、半導体ウェハに
切込溝または切欠穴を形成しておき、研磨やエッチング
等の下地処理を半導体ウェハに施した後に前記切込溝ま
たは切欠穴を起点として劈開を行ってオリエンテーショ
ンフラットを形成するようにした技術が提案されている
（特開平５−２５９０１６号公報）。
を形成した半導体ウェハは半導体素子の製造工程におい
て割れや欠けを発生しやすいことから、半導体ウェハに
切込溝または切欠穴を形成しておき、研磨やエッチング
等の下地処理を半導体ウェハに施した後に前記切込溝ま
たは切欠穴を起点として劈開を行ってオリエンテーショ
ンフラットを形成するようにした技術が提案されている
（特開平５−２５９０１６号公報）。
【０００７】これらの先願技術によれば、良好なオリエ
ンテーションフラットを比較的容易に形成することがで
きるので、半導体ウェハの製造歩留まりを向上させるこ
とができる。
ンテーションフラットを比較的容易に形成することがで
きるので、半導体ウェハの製造歩留まりを向上させるこ
とができる。
【０００８】
【発明が解決しようとする課題】ところで、前記２つの
先願においては、一例として、インゴット状の半導体結
晶の側面に溝を形成してから所定の厚さでスライスする
ことにより、切込溝を形成された半導体ウェハを得るよ
うにしている（図５参照）。これにより、半導体ウェハ
の切欠溝を容易に形成することができ、このウェハを貫
通するように形成された切欠溝により容易に劈開を行う
ことができ良好なオリエンテーションフラットを形成す
ることができる。
先願においては、一例として、インゴット状の半導体結
晶の側面に溝を形成してから所定の厚さでスライスする
ことにより、切込溝を形成された半導体ウェハを得るよ
うにしている（図５参照）。これにより、半導体ウェハ
の切欠溝を容易に形成することができ、このウェハを貫
通するように形成された切欠溝により容易に劈開を行う
ことができ良好なオリエンテーションフラットを形成す
ることができる。
【０００９】しかしながら、上述したようなウェハを貫
通する切欠溝を設けた半導体ウェハは、切欠溝を設けて
いないウェハに比較してウェハの強度が著しく低下して
しまうことが明白であり、そのために半導体素子の製造
工程において半導体ウェハが破損しやすくなるという問
題が生じた。
通する切欠溝を設けた半導体ウェハは、切欠溝を設けて
いないウェハに比較してウェハの強度が著しく低下して
しまうことが明白であり、そのために半導体素子の製造
工程において半導体ウェハが破損しやすくなるという問
題が生じた。
【００１０】そこで本発明は、上記課題を解決するため
に、劈開により容易にオリエンテーションフラットを形
成できるとともに、ウェハの強度低下を抑えることによ
り製造工程中に発生するウェハの破損を低減できる半導
体ウェハの劈開方法および半導体ウェハを提供すること
を目的とする。
に、劈開により容易にオリエンテーションフラットを形
成できるとともに、ウェハの強度低下を抑えることによ
り製造工程中に発生するウェハの破損を低減できる半導
体ウェハの劈開方法および半導体ウェハを提供すること
を目的とする。
【００１１】
【課題を解決するための手段】本発明は、半導体ウェハ
の周縁に、ウェハを貫通しない深さで結晶の劈開方向に
沿って切欠溝を形成し、該切欠溝または該切欠溝につけ
た傷を起点として劈開するようにした半導体ウェハの劈
開方法である。
の周縁に、ウェハを貫通しない深さで結晶の劈開方向に
沿って切欠溝を形成し、該切欠溝または該切欠溝につけ
た傷を起点として劈開するようにした半導体ウェハの劈
開方法である。
【００１２】従来は、ウェハを貫通するように切欠きを
設けていたのに対し、本発明では貫通しないように切欠
溝を設けるため、半導体ウェハの強度が著しく低下して
しまうのを抑えることができ、製造工程中に発生するウ
ェハの破損を低減させることができるので、半導体素子
の製造歩留まりが向上する。
設けていたのに対し、本発明では貫通しないように切欠
溝を設けるため、半導体ウェハの強度が著しく低下して
しまうのを抑えることができ、製造工程中に発生するウ
ェハの破損を低減させることができるので、半導体素子
の製造歩留まりが向上する。
【００１３】具体的には、半導体ウェハの周縁に、劈開
方向に向かって尖状の先端を有するＶ字状切欠溝を形成
するとよい。これにより、剃刀等の鋭利な刃物できっか
けとなる傷をつけなくても、Ｖ字状切欠溝の先端部を起
点として容易に劈開できるとともに良好な劈開面を形成
することができる。
方向に向かって尖状の先端を有するＶ字状切欠溝を形成
するとよい。これにより、剃刀等の鋭利な刃物できっか
けとなる傷をつけなくても、Ｖ字状切欠溝の先端部を起
点として容易に劈開できるとともに良好な劈開面を形成
することができる。
【００１４】また、半導体ウェハの周縁に、劈開方向に
向かって凹状の切欠溝を形成するようにしてもよい。こ
の場合、前記凹状の切欠溝の縁に剃刀等の鋭利な刃物で
劈開の起点となる傷をつけるだけで、容易に劈開できる
とともに良好な劈開面を形成することができる。
向かって凹状の切欠溝を形成するようにしてもよい。こ
の場合、前記凹状の切欠溝の縁に剃刀等の鋭利な刃物で
劈開の起点となる傷をつけるだけで、容易に劈開できる
とともに良好な劈開面を形成することができる。
【００１５】また、上記切欠溝を形成した半導体ウェハ
に研磨等の表面処理を施した後に劈開を行うようにすれ
ば、研磨だれのない良好な劈開面を得ることができる。
なお、本発明ではウェハを貫通しないように切欠溝を設
けてウェハ強度が低下するのを回避しているので、表面
処理工程において半導体ウェハが破損する虞も少ない。
に研磨等の表面処理を施した後に劈開を行うようにすれ
ば、研磨だれのない良好な劈開面を得ることができる。
なお、本発明ではウェハを貫通しないように切欠溝を設
けてウェハ強度が低下するのを回避しているので、表面
処理工程において半導体ウェハが破損する虞も少ない。
【００１６】さらに、前記切欠溝の深さは、前記半導体
ウェハの厚さの５％から７５％の範囲内、より好ましく
は、前記半導体ウェハの厚さの２０％から５０％の範囲
内とするのが望ましい。これにより、容易に劈開できる
とともに半導体ウェハの強度を充分に保持することがで
きる。
ウェハの厚さの５％から７５％の範囲内、より好ましく
は、前記半導体ウェハの厚さの２０％から５０％の範囲
内とするのが望ましい。これにより、容易に劈開できる
とともに半導体ウェハの強度を充分に保持することがで
きる。
【００１７】例えば、上述したウェハを貫通しない切欠
溝は、半導体ウェハの表面にメーカ名や製造ロット等の
識別情報をマーキングする方法として利用されているレ
ーザマーキング法を適用して容易に形成することができ
る。
溝は、半導体ウェハの表面にメーカ名や製造ロット等の
識別情報をマーキングする方法として利用されているレ
ーザマーキング法を適用して容易に形成することができ
る。
【００１８】また、本発明は、単結晶シリコン等に比べ
ると比較的強度が低いＩｎＰやＧａＡｓ等の化合物半導
体に適用して特に有効である。
ると比較的強度が低いＩｎＰやＧａＡｓ等の化合物半導
体に適用して特に有効である。
【００１９】なお、上述したような切欠溝を形成された
半導体ウェハを用いることにより、容易に劈開を行いオ
リエンテーションフラットを形成することができる。
半導体ウェハを用いることにより、容易に劈開を行いオ
リエンテーションフラットを形成することができる。
【００２０】
【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照して詳細に説明する。図１は、本
発明を適用して切欠溝を形成した半導体ウェハの概略図
であり、（ａ）側面図と（ｂ）平面図である。図１に示
す半導体ウェハ２０は、直径５０ｍｍ、厚さ５００μｍ
のＩｎＰウェハである。このＩｎＰウェハは、例えば液
体封止チョクラルスキー法（ＬＥＣ法）により成長させ
たＩｎＰ単結晶から、頭部と尾部等の変形している部分
を除去し、さらに外周研磨を行い円柱状に加工して得ら
れたＩｎＰインゴットをダイヤモンド切断刃等でスライ
シングすることにより得られる。
について、図面を参照して詳細に説明する。図１は、本
発明を適用して切欠溝を形成した半導体ウェハの概略図
であり、（ａ）側面図と（ｂ）平面図である。図１に示
す半導体ウェハ２０は、直径５０ｍｍ、厚さ５００μｍ
のＩｎＰウェハである。このＩｎＰウェハは、例えば液
体封止チョクラルスキー法（ＬＥＣ法）により成長させ
たＩｎＰ単結晶から、頭部と尾部等の変形している部分
を除去し、さらに外周研磨を行い円柱状に加工して得ら
れたＩｎＰインゴットをダイヤモンド切断刃等でスライ
シングすることにより得られる。
【００２１】通常、インゴットから切り出された半導体
ウェハには、ウェハの結晶方位を示すオリエンテーショ
ンフラットと呼ばれる平面が形成されるが、本実施形態
を適用すれば、劈開により良好なオリエンテーションフ
ラットを容易に形成することができる。
ウェハには、ウェハの結晶方位を示すオリエンテーショ
ンフラットと呼ばれる平面が形成されるが、本実施形態
を適用すれば、劈開により良好なオリエンテーションフ
ラットを容易に形成することができる。
【００２２】すなわち、本実施形態においてはＩｎＰウ
ェハ２０の周縁部の任意の位置に、ウェハのマーキング
等に用いられるレーザを利用して深さ１００μｍの切欠
溝１０を形成している。なお、切欠溝１０の深さは、半
導体ウェハ２０を貫通しないようにウェハの厚さの５〜
７５％の範囲とするのが望ましく、これにより、ＩｎＰ
ウェハに切欠溝１００を設けても著しく強度が低下する
のを回避できる。より望ましくは、切欠溝１０の深さを
ウェハの厚さの２０〜５０％の範囲とするのがよい。
ェハ２０の周縁部の任意の位置に、ウェハのマーキング
等に用いられるレーザを利用して深さ１００μｍの切欠
溝１０を形成している。なお、切欠溝１０の深さは、半
導体ウェハ２０を貫通しないようにウェハの厚さの５〜
７５％の範囲とするのが望ましく、これにより、ＩｎＰ
ウェハに切欠溝１００を設けても著しく強度が低下する
のを回避できる。より望ましくは、切欠溝１０の深さを
ウェハの厚さの２０〜５０％の範囲とするのがよい。
【００２３】このような、深さの制御はレーザマーキン
グ法を利用することにより実現できる。また、レーザマ
ーキング法により切欠溝１０の深さだけでなく切欠溝１
０の形状等も容易に制御することができるので、所望の
切欠溝１０を比較的容易にウェハに形成することができ
る。
グ法を利用することにより実現できる。また、レーザマ
ーキング法により切欠溝１０の深さだけでなく切欠溝１
０の形状等も容易に制御することができるので、所望の
切欠溝１０を比較的容易にウェハに形成することができ
る。
【００２４】このような切欠溝１０を設けた半導体ウェ
ハ２０は、切欠溝１０を起点として容易に劈開して良好
なオリエンテーションフラットを形成できるとともに、
切欠溝１０はウェハを貫通していないので半導体ウェハ
の強度は保持される。そのため、半導体素子の製造工程
においてウェハの破損が発生するのを効果的に抑えるこ
とができる。
ハ２０は、切欠溝１０を起点として容易に劈開して良好
なオリエンテーションフラットを形成できるとともに、
切欠溝１０はウェハを貫通していないので半導体ウェハ
の強度は保持される。そのため、半導体素子の製造工程
においてウェハの破損が発生するのを効果的に抑えるこ
とができる。
【００２５】図２は、凹状の切欠溝１０を形成した半導
体ウェハ２０の側面図および平面図である。図２に示し
た凹状の切欠溝１０ａを有する半導体ウェハ２０の場
合、劈開方向と直交する切欠溝１０ａの縁に剃刀等の鋭
利な刃物で傷を付け、そこを起点として劈開させるのが
望ましい。これにより、半導体ウェハの劈開方向と劈開
の起点となる点における接線とのなす角が小さい部位に
おいても、きれいに劈開することができるので良好なオ
リエンテーションフラットを形成することができる。
体ウェハ２０の側面図および平面図である。図２に示し
た凹状の切欠溝１０ａを有する半導体ウェハ２０の場
合、劈開方向と直交する切欠溝１０ａの縁に剃刀等の鋭
利な刃物で傷を付け、そこを起点として劈開させるのが
望ましい。これにより、半導体ウェハの劈開方向と劈開
の起点となる点における接線とのなす角が小さい部位に
おいても、きれいに劈開することができるので良好なオ
リエンテーションフラットを形成することができる。
【００２６】図３は、Ｖ字状切欠溝１０を形成した半導
体ウェハ２０の側面図および平面図である。図３に示し
た切欠溝１０ｂを有する半導体ウェハ２０の場合、この
切欠溝１０ｂのＶ字状の先端Ｐを起点として劈開させ
る。このように、切欠溝１０ｂをＶ字状とすることによ
り、剃刀等で起点となる傷をつける必要はなくなるの
で、劈開工程を簡略化することができる。また、図３に
示す半導体ウェハを劈開した場合も、良好なオリエンテ
ーションフラットを形成することができる。
体ウェハ２０の側面図および平面図である。図３に示し
た切欠溝１０ｂを有する半導体ウェハ２０の場合、この
切欠溝１０ｂのＶ字状の先端Ｐを起点として劈開させ
る。このように、切欠溝１０ｂをＶ字状とすることによ
り、剃刀等で起点となる傷をつける必要はなくなるの
で、劈開工程を簡略化することができる。また、図３に
示す半導体ウェハを劈開した場合も、良好なオリエンテ
ーションフラットを形成することができる。
【００２７】上述した半導体ウェハによれば、切欠溝１
０により容易に劈開を行うことができるとともに、ウェ
ハの強度もある程度保持される。したがって、半導体素
子の製造工程中に半導体ウェハが破損する可能性は低く
なり、半導体素子の製造歩留まりを効果的に向上させる
ことができる。
０により容易に劈開を行うことができるとともに、ウェ
ハの強度もある程度保持される。したがって、半導体素
子の製造工程中に半導体ウェハが破損する可能性は低く
なり、半導体素子の製造歩留まりを効果的に向上させる
ことができる。
【００２８】以上、実施形態に基づいて本発明を具体的
に説明したが、本発明は上記実施形態に限定されるもの
ではない。例えば、半導体の種類はＩｎＰに限定され
ず、ＧａＡｓ、ＧａＰ等のＩＩＩ−Ｖ族化合物半導体
や、ＺｎＴｅ、ＣｄＴｅ等のＩＩ−ＶＩ族化合物半導体
等の比較的材質が脆い化合物半導体のウェハを劈開する
場合に適用して有効である。
に説明したが、本発明は上記実施形態に限定されるもの
ではない。例えば、半導体の種類はＩｎＰに限定され
ず、ＧａＡｓ、ＧａＰ等のＩＩＩ−Ｖ族化合物半導体
や、ＺｎＴｅ、ＣｄＴｅ等のＩＩ−ＶＩ族化合物半導体
等の比較的材質が脆い化合物半導体のウェハを劈開する
場合に適用して有効である。
【００２９】また、本実施例ではオリエンテーションフ
ラットを形成する際に本発明を適用した場合について説
明したが、半導体ウェハを劈開する場合に適用すること
ができる。例えば、光ディスクのピックアップ等に使用
される半導体レーザ素子の製造に際して、一般に半導体
ウェハを劈開してレーザの共振器面を形成するが、その
場合に本発明を適用することができる。これにより、き
れいな共振器面が得られるため、良好な発光特性を有す
る半導体レーザを製造することができる。
ラットを形成する際に本発明を適用した場合について説
明したが、半導体ウェハを劈開する場合に適用すること
ができる。例えば、光ディスクのピックアップ等に使用
される半導体レーザ素子の製造に際して、一般に半導体
ウェハを劈開してレーザの共振器面を形成するが、その
場合に本発明を適用することができる。これにより、き
れいな共振器面が得られるため、良好な発光特性を有す
る半導体レーザを製造することができる。
【００３０】また、ウェハ表面の内側にウェハを貫通し
ないくぼみを形成して、これを起点として劈開するよう
にしても同様の効果を得ることができる。この場合、く
ぼみを劈開方向に沿って点在させるようにしてもよい。
ないくぼみを形成して、これを起点として劈開するよう
にしても同様の効果を得ることができる。この場合、く
ぼみを劈開方向に沿って点在させるようにしてもよい。
【００３１】
【発明の効果】本発明によれば、ウェハを貫通しない深
さで切欠溝を形成し、該切欠溝または該切欠溝につけた
傷を起点として半導体ウェハを劈開するようにしたの
で、半導体ウェハの強度が著しく低下してしまうのを抑
えることができる。したがって、製造工程中に発生する
半導体ウェハの破損は低減され、半導体素子の製造歩留
まりが向上するという効果を奏する。
さで切欠溝を形成し、該切欠溝または該切欠溝につけた
傷を起点として半導体ウェハを劈開するようにしたの
で、半導体ウェハの強度が著しく低下してしまうのを抑
えることができる。したがって、製造工程中に発生する
半導体ウェハの破損は低減され、半導体素子の製造歩留
まりが向上するという効果を奏する。
【図１】本発明に係る切欠溝を形成した半導体ウェハの
概略図であり、（ａ）側面図と（ｂ）平面図である。
概略図であり、（ａ）側面図と（ｂ）平面図である。
【図２】凹状の切欠溝１０を形成した半導体ウェハ２０
の（ａ）側面図および（ｂ）平面図である。
の（ａ）側面図および（ｂ）平面図である。
【図３】Ｖ字状切欠溝１０を形成した半導体ウェハ２０
の（ａ）側面図および（ｂ）平面図である。
の（ａ）側面図および（ｂ）平面図である。
【図４】オリエンテーションフラットを形成した半導体
ウェハを示した説明図である。
ウェハを示した説明図である。
【図５】従来のウェハ劈開方法の一例を示した説明図で
ある。
ある。
１ 半導体単結晶インゴット
１０ 切欠溝
１０ａ 凹状切欠溝
１０ｂ Ｖ字状切欠溝
２０ 半導体ウェハ
Ｐ Ｖ字状切欠溝の先端
ＯＦ オリエンテーションフラット
Claims (11)
- 【請求項１】 半導体ウェハの周縁に、ウェハを貫通し
ない深さで結晶の劈開方向に沿った切欠溝を形成し、該
切欠溝を起点として劈開することを特徴とする半導体ウ
ェハの劈開方法。 - 【請求項２】 半導体ウェハの周縁に、劈開方向に向か
って尖った先端を有するＶ字状切欠溝を形成し、前記Ｖ
字状切欠溝の先端部を起点として劈開することを特徴と
する請求項１に記載の半導体ウェハの劈開方法。 - 【請求項３】 半導体ウェハの周縁に、劈開方向に向か
って凹状の切欠溝を形成し、前記凹状の切欠溝の縁に鋭
利な傷をつけてこれを起点として劈開することを特徴と
する請求項１に記載の半導体ウェハの劈開方法。 - 【請求項４】 半導体ウェハに表面研磨処理を施した後
に劈開することを特徴とする請求項１から請求項３の何
れかに記載の半導体ウェハの劈開方法。 - 【請求項５】 前記切欠溝の深さは、前記半導体ウェハ
の厚さの５％から７５％の範囲内であることを特徴とす
る請求項１から請求項４の何れかに記載の半導体ウェハ
の劈開方法。 - 【請求項６】 前記切欠溝の深さは、前記半導体ウェハ
の厚さの２０％から５０％の範囲内であることを特徴と
する請求項５に記載の半導体ウェハの劈開方法。 - 【請求項７】 劈開の起点となる切欠溝が、半導体ウェ
ハを貫通しない深さで形成されたことを特徴とする半導
体ウェハ。 - 【請求項８】 前記切欠溝は、半導体ウェハの周縁から
ウェハの内側に向かって形成された尖状の先端を有する
Ｖ字状切欠溝であることを特徴とする請求項７に記載の
半導体ウェハ。 - 【請求項９】 前記切欠溝は、半導体ウェハの周縁から
ウェハの内側に向かって形成された凹状の切欠溝である
ことを特徴とする請求項７に記載の半導体ウェハ。 - 【請求項１０】 前記切欠溝の深さは、前記半導体ウェ
ハの厚さの５％から７５％の範囲内であることを特徴と
する請求項７から請求項９の何れかに記載の半導体ウェ
ハ。 - 【請求項１１】 前記切欠溝の深さは、前記半導体ウェ
ハの厚さの２０％から５０％の範囲内であることを特徴
とする請求項１０に記載の半導体ウェハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294498A JP2003100575A (ja) | 2001-09-26 | 2001-09-26 | 半導体ウェハの劈開方法および半導体ウェハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294498A JP2003100575A (ja) | 2001-09-26 | 2001-09-26 | 半導体ウェハの劈開方法および半導体ウェハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003100575A true JP2003100575A (ja) | 2003-04-04 |
Family
ID=19116089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001294498A Pending JP2003100575A (ja) | 2001-09-26 | 2001-09-26 | 半導体ウェハの劈開方法および半導体ウェハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003100575A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018198718A1 (ja) * | 2017-04-28 | 2018-11-01 | Ｊｘ金属株式会社 | 半導体ウエハ及び半導体ウエハの研磨方法 |
| WO2021019887A1 (ja) * | 2019-07-26 | 2021-02-04 | Ｊｘ金属株式会社 | リン化インジウム基板、及びリン化インジウム基板の製造方法 |
| WO2021019886A1 (ja) * | 2019-07-26 | 2021-02-04 | Ｊｘ金属株式会社 | リン化インジウム基板、及びリン化インジウム基板の製造方法 |
| JP2021020843A (ja) * | 2019-07-26 | 2021-02-18 | Ｊｘ金属株式会社 | リン化インジウム基板 |
| JP2021020844A (ja) * | 2019-07-26 | 2021-02-18 | Ｊｘ金属株式会社 | リン化インジウム基板 |
-
2001
- 2001-09-26 JP JP2001294498A patent/JP2003100575A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018198718A1 (ja) * | 2017-04-28 | 2018-11-01 | Ｊｘ金属株式会社 | 半導体ウエハ及び半導体ウエハの研磨方法 |
| KR20180133462A (ko) * | 2017-04-28 | 2018-12-14 | 제이엑스금속주식회사 | 반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법 |
| TWI683360B (zh) * | 2017-04-28 | 2020-01-21 | 日商Ｊｘ金屬股份有限公司 | 半導體晶圓及半導體晶圓之研磨方法 |
| KR102086281B1 (ko) | 2017-04-28 | 2020-03-06 | 제이엑스금속주식회사 | 반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법 |
| US10679842B2 (en) | 2017-04-28 | 2020-06-09 | Jx Nippon Mining & Metals Corporation | Semiconductor wafer, and method for polishing semiconductor wafer |
| WO2021019887A1 (ja) * | 2019-07-26 | 2021-02-04 | Ｊｘ金属株式会社 | リン化インジウム基板、及びリン化インジウム基板の製造方法 |
| WO2021019886A1 (ja) * | 2019-07-26 | 2021-02-04 | Ｊｘ金属株式会社 | リン化インジウム基板、及びリン化インジウム基板の製造方法 |
| JP2021020843A (ja) * | 2019-07-26 | 2021-02-18 | Ｊｘ金属株式会社 | リン化インジウム基板 |
| JP2021022659A (ja) * | 2019-07-26 | 2021-02-18 | Ｊｘ金属株式会社 | リン化インジウム基板、及びリン化インジウム基板の製造方法 |
| JP2021020844A (ja) * | 2019-07-26 | 2021-02-18 | Ｊｘ金属株式会社 | リン化インジウム基板 |
| JP2021022660A (ja) * | 2019-07-26 | 2021-02-18 | Ｊｘ金属株式会社 | リン化インジウム基板、及びリン化インジウム基板の製造方法 |
| KR20210122817A (ko) * | 2019-07-26 | 2021-10-12 | 제이엑스금속주식회사 | 인화인듐 기판 및 인화인듐 기판의 제조 방법 |
| KR20210122816A (ko) * | 2019-07-26 | 2021-10-12 | 제이엑스금속주식회사 | 인화인듐 기판 및 인화인듐 기판의 제조 방법 |
| CN113646873A (zh) * | 2019-07-26 | 2021-11-12 | Ｊｘ金属株式会社 | 磷化铟基板以及磷化铟基板的制造方法 |
| KR102537794B1 (ko) * | 2019-07-26 | 2023-05-31 | 제이엑스금속주식회사 | 인화인듐 기판 및 인화인듐 기판의 제조 방법 |
| KR102537796B1 (ko) * | 2019-07-26 | 2023-05-31 | 제이엑스금속주식회사 | 인화인듐 기판 및 인화인듐 기판의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5439723A (en) | Substrate for producing semiconductor wafer | |
| US5314844A (en) | Method for dicing a semiconductor wafer | |
| US7906437B2 (en) | System and method for the manufacture of surgical blades | |
| EP0457998B1 (en) | Method and apparatus for batch cleaving semiconductor wafers and for coating the cleaved facets | |
| JPH07211674A (ja) | 電気光学デバイスを製造する方法 | |
| US7968430B2 (en) | Compound semiconductor device and method for manufacturing same | |
| CN110534422A (zh) | 全边切削的晶圆加工方法 | |
| JP2003100575A (ja) | 半導体ウェハの劈開方法および半導体ウェハ | |
| JPH11126763A (ja) | 半導体デバイスの分離方法 | |
| JP2006216788A (ja) | 半導体レーザー用単結晶ウェハ | |
| JPH04262589A (ja) | 光半導体装置の製造方法 | |
| JPH09171979A (ja) | チップ間隔を狭小化するためのトレンチスクライビング線 | |
| JP3305399B2 (ja) | 半導体装置の製造方法 | |
| KR102501898B1 (ko) | GaN 기판의 분단 방법 | |
| WO2004114387A1 (ja) | 半導体単結晶ウエハの製造方法とそのためのレーザ加工装置 | |
| JPH08111563A (ja) | 半導体レーザーの作製方法及びチップ | |
| JPH0983081A (ja) | 半導体レーザ素子の製造方法 | |
| JPH11195627A (ja) | 光学素子の製造方法 | |
| JPH08236442A (ja) | 半導体ウエハ，及びその製造方法 | |
| JP2005101120A (ja) | 化合物半導体ウェハ及びその劈開方法 | |
| JP4370824B2 (ja) | 化合物半導体ウェハの加工方法 | |
| JP2000031115A (ja) | ウェハからチップを形成する方法 | |
| JPH09155855A (ja) | 単結晶加工用貼付台及び単結晶の加工方法 | |
| JPS6226183B2 (ja) | ||
| JP2001219386A (ja) | レーザマーク付き半導体ウエーハ製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080325 |