JPH08111563A - 半導体レーザーの作製方法及びチップ - Google Patents
半導体レーザーの作製方法及びチップInfo
- Publication number
- JPH08111563A JPH08111563A JP24585094A JP24585094A JPH08111563A JP H08111563 A JPH08111563 A JP H08111563A JP 24585094 A JP24585094 A JP 24585094A JP 24585094 A JP24585094 A JP 24585094A JP H08111563 A JPH08111563 A JP H08111563A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- cleavage
- substrate
- starting point
- laser element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Weting (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 劈開によりミラーを形成して半導体レーザー
を作製するに当り、取扱いの容易さと、良好な再現性を
実現すること。 【構成】 半導体レーザーのミラー形成部近傍に基板１
表面よりエッチングすることにより半導体レーザー素子
部２毎に劈開の開始点４を形成し、劈開の開始点４近傍
の基板１を基板裏面より溝３，３Ａを形成して部分的に
薄くし、基板１と一体で半導体レーザー素子部２を劈開
する。これにより、再現性良くミラーを形成でき、半導
体レーザー素子毎に分離することもできる。更に基板裏
面から溝３，３Ａを形成したことによりチップ全体を薄
片化する必要がないため、大型の基板にも適用可能であ
る。
を作製するに当り、取扱いの容易さと、良好な再現性を
実現すること。 【構成】 半導体レーザーのミラー形成部近傍に基板１
表面よりエッチングすることにより半導体レーザー素子
部２毎に劈開の開始点４を形成し、劈開の開始点４近傍
の基板１を基板裏面より溝３，３Ａを形成して部分的に
薄くし、基板１と一体で半導体レーザー素子部２を劈開
する。これにより、再現性良くミラーを形成でき、半導
体レーザー素子毎に分離することもできる。更に基板裏
面から溝３，３Ａを形成したことによりチップ全体を薄
片化する必要がないため、大型の基板にも適用可能であ
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体レーザーの作製方
法及びチップに関し、特にミラー形成方法に関する。
法及びチップに関し、特にミラー形成方法に関する。
【０００２】
【従来の技術】近年、半導体レーザーは広い範囲にわた
って、光源として利用されている。この半導体レーザー
の作製に当っては、共振器端面のミラーの作製が重要で
ある。従来は、主たるミラーの形成方法として、半導体
レーザー素子部が複数個縦横に整列されたチップを研磨
により全体的に薄片化し、この薄片化したチップの一辺
に沿ってけがき線を入れ、このけがき線を劈開の開始点
として、結晶軸に沿って劈開していた。この劈開によ
り、ミラーを形成すると同時に、半導体レーザー素子部
が横方向に整列したレーザーアレイを形成できる。しか
し、このミラー形成方法には下記（１）〜（３）の問題
点があった。
って、光源として利用されている。この半導体レーザー
の作製に当っては、共振器端面のミラーの作製が重要で
ある。従来は、主たるミラーの形成方法として、半導体
レーザー素子部が複数個縦横に整列されたチップを研磨
により全体的に薄片化し、この薄片化したチップの一辺
に沿ってけがき線を入れ、このけがき線を劈開の開始点
として、結晶軸に沿って劈開していた。この劈開によ
り、ミラーを形成すると同時に、半導体レーザー素子部
が横方向に整列したレーザーアレイを形成できる。しか
し、このミラー形成方法には下記（１）〜（３）の問題
点があった。
【０００３】（１）研磨によりチップ全体を薄片化する
ため、取扱いの途中で割れ易く、それゆえチップを２イ
ンチ形状などに大型化することができない。
ため、取扱いの途中で割れ易く、それゆえチップを２イ
ンチ形状などに大型化することができない。
【０００４】（２）また、結晶軸方向と半導体レーザー
素子部の整列方向との間にずれがある場合には、レーザ
ーアレイの一方の端では、半導体レーザー素子部の劈開
が希望する場所とは異なる場所で劈開されることが多
い。
素子部の整列方向との間にずれがある場合には、レーザ
ーアレイの一方の端では、半導体レーザー素子部の劈開
が希望する場所とは異なる場所で劈開されることが多
い。
【０００５】（３）更に、シリコン基板上のＩｎＰ系レ
ーザーやＧａＡｓ系レーザー、あるいはＧａＡｓ基板上
のＩｎＰ系レーザーなどのように、材質の異なる薄膜が
多数堆積したことにより基板に大きな応力が印加されて
いる場合には、反りが生ずるためにチップを薄片化する
こと自体が困難であった。
ーザーやＧａＡｓ系レーザー、あるいはＧａＡｓ基板上
のＩｎＰ系レーザーなどのように、材質の異なる薄膜が
多数堆積したことにより基板に大きな応力が印加されて
いる場合には、反りが生ずるためにチップを薄片化する
こと自体が困難であった。
【０００６】上記方法とは異なるミラー形成方法とし
て、例えばアプライドフィジクスレターズ（Applied Ph
ysics Letters)１９８２年第４０巻４号２８９頁にある
が如く、チップのミラー形成部近傍を片持ち構造とし、
これに超音波振動を加えて結晶軸に沿って劈開し、ミラ
ーを形成する方法がある。
て、例えばアプライドフィジクスレターズ（Applied Ph
ysics Letters)１９８２年第４０巻４号２８９頁にある
が如く、チップのミラー形成部近傍を片持ち構造とし、
これに超音波振動を加えて結晶軸に沿って劈開し、ミラ
ーを形成する方法がある。
【０００７】しかし、この方法は再現性に乏しく、良質
なミラーが得難いという問題点があった。また、半導体
レーザー素子を単体で用いる場合には、ミラー形成後
に、別途、半導体レーザー素子部毎にチップから切り放
す必要があるという問題点があった。
なミラーが得難いという問題点があった。また、半導体
レーザー素子を単体で用いる場合には、ミラー形成後
に、別途、半導体レーザー素子部毎にチップから切り放
す必要があるという問題点があった。
【０００８】一方、基板の研磨による薄片化工程を無く
すために、けがき線の代りに基板に溝を形成する方法が
提案されている。
すために、けがき線の代りに基板に溝を形成する方法が
提案されている。
【０００９】しかし、この方法では溝に幅があるため、
その幅内の任意の線で劈開が行われてしまい、劈開すべ
き線が不定で再現性に乏しいなどの問題点があった。
その幅内の任意の線で劈開が行われてしまい、劈開すべ
き線が不定で再現性に乏しいなどの問題点があった。
【００１０】
【発明が解決しようとする課題】上記従来技術の問題点
に鑑み、本発明の目的は、製造が容易で且つ再現性の良
い半導体レーザーの作製方法を提供すること、及びミラ
ー形成に適したチップを提供することにある。
に鑑み、本発明の目的は、製造が容易で且つ再現性の良
い半導体レーザーの作製方法を提供すること、及びミラ
ー形成に適したチップを提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成する本発
明の半導体レーザーの作製方法は、基板表面からエッチ
ングを行うことによりミラー形成部近傍に半導体レーザ
ー素子部毎に劈開の開始点を形成し、劈開の開始点近傍
の基板を、基板裏面から溝を形成することにより、他部
に比べて薄くし、基板及び半導体レーザー素子部を劈開
することによりミラーを形成することを特徴とするもの
であり、従来とは、基板を部分的に薄くするための溝
と、個別の半導体レーザー素子部毎の劈開の開始点と
を、劈開前に形成したことが異なる。
明の半導体レーザーの作製方法は、基板表面からエッチ
ングを行うことによりミラー形成部近傍に半導体レーザ
ー素子部毎に劈開の開始点を形成し、劈開の開始点近傍
の基板を、基板裏面から溝を形成することにより、他部
に比べて薄くし、基板及び半導体レーザー素子部を劈開
することによりミラーを形成することを特徴とするもの
であり、従来とは、基板を部分的に薄くするための溝
と、個別の半導体レーザー素子部毎の劈開の開始点と
を、劈開前に形成したことが異なる。
【００１２】この場合、基板と半導体レーザー素子部と
の間にエッチストップ層を形成しておいたり、開口形状
が矩形、非対称、十字型等の穴を開けて、劈開の開始点
をエッチングにより形成することができる。
の間にエッチストップ層を形成しておいたり、開口形状
が矩形、非対称、十字型等の穴を開けて、劈開の開始点
をエッチングにより形成することができる。
【００１３】一方、上記目的を達成するチップは、ミラ
ー形成部近傍に基板表面からエッチングにより半導体レ
ーザー素子部毎に形成された劈開の開始点と、劈開の開
始点近傍の基板裏面に形成された劈開すべき線に沿う溝
とを具備し、劈開の開始点近傍の基板が他部より薄いこ
とを特徴とし、必要あれば、基板と半導体レーザー素子
部との間に形成されたエッチストップ層を有することを
特徴とする。
ー形成部近傍に基板表面からエッチングにより半導体レ
ーザー素子部毎に形成された劈開の開始点と、劈開の開
始点近傍の基板裏面に形成された劈開すべき線に沿う溝
とを具備し、劈開の開始点近傍の基板が他部より薄いこ
とを特徴とし、必要あれば、基板と半導体レーザー素子
部との間に形成されたエッチストップ層を有することを
特徴とする。
【００１４】
【作用】本発明では、半導体レーザーのミラーを形成す
るに当り、部分的に薄くした基板と一体に半導体レーザ
ー素子部を劈開する。これにより、溝に幅があっても劈
開の開始点が存在するので、再現性良くミラーを形成で
き、半導体レーザー素子部毎にチップから分離する（切
り放す）こともできる。更に、基板裏面から溝を形成し
たことにより、チップ全体を薄片化する必要がないた
め、取扱い中に割れ難く、大型の基板にも本発明が適用
可能である。
るに当り、部分的に薄くした基板と一体に半導体レーザ
ー素子部を劈開する。これにより、溝に幅があっても劈
開の開始点が存在するので、再現性良くミラーを形成で
き、半導体レーザー素子部毎にチップから分離する（切
り放す）こともできる。更に、基板裏面から溝を形成し
たことにより、チップ全体を薄片化する必要がないた
め、取扱い中に割れ難く、大型の基板にも本発明が適用
可能である。
【００１５】また、エッチストップ層は、エッチング時
に誤って劈開の開始点が貫通することを防止する。
に誤って劈開の開始点が貫通することを防止する。
【００１６】更に、劈開の開始点を、開口形状が矩形の
穴を開けてエッチングにより形成する場合は各穴につき
劈開の開始点が２個づつ得られ、その結果各半導体レー
ザー素子部の両側に劈開の開始点が形成される。
穴を開けてエッチングにより形成する場合は各穴につき
劈開の開始点が２個づつ得られ、その結果各半導体レー
ザー素子部の両側に劈開の開始点が形成される。
【００１７】劈開の方法によっては各半導体レーザー素
子部の両側に劈開の開始点があっては都合の悪い場合、
例えば、両側から劈開され半導体レーザー素子部の近傍
で劈開面の不一致ができるような場合があるが、矩形の
穴の代りに非対称の穴、例えば三角形やＴ型状あるいは
台形などの他の多角形の穴を開けてエッチングにより劈
開の開始点を形成すると、各半導体レーザー素子部の片
側に劈開の開始点が形成されるので都合が良い。
子部の両側に劈開の開始点があっては都合の悪い場合、
例えば、両側から劈開され半導体レーザー素子部の近傍
で劈開面の不一致ができるような場合があるが、矩形の
穴の代りに非対称の穴、例えば三角形やＴ型状あるいは
台形などの他の多角形の穴を開けてエッチングにより劈
開の開始点を形成すると、各半導体レーザー素子部の片
側に劈開の開始点が形成されるので都合が良い。
【００１８】更に、矩形の穴の代りに十字型の穴を開け
てエッチングにより劈開の開始点を形成すると、各半導
体レーザー素子部を切り放した後に、半導体レーザー素
子と同素子を設置する台との位置合わせを行うためのガ
イドを兼用することが可能である。
てエッチングにより劈開の開始点を形成すると、各半導
体レーザー素子部を切り放した後に、半導体レーザー素
子と同素子を設置する台との位置合わせを行うためのガ
イドを兼用することが可能である。
【００１９】また更に、例えば穴が矩形である場合は、
矩形の中心を、劈開すべき線に合わせることにより、所
望の位置で劈開及びミラーの形成が可能である。
矩形の中心を、劈開すべき線に合わせることにより、所
望の位置で劈開及びミラーの形成が可能である。
【００２０】
【実施例】以下、図面を参照して本発明をその実施例と
ともに詳細に説明する。図面中、図１には本発明の第１
実施例が示され、図２には第２実施例が示されている。
ともに詳細に説明する。図面中、図１には本発明の第１
実施例が示され、図２には第２実施例が示されている。
【００２１】＜第１実施例＞図１を参照して本発明によ
る半導体レーザーの作製方法を説明する。図１におい
て、１は基板、２は半導体レーザー素子部、３と３Ａは
溝、４は劈開の開始点、５と５Ａは劈開すべき線をそれ
ぞれ示している。図１の例は、基板１がＩｎＰまたはＧ
ａＡｓであり、その上にＩｎＰまたはＧａＡｓにほぼ格
子整合したレーザー構造を形成した場合についてのもの
である。活性層としては格子整合しない歪系を用いるこ
とが多いが、これも本発明に含まれる。以下、ＩｎＰを
例にとって説明する。
る半導体レーザーの作製方法を説明する。図１におい
て、１は基板、２は半導体レーザー素子部、３と３Ａは
溝、４は劈開の開始点、５と５Ａは劈開すべき線をそれ
ぞれ示している。図１の例は、基板１がＩｎＰまたはＧ
ａＡｓであり、その上にＩｎＰまたはＧａＡｓにほぼ格
子整合したレーザー構造を形成した場合についてのもの
である。活性層としては格子整合しない歪系を用いるこ
とが多いが、これも本発明に含まれる。以下、ＩｎＰを
例にとって説明する。
【００２２】図１の実施例では、ＩｎＰの基板１上に半
導体レーザー素子部２が複数個縦横に整列されたチップ
が、ミラー形成部近傍に基板１の表面（半導体レーザー
素子部２側）からエッチングにより半導体レーザー素子
部２毎に形成された劈開の開始点４と、劈開の開始点４
の近傍で基板１の裏面から形成された、劈開すべき線
５，５Ａにそれぞれ沿う溝３，３Ａとを有している。そ
の結果、劈開の開始点４の近傍では基板１が他部より薄
くなっており、劈開すべき線５あるいは５Ａで基板１と
一体に半導体レーザー素子部２を劈開することにより、
再現性良くミラーを形成すると同時に半導体レーザー素
子毎にチップから切り放すことができる。
導体レーザー素子部２が複数個縦横に整列されたチップ
が、ミラー形成部近傍に基板１の表面（半導体レーザー
素子部２側）からエッチングにより半導体レーザー素子
部２毎に形成された劈開の開始点４と、劈開の開始点４
の近傍で基板１の裏面から形成された、劈開すべき線
５，５Ａにそれぞれ沿う溝３，３Ａとを有している。そ
の結果、劈開の開始点４の近傍では基板１が他部より薄
くなっており、劈開すべき線５あるいは５Ａで基板１と
一体に半導体レーザー素子部２を劈開することにより、
再現性良くミラーを形成すると同時に半導体レーザー素
子毎にチップから切り放すことができる。
【００２３】次に、図１の実施例について、半導体レー
ザーの製作方法を説明する。まず、ＩｎＰの基板１上に
半導体レーザー素子部２が複数個縦横に整列されたチッ
プを用意し、半導体レーザー素子部２毎に対応してミラ
ー形成部近傍に劈開の開始点４を形成する。
ザーの製作方法を説明する。まず、ＩｎＰの基板１上に
半導体レーザー素子部２が複数個縦横に整列されたチッ
プを用意し、半導体レーザー素子部２毎に対応してミラ
ー形成部近傍に劈開の開始点４を形成する。
【００２４】劈開の開始点４は、レジスト等を用いてＩ
ｎＰの基板１の表面から開口形状が例えば矩形の穴を開
け、次いで活性層の下のＩｎＰ層を塩酸を成分とするエ
ッチング液を用いてエッチングすることにより、形成す
る。矩形の穴を開けた場合は、エッチングによりＩｎＰ
層では、互いに向い合う一組の面がＶ型の溝を形成し、
且つ他の一組の面が下方に広がった構造となり、これら
二組の面が合わさった場所に劈開の開始点４が形成され
る。従って、矩形の穴を用いてエッチングを行った場合
には、劈開の開始点４が各穴に２個づつ形成され、その
結果、各半導体レーザー素子部２の両側に劈開の開始点
４が形成される。
ｎＰの基板１の表面から開口形状が例えば矩形の穴を開
け、次いで活性層の下のＩｎＰ層を塩酸を成分とするエ
ッチング液を用いてエッチングすることにより、形成す
る。矩形の穴を開けた場合は、エッチングによりＩｎＰ
層では、互いに向い合う一組の面がＶ型の溝を形成し、
且つ他の一組の面が下方に広がった構造となり、これら
二組の面が合わさった場所に劈開の開始点４が形成され
る。従って、矩形の穴を用いてエッチングを行った場合
には、劈開の開始点４が各穴に２個づつ形成され、その
結果、各半導体レーザー素子部２の両側に劈開の開始点
４が形成される。
【００２５】ここで、劈開の方法により各半導体レーザ
ー素子部２の両側に劈開の開始点があっては都合の悪い
場合、例えば両側から劈開され半導体レーザー素子部近
傍で劈開面の不一致点ができるような場合には、矩形の
穴の代りに非対称な穴、例えば三角形やＴ型状あるいは
台形など他の多角形の穴を基板１の表面（半導体レーザ
ー素子部２側）から開け、活性層の下のＩｎＰ層をエッ
チングすると良い。三角形の穴の場合は初めから劈開の
開始点が１つであるが、Ｔ型状や台形など非対称の穴を
用いると、１つだけ劈開の開始点が明確にでき、残りは
不明確即ちぼやけるか消えるので実質的に１つになる。
ー素子部２の両側に劈開の開始点があっては都合の悪い
場合、例えば両側から劈開され半導体レーザー素子部近
傍で劈開面の不一致点ができるような場合には、矩形の
穴の代りに非対称な穴、例えば三角形やＴ型状あるいは
台形など他の多角形の穴を基板１の表面（半導体レーザ
ー素子部２側）から開け、活性層の下のＩｎＰ層をエッ
チングすると良い。三角形の穴の場合は初めから劈開の
開始点が１つであるが、Ｔ型状や台形など非対称の穴を
用いると、１つだけ劈開の開始点が明確にでき、残りは
不明確即ちぼやけるか消えるので実質的に１つになる。
【００２６】また、矩形の穴の代りに十字型の穴を基板
１の表面から開けてエッチングすると、チップを各半導
体レーザー素子に切り放した後に、半導体レーザー素子
と同素子を設置する台との位置合わせのガイドに穴を兼
用することができる。
１の表面から開けてエッチングすると、チップを各半導
体レーザー素子に切り放した後に、半導体レーザー素子
と同素子を設置する台との位置合わせのガイドに穴を兼
用することができる。
【００２７】更に、例えば穴が矩形であるときは、図１
の如く矩形の中心を劈開すべき線５に合わせておくこと
により、所望の位置での劈開とミラーの形成が可能であ
る。
の如く矩形の中心を劈開すべき線５に合わせておくこと
により、所望の位置での劈開とミラーの形成が可能であ
る。
【００２８】次に、溝３，３Ａを基板１の裏面から形成
する。この場合、劈開の開始点４の近傍で基板１を他部
より薄くするため、溝３は劈開すべき線５に合わせて、
溝３Ａは劈開すべき線５Ａに合わせてそれぞれ形成す
る。これら溝３，３Ａの形成方法としては、例えばダイ
シングソウ等で切り込みを入れる方法、または、レジス
ト等でパターン化してエッチングする方法などがある。
する。この場合、劈開の開始点４の近傍で基板１を他部
より薄くするため、溝３は劈開すべき線５に合わせて、
溝３Ａは劈開すべき線５Ａに合わせてそれぞれ形成す
る。これら溝３，３Ａの形成方法としては、例えばダイ
シングソウ等で切り込みを入れる方法、または、レジス
ト等でパターン化してエッチングする方法などがある。
【００２９】ダイシングソウ等で切り込みを入れたため
溝３，３Ａが矩形である場合には、更にエッチングを併
用して図１の如く基板１と平行な溝底の部分６の幅を狭
くすると良い。
溝３，３Ａが矩形である場合には、更にエッチングを併
用して図１の如く基板１と平行な溝底の部分６の幅を狭
くすると良い。
【００３０】次に、チップを劈開すべき線５で劈開の開
始点４と溝３を用いて劈開する。これにより、容易に且
つ再現性良く、ミラーを形成した半導体レーザー素子が
一方向に整列したレーザーアレイを得る。
始点４と溝３を用いて劈開する。これにより、容易に且
つ再現性良く、ミラーを形成した半導体レーザー素子が
一方向に整列したレーザーアレイを得る。
【００３１】次に、レーザーアレイを劈開すべき線５Ａ
に合わせて基板裏面から作製した溝３Ａを用いて劈開す
る。これにより、容易に且つ再現性良く、レーザーアレ
イを個々の半導体レーザー素子づつ切り放すことができ
る。
に合わせて基板裏面から作製した溝３Ａを用いて劈開す
る。これにより、容易に且つ再現性良く、レーザーアレ
イを個々の半導体レーザー素子づつ切り放すことができ
る。
【００３２】上述した第１実施例の説明では、劈開の開
始点４を先に形成し、次に溝３，３Ａを形成するものと
しているが、逆に溝３，３Ａを先に劈開の開始点４を後
に形成したり、あるいは両者を同時に形成しても良く、
全て本発明に含まれる。要は、劈開を行う前に、劈開の
開始点４と溝３，３Ａとの双方を予め形成しておけば良
い。
始点４を先に形成し、次に溝３，３Ａを形成するものと
しているが、逆に溝３，３Ａを先に劈開の開始点４を後
に形成したり、あるいは両者を同時に形成しても良く、
全て本発明に含まれる。要は、劈開を行う前に、劈開の
開始点４と溝３，３Ａとの双方を予め形成しておけば良
い。
【００３３】＜第２実施例＞次に、図２を参照して本発
明による他の半導体レーザーの作製方法を説明する。図
２において、７は基板、８はエッチストップ層、２は半
導体レーザー素子部、３と３Ａは溝、４は劈開の開始
点、５と５Ａは劈開すべき線をそれぞれ示す。図２の例
は、基板がＩｎＰまたはＧａＡｓであってその上にＩｎ
ＰまたはＧａＡｓにほぼ格子整合したレーザー構造を形
成した場合についてのもの、もしくは、ＧａＡｓ基板上
にＩｎＰを形成し、またはＩｎＰ基板上にＧａＡｓを形
成し、またはシリコン基板上にＩｎＰやＧａＡｓを形成
するなどレーザー構造とは異なった材質の基板を用いた
もの等である。活性層としては格子整合しない歪系を用
いることが多いが、これも本発明に含まれる。以下、シ
リコン基板上のＩｎＰとその上に形成されたＩｎＰにほ
ぼ格子整合するレーザー構造を例にとって説明する。
明による他の半導体レーザーの作製方法を説明する。図
２において、７は基板、８はエッチストップ層、２は半
導体レーザー素子部、３と３Ａは溝、４は劈開の開始
点、５と５Ａは劈開すべき線をそれぞれ示す。図２の例
は、基板がＩｎＰまたはＧａＡｓであってその上にＩｎ
ＰまたはＧａＡｓにほぼ格子整合したレーザー構造を形
成した場合についてのもの、もしくは、ＧａＡｓ基板上
にＩｎＰを形成し、またはＩｎＰ基板上にＧａＡｓを形
成し、またはシリコン基板上にＩｎＰやＧａＡｓを形成
するなどレーザー構造とは異なった材質の基板を用いた
もの等である。活性層としては格子整合しない歪系を用
いることが多いが、これも本発明に含まれる。以下、シ
リコン基板上のＩｎＰとその上に形成されたＩｎＰにほ
ぼ格子整合するレーザー構造を例にとって説明する。
【００３４】図２の実施例では、シリコン基板７上にエ
ッチストップ層８を介して半導体レーザー素子部２が複
数個縦横に整列されたチップが、ミラー形成部近傍にシ
リコン基板７の表面（半導体レーザー素子部２側）から
エッチングにより半導体レーザー素子部２毎に形成され
た劈開の開始点４と、劈開の開始点４の近傍でシリコン
基板７の裏面から形成された、劈開すべき線５，５Ａに
それぞれ沿う溝３，３Ａとを有している。その結果、劈
開の開始点４の近傍ではシリコン基板７が他部より薄く
なっており、劈開すべき線５あるいは５Ａでシリコン基
板７と一体に半導体レーザー素子部２を劈開することに
より、再現性良くミラーを形成すると同時に半導体レー
ザー素子毎にチップから切り放すことができる。
ッチストップ層８を介して半導体レーザー素子部２が複
数個縦横に整列されたチップが、ミラー形成部近傍にシ
リコン基板７の表面（半導体レーザー素子部２側）から
エッチングにより半導体レーザー素子部２毎に形成され
た劈開の開始点４と、劈開の開始点４の近傍でシリコン
基板７の裏面から形成された、劈開すべき線５，５Ａに
それぞれ沿う溝３，３Ａとを有している。その結果、劈
開の開始点４の近傍ではシリコン基板７が他部より薄く
なっており、劈開すべき線５あるいは５Ａでシリコン基
板７と一体に半導体レーザー素子部２を劈開することに
より、再現性良くミラーを形成すると同時に半導体レー
ザー素子毎にチップから切り放すことができる。
【００３５】エッチストップ層８の例としては、例えば
シリコン基板７上にＩｎＰを成長する場合は、多くの場
合シリコン基板７上にＧａＡｓおよび／またはＩｎＰと
ＩｎＧａＡｓとからなる超格子の層を間に挟むので、Ｇ
ａＡｓ層や超格子層がエッチストップ層８に相当する。
シリコン基板７上にＩｎＰを成長する場合は、多くの場
合シリコン基板７上にＧａＡｓおよび／またはＩｎＰと
ＩｎＧａＡｓとからなる超格子の層を間に挟むので、Ｇ
ａＡｓ層や超格子層がエッチストップ層８に相当する。
【００３６】次に、図２の実施例について、半導体レー
ザーの作製方法を説明する。まず、シリコン基板７の上
にエッチストップ層８を介して半導体レーザー素子部２
が複数個縦横に整列されたチップを用意し、半導体レー
ザー素子部２毎に対応してミラー形成部近傍に劈開の開
始点４を形成すると共に、劈開の開始点４の近傍でシリ
コン基板７を他部より薄くするための溝３，３Ａを基板
裏面から形成する。この場合、前述の如く、劈開の開始
点４を先に形成して次に溝３，３Ａを形成したり、逆に
溝３，３Ａを先に劈開の開始点４を後に形成したり、あ
るいは両者を同時に形成しても良い。要は、劈開を行う
前に、劈開の開始点４と溝３，３Ａとの双方を予め形成
しておけば良い。
ザーの作製方法を説明する。まず、シリコン基板７の上
にエッチストップ層８を介して半導体レーザー素子部２
が複数個縦横に整列されたチップを用意し、半導体レー
ザー素子部２毎に対応してミラー形成部近傍に劈開の開
始点４を形成すると共に、劈開の開始点４の近傍でシリ
コン基板７を他部より薄くするための溝３，３Ａを基板
裏面から形成する。この場合、前述の如く、劈開の開始
点４を先に形成して次に溝３，３Ａを形成したり、逆に
溝３，３Ａを先に劈開の開始点４を後に形成したり、あ
るいは両者を同時に形成しても良い。要は、劈開を行う
前に、劈開の開始点４と溝３，３Ａとの双方を予め形成
しておけば良い。
【００３７】溝３，３Ａの形成方法及び役割、劈開の開
始点４の形成方法及び役割、更に劈開すべき線５，５Ａ
の役割及び溝３，３Ａや劈開の開始点４との位置関係、
劈開の開始点４の形成に用いる穴の形状による効果、等
については、基本的には図１の第１実施例の場合と同様
である。
始点４の形成方法及び役割、更に劈開すべき線５，５Ａ
の役割及び溝３，３Ａや劈開の開始点４との位置関係、
劈開の開始点４の形成に用いる穴の形状による効果、等
については、基本的には図１の第１実施例の場合と同様
である。
【００３８】例えばシリコン基板７上にＩｎＰを成長す
る場合は、前述の如く多くの場合シリコン基板７上にＧ
ａＡｓおよび／またはＩｎＰとＩｎＧａＡｓからなる超
格子層を間に挟むので、この場合これらをエッチストッ
プ層８として利用し、エッチング液を適当に選ぶことに
より、例えばＩｎＰのエッチングには塩酸を主成分とす
るエッチング液を用いることにより、ＧａＡｓ層または
超格子層を連続のままとすることができる。即ち、エッ
チストップ層８の存在により、溝３，３Ａと劈開の開始
点４のためのエッチング領域とが貫通しない。
る場合は、前述の如く多くの場合シリコン基板７上にＧ
ａＡｓおよび／またはＩｎＰとＩｎＧａＡｓからなる超
格子層を間に挟むので、この場合これらをエッチストッ
プ層８として利用し、エッチング液を適当に選ぶことに
より、例えばＩｎＰのエッチングには塩酸を主成分とす
るエッチング液を用いることにより、ＧａＡｓ層または
超格子層を連続のままとすることができる。即ち、エッ
チストップ層８の存在により、溝３，３Ａと劈開の開始
点４のためのエッチング領域とが貫通しない。
【００３９】溝３，３Ａと劈開の開始点４のエッチング
領域とが貫通した場合は、劈開の開始点４が不明瞭にな
り、劈開の位置決めを損う場合があるので好ましくな
い。
領域とが貫通した場合は、劈開の開始点４が不明瞭にな
り、劈開の位置決めを損う場合があるので好ましくな
い。
【００４０】シリコン基板７の裏面からダイシングソウ
で溝３，３Ａを形成する場合は、溝を入れた後、８０℃
の３０％ＫＯＨ水溶液等で更にエッチングして、図２に
示すような斜面（ファセット面）９を溝の底部分に形成
することにより、溝３，３Ａの底部分の幅を狭くするこ
とができる。
で溝３，３Ａを形成する場合は、溝を入れた後、８０℃
の３０％ＫＯＨ水溶液等で更にエッチングして、図２に
示すような斜面（ファセット面）９を溝の底部分に形成
することにより、溝３，３Ａの底部分の幅を狭くするこ
とができる。
【００４１】溝３，３Ａ及び劈開の開始点４を形成した
後は、第１実施例と同様、まずチップを劈開すべき線５
で劈開の開始点４と溝３を用いて劈開する。これによ
り、容易に且つ再現性良く、ミラーを形成した半導体レ
ーザー素子が一方向に整列したレーザーアレイを得る。
次に、レーザーアレイを劈開すべき線５Ａに合わせて基
板裏面から作製した溝３Ａを用いて劈開する。これによ
り、容易に且つ再現性良く、レーザーアレイを個々の半
導体レーザー素子づつ切り放すことができる。
後は、第１実施例と同様、まずチップを劈開すべき線５
で劈開の開始点４と溝３を用いて劈開する。これによ
り、容易に且つ再現性良く、ミラーを形成した半導体レ
ーザー素子が一方向に整列したレーザーアレイを得る。
次に、レーザーアレイを劈開すべき線５Ａに合わせて基
板裏面から作製した溝３Ａを用いて劈開する。これによ
り、容易に且つ再現性良く、レーザーアレイを個々の半
導体レーザー素子づつ切り放すことができる。
【００４２】シリコン基板７の代りにＩｎＰ基板やＧａ
Ａｓ基板を用いる場合は、ＩｎＰ基板にはＩｎＧａＡｓ
等のエッチストップ層８として作用する層を設けた上
に、また、ＧａＡｓ基板にはＡｌＧａＡｓ等のエッチス
トップ層８として作用する層を設けた上にレーザー構造
を形成することにより、図２に示したエッチストップ層
８、溝３，３Ａ及び劈開の開始点４を有するチップ構造
とすることが可能であり、劈開により共振器の端面にミ
ラーを形成し、且つ、半導体レーザー素子毎に切り放す
ことができる。
Ａｓ基板を用いる場合は、ＩｎＰ基板にはＩｎＧａＡｓ
等のエッチストップ層８として作用する層を設けた上
に、また、ＧａＡｓ基板にはＡｌＧａＡｓ等のエッチス
トップ層８として作用する層を設けた上にレーザー構造
を形成することにより、図２に示したエッチストップ層
８、溝３，３Ａ及び劈開の開始点４を有するチップ構造
とすることが可能であり、劈開により共振器の端面にミ
ラーを形成し、且つ、半導体レーザー素子毎に切り放す
ことができる。
【００４３】上述した第１実施例及び第２実施例におい
ては基板の研磨をしていないが、本発明の主旨を逸脱し
ない範囲において基板を研磨することは可能である。
ては基板の研磨をしていないが、本発明の主旨を逸脱し
ない範囲において基板を研磨することは可能である。
【００４４】
【発明の効果】以上説明したように、本発明の半導体レ
ーザーの作製方法及びチップを用いれば、研磨により基
板全体を薄片化する必要がないため、チップあるいはレ
ーザーアレイの取り扱いが容易であり、大型の基板やシ
リコン基板をはじめとした従来劈開が困難であった基板
上の半導体レーザー素子部のミラー形成に極めて有用で
ある。
ーザーの作製方法及びチップを用いれば、研磨により基
板全体を薄片化する必要がないため、チップあるいはレ
ーザーアレイの取り扱いが容易であり、大型の基板やシ
リコン基板をはじめとした従来劈開が困難であった基板
上の半導体レーザー素子部のミラー形成に極めて有用で
ある。
【００４５】また、エッチストップ層を具備する場合
は、エッチング時に誤って劈開の開始点が貫通すること
を防止することができる。更に、劈開の開始点として、
開口形状が矩形の穴を開けてエッチングにより形成する
場合は各穴につき劈開の開始点が２個づつ得られ、その
結果各半導体レーザー素子部の両側に劈開の開始点が形
成されるという利点がある。また、劈開の方法によって
各半導体レーザー素子部の両側に劈開の開始点があって
は都合の悪い場合は、矩形の穴の代りに非対称の穴例え
ば三角形や他の多角形などを開けてエッチングにより劈
開の開始点を形成すると、各半導体レーザーの片側に劈
開の開始点が形成されるので都合が良い。更に、矩形の
穴の代りに十字型の穴を開けてエッチングにより劈開の
開始点を形成すると、各半導体レーザー素子部を切り放
した後に、半導体レーザー素子と同素子を設置する台と
の位置合わせを行うためのガイドに兼用することが可能
である。
は、エッチング時に誤って劈開の開始点が貫通すること
を防止することができる。更に、劈開の開始点として、
開口形状が矩形の穴を開けてエッチングにより形成する
場合は各穴につき劈開の開始点が２個づつ得られ、その
結果各半導体レーザー素子部の両側に劈開の開始点が形
成されるという利点がある。また、劈開の方法によって
各半導体レーザー素子部の両側に劈開の開始点があって
は都合の悪い場合は、矩形の穴の代りに非対称の穴例え
ば三角形や他の多角形などを開けてエッチングにより劈
開の開始点を形成すると、各半導体レーザーの片側に劈
開の開始点が形成されるので都合が良い。更に、矩形の
穴の代りに十字型の穴を開けてエッチングにより劈開の
開始点を形成すると、各半導体レーザー素子部を切り放
した後に、半導体レーザー素子と同素子を設置する台と
の位置合わせを行うためのガイドに兼用することが可能
である。
【図１】本発明による半導体レーザーの作製方法及びチ
ップの第１実施例を示す図。
ップの第１実施例を示す図。
【図２】本発明による半導体レーザーの作製方法及びチ
ップの第２実施例を示す図。
ップの第２実施例を示す図。
１ 基板（ＩｎＰ） ２ 半導体レーザー素子部 ３，３Ａ 溝 ４ 劈開の開始点 ５，５Ａ 劈開すべき線 ６ 溝底部分 ７ シリコン基板 ８ エッチストップ層 ９ 斜面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 太刀川 正美 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内
Claims (7)
- 【請求項１】 劈開により共振器の端面にミラーを形成
して半導体レーザーを作製する方法において、基板表面
からエッチングを行うことによりミラー形成部近傍に半
導体レーザー素子部毎に劈開の開始点を形成し、劈開の
開始点近傍の基板を、基板裏面から溝を形成することに
より、他部に比べて薄くし、基板及び半導体レーザー素
子部を劈開することによりミラーを形成することを特徴
とする半導体レーザーの作製方法。 - 【請求項２】 請求項１において、基板と半導体レーザ
ー素子部との間にエッチストップ層を形成しておくこと
を特徴とする半導体レーザーの作製方法。 - 【請求項３】 請求項１または２において、開口形状が
矩形の穴を開けて、劈開の開始点をエッチングにより形
成することを特徴とする半導体レーザーの作製方法。 - 【請求項４】 請求項１または２において、開口形状が
非対称の穴を開けて、劈開の開始点をエッチングにより
形成することを特徴とする半導体レーザーの作製方法。 - 【請求項５】 請求項１または２において、開口形状が
十字型の穴を開けて、劈開の開始点をエッチングにより
形成することを特徴とする半導体レーザーの作製方法。 - 【請求項６】 基板上に複数の半導体レーザー素子部が
整列されてなるチップにおいて、ミラー形成部近傍に基
板表面からエッチングにより半導体レーザー素子部毎に
形成された劈開の開始点と、劈開の開始点近傍の基板裏
面に形成された劈開すべき線に沿う溝とを具備し、劈開
の開始点近傍の基板が他部より薄いことを特徴とするチ
ップ。 - 【請求項７】 請求項６において、基板と半導体レーザ
ー素子部との間に形成されたエッチストップ層を有する
ことを特徴とするチップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24585094A JPH08111563A (ja) | 1994-10-12 | 1994-10-12 | 半導体レーザーの作製方法及びチップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24585094A JPH08111563A (ja) | 1994-10-12 | 1994-10-12 | 半導体レーザーの作製方法及びチップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08111563A true JPH08111563A (ja) | 1996-04-30 |
Family
ID=17139775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24585094A Pending JPH08111563A (ja) | 1994-10-12 | 1994-10-12 | 半導体レーザーの作製方法及びチップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08111563A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002335030A (ja) * | 2001-05-10 | 2002-11-22 | Sony Corp | 半導体レーザ装置及びその製造方法 |
| WO2005062392A1 (en) * | 2003-12-24 | 2005-07-07 | Itswell Co. Ltd. | Gan-based led and manufacturing method of the same utilizing the technique of sapphire etching |
| JP2011071155A (ja) * | 2009-09-24 | 2011-04-07 | Oki Electric Industry Co Ltd | 半導体レーザの製造方法 |
| JP2012195431A (ja) * | 2011-03-16 | 2012-10-11 | Ricoh Co Ltd | 面発光レーザ素子と面発光レーザアレイおよび製造方法とそれを用いた光走査装置と画像形成装置ならびに光送受信モジュールと光通信装置および電気機器 |
| US8563343B2 (en) | 2011-09-08 | 2013-10-22 | Mitsubishi Electric Corporation | Method of manufacturing laser diode device |
| JP2015070123A (ja) * | 2013-09-30 | 2015-04-13 | 沖電気工業株式会社 | 半導体レーザモジュール及びその製造方法 |
| JP2016184643A (ja) * | 2015-03-26 | 2016-10-20 | 三菱電機株式会社 | 半導体レーザ装置、半導体レーザ装置の製造方法 |
-
1994
- 1994-10-12 JP JP24585094A patent/JPH08111563A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002335030A (ja) * | 2001-05-10 | 2002-11-22 | Sony Corp | 半導体レーザ装置及びその製造方法 |
| WO2005062392A1 (en) * | 2003-12-24 | 2005-07-07 | Itswell Co. Ltd. | Gan-based led and manufacturing method of the same utilizing the technique of sapphire etching |
| JP2011071155A (ja) * | 2009-09-24 | 2011-04-07 | Oki Electric Industry Co Ltd | 半導体レーザの製造方法 |
| JP2012195431A (ja) * | 2011-03-16 | 2012-10-11 | Ricoh Co Ltd | 面発光レーザ素子と面発光レーザアレイおよび製造方法とそれを用いた光走査装置と画像形成装置ならびに光送受信モジュールと光通信装置および電気機器 |
| US8563343B2 (en) | 2011-09-08 | 2013-10-22 | Mitsubishi Electric Corporation | Method of manufacturing laser diode device |
| JP2015070123A (ja) * | 2013-09-30 | 2015-04-13 | 沖電気工業株式会社 | 半導体レーザモジュール及びその製造方法 |
| JP2016184643A (ja) * | 2015-03-26 | 2016-10-20 | 三菱電機株式会社 | 半導体レーザ装置、半導体レーザ装置の製造方法 |
| US9991666B2 (en) | 2015-03-26 | 2018-06-05 | Mitsubishi Electric Corporation | Semiconductor laser device and method of manufacturing the semiconductor laser device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5882988A (en) | Semiconductor chip-making without scribing | |
| US5814532A (en) | Method of manufacturing semiconductor laser | |
| US5284792A (en) | Full-wafer processing of laser diodes with cleaved facets | |
| US6177359B1 (en) | Method for detaching an epitaxial layer from one substrate and transferring it to another substrate | |
| JPH11251265A (ja) | 半導体装置およびその製造方法ならびに半導体装置製造用基板 | |
| US4940672A (en) | Method of making monolithic integrated III-V type laser devices and silicon devices on silicon | |
| US5780320A (en) | Method of manufacturing a semiconductor laser including two sets of dicing grooves | |
| JP4964878B2 (ja) | エッチファセット技術を用いて製造されるＡｌＧａＩｎＮ系レーザ | |
| JP3532752B2 (ja) | 半導体デバイスの分離方法 | |
| JP2000331940A (ja) | サファイア基板、窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法 | |
| JPH08111563A (ja) | 半導体レーザーの作製方法及びチップ | |
| JP2001044121A (ja) | エピタキシャル層構造及びその製造方法 | |
| JPH10135140A (ja) | ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子 | |
| EP0956623A1 (en) | Semiconductor laser device | |
| JPH02132844A (ja) | 化合物半導体ウェハの分割方法 | |
| US8216868B2 (en) | Method of fabricating semiconductor laser | |
| JP2000077770A (ja) | 半導体レ―ザおよび半導体レ―ザの形成方法 | |
| JP2003086900A (ja) | 半導体レーザ装置、半導体レーザ装置の製造方法 | |
| JPH0983081A (ja) | 半導体レーザ素子の製造方法 | |
| US6667186B2 (en) | Method of isolating semiconductor laser diode | |
| US4707219A (en) | Integrated devices including cleaved semiconductor lasers | |
| JPH0552676B2 (ja) | ||
| JP2000196186A (ja) | Ｉｉｉ族窒化物レ―ザダイオ―ドおよびその製造方法 | |
| US4731344A (en) | Method of making a single heterostructure laser chip having sawn cavities and secondary saw cuts | |
| WO2023008458A1 (ja) | 半導体デバイスの製造方法、テンプレート基板、半導体デバイス、電子機器、および半導体デバイスの製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011218 |