JP2003086900A - 半導体レーザ装置、半導体レーザ装置の製造方法 - Google Patents

半導体レーザ装置、半導体レーザ装置の製造方法

Info

Publication number
JP2003086900A
JP2003086900A JP2001272477A JP2001272477A JP2003086900A JP 2003086900 A JP2003086900 A JP 2003086900A JP 2001272477 A JP2001272477 A JP 2001272477A JP 2001272477 A JP2001272477 A JP 2001272477A JP 2003086900 A JP2003086900 A JP 2003086900A
Authority
JP
Japan
Prior art keywords
crystal growth
semiconductor substrate
layer
laser device
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001272477A
Other languages
English (en)
Inventor
Chisato Furukawa
千里 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP2001272477A priority Critical patent/JP2003086900A/ja
Publication of JP2003086900A publication Critical patent/JP2003086900A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 特性のばらつきを抑制しかつ歩留まりを向上
することが可能な半導体レーザ装置およびその製造方法
を提供すること。 【解決手段】 半導体基板および複数の結晶成長層の端
面であって線状の活性層とほぼ垂直方向のものと複数の
結晶成長層の上面とがなすべきかどが、活性層に比較的
近い部位を除き平面状に除去されているような形状にな
るように半導体レーザ装置を形成する。これにより、バ
ー劈開する前の形状として、結晶成長層を形成された半
導体基板がバー劈開を案内するV字溝を有する。このV
字溝はフォトリソグラフィの精度で制御できる。よっ
て、共振器長としての精度を相当に上げて劈開すること
が可能となり、また、溝の深さにより劈開は良好に行わ
れかつスクライブ痕を入れる必要もないので歩留まりの
向上になる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、結晶成長層の側面
をミラーとして用いる半導体レーザ装置およびその製造
方法に係り、特に、共振器長を短くし歩留まりを向上す
るのに適する半導体レーザ装置およびその製造方法に関
する。
【0002】
【従来の技術】半導体レーザ装置は、その扱い易さなど
から、モジュールに組み込み光通信用などとして賞用さ
れている。半導体レーザ装置は、他の半導体発光素子と
異なり、共振器両端のミラー面として用いるための光学
的に平坦な面を必要とする。このため、平坦な面とし
て、通常、結晶方位に沿って割れて現れる素子の側面
(劈開面(へき開面))を用いる。
【0003】このような劈開の従来方法について図8を
用いて説明する。図8は、いわゆるバー劈開を行うとき
の従来の過程を説明するための図である。まず、結晶成
長層が形成されたウエハ(半導体基板101)を用意
し、その基板下面側を研磨などで薄くして下面(半導体
基板101の下面)にも電極層(図示せず)を形成す
る。この状態が図8(a)に示すものである。図8
(a)において、符号102は、活性層を模式的に描い
たもので、直線(ストライプ)状に形成されたものが複
数さらに平行に形成されている。
【0004】次に、図8(b)に示すように、面方位に
沿って(この場合には線状に形成された活性層と直角の
方向に)かみそり103等の刃先の薄い鋭い刃をある角
度で押し当てる。すると、例えば半導体基板がInPで
ありその(100)面を主面として結晶成長層が形成さ
れている場合には、図8(c)に示すように、(01
1)面、(01 /1)面といった(100)面に垂直な
面に沿って比較的容易に割れる(ここで、1の前に記載
されている/は、本来1の上に書かれるバーを意味す
る。以下同じ。)。
【0005】この方法は、劈開として広く知られている
方法で、ここで得られた面は劈開面と呼ばれ光学的に平
坦な面であるため半導体レーザの共振器端面を得る方法
として古くから用いられている。なお、図8(c)にお
けるlrが共振器長であり、劈開面に挟まれた長さであ
る。この段階における劈開を、劈開後の形状がバー状に
なることからバー劈開という。図示していないが、バー
劈開のあと、バー劈開面と垂直の方向に、線状の活性層
102が一つずつ含まれるようにチップ劈開を行う。
【0006】また、バー劈開の従来方法について別の例
を図9を用いて説明する。図9は、いわゆるバー劈開を
行うときの従来過程の別例を説明するための図である。
まず、結晶成長層が形成されたウエハ(半導体基板10
1)を用意し、その基板下面側を研磨などで薄くして下
面(半導体基板101の下面)にも電極層(図示せず)
を形成する。この状態が図9(a)に示す基板101で
ある。図9(a)において、すでに説明したものには同
じ番号を付してある。
【0007】次に、図9(a)に示すように、線状の活
性層102と直角の方向に共振器長の設定に従って、結
晶成長層が形成された半導体基板101の縁近くにスク
ライバ121を用いてスクライブ痕122を入れる。そ
して、鋭角のエッジ134を持つ三角柱の治具133の
そのエッジ134に、スクライブ痕122を合わせるよ
うに半導体基板101を押し付け、スクライブ痕122
の両脇に圧力を加える。これにより、図9(c)に示す
ように、バー劈開面が得られる。図示していないが、バ
ー劈開のあと、バー劈開面と垂直の方向に、線状の活性
層102が一つずつ含まれるようにチップ劈開を行う。
【0008】
【発明が解決しようとする課題】以上説明したような従
来のバー劈開方法は、かみそりやスクライバを入れる位
置によって劈開線の入る位置が決定されるため、以下の
ような不都合が生じる場合がある。
【0009】すなわち、第1に、かみそりやスクライバ
の位置決め精度が、人あるいは機械の精度によっている
ため、それらに従う精度でしか劈開することができな
い。このため、製造される半導体レーザ装置の特性がば
らつく。このばらつきは特に共振器長が短くなった場合
に顕著になる。
【0010】また、第2に、劈開するときの線(劈開
線)が、機械的な力のかかり具合によって直線にならず
蛇行する場合がある。このため歩留まりが低下する。
【0011】また、第3に、共振器長が短くなった場合
に割れにくくなる。このため歩留まりが低下する。
【0012】また、第4に、スクライブ痕を入れた部分
は半導体レーザ装置(デバイス)として使用が不可にな
る。このため歩留まりが低下する。
【0013】本発明は、上記した事情を考慮してなされ
たもので、特性のばらつきを抑制しかつ歩留まりを向上
することが可能な半導体レーザ装置およびその製造方法
を提供することを目的とする。
【0014】
【課題を解決するための手段】上記の課題を解決するた
め、本発明に係る半導体レーザ装置は、半導体基板と、
前記半導体基板上に積層されて形成されている複数の結
晶成長層とを有し、前記複数の結晶成長層のうち一つ
は、前記半導体基板の面と平行にある太さの線状に形成
されている活性層であり、前記半導体基板および前記複
数の結晶成長層の端面であって前記線状の活性層とほぼ
垂直方向のものと前記複数の結晶成長層の上面とがなす
べきかどが、前記活性層に比較的近い部位を除き平面状
に除去されていることを特徴とする(請求項1)。
【0015】すなわち、「半導体基板および複数の結晶
成長層の端面であって線状の活性層とほぼ垂直方向のも
のと複数の結晶成長層の上面とがなすべきかどが、活性
層に比較的近い部位を除き平面状に除去されている」こ
とは、バー劈開する前の形状として、結晶成長層を形成
された半導体基板が、バー劈開を案内するV字溝を有し
ていることを意味する。このような結晶成長層側の溝の
位置は、半導体製造技術として多用されているフォトリ
ソグラフィの精度で制御できる。
【0016】したがって、共振器長としての精度を相当
に上げて劈開することが可能であり、半導体レーザ装置
としてのばらつきを抑えることができる。また、溝の深
さにより劈開は良好に行われかつスクライブ痕を入れる
必要もないので歩留まりの向上になる。
【0017】また、本発明に係る半導体レーザ装置の製
造方法は、半導体基板上に、前記半導体基板の面とほぼ
平行の線状の活性層を含んだ結晶成長層を形成する工程
と、前記結晶成長層が形成された半導体基板の前記結晶
成長層の側から溝を、前記線状の活性層とほぼ直角の方
向に前記活性層を避けて断続的に形成する工程と、前記
形成された溝に沿って前記結晶成長層を有する前記半導
体基板をバー劈開する工程と、前記バー劈開された前記
結晶成長層を有する半導体基板を前記バー劈開の方向と
ほぼ直角の方向にチップ分離する工程とを有することを
特徴とする(請求項7)。
【0018】すなわち、結晶成長層が形成された半導体
基板の結晶成長層の側から溝を、線状の活性層とほぼ直
角の方向に活性層を避けて断続的に形成し、この形成さ
れた溝に沿って結晶成長層を有する半導体基板をバー劈
開するので、このバー劈開は溝に案内され、歩留まり高
くなされる。また、このような結晶成長層側の溝の位置
は、半導体製造技術として普通に用いられるフォトリソ
グラフィの精度で制御できる。
【0019】したがって、共振器長としての精度を相当
に上げて劈開することが可能であり、半導体レーザ装置
としてのばらつきを抑えることができる。また、溝の深
さにより劈開は良好に行われかつスクライブ痕を入れる
必要もないので歩留まりの向上になる。
【0020】
【発明の実施の形態】本発明の好ましい実施態様とし
て、請求項1記載の半導体レーザ装置において、前記複
数の結晶成長層は、前記半導体基板の(100)面上に
成長して形成されたものであり、前記平面状に除去され
て現れている面は、前記半導体基板および前記複数の結
晶成長層の(11 /1)面または(1 /11)面であ
る。半導体基板の(100)面上に成長して形成された
結晶成長層を有する半導体基板において、バー劈開する
前に溝を形成すると、すなわち例えば塩酸をエッチング
溶剤として所定マスクにより結晶成長層をエッチングす
ると、面方位依存性によりV字溝が形成される。このV
字溝の面、すなわちバー劈開されたあとにおいて平面状
に除去されて現れる面は、(11 /1)面または(1 /
11)面となるものである。
【0021】また、本発明の好ましい実施態様として、
請求項1記載の半導体レーザ装置において、前記除去さ
れたかどの前記端面の側は、前記複数の結晶成長層の上
面から13μmないし25μmである。下限13μm
は、結晶成長層が形成された半導体基板(バー劈開する
前)の厚さを通常考えられる比較的厚い寸法である13
0μmとした場合でも、割れやすい溝となるための実験
により求めた最低限である。上限25μmは、共振器長
を通常考えられる比較的小さな寸法である100μmと
した場合でも、結晶成長層の上面に、考えられる最小限
である40μm角の導線接続用ボンディングパッドを形
成するスペースを確保するための最大限である。
【0022】また、本発明の好ましい実施態様として、
請求項1記載の半導体レーザ装置において、前記除去さ
れたかどの前記複数の結晶成長層の上面での形状は、ほ
ぼ長方形である。バー劈開する前の断続的溝それぞれの
平面としての形状を長方形とし、劈開後の半導体レーザ
装置として、その上下左右分割の1/4が割り当てられ
るものである。
【0023】また、本発明の好ましい実施態様として、
請求項1記載の半導体レーザ装置において、前記除去さ
れたかどの前記複数の結晶成長層の上面での形状は、ほ
ぼ、等脚台形を線対称に1/2等分した形状である。バ
ー劈開する前の断続的溝それぞれの平面としての形状
を、等脚台形の長底辺の側を背中合わせにした形状と
し、劈開後の半導体レーザ装置として、その上下左右分
割の1/4が割り当てられるものである。
【0024】また、本発明の好ましい実施態様として、
請求項1記載の半導体レーザ装置において、前記半導体
基板は、材質がInPであり、前記複数の結晶成長層
は、そのそれぞれの材質がInPまたはInGa
1−xAs1−y(0<x<1、0<y≦1)であ
る。InP基板上にInP層、またはIn、Ga、As
の3元系、あるいはIn、Ga、As、Pの4元系の結
晶成長層を形成するものであり、半導体レーザ装置とし
て、現在、通信用途に通常用いられているタイプの一つ
である。
【0025】また、本発明の好ましい実施態様として、
請求項7記載の半導体レーザ装置の製造方法において、
溝を形成する前記工程は、形成されるべき溝に相当する
部分に打ち抜きが存在するパターンに前記結晶成長層の
上面にマスク層を形成する工程と、前記形成されたマス
ク層により前記結晶成長層をエッチングする工程と、前
記エッチングのあと前記マスク層を除去する工程とを具
備する。マスク層の形成により、結晶成長層に所定の溝
を形成するものである。このような、マスク層を新たに
形成する方法のほかに、例えば、結晶成長層のうち最上
面のものをあらかじめ形成されるべき溝に相当する部分
に打ち抜きが存在するパターンに形成しておき、これを
マスクにそれより下の結晶成長層をエッチングする方法
を採ることもできる。
【0026】また、ここで、上記のマスク層を形成する
工程は、前記打ち抜きの形状がほぼ長方形であるとする
ことができる。また、上記のマスク層を形成する工程
は、前記打ち抜きの形状が、ほぼ、等脚台形の長底辺の
側を背中合わせにした形状であるとすることもできる。
いずれも、エッチングによりV字溝を結晶成長層に(ま
たは半導体基板に及んで)形成することができる。
【0027】また、ここで、前記半導体基板は、材質が
InPであり、前記複数の結晶成長層は、そのそれぞれ
の材質がInPまたはInGa1−xAs1−y
(0<x<1、0<y≦1)であり、結晶成長層をエッ
チングする前記工程は、エッチング溶剤として塩酸を含
む溶剤を用いてなされる。InP基板上にInP層、ま
たはIn、Ga、Asの3元系、あるいはIn、Ga、
As、Pの4元系の結晶成長層を形成するものであり、
半導体レーザ装置として、現在、通信用途に通常用いら
れているタイプの一つである。塩酸をエッチング溶剤と
することでInP層を良好にエッチングすることができ
る。
【0028】以下では、本発明の実施形態を図面を参照
しながら説明する。
【0029】図1および図2は、本発明の第1の実施形
態を説明する図である。まず、図1(a)に示すよう
な、活性層12を含む結晶成長層を形成された半導体基
板11を用意する。活性層12は、半導体基板11と平
行の直線(ストライプ)状に形成され、さらに複数の活
性層12が平行に形成されている。このような結晶成長
層を形成された半導体基板11は、例えば図5に示すよ
うな断面構造を有している。図5は、図1(a)に示
す、活性層12を含む結晶成長層を形成された半導体基
板11の一例を示す断面図である。
【0030】ここで、図1について説明する前提とし
て、図5に示す断面構造について説明しておく。図5に
示す断面構造を得るには、まず、半導体基板11に例え
ばn型InPを用い、その(100)面上にInPバッ
ファー層52、n型InPクラッド層53、InGaA
sP活性層12を、順次、全面に結晶成長する。続い
て、この成長基板11の(01 /1)方向に、共振器レ
ーザの導波路としてInGaAsP活性層12を、フォ
トリソグラフィ工程を用いストライプ状に加工する。
【0031】続いて、このストライプ状の導波路の左右
に選択的にp型InP層55、n型InP層56を、全
面にp型InPクラッド層57、p型InGaAsコン
タクト層58を順次それぞれ形成する。なお、p型In
GaAsコンタクト層58は、In、Ga、As、Pの
4元系としてもよいが、In、Ga、Asの3元系の方
がコンタクト抵抗が小さいので一般には多用される。
【0032】図1(a)に示す半導体基板11は、上記
のようにして形成されたものに対して、さらに、p型I
nGaAsコンタクト層58上(主面)にp型電極が形
成され、基板11裏面側が劈開可能な厚みに研磨等を用
いて薄膜化された上で、その裏面にn型電極が形成され
たものである。なお、全体の厚みは、例えば100μm
程度であり、そのうちInPバッファー層52から上
は、例えば10μm程度である。
【0033】ちなみに、図5に示す断面構造において、
ストライプ状の活性層12から少し離れた両脇に素子容
量低減のために溝を形成する構造がよく用いられている
が、本発明を実施する上での必須事項でないためここで
は省略する。このような溝があってももちろん本発明の
適用は可能である。
【0034】図1(a)に示す半導体基板11は、図面
簡略化のため、活性層12のストライプを主面上に実線
で記載している。この実施形態では、次に、図1(b)
に示すように、活性層12のストライプと直角の方向に
活性層12近辺を避けて断続的にバー劈開溝13と、こ
れと直交する方向にバー劈開溝13近辺を避けて断続的
にチップ分離溝(チップ劈開溝)14とがそれぞれ複数
平行に形成される。バー劈開溝13およびチップ分離溝
14の形成工程については後述する。
【0035】次に、図1(c)に示すように、このバー
劈開溝13の真裏を、三角柱状の治具15の鋭角の尾根
線16に押し当て基板11の両端に圧力を加えることで
バー劈開溝13に応力を集中して劈開を行なう。する
と、溝13の底に形成された谷線を境とする劈開が破線
状の溝13に沿って進み精度の高い劈開面(=共振器端
面)を得ることができる。
【0036】こうして得られたバー状の基板(図2
(a))における共振器端面の詳細な形状は、図2
(b)に示すようになる。図2(b)において、劈開に
用いた溝は分離する際に中央で1/2の形状になり、平
面状の斜面21と、活性層12に対向する側の面24、
25とが現れている。斜面21は、主面側では切り返し
線22に終端し、共振器端面側では切り返し線26に終
端する。上記の面24は、主面の切り返し線23から垂
直方向に落ち込む面であり、さらにこの面24からある
角度で切り返して上記の面25が形成されている。これ
らの面21、24、25の形成は、結晶成長層の面方位
に従ってエッチングされた結果である。
【0037】劈開により分離される前の溝の形状と対応
づけると、斜面21、上記の面24、25は、図2
(c)、(d)に示すようになる。すなわち、図2
(c)は、面24に垂直の方向から面24、25を見た
図であり、図2(d)は、分離される前の溝の斜視図で
ある。図2(d)からわかるように、溝はV字溝であ
り、その谷線26(分離された後では切り返し線26に
相当)に沿って劈開される。
【0038】図2(a)に示すバー状の基板は、さらに
チップ分離溝14を用いて分離を行い素子化する。この
ような素子化に関しては、すでに本発明者等によって提
案がなされ例えば特開平08−316570号公報に公
開されているので、ここでは詳述しない。
【0039】なお、図2(b)に示す形状を言い換える
と、半導体基板および結晶成長層の端面であって線状の
活性層12とほぼ垂直方向のものと結晶成長層の上面と
がなすべきかどが平面状に除去され、除去されたかどの
結晶成長層の上面での形状は、ほぼ長方形である。これ
は、バー劈開する前の断続的な溝13それぞれの平面と
しての形状が長方形であり、バー劈開およびチップ分離
後の半導体レーザ装置として、その上下左右分割の1/
4の長方形が割り当てられたものである。
【0040】上記で、バー劈開溝13は、チップ分離溝
14と同時にエッチングにより形成することができる
が、プロセスを分け別々に形成するようにしてもよい。
同時に溝13、14を形成する場合にはエッチングのマ
スクとなるパターンの幅の設計に注意を要する。チップ
分離溝14は、結晶成長層の面方位性から、主として垂
直に落ち込む面によって形成され得、V字溝のように面
方位性によってエッチングが終止しないからである。す
なわち、バー劈開溝13はV字溝になるので、主面上に
導線接続用ボンディングパッドを形成するスペースを確
保する関係から、一般的に、その深さは、チップ分離溝
14の深さより浅くなる。このV字のバー劈開溝13の
形成がエッチングで完了されるまでの間に、チップ分離
溝14が例えば少なくともそれより深くエッチングされ
るようにチップ分離溝14用のパターン幅を選択する。
【0041】以上のようにして得られた半導体レーザ装
置では、バー劈開溝13により設計通りの位置で劈開さ
れ、共振器長の不揃いから発生する波長特性等の不具合
が解消される。なお、以上述べた半導体レーザ装置は、
例えば主に通信用のモジュールに組み込まれて用いられ
る。
【0042】次に、上記で述べた実施形態とは異なる実
施形態について、さらに図3、図4、図6、図7をも参
照して説明する。図3、図4は、この実施形態の先の実
施形態との違いを説明する図であり、図6、図7は、こ
の実施形態におけるバー劈開溝の形成を示すプロセス図
である。
【0043】この実施形態においても、図1(a)に示
したような、結晶成長層が形成された半導体基板11を
準備することは、先の実施形態と同様である。その断面
構造は、すでに説明した図5に示すようなものである。
そして、図1(b)に示すように、活性層12のストラ
イプと直角の方向に活性層12近辺を避けて断続的にバ
ー劈開溝13と、これと直交する方向にバー劈開溝13
近辺を避けて断続的にチップ分離溝14とをそれぞれ複
数平行に形成する。
【0044】ここで、バー劈開溝13の形成方法につい
て説明する。バー劈開溝13はすでに述べたように、活
性層12を避けるように、図5に示す領域Aに相当する
部分に断続的溝の一つとして形成される。図5に示す領
域Aを方向Bから見た面すなわち(011)面を手前に
して表示した斜視図として、バー劈開溝13の形成プロ
セスを描いたものが図6(a)(b)、図7(a)
(b)である。
【0045】まず、図1(a)に示すような、結晶成長
層を形成された基板11の表面(主面)全面に、図6
(a)に示すように、SiOからなる絶縁膜61を形
成する。続いて、図6(b)に示すように、形成される
べき溝の平面形状に対応するようにSiO膜61にパ
ターニングを施す。このようなパターニングは、フォト
リソグラフィ工程で同様のパターニングがされたマスク
層をSiO膜61上に形成しSiO膜61を例えば
フッ化アンモニウム等でエッチング除去してなし得る。
【0046】次に、図7(a)に示すように、パターニ
ングされたSiO膜61をマスクとして例えば硫酸系
の溶剤もしくは臭素系の溶剤を用いてp型InGaAs
コンタクト層58をエッチング除去し、マスクパターン
を転写する。最後に、このp型InGaAsコンタクト
層58をマスクとして各InP層57、56、55、5
3、52、11を例えば塩酸でエッチングする(図7
(b))。なお、p型InGaAsコンタクト層58が
In、Ga、As、Pの4元系である場合も同様であ
る。また、図示していないが、SiO膜61は、マス
クとして必要なくなる時点以降に除去する。
【0047】図7(b)に示すように、InGaAs層
をマスクとして塩酸でエッチングを行なうと特定の面方
位でエッチングが停止し、それ以上にはエッチングされ
ない。この場合、(100)面に(011)方向へ線状
にバー劈開溝13を形成したので、V字を構成するエッ
チングが停止する面は(11 /1)面および(1 /1
1)面であり、バー劈開溝13の断面形状は図7(b)
に示すようにV字(底辺が上の三角形)となる。以上の
バー劈開溝13の形成プロセスは、先の実施形態におい
ても、形成されるべき溝に対応する平面形状(SiO
膜61がパターニングされる形状)を除き同様である。
【0048】ここで、形成されるべき溝形状について先
の実施形態との違いを説明する。図3(a1)、図3
(b1)は、それぞれ、先の実施形態とこの実施形態に
おける、バー劈開溝13のうちひとつを形成するための
p型InGaAsコンタクト層58のマスクパターンを
基板主面から観察したものである。図3(a1)では、
切り返し線22、23に一致して、あらかじめ長方形に
マスクが形成されている。これに対して、この実施形態
である図3(b1)では、等脚台形の長底辺の側を背中
合わせにした形状にあらかじめマスクが形成されてお
り、これにより、長手方向の切り返し線31と、短手方
向の切り返し線32とを主面に形成させる。切り返し線
32に頂点33が存在することが先の実施形態とは異な
る。
【0049】図3(a2)、図3(b2)は、それぞ
れ、上記の図3(a1)、図3(b1)のパターンによ
りエッチングが施され得られたバー劈開溝の形状を基板
主面から観察したものである。すでに述べたように、先
の実施形態である図3(a2)に示すバー劈開溝では、
溝の長手方向の端付近では谷線26が面25で終端し、
谷線はさらに2つに分かれて面25の端を形成する(図
2(c)、(d)も参照のこと)。
【0050】このような形状を有する先の実施形態のバ
ー劈開溝13では、実験によると、劈開する共振器長を
さらに短くした場合に劈開される位置が溝の中央からず
れる場合が発生した。これを図4(a)に示す。図4
は、バー劈開溝による劈開線41、42の入り方を説明
する図であり、すでに説明したものと同一の部分には同
一の番号が付してある。図4(a)に示すような劈開の
ずれは、溝の谷線が端部で2つに分かれることが原因と
考えられる。すなわち、このような谷線であると、共振
器長をさらに短くした場合に、バー劈開時の応力の集中
が面25、24、21の3つの面の交点にも生じやすく
なり、その交点を通る面に劈開が生じてしまうものと考
えられる。
【0051】これに対し、本実施形態である図3(b
2)に示すバー劈開溝では、溝の長手方向の端付近で、
谷線34がさらに頂点33に向かって一直線に延びてい
る。すなわち、図3(b2)に示した形状を斜視図化し
た図3(b3)からもわかるように、V字の面35は、
溝の長手方向の端付近では、切り返し線36により角度
を変えて切り返し線32に終端するが、同時に谷線34
が延長するように頂点33に向かって切り返し線が形成
される。
【0052】このような改良された谷線を有するこの実
施の形態では、実験の結果、共振器長をさらに短くした
場合でも、図4(b)に示すように、劈開線42がそれ
ずに形成されることが分かった。これは、先の実施形態
のように、3つの面の交点のような応力の集中しやすい
点を排除したからと考えられる。なお、図4(b)にお
いて、すでに説明した部位には同一の番号を付してい
る。
【0053】以上説明のように、この実施の形態では、
共振器長がさらに短い場合においてもバー状劈開が容易
になされ歩留まりよく設計通りの半導体レーザ装置を得
ることができる。
【0054】なお、言うまでもないが、先の実施形態お
よびこの実施形態においてバー劈開溝13は破線状(活
性層12近辺を避けて断続的)に形成されなければなら
ない。これは、共振器端面は劈開面を用いる必要がある
ため、およびもともと活性層12部分に塩酸でエッチン
グできないInGaAsP層があるからである。また、
バー劈開溝13とチップ分離溝14とは、エッチングに
より現れる面方位が異なるため交差していないことがよ
り望ましいが、交差していても構わない。劈開自体には
支障ないからである。
【0055】バー劈開溝13の深さは、マスクの打ち抜
かれた部分の幅(短手方向の長さ)により設定すること
ができる。これは、すでに説明したように、特定の面方
位でエッチングが停止し、それ以上にはエッチングされ
ないからである。上記の両実施形態でにおいては、V字
溝の角度は約100度であり、共振器長を通常考えられ
る比較的小さな寸法である100μmとした場合でも、
結晶成長層の上面に、考えられる最小限である40μm
角の導線接続用ボンディングパッドを形成するスペース
を確保するには、25μm以下の深さにすることが一つ
の目安になる。共振器長が100μmでバー劈開溝の深
さが25μmのとき、結晶成長層の上面に確保される共
振器長方向の長さは、100−2・25tan(100
deg/2)を計算して約40.4μmである。
【0056】また、上記の両実施形態で得られた半導体
レーザ装置は、周囲かどがエッチングによってベベリン
グされているとも言えるので外観が良く、さらに、モジ
ュールとして組立てる場合にチップを取扱う作業でかど
が欠ける等の信頼性に影響のある不具合も回避できる効
果がある。かどが張っている場合には、組立時におい
て、コレットなどの作業治具に、応力集中でチップが当
たりやすいからである。
【0057】加えて、バー劈開だけでなくチップ分離
(劈開)においてもエッチング溝を用いることによっ
て、チップの上面から観察される4辺全てがエッチング
により形成される。この結果、上述の寸法精度や外観だ
けでなく、チップ周囲に現れるpn接合端面にパッシベ
ーション膜を形成し、半導体レーザ装置を作成する間、
これを保護することが可能となる効果もある。
【0058】
【発明の効果】以上詳述したように、本発明によれば、
「半導体基板および複数の結晶成長層の端面であって線
状の活性層とほぼ垂直方向のものと複数の結晶成長層の
上面とがなすべきかどが、活性層に比較的近い部位を除
き平面状に除去されている」ことにより、バー劈開する
前の形状として、結晶成長層を形成された半導体基板
が、バー劈開を案内するV字溝を有している。このよう
な結晶成長層側の溝の位置は、半導体製造技術として多
用されているフォトリソグラフィの精度で制御できるの
で、共振器長としての精度を相当に上げて劈開すること
が可能であり、半導体レーザ装置としてのばらつきを抑
えることができる。また、溝の深さにより劈開は良好に
行われかつスクライブ痕を入れる必要もないので歩留ま
りの向上になる。
【0059】また、本発明によれば、結晶成長層が形成
された半導体基板の結晶成長層の側から溝を、線状の活
性層とほぼ直角の方向に活性層を避けて断続的に形成
し、この形成された溝に沿って結晶成長層を有する半導
体基板をバー劈開するので、このバー劈開は溝に案内さ
れ、歩留まり高くなされる。また、このような結晶成長
層側の溝の位置は、半導体製造技術として普通に用いら
れるフォトリソグラフィの精度で制御できる。したがっ
て、共振器長としての精度を相当に上げて劈開すること
が可能であり、半導体レーザ装置としてのばらつきを抑
えることができる。
【図面の簡単な説明】
【図1】本発明の第1および第2の実施形態を説明する
図。
【図2】図1の続図であって、本発明の第1の実施形態
を説明する図。
【図3】第1の実施形態と第2の実施形態における、バ
ー劈開溝13の形状の違いを説明する図。
【図4】本発明の第1および第2の実施形態における劈
開線41、42の入り方の例を説明する図。
【図5】図1(a)に示す、活性層12を含む結晶成長
層を形成された半導体基板11の一例を示す断面図。
【図6】図3(b2)に示したバー劈開溝の形成プロセ
スを示す図。
【図7】図6の続図であって、図3(b2)に示したバ
ー劈開溝の形成プロセスを示す図。
【図8】バー劈開を行うときの従来の過程を説明するた
めの図。
【図9】バー劈開を行うときの従来過程の別例を説明す
るための図。
【符号の説明】 11…半導体基板、12…活性層、13…バー劈開溝、
14…チップ分離溝、15…三角柱状の治具、16…尾
根線、21…斜面、33…頂点、35…斜面、52…I
nPバッファー層、53…n型InPクラッド層、55
…p型InP層、56…n型InP層、57…p型In
Pクラッド層、58…p型InGaAsコンタクト層、
61…SiO

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板と、 前記半導体基板上に積層されて形成されている複数の結
    晶成長層とを有し、 前記複数の結晶成長層のうち一つは、前記半導体基板の
    面と平行にある太さの線状に形成されている活性層であ
    り、 前記半導体基板および前記複数の結晶成長層の端面であ
    って前記線状の活性層とほぼ垂直方向のものと前記複数
    の結晶成長層の上面とがなすべきかどが、前記活性層に
    比較的近い部位を除き平面状に除去されていることを特
    徴とする半導体レーザ装置。
  2. 【請求項2】 前記複数の結晶成長層は、前記半導体基
    板の(100)面上に成長して形成されたものであり、 前記平面状に除去されて現れている面は、前記半導体基
    板および前記複数の結晶成長層の(11 /1)面または
    (1 /11)面であることを特徴とする請求項1記載の
    半導体レーザ装置。
  3. 【請求項3】 前記除去されたかどの前記端面の側は、
    前記複数の結晶成長層の上面から13μmないし25μ
    mであることを特徴とする請求項1記載の半導体レーザ
    装置。
  4. 【請求項4】 前記除去されたかどの前記複数の結晶成
    長層の上面での形状は、ほぼ長方形であることを特徴と
    する請求項1記載の半導体レーザ装置。
  5. 【請求項5】 前記除去されたかどの前記複数の結晶成
    長層の上面での形状は、ほぼ、等脚台形を線対称に1/
    2等分した形状であることを特徴とする請求項1記載の
    半導体レーザ装置。
  6. 【請求項6】 前記半導体基板は、材質がInPであ
    り、 前記複数の結晶成長層は、そのそれぞれの材質がInP
    またはInGa1− As1−y(0<x<1、
    0<y≦1)であることを特徴とする請求項1記載の半
    導体レーザ装置。
  7. 【請求項7】 半導体基板上に、前記半導体基板の面と
    ほぼ平行の線状の活性層を含んだ結晶成長層を形成する
    工程と、 前記結晶成長層が形成された半導体基板の前記結晶成長
    層の側から溝を、前記線状の活性層とほぼ直角の方向に
    前記活性層を避けて断続的に形成する工程と、 前記形成された溝に沿って前記結晶成長層を有する前記
    半導体基板をバー劈開する工程と、 前記バー劈開された前記結晶成長層を有する半導体基板
    を前記バー劈開の方向とほぼ直角の方向にチップ分離す
    る工程とを有することを特徴とする半導体レーザ装置の
    製造方法。
  8. 【請求項8】 溝を形成する前記工程は、 形成されるべき溝に相当する部分に打ち抜きが存在する
    パターンに前記結晶成長層の上面にマスク層を形成する
    工程と、 前記形成されたマスク層により前記結晶成長層をエッチ
    ングする工程と、 前記エッチングのあと前記マスク層を除去する工程とを
    具備することを特徴とする請求項7記載の半導体レーザ
    装置の製造方法。
  9. 【請求項9】 マスク層を形成する前記工程は、前記打
    ち抜きの形状がほぼ長方形であることを特徴とする請求
    項8記載の半導体レーザ装置の製造方法。
  10. 【請求項10】 マスク層を形成する前記工程は、前記
    打ち抜きの形状が、ほぼ、等脚台形の長底辺の側を背中
    合わせにした形状であることを特徴とする請求項8記載
    の半導体レーザ装置の製造方法。
  11. 【請求項11】 前記半導体基板は、材質がInPであ
    り、 前記複数の結晶成長層は、そのそれぞれの材質がInP
    またはInGa1− As1−y(0<x<1、
    0<y≦1)であり、 結晶成長層をエッチングする前記工程は、エッチング溶
    剤として塩酸を含む溶剤を用いてなされることを特徴と
    する請求項8記載の半導体レーザ装置の製造方法。
JP2001272477A 2001-09-07 2001-09-07 半導体レーザ装置、半導体レーザ装置の製造方法 Withdrawn JP2003086900A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001272477A JP2003086900A (ja) 2001-09-07 2001-09-07 半導体レーザ装置、半導体レーザ装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001272477A JP2003086900A (ja) 2001-09-07 2001-09-07 半導体レーザ装置、半導体レーザ装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003086900A true JP2003086900A (ja) 2003-03-20

Family

ID=19097845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001272477A Withdrawn JP2003086900A (ja) 2001-09-07 2001-09-07 半導体レーザ装置、半導体レーザ装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003086900A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183585B2 (en) 2003-10-29 2007-02-27 Nec Corporation Semiconductor device and a method for the manufacture thereof
JP2007329459A (ja) * 2006-05-11 2007-12-20 Nichia Chem Ind Ltd 窒化物半導体レーザ素子の製造方法及び窒化物半導体レーザ素子
JP2007335667A (ja) * 2006-06-15 2007-12-27 Toyoda Gosei Co Ltd 窒化物半導体ウエハの分割方法
JP2009064983A (ja) * 2007-09-06 2009-03-26 Hamamatsu Photonics Kk 半導体レーザ素子の製造方法
JP2010199482A (ja) * 2009-02-27 2010-09-09 Nichia Corp 窒化物半導体レーザ素子の製造方法
CN102623412A (zh) * 2011-01-25 2012-08-01 三菱电机株式会社 半导体晶片、半导体条、半导体晶片的制造方法、半导体条的制造方法、半导体元件的制造方法
JP2012156487A (ja) * 2011-11-08 2012-08-16 Mitsubishi Electric Corp 半導体ウェハ
WO2017006902A1 (ja) * 2015-07-07 2017-01-12 三菱電機株式会社 半導体素子の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183585B2 (en) 2003-10-29 2007-02-27 Nec Corporation Semiconductor device and a method for the manufacture thereof
KR101375433B1 (ko) 2006-05-11 2014-03-17 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체레이저 소자
JP2007329459A (ja) * 2006-05-11 2007-12-20 Nichia Chem Ind Ltd 窒化物半導体レーザ素子の製造方法及び窒化物半導体レーザ素子
JP2007335667A (ja) * 2006-06-15 2007-12-27 Toyoda Gosei Co Ltd 窒化物半導体ウエハの分割方法
TWI464986B (zh) * 2007-09-06 2014-12-11 Hamamatsu Photonics Kk Method for manufacturing semiconductor laser element
JP2009064983A (ja) * 2007-09-06 2009-03-26 Hamamatsu Photonics Kk 半導体レーザ素子の製造方法
KR101522746B1 (ko) * 2007-09-06 2015-05-26 하마마츠 포토닉스 가부시키가이샤 반도체 레이저 소자의 제조 방법
JP2010199482A (ja) * 2009-02-27 2010-09-09 Nichia Corp 窒化物半導体レーザ素子の製造方法
CN102623412A (zh) * 2011-01-25 2012-08-01 三菱电机株式会社 半导体晶片、半导体条、半导体晶片的制造方法、半导体条的制造方法、半导体元件的制造方法
US8779435B2 (en) 2011-01-25 2014-07-15 Mitsubishi Electric Corporation Semiconductor device structure and method of manufacturing semiconductor device structure
JP2012156487A (ja) * 2011-11-08 2012-08-16 Mitsubishi Electric Corp 半導体ウェハ
WO2017006902A1 (ja) * 2015-07-07 2017-01-12 三菱電機株式会社 半導体素子の製造方法
JPWO2017006902A1 (ja) * 2015-07-07 2018-03-08 三菱電機株式会社 半導体素子の製造方法
CN107851563A (zh) * 2015-07-07 2018-03-27 三菱电机株式会社 半导体元件的制造方法
CN107851563B (zh) * 2015-07-07 2021-07-30 三菱电机株式会社 半导体元件的制造方法

Similar Documents

Publication Publication Date Title
KR100681987B1 (ko) 반도체 장치, 그의 제조 방법 및반도체 장치를 제조하기 위한 기판
US4306351A (en) Method for producing a semiconductor laser element
US7718454B2 (en) Method for manufacturing a semiconductor laser
US6335559B1 (en) Semiconductor device cleave initiation
JP3732551B2 (ja) 半導体装置の製造方法
US5976904A (en) Method of manufacturing semiconductor device
JP2003086900A (ja) 半導体レーザ装置、半導体レーザ装置の製造方法
JPH01184892A (ja) 半導体レーザ装置
US8889445B2 (en) Method for manufacturing semiconductor optical device and semiconductor optical device
US7083994B2 (en) Method of manufacturing a semiconductor device with outline of cleave marking regions and alignment or registration features
JP3660570B2 (ja) 結晶性基板の劈開方法
US8216868B2 (en) Method of fabricating semiconductor laser
JP3315185B2 (ja) 半導体光素子製造用アライメントマーカの製造方法
JPH08111563A (ja) 半導体レーザーの作製方法及びチップ
JPH0983081A (ja) 半導体レーザ素子の製造方法
JP3660569B2 (ja) 結晶性基板の劈開方法
JPS603182A (ja) 半導体レ−ザ素子の製造方法
US20240250496A1 (en) Method of manufacturing semiconductor optical device
CN220732002U (zh) 激光器晶圆结构及激光器
CN219247146U (zh) 一种激光二极管晶圆
US20230378716A1 (en) Optical semiconductor device
JP2003258351A (ja) 半導体レーザ装置および半導体レーザ装置の製造方法
JP5724284B2 (ja) 半導体光素子を作製する方法
US20240250504A1 (en) Method of manufacturing semiconductor optical element
JP4489691B2 (ja) 半導体光素子の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202