WO2017006902A1

WO2017006902A1 - 半導体素子の製造方法

Info

Publication number: WO2017006902A1
Application number: PCT/JP2016/069764
Authority: WO
Inventors: 兼司吉川; 鈴木　正人
Original assignee: 三菱電機株式会社
Priority date: 2015-07-07
Filing date: 2016-07-04
Publication date: 2017-01-12
Also published as: JPWO2017006902A1; CN107851563B; US20180145206A1; JP6430009B2; CN107851563A

Abstract

半導体素子（１２）の製造方法は、ウェハ（１１）の主面に複数の半導体素子（１２）を形成することと、分割基準線上に配置される複数の劈開溝群（２０）を形成することと、分割基準線（１４）に沿ってウェハ（１１）を劈開して、複数の半導体素子（１２）を互いに分離することとを備える。複数の半導体素子（１２）のうち、互いに隣り合う４つの半導体素子（１２）に対して、複数の劈開溝群（２０）の少なくとも１つが配置される。複数の劈開溝群（２０）は、各々、分割基準線（１４）上に配置される複数の劈開溝（２１，２２，２３）を含む。これにより、半導体素子（１２）の製造歩留りが向上され得る。

Description

半導体素子の製造方法

　本発明は、半導体素子の製造方法に関する。

　ウェハの主面上に複数の半導体素子を形成する第１の工程と、複数の半導体素子の間に劈開溝を形成する第２の工程と、ウェハに荷重を加えることにより、劈開溝に沿ってウェハを劈開する第３の工程とを備える半導体素子の製造方法が知られている（特許文献１を参照）。

特開２００３－８６９００号公報

　しかしながら、半導体素子の製造方法では、劈開溝が配列される分割基準線から大きくずれた位置でウェハが分割されて、半導体素子の製造歩留りが低下するという課題がある。一例として、複数の半導体素子及び劈開溝が、ウェハの劈開線に対して、ウェハの主面内の方位角の方向に傾いて形成されることがある。複数の半導体素子及び劈開溝がウェハの劈開線に対して傾いて形成されると、半導体素子の分割線が劈開溝にガイドされることなく、ウェハの劈開線に沿って複数の半導体素子が分割される。そのため、劈開溝が配列される分割基準線から大きくずれた位置でウェハが分割されて、半導体素子の製造歩留りが低下する。

　本発明は、上記の課題を鑑みてなされたものであり、その目的は、半導体素子の製造歩留りを向上させることができる半導体素子の製造方法を提供することである。

　本発明の半導体素子の製造方法は、ウェハの主面に、第１の方向と第１の方向に交差する第２の方向とに沿って配列される複数の半導体素子を形成することと、複数の半導体素子の間に複数の劈開溝群を形成することと、分割基準線に沿ってウェハを劈開して、複数の半導体素子を互いに分離することとを備える。複数の劈開溝群は、分割基準線上に配置される。複数の半導体素子のうち、第１の方向及び第２の方向において互いに隣り合う４つの半導体素子に対して、複数の劈開溝群の少なくとも１つが配置される。複数の劈開溝群は、各々、分割基準線上に配置される複数の劈開溝を含む。

　本発明の半導体素子の製造方法によれば、複数の半導体素子の間に形成される複数の劈開溝群の各々に含まれる複数の劈開溝は、分割線が分割基準線に十分近づくように、分割線を補正することができる。複数の劈開溝を含む複数の劈開溝群は、分割基準線から大きくずれた位置でウェハが分割されることを防ぐことができる。本実施の形態の半導体素子の製造方法は、半導体素子の製造歩留りを向上させることができる。

本発明の実施の形態１に係る半導体素子の製造方法のフローチャートを示す図である。本発明の実施の形態１に係る半導体素子の製造方法の一工程を示す概略平面図である。本発明の実施の形態１に係る半導体素子の製造方法の一工程の、図２に示される領域ＩＩＩの概略部分拡大平面図である。本発明の実施の形態１に係る半導体素子の製造方法の一工程の、図３に示される断面線ＩＶ－ＩＶの概略部分拡大断面図である。本発明の実施の形態１の第１変形例に係る半導体素子の製造方法の一工程の、概略部分拡大断面図である。本発明の実施の形態１の第２変形例に係る半導体素子の製造方法の一工程の、概略部分拡大断面図である。本発明の実施の形態１に係る半導体素子の製造方法における、ウェハを劈開する工程を示す概略部分拡大斜視図である。本発明の実施の形態１に係る半導体素子の製造方法における、ウェハを劈開する工程を示す概略部分拡大平面図である。本発明の実施の形態１に係る半導体素子の製造方法における、ウェハを劈開する工程後のウェハの概略部分拡大断面図である。本発明の実施の形態１に係る半導体素子の製造方法における、劈開溝群による分割面の補正の効果を表すグラフを示す図である。本発明の実施の形態２に係る半導体素子の製造方法の一工程の概略部分拡大平面図である。本発明の実施の形態２に係る半導体素子の製造方法における、ウェハを劈開する工程後のウェハの概略部分拡大断面図である。本発明の実施の形態３に係る半導体素子の製造方法の一工程の概略部分拡大平面図である。本発明の実施の形態４に係る半導体素子の製造方法の一工程の概略部分拡大平面図である。本発明の実施の形態５に係る半導体素子の製造方法のフローチャートを示す図である。本発明の実施の形態５に係る半導体素子の製造方法の一工程を示す概略平面図である。本発明の実施の形態５に係る半導体素子の製造方法における、誘導溝群の概略部分拡大平面図である。本発明の実施の形態５に係る半導体素子の製造方法における、ウェハを劈開する工程を示す概略部分拡大斜視図である。本発明の実施の形態５に係る半導体素子の製造方法における、ウェハを劈開する工程を示す概略部分拡大平面図である。本発明の実施の形態５に係る半導体素子の製造方法における、ウェハを劈開する工程後のウェハの劈開面における断面写真を示す図である。本発明の実施の形態５に係る半導体素子の製造方法における、ウェハを劈開する工程後のウェハの概略部分拡大斜視図である。比較例の半導体素子の製造方法の一工程を示す、概略部分拡大平面図である。本発明の実施の形態５に係る半導体素子の製造方法における、誘導溝による分割線の補正の効果を表すグラフを示す図である。本発明の実施の形態６に係る半導体素子の製造方法における、誘導溝群の概略部分拡大平面図である。本発明の実施の形態７に係る半導体素子の製造方法における、誘導溝群の概略部分拡大平面図である。本発明の実施の形態８に係る半導体素子の製造方法における、誘導溝群の概略部分拡大平面図である。本発明の実施の形態９に係る半導体素子の製造方法における、誘導溝群の概略部分拡大平面図である。本発明の実施の形態１０に係る半導体素子の製造方法における、誘導溝群の概略部分拡大平面図である。本発明の実施の形態１１に係る半導体素子の製造方法のフローチャートを示す図である。本発明の実施の形態１１に係る半導体素子の製造方法の一工程を示す概略平面図である。本発明の実施の形態１１に係る半導体素子の製造方法における、誘導溝群の概略部分拡大平面図である。本発明の実施の形態１２に係る半導体素子の製造方法における、誘導溝群の概略部分拡大平面図である。本発明の実施の形態１３に係る半導体素子の製造方法における、誘導溝群の概略部分拡大平面図である。本発明の実施の形態１４に係る半導体素子の製造方法における、誘導溝群の概略部分拡大平面図である。本発明の実施の形態１５に係る半導体素子の製造方法のフローチャートを示す図である。本発明の実施の形態１５に係る半導体素子の製造方法の一工程を示す概略平面図である。本発明の実施の形態１５に係る半導体素子の製造方法の一工程の、図３６に示される領域ＸＸＸＶＩＩの概略部分拡大平面図である。

　以下、本発明の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。

　実施の形態１．
　図１から図１０を参照して、実施の形態１に係る半導体素子１２の製造方法を説明する。

　図１及び図２を参照して、本実施の形態に係る半導体素子１２の製造方法は、ウェハ１１の主面１１ｍ（図７を参照）の第１の領域に、第１の方向と、第１の方向に交差する第２の方向とに沿って配列される複数の半導体素子１２を形成すること（Ｓ１１）を備える。ウェハ１１の材料は、特に制限はないが、例えば、リン化インジウム（ＩｎＰ）であってもよい。特定的には、第２の方向は、第１の方向に直交してもよい。第１の方向は、分割基準線１４に平行であってもよい。本実施の形態では、複数の半導体素子１２が、ウェハ１１の劈開線１５に対して、ウェハ１１の主面１１ｍ（図７を参照）内の方位角の方向に傾いて形成されている。

　本明細書において、劈開線１５は、ウェハ１１の劈開面１１ｓ（図７を参照）とウェハ１１の主面１１ｍとの交線を意味する。ウェハ１１の劈開面１１ｓは、劈開性を有するウェハ１１の結晶面を意味する。本明細書において、分割基準線１４は、ウェハ１１を分割する基準となる線を意味する。

　複数の半導体素子１２は、例えば、半導体層、絶縁層及び電極を含んでいる。例えば、スパッタ法、真空蒸着法または化学気相成長（ＣＶＤ）法などを用いて、ウェハ１１の主面１１ｍ上に半導体層、絶縁層及び電極が堆積されて、複数の半導体素子１２が形成されてもよい。本実施の形態では、半導体素子１２は、発光ダイオードまたは半導体レーザであり、活性領域１３を含んでいる。複数の半導体素子１２を分割することによって得られる複数の半導体素子１２の各々の活性領域１３から、光が放射される。本実施の形態では、活性領域１３が延在する方向は、劈開線１５に対して、ウェハ１１の主面１１ｍ（図７を参照）内の方位角の方向に傾いて形成されている。半導体素子１２は、発光ダイオードまたは半導体レーザに限られず、例えば、縦型構造または横型構造を有するトランジスタであってもよい。

　図１から図３を参照して、本実施の形態に係る半導体素子１２の製造方法は、ウェハ１１の主面１１ｍの第１の領域における複数の半導体素子１２の間に、複数の劈開溝群２０を形成すること（Ｓ１２）と、第１の領域とは異なるウェハ１１の主面１１ｍ（図７を参照）の第２の領域に劈開起点部１８を形成すること（Ｓ１３）とを備える。複数の劈開溝群２０及び劈開起点部１８は、分割基準線１４上に配置される。複数の半導体素子１２のうち、第１の方向及び第２の方向において互いに隣り合う４つの半導体素子１２に対して、複数の劈開溝群２０の少なくとも１つが配置される。複数の劈開溝群２０は、各々、分割基準線１４上に配置される複数の劈開溝２１，２２，２３を含む。

　１本の分割基準線１４に対して、複数の劈開溝群２０が配置されている。分割基準線１４は、第２の方向において互いに隣り合う２つの半導体素子１２の間に位置している。

　図２、図８及び図９を参照して、複数の劈開溝群２０のうち第１の方向において互いに隣り合う２つの劈開溝群２０は、活性領域１３に対して対称に配置されている。具体的には、活性領域１３に対して劈開起点部１８側に位置する劈開溝群２０と活性領域１３との間の第１の距離ｄ₁は、活性領域１３に対して劈開起点部１８側とは反対側に位置する劈開溝群２０と活性領域１３との間の第２の距離ｄ₂に等しい。第１の距離ｄ₁は、活性領域１３に対して劈開起点部１８側に位置する劈開溝群２０と活性領域１３の中心線との間の距離として定義される。第２の距離ｄ₂は、活性領域１３に対して劈開起点部１８側とは反対側に位置する劈開溝群２０と活性領域１３の中心線との間の距離として定義される。

　本実施の形態では、複数の劈開溝群２０は活性領域１３に接しないように形成されている。複数の劈開溝２１，２２，２３は、劈開線１５に対して、ウェハ１１の主面１１ｍ内において方位角の方向に傾いて形成されている。複数の劈開溝２１，２２，２３が配列される方向は、活性領域１３が延在する方向に直交している。

　複数の劈開溝群２０を形成すること（Ｓ１２）と、劈開起点部１８を形成すること（Ｓ１３）とは、いずれを先に行ってもよいし、両者を同時に行ってもよい。複数の劈開溝群２０を形成すること（Ｓ１２）と、劈開起点部１８を形成すること（Ｓ１３）とは、素子分離線１６ｓに沿って配置される半導体素子１２の素子分離溝（図示せず）を形成することと同時に行われてもよい。これにより、半導体素子１２の製造時間が短縮され得る。素子分離線１６ｓは、第１の方向において互いに隣り合う２つの半導体素子１２の間に位置している。

　複数の劈開溝群２０を形成することは、ウェハ１１をエッチングすることを含んでもよい。劈開起点部１８を形成することは、劈開起点溝（１８）を形成することを含んでもよい。劈開起点部１８は劈開起点溝（１８）であってもよい。劈開起点部１８が劈開起点溝（１８）である場合、劈開起点部１８を形成することは、ウェハ１１をエッチングすることを含んでもよい。複数の劈開溝群２０及び劈開起点溝（１８）は、共通の工程で形成されてもよい。複数の劈開溝群２０及び劈開起点溝（１８）が共通の工程で形成されることは、複数の劈開溝群２０が形成される工程において劈開起点溝（１８）も形成されることを意味する。複数の劈開溝群２０の各々に含まれる複数の劈開溝２１，２２，２３は、例えば、１０μｍの深さを有する。

　具体的には、複数の劈開溝群２０及び劈開起点溝（１８）は、フォトリソグラフィ工程によって形成された開口部を有するマスクを用いて、ウェハ１１をエッチングすることによって、形成されてもよい。例えば、複数の半導体素子１２が形成されたウェハ１１の主面１１ｍ上に、スパッタ法またはプラズマＣＶＤ法などによって、二酸化珪素（ＳｉＯ₂）膜が形成される。ＳｉＯ₂膜の上にレジストが形成される。フォトリソグラフィ工程を用いて、レジストに開口部が形成される。

　開口部が形成されたレジストを用いて、ＳｉＯ₂膜をドライエッチングして、ＳｉＯ₂膜に開口部が形成される。ＳｉＯ₂膜をドライエッチングする際に、エッチングガスとして、炭素、水素、フッ素等の元素を含む化合物からなるガスが使用されてもよい。開口部が形成されたＳｉＯ₂膜をマスクとして用いて、ウェハ１１をエッチングする。このウェハ１１のエッチングは、例えば、誘導結合型プラズマ反応性イオンエッチング（ＩＣＰ－ＲＩＥ）のようなドライエッチングであってもよいし、塩酸系のエッチャントを用いたウェットエッチングであってもよい。こうして、複数の劈開溝群２０及び劈開起点溝（１８）は、共通のエッチング工程でウェハ１１に形成されてもよい。

　本実施の形態の半導体素子１２の製造方法において、複数の劈開溝群２０を形成することは、ウェハ１１の主面１１ｍを平面視したときに、互いに等しい底面の面積を有する複数の劈開溝２１，２２，２３を形成することを含んでもよい。ウェハ１１の主面を平面視したときに、複数の劈開溝２１，２２，２３は互いに等しい底面の面積を有するため、ウェハ１１をエッチングして複数の劈開溝２１，２２，２３を形成する際に使用されるマスクの開口の面積が同じである。劈開溝群２０に含まれる複数の劈開溝２１，２２，２３を同時に形成する場合に、複数の劈開溝２１，２２，２３が互いに異なる深さを有することが抑制され得る。本実施の形態の半導体素子１２の製造方法によれば、複数の劈開溝２１，２２，２３による分割基準線１４に向けた分割線１６の補正の精度がさらに向上され、分割基準線１４から大幅にずれてウェハ１１が劈開されることがさらに抑制され得る。

　これに対し、マスクの開口面積が異なれば、互いに異なる深さを有する複数の劈開溝が形成される。劈開溝の深さが相対的に深ければ、相対的に深い劈開溝においてウェハ１１が割れやすくなる。劈開溝の深さが相対的に浅ければ、相対的に浅い劈開溝が分割線１６を補正することが困難になる。

　本明細書において、分割線１６は、分割面とウェハ１１の主面１１ｍとの交線を意味する。本明細書において、分割面は、ウェハ１１を劈開するときに、実際にウェハ１１が分割される面を意味する。

　本実施の形態では、複数の劈開溝群２０は、各々、３つの劈開溝２１，２２，２３を含んでいる。複数の劈開溝群２０は、各々、２つの劈開溝を含んでもよいし、４つ以上の劈開溝を含んでもよい。劈開溝２２は、劈開溝２１に対して、劈開起点部１８側とは反対側（終点Ｆ側）に、間隔２０Ｇを空けて配置されている。劈開溝２３は、劈開溝２２に対して、劈開起点部１８側とは反対側（終点Ｆ側）に、間隔２０Ｇを空けて配置されている。劈開溝２１と劈開溝２２との間の間隔は、劈開溝２２と劈開溝２３との間の間隔に等しくてもよいし、異なってもよい。互いに隣り合う複数の劈開溝２１，２２，２３の間の間隔２０Ｇが大きくなると、劈開溝２１，２２，２３の数が減少する。そのため、例えば、ウェハ１１がＩｎＰの材料からなる場合、互いに隣り合う複数の劈開溝２１，２２，２３の間の間隔２０Ｇは、１００μｍ以下が好ましい。

　ウェハ１１の主面１１ｍを平面視した時に、３つの劈開溝２１，２２，２３は、各々、分割基準線１４に沿う方向に細長い形状を有してもよい。劈開溝２１は、分割基準線１４に沿う方向に溝長２１Ｌを有し、分割基準線１４に直交する方向に溝幅２１Ｗを有する。劈開溝２２は、分割基準線１４に沿う方向に溝長２２Ｌを有し、分割基準線１４に直交する方向に溝幅２２Ｗを有する。劈開溝２３は、分割基準線１４に沿う方向に溝長２３Ｌを有し、分割基準線１４に直交する方向に溝幅２３Ｗを有する。劈開溝２１の溝幅２１Ｗの中心、劈開溝２２の溝幅２２Ｗの中心及び劈開溝２３の溝幅２３Ｗの中心は、分割基準線１４上に位置してもよい。劈開溝２１、劈開溝２２及び劈開溝２３は、互いに同じ形状を有してもよいし、互いに異なる形状を有してもよい。溝長２１Ｌ、溝長２２Ｌ及び溝長２３Ｌは互いに等しくてもよいし、互いに異なってもよい。溝幅２１Ｗ、溝幅２２Ｗ及び溝幅２３Ｗは互いに等しくてもよいし、互いに異なってもよい。

　例えば、ウェハ１１がＩｎＰの材料からなる場合、複数の劈開溝２１，２２，２３は、各々、５μｍ以上１００μｍ以下、好ましくは、１０μｍ以上５０μｍ以下の溝長（２１Ｌ，２２Ｌ，２３Ｌ）を有してもよい。複数の劈開溝２１，２２，２３の溝長（２１Ｌ，２２Ｌ，２３Ｌ）が小さくなると、劈開溝２１，２２，２３の深さが小さくなる。劈開溝２１，２２，２３の溝長（２１Ｌ，２２Ｌ，２３Ｌ）及び深さが小さくなると、複数の劈開溝２１，２２，２３によって、分割線１６を分割基準線１４に近づけることが困難になる。そのため、複数の劈開溝２１，２２，２３は、各々、５μｍ以上の溝長（２１Ｌ，２２Ｌ，２３Ｌ）を有することが好ましい。複数の劈開溝２１，２２，２３の溝長（２１Ｌ，２２Ｌ，２３Ｌ）が大きくなると、複数の劈開溝２１，２２，２３の数が減少する。複数の劈開溝２１，２２，２３の数が減少すると、分割線１６を分割基準線１４に近づけることが困難になる。そのため、複数の劈開溝２１，２２，２３は、各々、１００μｍ以下の溝長（２１Ｌ，２２Ｌ，２３Ｌ）を有することが好ましい。

　例えば、ウェハ１１がＩｎＰの材料からなる場合、複数の劈開溝２１，２２，２３は、各々、１μｍ以上２０μｍ以下、好ましくは、５μｍ以上１５μｍ以下の溝幅（２１Ｗ，２２Ｗ，２３Ｗ）を有してもよい。複数の劈開溝２１，２２，２３の溝幅（２１Ｗ，２２Ｗ，２３Ｗ）が小さくなると、劈開溝２１，２２，２３の深さが小さくなる。劈開溝２１，２２，２３の溝幅（２１Ｗ，２２Ｗ，２３Ｗ）及び深さが小さくなると、複数の劈開溝２１，２２，２３によって、分割線１６を分割基準線１４に近づけることが困難になる。そのため、複数の劈開溝２１，２２，２３は、各々、１μｍ以上の溝幅（２１Ｗ，２２Ｗ，２３Ｗ）を有することが好ましい。複数の劈開溝２１，２２，２３の溝幅（２１Ｗ，２２Ｗ，２３Ｗ）が大きくなると、複数の劈開溝２１，２２，２３の溝幅（２１Ｗ，２２Ｗ，２３Ｗ）の端部が分割基準線１４から遠く離れ、複数の劈開溝２１，２２，２３によって、分割線１６を分割基準線１４に近づけることが困難になる。そのため、複数の劈開溝２１，２２，２３は、各々、２０μｍ以下の溝幅（２１Ｗ，２２Ｗ，２３Ｗ）を有することが好ましい。

　複数の劈開溝２１，２２，２３は、図４及び図５に示されるように、分割基準線１４に直交する断面において、Ｖ字の形状を有してもよい。図４及び図５に示されるように、複数の劈開溝２１，２２，２３の底面は、分割基準線１４に直交する断面において、Ｖ字の形状を有してもよい。Ｖ字の形状を有する複数の劈開溝２１，２２，２３は、例えば、ウェハ１１をウェットエッチングすることによって形成され得る。図６に示されるように、複数の劈開溝２１，２２，２３は、分割基準線１４に直交する断面において、矩形の形状を有してもよい。図６に示されるように、複数の劈開溝２１，２２，２３の底面は、分割基準線１４に直交する断面において、平坦であってもよい。

　図４及び図５に示されるようなＶ字の形状を有する複数の劈開溝２１，２２，２３が形成されたウェハ１１を劈開するとき、複数の劈開溝２１，２２，２３のＶ字溝の先端に応力が集中する。そのため、Ｖ字の形状を有する複数の劈開溝２１，２２，２３の溝幅（２１Ｗ，２２Ｗ，２３Ｗ）の中心で、ウェハ１１が劈開されやすい。Ｖ字の形状を有する複数の劈開溝２１，２２，２３は、より高い精度で、分割線１６を分割基準線１４に近づけることができる。

　本実施の形態に係る半導体素子１２の製造方法は、ウェハ１１を研削加工することをさらに備えてもよい。本実施の形態に係る半導体素子１２の製造方法は、ウェハ１１の主面１１ｍと反対側のウェハ１１の裏面に裏面電極を形成することをさらに備えてもよい。

　図１及び図７から図９を参照して、本実施の形態に係る半導体素子１２の製造方法は、ウェハ１１を劈開して、複数の半導体素子１２を互いに分離すること（Ｓ１４）を備える。具体的には、ウェハ１１の裏側からブレード１９を押し当てて、ウェハ１１に荷重を加える。ウェハ１１は、劈開起点部１８から劈開線１５に沿って劈開される。例えば、ウェハ１１が（１００）面の主面１１ｍを有するとき、劈開面１１ｓは（０－１－１）面であり、ウェハ１１は、劈開起点部１８から、［０１－１］方向または［０－１１］方向に向かって劈開される。図２及び図７に示されるように、ウェハ１１は、黒丸で示される起点Ｓから白丸で示される終点Ｆに向かって、分割基準線１４に沿って劈開される。本実施の形態では、起点Ｓ及び終点Ｆは、分割基準線１４上に位置している。ウェハ１１は、劈開起点部１８から、ウェハ１１の主面１１ｍに沿う方向とウェハ１１の主面１１ｍに直交するウェハ１１の厚さ方向とに劈開される。

　本実施の形態では、ウェハ１１の主面１１ｍ内において、複数の半導体素子１２及び複数の劈開溝２１，２２，２３が、ウェハ１１の劈開線１５に対して、ウェハ１１の主面１１ｍ内の方位角の方向に傾いて形成されている。図８を参照して、複数の劈開溝２１，２２，２３の配列方向である分割基準線１４は、劈開線１５に対して、方位角θだけずれている。劈開線１５は、後に述べる溝無し分割線１７に平行である。ウェハ１１は、劈開起点部１８から、分割基準線１４に対して方位角θがだけ傾いた劈開線１５に沿って分割される。ウェハ１１の主面１１ｍ内の方位角の方向における劈開線１５に対する分割基準線１４の傾きは、例えば、ウェハ１１のオリフラの角度ずれ、及び、フォトリソグラフィ工程における複数の半導体素子１２のパターンずれなどに起因して発生する。

　本実施の形態では、複数の半導体素子１２の間に、複数の劈開溝群２０が形成されている。複数の劈開溝群２０は、各々、分割基準線１４上に配置される複数の劈開溝２１，２２，２３を含んでいる。複数の劈開溝２１，２２，２３内にはウェハ１１が存在しないのに対し、複数の劈開溝２１，２２，２３の周りには、ウェハ１１が存在する。そのため、複数の劈開溝２１，２２，２３の各々のエッジ部分、すなわちウェハ１１のうち複数の劈開溝２１，２２，２３の各々に面する部分に、応力が発生する。

　劈開起点部１８側とは反対側（終点Ｆ側）の複数の劈開溝２１，２２，２３の第１端部と劈開起点部１８側（起点Ｓ側）の複数の劈開溝２１，２２，２３の第２端部とにおいて、この応力の方向は、分割基準線１４に対して直交する。この応力によって、複数の劈開溝２１，２２，２３の第１端部において、分割基準線１４に対して方位角θがだけ傾いた分割線１６は、分割基準線１４に近づくように補正される。この応力によって、複数の劈開溝２１，２２，２３の第１端部において、分割線１６は、分割基準線１４に向けて補正される。

　図９に示されるように、複数の劈開溝２１，２２，２３が分割線１６を分割基準線１４に向けて補正するときに、分割線１６及び分割面に段差２５が形成される。この段差２５は、複数の劈開溝２１，２２，２３から、劈開起点部１８側から劈開起点部１８とは反対側に向かう方向（起点Ｓから終点Ｆに向かう方向）と、ウェハ１１の主面１１ｍからウェハ１１の裏面に向かう方向とに延在している。段差２５の大きさが、複数の劈開溝２１，２２，２３の各々における分割線１６及び分割面の補正量に相当する。

　図１０を参照して、劈開溝群２０による分割線１６の補正の効果を説明する。図１０の横軸の位置ｘは、分割基準線１４に沿う方向におけるウェハ１１内の位置を表す。劈開起点部１８に最も近い半導体素子１２の劈開起点部１８側の位置ｘが、０μｍと定義される。劈開起点部１８から最も離れた半導体素子１２の劈開起点部１８側とは反対側の位置ｘは、例えば、１４０００μｍであってもよい。図１０の縦軸の分割線１６の位置ｙは、位置ｘにおける、分割基準線１４からの分割線１６のずれの大きさ（分割基準線１４と分割線１６との間の距離）を表す。

　分割基準線１４は、劈開線１５に対して方位角θがだけ傾いている。そのため、複数の劈開溝２１，２２，２３が形成されない比較例１では、図８に示される溝無し分割線１７に示されるように、劈開起点部１８から離れるにつれて、分割線１６が分割基準線１４から大きくずれる。比較例２では、第１の方向及び第２の方向において互いに隣り合う４つの半導体素子１２に対して１つの劈開溝が形成されている。比較例２の劈開溝は、分割線１６が分割基準線１４に十分に近づくように、分割線１６を補正することができない。

　これに対し、本実施の形態では、第１の方向及び第２の方向において互いに隣り合う４つの半導体素子１２に対して１つの劈開溝群２０が形成されている。複数の劈開溝群２０は、各々、３つの複数の劈開溝２１，２２，２３を含んでいる。本実施の形態における、劈開起点部１８から最も離れた半導体素子１２における分割線１６の位置ｙは、比較例１の三分の一以下に減少している。本実施の形態によれば、複数の半導体素子１２の間の複数の劈開溝２１，２２，２３を含む劈開溝群２０によって、分割線１６が分割基準線１４に十分近づくように、分割線１６は補正され得る。

　本実施の形態の変形例では、複数の劈開溝群は、各々、２つの劈開溝（例えば、図３６及び図３７に示される劈開溝群２０ｊ）を含んでいる。本実施の形態の変形例における、劈開起点部１８から最も離れた半導体素子１２における分割線１６の位置ｙは、比較例１の三分の一以下に減少している。本実施の形態の変形例においても、複数の半導体素子１２の間の２つの劈開溝を含む劈開溝群によって、分割線１６が分割基準線１４に十分近づくように、分割線１６は補正され得る。

　ウェハ１１を劈開して、複数の半導体素子１２を互いに分離すること（Ｓ１４）は、素子分離溝が配置されている素子分離線１６ｓに沿って複数の半導体素子１２を互いに分離することを含んでもよい。

　本実施の形態の半導体素子１２の製造方法の効果を説明する。
　本実施の形態の半導体素子１２の製造方法は、ウェハ１１の主面１１ｍの第１の領域に、第１の方向と第１の方向に交差する第２の方向とに沿って配列される複数の半導体素子１２を形成すること（Ｓ１１）を備える。本実施の形態の半導体素子１２の製造方法は、ウェハ１１の主面１１ｍの第１の領域における複数の半導体素子１２の間に、複数の劈開溝群２０を形成すること（Ｓ１２）と、第１の領域とは異なるウェハ１１の主面１１ｍの第２の領域に劈開起点部１８を形成すること（Ｓ１３）とを備える。本実施の形態の半導体素子１２の製造方法は、分割基準線１４に沿ってウェハ１１を劈開して、複数の半導体素子１２を互いに分離すること（Ｓ１４）を備える。複数の劈開溝群２０及び劈開起点部１８は、分割基準線１４上に配置される。複数の半導体素子１２のうち、第１の方向及び第２の方向において互いに隣り合う４つの半導体素子１２に対して、複数の劈開溝群２０の少なくとも１つが配置される。複数の劈開溝群２０は、各々、分割基準線１４上に配置される複数の劈開溝２１，２２，２３を含む。

　本実施の形態の半導体素子１２の製造方法によれば、分割基準線１４がウェハ１１の劈開線１５に対してウェハ１１の主面１１ｍ内の方位角の方向に傾いていても、複数の半導体素子１２の間に形成される複数の劈開溝群２０の各々に含まれる複数の劈開溝２１，２２，２３は、分割線１６が分割基準線１４に十分近づくように、分割線１６を補正することができる。複数の劈開溝２１，２２，２３を含む複数の劈開溝群２０は、分割基準線１４から大きくずれた位置でウェハ１１が分割されることを防ぐことができる。本実施の形態の半導体素子１２の製造方法は、半導体素子１２の製造歩留りを向上させることができる。

　本実施の形態の半導体素子１２の製造方法では、複数の劈開溝２１，２２，２３は、分割基準線１４に直交する断面において、Ｖ字の形状を有してもよい。ウェハ１１を劈開するとき、複数の劈開溝２１，２２，２３のＶ字溝の先端に応力が集中する。Ｖ字の形状を有する複数の劈開溝２１，２２，２３の溝幅（２１Ｗ，２２Ｗ，２３Ｗ）の中心で、ウェハ１１が劈開されやすい。Ｖ字の形状を有する複数の劈開溝２１，２２，２３は、より高い精度で、分割線１６を分割基準線１４に近づけることができる。

　本実施の形態の半導体素子１２の製造方法において、劈開起点部１８を形成することは、ウェハ１１をエッチングすることによって劈開起点溝（１８）を形成することを含んでもよい。劈開起点溝（１８）をエッチングによって形成することは、劈開起点溝（１８）の周囲にクラックが形成されることを抑制する。本実施の形態の半導体素子１２の製造方法によれば、このクラックのために分割基準線が１４から大きくずれた位置でウェハ１１が劈開されることが抑制されて、ウェハ１１が、分割基準線１４に沿って劈開され得る。これに対し、劈開起点溝（１８）がスクライブによってウェハ１１に形成されると、劈開起点溝（１８）の周囲に、様々な方向に延びるクラックが形成される。このクラックによって、分割基準線１４から大きくずれた位置でウェハ１１は劈開され得る。

　本実施の形態の半導体素子１２の製造方法において、複数の劈開溝群２０及び劈開起点溝（１８）は共通の工程で形成されてもよい。本実施の形態の半導体素子１２の製造方法によれば、半導体素子１２の製造工程の数を減少させることができ、半導体素子１２を効率的に製造することができる。

　本実施の形態の半導体素子１２の製造方法において、複数の劈開溝群２０を形成することは、ウェハ１１の主面１１ｍを平面視したときに、互いに等しい底面の面積を有する複数の劈開溝２１，２２，２３を形成することを含んでもよい。複数の劈開溝２１，２２，２３は互いに等しい底面の面積を有するため、複数の劈開溝２１，２２，２３が互いに異なる深さを有することが抑制され得る。本実施の形態の半導体素子１２の製造方法によれば、複数の劈開溝２１，２２，２３による分割基準線１４に向けた分割線１６の補正の精度がさらに向上され、分割基準線１４から大幅にずれてウェハ１１が劈開されることがさらに抑制され得る。

　実施の形態２．
　図１１及び図１２を参照して、実施の形態２に係る半導体素子１２の製造方法を説明する。本実施の形態の半導体素子１２の製造方法は、基本的には、実施の形態１の半導体素子１２の製造方法と同様の工程を備え、同様の効果を奏するが、主に以下の点で異なる。

　複数の半導体素子１２は活性領域１３を含む。複数の劈開溝群２０ａは、活性領域１３に隣り合いかつ活性領域１３に対して劈開起点部１８側に位置する第１劈開溝群２０ａ１と、活性領域１３に隣り合いかつ活性領域１３に対して劈開起点部１８側とは反対側に位置する第２劈開溝群２０ａ２とを含む。第１劈開溝群２０ａ１及び第２劈開溝群２０ａ２は、各々、複数の劈開溝２１，２２，２３を含んでいる。複数の劈開溝群２０ａを形成することは、第１劈開溝群２０ａ１と活性領域１３との間の第１の距離ｄ₁が第２劈開溝群２０ａ２と活性領域１３との間の第２の距離ｄ₂よりも大きくなるように、複数の劈開溝群２０ａを形成することを含む。

　半導体素子１２が半導体レーザまたは発光ダイオードであるとき、段差２５は、半導体素子１２の発光効率を低下させる。本実施の形態の製造方法では、第１劈開溝群２０ａ１と活性領域１３との間の第１の距離ｄ₁は、第２劈開溝群２０ａ２と活性領域１３との間の第２の距離ｄ₂よりも大きい。そのため、本実施の形態の製造方法における段差２５と活性領域１３との距離ｄ₄（図１２を参照）は、実施の形態１の製造方法における段差２５と活性領域１３との距離ｄ₃（図９を参照）よりも大きい。本実施の形態の半導体素子１２の製造方法によれば、向上した発光効率を有する半導体素子１２が向上した製造歩留りで製造され得る。

　実施の形態３．
　図１３を参照して、実施の形態３に係る半導体素子１２の製造方法を説明する。本実施の形態の半導体素子１２の製造方法は、基本的には、実施の形態１の半導体素子１２の製造方法と同様の工程を備えるが、主に以下の点で異なる。

　本実施の形態の半導体素子１２の製造方法は、複数の劈開溝群２０ｂを形成することを含む。複数の劈開溝群２０ｂは、各々、複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）を含む。劈開起点部１８側とは反対側（終点Ｆ側）の複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）の第１端部は、劈開起点部１８側とは反対側（終点Ｆ側）に向かうにつれて先細となる形状を有する。本実施の形態の半導体素子１２の製造方法では、劈開起点部１８側（起点Ｓ側）の複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）の第２端部は、劈開起点部１８側（起点Ｓ側）に向かうにつれて先細となる形状を有してもよい。

　本実施の形態における複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）は、分割基準線１４に直交する断面において、図６に示されるような矩形の形状を有してもよい。複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）は、図４及び図５に示されるように、分割基準線１４に直交する断面において、Ｖ字の形状を有してもよい。

　本実施の形態の半導体素子１２の製造方法の効果を説明する。本実施の形態の半導体素子１２の製造方法の効果は、実施の形態１の半導体素子１２の製造方法と同様の効果に加えて、主に以下の効果を奏する。

　本実施の形態の半導体素子１２の製造方法では、劈開起点部１８側とは反対側（終点Ｆ側）の複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）の第１端部は、劈開起点部１８側とは反対側（終点Ｆ側）に向かうにつれて先細となる形状を有する。複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）の各々のエッジ部分、すなわちウェハ１１のうち複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）の各々に面する部分に、応力が発生する。この応力は、複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）の第１端部の先細の先端に集中する。

　ウェハ１１を劈開するとき、複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）の第１端部の先細の先端が位置する複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）の溝幅の中心で、ウェハ１１は劈開されやすい。複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）が、分割基準線１４に直交する断面において、図６に示されるような矩形の形状を有していても、複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）の第１端部において、分割基準線１４に対して方位角の方向に傾いた分割線１６は、より高い精度で分割基準線１４に近づくように補正され得る。こうして、複数の半導体素子１２が高い製造歩留りで製造され得る。

　本実施の形態の半導体素子１２の製造方法では、劈開起点部１８側の複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）の第２端部は、劈開起点部１８側に向かうにつれて先細となる形状を有してもよい。複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）の各々のエッジ部分、すなわちウェハ１１のうち複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）の各々に面する部分に、応力が発生する。この応力は、複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）の第２端部の先細の先端に集中する。

　ウェハ１１を劈開するとき、複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）の第２端部の先細の先端が位置する複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）の溝幅の中心で、ウェハ１１は劈開されやすい。複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）が、分割基準線１４に直交する断面において、図６に示されるような矩形の形状を有していても、複数の劈開溝（２１ｂ，２２ｂ，２３ｂ）の第２端部において、分割基準線１４に対して方位角の方向に傾いた分割線１６は、より高い精度で分割基準線１４に近づくように補正され得る。こうして、複数の半導体素子１２が高い製造歩留りで製造され得る。

　実施の形態４．
　図１４を参照して、実施の形態４に係る半導体素子１２の製造方法を説明する。本実施の形態の半導体素子１２の製造方法は、基本的には、実施の形態１の半導体素子１２の製造方法と同様の工程を備えるが、主に以下の点で異なる。

　本実施の形態の半導体素子１２の製造方法は、複数の劈開溝群２０ｃを形成することを含む。複数の劈開溝群２０ｃは、各々、複数の劈開溝（２１ｃ，２２ｃ，２３ｃ）を含む。複数の劈開溝（２１ｃ，２２ｃ，２３ｃ）は各々、互いに隣り合う第１の劈開溝と第２の劈開溝とを含む。第２の劈開溝は、第１の劈開溝に対して、劈開起点部１８側とは反対側（終点Ｆ側）に位置する。

　第２の劈開溝の第２の溝幅は、第１の劈開溝の第１の溝幅よりも狭い。例えば、劈開溝２１ｃ及び劈開溝２２ｃは、それぞれ、第１の劈開溝及び第２の劈開溝として見なされ得る。劈開溝２２の溝幅２２Ｗは、劈開溝２１の溝幅２１Ｗよりも狭い。例えば、劈開溝２２ｃ及び劈開溝２３ｃは、それぞれ、第１の劈開溝及び第２の劈開溝として見なされ得る。劈開溝２３の溝幅２３Ｗは、劈開溝２２の溝幅２２Ｗよりも狭い。特定的には、活性領域１３に隣り合いかつ活性領域１３に対して劈開起点部１８側（起点Ｓ側）に位置する劈開溝群２０ｃは、複数の劈開溝（２１ｃ，２２ｃ，２３ｃ）を含む。この活性領域１３に近づくにつれて、複数の劈開溝（２１ｃ，２２ｃ，２３ｃ）の溝幅（２１Ｗ，２２Ｗ，２３Ｗ）が次第に減少するように、劈開溝群２０ｃは構成されている。

　本実施の形態の半導体素子１２の製造方法では、複数の劈開溝（２１ｃ，２２ｃ，２３ｃ）は各々、互いに隣り合う第１の劈開溝と第２の劈開溝とを含む。第２の劈開溝は、第１の劈開溝に対して、劈開起点部１８側とは反対側（終点Ｆ側）に位置する。第２の劈開溝の第２の溝幅は、第１の劈開溝の第１の溝幅よりも狭い。そのため、第２の劈開溝は、第１の劈開溝よりも、分割線１６を分割基準線１４のより近くに補正することができる。複数の劈開溝群２０ｃの間において、分割基準線１４に対して方位角の方向に傾いた分割線１６は、より高い精度で分割基準線１４に近づくように補正され得る。

　実施の形態５．
　図１５から図２１及び図２３を参照して、実施の形態５に係る半導体素子１２の製造方法を説明する。

　図１５及び図１６を参照して、本実施の形態の半導体素子１２の製造方法は、ウェハ１１上において分割基準線１４を挟む一方の領域と他方の領域とにそれぞれ複数の半導体素子１２を形成すること（Ｓ１１）を備える。複数の半導体素子１２を形成すること（Ｓ１１）の後のウェハ１１を劈開すること（Ｓ１４）において、ウェハ１１は、分割基準線１４の矢印方向に向けて劈開される。ウェハ１１は、黒丸で示された起点Ｓから白丸で示された終点Ｆまで劈開される。本実施の形態では、起点Ｓ及び終点Ｆは、分割基準線１４上に位置している。本実施の形態では、分割基準線１４と劈開線１５とは互いに平行である。

　ウェハ１１の材料は、特に制限はないが、例えば、リン化インジウム（ＩｎＰ）であってもよい。複数の半導体素子１２は、行列状に配列されてもよい。複数の半導体素子１２は、例えば、半導体層、絶縁層及び電極を含んでいる。実施の形態１と同様の方法によって、ウェハ１１上に複数の半導体素子１２が形成されてもよい。本実施の形態では、複数の半導体素子１２の一対の側面は、分割基準線１４にほぼ平行に形成される。本実施の形態では、半導体素子１２は、発光ダイオードであり、活性領域１３を含んでいる。複数の半導体素子１２を分割することによって得られる複数の半導体素子１２の各々の活性領域１３から、光が放射される。本実施の形態では、活性領域１３が延在する方向は、分割基準線１４及び劈開線１５に直交している。半導体素子１２は、発光ダイオードに限られず、例えば、縦型構造または横型構造を有するトランジスタであってもよい。

　図１５から図１７を参照して、本実施の形態の半導体素子１２の製造方法は、ウェハ１１上に誘導溝群３０を形成すること（Ｓ２２）を備える。１本の分割基準線１４に対し、１つの誘導溝群３０が形成されてもよい。複数の誘導溝群３０を形成すること（Ｓ２２）は、半導体素子１２の素子分離溝（図示せず）を形成する工程と同時に行われてもよい。これにより、半導体素子１２の製造にかかる時間が短縮され得る。

　複数の誘導溝群３０の各々は、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）を含む。複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）は、第１の誘導溝３２と、第２の誘導溝３３と、誘導溝３１，３４，３５とを含む。第２の誘導溝３３は、第１の誘導溝３２から終点Ｆ側に離れて配置される。誘導溝３１は、第１の誘導溝３２から起点Ｓ側に離れて配置される。誘導溝３４は、第２の誘導溝３３から終点Ｆ側に離れて配置される。誘導溝３５は、誘導溝３４から終点Ｆ側に離れて配置される。第１の誘導溝３２と第２の誘導溝３３とは、分割基準線１４を挟む一方の領域と他方の領域とにわたって配置される。すなわち、第１の誘導溝３２は、一方の領域に第１の側面３２ｐを有し、他方の領域に、第３の側面３２ｑを有する。第２の誘導溝３３は、一方の領域に第２の側面３３ｐを有し、他方の領域に第４の側面３３ｑを有する。

　複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）は、各々、分割基準線１４に垂直な方向に溝幅Ｗ１を有し、分割基準線１４に平行な方向に溝長Ｗ２を有する。複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）は、分割基準線１４に沿って、互いに溝間隔３０Ｇを空けて配置されている。起点Ｓは、誘導溝群３０よりも劈開起点溝１８ｄ側に位置する。起点Ｓは、分割基準線１４に垂直な方向において、誘導溝３１の溝幅Ｗ１内に位置している。特定的には、起点Ｓは、分割基準線１４に垂直な方向において、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）の溝幅Ｗ１の中心に位置してもよい。

　溝ステップ間隔Ｓ１は、分割基準線１４に沿う誘導溝（例えば、第１の誘導溝３２）の側面のうち分割基準線１４から遠い方の側面（例えば、第１の側面３２ｐ）と分割基準線１４との間の距離と、分割基準線１４の方向に沿う隣の誘導溝（例えば、第２の誘導溝３３）の側面のうち分割基準線１４から遠い方の側面（例えば、第２の側面３３ｐ）と分割基準線１４との間の距離との差として定義される。具体的には、溝ステップ間隔Ｓ１は、第１の側面３２ｐと分割基準線１４との距離と、第２の側面３３ｐと分割基準線１４との距離との間の差として定義される。分割基準線１４に沿う側面は、分割基準線１４に厳密に平行な側面である必要はない。本実施の形態では、第１の誘導溝３２の第１の側面３２ｐと第３の側面３２ｑとは、分割基準線１４を挟む。分割基準線１４は、第１の誘導溝３２の幅方向の中心を通る。第２の誘導溝３３の第２の側面３３ｐと第４の側面３３ｑとは、分割基準線１４を挟む。分割基準線１４は、第２の誘導溝３３の幅方向の中心を通る。溝ステップ間隔Ｓ１は、隣り合う誘導溝の溝幅Ｗ１の差の半分である。

　例えば、ウェハ１１がＩｎＰの材料からなり、かつ、１００μｍの厚さを有する場合、溝ステップ間隔Ｓ１は約５μｍ以下であり、溝間隔３０Ｇは約１０μｍから約１００μｍであり、溝幅Ｗ１は約１０μｍから約１００μｍであり、誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）の深さは約５μｍ以上であることが好ましい。溝幅Ｗ１、溝長Ｗ２、溝間隔３０Ｇ及び溝ステップ間隔Ｓ１は、ウェハ１１の大きさ及び厚さ、並びに、ウェハ１１内に形成される複数の半導体素子１２の数などに応じて適宜定められ得る。

　第１の誘導溝３２の第１の側面３２ｐ及び第２の誘導溝３３の第２の側面３３ｐは、分割基準線１４を挟む一方の領域に位置している。第１の誘導溝３２の第１の側面３２ｐ及び第２の誘導溝３３の第２の側面３３ｐは、分割基準線１４に沿う側面である。第１の誘導溝３２の第１の側面３２ｐ及び第２の誘導溝３３の第２の側面３３ｐは、起点Ｓから終点Ｆに向かう方向に沿う側面である。本実施の形態では、起点Ｓは分割基準線１４上に位置するので、分割基準線１４に沿う側面は、起点Ｓから終点Ｆへ向かう方向に沿う側面である。

　第１の側面３２ｐに対向する第１の誘導溝３２の第３の側面３２ｑは、分割基準線１４を挟む他方の領域に位置している。第２の側面３３ｐに対向する第２の誘導溝３３の第４の側面３３ｑは、分割基準線１４を挟む他方の領域に位置している。第１の誘導溝３２の第３の側面３２ｑ及び第２の誘導溝３３の第４の側面３３ｑは、分割基準線１４に沿う側面である。第１の誘導溝３２の第１の側面３２ｐと第３の側面３２ｑとは、分割基準線１４を挟む。第２の誘導溝３３の第２の側面３３ｐと第４の側面３３ｑとは、分割基準線１４を挟む。

　図１７に示されるように、誘導溝群３０は、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）を含む。第１の誘導溝３２は、起点Ｓ側から２つ目（紙面上右から２つ目）の誘導溝であり、第２の誘導溝３３は、起点Ｓ側から３つ目の誘導溝であってもよい。終点Ｆ側から２つ目（紙面上左から２つ目）の誘導溝３４を第１の誘導溝とみなし、終点Ｆに最も近い（紙面上最も左）誘導溝３５を第２の誘導溝とみなしてもよい。起点Ｓに最も近い（紙面上最も右）誘導溝３１を第１の誘導溝とみなし、起点Ｓ側から２つ目（紙面上右から２つ目）の誘導溝（３２）を第２の誘導溝とみなしてもよい。互いに隣り合う誘導溝を第１の誘導溝及び第２の誘導溝とみなし、この２つの誘導溝が繰り返し配置されて、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）を含む誘導溝群３０が構成されてもよい。

　図１７及び図１８を参照して、起点Ｓに最も近い誘導溝３１（分割線１６が最初に接触する誘導溝であり、図１７では紙面上最も右の溝）の溝幅Ｗ１について説明する。本実施の形態では、起点Ｓに最も近い誘導溝の溝幅Ｗ１は、誘導溝群３０を形成しないでウェハ１１を劈開する比較例の半導体素子１２の製造方法における分割基準線１４から分割線１６までの最大距離の２倍より長ければよい。例えば、比較例の半導体素子１２の製造方法における分割基準線１４から分割線１６までの最大距離が約１５μｍ以下であるならば、図１７に示されるように分割基準線１４が誘導溝３１の溝幅Ｗ１の中心を通る場合、誘導溝３１の溝幅Ｗ１は約３０μｍ以上あればよい。

　複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）は、フォトリソグラフィ工程によって形成された開口部を有するマスクを用いて、ウェハ１１をエッチングすることによって、形成されてもよい。具体的には、ウェハ１１上にスパッタ法やプラズマ化学気相成長（ＣＶＤ）法等によって、二酸化珪素（ＳｉＯ₂）膜が形成される。ＳｉＯ₂膜の上にレジストが形成される。フォトリソグラフィ工程を用いて、レジストに開口部が形成される。開口部が形成されたレジストを用いて、ＳｉＯ₂膜をドライエッチングして、ＳｉＯ₂膜に開口部が形成される。ドライエッチングを行う際は、炭素、水素、フッ素等の化合物からなるガスが使用されてもよい。開口部が形成されたＳｉＯ₂膜をマスクとして用いて、ウェハ１１をエッチングする。このウェハ１１のエッチングは、例えば、誘導結合型反応性イオンエッチング（ＩＣＰ－ＲＩＥ）のようなドライエッチングであってもよい。こうして、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）は、ウェハ１１をエッチングすることによって形成されてもよい。

　本実施の形態の半導体素子１２の製造方法において複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）を形成することは、ウェハ１１をドライエッチングした後に、さらにウェットエッチングを行うことを含んでもよい。ただし、ウェットエッチングは、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）を形成する前に既に形成されている複数の半導体素子１２の特性に影響を与えないように行われる必要がある。

　図１５及び図１６を参照して、本実施の形態の半導体素子１２の製造方法は、劈開起点溝１８ｄを形成すること（Ｓ２３）をさらに備えてもよい。劈開起点溝１８ｄは、誘導溝群３０の起点Ｓ側に形成される。劈開起点溝１８ｄは、例えば、ダイヤモンドのような硬質材料からなる針を用いて、分割基準線１４に沿ってウェハ１１をスクライブすることによって形成される。誘導溝群３０を形成すること（Ｓ２２）と劈開起点溝１８ｄを形成すること（Ｓ２３）とは、いずれが先に行われてもよい。

　本実施の形態の半導体素子１２の製造方法は、誘導溝群３０を形成すること（Ｓ２２）と劈開起点溝１８ｄを形成すること（Ｓ２３）との後に、ウェハ１１を所定の厚みに研削加工することをさらに備えてもよい。複数の半導体素子１２が裏面電極を必要とする場合は、本実施の形態の半導体素子１２の製造方法は、ウェハ１１の裏面に裏面電極を形成することをさらに備えてもよい。

　図１５から図２１を参照して、本実施の形態の半導体素子１２の製造方法は、ウェハ１１を劈開して、複数の半導体素子１２を互いに分離すること（Ｓ１４）をさらに備える。具体的には、図１８に示されるように、ウェハ１１の裏側からブレード１９を押し当てて、ウェハ１１に荷重を加える。ウェハ１１は、劈開起点溝１８ｄから劈開線１５に沿って劈開される。図１６及び図１７に示されるように、ウェハ１１は、黒丸で示され起点Ｓから白丸で示される終点Ｆに向けて、分割基準線１４に沿って劈開される。図１８において、例えば、ウェハ１１が（１００）面の主面１１ｍを有するとき、劈開面１１ｓは（０－１－１）面であり、ウェハ１１は、劈開起点溝１８ｄから、［０１－１］又は［０－１１］方向に向かって劈開される。

　劈開起点溝１８ｄがスクライブによって形成されると、劈開起点溝１８ｄの周囲に、様々な方向に延びるクラックが形成される。複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）がなければ、このクラックのために分割基準線１４からずれた溝無し分割線１７（図１８を参照）に沿って、ウェハ１１は分割され得る。これに対し、本実施の形態の半導体素子１２の製造方法は、ウェハ１１上に複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）を含む誘導溝群３０を含む誘導溝群３０を形成すること（Ｓ２２）を備える。複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）を含む誘導溝群３０は、このクラックのために分割基準線１４からずれた分割線１６（図１８を参照）を、分割基準線１４に近づけるように補正する。

　図１９及び図２０を参照して、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）を含む誘導溝群３０による分割線１６の補正を詳しく説明する。分割線１６は、例えば、図１９に示されるように、劈開起点溝１８ｄから第１の誘導溝３２の第１の側面３２ｐ側へずれる。この場合、分割線１６は、分割基準線１４から数μｍから数１０μｍずれた位置で、分割基準線１４に平行な劈開線１５に沿って延びる。

　分割線１６は、起点Ｓに最も近い誘導溝３１（図１９では、紙面上最も右の誘導溝３１）に接触する。劈開方向（起点Ｓから終点Ｆへ向かう方向）に誘導溝３１に隣り合う誘導溝（第１の誘導溝３２）の内側に誘導溝３１における分割線１６の延長線が存在する場合、分割線１６は、誘導溝３１によって補正されない。誘導溝３１における分割線１６の延長線が第１の誘導溝３２の第１の側面３２ｐよりも分割基準線１４に近い場合、分割線１６は、誘導溝３１によって分割基準線１４の方向へ補正されない。具体的には、図１９に示されるように、誘導溝３１における分割線１６の延長線が距離ｄ₅だけ第１の誘導溝３２の内側に位置する場合、分割線１６は、誘導溝３１によって分割基準線１４の方向へ補正されない。

　誘導溝３１によって補正されなかった分割線１６は、第１の誘導溝３２に接触する。第１の誘導溝３２における分割線１６の延長線が、劈開方向に第１の誘導溝３２に隣り合う誘導溝（第２の誘導溝３３）の外側に存在する場合、分割線１６は、第１の誘導溝３２によって分割基準線１４に向けて補正される。第１の誘導溝３２における分割線１６の延長線が第２の誘導溝３３の第２の側面３３ｐよりも分割基準線１４から遠い場合、分割線１６は、第１の誘導溝３２によって分割基準線１４に向けて補正される。具体的には、図１９に示されるように、第１の誘導溝３２における分割線１６の延長線が距離ｄ₆だけ第２の誘導溝３３の外側に位置する場合、分割線１６は、第１の誘導溝３２の劈開方向側（終点Ｆ側）の端部において、分割基準線１４に向けて補正される。分割線１６は、第１の誘導溝３２と同様に、第２の誘導溝３３の劈開方向側（終点Ｆ側）の端部において、距離ｄ₇だけ分割基準線１４に向けて補正される。この補正が複数の誘導溝（例えば、第１の誘導溝３２、第２の誘導溝３３、誘導溝３４）繰り返されて、分割線１６は分割基準線１４に徐々に近づく。

　図２０に示されるように、誘導溝群３０は、１５個の誘導溝を有している。図２０及び図２１に示されるように、複数の誘導溝（例えば、第１の誘導溝３２、第２の誘導溝３３、誘導溝３４）の各々の劈開方向側（終点Ｆ側）の端部で分割線１６が補正されるときに、分割線１６及び分割面に段差Ｃ１，Ｃ２，Ｃ３が形成される。段差Ｃ１，Ｃ２，Ｃ３は、複数の誘導溝（例えば、第１の誘導溝３２、第２の誘導溝３３、誘導溝３４）から、劈開起点溝１８ｄ側から劈開起点溝１８ｄとは反対側に向かう方向（起点Ｓから終点Ｆに向かう方向）と、ウェハ１１の主面１１ｍからウェハ１１の裏面に向かう方向とに延在している。段差Ｃ１，Ｃ２，Ｃ３の各々の大きさは、複数の誘導溝（例えば、第１の誘導溝３２、第２の誘導溝３３、誘導溝３４）の各々における分割線１６及び分割面の補正量に相当する。段差Ｃ１，Ｃ２，Ｃ３は、ウェハ１１の主面１１ｍからウェハ１１の裏面まで形成されている。複数の誘導溝（例えば、第１の誘導溝３２、第２の誘導溝３３、誘導溝３４）によって、ウェハ１１の裏面においても、分割基準線１４からずれた分割面が補正されている。

　図２２を参照して、比較例の半導体素子１２の製造方法では、本実施の形態の誘導溝群３０に代えて、１つの分割基準線１４につき１つのテーパー溝４０がウェハ１１に形成されている。テーパー溝４０の溝幅が狭い側が、劈開方向側（終点Ｆ側）である。テーパー溝４０は、溝幅が終点Ｆに向かって収束する形状を有している。比較例の半導体素子１２の製造方法では、分割基準線１４からずれた分割線１６がテーパー溝４０に接触したとき、分割線１６は、テーパー溝４０の側面に沿ってわずかに補正される。しかしながら、分割線１６は、テーパー溝４０によって、テーパー溝４０の側面に沿って補正され続けることはない。

　これに対し、本実施の形態の半導体素子１２の製造方法では、１つの分割基準線１４につき複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）がウェハ１１に形成されている。複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）内にはウェハ１１が存在しないのに対し、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）の周りには、ウェハ１１が存在する。そのため、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）の各々のエッジ部分、すなわちウェハ１１のうち複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）の各々に面する部分に、応力が発生する。複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）の各々の起点Ｓ側の第１端部と終点Ｆ側の第２端部では、劈開方向だけでなく劈開方向に垂直な方向（すなわち誘導溝の幅方向）にも応力が発生する。

　この応力により、分割線１６は、複数の誘導溝（例えば、第１の誘導溝３２、第２の誘導溝３３、誘導溝３４，３５）の各々の劈開方向の第２端部で、分割基準線１４に向けて補正される。また、本実施の形態の半導体素子１２の製造方法では、１つの分割基準線１４に対して複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）がウェハ１１に形成されるため、分割基準線１４からずれた分割線１６は複数箇所で補正され得る。そのため、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）は、分割基準線１４に向けた分割線１６の補正の精度を向上させることができる。

　図２３を参照して、溝間隔３０Ｇは、できる限り広い方が好ましい。図２３の横軸は、分割線１６が複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）に接触する前の分割線１６と分割基準線１４との間の距離Ｄ₁［μｍ］を示す。図２３の縦軸は、分割線１６が複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）によって補正された後の分割線１６と分割基準線１４との間の距離Ｄ₂［μｍ］を示す。

　図２３に示されるように、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）の溝間隔３０Ｇを２０μｍとしたときの方が、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）の溝間隔３０Ｇを１０μｍとしたときよりも、距離Ｄ₂が０μｍに近づくことが分かる。この傾向は、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）に接触する前の分割線１６と分割基準線１４との間の距離Ｄ₁が大きい場合に、顕著である。例えば、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）の溝間隔３０Ｇを２０μｍとしたとき、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）を含む誘導溝群３０は、１４μｍの距離Ｄ₁を２μｍの距離Ｄ₂まで減少させることができる。複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）の溝間隔３０Ｇが２０μｍ以上であるとき、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）による分割基準線１４に向けた分割線１６の補正の効果が高い。

　他方、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）の溝間隔３０Ｇが大きすぎると、誘導溝の数が減少するため、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）による分割基準線１４に向けた分割線１６の補正の効果が、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）がない場合と同程度となってしまう。そのため、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）の溝間隔３０Ｇは、約十数μｍ以上約数百μｍ以下であることが好ましい。なお、図２３において、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）は、各々、２０μｍの溝長Ｗ２を有している。

　既に述べたように、本実施の形態の半導体素子１２の製造方法において複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）を含む誘導溝群３０を形成すること（Ｓ２２）は、ウェハ１１をドライエッチングした後に、さらにウェットエッチングを行うことを含んでもよい。ウェハ１１をウェットエッチングすると、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）の底面は、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）の溝幅の中心に向かって鋭角を有する逆三角形の断面形状を有する。逆三角形の断面形状を有する複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）は、分割線１６を、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）の溝幅の中心に向かって補正することができる。逆三角形の断面形状を有する複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）は、分割基準線１４からずれた分割線１６をさらに精度よく補正することができる。

　上記では、図１９に示されるように、分割線１６が劈開起点溝１８ｄから第１の誘導溝３２の第１の側面３２ｐの方向へずれる場合において、分割基準線１４に向けた分割線１６の補正について説明した。しかしながら、図１９とは逆に、分割線１６が劈開起点溝１８ｄから第１の誘導溝３２の第３の側面３２ｑの方向へずれる場合もある。この場合も、第１の誘導溝３２及び第２の誘導溝３３は、分割線１６を分割基準線１４に向けて補正する。すなわち、分割線１６が劈開起点溝１８ｄから第１の誘導溝３２の第３の側面３２ｑの方向へずれる場合、分割線１６は、起点Ｓに最も近い誘導溝３１では補正されない。分割線１６は、第１の誘導溝３２の第３の側面３２ｑの劈開方向（終点Ｆ側）の端部で、分割基準線１４に向けて補正される。分割線１６は、第２の誘導溝３３の第４の側面３３ｑの劈開方向（終点Ｆ側）の端部で、分割基準線１４に向けて補正される。

　本実施の形態の半導体素子１２の製造方法の効果を説明する。
　本実施の形態の半導体素子１２の製造方法では、ウェハ１１を劈開して、複数の半導体素子１２を互いに分離する際に、複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）は、分割線１６を分割基準線１４に向けて補正する。本実施の形態の半導体素子１２の製造方法は、分割基準線１４から大幅にずれてウェハ１１が劈開されることを抑制することができる。さらに、本実施の形態の半導体素子１２の製造方法では、分割線１６が、分割基準線１４及び劈開起点溝１８ｄから、分割基準線１４に沿う第１の誘導溝３２の一対の側面（第１の側面３２ｐと第３の側面３２ｑ）のいずれ側にずれても、分割線１６は、分割基準線１４に向けて補正され得る。

　複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）を形成することは、半導体素子１２の素子分離溝（図示せず）を形成する工程と同時に行われてもよい。これにより、半導体素子１２の製造時間が短縮され得る。

　実施の形態６．
　図２４を参照して、実施の形態６に係る半導体素子１２の製造方法を説明する。本実施の形態の半導体素子１２の製造方法は、基本的には、実施の形態５の半導体素子１２の製造方法と同様の工程を備えるが、主に以下の点で異なる。本実施の形態は、実施の形態５とは、誘導溝群３０ａに含まれる複数の誘導溝（第１の誘導溝３２ａ，第２の誘導溝３３ａ，誘導溝３１ａ，３４ａ，３５ａ）の配置、特に、分割基準線１４に対する複数の誘導溝（第１の誘導溝３２ａ，第２の誘導溝３３ａ，誘導溝３１ａ，３４ａ，３５ａ）の位置が異なる。

　本実施の形態の半導体素子１２の製造方法において、ウェハ１１に形成される誘導溝群３０ａに含まれる複数の誘導溝（第１の誘導溝３２ａ，第２の誘導溝３３ａ，誘導溝３１ａ，３４ａ，３５ａ）の側面の一つは、分割基準線１４上に位置している。具体的には、第１の誘導溝３２ａの第３の側面３２ｑと第２の誘導溝３３ａの第４の側面３３ｑとは、分割基準線１４上に位置している。分割基準線１４に沿う複数の誘導溝（例えば第１の誘導溝３２ａ）の側面のうち、分割基準線１４から遠い方の側面（例えば、第１の側面３２ｐ）と分割基準線１４との間の距離と、分割基準線１４に沿う隣の誘導溝（例えば、第２の誘導溝３３）の側面のうち、分割基準線１４から遠い方の側面（例えば、第２の側面３３ｐ）と分割基準線１４との間の距離との差が、溝ステップ間隔Ｓ１として定義される。本実施の形態における溝ステップ間隔Ｓ１は、実施の形態５における溝ステップ間隔Ｓ１の２倍となる。

　本実施の形態の半導体素子１２の製造方法の効果を説明する。本実施の形態の半導体素子１２の製造方法の効果は、実施の形態５の半導体素子１２の製造方法と同様の効果に加えて、主に以下の効果を奏する。

　分割線１６が起点Ｓから第１の誘導溝３２ａの第１の側面３２ｐの方向にずれた場合、本実施の形態の誘導溝群３０ａは、実施の形態５の誘導溝群３０と同様に、分割線１６を分割基準線１４に向けて補正する。本実施の形態の半導体素子１２の製造方法は、分割基準線１４から大幅にずれてウェハ１１が劈開されることを抑制できる。また、分割線１６が複数の誘導溝（第１の誘導溝３２ａ，第２の誘導溝３３ａ，誘導溝３１ａ，３４ａ，３５ａ）によって分割基準線１４に向けて補正されて、分割基準線１４上の複数の誘導溝（第１の誘導溝３２ａ，第２の誘導溝３３ａ，誘導溝３１ａ，３４ａ，３５ａ）の側面（例えば、第３の側面３２ｑ及び第４の側面３３ｑ）に接触した場合、分割線１６は、分割基準線１４上の複数の誘導溝（第１の誘導溝３２ａ，第２の誘導溝３３ａ，誘導溝３１ａ，３４ａ，３５ａ）の側面（例えば、第３の側面３２ｑ及び第４の側面３３ｑ）に沿って延びる。

　実施の形態７．
　図２５を参照して、実施の形態７に係る半導体素子１２の製造方法を説明する。本実施の形態の半導体素子１２の製造方法は、基本的には、実施の形態５の半導体素子１２の製造方法と同様の工程を備えるが、主に以下の点で異なる。

　ウェハ１１に形成される誘導溝群３０ｂに含まれる複数の誘導溝（第１の誘導溝３２ｂ，第２の誘導溝３３ｂ，誘導溝３１ｂ，３４ｂ，３５ｂ）の底面の面積は、互いに等しい。例えば、第１の誘導溝３２ｂの底面の面積は、第２の誘導溝３３ｂの底面の面積と同じである。起点Ｓに最も近い誘導溝３１ｂの分割基準線１４に沿う側面の一つは、分割基準線１４上に位置する。第１の誘導溝３２ｂの第３の側面３２ｑ及び第２の誘導溝３３ｂの第４の側面３３ｑは、分割基準線１４を挟む他方の領域に位置している。第２の誘導溝３３ｂよりも終点Ｆ側の誘導溝３４ｂ，３５ｂの分割基準線１４に沿う側面の一つは、分割基準線１４を挟む他方の領域に位置している。

　本実施の形態の半導体素子１２の製造方法における溝ステップ間隔Ｓ１は、ウェハ１１の大きさ及び厚さ、ウェハ１１内に形成される複数の半導体素子１２の数、溝幅Ｗ１、溝長Ｗ２並びに溝間隔３０Ｇなどによって適宜定められ得る。

　分割線１６が起点Ｓから第１の誘導溝３２ｂの第１の側面３２ｐの方向にずれた場合、本実施の形態の誘導溝群３０ｂは、実施の形態５の誘導溝群３０と同様に、分割線１６を分割基準線１４に向けて補正する。本実施の形態の半導体素子１２の製造方法は、分割基準線１４から大幅にずれてウェハ１１が劈開されることを抑制できる。また、分割線１６が複数の誘導溝（第１の誘導溝３２ｂ，第２の誘導溝３３ｂ，誘導溝３１ｂ，３４ｂ，３５ｂ）によって分割基準線１４に向けて補正されて、分割基準線１４に接触した場合、分割線１６は分割基準線１４に沿って延びる。

　本実施の形態の半導体素子１２の製造方法では、複数の誘導溝（第１の誘導溝３２ｂ，第２の誘導溝３３ｂ，誘導溝３１ｂ，３４ｂ，３５ｂ）は、互いに等しい底面の面積を有する。そのため、ウェハ１１をエッチングして複数の誘導溝（第１の誘導溝３２ｂ，第２の誘導溝３３ｂ，誘導溝３１ｂ，３４ｂ，３５ｂ）を形成する際に使用されるマスクの開口の面積が同じである。誘導溝群３０ｂに含まれる複数の誘導溝（第１の誘導溝３２ｂ，第２の誘導溝３３ｂ，誘導溝３１ｂ，３４ｂ，３５ｂ）を同時に形成する場合に、複数の誘導溝（第１の誘導溝３２ｂ，第２の誘導溝３３ｂ，誘導溝３１ｂ，３４ｂ，３５ｂ）が互いに異なる深さを有することが抑制される。本実施の形態の半導体素子１２の製造方法によれば、複数の誘導溝（第１の誘導溝３２ｂ，第２の誘導溝３３ｂ，誘導溝３１ｂ，３４ｂ，３５ｂ）による分割基準線１４に向けた分割線１６の補正の精度がさらに向上され、分割基準線１４から大幅にずれてウェハ１１が劈開されることがさらに抑制され得る。

　これに対し、マスクの開口面積が異なれば、互いに異なる深さを有する複数の誘導溝が形成される。誘導溝の深さが深ければウェハ１１が割れやすくなり、誘導溝の深さが浅ければ分割線１６が補正されにくくなる。

　実施の形態８．
　図２６を参照して、実施の形態８に係る半導体素子１２の製造方法を説明する。本実施の形態の半導体素子１２の製造方法は、基本的には、実施の形態５の半導体素子１２の製造方法と同様の工程を備えるが、主に以下の点で異なる。

　本実施の形態の半導体素子１２の製造方法は、実施の形態５の半導体素子１２の製造方法と、誘導溝群３０ｃに含まれる複数の誘導溝（第１の誘導溝３２ｃ，第２の誘導溝３３ｃ，誘導溝３１ｃ，３４ｃ，３５ｃ）の形状において異なる。実施の形態５の複数の誘導溝（第１の誘導溝３２，第２の誘導溝３３，誘導溝３１，３４，３５）は、ウェハ１１の主面１１ｍ（図１８を参照）を平面視したときに矩形の形状を有している。これに対し、本実施の形態の複数の誘導溝（第１の誘導溝３２ｃ，第２の誘導溝３３ｃ，誘導溝３１ｃ，３４ｃ，３５ｃ）は、ウェハ１１の主面１１ｍ（図１８を参照）を平面視したときに台形の形状を有している。

　第１の誘導溝３２ｃを例に挙げて、本実施の形態の複数の誘導溝（第１の誘導溝３２ｃ，第２の誘導溝３３ｃ，誘導溝３１ｃ，３４ｃ，３５ｃ）の形状を説明する。第１の側面３２ｐ及び第３の側面３２ｑは、分割基準線１４に沿う側面である。本実施の形態では、実施の形態５と同様に、分割基準線１４に沿う側面（例えば、第１の側面３２ｐ及び第３の側面３２ｑ）は、分割基準線１４に厳密に平行である必要はない。分割基準線１４に沿う側面は、分割基準線１４上に位置しなくてもよい。

　本実施の形態では、分割基準線１４に沿う側面は、複数の誘導溝（第１の誘導溝３２ｃ，第２の誘導溝３３ｃ，誘導溝３１ｃ，３４ｃ，３５ｃ）が有する側面のうち、分割基準線１４と成す角が鋭角となる側面である。第１の側面３２ｐと第３の側面３２ｑとを接続する側面のうち、起点Ｓに近い側面が第１の接続側面３２ｒであり、終点Ｆに近い側面が第２の接続側面３２ｓである。第１の側面３２ｐと第１の接続側面３２ｒとの間の第１の誘導溝３２ｃの角α₃₂は、４５度以上９０度未満の角度を有し、好ましくは８０度以上９０度未満の角度を有する。第３の側面３２ｑと第１の接続側面３２ｒとの間の第１の誘導溝３２ｃの角β₃₂は、４５度以上９０度未満の角度を有し、好ましくは８０度以上９０度未満の角度を有する。

　ウェハ１１の主面１１ｍ（図１８を参照）を平面視したとき、第１の接続側面３２ｒを示す線は、第２の接続側面３２ｓを示す線よりも長い。ウェハ１１の主面１１ｍ（図１８を参照）を平面視したとき、第１の誘導溝３２ｃは、第２の接続側面３２ｓを上底とし第１の接続側面３２ｒを下底とする台形の形状を有している。本実施の形態では、第１の誘導溝３２ｃの角α₃₂及び第１の誘導溝３２ｃの角β₃₂は４５度以上９０度未満の角度を有するため、分割基準線１４に沿う誘導溝（第１の誘導溝３２ｃ，第２の誘導溝３３ｃ，誘導溝３１ｃ，３４ｃ，３５ｃ）の側面（例えば、第１の側面３２ｐ、第２の側面３３ｐ、第３の側面３２ｑ及び第４の側面３３ｑ）は、分割基準線１４に対して約４５度以下の角度を有してもよい。

　本実施の形態においても、実施の形態５と同様に、第２の側面３３ｐと分割基準線１４との間の距離は、第１の側面３２ｐと分割基準線１４との間の距離よりも短い。本実施の形態では、第１の側面３２ｐ及び第２の側面３３ｐは、分割基準線１４に対して傾斜している。そのため、第２の側面３３ｐと分割基準線１４との間の距離と第１の側面３２ｐと分割基準線１４との間の距離とを比較するときは、第１の側面３２ｐの劈開方向（終点Ｆ側）における端部と分割基準線１４との間の距離と、第２の側面３３ｐの劈開方向とは逆方向（起点Ｓ側）における端部と分割基準線１４との間の距離とを比較する。

　溝幅Ｗ１は、ウェハ１１の主面１１ｍ（図１８を参照）を平面視したときに、分割基準線１４に沿う一対の側面を接続する一対の接続側面のうち起点Ｓに近い接続側面を示す線の長さとして定義される。例えば、第１の誘導溝３２ｃの溝幅Ｗ１は、ウェハ１１の主面１１ｍ（図１８を参照）を平面視したときに、第１の接続側面３２ｒを示す線の長さである。溝ステップ間隔Ｓ１は、第１の側面３２ｐの劈開方向（終点Ｆ側）における端部と分割基準線１４との間の距離と、第２の側面３３ｐの劈開方向とは逆方向（起点Ｓ側）における端部と分割基準線１４との間の距離との差として定義される。

　分割基準線１４を挟む一方の領域内において、分割基準線１４に沿う各誘導溝（第１の誘導溝３２ｃ，第２の誘導溝３３ｃ，誘導溝３１ｃ，３４ｃ，３５ｃ）の側面（例えば、第１の側面３２ｐ及び第２の側面３３ｐ）の分割基準線１４に対する傾きは、全て同じである。分割基準線１４を挟む他方の領域内において、分割基準線１４に沿う各誘導溝（第１の誘導溝３２ｃ，第２の誘導溝３３ｃ，誘導溝３１ｃ，３４ｃ，３５ｃ）の側面（例えば、第３の側面３２ｑ及び第４の側面３３ｑ）の分割基準線１４に対する傾きも、全て同じである。

　本実施の形態では、分割基準線１４から第１の側面３２ｐ及び第２の側面３３ｐの方向へずれた分割線１６は、実施の形態５と同様に複数の誘導溝（第１の誘導溝３２ｃ、第２の誘導溝３３ｃ、誘導溝３１ｃ，３４ｃ，３５ｃ）の終点Ｆ側の端部において分割基準線１４に向けて補正されるだけでなく、第１の側面３２ｐ及び第２の側面３３ｐに沿って分割基準線１４に向けて補正される。分割基準線１４から第３の側面３２ｑ及び第４の側面３３ｑの方向へずれた分割線１６は、実施の形態５と同様に複数の誘導溝（第１の誘導溝３２ｃ、第２の誘導溝３３ｃ、誘導溝３１ｃ，３４ｃ，３５ｃ）の各々の終点Ｆ側の端部において分割基準線１４に向けて補正されるだけでなく、第３の側面３２ｑ及び第４の側面３３ｑに沿って分割基準線１４に向けて補正される。

　本実施の形態の誘導溝群３０ｃは、複数の誘導溝（第１の誘導溝３２ｃ、第２の誘導溝３３ｃ、誘導溝３１ｃ，３４ｃ，３５ｃ）の終点Ｆ側の端部と第１の側面３２ｐと第２の側面３３ｐと第３の側面３２ｑと第４の側面３３ｑとにおいて、分割線１６を分割基準線１４に向けて補正する。本実施の形態の半導体素子１２の製造方法は、分割基準線１４から大幅にずれてウェハ１１が劈開されることを抑制できる。

　さらに、本実施の形態の半導体素子１２の製造方法では、分割基準線１４の方向に沿う各誘導溝（第１の誘導溝３２ｃ，第２の誘導溝３３ｃ，誘導溝３１ｃ，３４ｃ，３５ｃ）の一対の側面は、分割基準線１４を挟んでいる。そのため、分割線１６が、劈開起点溝１８ｄから、分割基準線１４に沿う第１の誘導溝３２ｃの一対の側面（第１の側面３２ｐと第３の側面３２ｑ）のどちら側にずれても、分割線１６は分割基準線１４に向けて補正され得る。すなわち、分割線１６が分割基準線１４から分割基準線１４を挟む一方の領域にずれたときは、分割線１６は第１の側面３２ｐ及び第２の側面３３ｐにより補正される。分割線１６が分割基準線１４から分割基準線１４を挟む他方の領域にずれたときは、分割線１６は第３の側面３２ｑ及び第４の側面３３ｑにより補正される。

　実施の形態９．
　図２７を参照して、実施の形態８に係る半導体素子１２の製造方法を説明する。本実施の形態の半導体素子１２の製造方法は、基本的には、実施の形態８の半導体素子１２の製造方法と同様の工程を備えるが、主に以下の点で異なる。本実施の形態は、実施の形態８と、分割基準線１４に対する誘導溝群３０ｄの位置が異なる。

　本実施の形態の半導体素子１２の製造方法では、ウェハ１１の主面１１ｍ（図１８を参照）を平面視したときに、誘導溝群３０ｄに含まれる複数の誘導溝（第１の誘導溝３２ｄ，第２の誘導溝３３ｄ，複数の誘導溝３１ｄ，３４ｄ，３５ｄ）は、台形の形状を有している。分割基準線１４に沿う複数の誘導溝（第１の誘導溝３２ｄ，第２の誘導溝３３ｄ，誘導溝３１ｄ，３４ｄ，３５ｄ）の各々の一対の側面の一つが分割基準線１４上に位置している。例えば、第１の誘導溝３２の第３の側面３２ｑと、第２の誘導溝３３の第４の側面３３ｑとが、分割基準線１４上に位置している。

　分割基準線１４を挟む一方の領域内において、分割基準線１４に沿う複数の誘導溝（第１の誘導溝３２ｄ，第２の誘導溝３３ｄ，誘導溝３１ｄ，３４ｄ，３５ｄ）の側面（例えば、第１の側面３２ｐ及び第２の側面３３ｐ）の分割基準線１４に対する傾きは、全て同じである。本実施の形態では、分割基準線１４から第１の側面３２ｐ及び第２の側面３３ｐの方向へずれた分割線１６は、実施の形態５と同様に複数の誘導溝（第１の誘導溝３２ｄ、第２の誘導溝３３ｄ、誘導溝３１ｄ，３４ｄ，３５ｄ）の終点Ｆ側の端部において分割基準線１４に向けて補正されるだけでなく、第１の側面３２ｐ及び第２の側面３３ｐに沿って分割基準線１４に向けて補正される。

　本実施の形態の半導体素子１２の製造方法の効果を説明する。本実施の形態の半導体素子１２の製造方法の効果は、実施の形態８の半導体素子１２の製造方法と同様の効果に加えて、主に以下の効果を奏する。

　分割線１６が起点Ｓから第１の誘導溝３２の第１の側面３２ｐの方向にずれた場合、本実施の形態の誘導溝群３０ｄは、複数の誘導溝（第１の誘導溝３２ｄ、第２の誘導溝３３ｄ、誘導溝３１ｄ，３４ｄ，３５ｄ）の終点Ｆ側の端部と第１の側面３２ｐと第２の側面３３ｐとにおいて、分割線１６を分割基準線１４に向けて補正する。本実施の形態の半導体素子１２の製造方法は、分割基準線１４から大幅にずれてウェハ１１が劈開されることを抑制できる。また、分割線１６が複数の誘導溝（第１の誘導溝３２ｄ，第２の誘導溝３３ｄ，誘導溝３１ｄ，３４ｄ，３５ｄ）によって分割基準線１４に向けて補正されて、分割基準線１４上の複数の誘導溝（第１の誘導溝３２ｄ，第２の誘導溝３３ｄ，誘導溝３１ｄ，３４ｄ，３５ｄ）の側面（例えば、第３の側面３２ｑ及び第４の側面３３ｑ）に接触した場合、分割線１６は、分割基準線１４上の複数の誘導溝（第１の誘導溝３２ｄ，第２の誘導溝３３ｄ，誘導溝３１ｄ，３４ｄ，３５ｄ）の側面（例えば、第３の側面３２ｑ及び第４の側面３３ｑ）に沿って延びる。

　実施の形態１０．
　図２８を参照して、実施の形態１０に係る半導体素子１２の製造方法を説明する。本実施の形態の半導体素子１２の製造方法は、基本的には、実施の形態７の半導体素子１２の製造方法と同様の工程を備えるが、主に以下の点で異なる。

　本実施の形態は、実施の形態７と、誘導溝群３０ｅに含まれる複数の誘導溝（第１の誘導溝３２ｅ，第２の誘導溝３３ｅ，誘導溝３１ｅ，３４ｅ，３５ｅ）の形状において異なる。具体的には、実施の形態７の複数の誘導溝（第１の誘導溝３２ｂ，第２の誘導溝３３ｂ，誘導溝３１ｂ，３４ｂ，３５ｂ）は、ウェハ１１の主面１１ｍ（図１８を参照）を平面視したときに矩形の形状を有している。これに対し、本実施の形態の複数の誘導溝（第１の誘導溝３２ｅ，第２の誘導溝３３ｅ，誘導溝３１ｅ，３４ｅ，３５ｅ）は、ウェハ１１の主面１１ｍ（図１８を参照）を平面視したときに台形の形状を有している。

　第１の誘導溝３２ｅを例に挙げて、本実施の形態の複数の誘導溝（第１の誘導溝３２ｅ，第２の誘導溝３３ｅ，誘導溝３１ｅ，３４ｅ，３５ｅ）の形状を説明する。第１の側面３２ｐ及び第３の側面３２ｑは、分割基準線１４に沿う側面である。本実施の形態では、実施の形態５と同様に、分割基準線１４に沿う側面は、分割基準線１４に厳密に平行である必要はない。分割基準線１４に沿う側面は、分割基準線１４上に位置しなくてもよい。第１の側面３２ｐ及び第３の側面３２ｑを接続する側面のうち、起点Ｓに近い側面が第１の接続側面３２ｒであり、終点Ｆに近い側面が第２の接続側面３２ｓである。第１の側面３２ｐと第１の接続側面３２ｒとの間の第１の誘導溝３２ｅの角α₃₂は、４５度以上９０度未満の角度を有し、好ましくは８０度以上９０度未満の角度を有する。

　ウェハ１１の主面１１ｍ（図１８を参照）を平面視したとき、第１の接続側面３２ｒを示す線は、第２の接続側面３２ｓを示す線よりも長い。ウェハ１１の主面１１ｍ（図１８を参照）を平面視したとき、第１の誘導溝３２ｅは、第２の接続側面３２ｓを上底とし第１の接続側面３２ｒを下底とする台形の形状を有している。本実施の形態では、第１の誘導溝３２ｅの角α₃₂は４５度以上９０度未満の角度を有するため、分割基準線１４に沿う複数の誘導溝（第１の誘導溝３２ｅ，第２の誘導溝３３ｅ，誘導溝３１ｅ，３４ｅ，３５ｅ）の側面（例えば、第１の側面３２ｐ及び第２の側面３３ｐ）は、分割基準線１４に対して約４５度以下の角度を有してもよい。

　分割基準線１４を挟む一方の領域内において、分割基準線１４に沿う各誘導溝（第１の誘導溝３２ｅ，第２の誘導溝３３ｅ，誘導溝３１ｅ，３４ｅ，３５ｅ）の側面（例えば、第１の側面３２ｐ及び第２の側面３３ｐ）の分割基準線１４に対する傾きは、全て同じである。分割基準線１４を挟む他方の領域において、分割基準線１４に沿う各誘導溝（第１の誘導溝３２ｅ，第２の誘導溝３３ｅ，誘導溝３１ｅ，３４ｅ，３５ｅ）の側面（例えば、第３の側面３２ｑ及び第４の側面３３ｑ）の分割基準線１４に対する傾きも、全て同じである。本実施の形態では、分割基準線１４から第１の側面３２ｐ及び第２の側面３３ｐの方向へずれた分割線１６は、実施の形態５と同様に複数の誘導溝（第１の誘導溝３２ｅ、第２の誘導溝３３ｅ、誘導溝３１ｅ，３４ｅ，３５ｅ）の終点Ｆ側の端部において分割基準線１４に向けて補正されるだけでなく、第１の側面３２ｐ及び第２の側面３３ｐに沿って分割基準線１４に向けて補正される。

　本実施の形態の半導体素子１２の製造方法の効果を説明する。本実施の形態の半導体素子１２の製造方法の効果は、実施の形態７の半導体素子１２の製造方法と同様の効果に加えて、主に以下の効果を奏する。

　分割線１６が起点Ｓから第１の誘導溝３２ｅの第１の側面３２ｐの方向にずれた場合、本実施の形態の誘導溝群３０ｅは、実施の形態７の誘導溝群３０ｂと同様に、複数の誘導溝（第１の誘導溝３２ｅ、第２の誘導溝３３ｅ、誘導溝３１ｅ，３４ｅ，３５ｅ）の終点Ｆ側の端部と第１の側面３２ｐと第２の側面３３ｐとにおいて、分割線１６を分割基準線１４に向けて補正する。本実施の形態の半導体素子１２の製造方法は、分割基準線１４から大幅にずれてウェハ１１が劈開されることを抑制できる。また、分割線１６が複数の誘導溝（第１の誘導溝３２ｅ，第２の誘導溝３３ｅ，誘導溝３１ｅ，３４ｅ，３５ｅ）によって分割基準線１４に向けて補正されて、分割基準線１４に接触した場合、分割線１６は分割基準線１４に沿って延びる。

　本実施の形態の半導体素子１２の製造方法では、実施の形態７と同様に、各誘導溝（第１の誘導溝３２ｅ，第２の誘導溝３３ｅ，誘導溝３１ｅ，３４ｅ，３５ｅ）の底面の面積が同じである。そのため、ウェハ１１をエッチングして複数の誘導溝（第１の誘導溝３２ｅ，第２の誘導溝３３ｅ，誘導溝３１ｅ，３４ｅ，３５ｅ）を形成する際に使用されるマスクの開口の面積が同じである。本実施の形態の半導体素子１２の製造方法では、誘導溝群３０ｅに含まれる複数の誘導溝（第１の誘導溝３２ｅ，第２の誘導溝３３ｅ，誘導溝３１ｅ，３４ｅ，３５ｅ）を同時に形成する際に、各誘導溝（第１の誘導溝３２ｅ，第２の誘導溝３３ｅ，誘導溝３１ｅ，３４ｅ，３５ｅ）の深さが異なることが抑制され得る。本実施の形態の半導体素子１２の製造方法によれば、分割基準線１４に向けた分割線１６の補正の精度がさらに向上され、分割基準線１４から大幅にずれてウェハ１１が劈開されることがさらに抑制され得る。

　実施の形態１１．
　図２９から図３１を参照して、実施の形態１１に係る半導体素子１２の製造方法を説明する。本実施の形態の半導体素子１２の製造方法は、基本的には、実施の形態５の半導体素子１２の製造方法と同様の工程を備えるが、主に以下の点で異なる。

　図２９及び図３０を参照して、本実施の形態の半導体素子１２の製造方法は、ウェハ１１上に複数の誘導溝群３０ｆを形成すること（Ｓ３２）を備える。複数の誘導溝群３０ｆの各々は、第１の誘導溝３２ｆ₁、第２の誘導溝３３ｆ₁、第３の誘導溝３２ｆ₂、第４の誘導溝３３ｆ₂及び誘導溝３１ｆ₁，３１ｆ₂，３４ｆ₁，３４ｆ₂，３５ｆ₁，３５ｆ₂を含む。１本の分割基準線１４に対し、１つの誘導溝群３０ｆが形成されてもよい。

　第１の誘導溝３２ｆ₁は、一方の領域に位置する第１の側面３２ｐを有する。第２の誘導溝３３ｆ₁は、第１の誘導溝３２ｆ₁から終点Ｆ側に離間されている。第２の誘導溝３３ｆ₁は、一方の領域に位置する第２の側面３３ｐを有する。第３の誘導溝３２ｆ₂は、他方の領域に位置する第３の側面３２ｑを有する。第４の誘導溝３３ｆ₂は、第３の誘導溝３２ｆ₂から終点Ｆ側に離間されている。第４の誘導溝３３ｆ₂は、他方の領域に位置する第４の側面３３ｑを有する。

　本実施の形態の半導体素子１２の製造方法では、起点Ｓは、分割基準線１４上にある。起点Ｓは、分割基準線１４を挟んで一方の領域にある誘導溝（例えば、第１の誘導溝３２ｆ₁及び第２の誘導溝３３ｆ₁）と他方の領域の誘導溝（例えば、第３の誘導溝３２ｆ₂及び第４の誘導溝３３ｆ₂）との間にあればよい。終点Ｆは、分割基準線１４上にある。第２の誘導溝３３ｆ₁は、第１の誘導溝３２ｆ₁より終点Ｆ側に形成される。第４の誘導溝３３ｆ₂は、第３の誘導溝３２ｆ₂より終点Ｆ側に形成される。第１の側面３２ｐ、第２の側面３３ｐ、第３の側面３２ｑ及び第４の側面３３ｑは、分割基準線１４に沿う複数の誘導溝（例えば、第１の誘導溝３２ｆ₁、第２の誘導溝３３ｆ₁、第３の誘導溝３２ｆ₂及び第４の誘導溝３３ｆ₂）の側面のうち、分割基準線１４に近い側面である。

　図３１を参照して、第１の側面３２ｐに対向する第１の誘導溝３２ｆ₁の第５の側面４２ｐは、分割基準線１４を挟む一方の領域にある。第５の側面４２ｐと分割基準線１４との間の距離は、第１の側面３２ｐと分割基準線１４との間の距離よりも長い。第２の側面３３ｐに対向する第２の誘導溝３３ｆ₁の第６の側面４３ｐは、分割基準線１４を挟む一方の領域にある。第６の側面４３ｐと分割基準線１４との間の距離は、第２の側面３３ｐと分割基準線１４との間の距離よりも長い。

　第３の側面３２ｑに対向する第３の誘導溝３２ｆ₂の第７の側面４２ｑは、分割基準線１４を挟む他方の領域にある。第７の側面４２ｑと分割基準線１４との間の距離は、第３の側面３２ｑと分割基準線１４との間の距離よりも長い。第４の側面３３ｑに対向する第４の誘導溝３３ｆ₂の第８の側面４３ｑは、分割基準線１４を挟む他方の領域にある。第８の側面４３ｑと分割基準線１４との間の距離は、第４の側面３３ｑと分割基準線１４との間の距離よりも長い。

　第２の側面３３ｐと分割基準線１４との間の距離は、第１の側面３２ｐと分割基準線１４との間の距離より短い。第４の側面３３ｑと分割基準線１４との間の距離は、第３の側面３２ｑと分割基準線１４との間の距離より短い。各誘導溝（第１の誘導溝３２ｆ₁、第２の誘導溝３３ｆ₁、第３の誘導溝３２ｆ₂、第４の誘導溝３３ｆ₂、誘導溝３１ｆ₁，３１ｆ₂，３４ｆ₁，３４ｆ₂，３５ｆ₁，３５ｆ₂）の底面の面積は同じである。

　分割基準線１４を挟む一方の領域内において、互いに隣り合う第１の誘導溝３２ｆ₁及び第２の誘導溝３３ｆ₁が繰り返し配置されてもよい。すなわち、誘導溝３１ｆ₁及び第１の誘導溝３２ｆ₁との相対的な位置関係、第２の誘導溝３３ｆ₁及び誘導溝３４ｆ₁との相対的な位置関係、及び、誘導溝３４ｆ₁及び誘導溝３５ｆ₁との相対的な位置関係は、第１の誘導溝３２ｆ₁及び第２の誘導溝３３ｆ₁の相対的な位置関係と同様である。分割基準線１４を挟む他方の領域内において、互いに隣り合う第３の誘導溝３２ｆ₂及び第４の誘導溝３３ｆ₂が繰り返し配置されてもよい。すなわち、誘導溝３１ｆ₂及び第３の誘導溝３２ｆ₂との相対的な位置関係、第４の誘導溝３３ｆ₂及び誘導溝３４ｆ₂との相対的な位置関係、及び、誘導溝３４ｆ₂及び誘導溝３５ｆ₂との相対的な位置関係は、第３の誘導溝３２ｆ₂及び第４の誘導溝３３ｆ₂の相対的な位置関係と同様である。

　本実施の形態の誘導溝群３０ｆは、分割基準線１４からずれた分割線１６を、分割基準線１４に向けて補正する。分割基準線１４から分割基準線１４を挟む一方の領域側にずれた分割線１６は、第１の側面３２ｐ及び第２の側面３３ｐで分割基準線１４に向けて補正される。一方、分割基準線１４から分割基準線１４を挟む他方の領域側にずれた分割線１６は、第３の側面３２ｑ及び第４の側面３３ｑで分割基準線１４に向けて補正される。

　実施の形態５の誘導溝群３０は、以下のようにして、分割線１６を分割基準線１４に向けて補正する。分割線１６が一つの誘導溝に接触する。この一つの誘導溝における分割線１６の延長線が劈開方向（起点Ｓから終点Ｆに向かう方向）において隣り合う別の誘導溝の内側にある場合、この一つの誘導溝において分割線１６は補正されない。この一つの誘導溝における分割線１６の延長線が劈開方向（起点Ｓから終点Ｆに向かう方向）において隣り合う別の誘導溝の外側にある場合、この一つの誘導溝において分割線１６は補正される。特定的には、この一つの誘導溝の劈開方向（終点Ｆ側）の端部において、分割線１６は、分割基準線１４に向けて補正される。

　これに対し、本実施の形態の誘導溝群３０ｆは、以下のようにして、分割線１６を分割基準線１４に向けて補正する。分割線１６が一つの誘導溝に接触する。この一つの誘導溝における分割線１６の延長線が劈開方向（起点Ｓから終点Ｆに向かう方向）において隣り合う別の誘導溝の内側にある場合、この一つの誘導溝において分割線１６は補正される。特定的には、この一つの誘導溝の劈開方向とは逆方向（起点Ｓ側）の端部において、分割線１６は、分割基準線１４に向けて補正される。この一つの誘導溝における分割線１６の延長線が劈開方向（起点Ｓから終点Ｆに向かう方向）において隣り合う別の誘導溝の外側にある場合、この一つの誘導溝において分割線１６は補正されない。

　本実施の形態の半導体素子１２の製造方法の効果を説明する。本実施の形態の半導体素子１２の製造方法は、基本的には、実施の形態５の半導体素子１２の製造方法と同様の効果を奏するが、主に以下の点で異なる。

　分割線１６が起点Ｓから第１の誘導溝３２の第１の側面３２ｐの方向にずれた場合、本実施の形態の誘導溝群３０ｆは、分割線１６を分割基準線１４に向けて補正する。本実施の形態の半導体素子１２の製造方法は、分割基準線１４から大幅にずれてウェハ１１が劈開されることを抑制できる。さらに、本実施の形態の半導体素子１２の製造方法は、分割線１６が、劈開起点溝１８ｄから、分割基準線１４に沿う複数の誘導溝（第１の誘導溝３２ｆ₁、第２の誘導溝３３ｆ₁、第３の誘導溝３２ｆ₂、第４の誘導溝３３ｆ₂、誘導溝３１ｆ₁，３１ｆ₂，３４ｆ₁，３４ｆ₂，３５ｆ₁，３５ｆ₂）の一対の側面（例えば、第１の側面３２ｐと第３の側面３２ｑ）のどちら側にずれても、分割線１６は分割基準線１４に向けて補正され得る。

　本実施の形態の半導体素子１２の製造方法では、各誘導溝（第１の誘導溝３２ｆ₁、第２の誘導溝３３ｆ₁、第３の誘導溝３２ｆ₂、第４の誘導溝３３ｆ₂、誘導溝３１ｆ₁，３１ｆ₂，３４ｆ₁，３４ｆ₂，３５ｆ₁，３５ｆ₂）の底面の面積は同じである。そのため、ウェハ１１をエッチングして複数の誘導溝（第１の誘導溝３２ｆ₁、第２の誘導溝３３ｆ₁、第３の誘導溝３２ｆ₂、第４の誘導溝３３ｆ₂、誘導溝３１ｆ₁，３１ｆ₂，３４ｆ₁，３４ｆ₂，３５ｆ₁，３５ｆ₂）を形成する際に使用されるマスクの開口の面積が同じである。本実施の形態の半導体素子１２の製造方法では、誘導溝群３０ｆに含まれる複数の誘導溝（第１の誘導溝３２ｆ₁、第２の誘導溝３３ｆ₁、第３の誘導溝３２ｆ₂、第４の誘導溝３３ｆ₂、誘導溝３１ｆ₁，３１ｆ₂，３４ｆ₁，３４ｆ₂，３５ｆ₁，３５ｆ₂）を同時に形成する際に、各誘導溝（第１の誘導溝３２ｆ₁、第２の誘導溝３３ｆ₁、第３の誘導溝３２ｆ₂、第４の誘導溝３３ｆ₂、誘導溝３１ｆ₁，３１ｆ₂，３４ｆ₁，３４ｆ₂，３５ｆ₁，３５ｆ₂）の深さが異なることが抑制され得る。本実施の形態の半導体素子１２の製造方法によれば、分割基準線１４に向けた分割線１６の補正の精度がさらに向上され、分割基準線１４から大幅にずれてウェハ１１が劈開されることがさらに抑制され得る。

　実施の形態１２．
　図３２を参照して、実施の形態１２に係る半導体素子１２の製造方法を説明する。本実施の形態の半導体素子１２の製造方法は、基本的には、実施の形態１１の半導体素子１２の製造方法と同様の工程を備えるが、主に以下の点で異なる。

　本実施の形態は、実施の形態１１と、誘導溝群３０ｇに含まれる複数の誘導溝（第１の誘導溝３２ｇ₁、第２の誘導溝３３ｇ₁、第３の誘導溝３２ｇ₂、第４の誘導溝３３ｇ₂、誘導溝３１ｇ₁，３１ｇ₂，３４ｇ₁，３４ｇ₂，３５ｇ₁，３５ｇ₂）の形状において異なる。実施の形態１１の複数の誘導溝（第１の誘導溝３２ｆ₁、第２の誘導溝３３ｆ₁、第３の誘導溝３２ｆ₂、第４の誘導溝３３ｆ₂、誘導溝３１ｆ₁，３１ｆ₂，３４ｆ₁，３４ｆ₂，３５ｆ₁，３５ｆ₂）は、ウェハ１１の主面１１ｍ（図１８を参照）を平面視したときに矩形の形状を有している。これに対し、本実施の形態の複数の誘導溝（第１の誘導溝３２ｇ₁、第２の誘導溝３３ｇ₁、第３の誘導溝３２ｇ₂、第４の誘導溝３３ｇ₂、誘導溝３１ｇ₁，３１ｇ₂，３４ｇ₁，３４ｇ₂，３５ｇ₁，３５ｇ₂）は、ウェハ１１の主面１１ｍ（図１８を参照）を平面視したときに台形の形状を有している。

　第１の誘導溝３２ｇ₁を例に挙げて、本実施の形態の複数の誘導溝（第１の誘導溝３２ｇ₁、第２の誘導溝３３ｇ₁、第３の誘導溝３２ｇ₂、第４の誘導溝３３ｇ₂、誘導溝３１ｇ₁，３１ｇ₂，３４ｇ₁，３４ｇ₂，３５ｇ₁，３５ｇ₂）の形状を説明する。第１の側面３２ｐ及び第５の側面４２ｐは、分割基準線１４に沿う側面である。本実施の形態では、分割基準線１４に沿う側面は、分割基準線１４に厳密に平行である必要はない。分割基準線１４に沿う側面は、分割基準線１４上に位置しなくてもよい。第１の側面３２ｐ及び第５の側面４２ｐを接続する側面のうち、起点Ｓに近い側面が第１の接続側面３２ｒである。第１の側面３２ｐと第１の接続側面３２ｒとの間の第１の誘導溝３２ｇ₁の角α₃₂は、９０度より大きく１３５度以下の角度を有し、好ましくは９０度より大きく１００度以下の角度を有する。第３の側面３２ｑ及び第７の側面４２ｑは、分割基準線１４に沿う側面である。第３の側面３２ｑ及び第７の側面４２ｑを接続する側面のうち、起点Ｓに近い側面が第３の接続側面４２ｒである。第３の側面３２ｑと第３の接続側面４２ｒとの間の第３の誘導溝３２ｇ₂の角β₃₂は、９０度より大きく１３５度以下の角度を有し、好ましくは９０度より大きく１００度以下の角度を有する。

　分割基準線１４を挟む一方の領域内において、分割基準線１４に沿う各誘導溝（例えば、第１の誘導溝３２ｇ₁、第２の誘導溝３３ｇ₁、誘導溝３１ｇ₁，３４ｇ₁，３５ｇ₁）の一対の側面のうち分割基準線１４により近い側面（例えば、第１の側面３２ｐ、第２の側面３３ｐ）の分割基準線１４に対する傾きは、全て同じである。分割基準線１４を挟む他方の領域内において、分割基準線１４に沿う各誘導溝（例えば、第３の誘導溝３２ｇ₂、第４の誘導溝３３ｇ₂、誘導溝３１ｇ₂，３４ｇ₂，３５ｇ₂）の一対の側面のうち分割基準線１４により近い側面（例えば、第３の側面３２ｑ、第４の側面３３ｑ）の分割基準線１４に対する傾きも、全て同じである。各誘導溝（第１の誘導溝３２ｇ₁、第２の誘導溝３３ｇ₁、第３の誘導溝３２ｇ₂、第４の誘導溝３３ｇ₂、誘導溝３１ｇ₁，３１ｇ₂，３４ｇ₁，３４ｇ₂，３５ｇ₁，３５ｇ₂）の底面の面積は同じである。

　本実施の形態の半導体素子１２の製造方法では、分割基準線１４からずれた分割線１６は、実施の形態１１と同様に複数の誘導溝（第１の誘導溝３２ｇ₁、第２の誘導溝３３ｇ₁、第３の誘導溝３２ｇ₂、第４の誘導溝３３ｇ₂、誘導溝３１ｇ₁，３１ｇ₂，３４ｇ₁，３４ｇ₂，３５ｇ₁，３５ｇ₂）の起点Ｓ側の端部において分割基準線１４に向けて補正されるだけでなく、第１の側面３２ｐ及び第２の側面３３ｐに沿って、又は、第３の側面３２ｑ及び第４の側面３３ｑに沿って補正される。

　本実施の形態の半導体素子１２の製造方法の効果を説明する。本実施の形態の半導体素子１２の製造方法の効果は、実施の形態１１の半導体素子１２の製造方法と同様の効果に加えて、主に以下の効果を奏する。

　本実施の形態の誘導溝群３０ｇは、複数の誘導溝（第１の誘導溝３２ｇ₁、第２の誘導溝３３ｇ₁、第３の誘導溝３２ｇ₂、第４の誘導溝３３ｇ₂、誘導溝３１ｇ₁，３１ｇ₂，３４ｇ₁，３４ｇ₂，３５ｇ₁，３５ｇ₂）の起点Ｓ側の端部と第１の側面３２ｐと第２の側面３３ｐと第３の側面３２ｑと第４の側面３３ｑとにおいて、分割線１６を分割基準線１４に向けて補正する。本実施の形態の半導体素子１２の製造方法は、分割基準線１４から大幅にずれてウェハ１１が劈開されることを抑制できる。

　さらに、本実施の形態の半導体素子１２の製造方法では、分割基準線１４の方向に沿う各誘導溝（第１の誘導溝３２ｇ₁、第２の誘導溝３３ｇ₁、第３の誘導溝３２ｇ₂、第４の誘導溝３３ｇ₂、誘導溝３１ｇ₁，３１ｇ₂，３４ｇ₁，３４ｇ₂，３５ｇ₁，３５ｇ₂）の一対の側面（例えば、第１の側面３２ｐと第３の側面３２ｑ）は、分割基準線１４を挟んでいる。そのため、分割線１６が、劈開起点溝１８ｄから、分割基準線１４に沿う一対の側面（例えば、第１の側面３２ｐと第３の側面３２ｑ）のどちら側にずれても、分割線１６は分割基準線１４に向けて補正され得る。

　本実施の形態の半導体素子１２の製造方法では、各誘導溝（第１の誘導溝３２ｇ₁、第２の誘導溝３３ｇ₁、第３の誘導溝３２ｇ₂、第４の誘導溝３３ｇ₂、誘導溝３１ｇ₁，３１ｇ₂，３４ｇ₁，３４ｇ₂，３５ｇ₁，３５ｇ₂）の底面の面積は同じである。ウェハ１１をエッチングして複数の誘導溝（第１の誘導溝３２ｇ₁、第２の誘導溝３３ｇ₁、第３の誘導溝３２ｇ₂、第４の誘導溝３３ｇ₂、誘導溝３１ｇ₁，３１ｇ₂，３４ｇ₁，３４ｇ₂，３５ｇ₁，３５ｇ₂）を形成する際に使用されるマスクの開口の面積が同じである。そのため、本実施の形態の半導体素子１２の製造方法では、誘導溝群３０ｇに含まれる複数の誘導溝（第１の誘導溝３２ｇ₁、第２の誘導溝３３ｇ₁、第３の誘導溝３２ｇ₂、第４の誘導溝３３ｇ₂、誘導溝３１ｇ₁，３１ｇ₂，３４ｇ₁，３４ｇ₂，３５ｇ₁，３５ｇ₂）を同時に形成する際に、各誘導溝（第１の誘導溝３２ｇ₁、第２の誘導溝３３ｇ₁、第３の誘導溝３２ｇ₂、第４の誘導溝３３ｇ₂、誘導溝３１ｇ₁，３１ｇ₂，３４ｇ₁，３４ｇ₂，３５ｇ₁，３５ｇ₂）の深さが異なることが抑制され得る。本実施の形態の半導体素子１２の製造方法によれば、分割基準線１４に向けた分割線１６の補正の精度がさらに向上され、分割基準線１４から大幅にずれてウェハ１１が劈開されることがさらに抑制され得る。

　実施の形態１３．
　図３３を参照して、実施の形態１３に係る半導体素子１２の製造方法を説明する。本実施の形態の半導体素子１２の製造方法は、基本的には、実施の形態１１の半導体素子１２の製造方法と同様の工程を備え、同様の効果を奏するが、主に以下の点で異なる。

　本実施の形態は、実施の形態１１と、複数の誘導溝（第１の誘導溝３２ｈ₁、第２の誘導溝３３ｈ₁、第３の誘導溝３２ｈ₂、第４の誘導溝３３ｈ₂、誘導溝３１ｈ₁，３１ｈ₂，３４ｈ₁，３４ｈ₂，３５ｈ₁，３５ｈ₂）の配置において異なる。実施の形態１１では、第１の誘導溝３２ｆ₁と第３の誘導溝３２ｆ₂とは、分割基準線１４を挟んで鏡面対称に配置され、第２の誘導溝３３ｆ₁と第４の誘導溝３３ｆ₂とは、分割基準線１４を挟んで鏡面対称に配置されている。

　これに対し、本実施の形態では、第１の誘導溝３２ｈ₁と第３の誘導溝３２ｈ₂とは、分割基準線１４を挟んで鏡面対称に配置されていなくてもよく、第２の誘導溝３３ｈ₁と第４の誘導溝３３ｈ₂とは、分割基準線１４を挟んで鏡面対称に配置されていなくてもよい。分割基準線１４に沿う方向において、第３の誘導溝３２ｈ₂、第４の誘導溝３３ｈ₂、誘導溝３１ｈ₂，３４ｈ₂，３５ｈ₂は、第１の誘導溝３２ｈ₁、第２の誘導溝３３ｈ₁、誘導溝３１ｈ₁，３４ｈ₁，３５ｈ₁よりも、終点Ｆ側（劈開起点溝１８ｄとは反対側）にずれるように配置されてもよい。

　実施の形態１４．
　図３４を参照して、実施の形態１４に係る半導体素子１２の製造方法を説明する。本実施の形態の半導体素子１２の製造方法は、基本的には、実施の形態１２の半導体素子１２の製造方法と同様の工程を備え、同様の効果を奏するが、主に以下の点で異なる。

　本実施の形態は、実施の形態１２と、誘導溝群３０ｉに含まれる複数の誘導溝（第１の誘導溝３２ｉ₁、第２の誘導溝３３ｉ₁、第３の誘導溝３２ｉ₂、第４の誘導溝３３ｉ₂、誘導溝３１ｉ₁，３１ｉ₂，３４ｉ₁，３４ｉ₂，３５ｉ₁，３５ｉ₂）の配置において異なる。実施の形態１２では、第１の誘導溝３２ｇ₁と第３の誘導溝３２ｇ₂とは、分割基準線１４を挟んで鏡面対称に配置され、第２の誘導溝３３ｇ₁と第４の誘導溝３３ｇ₂とは、分割基準線１４を挟んで鏡面対称に配置されている。

　これに対し、本実施の形態では、第１の誘導溝３２ｉ₁と第３の誘導溝３２ｉ₂とは、分割基準線１４を挟んで鏡面対称に配置されていなくてもよく、第２の誘導溝３３ｉ₁と第４の誘導溝３３ｉ₂とは、分割基準線１４を挟んで鏡面対称に配置されていなくてもよい。分割基準線１４に沿う方向において、第３の誘導溝３２ｉ₂、第４の誘導溝３３ｉ₂、誘導溝３１ｉ₂，３４ｉ₂，３５ｉ₂は、第１の誘導溝３２ｉ₁、第２の誘導溝３３ｉ₁、誘導溝３１ｉ₁，３４ｉ₁，３５ｉ₁よりも、終点Ｆ側（劈開起点溝１８ｄとは反対側）にずれるように配置されてもよい。

　実施の形態１５．
　図３５から図３７を参照して、実施の形態１５に係る半導体素子１２の製造方法を説明する。本実施の形態の半導体素子１２の製造方法は、基本的には、実施の形態５の半導体素子１２の製造方法と同様の工程を備え、同様の効果を奏するが、主に以下の点で異なる。

　本実施の形態の半導体素子１２の製造方法は、複数の劈開溝群２０ｊを形成すること（Ｓ２２）をさらに備えている。複数の劈開溝群２０ｊの各々は、劈開溝２１と劈開溝２２と含む。複数の劈開溝群２０ｊは、分割基準線１４上に位置している。複数の劈開溝群２０ｊは、互いに隣り合う複数の半導体素子１２の間に配置されている。ウェハ１１は、複数の劈開溝２１，２２を備えている。

　本実施の形態の半導体素子１２の製造方法では、ウェハ１１上に複数の半導体素子１２を形成する工程（Ｓ１１）において、複数の半導体素子１２が分割基準線１４に対してウェハ１１の主面１１ｍ（図１８を参照）内の方位角の方向にずれて形成される場合がある。この場合、劈開線１５は、分割基準線１４に対して、ウェハ１１の主面１１ｍ（図１８を参照）内の方位角の方向にずれる。分割基準線１４上の起点Ｓからずれた分割線１６が誘導溝群３０によって分割基準線１４に向けて補正されても、分割線１６は、誘導溝群３０から、分割基準線１４に対して方位角θがだけ傾いた劈開線１５に沿って延びてしまう。

　本実施の形態の半導体素子１２の製造方法では、誘導溝群３０に加えて、複数の劈開溝群２０ｊが形成される。複数の劈開溝群２０ｊの各々に含まれる複数の劈開溝２１，２２の各々のエッジ部分、すなわちウェハ１１のうち複数の劈開溝２１，２２に面する部分に、応力が発生する。複数の誘導溝（第１の誘導溝３２、第２の誘導溝３３、誘導溝３１，３４，３５）の各々の起点Ｓ側の第１端部と終点Ｆ側の第２端部では、劈開方向だけでなく劈開方向に垂直な方向（すなわち誘導溝の幅方向）にも応力が発生する。この応力により、分割線１６は、複数の誘導溝（例えば、第１の誘導溝３２、第２の誘導溝３３、誘導溝３４，３５）の各々の劈開方向における第２端部で、分割基準線１４に向けて補正される。

　本実施の形態の半導体素子１２の製造方法では、複数の半導体素子１２の間に、複数の劈開溝２１，２２が形成されている。複数の半導体素子１２の間に、複数の劈開溝２１，２２を形成することにより、分割基準線１４に対して傾斜する劈開線１５に沿って延びる分割線１６は、複数の劈開溝２１，２２に接触する。複数の劈開溝２１，２２は、分割線１６が分割基準線１４から大きくずれないうちに、分割線１６を分割基準線１４に向けて補正することができる。本実施の形態の半導体素子１２の製造方法によれば、分割基準線１４に対して方位角θがだけ傾いた分割線１６は、より高い精度で分割基準線１４に近づくように補正され得る。

　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態１から実施の形態１５の少なくとも２つを組み合わせてもよい。本発明の範囲は、上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。本発明の範囲内において、各実施の形態は、適宜、変形または省略され得る。各実施の形態において例示された各構成要素の寸法、材質、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更され得る。各図における各構成要素の寸法は、実際の寸法と異なる場合がある。

　１１　ウェハ、１１ｍ　主面、１１ｓ　劈開面、１２　半導体素子、１３　活性領域、１４　分割基準線、１５　劈開線、１６　分割線、１６ｓ　素子分離線、１７　溝無し分割線、１８　劈開起点部、１８ｄ　劈開起点溝、１９　ブレード、２０，２０ｂ，２０ｃ，２０ｊ　劈開溝群、２０Ｇ　間隔、２０ａ１　第１劈開溝群、２０ａ２　第２劈開溝群、２１，２１ｃ，２２，２２ｃ，２３，２３ｃ　劈開溝、２１Ｌ，２２Ｌ，２３Ｌ，Ｗ２　溝長、２１Ｗ，２２Ｗ，２３Ｗ，Ｗ１　溝幅、２５，Ｃ１，Ｃ２，Ｃ３　段差、３０，３０ａ，３０ｂ，３０ｃ，３０ｄ，３０ｅ，３０ｆ，３０ｇ，３０ｉ　誘導溝群、３０Ｇ　溝間隔、３１，３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３１ｆ₁，３１ｆ₂，３１ｇ₁，３１ｇ₂，３１ｈ₁，３１ｈ₂，３１ｉ₁，３１ｉ₂，３４，３４ａ，３４ｂ，３４ｃ，３４ｄ，３４ｅ，３４ｆ₂，３４ｆ₁，３４ｇ₁，３４ｇ₂，３４ｈ₁，３４ｈ₂，３４ｉ₁，３４ｉ₂，３５，３５ａ，３５ｂ，３５ｃ，３５ｄ，３５ｅ，３５ｆ₁，３５ｆ₂，３５ｇ₁，３５ｇ₂，３５ｈ₁，３５ｈ₂，３５ｉ₁，３５ｉ₂　誘導溝、３２，３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ，３２ｆ₁，３２ｇ₁，３２ｈ₁，３２ｉ₁　第１の誘導溝、３２ｆ₂，３２ｇ₂，３２ｈ₂，３２ｉ₂　第３の誘導溝、３２ｐ　第１の側面、３２ｑ　第３の側面、３２ｒ　第１の接続側面、３２ｓ　第２の接続側面、３３，３３ａ，３３ｂ，３３ｃ，３３ｄ，３３ｅ，３３ｆ₁，３３ｇ₁，３３ｈ₁，３３ｉ₁　第２の誘導溝、３３ｆ₂，３３ｇ₂，３３ｈ₂，３３ｉ₂　第４の誘導溝、３３ｐ　第２の側面、３３ｑ　第４の側面、４０　テーパー溝、４２ｐ　第５の側面、４２ｑ　第７の側面、４２ｒ　第３の接続側面、４３ｐ　第６の側面、４３ｑ　第８の側面、Ｆ　終点、Ｓ　起点、Ｓ１　溝ステップ間隔。

Claims

　ウェハの主面の第１の領域に、第１の方向と前記第１の方向に交差する第２の方向とに沿って配列される複数の半導体素子を形成することと、
　前記ウェハの前記主面の前記第１の領域における前記複数の半導体素子の間に、複数の劈開溝群を形成することと、
　前記第１の領域とは異なる前記ウェハの前記主面の第２の領域に劈開起点部を形成することと、
　分割基準線に沿って前記ウェハを劈開して、前記複数の半導体素子を互いに分離することとを備え、
　前記複数の劈開溝群及び前記劈開起点部は、前記分割基準線上に配置され、
　前記複数の半導体素子のうち、前記第１の方向及び前記第２の方向において互いに隣り合う４つの前記半導体素子に対して、前記複数の劈開溝群の少なくとも１つが配置され、
　前記複数の劈開溝群は、各々、前記分割基準線上に配置される複数の劈開溝を含む、半導体素子の製造方法。
　前記複数の劈開溝は、前記分割基準線に直交する断面において、Ｖ字の形状を有する、請求項１に記載の半導体素子の製造方法。
　前記劈開起点部を形成することは、前記ウェハをエッチングすることによって劈開起点溝を形成することを含む、請求項１または請求項２に記載の半導体素子の製造方法。
　前記複数の劈開溝群及び前記劈開起点溝は共通の工程で形成される、請求項３に記載の半導体素子の製造方法。
　前記劈開起点部側とは反対側の前記複数の劈開溝の第１端部は、前記劈開起点部側とは反対側に向かうにつれて先細となる形状を有する、請求項１から請求項４のいずれか１項に記載の半導体素子の製造方法。
　前記劈開起点部側の前記複数の劈開溝の第２端部は、前記劈開起点部側に向かうにつれて先細となる形状を有する、請求項５に記載の半導体素子の製造方法。
　前記複数の劈開溝群を形成することは、前記ウェハの前記主面を平面視したときに、互いに等しい底面の面積を有する前記複数の劈開溝を形成することを含む、請求項１から請求項６のいずれか１項に記載の半導体素子の製造方法。
　前記複数の劈開溝は各々、互いに隣り合う第１の劈開溝と第２の劈開溝とを含み、
　前記第２の劈開溝は、前記第１の劈開溝に対して、前記劈開起点部側とは反対側に位置し、
　前記第２の劈開溝の第２の溝幅は、前記第１の劈開溝の第１の溝幅よりも狭い、請求項１から請求項６のいずれか１項に記載の半導体素子の製造方法。
　前記複数の半導体素子は、半導体レーザまたは発光ダイオードである、請求項１から請求項８のいずれか１項に記載の半導体素子の製造方法。
　前記複数の半導体素子は活性領域を含み、
　前記複数の劈開溝群は、前記活性領域に隣り合いかつ前記活性領域に対して前記劈開起点部側に位置する第１劈開溝群と、前記活性領域に隣り合いかつ前記活性領域に対して前記劈開起点部側とは反対側に位置する第２劈開溝群とを含み、
　前記複数の劈開溝群を形成することは、前記第１劈開溝群と前記活性領域との間の第１の距離が前記第２劈開溝群と前記活性領域との間の第２の距離よりも大きくなるように、前記複数の劈開溝群を形成することを含む、請求項９に記載の半導体素子の製造方法。
　前記複数の半導体素子は、トランジスタである、請求項１から請求項８のいずれか１項に記載の半導体素子の製造方法。