CN110476308A - 半导体元件的制造方法 - Google Patents
半导体元件的制造方法 Download PDFInfo
- Publication number
- CN110476308A CN110476308A CN201780089134.7A CN201780089134A CN110476308A CN 110476308 A CN110476308 A CN 110476308A CN 201780089134 A CN201780089134 A CN 201780089134A CN 110476308 A CN110476308 A CN 110476308A
- Authority
- CN
- China
- Prior art keywords
- riving
- chip
- slot
- active region
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0202—Cleaving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
特征在于,具备以下工序:在晶片形成多个具有有源区域的半导体元件;在该晶片的上表面侧形成多个劈开槽;以及将该晶片从该晶片的上表面侧劈开,使多个该有源区域和通过多个该劈开槽形成的台阶在剖面露出,该有源区域设置于将从该劈开槽的底至该晶片的下表面的距离作为半径、将该劈开槽的劈开行进方向侧的端部正下方的该晶片的下表面作为中心的半圆内。
Description
技术领域
本发明涉及具有有源区域的半导体元件的制造方法。
背景技术
在将多个具有放射光的有源区域的半导体元件形成于晶片之后,将该晶片劈开。如果通过劈开使有源区域露出,则能够实现光学上平坦的面。在劈开过程中,优选沿理想的劈开线即劈开基准线对晶片进行分割。但是,例如,如果多个半导体元件的工艺图案相对于劈开基准线倾斜地形成,则在图案和劈开基准线之间产生偏离,劈开线会从劈开基准线偏离。如果从劈开基准线大幅偏离的劈开频繁发生,则半导体元件的制造成品率降低。
在专利文献1中公开有如下内容,即,在层叠有包含有源层的多个半导体层的半导体层叠体之上设置图案电极,通过蚀刻处理针对该图案电极形成分别平行的多个劈开用槽部,形成相互平行的多个图案电极,之后,沿与各劈开用槽部正交的方向进行1次劈开,由此,形成多个棒状元件结合体。
专利文献1:日本特开2001-127369号公报
发明内容
根据专利文献1的技术,通过劈开用槽部对劈开的进展方向进行校正,由此,在通过劈开而出现的剖面形成台阶。该台阶从劈开用槽部向劈开行进方向延伸而到达晶片背面。如果该台阶到达放射光的有源区域,则存在半导体元件的光的射出方向改变、发光效率会降低的问题点。为了使台阶不影响有源区域,需要在与有源区域足够远离的位置设置劈开用槽部。但是,如果那样则会限制劈开用槽部的数量以及形成位置。
本发明是为了解决上述课题而提出的,目的在于提供能够无弊端地防止从劈开槽进展的台阶影响有源区域的半导体元件的制造方法。
本发明涉及的半导体元件的制造方法的特征在于,具备以下工序:在晶片形成多个具有有源区域的半导体元件;在该晶片的上表面侧形成多个劈开槽;以及将该晶片从该晶片的上表面侧劈开,使多个该有源区域和通过多个该劈开槽形成的台阶在剖面露出,该有源区域设置于将从该劈开槽的底至该晶片的下表面的距离作为半径、将该劈开槽的劈开行进方向侧的端部正下方的该晶片的下表面作为中心的半圆内。
本发明涉及的其他半导体元件的制造方法的特征在于,具备以下工序:在晶片形成多个具有有源区域的半导体元件;在该晶片的下表面侧形成多个劈开槽;以及将该晶片从该晶片的下表面侧劈开,使多个该有源区域和通过多个该劈开槽形成的台阶在剖面露出,该有源区域形成于不与该台阶重叠的位置。
本发明涉及的其他半导体元件的制造方法的特征在于,具备以下工序:在晶片形成多个具有有源区域的半导体元件;在该晶片的上表面侧或者下表面侧形成多个构造物;以及在该晶片的上表面侧形成了多个该构造物时从该晶片的上表面侧将该晶片劈开,在该晶片的下表面侧形成了多个该构造物时从该晶片的下表面侧将该晶片劈开,由此,使多个该有源区域和通过多个该构造物形成的台阶在剖面露出,该有源区域形成于不与该台阶重叠的位置。
本发明涉及的其他半导体元件的制造方法的特征在于,具备以下工序:在晶片形成多个具有有源区域的半导体元件;在该晶片的上表面侧形成多个构造物组或者多个劈开槽组;以及将该晶片从该晶片的上表面侧劈开,使多个该有源区域和通过该多个构造物组或者该多个劈开槽组形成的台阶在剖面露出,在1个该台阶的劈开行进侧设置1个该有源区域。
本发明的其他特征在下面得以明确。
发明的效果
根据本发明,通过例如在劈开槽的正下方设置有源区域,能够无弊端地防止从劈开槽进展的台阶影响有源区域。
附图说明
图1是表示实施方式1涉及的半导体元件的制造方法的斜视图。
图2是元件形成工序后的晶片的局部剖面图。
图3是表示劈开槽的晶片的局部剖面图。
图4是通过对比例涉及的劈开而出现的晶片的局部剖面图。
图5是表示通过劈开而出现的晶片的剖面的一部分的图。
图6是表示通过实施方式2涉及的晶片的劈开而出现的剖面的一部分的图。
图7是表示通过实施方式3涉及的晶片的劈开而出现的剖面的一部分的图。
图8是表示有源区域能够存在的范围的图。
图9是表示通过变形例涉及的劈开而出现的剖面的一部分的图。
图10是表示通过其他变形例涉及的劈开而出现的剖面的一部分的图。
图11是表示通过实施方式4涉及的晶片的劈开而出现的剖面的一部分的图。
图12是表示能够设置有源区域的区域的图。
图13是表示通过实施方式5涉及的晶片的劈开而出现的剖面的一部分的图。
图14是表示通过实施方式6涉及的晶片的劈开而出现的剖面的一部分的图。
图15是表示通过实施方式7涉及的晶片的劈开而出现的剖面的一部分的图。
具体实施方式
参照附图说明本发明的实施方式涉及的半导体元件的制造方法。
针对相同或者对应的结构要素标注相同的标号,有时省略重复的说明。
实施方式1
图1是表示本发明的实施方式1涉及的半导体元件的制造方法的斜视图。图1是主要表示劈开时的晶片的图,但也使用该图说明劈开前的晶片。首先,在晶片1形成多个具有有源区域9的半导体元件。将该工序称为元件形成工序。在1个半导体元件具有1个有源区域9。有源区域9是向图1的z方向延伸的区域。通过元件形成工序在晶片1形成多个半导体元件。
图2是元件形成工序后的晶片的局部剖面图。晶片1例如具备将n型InP作为材料的基板1A。在基板1A之上形成有例如将n型InP作为材料的下覆层1B。在下覆层1B之上设置有例如由InGaAlAs类MQW形成的有源区域9。有源区域9是放射光的区域。
在有源区域9之上形成有例如将p型InP作为材料的上覆层1C。在上覆层1C之上形成有例如将p型InGaAs作为材料的接触层1D。在由下覆层1B、有源区域9、上覆层1C以及接触层1D构成的构造的侧面形成有例如由半绝缘性的InP形成的半绝缘膜1E。半导体元件不限定于该结构。作为半导体元件,能够采用具备释放出光的有源区域9的所有结构。例如,半导体元件可以是半导体激光器,也可以是发光二极管。
晶片1具有上表面2和下表面3。在基板1A之上通过成膜处理和蚀刻处理等公知的半导体工艺形成各层,由此,完成图2的晶片1。
接着,在晶片1的上表面2侧形成多个劈开槽。将该工序称为劈开槽形成工序。图3是表示劈开槽7的晶片1的局部剖面图。劈开槽7在有源区域9的正上方形成。因此,有源区域9处于劈开槽7的正下方。劈开槽7形成于在基板1A之上形成的层。例如,劈开槽7形成于接触层1D和半绝缘膜1E。针对1个有源区域9形成有1个劈开槽7。劈开槽7例如能够通过干蚀刻或者湿蚀刻而形成。此外,劈开槽7不是指空间,而是指设置了凹部的部分。
有时晶片1的劈开线从理想的劈开线即劈开基准线偏离而进展,为了校正那样的偏离而设置劈开槽7。因此,劈开槽7必须将劈开线向劈开基准线引导。劈开大多沿劈开槽7的底部的角进展,因此,优选将该角设置于劈开基准线之上。只要能够使劈开槽7的底部的角和劈开基准线一致,则劈开槽7的形状不特别地限定。即,虽然图1的劈开槽7在俯视时是四边形,但也可以将其设置为三角形或者五边形。
在图1中示出劈开槽7。在本实施方式中,劈开槽7是俯视时向z方向延伸的四边形的槽。劈开的进展方向是x正方向。在晶片1的上表面2侧形成有成为劈开的起点的劈开起点部6。而且,在该劈开起点部6的x正方向,多个劈开槽7在x方向上排列设置。
接着,对晶片进行劈开。将该工序称为劈开工序。在劈开工序中,如图1所示,将刀片5推压至晶片1的下表面3,对晶片1施加载荷,将晶片1从晶片1的上表面2侧劈开。箭头11表示劈开的行进方向。箭头11位于晶片1的上表面2侧表示的是,劈开从晶片1的上表面侧进行。晶片1从劈开起点部6被劈开。劈开向y负方向进行,并且,向x正方向进行。这里,说明了使用刀片5的劈开,但只要能够使劈开从晶片的上表面2侧进展,也可以使用其他方法。例如,也可以通过将激光照射于晶片1而使晶片1产生裂缝,从而分割晶片。
例如,在多个半导体元件相对于劈开基准线倾斜地被制作的情况下,晶片1的劈开线会从劈开基准线大幅偏离,制造成品率会降低。作为劈开线和劈开基准线偏离的原因,列举出在光刻工序中的多个半导体元件的工艺图案偏离。
因此,在本发明的实施方式1中,为了使劈开线接近劈开基准线,沿劈开基准线设置多个劈开槽7。劈开时的应力容易施加于劈开槽7,因此,晶片1的劈开线10被向劈开基准线校正。在将晶片1的劈开线10被向劈开基准线校正时,在剖面4形成台阶8。台阶8是从劈开槽7向箭头11所示的劈开行进方向产生。在图1中示出劈开的结果是通过多个劈开槽7形成的台阶8和多个有源区域9在剖面4露出。有源区域9和台阶8不重叠,所有的有源区域9的端面都是平坦的。通过该劈开工序形成激光棒。之后,通过将激光棒沿z方向劈开而完成半导体元件。
这里,为了容易理解本发明的实施方式1涉及的半导体元件的制造方法的意义,说明对比例。图4是通过对比例涉及的劈开而出现的晶片的局部剖面图。台阶8从劈开槽7的底部向箭头11所示的劈开行进方向进展而到达晶片1的下表面3。台阶8变成接近扇形的形状。通过台阶8的产生,晶片的剖面4被从偏离的位置向劈开基准线校正。
对比例中的有源区域9与劈开槽7是相同的高度,而且与劈开槽7相比形成于劈开行进方向。因此,有源区域9有可能到达台阶8。如果在有源区域9产生台阶8,则担心使激光的发光效率降低。在对比例的构造中,为了避免在有源区域9产生台阶8,需要使劈开槽7足够远离有源区域9。在该情况下,能够在1个半导体元件形成的劈开槽7的总数以及场所会被限制。另外,有源区域9是具有10μm左右的宽度的区域,因此,在台阶8从其产生位置向上表面2个方向延伸时,在有源区域9形成台阶8的可能性高。为了即使台阶8从其产生位置向上表面2个方向延伸也不会在有源区域9形成台阶8,需要将劈开槽7的槽深度加大。在将劈开槽7的深度加大的情况下,槽底形状的控制变困难。如果不能准确地控制槽底形状,则不能得到意图的劈开线的校正效果。
与此相对,在本发明的实施方式1中,劈开槽7在有源区域9的正上方形成。因此,即使台阶8以任意方式从劈开槽7的底部进展,也能够防止台阶8影响有源区域9。而且,不需要如对比例那样使劈开槽7足够远离有源区域9,因此,能够提高劈开槽7的形成位置的自由度。劈开槽7只要在与有源区域9不接触的范围,则劈开槽7的深度以及间隔没有限制。另外,劈开槽7的x方向的长度只要是台阶8产生的大小则不特别地限定。
本发明的实施方式1涉及的半导体元件的制造方法能够在不失去其特征的范围进行各种变形。例如,虽然将劈开槽7设置于有源区域9的正上方,但也可以设置于其他场所。图5是表示通过劈开而出现的晶片的剖面4的一部分的图。通过点划线示出的半圆12表示有源区域9能够存在的范围。该半圆12的半径13a与从劈开槽7的底至晶片1的下表面3的距离相等。半圆12的中心15是劈开槽7的劈开行进方向侧的端部正下方的晶片1的下表面3。通过以容纳于这样定义的半圆12中的方式设置有源区域9,能够防止从劈开槽7进展的台阶8影响有源区域9。
晶片1从下表面侧起依次具备基板1A、下覆层1B、有源区域9、上覆层1C、接触层1D,但也能够将周知的激光元件具备的所有结构形成于晶片1。在图1中省略了电极,优选以电极不影响劈开线的进展的方式、在劈开面不出现的位置形成电极。这些变形能够应用于下面的实施方式涉及的半导体元件的制造方法。此外,下面的实施方式涉及的半导体元件的制造方法与实施方式1的共通点多,因此,以与实施方式1的不同点为中心进行说明。
实施方式2
图6是表示通过实施方式2涉及的晶片1的劈开而出现的剖面4的一部分的图。在实施方式2涉及的半导体元件的制造方法中,在晶片1的下表面3设置劈开槽7a、7b而对劈开线进行校正。在实施方式2中,在劈开槽形成工序中,在晶片1的下表面3侧形成多个劈开槽。在通过形成有1个有源区域9的区域定义的1个半导体元件上,例如形成2个劈开槽7a、7b。可以在1个半导体元件设置1个劈开槽,也可以设置大于或等于3个劈开槽。无论是哪者都在晶片1的下表面3形成劈开槽。
在劈开工序中,将晶片1从晶片1的下表面3侧劈开。例如将刀片按压于晶片1的上表面2,使劈开从晶片1的下表面3侧进展。表示劈开的行进方向的箭头11位于晶片1的下表面3侧表示的是,从晶片1的下表面3侧进行劈开。因此,劈开的起点是下表面3侧。劈开向y正方向进行,并且向x正方向进行。通过劈开,使得通过多个劈开槽7a、7b形成的台阶8a、8b和多个有源区域9在剖面4露出。有源区域9形成于不与台阶8重叠的位置。
有源区域9形成于与晶片的下表面3相比更靠近上表面2的位置。因此,与将劈开槽设置于晶片1的下表面3的情况相比,将劈开槽设置于晶片1的上表面2,劈开槽与有源区域9之间的距离变近。台阶8首先主要向劈开行进方向进展,之后主要向与该劈开行进方向成直角的方向进展,因此,如果劈开槽接近有源区域9,则台阶8容易影响有源区域9。换言之,在实施方式1中,劈开槽7和有源区域9都形成于晶片1的上表面2侧,两者的高度几乎相等,因此,台阶8容易在有源区域9所处的高度主要向劈开行进方向进展。
与此相对,在本发明的实施方式2中,将劈开槽7a、7b形成于晶片1的下表面3侧。这样,根据图6也可以明白,在有源区域9所处的高度,台阶8a、8b主要向与劈开行进方向成直角的方向进展。因此,容易防止台阶8a、8b影响有源区域9。具体而言,有源区域9只要避开台阶8a向与劈开行进方向成直角的y正方向进展的区域20a和台阶8b向与劈开行进方向成直角的y正方向进展的区域20b,则设置于任何地方均可。因此,能够将有源区域9设置于晶片1的上表面2附近的几乎所有区域。
这样,通过在晶片1的下表面3设置劈开槽7a、7b而增大有源区域9和劈开槽的距离,由此,能够显著地缓和形成有源区域9的场所的限制。因此,与实施方式1相比可以使劈开槽彼此接近,也可以提高劈开槽的密度。通过使劈开行进方向的每单位长度所形成的劈开槽的数量增加,能够提高对劈开线进行校正的效果。
实施方式3
图7是表示通过实施方式3涉及的晶片1的劈开而出现的剖面4的一部分的图。在晶片1的上表面2形成有劈开槽14。劈开槽14具有在深度方向上宽度阶梯状地变窄的形状。具体而言,劈开槽14具备宽度宽的第1槽14a、和在第1槽14a的底面形成的比第1槽14a的宽度窄的第2槽14b。能够通过对晶片1进行例如干蚀刻或者湿蚀刻而制作劈开槽14。例如也可以与形成光学波导等的工艺同时地形成劈开槽14。劈开槽14的间隔以及台阶数没有特别地限定。优选在第2槽14b的正下方设置有源区域9。
以第1槽14a为起点产生台阶8a,以第2槽14b为起点产生台阶8b。将有源区域9设置于劈开槽14的正下方,因此,能够防止台阶8a、8b影响有源区域9。图8是表示有源区域9能够存在的范围的图。半圆30的半径32与从劈开槽14的底至晶片1的下表面3的距离相等。半圆30的中心34是劈开槽14的宽度最窄的位置的劈开行进方向侧的端部正下方的晶片1的下表面3。通过以容纳于这样定义的半圆30中的方式设置有源区域9,能够防止从劈开槽进展的台阶影响有源区域9。
并且,通过如上所述将劈开槽14形成为阶梯形状,能够使从1个劈开槽14产生的台阶的数量增加。如果使台阶的数量增加,则能够提高将劈开线向劈开基准线校正的效果。因此,与实施方式1相比,能够使劈开线接近劈开基准线。
劈开槽14的形状只要是宽度在深度方向上变窄的形状则不作特别地限定。例如,也可以在第1槽14a、第2槽14b的基础上,在第2槽14b的底面形成与第2槽14b相比宽度窄的第3槽。在该情况下,由3阶的槽提供3个台阶。也可以增加槽的数量。
图9是表示通过变形例涉及的劈开而出现的剖面4的一部分的图。劈开槽14的第1槽14a的侧面是曲面。这样,也可以将劈开槽的侧面在至少一部分设为曲面。劈开槽14只要在不与有源区域9接触的范围,则劈开槽14的深度和间隔没有限制。
图10是表示通过其他变形例涉及的劈开而出现的剖面4的一部分的图。阶梯状的劈开槽14形成于晶片1的下表面3。劈开槽14的宽度在深度方向上阶梯状地变窄。由此,能够防止台阶影响有源区域9,并且增加台阶的数量。劈开槽只要是宽度在深度方向上变窄的形状即可,也可以不是阶梯状。另外,劈开槽的侧面能够在至少一部分设为曲面。
实施方式4
图11是表示通过实施方式4涉及的晶片1的劈开而出现的剖面4的一部分的图。在实施方式4涉及的半导体元件的制造方法中,在元件形成工序之后,不是形成劈开槽,而是在晶片1的上表面2侧形成多个构造物40。例如通过将金属或者绝缘膜形成于晶片1的上表面2而形成构造物40。构造物40例如能够通过溅射或者蒸镀法形成。
在劈开工序中,通过从晶片1的上表面2侧劈开晶片1,台阶8从构造物40的底面的角进展,到达晶片1的下表面3。通过台阶8的产生能够将劈开线向劈开基准线进行校正。如果结束劈开工序,则多个有源区域9和通过多个构造物40形成的台阶8在剖面4露出。有源区域9形成于不与台阶8重叠的位置。
图12是表示能够设置有源区域9的区域的图。半圆42表示有源区域9能够存在的范围。半圆42的半径44与晶片1的厚度相等。半圆42的中心46位于构造物40的劈开行进方向侧的端部正下方的晶片1的下表面3。通过将有源区域9设置于该半圆42内,能够防止从构造物40进展的台阶8影响有源区域9。
作为形成台阶8的手段而设置了构造物40。通过设置构造物40能够不实施针对晶片1的加工而导入台阶8。虽然在晶片1的上表面2局部地存在电极,但是仍存在能够形成构造物40的宽的空间。因此,能够形成任意形状的构造物40。
实施方式5
图13是表示通过实施方式5涉及的晶片1的劈开而出现的剖面4的一部分的图。与实施方式4的不同点是在晶片1的下表面3侧形成了多个构造物50这一点。在劈开工序中,从晶片1的下表面3侧劈开晶片1。如上所述,通过使台阶8从晶片1的下表面3进展,变得不易在位于晶片1的上表面2侧的有源区域9形成台阶。
实施方式6
图14是表示通过实施方式6涉及的晶片1的劈开而出现的剖面4的一部分的图。在实施方式6涉及的半导体元件的制造方法中,在元件形成工序之后,在晶片1的上表面2侧形成多个构造物组。构造物组表示多个相连地设置的构造物。1个构造物组60具备多个构造物60a。其他构造物组62也具备多个构造物62a。也可以形成大于或等于3个构造物组。构造物组60、62的材料例如是金属或者绝缘膜。
在形成了构造物组60、62之后,使处理进入劈开工序。在劈开工序中,从晶片1的上表面2侧劈开晶片1。在存在构造物组60、62的区域,构造物组60、62妨碍劈开行进,因此,劈开行进速度变小,在不存在构造物组60、62的区域,劈开行进速度变大。而且,在劈开从存在构造物组60、62的区域向不存在构造物组60、62的区域进入的定时,劈开行进速度急剧变大。如果劈开行进速度大,则劈开线向劈开基准线方向移动的距离变大。即,劈开线的校正量变大。因此,至劈开线的校正完成为止所需要的劈开行进量变小。通过图14来说,台阶8的劈开行进方向长度X1相对地变小。
在实施方式6中,在从构造物组60起在劈开行进方向离开了超过长度X1的位置设置有源区域9a,在从构造物组62起在劈开行进方向离开了超过长度X1的位置设置有源区域9b。由此,能够防止从构造物组60、62进展的台阶8影响有源区域9a、9b。长度X1比上述的实施方式1-5中的台阶的劈开行进方向长度小。因此,由与构造物组60、62相比在劈开行进方向设置有源区域9a、9b带来的弊端小。
如果结束劈开工序,多个有源区域9a、9b和通过多个构造物组形成的台阶8在劈开面露出。在图14中,在1个台阶8的劈开行进侧具有1个有源区域。在俯视时多个构造物组中相邻的2个构造物组60、62之间设置台阶8。在从构造物组60、62起在劈开行进方向离开了超过长度X1的位置设置有源区域9a、9b,由此,能够防止台阶8影响有源区域9a、9b。
实施方式7
图15是表示通过实施方式7涉及的晶片1的劈开而出现的剖面4的一部分的图。实施方式7取代实施方式6的多个构造物组,形成多个劈开槽组。在本发明的实施方式7涉及的半导体元件的制造方法中,在元件形成工序之后,在晶片1的上表面2侧形成多个劈开槽组。劈开槽组表示多个相连地设置的劈开槽。1个劈开槽组70由多个劈开槽70a构成。其他劈开槽组72由多个劈开槽72a构成。也可以形成大于或等于3个劈开槽组。
在形成了多个劈开槽组之后,使处理进入劈开工序。在劈开工序中,将晶片1从晶片1的上表面2侧劈开。此时,在存在劈开槽组70、72的区域,劈开槽组70、72妨碍劈开行进,因此,劈开行进速度变小,在不存在劈开槽组70、72的区域,劈开行进速度变大。而且,在劈开从存在劈开槽组70、72的区域进入不存在劈开槽组70、72的区域的定时,劈开行进速度急剧变大。如果劈开行进速度大,则劈开线向劈开基准线方向移动的距离变大。即,劈开线的校正量变大。因此,至劈开线的校正完成为止所需要的劈开行进量变小。通过图15来说,台阶8的劈开行进方向长度X2变小。
有源区域9a、9b形成于某个劈开槽组和其他劈开槽组之间。例如,有源区域9a形成于劈开槽组70和劈开槽组72之间。优选有源区域9a、9b与劈开槽组70、72的底部相比设置于上方。通过在2个劈开槽组之间设置有源区域,能够防止从劈开槽组进展的台阶影响有源区域。长度X2比上述的实施方式1-5中的台阶的劈开行进方向长度小。因此,由与劈开槽组相比在劈开行进方向设置有源区域带来的弊端小。另外,能够与劈开槽组70、72的槽深度无关地设置有源区域9a、9b。
在具备劈开槽组70、72的结构中,也可以在实施方式1所说明的半圆中设置有源区域。但是,在该情况下,劈开槽越深,则半圆变得越小,因此,在劈开槽深的情况下,非常限制有源区域的设置位置。因此,优选有源区域9a、9b设置于某个劈开槽组和其他劈开槽组之间。或者,也可以在从劈开槽组起沿劈开行进方向离开了超过长度X2的位置设置有源区域。
如果结束劈开工序,则通过多个劈开槽组70、72形成的台阶8和多个有源区域9a、9b在劈开面露出。在图15中,在1个台阶8的劈开行进侧具有1个有源区域。在多个劈开槽组中相邻的2个劈开槽组之间设置有源区域。通过在从劈开槽组起在劈开行进方向离开了超过长度X2的位置设置有源区域,能够防止台阶影响有源区域。
此外,也可以对上述各实施方式的特征进行组合而提高本发明的效果。
标号的说明
1晶片,2上表面,3下表面,4剖面,7劈开槽,8台阶,9有源区域。
Claims (16)
1.一种半导体元件的制造方法,其特征在于,具备以下工序:
在晶片形成多个具有有源区域的半导体元件;
在所述晶片的上表面侧形成多个劈开槽;以及
将所述晶片从所述晶片的上表面侧劈开,使多个所述有源区域和通过多个所述劈开槽形成的台阶在剖面露出,
所述有源区域设置于将从所述劈开槽的底至所述晶片的下表面的距离作为半径、将所述劈开槽的劈开行进方向侧的端部正下方的所述晶片的下表面作为中心的半圆内。
2.根据权利要求1所述的半导体元件的制造方法,其特征在于,
所述有源区域设置于所述劈开槽的正下方。
3.根据权利要求1或2所述的半导体元件的制造方法,其特征在于,
所述劈开槽是宽度在深度方向上变窄的形状,
所述半圆的中心是所述劈开槽的宽度最窄位置的劈开行进方向侧的端部正下方的所述晶片的下表面。
4.根据权利要求3所述的半导体元件的制造方法,其特征在于,
所述劈开槽的宽度在深度方向上阶梯状地变窄。
5.根据权利要求3所述的半导体元件的制造方法,其特征在于,
所述劈开槽的侧面在至少一部分是曲面。
6.一种半导体元件的制造方法,其特征在于,具备以下工序:
在晶片形成多个具有有源区域的半导体元件;
在所述晶片的下表面侧形成多个劈开槽;以及
将所述晶片从所述晶片的下表面侧劈开,使多个所述有源区域和通过多个所述劈开槽形成的台阶在剖面露出,
所述有源区域形成于不与所述台阶重叠的位置。
7.根据权利要求6所述的半导体元件的制造方法,其特征在于,
在1个所述半导体元件设置大于或等于2个所述劈开槽。
8.根据权利要求6或7所述的半导体元件的制造方法,其特征在于,
所述劈开槽是宽度在深度方向上变窄的形状。
9.根据权利要求8所述的半导体元件的制造方法,其特征在于,
所述劈开槽的宽度在深度方向上阶梯状地变窄。
10.根据权利要求8所述的半导体元件的制造方法,其特征在于,
所述劈开槽的侧面在至少一部分是曲面。
11.根据权利要求6至10中任一项所述的半导体元件的制造方法,其特征在于,
所述晶片从下表面侧起依次具备基板、下覆层、所述有源区域、上覆层以及接触层。
12.一种半导体元件的制造方法,其特征在于,具备以下工序:
在晶片形成多个具有有源区域的半导体元件;
在所述晶片的上表面侧或者下表面侧形成多个构造物,以及
在所述晶片的上表面侧形成多个所述构造物时,从所述晶片的上表面侧将所述晶片劈开,在所述晶片的下表面侧形成多个所述构造物时,从所述晶片的下表面侧将所述晶片劈开,由此,使多个所述有源区域和通过多个所述构造物形成的台阶在剖面露出,
所述有源区域形成于不与所述台阶重叠的位置。
13.根据权利要求12所述的半导体元件的制造方法,其特征在于,
多个所述构造物形成于所述晶片的上表面侧,
所述有源区域设置于将所述晶片的厚度作为半径、将所述构造物的劈开行进方向侧的端部正下方的所述晶片的下表面作为中心的半圆内。
14.一种半导体元件的制造方法,其特征在于,具备以下工序:
在晶片形成多个具有有源区域的半导体元件;
在所述晶片的上表面侧形成多个构造物组或者多个劈开槽组;以及
将所述晶片从所述晶片的上表面侧劈开,使多个所述有源区域和通过所述多个构造物组或者所述多个劈开槽组形成的台阶在剖面露出,
在1个所述台阶的劈开行进侧设置1个所述有源区域。
15.根据权利要求14所述的半导体元件的制造方法,其特征在于,
在所述晶片的上表面侧形成所述多个构造物组,
在俯视时所述多个构造物组中相邻的2个构造物组之间设置所述台阶。
16.根据权利要求14所述的半导体元件的制造方法,其特征在于,
在所述晶片的上表面侧形成所述多个劈开槽组,
在所述多个劈开槽组中相邻的2个劈开槽组之间设置所述有源区域。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/014998 WO2018189835A1 (ja) | 2017-04-12 | 2017-04-12 | 半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110476308A true CN110476308A (zh) | 2019-11-19 |
CN110476308B CN110476308B (zh) | 2021-07-16 |
Family
ID=60658981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780089134.7A Active CN110476308B (zh) | 2017-04-12 | 2017-04-12 | 半导体元件的制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10930559B2 (zh) |
JP (1) | JP6245414B1 (zh) |
CN (1) | CN110476308B (zh) |
WO (1) | WO2018189835A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019186888A1 (ja) * | 2018-03-29 | 2019-10-03 | 三菱電機株式会社 | 半導体装置の製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786687A (ja) * | 1993-09-10 | 1995-03-31 | Mitsubishi Electric Corp | 半導体レーザ装置、その製造方法及び半導体レーザ用ウエハ |
CN1492549A (zh) * | 2001-02-01 | 2004-04-28 | ������������ʽ���� | 半导体激光器装置的制造方法及半导体激光器装置 |
WO2006041134A1 (ja) * | 2004-10-15 | 2006-04-20 | Matsushita Electric Industrial Co., Ltd. | 窒化化合物半導体素子およびその製造方法 |
WO2007074688A1 (ja) * | 2005-12-26 | 2007-07-05 | Matsushita Electric Industrial Co., Ltd. | 窒化化合物半導体素子およびその製造方法 |
JP2009111268A (ja) * | 2007-10-31 | 2009-05-21 | Mitsubishi Electric Corp | 半導体発光素子の製造方法 |
CN101789562A (zh) * | 2009-01-26 | 2010-07-28 | 三洋电机株式会社 | 半导体激光元件的制造方法、半导体激光元件和光学装置 |
JP2012156228A (ja) * | 2011-01-25 | 2012-08-16 | Mitsubishi Electric Corp | 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法 |
WO2017006902A1 (ja) * | 2015-07-07 | 2017-01-12 | 三菱電機株式会社 | 半導体素子の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3444536B2 (ja) | 1999-10-25 | 2003-09-08 | 松下電器産業株式会社 | 半導体レーザー素子の製造方法および劈開装置 |
JP5803457B2 (ja) * | 2011-09-08 | 2015-11-04 | 三菱電機株式会社 | レーザダイオード素子の製造方法 |
JP2015088512A (ja) * | 2013-10-28 | 2015-05-07 | 三菱電機株式会社 | 半導体装置の製造方法 |
US11244862B2 (en) * | 2017-04-24 | 2022-02-08 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor devices |
-
2017
- 2017-04-12 JP JP2017533640A patent/JP6245414B1/ja active Active
- 2017-04-12 CN CN201780089134.7A patent/CN110476308B/zh active Active
- 2017-04-12 WO PCT/JP2017/014998 patent/WO2018189835A1/ja active Application Filing
- 2017-04-12 US US16/490,040 patent/US10930559B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786687A (ja) * | 1993-09-10 | 1995-03-31 | Mitsubishi Electric Corp | 半導体レーザ装置、その製造方法及び半導体レーザ用ウエハ |
CN1492549A (zh) * | 2001-02-01 | 2004-04-28 | ������������ʽ���� | 半导体激光器装置的制造方法及半导体激光器装置 |
WO2006041134A1 (ja) * | 2004-10-15 | 2006-04-20 | Matsushita Electric Industrial Co., Ltd. | 窒化化合物半導体素子およびその製造方法 |
WO2007074688A1 (ja) * | 2005-12-26 | 2007-07-05 | Matsushita Electric Industrial Co., Ltd. | 窒化化合物半導体素子およびその製造方法 |
JP2009111268A (ja) * | 2007-10-31 | 2009-05-21 | Mitsubishi Electric Corp | 半導体発光素子の製造方法 |
CN101789562A (zh) * | 2009-01-26 | 2010-07-28 | 三洋电机株式会社 | 半导体激光元件的制造方法、半导体激光元件和光学装置 |
JP2012156228A (ja) * | 2011-01-25 | 2012-08-16 | Mitsubishi Electric Corp | 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法 |
WO2017006902A1 (ja) * | 2015-07-07 | 2017-01-12 | 三菱電機株式会社 | 半導体素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6245414B1 (ja) | 2017-12-13 |
US10930559B2 (en) | 2021-02-23 |
WO2018189835A1 (ja) | 2018-10-18 |
US20200066590A1 (en) | 2020-02-27 |
CN110476308B (zh) | 2021-07-16 |
JPWO2018189835A1 (ja) | 2019-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103025471B (zh) | 激光加工方法 | |
JP2003524884A (ja) | パターニングされた表面を備えた発光ダイオード | |
CN103025474A (zh) | 激光加工方法 | |
JP2013004957A (ja) | 発光素子構造及びその製造方法 | |
JP2006086516A (ja) | 半導体発光素子の製造方法 | |
JP2006352135A (ja) | 凹凸構造を含む発光素子及びその製造方法 | |
US20150243843A1 (en) | Semiconductor device and a manufacturing method thereof | |
CN110416170B (zh) | 基板、芯片封装结构及其制备方法 | |
US10559716B2 (en) | Semiconductor light emitting device and method for manufacturing same | |
US20180175585A1 (en) | Electrically pumped photonic crystal nanolaser | |
JP5306374B2 (ja) | レーザ加工装置、レーザ加工方法、および光起電力装置の製造方法 | |
JP2002057404A5 (zh) | ||
CN110476308A (zh) | 半导体元件的制造方法 | |
CN110137802B (zh) | 一种小间距密排垂直腔面发射激光器及其制备方法 | |
CN1136636C (zh) | 半导体激光器的制造方法 | |
EP2858129B1 (en) | Semiconductor light emitting device | |
JP2010108993A (ja) | バー状半導体レーザ素子およびその製造方法 | |
US20170222088A1 (en) | Optoelectronic semiconductor chip and method of producing the same | |
US9741554B2 (en) | Method of manufacturing semiconductor device | |
JP5344530B2 (ja) | エッチングマスクの形成方法、3次元構造体の製造方法及び3次元フォトニック結晶レーザー素子の製造方法 | |
JP2014160797A (ja) | 発光ダイオードチップ及びその製造方法 | |
JP2020027935A (ja) | 半導体素子、半導体基板及び半導体素子の製造方法 | |
KR101259990B1 (ko) | 렌즈 어레이가 집적된 발광소자 및 그 제조방법 | |
KR20110105541A (ko) | 다중 스케일 표면 가공 방법 및 이 방법에 의해 제조된 다중 스케일 표면을 가지는 고체 기재 | |
JP6600922B2 (ja) | 液体を用いて基板に対するチップ部品のアライメントを行う方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |