WO2018189835A1 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
WO2018189835A1
WO2018189835A1 PCT/JP2017/014998 JP2017014998W WO2018189835A1 WO 2018189835 A1 WO2018189835 A1 WO 2018189835A1 JP 2017014998 W JP2017014998 W JP 2017014998W WO 2018189835 A1 WO2018189835 A1 WO 2018189835A1
Authority
WO
WIPO (PCT)
Prior art keywords
cleavage
wafer
active region
groove
manufacturing
Prior art date
Application number
PCT/JP2017/014998
Other languages
English (en)
French (fr)
Inventor
達郎 吉野
鈴木　正人
将人 根岸
兼司 吉川
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2017/014998 priority Critical patent/WO2018189835A1/ja
Priority to CN201780089134.7A priority patent/CN110476308B/zh
Priority to US16/490,040 priority patent/US10930559B2/en
Priority to JP2017533640A priority patent/JP6245414B1/ja
Publication of WO2018189835A1 publication Critical patent/WO2018189835A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving

Definitions

  • the present invention relates to a method for manufacturing a semiconductor element having an active region.
  • the wafer After forming a plurality of semiconductor elements having an active region that emits light on a wafer, the wafer is cleaved. When the active region is exposed by cleavage, an optically flat surface can be realized.
  • the wafer is preferably divided along a cleavage reference line which is an ideal cleavage line.
  • a shift occurs between the pattern and the cleavage reference line, and the cleavage line deviates from the cleavage reference line. If cleavage that deviates significantly from the cleavage reference line frequently occurs, the manufacturing yield of the semiconductor element decreases.
  • a pattern electrode is provided on a semiconductor laminate in which a plurality of semiconductor layers including an active layer are laminated, and a plurality of cleavage grooves each parallel to the pattern electrode are etched. Forming a plurality of pattern electrodes parallel to each other formed by processing, and then forming a plurality of bar-shaped element assemblies by performing primary cleavage along a direction orthogonal to each cleavage groove. Is disclosed.
  • a step is formed in a cross section that appears by cleavage by correcting the progress direction of cleavage by the cleavage groove.
  • This level difference extends from the cleaving groove in the cleaving direction and reaches the back surface of the wafer. If this level difference is applied to the active region where light is emitted, there is a problem that the light emission direction of the semiconductor element is changed and the light emission efficiency is lowered.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method of manufacturing a semiconductor element that can prevent a step developed from a cleavage groove from being applied to an active region without any harmful effects.
  • a method of manufacturing a semiconductor device includes a step of forming a plurality of semiconductor devices having an active region on a wafer, a step of forming a plurality of cleaved grooves on the upper surface side of the wafer, Cleaving from the side and forming a step formed by the plurality of cleavage grooves in a cross section and exposing the plurality of active regions, the active region from the bottom of the cleavage grooves to the lower surface of the wafer This distance is a radius, and is provided in a semicircle centered on the lower surface of the wafer just below the end of the cleavage groove on the side of the cleavage progression direction.
  • Another method of manufacturing a semiconductor device includes a step of forming a plurality of semiconductor devices having an active region on a wafer, a step of forming a plurality of cleaved grooves on the lower surface side of the wafer, and the wafer to the wafer.
  • a step formed by a plurality of cleavage grooves in a cross section and exposing the plurality of active regions, and the active region is formed at a position that does not overlap with the steps. It is characterized by that.
  • Another method of manufacturing a semiconductor device includes a step of forming a plurality of semiconductor devices having an active region on a wafer, a step of forming a plurality of structures on the upper surface side or the lower surface side of the wafer, and the wafer.
  • the wafer is cleaved from the upper surface side of the wafer, and when a plurality of the structures are formed on the lower surface side of the wafer, the wafer is formed from the lower surface side of the wafer.
  • cleaving the step, the step formed by a plurality of the structures in the cross section and the step of exposing the plurality of active regions, the active region was formed at a position that does not overlap the step It is characterized by that.
  • Another method of manufacturing a semiconductor device includes a step of forming a plurality of semiconductor devices having an active region on a wafer, and forming a plurality of structures or a plurality of cleavage grooves on the upper surface side of the wafer. Cleaving the wafer from the upper surface side of the wafer, exposing a step formed by the plurality of structure groups or the plurality of cleavage groove groups in a cross section, and the plurality of active regions; And one active region is provided on the side of the step of the cleavage progressing.
  • the active region directly under the cleavage groove, it is possible to prevent a step that develops from the cleavage groove without adversely affecting the active region.
  • FIG. 6 is a perspective view illustrating the method for manufacturing the semiconductor element according to the first embodiment. It is a partial sectional view of a wafer after an element formation process. It is a partial cross section figure of the wafer which shows a cleavage groove. It is a partial cross section figure of the wafer which appeared by cleaving concerning a comparative example. It is a figure which shows a part of cross section of the wafer which appeared by cleavage.
  • FIG. 6 is a diagram showing a part of a cross section that appears by cleavage of a wafer according to a second embodiment.
  • FIG. 9 is a diagram showing a part of a cross section that appears by cleavage of a wafer according to a third embodiment.
  • FIG. 10 is a diagram showing a part of a cross section that appears by cleavage of a wafer according to a fourth embodiment. It is a figure which shows the area
  • FIG. 10 is a diagram showing a part of a cross section that appears by cleavage of a wafer according to a fifth embodiment.
  • FIG. 10 is a diagram showing a part of a cross section that appears by cleavage of a wafer according to a sixth embodiment.
  • FIG. 10 is a diagram showing a part of a cross section that appears by cleavage of a wafer according to a seventh embodiment.
  • FIG. 1 is a perspective view showing a method for manufacturing a semiconductor element according to Embodiment 1 of the present invention.
  • FIG. 1 is a view mainly showing a wafer at the time of cleavage. The wafer before cleavage will also be described with reference to this figure.
  • a plurality of semiconductor elements having active regions 9 are formed on the wafer 1. This process is referred to as an element forming process.
  • the active region 9 is a region extending in the z direction in FIG.
  • a plurality of semiconductor elements are formed on the wafer 1 by an element forming process.
  • FIG. 2 is a partial cross-sectional view of the wafer after the element formation process.
  • the wafer 1 includes a substrate 1A made of, for example, n-type InP. On the substrate 1A, for example, a lower cladding layer 1B made of n-type InP is formed. On the lower cladding layer 1B, an active region 9 made of, for example, InGaAlAs-based MQW is provided. The active region 9 is a region that emits light.
  • an upper cladding layer 1C made of, for example, p-type InP is formed.
  • a contact layer 1D made of, for example, p-type InGaAs is formed on the upper cladding layer 1C.
  • a semi-insulating film 1E made of, for example, semi-insulating InP is formed on the side surface of the structure including the lower cladding layer 1B, the active region 9, the upper cladding layer 1C, and the contact layer 1D.
  • the semiconductor element is not limited to this configuration. As the semiconductor element, any configuration including the active region 9 that emits light can be adopted.
  • the semiconductor element may be a semiconductor laser or a light emitting diode.
  • the wafer 1 has an upper surface 2 and a lower surface 3.
  • the wafer 1 in FIG. 2 is completed by forming each layer on the substrate 1A by a known semiconductor process such as a film forming process and an etching process.
  • FIG. 3 is a partial cross-sectional view of the wafer 1 showing the cleavage grooves 7.
  • the cleavage groove 7 is formed immediately above the active region 9. Therefore, the active region 9 is immediately below the cleavage groove 7.
  • the cleavage groove 7 is formed in a layer formed on the substrate 1A.
  • the cleavage groove 7 is formed in the contact layer 1D and the semi-insulating film 1E.
  • One cleavage groove 7 is formed for one active region 9.
  • the cleavage groove 7 can be formed by, for example, dry etching or wet etching.
  • the cleavage groove 7 does not indicate a space, but indicates a portion where a recess is provided.
  • the cleavage line of the wafer 1 may deviate from a cleavage reference line that is an ideal cleavage line, and a cleavage groove 7 is provided to correct such a deviation. Therefore, the cleavage groove 7 must guide the cleavage line to the cleavage reference line. Since cleavage often proceeds along the corner of the bottom of the cleavage groove 7, it is preferable to provide the corner on the cleavage reference line.
  • the shape of the cleavage groove 7 is not particularly limited as long as the corner of the bottom of the cleavage groove 7 can coincide with the cleavage reference line. That is, the cleavage groove 7 of FIG. 1 is a quadrangle in plan view, but it may be a triangle or a pentagon.
  • FIG. 1 shows a cleavage groove 7.
  • the cleavage groove 7 is a rectangular groove extending in the z direction in plan view.
  • the progress direction of cleavage is the x positive direction.
  • a cleavage starting point portion 6 serving as a starting point for cleavage is formed on the upper surface 2 side of the wafer 1.
  • a plurality of cleavage grooves 7 are arranged in the x direction in the positive x direction of the cleavage starting point 6.
  • the wafer is cleaved.
  • This process is called a cleavage process.
  • the blade 5 is pressed against the lower surface 3 of the wafer 1 to apply a load to the wafer 1, and the wafer 1 is cleaved from the upper surface 2 side of the wafer 1.
  • Arrow 11 indicates the direction of cleavage progress.
  • the arrow 11 on the upper surface 2 side of the wafer 1 indicates that the cleavage proceeds from the upper surface side of the wafer 1.
  • the wafer 1 is cleaved from the cleavage starting point 6. The cleavage proceeds in the y negative direction and in the x positive direction.
  • a crack may be generated in the wafer 1 by irradiating the wafer 1 with a laser, and the wafer may be divided.
  • the cleavage line of the wafer 1 is greatly deviated from the cleavage reference line, resulting in a decrease in manufacturing yield.
  • a cause of the gap between the cleavage line and the cleavage reference line there is a process pattern shift of a plurality of semiconductor elements in the photolithography process.
  • a plurality of cleavage grooves 7 are provided along the cleavage reference line. Since the stress at the time of cleavage is likely to be applied to the cleavage groove 7, the cleavage line 10 of the wafer 1 is corrected toward the cleavage reference line.
  • a step 8 is formed in the cross section 4. The step 8 is generated from the cleaving groove 7 in the cleaving direction indicated by the arrow 11. FIG.
  • step 8 formed by the plurality of cleavage grooves 7 and the plurality of active regions 9 are exposed in the cross section 4 as a result of the cleavage.
  • the active region 9 and the step 8 do not overlap, and the end surfaces of all the active regions 9 are flat.
  • a laser bar is formed by this cleavage process. Thereafter, the semiconductor element is completed by cleaving the laser bar along the z direction.
  • FIG. 4 is a partial cross-sectional view of a wafer shown by cleavage according to a comparative example.
  • the step 8 advances from the bottom portion of the cleavage groove 7 in the cleavage progress direction indicated by the arrow 11 and reaches the lower surface 3 of the wafer 1.
  • the step 8 has a shape close to a sector.
  • the active region 9 in the comparative example has the same height as the cleavage groove 7 and is formed in the cleavage progress direction with respect to the cleavage groove 7. Therefore, there is a possibility that the active region 9 may reach the step 8.
  • the level difference 8 is generated in the active region 9
  • the light emission efficiency of the laser is lowered.
  • the active region 9 is a region having a width of about 10 ⁇ m, there is a high possibility that the step 8 is formed in the active region 9 when the step 8 extends in the direction of the upper surface 2 from the position where the step 8 occurs.
  • the cleavage groove 7 is formed immediately above the active region 9. Therefore, it is possible to prevent the step 8 from entering the active region 9 no matter how the step 8 develops from the bottom portion of the cleavage groove 7. Moreover, since it is not necessary to sufficiently separate the cleavage groove 7 from the active region 9 as in the comparative example, the degree of freedom of the formation position of the cleavage groove 7 can be increased.
  • the depth and interval of the cleavage groove 7 are not limited as long as the cleavage groove 7 does not contact the active region 9. Further, the length of the cleavage groove 7 in the x direction is not particularly limited as long as the step 8 is large.
  • the cleavage groove 7 is provided immediately above the active region 9, but may be provided at another location.
  • FIG. 5 is a view showing a part of the cross section 4 of the wafer that appears by cleavage.
  • a semicircle 12 indicated by a one-dot chain line indicates a range in which the active region 9 can exist.
  • the radius 13 a of the semicircle 12 is equal to the distance from the bottom of the cleavage groove 7 to the lower surface 3 of the wafer 1.
  • the center 15 of the semicircle 12 is the lower surface 3 of the wafer 1 immediately below the end of the cleavage groove 7 on the side of the cleavage progression direction.
  • the wafer 1 includes the substrate 1A, the lower cladding layer 1B, the active region 9, the upper cladding layer 1C, and the contact layer 1D in order from the lower surface side, all the configurations included in known laser elements are formed on the wafer 1. Can do. Although the electrode is omitted in FIG. 1, it is preferable to form the electrode at a position that does not appear on the cleavage plane so that the electrode does not affect the progress of the cleavage line. These modifications can be applied to the method for manufacturing a semiconductor device according to the following embodiments. It should be noted that the semiconductor element manufacturing method according to the following embodiment has much in common with the first embodiment, and will be described with a focus on differences from the first embodiment.
  • FIG. FIG. 6 is a diagram showing a part of the cross section 4 that appears in the cleavage of the wafer 1 according to the second embodiment.
  • the cleavage grooves 7a and 7b are provided on the lower surface 3 of the wafer 1 to correct the cleavage line.
  • a plurality of cleavage grooves are formed on the lower surface 3 side of the wafer 1 in the cleavage groove forming step.
  • two cleavage grooves 7a and 7b are formed in one semiconductor element defined by a region where one active region 9 is formed.
  • One cleavage groove may be provided in one semiconductor element, or three or more cleavage grooves may be provided.
  • a cleavage groove is formed on the lower surface 3 of the wafer 1.
  • the wafer 1 is cleaved from the lower surface 3 side of the wafer 1.
  • the blade is applied to the upper surface 2 of the wafer 1 and the cleavage is advanced from the lower surface 3 side of the wafer 1.
  • the fact that the arrow 11 indicating the cleaving direction is on the lower surface 3 side of the wafer 1 indicates that the cleavage is performed from the lower surface 3 side of the wafer 1. Therefore, the starting point of cleavage is the lower surface 3 side.
  • Cleavage proceeds in the positive y direction and in the positive x direction.
  • the steps 8a and 8b formed by the plurality of cleavage grooves 7a and 7b and the plurality of active regions 9 are exposed in the cross section 4.
  • the active region 9 is formed at a position that does not overlap the step 8.
  • the active region 9 is formed at a position closer to the upper surface 2 than the lower surface 3 of the wafer. For this reason, when the cleavage groove is provided on the upper surface 2 of the wafer 1, the distance between the cleavage groove and the active region 9 becomes shorter than when the cleavage groove is provided on the lower surface 3 of the wafer 1.
  • the step 8 first progresses mainly in the cleavage progressing direction, and then progresses mainly at a right angle to the cleavage progressing direction. Therefore, when the cleavage groove is close to the active region 9, the step 8 tends to enter the active region 9.
  • the cleavage groove 7 and the active region 9 are both formed on the upper surface 2 side of the wafer 1 and the heights of both are substantially equal. It is easy to make progress.
  • the cleavage grooves 7 a and 7 b are formed on the lower surface 3 side of the wafer 1.
  • the steps 8a and 8b develop mainly at right angles to the cleavage progressing direction. Therefore, it is easy to prevent the steps 8a and 8b from entering the active region 9.
  • the active region 9 can even avoid the region 20a where the step 8a progresses in the y positive direction perpendicular to the cleavage progress direction and the region 20b where the step 8b progresses in the y positive direction perpendicular to the cleavage progress direction. It can be installed anywhere. Therefore, the active region 9 can be installed in almost all regions near the upper surface 2 of the wafer 1.
  • the cleavage grooves 7a and 7b on the lower surface 3 of the wafer 1 to increase the distance between the active region 9 and the cleavage groove, it is possible to remarkably relieve the place where the active region 9 is formed. Therefore, the cleavage grooves may be closer to each other than in Embodiment 1, and the density of the cleavage grooves may be increased. The effect of correcting the cleavage line can be enhanced by increasing the number of cleavage grooves formed per unit length in the cleavage progress direction.
  • FIG. 7 is a diagram showing a part of the cross section 4 that appears in the cleavage of the wafer 1 according to the third embodiment.
  • a cleavage groove 14 is formed on the upper surface 2 of the wafer 1.
  • the cleaved groove 14 has a shape that narrows in a stepwise manner in the depth direction.
  • the cleavage groove 14 includes a wide first groove 14a and a second groove 14b that is narrower than the first groove 14a formed on the bottom surface of the first groove 14a.
  • the cleave groove 14 can be produced by, for example, dry etching or wet etching of the wafer 1.
  • the cleave groove 14 may be formed simultaneously with a process such as optical waveguide formation. There is no particular limitation on the interval and the number of steps of the cleavage grooves 14. It is preferable to provide the active region 9 immediately below the second groove 14b.
  • FIG. 8 is a diagram showing a range in which the active region 9 can exist.
  • the radius 32 of the semicircle 30 is equal to the distance from the bottom of the cleavage groove 14 to the lower surface 3 of the wafer 1.
  • the center 34 of the semicircle 30 is the lower surface 3 of the wafer 1 just below the end of the cleavage groove 14 in the cleavage progressing direction at the narrowest position.
  • the number of steps generated from one cleavage groove 14 can be increased by forming the cleavage groove 14 in a stepped shape as described above. Increasing the number of steps can enhance the effect of correcting the cleavage line toward the cleavage reference line. Therefore, the cleavage line can be made closer to the cleavage reference line as compared with the first embodiment.
  • the shape of the cleavage groove 14 is not particularly limited as long as the width becomes narrow in the depth direction.
  • a third groove that is narrower than the second groove 14b may be formed on the bottom surface of the second groove 14b. In this case, three steps are provided from the three-step groove. Further, the number of grooves may be increased.
  • FIG. 9 is a diagram showing a part of the cross-section 4 shown by cleavage according to the modification.
  • the side surface of the first groove 14a of the cleavage groove 14 is a curved surface.
  • the side surface of the cleavage groove may be a curved surface at least partially.
  • the depth and interval of the cleavage groove 14 are not limited as long as the cleavage groove 14 does not contact the active region 9.
  • FIG. 10 is a view showing a part of the cross section 4 that appears in the cleavage according to another modification.
  • a step-shaped cleavage groove 14 is formed on the lower surface 3 of the wafer 1.
  • the cleaved groove 14 becomes narrower in a stepwise manner in the depth direction. Thereby, it is possible to increase the number of steps while preventing the steps from being applied to the active region 9.
  • the cleavage groove may be any shape as long as the width becomes narrower in the depth direction, and may not be stepped. Further, at least a part of the side surface of the cleavage groove can be a curved surface.
  • FIG. FIG. 11 is a diagram showing a part of the cross section 4 that appears in the cleavage of the wafer 1 according to the fourth embodiment.
  • a plurality of structures 40 are formed on the upper surface 2 side of the wafer 1 instead of forming the cleavage grooves after the device formation step.
  • the structure 40 is formed by forming a metal or an insulating film on the upper surface 2 of the wafer 1.
  • the structure 40 can be formed by sputtering or vapor deposition, for example.
  • the wafer 1 is cleaved from the upper surface 2 side of the wafer 1, so that the step 8 is developed from the corner of the bottom surface of the structure 40 and reaches the lower surface 3 of the wafer 1. Due to the occurrence of the step 8, the cleavage line can be corrected toward the cleavage reference line.
  • the step 8 formed by the plurality of structures 40 and the plurality of active regions 9 are exposed in the cross section 4. The active region 9 is formed at a position that does not overlap the step 8.
  • FIG. 12 is a diagram showing a region where the active region 9 can be provided.
  • the semicircle 42 indicates a range where the active region 9 can exist.
  • the radius 44 of the semicircle 42 is equal to the thickness of the wafer 1.
  • the center 46 of the semicircle 42 lies on the lower surface 3 of the wafer 1 immediately below the end of the structure 40 on the cleaving direction side.
  • a structure 40 is provided as means for forming the step 8.
  • the step 8 can be introduced without processing the wafer 1.
  • the upper surface 2 of the wafer 1 has a wide space in which the structure 40 can be formed although there are electrodes in part. Therefore, the structure 40 having an arbitrary shape can be formed.
  • FIG. FIG. 13 is a diagram showing a part of the cross section 4 that appears in the cleavage of the wafer 1 according to the fifth embodiment.
  • the difference from the fourth embodiment is that a plurality of structures 50 are formed on the lower surface 3 side of the wafer 1.
  • the wafer 1 is cleaved from the lower surface 3 side of the wafer 1.
  • the step 8 by causing the step 8 to advance from the lower surface 3 of the wafer 1, it becomes difficult to form a step in the active region 9 on the upper surface 2 side of the wafer 1.
  • FIG. 14 is a diagram showing a part of the cross section 4 that appears in the cleavage of the wafer 1 according to the sixth embodiment.
  • the structure group means a structure provided in a multiple form.
  • One structure group 60 includes a plurality of structures 60a.
  • Another structure group 62 also includes a plurality of structures 62a. Three or more structures may be formed.
  • the material of the structure groups 60 and 62 is, for example, a metal or an insulating film.
  • the process proceeds to the cleavage process.
  • the wafer 1 is cleaved from the upper surface 2 side of the wafer 1.
  • the structure groups 60 and 62 hinder the progress of cleavage, so that the cleavage progress speed is reduced, and in the region where the structure groups 60 and 62 are not present, the cleavage progress speed is increased.
  • the cleavage progress speed rapidly increases.
  • the cleavage progress speed is high, the distance that the cleavage line moves in the direction of the cleavage reference line increases. That is, the amount of cleavage line correction increases. Therefore, the amount of cleavage progress required until the correction of the cleavage line is completed is small.
  • the length X1 of the step 8 in the cleavage progress direction is relatively small.
  • the active region 9a is provided at a position away from the structure group 60 in the cleavage progressing direction from the length X1, and the active region is located at a position away from the structure group 62 in the cleavage progressing direction from the length X1.
  • 9b is provided. Thereby, it can prevent that the level
  • the length X1 is smaller than the length of the step in the cleavage progress direction in the first to fifth embodiments. Therefore, the adverse effect of providing the active regions 9a and 9b in the cleavage progress direction is smaller than that of the structure groups 60 and 62.
  • the step 8 formed by the plurality of structures and the plurality of active regions 9a and 9b are exposed to the cleavage plane.
  • FIG. 14 there is one active region on the cleaving progress side of one step 8.
  • a step 8 is provided between two adjacent structure groups 60 and 62 among the plurality of structure groups in plan view.
  • FIG. FIG. 15 is a diagram illustrating a part of the cross section 4 that appears in the cleavage of the wafer 1 according to the seventh embodiment.
  • a plurality of cleavage groove groups are formed in place of the plurality of structure groups in the sixth embodiment.
  • a plurality of cleaved groove groups are formed on the upper surface 2 side of the wafer 1 after the device forming process.
  • the cleavage groove group means cleavage grooves provided in a multiple form.
  • One cleavage groove group 70 is composed of a plurality of cleavage grooves 70a.
  • Another cleavage groove group 72 is composed of a plurality of cleavage grooves 72a. Three or more cleavage groove groups may be formed.
  • the process proceeds to the cleavage process.
  • the wafer 1 is cleaved from the upper surface 2 side of the wafer 1.
  • the cleavage groove group 70, 72 prevents the cleavage progress in the region where the cleavage groove group 70, 72 is present, so that the cleavage progress speed is decreased, and the cleavage progress speed is increased in the region where the cleavage groove group 70, 72 is not present.
  • the cleavage progress speed is rapidly increased.
  • the active regions 9a and 9b are formed between one cleavage groove group and another cleavage groove group.
  • the active region 9 a is formed between the cleavage groove group 70 and the cleavage groove group 72.
  • the active regions 9a and 9b are preferably provided above the bottoms of the cleavage groove groups 70 and 72.
  • the length X2 is smaller than the length in the cleavage progress direction of the step in the above-described embodiment 1-5. Therefore, the adverse effect of providing the active region in the cleavage progress direction is smaller than that of the cleavage groove group.
  • the active regions 9a and 9b can be installed regardless of the groove depth of the cleavage groove groups 70 and 72.
  • the active region may be provided in the semicircle described in the first embodiment. However, in that case, the semicircle becomes smaller as the cleaved groove becomes deeper. Therefore, when the cleaved groove is deeper, the installation position of the active region is considerably limited. Therefore, the active regions 9a and 9b are preferably provided between one cleavage groove group and another cleavage groove group. Alternatively, the active region may be provided at a position away from the cleavage groove group in the cleavage progress direction than the length X2.
  • the step 8 formed by the plurality of cleavage groove groups 70 and 72 and the plurality of active regions 9a and 9b are exposed to the cleavage plane.
  • An active region is provided between two adjacent cleavage groove groups among the plurality of cleavage groove groups.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

ウエハに、活性領域を有する半導体素子を複数形成する工程と、該ウエハの上面側に劈開溝を複数形成する工程と、該ウエハを該ウエハの上面側から劈開し、断面に複数の該劈開溝によって形成された段差と、複数の該活性領域とを露出させる工程と、を備え、該活性領域は、該劈開溝の底から該ウエハの下面までの距離を半径とし、該劈開溝の劈開進行方向側の端部直下における該ウエハの下面を中心とする半円内に設けられたことを特徴とする。

Description

半導体素子の製造方法
　この発明は、活性領域を有する半導体素子の製造方法に関する。
　光が放射される活性領域を有する半導体素子をウエハに複数形成してから、そのウエハを劈開する。劈開により活性領域を露出させると光学的に平坦な面を実現することができる。劈開では、理想とする劈開線である劈開基準線に沿ってウエハが分割されることが好ましい。しかし、例えば、複数の半導体素子のプロセスパターンが劈開基準線に対して傾いて形成されると、パターンと劈開基準線の間にずれが生じ、劈開線が劈開基準線から外れてしまう。劈開基準線から大きく外れた劈開が頻発すると、半導体素子の製造歩留りが低下する。
　特許文献１には、活性層を含む複数の半導体層が積層された半導体積層体上に、パターン電極を設けて、このパターン電極に対して、それぞれが平行になった複数の劈開用溝部をエッチング処理によって形成して、相互に平行した複数のパターン電極を形成し、その後に、各劈開用溝部と直交する方向に沿って１次劈開することにより、複数のバー状素子結合体を形成することが開示されている。
日本特開２００１－１２７３６９号公報
　特許文献１の技術によれば、劈開用溝部により劈開の進展方向が補正されることで、劈開によって表れる断面に段差が形成される。この段差は、劈開用溝部から劈開進行方向に延在しウエハ裏面に達する。この段差が光の放射される活性領域にかかってしまうと、半導体素子の光の射出方向が変わり、発光効率を低下させてしまう問題点があった。段差が活性領域にかからないようにするためには、活性領域から十分に離れた位置に劈開用溝部を設ける必要がある。しかし、そうすると劈開用溝部の数及び形成位置が制限されてしまう。
　本発明は、上述のような課題を解決するためになされたもので、弊害なく劈開溝から進展する段差が活性領域にかかることを防止できる半導体素子の製造方法を提供することを目的とする。
　本願の発明に係る半導体素子の製造方法は、ウエハに、活性領域を有する半導体素子を複数形成する工程と、該ウエハの上面側に劈開溝を複数形成する工程と、該ウエハを該ウエハの上面側から劈開し、断面に複数の該劈開溝によって形成された段差と、複数の該活性領域とを露出させる工程と、を備え、該活性領域は、該劈開溝の底から該ウエハの下面までの距離を半径とし、該劈開溝の劈開進行方向側の端部直下における該ウエハの下面を中心とする半円内に設けられたことを特徴とする。
　本願の発明に係る他の半導体素子の製造方法は、ウエハに、活性領域を有する半導体素子を複数形成する工程と、該ウエハの下面側に劈開溝を複数形成する工程と、該ウエハを該ウエハの下面側から劈開し、断面に複数の該劈開溝によって形成された段差と、複数の該活性領域とを露出させる工程と、を備え、該活性領域は、該段差と重ならない位置に形成されたことを特徴とする。
　本願の発明に係る他の半導体素子の製造方法は、ウエハに、活性領域を有する半導体素子を複数形成する工程と、構造物を該ウエハの上面側又は下面側に複数形成する工程と、該ウエハの上面側に複数の該構造物を形成したときは該ウエハの上面側から該ウエハを劈開し、該ウエハの下面側に複数の該構造物を形成したときは該ウエハの下面側から該ウエハを劈開することで、断面に複数の該構造物によって形成された段差と、複数の該活性領域とを露出させる工程と、を備え、該活性領域は、該段差と重ならない位置に形成されたことを特徴とする。
　本願の発明に係る他の半導体素子の製造方法は、ウエハに、活性領域を有する半導体素子を複数形成する工程と、該ウエハの上面側に、複数の構造物群又は複数の劈開溝群を形成する工程と、該ウエハを該ウエハの上面側から劈開し、断面に該複数の構造物群又は該複数の劈開溝郡によって形成された段差と、複数の該活性領域とを露出させる工程と、を備え、１つの該段差の劈開進行側に１つの該活性領域が設けられることを特徴とする。
　本発明のその他の特徴は以下に明らかにする。
　この発明によれば、例えば劈開溝の直下に活性領域を設けることで、弊害なく劈開溝から進展する段差が活性領域にかかることを防止できる。
実施の形態１に係る半導体素子の製造方法を示す斜視図である。 素子形成工程後のウエハの一部断面図である。 劈開溝を示すウエハの一部断面図である。 比較例に係る劈開により表れたウエハの一部断面図である。 劈開によって表れたウエハの断面の一部を示す図である。 実施の形態２に係るウエハの劈開で表れた断面の一部を示す図である。 実施の形態３に係るウエハの劈開で表れた断面の一部を示す図である。 活性領域が存在できる範囲を示す図である。 変形例に係る劈開で表れた断面の一部を示す図である。 別の変形例に係る劈開で表れた断面の一部を示す図である。 実施の形態４に係るウエハの劈開で表れた断面の一部を示す図である。 活性領域を設けることができる領域を示す図である。 実施の形態５に係るウエハの劈開で表れた断面の一部を示す図である。 実施の形態６に係るウエハの劈開で表れた断面の一部を示す図である。 実施の形態７に係るウエハの劈開で表れた断面の一部を示す図である。
　本発明の実施の形態に係る半導体素子の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、本発明の実施の形態１に係る半導体素子の製造方法を示す斜視図である。図１は、主として劈開時のウエハを示す図であるが、この図を用いて劈開前のウエハについても説明する。まず、ウエハ１に、活性領域９を有する半導体素子を複数形成する。この工程を素子形成工程と称する。１つの半導体素子に１つの活性領域９がある。活性領域９は図１のｚ方向に伸びる領域である。素子形成工程によりウエハ１に複数の半導体素子を形成する。
　図２は、素子形成工程後のウエハの一部断面図である。ウエハ１は、例えばｎ型ＩｎＰを材料とする基板１Ａを備えている。基板１Ａの上には例えばｎ型ＩｎＰを材料とする下クラッド層１Ｂが形成されている。下クラッド層１Ｂの上には、例えばＩｎＧａＡｌＡｓ系ＭＱＷで形成された活性領域９が設けられている。活性領域９は光を放射する領域である。
　活性領域９の上には、例えばｐ型ＩｎＰを材料とする上クラッド層１Ｃが形成されている。上クラッド層１Ｃの上には、例えばｐ型ＩｎＧａＡｓを材料とするコンタクト層１Ｄが形成されている。下クラッド層１Ｂ、活性領域９、上クラッド層１Ｃおよびコンタクト層１Ｄからなる構造の側面には、例えば半絶縁性のＩｎＰで形成された半絶縁膜１Ｅが形成されている。半導体素子はこの構成に限定されない。半導体素子として、光を放出する活性領域９を備えるあらゆる構成を採用することができる。例えば、半導体素子は、半導体レーザでもよいし発光ダイオードでもよい。
　ウエハ１は上面２と下面３を有している。基板１Ａの上に成膜処理とエッチング処理などの周知の半導体プロセスによって各層を形成することで図２のウエハ１が完成する。
　次いで、ウエハ１の上面２側に劈開溝を複数形成する。この工程を劈開溝形成工程と称する。図３は、劈開溝７を示すウエハ１の一部断面図である。劈開溝７は活性領域９の直上に形成されている。そのため、活性領域９は劈開溝７の直下にある。劈開溝７は基板１Ａの上に形成された層に形成される。例えば、劈開溝７はコンタクト層１Ｄと半絶縁膜１Ｅに形成する。１つの活性領域９に対して１つの劈開溝７が形成されている。劈開溝７は、例えばドライエッチング又はウェットエッチングで形成することができる。なお、劈開溝７とは、空間を指すのではなく、くぼみが設けられた部分を指す。
　ウエハ１の劈開線が理想とする劈開線である劈開基準線からずれて進展することがあり、そのようなずれを補正するために劈開溝７を設ける。そのため、劈開溝７は、劈開線を劈開基準線に導くものでなければならない。劈開溝７の底部の角に沿って劈開が進展することが多いので、当該角を劈開基準線上に設けることが好ましい。劈開溝７の底部の角を劈開基準線と一致させることができれば、劈開溝７の形状は特に限定されない。つまり、図１の劈開溝７は平面視で四角形であるが、これを三角形にしたり五角形にしたりしてもよい。
　図１には、劈開溝７が示されている。本実施形態では、劈開溝７は平面視でｚ方向に伸びる四角形の溝である。劈開の進展方向はｘ正方向である。ウエハ１の上面２側には劈開の起点となる劈開起点部６が形成されている。そして、この劈開起点部６のｘ正方向に、複数の劈開溝７がｘ方向に並べて設けられている。
　次いで、ウエハを劈開する。この工程を劈開工程と称する。劈開工程では、図１に示されるように、ウエハ１の下面３にブレード５を押し当てて、ウエハ１に荷重を加え、ウエハ１をウエハ１の上面２側から劈開する。矢印１１は劈開の進行方向を示す。矢印１１がウエハ１の上面２側にあることは、ウエハ１の上面側から劈開が進むことを示す。ウエハ１は劈開起点部６から劈開される。劈開はｙ負方向に進むとともに、ｘ正方向に進む。ここでは、ブレード５を用いた劈開について説明したが、ウエハの上面２側から劈開を進展させることができれば別の方法を用いてもよい。例えば、レーザをウエハ１に照射することでウエハ１にクラックを発生させ、ウエハを分割してもよい。
　例えば、複数の半導体素子が劈開基準線に対して傾いて作製される場合には、ウエハ１の劈開線が劈開基準線から大きくずれてしまい、製造歩留りが低下してしまう。劈開線と劈開基準線がずれる原因としては、フォトリソグラフィ工程における複数の半導体素子のプロセスパターンずれが挙げられる。
　そこで本発明の実施の形態１では劈開線を劈開基準線に近づけるために、劈開基準線に沿って複数の劈開溝７を設ける。劈開時の応力は劈開溝７にかかり易くなるため、ウエハ１の劈開線１０が劈開基準線に向かって補正される。ウエハ１の劈開線１０が劈開基準線に補正される際に、断面４に段差８が形成される。段差８は、劈開溝７から矢印１１で示される劈開進行方向に向かって発生する。図１には、劈開の結果、複数の劈開溝７によって形成された段差８と、複数の活性領域９とが断面４に露出したことが示されている。活性領域９と段差８は重なっておらず、すべての活性領域９の端面が平坦となっている。この劈開工程によりレーザバーが形成される。その後、レーザバーをｚ方向に沿って劈開することで半導体素子が完成する。
　ここで、本発明の実施の形態１に係る半導体素子の製造方法の意義の理解を容易にするために、比較例について説明する。図４は、比較例に係る劈開により表れたウエハの一部断面図である。段差８は、劈開溝７の底部分から矢印１１で示される劈開進行方向に進展しウエハ１の下面３に達する。段差８は扇形に近い形になっている。段差８が発生することにより、ウエハの断面４はずれていた位置から劈開基準線に向かって補正されることになる。
　比較例における活性領域９は、劈開溝７と同じ高さであり、しかも劈開溝７よりも劈開進行方向に形成されている。そのため、活性領域９は段差８にかかる可能性がある。活性領域９に段差８が生じると、レーザの発光効率を低下させる懸念がある。比較例の構造において活性領域９に段差８が生じることを回避するためには、劈開溝７を活性領域９から十分に離す必要がある。その場合、１つの半導体素子に形成できる劈開溝７の総数及び場所が制限されてしまう。また、活性領域９は１０μｍ程度の幅を持つ領域であるため、段差８がその発生箇所から上面２方向に伸びたときには活性領域９に段差８が形成される可能性が高い。段差８がその発生箇所から上面２方向に伸びても活性領域９に段差８が形成されないようにするためには、劈開溝７の溝深さを大きくする必要がある。劈開溝７の深さを大きくする場合、溝底形状の制御が困難となる。正確に溝底形状をコントロールできなければ意図する劈開線の補正効果を得ることができない。
　これに対し、本発明の実施の形態１では劈開溝７は活性領域９の直上に形成されている。そのため、劈開溝７の底部分からどのように段差８が進展しても段差８が活性領域９にかかることを防止できる。しかも、比較例のように劈開溝７を活性領域９から十分に離す必要はないので、劈開溝７の形成位置の自由度を高めることができる。劈開溝７の深さおよび間隔は、劈開溝７が活性領域９に接触しない範囲であれば制約はない。また、劈開溝７のｘ方向の長さは段差８が発生する大きさであれば特に限定されない。
　本発明の実施の形態１に係る半導体素子の製造方法は、その特徴を失わない範囲で様々な変形が可能である。例えば、劈開溝７を活性領域９の直上に設けたが、別の場所に設けてもよい。図５は、劈開によって表れたウエハの断面４の一部を示す図である。一点鎖線で示された半円１２は、活性領域９が存在できる範囲を示す。この半円１２の半径１３ａは、劈開溝７の底からウエハ１の下面３までの距離と等しい。半円１２の中心１５は、劈開溝７の劈開進行方向側の端部直下におけるウエハ１の下面３である。このように定義される半円１２の中に納まるように活性領域９を設けることで、劈開溝７から進展する段差８が活性領域９にかかることを防止できる。
　ウエハ１は下面側から順に、基板１Ａ、下クラッド層１Ｂ、活性領域９、上クラッド層１Ｃ、コンタクト層１Ｄを備えることとしたが、周知のレーザ素子が備えるあらゆる構成をウエハ１に形成することができる。図１では電極を省略したが、電極が劈開線の進展に影響しないように、劈開面に表れない位置に電極を形成することが好ましい。これらの変形は以下の実施の形態に係る半導体素子の製造方法に応用することができる。なお、以下の実施の形態に係る半導体素子の製造方法は、実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
　図６は、実施の形態２に係るウエハ１の劈開で表れた断面４の一部を示す図である。実施の形態２に係る半導体素子の製造方法では、ウエハ１の下面３に劈開溝７ａ、７ｂを設けて、劈開線を補正する。実施の形態２では、劈開溝形成工程において、ウエハ１の下面３側に劈開溝を複数形成する。１つの活性領域９が形成された領域で定義される１つの半導体素子に、例えば２つの劈開溝７ａ、７ｂを形成する。１つの半導体素子に１つの劈開溝を設けてもよいし、３つ以上の劈開溝を設けてもよい。いずれにしてもウエハ１の下面３に劈開溝を形成する。
　劈開工程では、ウエハ１をウエハ１の下面３側から劈開する。例えばブレードをウエハ１の上面２にあててウエハ１の下面３側から劈開を進展させる。劈開の進行方向を示す矢印１１がウエハ１の下面３側にあることは、ウエハ１の下面３側から劈開することを示す。そのため、劈開の起点は下面３側になる。劈開はｙ正方向に進むとともに、ｘ正方向に進む。劈開により、複数の劈開溝７ａ、７ｂによって形成された段差８ａ、８ｂと、複数の活性領域９とが断面４に露出する。活性領域９は、段差８と重ならない位置に形成されている。
　活性領域９はウエハの下面３よりも上面２に近い位置に形成される。そのため、劈開溝をウエハ１の上面２に設けると、劈開溝をウエハ１の下面３に設けた場合と比べて、劈開溝と活性領域９の間の距離が近くなる。段差８はまずは主として劈開進行方向に進展し、その後主として当該劈開進行方向と直角に進展するので、劈開溝が活性領域９に近いと段差８が活性領域９にかかりやすい。言い換えれば、実施の形態１では劈開溝７も活性領域９もウエハ１の上面２側に形成され、両者の高さがほぼ等しいので、段差８は活性領域９がある高さで主として劈開進行方向に進展しやすくなっている。
　これに対し、本発明の実施の形態２では劈開溝７ａ、７ｂをウエハ１の下面３側に形成した。そうすると、図６からも分かるように、活性領域９がある高さでは、段差８ａ、８ｂが主として劈開進行方向と直角に進展する。よって、段差８ａ、８ｂが活性領域９にかかることを防止することは容易である。具体的には、活性領域９は、段差８ａが劈開進行方向と直角なｙ正方向に進展する領域２０ａと、段差８ｂが劈開進行方向と直角なｙ正方向に進展する領域２０ｂを避けさえすれば、どこに設けてもよい。したがって、活性領域９をウエハ１の上面２付近のほぼ全ての領域に設置することが可能になる。
　このように、ウエハ１の下面３に劈開溝７ａ、７ｂを設けることで活性領域９と劈開溝の距離を大きくすることで、活性領域９を形成する場所の制約を著しく緩和することができる。そのため、実施の形態１よりも劈開溝同士を近くしてもよいし、劈開溝の密度を高めてもよい。劈開進行方向の単位長さあたりに形成される劈開溝の数を増加させることで、劈開線を補正する効果を高めることができる。
実施の形態３．
　図７は、実施の形態３に係るウエハ１の劈開で表れた断面４の一部を示す図である。ウエハ１の上面２には劈開溝１４が形成されている。劈開溝１４は深さ方向に階段状に幅が狭くなる形状を有している。具体的には、劈開溝１４は、幅の広い第１溝１４ａと、第１溝１４ａの底面に形成された第１溝１４ａより幅が狭い第２溝１４ｂを備えている。ウエハ１をたとえばドライエッチング又はウェットエッチングすることで劈開溝１４を作製することができる。たとえば光学導波路形成などのプロセスと同時に劈開溝１４を形成してもよい。劈開溝１４の間隔および段差数については特には限定されない。第２溝１４ｂの直下に活性領域９を設けることが好ましい。
　第１溝１４ａを起点に段差８ａが生じ、第２溝１４ｂを起点に段差８ｂが生じている。活性領域９を劈開溝１４の直下に設けたため、段差８ａ、８ｂが活性領域９にかかることを防止できる。図８は、活性領域９が存在できる範囲を示す図である。半円３０の半径３２は劈開溝１４の底からウエハ１の下面３までの距離と等しい。半円３０の中心３４は、劈開溝１４の最も幅の狭い位置における劈開進行方向側の端部直下におけるウエハ１の下面３である。このように定義される半円３０の中に納まるように活性領域９を設けることで、劈開溝から進展する段差が活性領域９にかかることを防止できる。
　さらに、上述のように劈開溝１４を階段形状とすることで、１つの劈開溝１４から生じる段差の数を増加させることができる。段差の数を増加させると、劈開線を劈開基準線に向かって補正する効果を高めることができる。よって、実施の形態１と比較して、劈開線を劈開基準線に近づけることができる。
　劈開溝１４の形状は、深さ方向に幅が狭くなる形状であれば特に限定されない。例えば、第１溝１４ａ、第２溝１４ｂに加えて、第２溝１４ｂの底面に第２溝１４ｂよりも幅の狭い第３溝を形成してもよい。この場合３段の溝から３つの段差が提供される。さらに溝の数を増加させても良い。
　図９は、変形例に係る劈開で表れた断面４の一部を示す図である。劈開溝１４の第１溝１４ａの側面が曲面となっている。このように、劈開溝の側面を少なくとも一部において曲面としてもよい。劈開溝１４の深さと間隔は、劈開溝１４が活性領域９に接触しない範囲であれば制約はない。
　図１０は、別の変形例に係る劈開で表れた断面４の一部を示す図である。階段状の劈開溝１４はウエハ１の下面３に形成されている。劈開溝１４は深さ方向に階段状に幅が狭くなる。これにより、段差が活性領域９にかかることを防止しつつ、段差の数を増やすことができる。劈開溝は深さ方向に幅が狭くなる形状であればよく、階段状でなくてもよい。また、劈開溝の側面は少なくとも一部において曲面とすることができる。
実施の形態４．
　図１１は、実施の形態４に係るウエハ１の劈開で表れた断面４の一部を示す図である。実施の形態４に係る半導体素子の製造方法では、素子形成工程の後に、劈開溝を形成するのではなく、ウエハ１の上面２側に構造物４０を複数形成する。例えばメタル又は絶縁膜をウエハ１の上面２に形成することで構造物４０を形成する。構造物４０は例えばスパッタリング又は蒸着法で形成することができる。
　劈開工程では、ウエハ１の上面２側からウエハ１を劈開することで、構造物４０の底面の角から段差８が進展し、ウエハ１の下面３に達する。段差８の発生により劈開線を劈開基準線に向かって補正することができる。劈開工程を終えると、断面４に複数の構造物４０によって形成された段差８と、複数の活性領域９とが露出する。活性領域９は、段差８と重ならない位置に形成されている。
　図１２は、活性領域９を設けることができる領域を示す図である。半円４２は、活性領域９が存在できる範囲を示す。半円４２の半径４４はウエハ１の厚さと等しい。半円４２の中心４６は構造物４０の劈開進行方向側の端部直下におけるウエハ１の下面３にある。活性領域９をこの半円４２内に設けることで、構造物４０により進展する段差８が活性領域９にかかることを防止できる。
　段差８を形成する手段として構造物４０を設けた。構造物４０を設けることでウエハ１に対する加工を施すことなく段差８を導入できる。ウエハ１の上面２には、一部に電極があるものの、構造物４０を形成することができる広いスペースがある。よって、任意の形状の構造物４０を形成することができる。
実施の形態５．
　図１３は、実施の形態５に係るウエハ１の劈開で表れた断面４の一部を示す図である。実施の形態４との相違点は、ウエハ１の下面３側に複数の構造物５０を形成した点である。劈開工程ではウエハ１の下面３側からウエハ１を劈開する。上述のとおり、段差８をウエハ１の下面３から進展させることにより、ウエハ１の上面２側にある活性領域９に段差が形成されにくくなる。
実施の形態６．
　図１４は、実施の形態６に係るウエハ１の劈開で表れた断面４の一部を示す図である。実施の形態６に係る半導体素子の製造方法では、素子形成工程の後に、ウエハ１の上面２側に複数の構造物群を形成する。構造物群とは、多連状に設けられた構造物を意味する。１つの構造物群６０が複数の構造物６０ａを備えている。別の構造物群６２も複数の構造物６２ａを備えている。構造物群は３つ以上形成してもよい。構造物群６０、６２の材料は例えばメタル又は絶縁膜である。
　構造物群６０、６２を形成した後に、劈開工程に処理を進める。劈開工程では、ウエハ１をウエハ１の上面２側から劈開する。構造物群６０、６２がある領域では構造物群６０、６２が劈開進行を妨げるので劈開進行速度が小さくなり、構造物群６０、６２がない領域では劈開進行速度が大きくなる。そして、構造物群６０、６２がある領域から構造物群６０、６２がない領域に劈開が進むタイミングで、劈開進行速度が急激に大きくなる。劈開進行速度が大きいと、劈開線が劈開基準線方向に移動する距離が大きくなる。すなわち、劈開線の補正量が大きくなる。そのため、劈開線の補正が完了するまでに必要な劈開進行量は小さくなる。図１４で言えば、段差８の劈開進行方向長さＸ１は相対的に小さくなる。
　実施の形態６では、構造物群６０から長さＸ１よりも劈開進行方向に離れた位置に活性領域９ａを設け、構造物群６２から長さＸ１よりも劈開進行方向に離れた位置に活性領域９ｂを設ける。これにより、構造物群６０、６２から進展する段差８が活性領域９ａ、９ｂにかかることを防止できる。長さＸ１は、上述の実施の形態１－５における段差の劈開進行方向長さより小さい。そのため、構造物群６０、６２よりも劈開進行方向に活性領域９ａ、９ｂを設けることよる弊害は小さい。
　劈開工程を終えると、複数の構造物群によって形成された段差８と、複数の活性領域９ａ、９ｂとが劈開面に露出する。図１４では、１つの段差８の劈開進行側に１つの活性領域がある。平面視で、複数の構造物群のうち隣接する２つの構造物群６０、６２の間に、段差８が設けられる。構造物群６０、６２から長さＸ１よりも劈開進行方向に離れた位置に活性領域９ａ、９ｂを設けることで、段差８が活性領域９ａ、９ｂにかかることを防止できる。
実施の形態７．
　図１５は、実施の形態７に係るウエハ１の劈開で表れた断面４の一部を示す図である。実施の形態７は実施の形態６の複数の構造物群に代えて、複数の劈開溝群を形成するものである。本発明の実施の形態７に係る半導体素子の製造方法では、素子形成工程の後に、ウエハ１の上面２側に複数の劈開溝群を形成する。劈開溝群とは、多連状に設けられた劈開溝を意味する。１つの劈開溝群７０は複数の劈開溝７０ａで構成されている。別の劈開溝群７２は複数の劈開溝７２ａで構成されている。劈開溝群は３つ以上形成してもよい。
　複数の劈開溝群を形成した後に、劈開工程に処理を進める。劈開工程では、ウエハ１をウエハ１の上面２側から劈開する。その際、劈開溝群７０、７２がある領域では劈開溝群７０、７２が劈開進行を妨げるので劈開進行速度が小さくなり、劈開溝群７０、７２がない領域では劈開進行速度が大きくなる。そして、劈開溝群７０、７２がある領域から劈開溝群７０、７２がない領域に劈開が進むタイミングで、劈開進行速度が急激に大きくなる。劈開進行速度が大きいと、劈開線が劈開基準線方向に移動する距離が大きくなる。すなわち、劈開線の補正量が大きくなる。そのため、劈開線の補正が完了するまでに必要な劈開進行量は小さくなる。図１５で言えば、段差８の劈開進行方向長さＸ２は小さくなる。
　活性領域９ａ、９ｂは、ある劈開溝群と別の劈開溝群の間に形成する。例えば活性領域９ａは劈開溝群７０と劈開溝群７２の間に形成した。活性領域９ａ、９ｂは、劈開溝群７０、７２の底部よりも上方に設けることが好ましい。２つの劈開溝群の間に活性領域を設けることで、劈開溝群から進展する段差が活性領域にかかることを防止できる。長さＸ２は、上述の実施の形態１－５における段差の劈開進行方向長さより小さい。そのため、劈開溝群よりも劈開進行方向に活性領域を設けることによる弊害は小さい。また、劈開溝群７０、７２の溝深さに関係なく活性領域９ａ、９ｂを設置することができる。
　劈開溝群７０、７２を備える構成において、実施の形態１で説明した半円の中に活性領域を設けることとしてもよい。しかし、その場合、劈開溝が深くなるほど半円が小さくなるので、劈開溝が深い場合には活性領域の設置位置がかなり制限される。そこで、活性領域９ａ、９ｂは、ある劈開溝群と別の劈開溝群の間に設けることが好ましい。あるいは、劈開溝群から長さＸ２よりも劈開進行方向に離れた位置に活性領域を設けてもよい。
　劈開工程を終えると、複数の劈開溝群７０、７２によって形成された段差８と、複数の活性領域９ａ、９ｂとが劈開面に露出する。図１５では、１つの段差８の劈開進行側に１つの活性領域がある。複数の劈開溝群のうち隣接する２つの劈開溝群の間に活性領域が設けられる。劈開溝群から長さＸ２よりも劈開進行方向に離れた位置に活性領域を設けることで、段差が活性領域にかかることを防止できる。
　なお、上記の各実施の形態の特徴を組み合わせて本発明の効果を高めても良い。
　１ ウエハ、　２ 上面、　３ 下面、　４ 断面、　７ 劈開溝、　８ 段差、　９ 活性領域

Claims (16)

  1. 　ウエハに、活性領域を有する半導体素子を複数形成する工程と、
    　前記ウエハの上面側に劈開溝を複数形成する工程と、
    　前記ウエハを前記ウエハの上面側から劈開し、断面に複数の前記劈開溝によって形成された段差と、複数の前記活性領域とを露出させる工程と、を備え、
    　前記活性領域は、前記劈開溝の底から前記ウエハの下面までの距離を半径とし、前記劈開溝の劈開進行方向側の端部直下における前記ウエハの下面を中心とする半円内に設けられたことを特徴とする半導体素子の製造方法。
  2. 　前記活性領域は前記劈開溝の直下に設けられたことを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 　前記劈開溝は深さ方向に幅が狭くなる形状であり、
    　前記半円の中心は、前記劈開溝の最も幅の狭い位置における劈開進行方向側の端部直下における前記ウエハの下面であることを特徴とする請求項１又は２に記載の半導体素子の製造方法。
  4. 　前記劈開溝は深さ方向に階段状に幅が狭くなることを特徴とする請求項３に記載の半導体素子の製造方法。
  5. 　前記劈開溝の側面は少なくとも一部において曲面であることを特徴とする請求項３に記載の半導体素子の製造方法。
  6. 　ウエハに、活性領域を有する半導体素子を複数形成する工程と、
    　前記ウエハの下面側に劈開溝を複数形成する工程と、
    　前記ウエハを前記ウエハの下面側から劈開し、断面に複数の前記劈開溝によって形成された段差と、複数の前記活性領域とを露出させる工程と、を備え、
    　前記活性領域は、前記段差と重ならない位置に形成されたことを特徴とする半導体素子の製造方法。
  7. 　１つの前記半導体素子に、前記劈開溝が２つ以上設けられたことを特徴とする請求項６に記載の半導体素子の製造方法。
  8. 　前記劈開溝は深さ方向に幅が狭くなる形状であることを特徴とする請求項６又は７に記載の半導体素子の製造方法。
  9. 　前記劈開溝は深さ方向に階段状に幅が狭くなることを特徴とする請求項８に記載の半導体素子の製造方法。
  10. 　前記劈開溝の側面は少なくとも一部において曲面であることを特徴とする請求項８に記載の半導体素子の製造方法。
  11. 　前記ウエハは下面側から順に、基板、下クラッド層、前記活性領域、上クラッド層、コンタクト層を備えることを特徴とする請求項６～１０のいずれか１項に記載の半導体素子の製造方法。
  12. 　ウエハに、活性領域を有する半導体素子を複数形成する工程と、
    　構造物を前記ウエハの上面側又は下面側に複数形成する工程と、
    　前記ウエハの上面側に複数の前記構造物を形成したときは前記ウエハの上面側から前記ウエハを劈開し、前記ウエハの下面側に複数の前記構造物を形成したときは前記ウエハの下面側から前記ウエハを劈開することで、断面に複数の前記構造物によって形成された段差と、複数の前記活性領域とを露出させる工程と、を備え、
    　前記活性領域は、前記段差と重ならない位置に形成されたことを特徴とする半導体素子の製造方法。
  13. 　複数の前記構造物は前記ウエハの上面側に形成され、
    　前記活性領域は、前記ウエハの厚さを半径とし、前記構造物の劈開進行方向側の端部直下における前記ウエハの下面を中心とする半円内に設けられたことを特徴とする請求項１２に記載の半導体素子の製造方法。
  14. 　ウエハに、活性領域を有する半導体素子を複数形成する工程と、
    　前記ウエハの上面側に、複数の構造物群又は複数の劈開溝群を形成する工程と、
    　前記ウエハを前記ウエハの上面側から劈開し、断面に前記複数の構造物群又は前記複数の劈開溝郡によって形成された段差と、複数の前記活性領域とを露出させる工程と、を備え、
    　１つの前記段差の劈開進行側に１つの前記活性領域が設けられることを特徴とする半導体素子の製造方法。
  15. 　前記ウエハの上面側に前記複数の構造物群が形成され、
    　平面視で、前記複数の構造物群のうち隣接する２つの構造物群の間に、前記段差が設けられることを特徴とする請求項１４に記載の半導体素子の製造方法。
  16. 　前記ウエハの上面側に前記複数の劈開溝群が形成され、
    　前記複数の劈開溝群のうち隣接する２つの劈開溝群の間に前記活性領域が設けられることを特徴とする請求項１４に記載の半導体素子の製造方法。
PCT/JP2017/014998 2017-04-12 2017-04-12 半導体素子の製造方法 WO2018189835A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2017/014998 WO2018189835A1 (ja) 2017-04-12 2017-04-12 半導体素子の製造方法
CN201780089134.7A CN110476308B (zh) 2017-04-12 2017-04-12 半导体元件的制造方法
US16/490,040 US10930559B2 (en) 2017-04-12 2017-04-12 Method for manufacturing semiconductor device
JP2017533640A JP6245414B1 (ja) 2017-04-12 2017-04-12 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/014998 WO2018189835A1 (ja) 2017-04-12 2017-04-12 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
WO2018189835A1 true WO2018189835A1 (ja) 2018-10-18

Family

ID=60658981

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/014998 WO2018189835A1 (ja) 2017-04-12 2017-04-12 半導体素子の製造方法

Country Status (4)

Country Link
US (1) US10930559B2 (ja)
JP (1) JP6245414B1 (ja)
CN (1) CN110476308B (ja)
WO (1) WO2018189835A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019186888A1 (ja) * 2018-03-29 2019-10-03 三菱電機株式会社 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786687A (ja) * 1993-09-10 1995-03-31 Mitsubishi Electric Corp 半導体レーザ装置、その製造方法及び半導体レーザ用ウエハ
WO2006041134A1 (ja) * 2004-10-15 2006-04-20 Matsushita Electric Industrial Co., Ltd. 窒化化合物半導体素子およびその製造方法
WO2007074688A1 (ja) * 2005-12-26 2007-07-05 Matsushita Electric Industrial Co., Ltd. 窒化化合物半導体素子およびその製造方法
JP2009111268A (ja) * 2007-10-31 2009-05-21 Mitsubishi Electric Corp 半導体発光素子の製造方法
JP2012156228A (ja) * 2011-01-25 2012-08-16 Mitsubishi Electric Corp 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法
WO2017006902A1 (ja) * 2015-07-07 2017-01-12 三菱電機株式会社 半導体素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3444536B2 (ja) 1999-10-25 2003-09-08 松下電器産業株式会社 半導体レーザー素子の製造方法および劈開装置
JP2002232061A (ja) * 2001-02-01 2002-08-16 Mitsubishi Electric Corp 半導体レーザ装置の製造方法および半導体レーザ装置
CN101789562A (zh) * 2009-01-26 2010-07-28 三洋电机株式会社 半导体激光元件的制造方法、半导体激光元件和光学装置
JP5803457B2 (ja) * 2011-09-08 2015-11-04 三菱電機株式会社 レーザダイオード素子の製造方法
JP2015088512A (ja) * 2013-10-28 2015-05-07 三菱電機株式会社 半導体装置の製造方法
CN110546832B (zh) * 2017-04-24 2021-09-10 三菱电机株式会社 半导体器件的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786687A (ja) * 1993-09-10 1995-03-31 Mitsubishi Electric Corp 半導体レーザ装置、その製造方法及び半導体レーザ用ウエハ
WO2006041134A1 (ja) * 2004-10-15 2006-04-20 Matsushita Electric Industrial Co., Ltd. 窒化化合物半導体素子およびその製造方法
WO2007074688A1 (ja) * 2005-12-26 2007-07-05 Matsushita Electric Industrial Co., Ltd. 窒化化合物半導体素子およびその製造方法
JP2009111268A (ja) * 2007-10-31 2009-05-21 Mitsubishi Electric Corp 半導体発光素子の製造方法
JP2012156228A (ja) * 2011-01-25 2012-08-16 Mitsubishi Electric Corp 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法
WO2017006902A1 (ja) * 2015-07-07 2017-01-12 三菱電機株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
US20200066590A1 (en) 2020-02-27
JP6245414B1 (ja) 2017-12-13
CN110476308B (zh) 2021-07-16
US10930559B2 (en) 2021-02-23
CN110476308A (zh) 2019-11-19
JPWO2018189835A1 (ja) 2019-04-25

Similar Documents

Publication Publication Date Title
WO2018180952A1 (ja) 窒化物半導体発光素子、窒化物半導体発光素子の製造方法及び窒化物半導体発光装置
JP5961989B2 (ja) 半導体レーザ素子及びその製造方法
JP2011014632A (ja) 半導体レーザ
TWI416829B (zh) 具有磊晶層疊之寬面雷射及其製造方法
WO2018135207A1 (ja) 窒化物半導体レーザ素子およびその製造方法
JP2011243857A (ja) 半導体基板の製造方法
JP2014183120A (ja) 半導体装置およびその製造方法並びに半導体ウェハ
JP6245414B1 (ja) 半導体素子の製造方法
US20180145206A1 (en) Method of manufacturing semiconductor device
JP5001760B2 (ja) 半導体素子の製造方法
JP2008227461A (ja) 半導体レーザの製造方法
JP2008053476A (ja) 半導体チップおよびその製造方法
WO2009107621A1 (ja) 半導体レーザ素子およびその製造方法
US20150318669A1 (en) Semiconductor laser and method for producing a semiconductor laser comprising a feedback element
JP7154405B2 (ja) 半導体レーザおよび半導体レーザの製造方法
US9553425B2 (en) Methods of manufacturing semiconductor laser element and semiconductor laser device
JP6520527B2 (ja) 半導体レーザ素子の製造方法
JP5118875B2 (ja) 半導体発光素子および半導体発光素子製造方法
US20230198222A1 (en) Semiconductor laser and semiconductor laser device
RU2230410C1 (ru) Инжекционный лазер и лазерная диодная линейка
JP2013058583A (ja) 半導体レーザ素子、及び半導体レーザ素子の製造方法
CN103208740A (zh) 激光二极管以及制造激光二极管的方法
JP2017123441A (ja) 半導体レーザ素子の製造方法
JP2008192847A (ja) 半導体発光素子および半導体発光素子製造方法
JP2009059773A (ja) 半導体レーザ装置の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2017533640

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17905879

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17905879

Country of ref document: EP

Kind code of ref document: A1