JP6245414B1 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP6245414B1
JP6245414B1 JP2017533640A JP2017533640A JP6245414B1 JP 6245414 B1 JP6245414 B1 JP 6245414B1 JP 2017533640 A JP2017533640 A JP 2017533640A JP 2017533640 A JP2017533640 A JP 2017533640A JP 6245414 B1 JP6245414 B1 JP 6245414B1
Authority
JP
Japan
Prior art keywords
cleavage
wafer
active region
groove
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017533640A
Other languages
English (en)
Other versions
JPWO2018189835A1 (ja
Inventor
達郎 吉野
達郎 吉野
鈴木 正人
正人 鈴木
将人 根岸
将人 根岸
兼司 吉川
兼司 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6245414B1 publication Critical patent/JP6245414B1/ja
Publication of JPWO2018189835A1 publication Critical patent/JPWO2018189835A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202Cleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

ウエハに、活性領域を有する半導体素子を複数形成する工程と、該ウエハの上面側に劈開溝を複数形成する工程と、該ウエハを該ウエハの上面側から劈開し、断面に複数の該劈開溝によって形成された段差と、複数の該活性領域とを露出させる工程と、を備え、該活性領域は、該劈開溝の底から該ウエハの下面までの距離を半径とし、該劈開溝の劈開進行方向側の端部直下における該ウエハの下面を中心とする半円内に設けられたことを特徴とする。

Description

この発明は、活性領域を有する半導体素子の製造方法に関する。
光が放射される活性領域を有する半導体素子をウエハに複数形成してから、そのウエハを劈開する。劈開により活性領域を露出させると光学的に平坦な面を実現することができる。劈開では、理想とする劈開線である劈開基準線に沿ってウエハが分割されることが好ましい。しかし、例えば、複数の半導体素子のプロセスパターンが劈開基準線に対して傾いて形成されると、パターンと劈開基準線の間にずれが生じ、劈開線が劈開基準線から外れてしまう。劈開基準線から大きく外れた劈開が頻発すると、半導体素子の製造歩留りが低下する。
特許文献1には、活性層を含む複数の半導体層が積層された半導体積層体上に、パターン電極を設けて、このパターン電極に対して、それぞれが平行になった複数の劈開用溝部をエッチング処理によって形成して、相互に平行した複数のパターン電極を形成し、その後に、各劈開用溝部と直交する方向に沿って1次劈開することにより、複数のバー状素子結合体を形成することが開示されている。
日本特開2001−127369号公報
特許文献1の技術によれば、劈開用溝部により劈開の進展方向が補正されることで、劈開によって表れる断面に段差が形成される。この段差は、劈開用溝部から劈開進行方向に延在しウエハ裏面に達する。この段差が光の放射される活性領域にかかってしまうと、半導体素子の光の射出方向が変わり、発光効率を低下させてしまう問題点があった。段差が活性領域にかからないようにするためには、活性領域から十分に離れた位置に劈開用溝部を設ける必要がある。しかし、そうすると劈開用溝部の数及び形成位置が制限されてしまう。
本発明は、上述のような課題を解決するためになされたもので、弊害なく劈開溝から進展する段差が活性領域にかかることを防止できる半導体素子の製造方法を提供することを目的とする。
本願の発明に係る半導体素子の製造方法は、ウエハに、活性領域を有する半導体素子を複数形成する工程と、該ウエハの上面側に劈開溝を複数形成する工程と、該ウエハを該ウエハの上面側から劈開し、断面に複数の該劈開溝によって形成された段差と、複数の該活性領域とを露出させる工程と、を備え、該活性領域は、該劈開溝の底から該ウエハの下面までの距離を半径とし、該劈開溝の劈開進行方向側の端部直下における該ウエハの下面を中心とする半円内に設けられたことを特徴とする。
本願の発明に係る他の半導体素子の製造方法は、ウエハに、該ウエハの上面側に活性領域を有する半導体素子を複数形成する工程と、該ウエハの下面側に、深さ方向に階段状に幅が狭くなる劈開溝を複数形成する工程と、該ウエハを該ウエハの下面側から劈開し、断面に複数の該劈開溝によって形成された段差と、複数の該活性領域とを露出させる工程と、を備え、該活性領域は、該段差と重ならない位置に形成されたことを特徴とする。
本願の発明に係る他の半導体素子の製造方法は、ウエハに、活性領域を有する半導体素子を複数形成する工程と、構造物を該ウエハの上面側に複数形成する工程と、ウエハの上面側から該ウエハを劈開することで、断面に複数の該構造物によって形成された段差と、複数の該活性領域とを露出させる工程と、を備え、該活性領域は、該段差と重ならない位置に形成され、該活性領域は、該ウエハの厚さを半径とし、該構造物の劈開進行方向側の端部直下における該ウエハの下面を中心とする半円内に設けられたことを特徴とする。
本発明のその他の特徴は以下に明らかにする。
この発明によれば、例えば劈開溝の直下に活性領域を設けることで、弊害なく劈開溝から進展する段差が活性領域にかかることを防止できる。
実施の形態1に係る半導体素子の製造方法を示す斜視図である。 素子形成工程後のウエハの一部断面図である。 劈開溝を示すウエハの一部断面図である。 比較例に係る劈開により表れたウエハの一部断面図である。 劈開によって表れたウエハの断面の一部を示す図である。 実施の形態2に係るウエハの劈開で表れた断面の一部を示す図である。 実施の形態3に係るウエハの劈開で表れた断面の一部を示す図である。 活性領域が存在できる範囲を示す図である。 変形例に係る劈開で表れた断面の一部を示す図である。 別の変形例に係る劈開で表れた断面の一部を示す図である。 実施の形態4に係るウエハの劈開で表れた断面の一部を示す図である。 活性領域を設けることができる領域を示す図である。 実施の形態5に係るウエハの劈開で表れた断面の一部を示す図である。 実施の形態6に係るウエハの劈開で表れた断面の一部を示す図である。 実施の形態7に係るウエハの劈開で表れた断面の一部を示す図である。
本発明の実施の形態に係る半導体素子の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係る半導体素子の製造方法を示す斜視図である。図1は、主として劈開時のウエハを示す図であるが、この図を用いて劈開前のウエハについても説明する。まず、ウエハ1に、活性領域9を有する半導体素子を複数形成する。この工程を素子形成工程と称する。1つの半導体素子に1つの活性領域9がある。活性領域9は図1のz方向に伸びる領域である。素子形成工程によりウエハ1に複数の半導体素子を形成する。
図2は、素子形成工程後のウエハの一部断面図である。ウエハ1は、例えばn型InPを材料とする基板1Aを備えている。基板1Aの上には例えばn型InPを材料とする下クラッド層1Bが形成されている。下クラッド層1Bの上には、例えばInGaAlAs系MQWで形成された活性領域9が設けられている。活性領域9は光を放射する領域である。
活性領域9の上には、例えばp型InPを材料とする上クラッド層1Cが形成されている。上クラッド層1Cの上には、例えばp型InGaAsを材料とするコンタクト層1Dが形成されている。下クラッド層1B、活性領域9、上クラッド層1Cおよびコンタクト層1Dからなる構造の側面には、例えば半絶縁性のInPで形成された半絶縁膜1Eが形成されている。半導体素子はこの構成に限定されない。半導体素子として、光を放出する活性領域9を備えるあらゆる構成を採用することができる。例えば、半導体素子は、半導体レーザでもよいし発光ダイオードでもよい。
ウエハ1は上面2と下面3を有している。基板1Aの上に成膜処理とエッチング処理などの周知の半導体プロセスによって各層を形成することで図2のウエハ1が完成する。
次いで、ウエハ1の上面2側に劈開溝を複数形成する。この工程を劈開溝形成工程と称する。図3は、劈開溝7を示すウエハ1の一部断面図である。劈開溝7は活性領域9の直上に形成されている。そのため、活性領域9は劈開溝7の直下にある。劈開溝7は基板1Aの上に形成された層に形成される。例えば、劈開溝7はコンタクト層1Dと半絶縁膜1Eに形成する。1つの活性領域9に対して1つの劈開溝7が形成されている。劈開溝7は、例えばドライエッチング又はウェットエッチングで形成することができる。なお、劈開溝7とは、空間を指すのではなく、くぼみが設けられた部分を指す。
ウエハ1の劈開線が理想とする劈開線である劈開基準線からずれて進展することがあり、そのようなずれを補正するために劈開溝7を設ける。そのため、劈開溝7は、劈開線を劈開基準線に導くものでなければならない。劈開溝7の底部の角に沿って劈開が進展することが多いので、当該角を劈開基準線上に設けることが好ましい。劈開溝7の底部の角を劈開基準線と一致させることができれば、劈開溝7の形状は特に限定されない。つまり、図1の劈開溝7は平面視で四角形であるが、これを三角形にしたり五角形にしたりしてもよい。
図1には、劈開溝7が示されている。本実施形態では、劈開溝7は平面視でz方向に伸びる四角形の溝である。劈開の進展方向はx正方向である。ウエハ1の上面2側には劈開の起点となる劈開起点部6が形成されている。そして、この劈開起点部6のx正方向に、複数の劈開溝7がx方向に並べて設けられている。
次いで、ウエハを劈開する。この工程を劈開工程と称する。劈開工程では、図1に示されるように、ウエハ1の下面3にブレード5を押し当てて、ウエハ1に荷重を加え、ウエハ1をウエハ1の上面2側から劈開する。矢印11は劈開の進行方向を示す。矢印11がウエハ1の上面2側にあることは、ウエハ1の上面側から劈開が進むことを示す。ウエハ1は劈開起点部6から劈開される。劈開はy負方向に進むとともに、x正方向に進む。ここでは、ブレード5を用いた劈開について説明したが、ウエハの上面2側から劈開を進展させることができれば別の方法を用いてもよい。例えば、レーザをウエハ1に照射することでウエハ1にクラックを発生させ、ウエハを分割してもよい。
例えば、複数の半導体素子が劈開基準線に対して傾いて作製される場合には、ウエハ1の劈開線が劈開基準線から大きくずれてしまい、製造歩留りが低下してしまう。劈開線と劈開基準線がずれる原因としては、フォトリソグラフィ工程における複数の半導体素子のプロセスパターンずれが挙げられる。
そこで本発明の実施の形態1では劈開線を劈開基準線に近づけるために、劈開基準線に沿って複数の劈開溝7を設ける。劈開時の応力は劈開溝7にかかり易くなるため、ウエハ1の劈開線10が劈開基準線に向かって補正される。ウエハ1の劈開線10が劈開基準線に補正される際に、断面4に段差8が形成される。段差8は、劈開溝7から矢印11で示される劈開進行方向に向かって発生する。図1には、劈開の結果、複数の劈開溝7によって形成された段差8と、複数の活性領域9とが断面4に露出したことが示されている。活性領域9と段差8は重なっておらず、すべての活性領域9の端面が平坦となっている。この劈開工程によりレーザバーが形成される。その後、レーザバーをz方向に沿って劈開することで半導体素子が完成する。
ここで、本発明の実施の形態1に係る半導体素子の製造方法の意義の理解を容易にするために、比較例について説明する。図4は、比較例に係る劈開により表れたウエハの一部断面図である。段差8は、劈開溝7の底部分から矢印11で示される劈開進行方向に進展しウエハ1の下面3に達する。段差8は扇形に近い形になっている。段差8が発生することにより、ウエハの断面4はずれていた位置から劈開基準線に向かって補正されることになる。
比較例における活性領域9は、劈開溝7と同じ高さであり、しかも劈開溝7よりも劈開進行方向に形成されている。そのため、活性領域9は段差8にかかる可能性がある。活性領域9に段差8が生じると、レーザの発光効率を低下させる懸念がある。比較例の構造において活性領域9に段差8が生じることを回避するためには、劈開溝7を活性領域9から十分に離す必要がある。その場合、1つの半導体素子に形成できる劈開溝7の総数及び場所が制限されてしまう。また、活性領域9は10μm程度の幅を持つ領域であるため、段差8がその発生箇所から上面2方向に伸びたときには活性領域9に段差8が形成される可能性が高い。段差8がその発生箇所から上面2方向に伸びても活性領域9に段差8が形成されないようにするためには、劈開溝7の溝深さを大きくする必要がある。劈開溝7の深さを大きくする場合、溝底形状の制御が困難となる。正確に溝底形状をコントロールできなければ意図する劈開線の補正効果を得ることができない。
これに対し、本発明の実施の形態1では劈開溝7は活性領域9の直上に形成されている。そのため、劈開溝7の底部分からどのように段差8が進展しても段差8が活性領域9にかかることを防止できる。しかも、比較例のように劈開溝7を活性領域9から十分に離す必要はないので、劈開溝7の形成位置の自由度を高めることができる。劈開溝7の深さおよび間隔は、劈開溝7が活性領域9に接触しない範囲であれば制約はない。また、劈開溝7のx方向の長さは段差8が発生する大きさであれば特に限定されない。
本発明の実施の形態1に係る半導体素子の製造方法は、その特徴を失わない範囲で様々な変形が可能である。例えば、劈開溝7を活性領域9の直上に設けたが、別の場所に設けてもよい。図5は、劈開によって表れたウエハの断面4の一部を示す図である。一点鎖線で示された半円12は、活性領域9が存在できる範囲を示す。この半円12の半径13aは、劈開溝7の底からウエハ1の下面3までの距離と等しい。半円12の中心15は、劈開溝7の劈開進行方向側の端部直下におけるウエハ1の下面3である。このように定義される半円12の中に納まるように活性領域9を設けることで、劈開溝7から進展する段差8が活性領域9にかかることを防止できる。
ウエハ1は下面側から順に、基板1A、下クラッド層1B、活性領域9、上クラッド層1C、コンタクト層1Dを備えることとしたが、周知のレーザ素子が備えるあらゆる構成をウエハ1に形成することができる。図1では電極を省略したが、電極が劈開線の進展に影響しないように、劈開面に表れない位置に電極を形成することが好ましい。これらの変形は以下の実施の形態に係る半導体素子の製造方法に応用することができる。なお、以下の実施の形態に係る半導体素子の製造方法は、実施の形態1との共通点が多いので、実施の形態1との相違点を中心に説明する。
実施の形態2.
図6は、実施の形態2に係るウエハ1の劈開で表れた断面4の一部を示す図である。実施の形態2に係る半導体素子の製造方法では、ウエハ1の下面3に劈開溝7a、7bを設けて、劈開線を補正する。実施の形態2では、劈開溝形成工程において、ウエハ1の下面3側に劈開溝を複数形成する。1つの活性領域9が形成された領域で定義される1つの半導体素子に、例えば2つの劈開溝7a、7bを形成する。1つの半導体素子に1つの劈開溝を設けてもよいし、3つ以上の劈開溝を設けてもよい。いずれにしてもウエハ1の下面3に劈開溝を形成する。
劈開工程では、ウエハ1をウエハ1の下面3側から劈開する。例えばブレードをウエハ1の上面2にあててウエハ1の下面3側から劈開を進展させる。劈開の進行方向を示す矢印11がウエハ1の下面3側にあることは、ウエハ1の下面3側から劈開することを示す。そのため、劈開の起点は下面3側になる。劈開はy正方向に進むとともに、x正方向に進む。劈開により、複数の劈開溝7a、7bによって形成された段差8a、8bと、複数の活性領域9とが断面4に露出する。活性領域9は、段差8と重ならない位置に形成されている。
活性領域9はウエハの下面3よりも上面2に近い位置に形成される。そのため、劈開溝をウエハ1の上面2に設けると、劈開溝をウエハ1の下面3に設けた場合と比べて、劈開溝と活性領域9の間の距離が近くなる。段差8はまずは主として劈開進行方向に進展し、その後主として当該劈開進行方向と直角に進展するので、劈開溝が活性領域9に近いと段差8が活性領域9にかかりやすい。言い換えれば、実施の形態1では劈開溝7も活性領域9もウエハ1の上面2側に形成され、両者の高さがほぼ等しいので、段差8は活性領域9がある高さで主として劈開進行方向に進展しやすくなっている。
これに対し、本発明の実施の形態2では劈開溝7a、7bをウエハ1の下面3側に形成した。そうすると、図6からも分かるように、活性領域9がある高さでは、段差8a、8bが主として劈開進行方向と直角に進展する。よって、段差8a、8bが活性領域9にかかることを防止することは容易である。具体的には、活性領域9は、段差8aが劈開進行方向と直角なy正方向に進展する領域20aと、段差8bが劈開進行方向と直角なy正方向に進展する領域20bを避けさえすれば、どこに設けてもよい。したがって、活性領域9をウエハ1の上面2付近のほぼ全ての領域に設置することが可能になる。
このように、ウエハ1の下面3に劈開溝7a、7bを設けることで活性領域9と劈開溝の距離を大きくすることで、活性領域9を形成する場所の制約を著しく緩和することができる。そのため、実施の形態1よりも劈開溝同士を近くしてもよいし、劈開溝の密度を高めてもよい。劈開進行方向の単位長さあたりに形成される劈開溝の数を増加させることで、劈開線を補正する効果を高めることができる。
実施の形態3.
図7は、実施の形態3に係るウエハ1の劈開で表れた断面4の一部を示す図である。ウエハ1の上面2には劈開溝14が形成されている。劈開溝14は深さ方向に階段状に幅が狭くなる形状を有している。具体的には、劈開溝14は、幅の広い第1溝14aと、第1溝14aの底面に形成された第1溝14aより幅が狭い第2溝14bを備えている。ウエハ1をたとえばドライエッチング又はウェットエッチングすることで劈開溝14を作製することができる。たとえば光学導波路形成などのプロセスと同時に劈開溝14を形成してもよい。劈開溝14の間隔および段差数については特には限定されない。第2溝14bの直下に活性領域9を設けることが好ましい。
第1溝14aを起点に段差8aが生じ、第2溝14bを起点に段差8bが生じている。活性領域9を劈開溝14の直下に設けたため、段差8a、8bが活性領域9にかかることを防止できる。図8は、活性領域9が存在できる範囲を示す図である。半円30の半径32は劈開溝14の底からウエハ1の下面3までの距離と等しい。半円30の中心34は、劈開溝14の最も幅の狭い位置における劈開進行方向側の端部直下におけるウエハ1の下面3である。このように定義される半円30の中に納まるように活性領域9を設けることで、劈開溝から進展する段差が活性領域9にかかることを防止できる。
さらに、上述のように劈開溝14を階段形状とすることで、1つの劈開溝14から生じる段差の数を増加させることができる。段差の数を増加させると、劈開線を劈開基準線に向かって補正する効果を高めることができる。よって、実施の形態1と比較して、劈開線を劈開基準線に近づけることができる。
劈開溝14の形状は、深さ方向に幅が狭くなる形状であれば特に限定されない。例えば、第1溝14a、第2溝14bに加えて、第2溝14bの底面に第2溝14bよりも幅の狭い第3溝を形成してもよい。この場合3段の溝から3つの段差が提供される。さらに溝の数を増加させても良い。
図9は、変形例に係る劈開で表れた断面4の一部を示す図である。劈開溝14の第1溝14aの側面が曲面となっている。このように、劈開溝の側面を少なくとも一部において曲面としてもよい。劈開溝14の深さと間隔は、劈開溝14が活性領域9に接触しない範囲であれば制約はない。
図10は、別の変形例に係る劈開で表れた断面4の一部を示す図である。階段状の劈開溝14はウエハ1の下面3に形成されている。劈開溝14は深さ方向に階段状に幅が狭くなる。これにより、段差が活性領域9にかかることを防止しつつ、段差の数を増やすことができる。劈開溝は深さ方向に幅が狭くなる形状であればよく、階段状でなくてもよい。また、劈開溝の側面は少なくとも一部において曲面とすることができる。
実施の形態4.
図11は、実施の形態4に係るウエハ1の劈開で表れた断面4の一部を示す図である。実施の形態4に係る半導体素子の製造方法では、素子形成工程の後に、劈開溝を形成するのではなく、ウエハ1の上面2側に構造物40を複数形成する。例えばメタル又は絶縁膜をウエハ1の上面2に形成することで構造物40を形成する。構造物40は例えばスパッタリング又は蒸着法で形成することができる。
劈開工程では、ウエハ1の上面2側からウエハ1を劈開することで、構造物40の底面の角から段差8が進展し、ウエハ1の下面3に達する。段差8の発生により劈開線を劈開基準線に向かって補正することができる。劈開工程を終えると、断面4に複数の構造物40によって形成された段差8と、複数の活性領域9とが露出する。活性領域9は、段差8と重ならない位置に形成されている。
図12は、活性領域9を設けることができる領域を示す図である。半円42は、活性領域9が存在できる範囲を示す。半円42の半径44はウエハ1の厚さと等しい。半円42の中心46は構造物40の劈開進行方向側の端部直下におけるウエハ1の下面3にある。活性領域9をこの半円42内に設けることで、構造物40により進展する段差8が活性領域9にかかることを防止できる。
段差8を形成する手段として構造物40を設けた。構造物40を設けることでウエハ1に対する加工を施すことなく段差8を導入できる。ウエハ1の上面2には、一部に電極があるものの、構造物40を形成することができる広いスペースがある。よって、任意の形状の構造物40を形成することができる。
実施の形態5.
図13は、実施の形態5に係るウエハ1の劈開で表れた断面4の一部を示す図である。実施の形態4との相違点は、ウエハ1の下面3側に複数の構造物50を形成した点である。劈開工程ではウエハ1の下面3側からウエハ1を劈開する。上述のとおり、段差8をウエハ1の下面3から進展させることにより、ウエハ1の上面2側にある活性領域9に段差が形成されにくくなる。
実施の形態6.
図14は、実施の形態6に係るウエハ1の劈開で表れた断面4の一部を示す図である。実施の形態6に係る半導体素子の製造方法では、素子形成工程の後に、ウエハ1の上面2側に複数の構造物群を形成する。構造物群とは、多連状に設けられた構造物を意味する。1つの構造物群60が複数の構造物60aを備えている。別の構造物群62も複数の構造物62aを備えている。構造物群は3つ以上形成してもよい。構造物群60、62の材料は例えばメタル又は絶縁膜である。
構造物群60、62を形成した後に、劈開工程に処理を進める。劈開工程では、ウエハ1をウエハ1の上面2側から劈開する。構造物群60、62がある領域では構造物群60、62が劈開進行を妨げるので劈開進行速度が小さくなり、構造物群60、62がない領域では劈開進行速度が大きくなる。そして、構造物群60、62がある領域から構造物群60、62がない領域に劈開が進むタイミングで、劈開進行速度が急激に大きくなる。劈開進行速度が大きいと、劈開線が劈開基準線方向に移動する距離が大きくなる。すなわち、劈開線の補正量が大きくなる。そのため、劈開線の補正が完了するまでに必要な劈開進行量は小さくなる。図14で言えば、段差8の劈開進行方向長さX1は相対的に小さくなる。
実施の形態6では、構造物群60から長さX1よりも劈開進行方向に離れた位置に活性領域9aを設け、構造物群62から長さX1よりも劈開進行方向に離れた位置に活性領域9bを設ける。これにより、構造物群60、62から進展する段差8が活性領域9a、9bにかかることを防止できる。長さX1は、上述の実施の形態1−5における段差の劈開進行方向長さより小さい。そのため、構造物群60、62よりも劈開進行方向に活性領域9a、9bを設けることよる弊害は小さい。
劈開工程を終えると、複数の構造物群によって形成された段差8と、複数の活性領域9a、9bとが劈開面に露出する。図14では、1つの段差8の劈開進行側に1つの活性領域がある。平面視で、複数の構造物群のうち隣接する2つの構造物群60、62の間に、段差8が設けられる。構造物群60、62から長さX1よりも劈開進行方向に離れた位置に活性領域9a、9bを設けることで、段差8が活性領域9a、9bにかかることを防止できる。
実施の形態7.
図15は、実施の形態7に係るウエハ1の劈開で表れた断面4の一部を示す図である。実施の形態7は実施の形態6の複数の構造物群に代えて、複数の劈開溝群を形成するものである。本発明の実施の形態7に係る半導体素子の製造方法では、素子形成工程の後に、ウエハ1の上面2側に複数の劈開溝群を形成する。劈開溝群とは、多連状に設けられた劈開溝を意味する。1つの劈開溝群70は複数の劈開溝70aで構成されている。別の劈開溝群72は複数の劈開溝72aで構成されている。劈開溝群は3つ以上形成してもよい。
複数の劈開溝群を形成した後に、劈開工程に処理を進める。劈開工程では、ウエハ1をウエハ1の上面2側から劈開する。その際、劈開溝群70、72がある領域では劈開溝群70、72が劈開進行を妨げるので劈開進行速度が小さくなり、劈開溝群70、72がない領域では劈開進行速度が大きくなる。そして、劈開溝群70、72がある領域から劈開溝群70、72がない領域に劈開が進むタイミングで、劈開進行速度が急激に大きくなる。劈開進行速度が大きいと、劈開線が劈開基準線方向に移動する距離が大きくなる。すなわち、劈開線の補正量が大きくなる。そのため、劈開線の補正が完了するまでに必要な劈開進行量は小さくなる。図15で言えば、段差8の劈開進行方向長さX2は小さくなる。
活性領域9a、9bは、ある劈開溝群と別の劈開溝群の間に形成する。例えば活性領域9aは劈開溝群70と劈開溝群72の間に形成した。活性領域9a、9bは、劈開溝群70、72の底部よりも上方に設けることが好ましい。2つの劈開溝群の間に活性領域を設けることで、劈開溝群から進展する段差が活性領域にかかることを防止できる。長さX2は、上述の実施の形態1−5における段差の劈開進行方向長さより小さい。そのため、劈開溝群よりも劈開進行方向に活性領域を設けることによる弊害は小さい。また、劈開溝群70、72の溝深さに関係なく活性領域9a、9bを設置することができる。
劈開溝群70、72を備える構成において、実施の形態1で説明した半円の中に活性領域を設けることとしてもよい。しかし、その場合、劈開溝が深くなるほど半円が小さくなるので、劈開溝が深い場合には活性領域の設置位置がかなり制限される。そこで、活性領域9a、9bは、ある劈開溝群と別の劈開溝群の間に設けることが好ましい。あるいは、劈開溝群から長さX2よりも劈開進行方向に離れた位置に活性領域を設けてもよい。
劈開工程を終えると、複数の劈開溝群70、72によって形成された段差8と、複数の活性領域9a、9bとが劈開面に露出する。図15では、1つの段差8の劈開進行側に1つの活性領域がある。複数の劈開溝群のうち隣接する2つの劈開溝群の間に活性領域が設けられる。劈開溝群から長さX2よりも劈開進行方向に離れた位置に活性領域を設けることで、段差が活性領域にかかることを防止できる。
なお、上記の各実施の形態の特徴を組み合わせて本発明の効果を高めても良い。
1 ウエハ、 2 上面、 3 下面、 4 断面、 7 劈開溝、 8 段差、 9 活性領域

Claims (8)

  1. ウエハに、活性領域を有する半導体素子を複数形成する工程と、
    前記ウエハの上面側に劈開溝を複数形成する工程と、
    前記ウエハを前記ウエハの上面側から劈開し、断面に複数の前記劈開溝によって形成された段差と、複数の前記活性領域とを露出させる工程と、を備え、
    前記活性領域は、前記劈開溝の底から前記ウエハの下面までの距離を半径とし、前記劈開溝の劈開進行方向側の端部直下における前記ウエハの下面を中心とする半円内に設けられたことを特徴とする半導体素子の製造方法。
  2. 前記活性領域は前記劈開溝の直下に設けられたことを特徴とする請求項1に記載の半導体素子の製造方法。
  3. 前記劈開溝は深さ方向に幅が狭くなる形状であり、
    前記半円の中心は、前記劈開溝の最も幅の狭い位置における劈開進行方向側の端部直下における前記ウエハの下面であることを特徴とする請求項1又は2に記載の半導体素子の製造方法。
  4. 前記劈開溝は深さ方向に階段状に幅が狭くなることを特徴とする請求項3に記載の半導体素子の製造方法。
  5. 前記劈開溝の側面は少なくとも一部において曲面であることを特徴とする請求項3に記載の半導体素子の製造方法。
  6. ウエハに、前記ウエハの上面側に活性領域を有する半導体素子を複数形成する工程と、
    前記ウエハの下面側に、深さ方向に階段状に幅が狭くなる劈開溝を複数形成する工程と、
    前記ウエハを前記ウエハの下面側から劈開し、断面に複数の前記劈開溝によって形成された段差と、複数の前記活性領域とを露出させる工程と、を備え、
    前記活性領域は、前記段差と重ならない位置に形成されたことを特徴とする半導体素子の製造方法。
  7. 前記ウエハは下面側から順に、基板、下クラッド層、前記活性領域、上クラッド層、コンタクト層を備えることを特徴とする請求項6に記載の半導体素子の製造方法。
  8. ウエハに、活性領域を有する半導体素子を複数形成する工程と、
    構造物を前記ウエハの上面側に複数形成する工程と、
    記ウエハの上面側から前記ウエハを劈開することで、断面に複数の前記構造物によって形成された段差と、複数の前記活性領域とを露出させる工程と、を備え、
    前記活性領域は、前記段差と重ならない位置に形成され
    前記活性領域は、前記ウエハの厚さを半径とし、前記構造物の劈開進行方向側の端部直下における前記ウエハの下面を中心とする半円内に設けられたことを特徴とする半導体素子の製造方法。
JP2017533640A 2017-04-12 2017-04-12 半導体素子の製造方法 Active JP6245414B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/014998 WO2018189835A1 (ja) 2017-04-12 2017-04-12 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP6245414B1 true JP6245414B1 (ja) 2017-12-13
JPWO2018189835A1 JPWO2018189835A1 (ja) 2019-04-25

Family

ID=60658981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017533640A Active JP6245414B1 (ja) 2017-04-12 2017-04-12 半導体素子の製造方法

Country Status (4)

Country Link
US (1) US10930559B2 (ja)
JP (1) JP6245414B1 (ja)
CN (1) CN110476308B (ja)
WO (1) WO2018189835A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019186888A1 (ja) * 2018-03-29 2019-10-03 三菱電機株式会社 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786687A (ja) * 1993-09-10 1995-03-31 Mitsubishi Electric Corp 半導体レーザ装置、その製造方法及び半導体レーザ用ウエハ
WO2006041134A1 (ja) * 2004-10-15 2006-04-20 Matsushita Electric Industrial Co., Ltd. 窒化化合物半導体素子およびその製造方法
WO2007074688A1 (ja) * 2005-12-26 2007-07-05 Matsushita Electric Industrial Co., Ltd. 窒化化合物半導体素子およびその製造方法
JP2009111268A (ja) * 2007-10-31 2009-05-21 Mitsubishi Electric Corp 半導体発光素子の製造方法
JP2012156228A (ja) * 2011-01-25 2012-08-16 Mitsubishi Electric Corp 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法
WO2017006902A1 (ja) * 2015-07-07 2017-01-12 三菱電機株式会社 半導体素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3444536B2 (ja) 1999-10-25 2003-09-08 松下電器産業株式会社 半導体レーザー素子の製造方法および劈開装置
JP2002232061A (ja) * 2001-02-01 2002-08-16 Mitsubishi Electric Corp 半導体レーザ装置の製造方法および半導体レーザ装置
CN101789562A (zh) * 2009-01-26 2010-07-28 三洋电机株式会社 半导体激光元件的制造方法、半导体激光元件和光学装置
JP5803457B2 (ja) * 2011-09-08 2015-11-04 三菱電機株式会社 レーザダイオード素子の製造方法
JP2015088512A (ja) * 2013-10-28 2015-05-07 三菱電機株式会社 半導体装置の製造方法
US11244862B2 (en) * 2017-04-24 2022-02-08 Mitsubishi Electric Corporation Method for manufacturing semiconductor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786687A (ja) * 1993-09-10 1995-03-31 Mitsubishi Electric Corp 半導体レーザ装置、その製造方法及び半導体レーザ用ウエハ
WO2006041134A1 (ja) * 2004-10-15 2006-04-20 Matsushita Electric Industrial Co., Ltd. 窒化化合物半導体素子およびその製造方法
WO2007074688A1 (ja) * 2005-12-26 2007-07-05 Matsushita Electric Industrial Co., Ltd. 窒化化合物半導体素子およびその製造方法
JP2009111268A (ja) * 2007-10-31 2009-05-21 Mitsubishi Electric Corp 半導体発光素子の製造方法
JP2012156228A (ja) * 2011-01-25 2012-08-16 Mitsubishi Electric Corp 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法
WO2017006902A1 (ja) * 2015-07-07 2017-01-12 三菱電機株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
CN110476308A (zh) 2019-11-19
WO2018189835A1 (ja) 2018-10-18
CN110476308B (zh) 2021-07-16
US10930559B2 (en) 2021-02-23
US20200066590A1 (en) 2020-02-27
JPWO2018189835A1 (ja) 2019-04-25

Similar Documents

Publication Publication Date Title
JP7362864B2 (ja) 窒化物半導体発光素子、窒化物半導体発光素子の製造方法及び窒化物半導体発光装置
JP5961989B2 (ja) 半導体レーザ素子及びその製造方法
JP4998210B2 (ja) 半導体発光素子の製造方法
JP2014183120A (ja) 半導体装置およびその製造方法並びに半導体ウェハ
WO2018135207A1 (ja) 窒化物半導体レーザ素子およびその製造方法
JP2011243857A (ja) 半導体基板の製造方法
TWI416829B (zh) 具有磊晶層疊之寬面雷射及其製造方法
JP6245414B1 (ja) 半導体素子の製造方法
JP2012243866A (ja) 半導体発光素子及びその製造方法
JP2008227461A (ja) 半導体レーザの製造方法
CN107851563B (zh) 半导体元件的制造方法
JP5001760B2 (ja) 半導体素子の製造方法
JP2008053476A (ja) 半導体チップおよびその製造方法
US20150318669A1 (en) Semiconductor laser and method for producing a semiconductor laser comprising a feedback element
US9735548B2 (en) Semiconductor laser element and semiconductor laser device
US20150311674A1 (en) Semiconductor laser device and manufacturing method of the same
US10326257B2 (en) Semiconductor laser device and manufacturing method of the same
US20230198222A1 (en) Semiconductor laser and semiconductor laser device
JP2017033969A (ja) 半導体レーザ素子の製造方法
JP2008311547A (ja) 半導体レーザ素子及び製造方法
JP2010135616A (ja) 発光ダイオードアレイおよびその製造方法
JP2008066571A (ja) 半導体レーザ素子およびその製造方法
JP2013058583A (ja) 半導体レーザ素子、及び半導体レーザ素子の製造方法
JP6033251B2 (ja) 半導体装置の製造方法
JP6578801B2 (ja) 半導体レーザ素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170621

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170621

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171030

R150 Certificate of patent or registration of utility model

Ref document number: 6245414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250