WO2019186888A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2019186888A1
WO2019186888A1 PCT/JP2018/013224 JP2018013224W WO2019186888A1 WO 2019186888 A1 WO2019186888 A1 WO 2019186888A1 JP 2018013224 W JP2018013224 W JP 2018013224W WO 2019186888 A1 WO2019186888 A1 WO 2019186888A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
electrode
cleavage
semiconductor device
groove
Prior art date
Application number
PCT/JP2018/013224
Other languages
English (en)
French (fr)
Inventor
達郎 吉野
鈴木　正人
将人 根岸
兼司 吉川
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to CN201880091772.7A priority Critical patent/CN111902913A/zh
Priority to US16/960,831 priority patent/US20200357698A1/en
Priority to JP2018543731A priority patent/JP6504319B1/ja
Priority to PCT/JP2018/013224 priority patent/WO2019186888A1/ja
Publication of WO2019186888A1 publication Critical patent/WO2019186888A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device.
  • a plurality of semiconductor devices that emit light are formed on a substrate such as a wafer.
  • the substrate is subjected to a process of cleaving that is divided at intervals of the device along the resonator length direction of the semiconductor device.
  • Cleavage is a method of creating a surface from which light is emitted.
  • An optically flat surface can be realized by cleavage.
  • the difficulty of cleavage is easily influenced by the thickness of the substrate. A thick substrate makes the cleavage itself difficult, and a thin substrate makes it difficult to handle the substrate.
  • Patent Document 1 a substrate product having a back surface including a plurality of first grooves and a plurality of second grooves and including a semiconductor structure for an optical waveguide provided in each element section is prepared.
  • another substrate product and a semiconductor bar are formed by pressing the back surface of the substrate product.
  • an electrode is formed on the back surface of the substrate.
  • an electrode may not be formed in a region where a cleavage crack is formed on the back side of the substrate. That is, a portion where the substrate is exposed is left on the back surface of the substrate.
  • the cleavage can proceed without receiving the resistance of the electrode, so that good substrate separation can be obtained.
  • substrate debris generated from a fragile substrate portion on the back side of the substrate may fall to the cleaved end face and adhere to the active region where light is emitted. If foreign matter such as substrate scraps adheres to the active region, the characteristics of the semiconductor device deteriorate.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device capable of avoiding adhesion of foreign substances while ensuring the separability of a substrate.
  • a first electrode and a second electrode are provided on the back surface of a substrate on which an active region is formed, and a laminate that is less brittle than the substrate is formed between the first electrode and the second electrode.
  • the present invention by providing a laminate or a groove immediately above the active region, it is possible to avoid adhesion of foreign substances while ensuring the separation of the substrate.
  • FIG. 1 is a perspective view of a semiconductor device before cleavage.
  • a semiconductor device to be cleaved includes a substrate 10.
  • the shape and material of the substrate 10 are not particularly limited.
  • the substrate 10 is a wafer made of, for example, indium phosphide or gallium arsenide.
  • the substrate 10 includes a front surface 12, a back surface 14, and an end surface 16.
  • FIG. 1 shows the substrate 10 set in a cleaving apparatus with the back surface 14 on the upper side and the front surface 12 on the lower side.
  • a semiconductor layer and an insulator layer are formed on the substrate 10 by processing from the surface 12 side.
  • an active region 18 from which light is emitted is formed on the substrate 10.
  • a plurality of active regions 18 are provided along the X direction.
  • a plurality of semiconductor laser elements or a plurality of light emitting diodes are formed in an unseparated state.
  • the Y direction is the resonator direction
  • the Z direction is a direction that defines the thickness of the substrate 10.
  • the first electrode 20a and the second electrode 20b are formed on the back surface 14 of the substrate 10 by, for example, vapor deposition or plating. Between the first electrode 20a and the second electrode 20b, there is a cleavage introducing portion 30 that is a region where the substrate 10 is exposed.
  • the cleavage introduction part 30 is provided long and narrow in the X direction. When the substrate 10 is cleaved, the cleaving is advanced along the cleavage introducing portion 30.
  • a laminate 31 is provided in a part of the cleavage introduction part 30 which is a region between the first electrode 20a and the second electrode 20b.
  • a plurality of laminates 31 are provided in an island shape along the X direction of the substrate 10.
  • the laminate 31 is formed of a material that is less brittle than the substrate 10.
  • the substrate 10 is a semiconductor
  • the brittleness of the laminate 31 can be made smaller than the brittleness of the substrate 10 by using the same material as that of the first electrode 20a and the second electrode 20b.
  • the laminate 31 can be formed of any material that is less brittle than the substrate 10. Therefore, the laminate 31 is not limited to a metal.
  • the laminate 31 may be a laminate of a plurality of materials instead of a single material. Examples of the laminate 31 include gold compounds.
  • the thickness of the laminate 31 may be the same as or different from the thicknesses of the first electrode 20a and the second electrode 20b.
  • FIG. 2 is a side view of the semiconductor device of FIG. 1 viewed from the Y direction.
  • a structure including one active region 18 and one laminate 31 becomes one chip 40 after separation. Since the laminate 31 is provided so as to be located immediately below the active region 18, the laminate 31 is located immediately above the active region 18 in a state where the back surface 14 is up and the front surface 12 is down. In other words, the X coordinates of the laminate 31 and the active region 18 coincide. As long as at least a part of the laminate 31 is immediately above the active region 18, the laminate 31 can take various positions with respect to the active region 18. For example, the laminate 31 can be formed all over the active region 18.
  • the arrow 34 indicates the direction of cleavage.
  • the length X1 of the laminate 31 in the direction in which cleavage proceeds can be greater than the length X2 of the active region 18 in the direction in which cleavage proceeds.
  • the laminate 31 can also be arranged immediately above the right and left sides of the active region 18.
  • the length X2 is, for example, 10 ⁇ m.
  • the length X1 of the laminate 31 can be set to be twice or more the length X2 of the active region 18.
  • the substrate 10 is set in a cleavage device with the back surface 14 of the substrate 10 facing up.
  • the blade 32 is pressed against the cleavage introduction portion 30 on the back surface 14 to apply a load to the substrate 10 and divide the substrate 10.
  • the cleavage of the substrate 10 proceeds from the scribe portion 12 a formed on the surface 12.
  • the scribe portion 12a is a scratch formed on the surface 12 at a point made of, for example, diamond.
  • the progress direction of cleavage starting from the scribe portion 12a is indicated by an arrow 34.
  • the cleavage proceeds in the X positive direction.
  • the substrate 10 is cleaved together with the laminate 31 with the laminate 31 positioned directly above the active region 18.
  • FIG. 3 is a plan view of the semiconductor device of FIG.
  • the laminate 31 is separated from the first electrode 20a and the second electrode 20b. That is, the width Y1 of the laminate 31 is smaller than the width Y2 of the cleavage introducing portion 30.
  • the cleavage line 48 indicates a line scheduled to be cleaved or a cleaved locus. The cleavage line 48 passes through the cleavage introduction part 30 and the laminate 31 formed there, and does not pass through the first electrode 20a and the second electrode 20b.
  • cleavage is performed along the cleavage introduction part 30 where the back surface 14 is exposed without forming the electrode. If it does so, a cleavage crack will advance easily and the element which becomes unseparated can be reduced. However, since the portion of the back surface 14 where the substrate 10 is exposed is fragile, substrate scrap falls downward from the back surface 14 side as the portion is cleaved. In FIG. 2, the falling direction of the substrate waste 44 is indicated by an arrow. If the substrate scrap 44 adheres to the active region 18, it causes deterioration of characteristics or a decrease in appearance yield.
  • the laminate 31 that is less brittle than the substrate 10 is provided only in the cleavage introduction portion 30.
  • the small brittleness means that the substrate scrap 44 is hardly generated.
  • the exposed portion of the back surface 14 where the substrate 10 is exposed is fragile, the portion of the back surface 14 where the laminate 31 is formed has a greater resistance to the fragility than the exposed portion.
  • the installation of the laminate 31 slightly reduces the separability of the substrate.
  • the laminate is provided on the entire cleavage introducing portion 30, the separation of the substrate is impaired as in the case where the electrode is provided on the entire cleavage introducing portion 30. Therefore, the laminate 31 is formed on a part of the cleavage introduction part 30 and the back surface 14 is exposed to some extent on the cleavage introduction part 30. Thereby, it is possible to avoid the adhesion of foreign matter to the active region 18 while ensuring the separation of the substrate 10.
  • the manufacturing method of the semiconductor device according to the first embodiment can be variously modified without losing its characteristics. Since the semiconductor device manufacturing method according to the following embodiment has much in common with the first embodiment, the difference from the first embodiment will be mainly described.
  • FIG. FIG. 4 is a perspective view of the semiconductor device before cleavage.
  • a groove portion 50 is provided in the cleavage introducing portion 30.
  • the groove part 50 is provided so as to cross the substrate 10 in parallel with the cleavage direction.
  • a laminated body 52 that is less brittle than the substrate 10 was formed at the bottom of the groove 50.
  • This laminate can be made of the same material as the laminate 31 of the first embodiment, for example.
  • the groove 50 and the laminate 52 therein can be manufactured by a known wafer process technique. When the laminate 52 is provided in the groove 50, the amount of substrate waste generated can be reduced as compared with the case where the substrate 10 is exposed in the groove 50.
  • cleavage is advanced along the groove 50.
  • the groove part 50 may be provided in an island shape discontinuously in the cleavage progressing direction.
  • the groove part 50 is provided at least immediately below the active region 18, so that the groove part 50 is positioned immediately above the active region 18 at the time of cleavage. If the groove depth of the groove portion 50 is too deep, the separability is improved, but there is a concern that the substrate 10 is cracked during handling. Considering this point, the groove depth of the groove portion 50 can be determined.
  • the groove depth of the groove part 50 can be set to 1 ⁇ 2 or less of the thickness of the substrate 10.
  • FIG. 5 is a plan view of the semiconductor device before cleavage.
  • a groove 50 is provided in the substrate 10 between the first electrode 20a and the second electrode 20b.
  • the width of the groove provided by the groove part 50 is smaller than the distance between the first electrode 20a and the second electrode 20b. That is, the width of the groove part 50 is smaller than the width of the cleavage introduction part 30.
  • the width of the groove 50 and the width of the cleavage introducing portion 30 may be matched.
  • the blade 32 is pressed against the bottom surface of the groove 50 of the substrate 10 to apply a load, and the substrate 10 is cleaved along the groove 50. Cleavage is performed with the groove 50 positioned directly above the active region 18.
  • the groove part 50 crosses the cross section that appears by cleavage. Since the substrate 10 is thin at the portion where the groove portion 50 is formed, the cleavage crack is likely to proceed and the cleavage separation property can be improved.
  • the amount by which the blade 32 pushes the substrate 10 in the negative Z direction during cleavage can be made smaller than when there is no groove 50. Therefore, it is possible to make it difficult to generate substrate waste.
  • FIG. 6 is a diagram illustrating cleavage of the substrate 10 without the groove.
  • the substrate 10 is pushed and bent, and substrate impact is generated by the impact.
  • substrate debris is likely to be generated in a portion where the back surface 14 of the substrate 10 has no electrodes and the substrate 10 is exposed.
  • FIG. 7 is a diagram showing cleavage of the substrate 10 in which the groove portion 50 is provided on the back surface 14.
  • FIG. 8 is a diagram showing cleavage of the substrate in which the laminate 52 is provided in the groove 50.
  • the laminate 52 is less brittle than the substrate 10. In this case, both the thinning of the substrate 10 by the groove 50 and the provision of the laminate 52 contribute to the suppression of substrate waste.
  • the elongated groove portion 50 that crosses the substrate 20 along the cleavage progressing direction is provided.
  • the groove 50 is formed in the chip having the scribe portion 12a shown in FIG. 4, the substrate may be thinned and cracked. Therefore, the groove 50 may be formed in the chip in which the scribe portion 12a is not formed, and the groove 50 is not formed in the chip in which the scribe portion 12a is not formed.
  • FIG. 9 is a diagram illustrating the method of manufacturing the semiconductor device according to the third embodiment.
  • the groove portion 50 of the third embodiment is provided only at a location corresponding to the X coordinate of the active region 18.
  • the plurality of groove portions 50 are provided discontinuously along the X axis in plan view.
  • the length X1 of the groove 50 in the direction in which cleavage proceeds is smaller than the length of the substrate X2 in the direction in which cleavage proceeds. Further, as an example, the length X1 of the groove 50 may be larger than the length X3 of the active region 18 in the direction in which cleavage proceeds.
  • the cleavage is performed in a state where the groove 50 is located immediately above the active region 18. Since there is the groove 50, it is possible to prevent the substrate 10 from being greatly bent and bent immediately above the active region 18 to generate substrate scraps. This effect can be enhanced by setting the length X2 of the groove portion 50 to at least twice the length X3 of the active region 18. Further, in order to prevent the substrate from cracking when the substrate 10 is handled, for example, the groove depth Z1 of the groove shown in FIG. 7 can be set to 1 ⁇ 2 or less of the thickness of the substrate 10 in the non-groove portion.
  • FIG. 10 is a diagram illustrating the method of manufacturing the semiconductor device according to the fourth embodiment.
  • a plurality of groove portions 50 are provided discontinuously. Each groove portion 50 is located immediately above the active region 18.
  • a laminate 52 that is less brittle than the substrate 10 is formed in the groove 50 before cleavage. The cleavage is performed along a cleavage line that passes through the plurality of groove portions 50 formed discontinuously. Both the thinning of the substrate 10 by the groove 50 and the provision of the laminate 52 contribute to the suppression of substrate waste.
  • the length and the groove depth of the groove part 50 can be set based on the discussion in the third embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

光を放射する活性領域が形成された基板の裏面に第１電極と第２電極を設け、該基板よりも脆性が小さい材料で形成された積層物を該第１電極と該第２電極の間の領域の一部に該活性領域の直下に位置するように設けることと、該活性領域の直上に該積層物を位置させた状態で、該積層物とともに該基板を劈開することで該活性領域が表れた平面を露出させることと、を備えたことを特徴とする。

Description

半導体装置の製造方法
　この発明は半導体装置の製造方法に関する。
　ウエハなどの基板には光が放射される半導体装置が複数形成される。その基板に対し、半導体装置の共振器長方向に沿って装置の間隔毎に分割する劈開という処理を施す。劈開は光が放射される面を作製する方法である。劈開によって光学的に平坦な面を実現することができる。劈開の難しさは基板の厚みに左右されやすい。厚い基板では劈開自体が困難になり、薄い基板では基板のハンドリングが困難になる。
　特許文献１には、複数の第１溝及び複数の第２溝を備える裏面を有しており、素子区画の各々に設けられた光導波路のための半導体構造体を含む基板生産物を準備して、基板生産物の裏面への押圧によって、別の基板生産物と半導体バーとを形成することが開示されている。
日本特開２０１７－１７１９３号公報
　ウエハなどの基板を劈開に用いる装置にセットする際、基板の表面側を下、裏面側を上にすることが多い。基板の裏面には電極を形成する。しかし、劈開の分離性を向上させるために、基板裏面側の劈開亀裂が入る領域には電極を形成しない場合がある。つまり、基板の裏面に基板が露出した部分を残す。この状態で劈開を行うと、電極の抵抗を受けずに劈開を進めることができるので良好な基板の分離性が得られる。しかし、基板裏面側の脆い基板部分から発生した基板屑が劈開を行った端面に落下して、光の放射される活性領域に付着してしまうことがあった。基板屑などの異物が活性領域に付着すると半導体装置の特性が劣化してしまう。
　本発明は上述の問題を解決するためになされたものであり、基板の分離性を確保しつつ異物付着を回避できる半導体装置の製造方法を提供することを目的とする。
　本願の発明にかかる半導体装置の製造方法は、活性領域が形成された基板の裏面に第１電極と第２電極を設け、該基板よりも脆性が小さい積層物を該第１電極と該第２電極の間の領域の一部に該活性領域の直下に位置するように設けることと、該活性領域の直上に該積層物を位置させた状態で、該積層物とともに該基板を劈開すること、を備えたことを特徴とする。
　本発明のその他の特徴は以下に明らかにする。
　この発明によれば、活性領域の直上に積層物を設けたり溝部を設けたりすることで、基板の分離性を確保しつつ異物付着を回避できる。
劈開前の半導体装置の斜視図である。 半導体装置の側面図である。 半導体装置の平面図である。 劈開前の半導体装置の斜視図である。 半導体装置の平面図である。 溝部がない基板の劈開を示す図である。 裏面に溝部を設けた基板の劈開を示す図である。 溝部に積層物を設けた基板の劈開を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。
　実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、劈開前の半導体装置の斜視図である。劈開の対象となる半導体装置は基板１０を備えている。基板１０の形状と材料は特に限定されない。基板１０は、例えば、リン化インジウム又は砒化ガリウムを材料とするウエハである。基板１０は、表面１２と裏面１４と端面１６を備えている。図１には、裏面１４が上側にあり表面１２が下側にある状態で劈開装置にセットされた基板１０が示されている。
　この基板１０には、例えば表面１２側からの処理により半導体層と絶縁体層等が作製されている。このような処理の結果、基板１０には光が放射される活性領域１８が形成されている。活性領域１８はＸ方向に沿って複数設けられている。基板１０には、例えば複数の半導体レーザ素子又は複数の発光ダイオードが未分離の状態で形成されている。Ｙ方向は共振器方向であり、Ｚ方向は基板１０の厚みを定義する方向となる。
　基板１０の裏面１４には、例えば蒸着又はメッキ法などで第１電極２０ａと第２電極２０ｂが形成されている。第１電極２０ａと第２電極２０ｂの間には基板１０が露出した領域である劈開導入部３０がある。劈開導入部３０はＸ方向に細長く設けられている。基板１０の劈開の際には、この劈開導入部３０に沿って劈開を進める。
　第１電極２０ａと第２電極２０ｂの間の領域である劈開導入部３０の一部に、積層物３１が設けられている。積層物３１は、基板１０のＸ方向に沿って島状に複数設けられている。積層物３１は基板１０よりも脆性が小さい材料で形成する。例えば、基板１０が半導体なので、積層物３１の材料は第１電極２０ａ及び第２電極２０ｂの材料と同じとすることで、積層物３１の脆性を基板１０の脆性より小さくできる。基板１０よりも脆性が小さいあらゆる材料によって積層物３１を形成することができる。したがって、積層物３１は金属に限定されない。また、積層物３１は単体の材料ではなく、複数の材料の積層でも良い。積層物３１の例としては、金化合物等が挙げられる。また、積層物３１の厚みは、第１電極２０ａと第２電極２０ｂの厚みと一致させても良いし相違させてもよい。
　図２は、図１の半導体装置をＹ方向から見た側面図である。１つの活性領域１８と１つの積層物３１を備える構造が、分離後には１つのチップ４０となる。積層物３１は活性領域１８の直下に位置するように設けたので、裏面１４が上になり表面１２が下になった状態では、活性領域１８の直上に積層物３１がある。言いかえると、積層物３１と活性領域１８のＸ座標は一致している。積層物３１の少なくとも一部が活性領域１８の直上にある限り、積層物３１は活性領域１８に対して様々な位置をとることができる。例えば、活性領域１８の直下全体に積層物３１を形成しておくことができる。
　図２において矢印３４は劈開の進行方向を示す。一例として、劈開が進む方向の積層物３１の長さＸ１は、劈開が進む方向の活性領域１８の長さＸ２より大きくすることができる。こうすると、活性領域１８の右側と左側の直上にも積層物３１を配置できる。長さＸ２は例えば１０μｍである。積層物３１の長さＸ１は、活性領域１８の長さＸ２の２倍以上とすることができる。
　図１の説明に戻る。劈開を行う際には、基板１０の裏面１４を上にした状態で、基板１０を劈開装置にセットする。劈開方法としては、裏面１４の劈開導入部３０にブレード３２を押し当てて基板１０に荷重を加え、基板１０を分割する。このとき、基板１０の劈開は、表面１２に形成したスクライブ部分１２ａから進む。スクライブ部分１２ａは、例えばダイヤモンド等で作製したポイントで表面１２に形成された傷である。
　スクライブ部分１２ａを起点とした劈開の進行方向は、矢印３４で示されている。劈開はＸ正方向に進行する。活性領域１８の直上に積層物３１を位置させた状態で、積層物３１とともに基板１０を劈開する。
　図３は、図１の半導体装置の平面図である。積層物３１は第１電極２０ａと第２電極２０ｂから離れている。つまり、積層物３１の幅Ｙ１は劈開導入部３０の幅Ｙ２よりも小さい。劈開線４８は、劈開を予定している線又は劈開された軌跡を示す。劈開線４８は、劈開導入部３０及びそこに形成された積層物３１を通り、第１電極２０ａと第２電極２０ｂを通らない。
　劈開の分離性を向上させるために、電極が形成されず裏面１４が露出した劈開導入部３０に沿って劈開する。そうすると、劈開亀裂が進行しやすくなり、未分離となる素子を減らすことができる。しかし、裏面１４の基板１０が露出している部分は脆いので、この部分の劈開に伴い基板屑が裏面１４側から下方へ落下してしまう。図２には基板屑４４の落下方向が矢印で示されている。この基板屑４４が活性領域１８に付着してしまうと、特性劣化又は外観歩留の低下を引き起こしてしまう。
　そこで、実施の形態１では劈開導入部３０にのみ基板１０よりも脆性の小さい積層物３１を設けた。脆性が小さいということは基板屑４４が発生しにくいということである。裏面１４の基板１０が露出した露出部分は脆いのに対し、裏面１４の積層物３１が形成された部分は当該露出部分より脆さに対する抵抗が大きい。これにより、劈開時に活性領域１８の直上で基板屑４４が発生することを抑制できるので、活性領域１８に基板屑４４が付着しにくくなる。特に、活性領域１８の直上に積層物３１を設けることで、活性領域１８の直上で基板屑が生じにくい状態にすることができる。
　積層物３１の設置は基板の分離性をやや低下させるものである。劈開導入部３０の全体に積層物を設けると、劈開導入部３０の全体に電極を設けた場合と同様に、基板の分離性を損ねることになる。そのため、積層物３１は劈開導入部３０の一部に形成し、劈開導入部３０にある程度裏面１４を露出させる。これにより、基板１０の分離性を確保しつつ活性領域１８への異物付着を回避できる。
　実施の形態１に係る半導体装置の製造方法は、その特徴を失わない範囲で様々な変形が可能である。以下の実施の形態に係る半導体装置の製造方法は、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。
実施の形態２．
　図４は、劈開前の半導体装置の斜視図である。劈開導入部３０に溝部５０が設けられている。溝部５０は劈開方向と平行に基板１０を横断するように設けられている。溝部５０の底には基板１０よりも脆性が小さい積層物５２を形成した。この積層物は、例えば実施の形態１の積層物３１と同じ材料とすることができる。溝部５０とその中の積層物５２は周知のウエハプロセス技術で作製することができる。溝部５０の中に積層物５２を設けると、溝部５０に基板１０が露出した場合と比べて、基板屑の発生量を減らすことができる。
　実施の形態２では、この溝部５０に沿って劈開を進める。溝部５０は劈開進行方向に不連続に島状に設けてもよい。溝部５０は少なくとも活性領域１８の直下に設けることで、劈開時には活性領域１８の直上に溝部５０を位置させる。溝部５０の溝深さが深すぎると、分離性は向上するがハンドリング時に基板１０が割れてしまう懸念がある。この点を考慮して溝部５０の溝深さを決めることができる。例えば、溝部５０の溝深さは、基板１０の厚みの１／２以下とすることができる。
　図５は、劈開前の半導体装置の平面図である。第１電極２０ａと第２電極２０ｂの間の基板１０に溝部５０が設けられている。溝部５０によって提供される溝の幅は、第１電極２０ａと第２電極２０ｂの距離より小さい。すなわち、溝部５０の幅は劈開導入部３０の幅よりも小さい。溝部５０の幅と劈開導入部３０の幅を一致させてもよい。
　図４の説明に戻る。基板１０の溝部５０の底面にブレード３２を押し当てて荷重を加え、溝部５０に沿って基板１０を劈開する。活性領域１８の直上に溝部５０を位置させた状態で劈開する。溝部５０は、劈開によってあらわれた断面を横断することになる。溝部５０が形成された部分では基板１０が薄くなっているので、劈開亀裂が進行しやすくなり、劈開分離性を高めることができる。しかも、溝部５０に沿って劈開することで、劈開の際にブレード３２が基板１０をＺ負方向に押し込む量を、溝部５０がない場合より小さくできる。そのため、基板屑を発生しにくくすることができる。
　図６、７、８を参照しつつ、基板１０に溝部５０及び積層物５２を設ける意義を説明する。図６－８は、図１でいえばＸ方向から基板１０を見た図に対応する。図６は、溝部がない基板１０の劈開を示す図である。劈開を行う際には基板１０が押し曲げられて、その衝撃で基板屑が発生する。特に、基板１０の裏面１４に電極がなく基板１０が露出した部分では、基板屑が発生しやすい。
　図７は、裏面１４に溝部５０を設けた基板１０の劈開を示す図である。溝部５０に沿って劈開する場合、溝部５０がない部分を劈開する場合よりも薄い基板１０を劈開することになる。そのため、ブレード３２が基板１０をＺ負方向に押し込む量を小さくして、基板屑の発生を抑制できる。
　図８は、溝部５０に積層物５２を設けた基板の劈開を示す図である。積層物５２は基板１０よりも脆性が小さい。この場合、溝部５０により基板１０を薄くすることと、積層物５２を設けたことの両方が基板屑の抑制に貢献する。
　実施の形態２では、劈開進行方向に沿って基板２０を横断する細長い溝部５０を設けた。しかし、図４に示すスクライブ部分１２ａがあるチップに溝部５０を形成すると基板が薄くなり、割れてしまうおそれがある。そこで、スクライブ部分１２ａが形成されたチップには溝部５０を形成せずに、スクライブ部分１２ａが形成されていないチップに溝部５０を形成することとしてもよい。
実施の形態３．
　図９は、実施の形態３に係る半導体装置の製造方法を示す図である。実施の形態２のように溝部５０が劈開導入部３０を横断している場合、基板１０のハンドリング時に基板１０が割れやすくなる懸念がある。そこで、実施の形態３の溝部５０は、活性領域１８のＸ座標に対応した箇所にのみに設けた。その結果、溝部５０は平面視でＸ軸に沿って不連続に複数設けられる。劈開が進む方向の溝部５０の長さＸ１は、劈開が進む方向の基板Ｘ２の長さより小さい。また、一例として、溝部５０の長さＸ１を、劈開が進む方向の活性領域１８の長さＸ３より大きくしてもよい。
　劈開は、活性領域１８の直上に溝部５０が位置した状態で行う。溝部５０があるため、活性領域１８の直上で基板１０が大きく押し曲げられて基板屑が発生することを防止できる。溝部５０の長さＸ２は、活性領域１８の長さＸ３の２倍以上とすることで、この効果を高めることができる。また、基板１０のハンドリング時に基板が割れることを防止するために、例えば図７に示される溝部の溝深さＺ１は、非溝部における基板１０の厚さの１／２以下としておくことができる。
実施の形態４．
　図１０は、実施の形態４に係る半導体装置の製造方法を示す図である。実施の形態４では、実施の形態３で説明したように溝部５０を不連続に複数設ける。各溝部５０は活性領域１８の直上に位置する。さらに、実施の形態４では、劈開の前に、溝部５０の中に基板１０よりも脆性が小さい積層物５２を形成する。劈開は、不連続に形成された複数の溝部５０を通過する劈開線に沿って行う。溝部５０により基板１０を薄くすることと、積層物５２を設けたことの両方が基板屑の抑制に貢献する。溝部５０の長さと溝深さについては実施の形態３の議論に基づき設定することができる。
　１０　基板、　１２　表面、　１４　裏面、　１８　活性領域、　２０ａ　第１電極、　２０ｂ　第２電極、　３０　劈開導入部、　３１　積層物

Claims (11)

  1. 　活性領域が形成された基板の裏面に第１電極と第２電極を設け、前記基板よりも脆性が小さい積層物を前記第１電極と前記第２電極の間の領域の一部に前記活性領域の直下に位置するように設けることと、
    　前記活性領域の直上に前記積層物を位置させた状態で、前記積層物とともに前記基板を劈開すること、を備えたことを特徴とする半導体装置の製造方法。
  2. 　前記積層物は、前記活性領域の直下全体に形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記積層物の材料は前記第１電極及び前記第２電極の材料と同じであることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 　前記劈開が進む方向の前記積層物の長さは、前記劈開が進む方向の前記活性領域の長さより大きいことを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
  5. 　前記劈開が進む方向の前記積層物の長さは、前記劈開が進む方向の前記活性領域の長さの２倍以上であることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 　前記積層物は前記第１電極と前記第２電極から離れていることを特徴とする請求項１から５のいずれか１項に記載の半導体装置の製造方法。
  7. 　活性領域が形成された基板の裏面に第１電極と第２電極を設け、前記第１電極と前記第２電極の間の前記基板に前記活性領域の直下に位置する溝部を設け、前記溝部の中に前記基板よりも脆性が小さい積層物を形成することと、
    　前記活性領域の直上に前記溝部を位置させた状態で、前記溝部に沿って前記基板を劈開すること、を備えたことを特徴とする半導体装置の製造方法。
  8. 　前記溝部は、前記劈開によってあらわれた断面を横断していることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 　前記劈開が進む方向の前記溝部の長さは、前記劈開が進む方向の前記基板の長さより小さいことを特徴とする請求項７に記載の半導体装置の製造方法。
  10. 　活性領域が複数形成された基板の裏面に第１電極と第２電極を設け、前記第１電極と前記第２電極の間の前記基板に前記活性領域の直下に位置する溝部を不連続に複数設けることと、
    　前記活性領域の直上に前記溝部を位置させた状態で、前記溝部に沿って前記基板を劈開すること、を備えたことを特徴とする半導体装置の製造方法。
  11. 　前記溝部によって提供される溝の幅は、前記第１電極と前記第２電極の距離より小さいことを特徴とする請求項７から１０のいずれか１項に記載の半導体装置の製造方法。
PCT/JP2018/013224 2018-03-29 2018-03-29 半導体装置の製造方法 WO2019186888A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201880091772.7A CN111902913A (zh) 2018-03-29 2018-03-29 半导体装置的制造方法
US16/960,831 US20200357698A1 (en) 2018-03-29 2018-03-29 Semiconductor device production method
JP2018543731A JP6504319B1 (ja) 2018-03-29 2018-03-29 半導体装置の製造方法
PCT/JP2018/013224 WO2019186888A1 (ja) 2018-03-29 2018-03-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/013224 WO2019186888A1 (ja) 2018-03-29 2018-03-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2019186888A1 true WO2019186888A1 (ja) 2019-10-03

Family

ID=66324112

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/013224 WO2019186888A1 (ja) 2018-03-29 2018-03-29 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20200357698A1 (ja)
JP (1) JP6504319B1 (ja)
CN (1) CN111902913A (ja)
WO (1) WO2019186888A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5362489A (en) * 1976-11-16 1978-06-03 Mitsubishi Electric Corp Production of semiconductor laser
JPS62113490A (ja) * 1985-11-13 1987-05-25 Sanyo Electric Co Ltd 半導体レ−ザの製造方法
JPH05304339A (ja) * 1992-04-27 1993-11-16 Mitsubishi Electric Corp 半導体レーザの劈開方法
JPH06275714A (ja) * 1993-03-22 1994-09-30 Mitsubishi Electric Corp 半導体レーザ装置素子基板、及び半導体レーザ装置の製造方法
JPH08116137A (ja) * 1994-10-15 1996-05-07 Toshiba Corp 半導体装置の製造方法及び半導体レーザ
JP2010050199A (ja) * 2008-08-20 2010-03-04 Sony Corp 半導体レーザ
JP2010177455A (ja) * 2009-01-29 2010-08-12 Nichia Corp 窒化物半導体素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3650000B2 (ja) * 2000-07-04 2005-05-18 三洋電機株式会社 窒化物系半導体レーザ素子および窒化物半導体レーザ装置の製造方法
JP3766085B2 (ja) * 2003-11-12 2006-04-12 ローム株式会社 半導体レーザ
JP4901477B2 (ja) * 2004-10-15 2012-03-21 パナソニック株式会社 窒化化合物半導体素子およびその製造方法
JP5121461B2 (ja) * 2005-12-26 2013-01-16 パナソニック株式会社 窒化化合物半導体素子
JP4288620B2 (ja) * 2006-11-10 2009-07-01 ソニー株式会社 半導体発光素子およびその製造方法
JP2009117616A (ja) * 2007-11-06 2009-05-28 Sumitomo Electric Ind Ltd 半導体光素子を作製する方法
JP2009200478A (ja) * 2008-01-21 2009-09-03 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP2009283912A (ja) * 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2010225961A (ja) * 2009-03-25 2010-10-07 Mitsubishi Electric Corp 半導体素子の製造方法
JP5289360B2 (ja) * 2010-03-08 2013-09-11 株式会社東芝 半導体レーザ装置
JP2013058583A (ja) * 2011-09-08 2013-03-28 Sharp Corp 半導体レーザ素子、及び半導体レーザ素子の製造方法
JP6287720B2 (ja) * 2014-09-17 2018-03-07 三菱電機株式会社 半導体装置の製造方法
JP6245414B1 (ja) * 2017-04-12 2017-12-13 三菱電機株式会社 半導体素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5362489A (en) * 1976-11-16 1978-06-03 Mitsubishi Electric Corp Production of semiconductor laser
JPS62113490A (ja) * 1985-11-13 1987-05-25 Sanyo Electric Co Ltd 半導体レ−ザの製造方法
JPH05304339A (ja) * 1992-04-27 1993-11-16 Mitsubishi Electric Corp 半導体レーザの劈開方法
JPH06275714A (ja) * 1993-03-22 1994-09-30 Mitsubishi Electric Corp 半導体レーザ装置素子基板、及び半導体レーザ装置の製造方法
JPH08116137A (ja) * 1994-10-15 1996-05-07 Toshiba Corp 半導体装置の製造方法及び半導体レーザ
JP2010050199A (ja) * 2008-08-20 2010-03-04 Sony Corp 半導体レーザ
JP2010177455A (ja) * 2009-01-29 2010-08-12 Nichia Corp 窒化物半導体素子

Also Published As

Publication number Publication date
JP6504319B1 (ja) 2019-04-24
JPWO2019186888A1 (ja) 2020-04-30
US20200357698A1 (en) 2020-11-12
CN111902913A (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
JP5119463B2 (ja) 発光素子及びその製造方法
CN102248607B (zh) 蓝宝石晶片的分割方法
JP5589942B2 (ja) 半導体発光チップの製造方法
EP1376687A3 (en) Semiconductor element and method for producing the same
JP6288258B2 (ja) 脆性基板の分断方法
US20120319149A1 (en) Light-Emitting Device Structure and Method for Manufacturing the Same
JP2011243875A (ja) サファイアウェーハの分割方法
KR101779053B1 (ko) 적층 세라믹 기판의 분단 방법
TWI696228B (zh) 基板之分斷方法及分斷裝置
JP2004228290A (ja) 半導体発光素子及びその製造方法
WO2019186888A1 (ja) 半導体装置の製造方法
KR102066120B1 (ko) 취성 기판의 분단 방법
JP6288260B2 (ja) 脆性基板の分断方法
JP6136908B2 (ja) 発光素子の製造方法
JP5545648B2 (ja) 半導体ウエハの劈開方法
JP4890419B2 (ja) 窒化物半導体発光素子及び製造方法
JP6288293B2 (ja) 脆性基板の分断方法
US9553425B2 (en) Methods of manufacturing semiconductor laser element and semiconductor laser device
JP7089204B2 (ja) 発光装置の製造方法
US8101446B2 (en) Diode laser bars and method for the production thereof
JP2018172224A (ja) ガラス基板の製造方法
US20130065334A1 (en) Method of manufacturing laser diode device
JP2016112898A (ja) 基板の分断装置
JP2010141116A5 (ja)
WO2011089806A1 (ja) 基板およびそれを用いた回路装置の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018543731

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18911367

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18911367

Country of ref document: EP

Kind code of ref document: A1