CN111902913A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN111902913A
CN111902913A CN201880091772.7A CN201880091772A CN111902913A CN 111902913 A CN111902913 A CN 111902913A CN 201880091772 A CN201880091772 A CN 201880091772A CN 111902913 A CN111902913 A CN 111902913A
Authority
CN
China
Prior art keywords
substrate
electrode
laminate
active region
cleavage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880091772.7A
Other languages
English (en)
Inventor
吉野达郎
铃木正人
根岸将人
吉川兼司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111902913A publication Critical patent/CN111902913A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

特征在于，具有下述步骤：在形成了放射出光的有源区域的基板的背面设置第1电极和第2电极，将由比该基板脆性小的材料形成的层叠物设置为在该第1电极和该第2电极之间的区域的一部分位于该有源区域的正下方；以及在使该层叠物位于该有源区域的正上方的状态下，通过将该基板与该层叠物一起进行解理而使出现了该有源区域的平面露出。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法。
背景技术
在晶片等基板形成多个放射出光的半导体装置。对该基板实施沿半导体装置的谐振器长度方向以装置的间隔为单位进行分割的解理这样的处理。解理为对放射出光的面进行制作的方法。通过解理能够实现光学上平坦的面。解理的难度容易受基板的厚度左右。在厚的基板的情况下，解理本身变得困难，在薄的基板的情况下，基板的搬运变得困难。
在专利文献1中公开了准备具有背面的基板生产物，通过向基板生产物的背面的推压，从而形成其它基板生产物和半导体棒，其中，该背面具有多个第1槽及多个第2槽，该基板生产物包含在各个元件区段设置的光波导所用的半导体构造体。
专利文献1：日本特开2017-17193号公报
发明内容
在将晶片等基板安装于用于解理的装置时，多数是使基板的表面侧位于下方，使背面侧位于上方。在基板的背面形成电极。但是，为了使解理的分离性提高，有时在基板背面侧的产生了解理裂纹的区域不形成电极。即，在基板的背面残留有露出了基板的部分。如果在该状态下进行解理，则能够在不受到电极的阻碍的状态下进行解理，因此得到良好的基板的分离性。但是，有时从基板背面侧的脆弱的基板部分产生的基板屑落到进行了解理的端面，附着于放射出光的有源区域。如果基板屑等异物附着在有源区域，则半导体装置的特性会劣化。
本发明就是为了解决上述那样的问题而提出的，其目的在于，提供能够确保基板的分离性并且避免异物附着的半导体装置的制造方法。
本申请的发明涉及的半导体装置的制造方法的特征在于，具有下述步骤：在形成了有源区域的基板的背面设置第1电极和第2电极，将比该基板脆性小的层叠物设置为在该第1电极和该第2电极之间的区域的一部分位于该有源区域的正下方；以及在使该层叠物位于该有源区域的正上方的状态下，将该基板与该层叠物一起进行解理。
本发明的其他特征将在以下阐明。
发明的效果
根据本发明，通过在有源区域的正上方设置层叠物或设置槽部，能够确保基板的分离性并且避免异物附着。
附图说明
图1是解理前的半导体装置的斜视图。
图2是半导体装置的侧视图。
图3是半导体装置的俯视图。
图4是解理前的半导体装置的斜视图。
图5是半导体装置的俯视图。
图6是表示没有槽部的基板的解理的图。
图7是表示在背面设置了槽部的基板的解理的图。
图8是表示在槽部设置了层叠物的基板的解理的图。
图9是表示半导体装置的制造方法的图。
图10是表示半导体装置的制造方法的图。
具体实施方式
参照附图，对实施方式涉及的半导体装置的制造方法进行说明。有时对相同或对应的结构要素标注相同标号，省略重复说明。
实施方式1.
图1是解理前的半导体装置的斜视图。成为解理的对象的半导体装置具有基板10。基板10的形状和材料没有特别限定。基板10例如为以磷化铟或砷化镓为材料的晶片。基板10具有表面12、背面14以及端面16。在图1中示出在背面14处于上侧，表面12处于下侧的状态下安装于解理装置的基板10。
在该基板10，例如通过从表面12侧进行的处理对半导体层和绝缘体层等进行制作。这样的处理的结果是在基板10形成了放射出光的有源区域18。沿X方向设置有多个有源区域18。在基板10，例如多个半导体激光元件或多个发光二极管是在未分离的状态下形成的。Y方向为谐振器方向，Z方向成为定义基板10的厚度的方向。
在基板10的背面14，例如通过蒸镀或电镀法等形成有第1电极20a和第2电极20b。在第1电极20a和第2电极20b之间具有露出了基板10的区域即解理导入部30。解理导入部30在X方向上细长地设置。在进行基板10的解理时，沿该解理导入部30进行解理。
在第1电极20a和第2电极20b之间的区域即解理导入部30的一部分设置有层叠物31。沿基板10的X方向以岛状设置有多个层叠物31。层叠物31由比基板10脆性小的材料形成。例如，由于基板10为半导体，因此通过将层叠物31的材料设为与第1电极20a及第2电极20b的材料相同，能够使层叠物31的脆性比基板10的脆性小。能够由比基板10脆性小的任何材料形成层叠物31。因此，层叠物31并不限于金属。另外，层叠物31也可以为多个材料的层叠，而不是单体的材料。作为层叠物31的例子举出金化合物等。另外，层叠物31的厚度可以与第1电极20a和第2电极20b的厚度一致，也可以与其不同。
图2是从Y方向观察图1的半导体装置的侧视图。具有1个有源区域18和1个层叠物31的构造在分离后成为1个芯片40。由于将层叠物31设置为位于有源区域18的正下方，因此在背面14成为上方，表面12成为下方的状态下，在有源区域18的正上方具有层叠物31。换言之，层叠物31与有源区域18的X坐标一致。只要层叠物31的至少一部分处于有源区域18的正上方即可，层叠物31能够相对于有源区域18处于各种位置。例如，能够在有源区域18的整个正下方形成有层叠物31。
在图2中箭头34表示解理的推进方向。作为一个例子，能够将解理推进的方向上的层叠物31的长度X1设为比解理推进的方向上的有源区域18的长度X2大。这样，能够在有源区域18的右侧和左侧的正上方也配置层叠物31。长度X2例如为10μm。能够将层叠物31的长度X1设为大于或等于有源区域18的长度X2的2倍。
返回到图1的说明。在进行解理时，在使基板10的背面14处于上方的状态下，将基板10安装于解理装置。作为解理方法，将刀片32推压至背面14的解理导入部30而对基板10施加载荷，将基板10分割。此时，基板10的解理从在表面12形成的划线部分12a推进。划线部分12a例如是通过利用金刚石等制作出的刀头(point)而在表面12形成的划痕。
通过箭头34示出以划线部分12a为起点的解理的推进方向。解理在X正方向上推进。在使层叠物31位于有源区域18的正上方的状态下，将基板10与层叠物31一起进行解理。
图3是图1的半导体装置的俯视图。层叠物31与第1电极20a和第2电极20b分离。即，层叠物31的宽度Y1比解理导入部30的宽度Y2小。解理线48表示预定要解理的线或已被解理的轨迹。解理线48穿过解理导入部30及在此处形成的层叠物31，没有穿过第1电极20a和第2电极20b。
为了使解理的分离性提高，沿没有形成电极且露出了背面14的解理导入部30进行解理。这样，解理裂纹变得容易推进，能够减少未分离的元件。但是，由于背面14的露出了基板10的部分脆，因此与该部分的解理相伴的基板屑从背面14侧向下方下落。在图2中通过箭头示出基板屑44的下落方向。如果该基板屑44附着于有源区域18，则引起特性劣化或外观成品率的降低。
因此，在实施方式1中仅在解理导入部30设置了比基板10脆性小的层叠物31。脆性小是指不易产生基板屑44。背面14的露出了基板10的露出部分脆，与此相对，背面14的形成了层叠物31的部分比该露出部分抗脆性大。由此，能够抑制在解理时在有源区域18的正上方产生基板屑44，因此基板屑44变得不易附着于有源区域18。特别地，通过在有源区域18的正上方设置层叠物31，能够成为在有源区域18的正上方不易产生基板屑的状态。
层叠物31的设置使基板的分离性稍微降低。如果在解理导入部30整体设置层叠物，则与在解理导入部30整体设置了电极的情况相同地，会损害基板的分离性。因此，层叠物31形成于解理导入部30的一部分，在解理导入部30以某种程度使背面14露出。由此，能够确保基板10的分离性并且避免向有源区域18的异物附着。
实施方式1涉及的半导体装置的制造方法在不丧失其特征的范围内能够进行各种变形。由于与实施方式1的共通点多，因此以与实施方式1的区别为中心对以下实施方式涉及的半导体装置的制造方法进行说明。
实施方式2.
图4是解理前的半导体装置的斜视图。在解理导入部30设置有槽部50。将槽部50设置为与解理方向平行地横穿基板10。在槽部50的底部形成了比基板10脆性小的层叠物52。该层叠物例如能够设为与实施方式1的层叠物31相同的材料。槽部50和其中的层叠物52能够通过公知的晶片工艺技术进行制作。如果在槽部50中设置层叠物52，则与在槽部50露出了基板10的情况相比，能够减少基板屑的产生量。
在实施方式2中，沿该槽部50进行解理。也可以在解理推进方向将槽部50不连续地设为岛状。通过将槽部50至少设置于有源区域18的正下方，从而在解理时使槽部50位于有源区域18的正上方。如果槽部50的槽深度过深，则虽然分离性提高但担心在搬运时基板10破裂。能够将该点考虑在内来决定槽部50的槽深度。例如，能够将槽部50的槽深度设为小于或等于基板10的厚度的1/2。
图5是解理前的半导体装置的俯视图。在第1电极20a和第2电极20b之间的基板10设置有槽部50。由槽部50提供的槽的宽度比第1电极20a和第2电极20b的距离小。即，槽部50的宽度比解理导入部30的宽度小。也可以使槽部50的宽度与解理导入部30的宽度一致。
返回到图4的说明。将刀片32推压至基板10的槽部50的底面而施加载荷，沿槽部50对基板10进行解理。在使槽部50位于有源区域18的正上方的状态下进行解理。槽部50横穿由于解理而出现的剖面。由于在形成了槽部50的部分，基板10薄，因此解理裂纹容易推进，能够提高解理分离性。而且，通过沿槽部50进行解理，从而在解理时，与没有槽部50的情况相比，能够减小刀片32在Z负方向上向基板10推入的量。因此，能够使基板屑不易产生。
参照图6、7、8，对在基板10设置槽部50及层叠物52的意义进行说明。如果用图1来讲，图6-8与从X方向观察基板10的图对应。图6是表示没有槽部的基板10的解理的图。在进行解理时将基板10压弯，通过该撞击而产生基板屑。特别地，在基板10的背面14没有电极且露出了基板10的部分处，容易产生基板屑。
图7是表示在背面14设置了槽部50的基板10的解理的图。在沿槽部50进行解理的情况下，与对没有槽部50的部分进行解理的情况相比，是对更薄的基板10进行解理。因此，能够减小刀片32在Z负方向上向基板10推入的量，能够对基板屑的产生进行抑制。
图8是表示在槽部50设置了层叠物52的基板的解理的图。层叠物52比基板10脆性小。在该情况下，通过槽部50使基板10变薄、设置有层叠物52这两者有助于基板屑的抑制。
在实施方式2中，设置了沿解理推进方向横穿基板20的细长的槽部50。但是，如果在图4所示的具有划线部分12a的芯片形成槽部50，则基板变薄，存在破损的风险。因此，也可以是不在形成有划线部分12a的芯片形成槽部50，而在没有形成划线部分12a的芯片形成槽部50。
实施方式3.
图9是表示实施方式3涉及的半导体装置的制造方法的图。在如实施方式2所示槽部50横穿解理导入部30的情况下，担心在搬运基板10时基板10容易破裂。因此，实施方式3的槽部50仅设置于与有源区域18的X坐标对应的位置。其结果，在俯视观察中槽部50沿X轴不连续地设置有多个。解理推进的方向上的槽部50的长度X1比解理推进的方向上的基板X2的长度小。另外，作为一个例子，也可以使槽部50的长度X1比解理推进的方向上的有源区域18的长度X3大。
解理是在槽部50位于有源区域18的正上方的状态下进行的。由于具有槽部50，因此能够防止在有源区域18的正上方，基板10被大幅压弯而产生基板屑。通过将槽部50的长度X2设为大于或等于有源区域18的长度X3的2倍，能够提高该效果。另外，为了防止在搬运基板10时基板破裂，例如能够将图7所示的槽部的槽深度Z1设为小于或等于非槽部处的基板10的厚度的1/2。
实施方式4.
图10是表示实施方式4涉及的半导体装置的制造方法的图。在实施方式4中，如在实施方式3说明过那样不连续地设置多个槽部50。各槽部50位于有源区域18的正上方。并且，在实施方式4中，在解理前，在槽部50中形成比基板10脆性小的层叠物52。解理是沿穿过不连续地形成的多个槽部50的解理线进行的。通过槽部50使基板10变薄、设置有层叠物52这两者有助于基板屑的抑制。能够基于实施方式3的讨论对槽部50的长度和槽深度进行设定。
标号的说明
10基板，12表面，14背面，18有源区域，20a第1电极，20b第2电极，30解理导入部，31层叠物。

Claims (11)

1.一种半导体装置的制造方法，其特征在于，
具有下述步骤：
在形成了有源区域的基板的背面设置第1电极和第2电极，将比所述基板脆性小的层叠物设置为在所述第1电极和所述第2电极之间的区域的一部分位于所述有源区域的正下方；以及
在使所述层叠物位于所述有源区域的正上方的状态下，将所述基板与所述层叠物一起进行解理。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述层叠物形成于所述有源区域的整个正下方。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述层叠物的材料与所述第1电极及所述第2电极的材料相同。
4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于，
所述解理推进的方向上的所述层叠物的长度比所述解理推进的方向上的所述有源区域的长度大。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，
所述解理推进的方向上的所述层叠物的长度大于或等于所述解理推进的方向上的所述有源区域的长度的2倍。
6.根据权利要求1至5中任一项所述的半导体装置的制造方法，其特征在于，
所述层叠物与所述第1电极和所述第2电极分离。
7.一种半导体装置的制造方法，其特征在于，
具有下述步骤：
在形成了有源区域的基板的背面设置第1电极和第2电极，在所述第1电极和所述第2电极之间的所述基板设置位于所述有源区域的正下方的槽部，在所述槽部中形成比所述基板脆性小的层叠物；以及
在使所述槽部位于所述有源区域的正上方的状态下，沿所述槽部对所述基板进行解理。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，
所述槽部横穿由于所述解理而出现的剖面。
9.根据权利要求7所述的半导体装置的制造方法，其特征在于，
所述解理推进的方向上的所述槽部的长度比所述解理推进的方向上的所述基板的长度小。
10.一种半导体装置的制造方法，其特征在于，
具有下述步骤：
在形成了多个有源区域的基板的背面设置第1电极和第2电极，在所述第1电极和所述第2电极之间的所述基板不连续地设置多个位于所述有源区域的正下方的槽部；以及
在使所述槽部位于所述有源区域的正上方的状态下，沿所述槽部对所述基板进行解理。
11.根据权利要求7至10中任一项所述的半导体装置的制造方法，其特征在于，
由所述槽部提供的槽的宽度比所述第1电极和所述第2电极的距离小。
CN201880091772.7A 2018-03-29 2018-03-29 半导体装置的制造方法 Pending CN111902913A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/013224 WO2019186888A1 (ja) 2018-03-29 2018-03-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN111902913A true CN111902913A (zh) 2020-11-06

Family

ID=66324112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880091772.7A Pending CN111902913A (zh) 2018-03-29 2018-03-29 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20200357698A1 (zh)
JP (1) JP6504319B1 (zh)
CN (1) CN111902913A (zh)
WO (1) WO2019186888A1 (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62113490A (ja) * 1985-11-13 1987-05-25 Sanyo Electric Co Ltd 半導体レ−ザの製造方法
JPH05304339A (ja) * 1992-04-27 1993-11-16 Mitsubishi Electric Corp 半導体レーザの劈開方法
JP2002026443A (ja) * 2000-07-04 2002-01-25 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
US20080111142A1 (en) * 2006-11-10 2008-05-15 Sony Corporation Semiconductor light emitting device and method of manufacturing it
CN101346857A (zh) * 2005-12-26 2009-01-14 松下电器产业株式会社 氮化物半导体元件及其制造方法
JP2009117616A (ja) * 2007-11-06 2009-05-28 Sumitomo Electric Ind Ltd 半導体光素子を作製する方法
CN101499621A (zh) * 2008-01-21 2009-08-05 三洋电机株式会社 半导体激光元件及其制造方法
JP2010050199A (ja) * 2008-08-20 2010-03-04 Sony Corp 半導体レーザ
JP2010177455A (ja) * 2009-01-29 2010-08-12 Nichia Corp 窒化物半導体素子
US20100248448A1 (en) * 2009-03-25 2010-09-30 Mitsubishi Electric Corporation Method of manufacturing semiconductor devices
JP2013058583A (ja) * 2011-09-08 2013-03-28 Sharp Corp 半導体レーザ素子、及び半導体レーザ素子の製造方法
JP2016063042A (ja) * 2014-09-17 2016-04-25 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5362489A (en) * 1976-11-16 1978-06-03 Mitsubishi Electric Corp Production of semiconductor laser
JPH06275714A (ja) * 1993-03-22 1994-09-30 Mitsubishi Electric Corp 半導体レーザ装置素子基板、及び半導体レーザ装置の製造方法
JP3409928B2 (ja) * 1994-10-15 2003-05-26 株式会社東芝 半導体装置の製造方法
JP3766085B2 (ja) * 2003-11-12 2006-04-12 ローム株式会社 半導体レーザ
JP4901477B2 (ja) * 2004-10-15 2012-03-21 パナソニック株式会社 窒化化合物半導体素子およびその製造方法
JP2009283912A (ja) * 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP5289360B2 (ja) * 2010-03-08 2013-09-11 株式会社東芝 半導体レーザ装置
JP6245414B1 (ja) * 2017-04-12 2017-12-13 三菱電機株式会社 半導体素子の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62113490A (ja) * 1985-11-13 1987-05-25 Sanyo Electric Co Ltd 半導体レ−ザの製造方法
JPH05304339A (ja) * 1992-04-27 1993-11-16 Mitsubishi Electric Corp 半導体レーザの劈開方法
JP2002026443A (ja) * 2000-07-04 2002-01-25 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
CN101346857A (zh) * 2005-12-26 2009-01-14 松下电器产业株式会社 氮化物半导体元件及其制造方法
US20080111142A1 (en) * 2006-11-10 2008-05-15 Sony Corporation Semiconductor light emitting device and method of manufacturing it
JP2009117616A (ja) * 2007-11-06 2009-05-28 Sumitomo Electric Ind Ltd 半導体光素子を作製する方法
CN101499621A (zh) * 2008-01-21 2009-08-05 三洋电机株式会社 半导体激光元件及其制造方法
JP2010050199A (ja) * 2008-08-20 2010-03-04 Sony Corp 半導体レーザ
JP2010177455A (ja) * 2009-01-29 2010-08-12 Nichia Corp 窒化物半導体素子
US20100248448A1 (en) * 2009-03-25 2010-09-30 Mitsubishi Electric Corporation Method of manufacturing semiconductor devices
JP2013058583A (ja) * 2011-09-08 2013-03-28 Sharp Corp 半導体レーザ素子、及び半導体レーザ素子の製造方法
JP2016063042A (ja) * 2014-09-17 2016-04-25 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6504319B1 (ja) 2019-04-24
WO2019186888A1 (ja) 2019-10-03
JPWO2019186888A1 (ja) 2020-04-30
US20200357698A1 (en) 2020-11-12

Similar Documents

Publication Publication Date Title
JP4948307B2 (ja) 半導体レーザ素子およびその製造方法
JP5119463B2 (ja) 発光素子及びその製造方法
JP5528904B2 (ja) サファイアウェーハの分割方法
US8779435B2 (en) Semiconductor device structure and method of manufacturing semiconductor device structure
JP5589942B2 (ja) 半導体発光チップの製造方法
JP2006086516A (ja) 半導体発光素子の製造方法
US9608401B2 (en) Method for producing semiconductor laser elements and semi-conductor laser element
JP5573192B2 (ja) 半導体装置の製造方法
JP6288258B2 (ja) 脆性基板の分断方法
US11233029B2 (en) Semiconductor device having a device fixed on a substrate with an adhesive
JPWO2018180952A1 (ja) 窒化物半導体発光素子、窒化物半導体発光素子の製造方法及び窒化物半導体発光装置
JP5716524B2 (ja) 発光素子の製造方法
CN111902913A (zh) 半导体装置的制造方法
KR102066120B1 (ko) 취성 기판의 분단 방법
JP5545648B2 (ja) 半導体ウエハの劈開方法
WO2015182298A1 (ja) 脆性基板の分断方法
JP5631179B2 (ja) 半導体装置の製造方法
US9421640B2 (en) Dicing method
US11289620B2 (en) Method of producing optoelectronic semiconductor chips and optoelectronic semiconductor chip
CN107078455B (zh) 用于生产激光芯片的方法
US20230238772A1 (en) Method for forming film on end-surface of laser diode bar
US20130065334A1 (en) Method of manufacturing laser diode device
JP5428605B2 (ja) 半導体レーザ装置の製造方法
US20100067556A1 (en) Diode laser bars and method for the production thereof
KR20200112655A (ko) 취성 재료 기판의 브레이크 장치 및 브레이크 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination