JP4346598B2 - 化合物半導体素子及びその製造方法 - Google Patents

化合物半導体素子及びその製造方法 Download PDF

Info

Publication number
JP4346598B2
JP4346598B2 JP2005293840A JP2005293840A JP4346598B2 JP 4346598 B2 JP4346598 B2 JP 4346598B2 JP 2005293840 A JP2005293840 A JP 2005293840A JP 2005293840 A JP2005293840 A JP 2005293840A JP 4346598 B2 JP4346598 B2 JP 4346598B2
Authority
JP
Japan
Prior art keywords
scribe groove
compound semiconductor
laminate
laser
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005293840A
Other languages
English (en)
Other versions
JP2007103791A (ja
Inventor
明 田中
正明 小野村
清次 飯田
隆之 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005293840A priority Critical patent/JP4346598B2/ja
Priority to US11/376,547 priority patent/US7358156B2/en
Publication of JP2007103791A publication Critical patent/JP2007103791A/ja
Application granted granted Critical
Publication of JP4346598B2 publication Critical patent/JP4346598B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202Cleaving
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1082Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region with a special facet structure, e.g. structured, non planar, oblique
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、化合物半導体素子及びその製造方法に関し、特に化合物半導体多層膜と基板との積層体を分離して形成される化合物半導体素子及びその製造方法に関する。
化合物半導体の中で窒化物系半導体は、バンドギャップが広く電子飽和速度がGaAsと比べて大きいことなどから、青色半導体発光素子としてのみならず、高周波素子、高出力スイッチング素子としての用途がより拡大することが期待されている。
この窒化物系半導体素子にはGaN(窒化ガリウム)、サファイヤ、SiC(炭化珪素)などの基板が用いられるが、これらの基板はGaAs、InPなどの化合物半導体基板と比べて硬い。さらに、結晶構造が六方晶系であるために半導体素子が形成された基板を矩形状である個々の素子に分離することが他の化合物半導体より困難である。
基板の上、下側の面にそれぞれ割り溝を設けて、窒化ガリウム系化合物半導体チップを得る技術開示例があるが(特許文献1)、分離されたチップ側面の品質や生産性において不十分である。
特許第2780618号公報
本発明は、分離された素子側面の品質が改善された化合物半導体素子及びその製造方法を提供する。
本発明の一態様によれば、
結晶基板と、化合物半導体の多層膜と、を有する積層体を備え、
前記積層体の側面の少なくともいずれかは、その側面の端部からその側面に対して平行な方向に延在するスクライブ溝の少なくとも一部分を含み、
前記積層体の主面からみた前記スクライブ溝の少なくとも一部分の深さは、前記端部から前記スクライブ溝の延在方向に沿って離れた部分において最も深く、前記端部から前記最も深い部分に向かって連続的または段階的に深くなることを特徴とする化合物半導体素子が提供される。

また、本発明の他の一態様によれば、
結晶基板の上に化合物半導体の多層膜を結晶成長することにより第1及び第2の主面を有する積層体を形成する工程と、
前記積層体の前記第1の主面の端部から内部領域に向かうスクライブ溝であって、前記端部から離れた部分において最も深く、前記端部から前記最も深い部分に向かって連続的または段階的に深くなる前記スクライブ溝を形成する工程と、
前記積層体の第2の主面側から荷重を印加することにより、前記スクライブ溝を含む分離面により分離される第1の部分と第2の部分とに前記積層体を分離する工程と、
を備えたことを特徴とする化合物半導体素子の製造方法が提供される。
また、本発明のさらに他の一態様によれば、
結晶基板の上に化合物半導体の多層膜を結晶成長することにより第1及び第2の主面を有する積層体を形成する工程と、
前記積層体の前記第1の主面の端部から内部領域に向かう第1のスクライブ溝であって、前記端部から離れた部分において最も深く、前記端部から前記最も深い部分に向かって連続的または段階的に深くなる前記第1のスクライブ溝を形成する工程と、
前記積層体の第2の主面側から荷重を印加することにより、前記第1のスクライブ溝を含む第1の分離面により分離されるバーを形成する工程と、
前記バーの前記第1及び第2の主面のいずれか一方の主面の端部から内部領域に向かう第2のスクライブ溝であって、前記端部から離れた部分において最も深く、前記端部から前記最も深い部分に向かって連続的または段階的に深くなる前記第2のスクライブ溝を形成する工程と、
前記バーの前記第1及び第2の主面のいずれか他方の側から荷重を印加することにより、前記第2のスクライブ溝を含む第2の分離面により分離される化合物半導体素子を形成する工程と、
を備えたことを特徴とする化合物半導体素子の製造方法が提供される。
本発明により、分離された素子側面の品質が改善され、生産性に富んだ化合物半導体素子及びその製造方法が提供される。
以下、図面を参照しつつ、本発明の実施の形態につき説明する。なお、実施形態の全図において、同様のまたは対応する要素には同一の符号を付して重複する説明は省略する。
図1は、本発明の具体例にかかる窒化物系半導体素子の製造方法を説明するための模式斜視図である。同図は、特に、半導体多層膜と基板との積層体からなるバー10から、半導体素子を分離する製造方法の要部を説明するための模式斜視図である。
ここでは、GaN基板上にInGaAl1−x−yN(0≦x≦1,0≦y≦1、x+y≦1)で表される窒化ガリウム系半導体多層膜が形成されている場合を例に挙げて説明する。
まず、GaN基板上に、例えばMOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長法)を用いて、InGaAl1−x−yN(0≦x≦1,0≦y≦1、x+y≦1)で表される窒化ガリウム系半導体多層膜を形成する。GaN基板と半導体多層膜との積層体は、80〜150マイクロメータの厚さに研磨後、電極が形成されている。
なお、電極と接触する側は、GaN基板のN(窒素)面とされ半導体多層膜を含む積層体の第1主面22とする。図1は、前述したように、半導体多層膜を含んだ積層体をへきかいしたバー10から半導体素子(すなわちチップ)へと分離する工程を表す。バー10を形成する工程については、後に説明する。
窒化ガリウム系材料のN(窒素)面側である第1主面22上に、YAGレーザをスキャンさせバー10上の所定の位置にレーザスクライブ溝12を形成しておく。本具体例の特徴のひとつは、このレーザスクライブ溝12の断面形状である。すなわち、バー10の第1バー側面18側においてレーザスクライブ溝12深さが小で、第1バー側面18から離れるに従って深さが大となるように、深さをほぼ直線的に変化させるようにレーザスクライブする。
このようなレーザスクライブ溝12を分離したい箇所に選択的に形成後、レーザスクライブ溝12と反対側である積層体80の第2主面20側から、矢印で表される荷重24を加える。荷重24の印加方法としては、先端が刃状または針状の「突き出し棒(needle)」を用い、自動装置により行うことが好ましい。この荷重24を印加する箇所は、素子境界線60上であれば良いが、レーザスクライブ溝12の直下(図1において)付近がより好ましい。
図2は、このレーザスクライブ溝12付近を拡大した斜視図である。
また、図3は、レーザスクライブ溝12を形成した後に荷重を印加して分離して得られた半導体素子のへき開断面を表す模式図である。
荷重24は第1主面22に伝搬するが、レーザスクライブ溝12が一番深くなっている付近から破線矢印で表される応力伝搬方向31へ向かう。この結果、図2及び図3に表した応力集中部30において応力が最大となる。
この応力集中部30付近を起点として、第1主面22の表面に沿ってレーザスクライブ溝12とほぼ直交する方向に水平応力62が働き、個々の半導体素子へと分離することができる。図1に例示される素子側面14及びレーザスクライブ溝側面42は、このような分離工程により現れる。
次に、上記のようなレーザスクライブ溝12の作用について応力シミュレーションにより説明する。
図4は、第1主面22から深さ方向への距離を変えたときの相当応力(単位:MPa)の垂直成分を、応力シミュレーションなどにより解析した結果を表すグラフ図である。実線は、本具体例の場合を表す。本具体例においては、バー10の厚みは140マイクロメータ、第1バー側面18側の浅いレーザスクライブ溝(V字型)の深さD1を20マイクロメータ、一番深い箇所での深さD2を120マイクロメータとしほぼ直線的に深さを変化している。第1主面22に垂直なスクライブライン境界を、図2に例示されるようにZ軸とし深さ方向距離(μm)を表すこととする。
実線で表される本実施例においては、第1主面22から数ミクロン離れた水平距離にある表面近傍に約950MPaの相当応力が集中している。表面から約35マイクロメータの深さに約800MPaのサブピークがあるものの表面近傍の相当応力950MPaより小さいために、素子の分離を表面近傍で発生することができている。これは、第1バー側面18側の表面近傍においてレーザスクライブ溝12を内部領域におけるより浅くすることにより、応力をZ軸にそって伝搬しやすいようにして、レーザスクライブ溝12の先端境界近傍に応力集中部30を設けることができているからである。
次に、比較例につき説明する。
図4に、第1比較例を一点鎖線で、第2比較例を破線で例示する。第1比較例は、図5の模式斜視図に例示されるように、レーザスクライブ溝42の深さD3は40マイクロメータで均一深さである。また、第2比較例においては、レーザスクライブ溝12の深さD3は120マイクロメータで均一深さである。
第1比較例においては、深さ約30マイクロメータの位置に相当応力の最大値約800MPaが存在し、表面近傍においては約700MPaと低いサブピークが存在する。この結果、分離の起点は相当応力が最大となる内部が主となる。このように表面から約30マイクロメータと内部が分離の起点となると、応力が分散しやく分離面にクラックが入ったりする。
同様に、第2比較例においては、深さ約37マイクロメータの位置に最大応力1030MPaが存在し、表面から約7マイクロメータの位置に約1000MPaのサブピークが存在する。この場合は、分離の起点が表面近傍及び内部約37マイクロメータの位置のどちらの可能性もある。内部が分離の起点となると、第1比較例と同様に応力が分散しやすく分離面にクラックを生じやすい。
特に、六方晶結晶のGaN,サファイヤ、SiCのような基板材料は硬いために、スクライブ溝の形状や荷重のかけ方によっては深さ方向に対して斜めに分離されたり、分離した面が荒れてクラックの原因となる。
図6は、半導体素子側面に生じたクラックを表す模式斜視図である。
素子側面14に、クラック44が不規則に生じる。このようなクラック44は半導体素子へ機械的歪を与えたりするので、電気的及び光学的特性に影響を与える。また、機械的強度を低下させるので組み立て工程にも悪影響を及ぼす。さらに、信頼性上も好ましくない。後に、説明するように、分離により半導体レーザ素子の共振面を形成する場合には、このクラックは好ましくない。
図7は、スクライブ溝形状が適正でないために、斜めに割れた素子を表す模式斜視図である。
レーザスクライブ溝42の形状が適正でない場合、このように素子側面14の一部が斜めに割れて傾斜側面14Sが形成されることがある。このような傾斜側面14Sが形成されるとレーザチップの形状が変形し、発光特性や放熱特性が変化したり、チップが適正な位置にマウントされないなどの弊害が生ずる。
次に、レーザスクライブ工程について、より詳細に説明する。
まず、GaN基板は六方晶結晶であるために、その表面はN(窒素)面あるいはGa(ガリウム)面となる。N面とGa面とでは、レーザスクライブ溝12の周囲の状態が異なる。
図8は、N面にレーザを照射した場合のレーザスクライブ溝12の模式平面図である。 ここで、第1主面22はN面である。このように、N面側にレーザを照射した場合には、レーザスクライブ溝12近傍に「屑」は生じていない。
図9は、Ga面にレーザを照射した場合のレーザスクライブ溝12の模式平面図である。 Ga面側にレーザを照射すると、レーザスクライブ溝12の周囲に「デブリ(debris)」と呼ばれる屑が飛び散ることがある。半導体レーザ素子などの場合、これらデブリが光共振器となる端面に付着すると、そのFFP(Far Field Pattern)に影響を与えるので好ましくない。
一般に、GaN基板上においては、Ga面にInGaAlN系多層膜を結晶成長させることが多い。この場合、InGaAlN系多層膜が結晶成長されない基板の裏面側が、N面である。従って、結晶成長しない基板の裏面側を第1主面22とし、レーザを照射することが望ましい。
一方、InGaAlN系材料を基板の主面に対して横方向に成長させる結晶成長方法がある。これは、「ラテラル・エピタキシャル」などと呼ばれることもあり、例えば、単結晶の基板の表面にストライプ状の凹凸のパターンや、ストライプ状のマスク(SiOなどからなる)を形成し、その上にInGaAlN系材料をエピタキシャル成長させる。この時、InGaAlN系材料は、基板上の所定の部分(例えば、マスクの開口部)からエピタキシャル成長を開始し、その後、基板の主面に対して横方向に(例えば、マスクの上を横方向に)エピタキシャル成長する。このようにして得られたInGaAlNエピタキシャル層に表面には、基板に設けられた凹凸パターンやマスクパターンに対応して、N面とGa面とが表れる場合がある。このような場合には、InGaAlN多層膜の表面のうちで、N面の部分にレーザスクライブ溝12を設ければ、「デブリ」を抑制できる。
次に、レーザスクライブ溝12を形成するYAGレーザ照射条件について説明する。
YAGレーザ光の波長は約1050ナノメータである。従って、第3高調波の波長は約350ナノメータとなり、GaN基板やサファイヤにおける光吸収率が大きく、レーザ光が基板に吸収されやすいので好ましい。
YAGレーザ光は、コリメートレンズなどを備えた光学系により第1主面22上において、例えば直径約10マイクロメータのビームに集束されている。レーザ出力を、例えば0.6ワットとすることによりV溝形状とできる。これをGaN基板と窒化物系半導体多層膜との積層体80の第1主面22上を所定の距離だけスキャンすることにより、図1に例示されるレーザスクライブ溝12を形成することができる。
このような適性化されたレーザ光を用いたビームをスキャンし、また、N面に対してレーザを照射するようにすれば、「デブリ」のない高品質のへきかい面が確実に得られ、窒化物系半導体素子の信頼性が改善される。また、素子断面に「割れ」、「欠け」、「クラック」などがないと自動組み立て工程において機械的位置合わせや、画像認識が容易となる。この結果、分離工程における自動化が容易となり、生産性が改善できるので、価格上のメリットが大となる。
レーザスクライブ溝12の長さは、素子の大きさにも依存するが、例えば50〜200マイクロメータとすることができる。また、レーザスクライブ溝12の深さは、例えば10〜150マイクロメータとすることができる。
次に、本実施形態において形成するレーザスクライブ溝12の変形例について説明する。 図10は、レーザスクライブ溝12の第1変形例を表す模式斜視図である。
また、図11は、本変型例のレーザスクライブ溝12を形成した後に荷重を印加して分離して得られた半導体素子のへき開断面を表す模式図である。
図2に関して前述した具体例においては、スクライブ溝境界は第1主面22に対してほぼ垂直でありZ軸とほぼ一致する。これに対して、第1変形例においては、スクライブ溝境界は第1主面22に対して垂直ではなく、角度α(0<α<90°)をなす。こうすると、圧力伝搬方向31の自由度を増すことができて、表面近傍においてより応力集中が可能となる。この結果、分離の起点をより表面側とできて、分離面におけるクラック発生を抑制できる。
図12は、レーザスクライブ溝12の第2変形例を表す模式斜視図である。
また、図13は、本変型例のレーザスクライブ溝12を形成した後に荷重を印加して分離して得られた半導体素子のへき開断面を表す模式図である。
本変形例においては、レーザスクライブ溝12が、主として第1V溝52と、第2V溝54と、により構成されている。この形状にすると、表面側の第1V溝の深さと、より内部領域の第2V溝54の深さとを独立に変えることができるので、相当応力のピーク値制御の自由度を増すことができる。
図14は、レーザスクライブ溝12の第3変形例を表す模式斜視図である。
また、図15は、本変型例のレーザスクライブ溝12を形成した後に荷重を印加して分離して得られた半導体素子のへき開断面を表す模式図である。
本変形例においては、レーザスクライブ溝12が、主として第3V溝56と、中間溝57と、第4V溝58と、により構成されている。中間溝57は、第1側面18から離れるに従って第1主面22からの深さ(Z方向)がほぼ直線的に大きくなる形状であって図2に例示されるレーザスクライブ溝12とほぼ同様に作用する。第3V溝56のZ方向深さは、第4V溝58のZ方向深さより浅くする。こうすると、中間溝57を設けることにより、第2変形例よりさらに相当応力のピーク値制御自由度を増すことができる。
以上は、素子を個々に分離するいわゆる「チップへきかい」について説明してきた。次に、半導体多層膜を備えた積層体80をバー10状に分離するいわゆる「バーへきかい」について説明する。
一般に、FET(Field Effect Transistor),HEMT(High Electron Mobility Transistor)、HBT(Hetero Bipolar Transistor)などを含む超高周波素子、FET,IGBT(Insulated Gate Bipolar Transistor)などを含む高電力素子においては、分離された素子側面には殆どpn接合が現れず内部に埋め込まれている。
従って分離された素子の側面状態は特性に大きな影響を与えない。このために、へきかいによらず、ダイアモンド針などを用いたスクライバーやブレードダイサーにより溝を形成後、シートに貼付し引き伸ばしを行い素子分離する方法も使える。当然のことながら分離後の素子側面には、機械的破砕層が残る。
しかしながら、窒化物系半導体を用いたLED(半導体発光素子:Light Emitting Diode)や半導体レーザ素子の場合は、分離された素子側面にはpn接合が露出することが多い。すなわち、窒化物系半導体を用いたLEDや半導体レーザ素子においては、半導体薄膜の多層膜を、所定の導電型でかつ所定のキャリア濃度に制御して形成することが必要である。これは、不純物拡散やイオン注入法により、選択的にpn接合を形成する製造方法を用いてLEDや半導体レーザ素子を形成することが困難だからである。
このため、LEDや半導体レーザ素子においては、pn接合が素子側面に露出することが多い。従って、分離後の素子側面が、「きれい」でないとpn接合特性に影響を及ぼす。従って、素子側面はへきかいにより形成することが好ましい。
特に半導体レーザ素子においては、第1バー側面18は、通常は光共振器の反射面となる。このために、例えば、側面18は、へきかいによるミラー面であることが好ましい。さらに、その側面18の端から数マイクロメータ程度の発光点からレーザ光が放射される。従って、この発光点の近傍にクラックなどがあってはならない。もしクラックがあるとレーザ光のFFP(Far Field Pattern:遠視野像)を乱し、光ディスク信号検出にエラーを生じる。
以下、エピタキシャル成長したウェーハから半導体素子を分離するまでの工程について説明する。
図16及び図17は、エピタキシャル成長したウェーハの周囲を切断して矩形状の積層体を形成する工程を説明するための模式斜視図である。
すなわち、エピタキシャル成長したウェーハは、用いる基板の形状に応じて、略円形であったり、不定形であったり、あるいは略矩形状である場合もある。このようなウェーハから半導体レーザなどの半導体素子を分離する場合、まず、ウェーハ90の周囲を分離してへきかい面を露出させ、矩形状の積層体を形成することが望ましい。
例えば、図16に表した工程においては、エピタキシャル成長したウェーハ90の主面22の端部にレーザ光を照射してレーザスクライブ溝13を形成する。この後、裏面側から矢印24で表したように荷重を印加することにより、周辺部を除去して第1のへきかい面18を形成することができる。
次に、図17に表したように、ウェーハ90の主面22の端部にレーザ光を照射してレーザスクライブ溝12を形成する。そして、裏面側から矢印24で表したように荷重を印加することにより、第1のへきかい面18と略直交した第2のへきかい面14を形成することができる。これらへきかい面18、14に対向する他端においても、同様に、ウェーハの周辺部を除去してへきかい面を形成することができる。
このようにして所定の結晶方位を有するへきかい面14、18に囲まれた積層体80をウェーハ90から切り出すことができる。
次に、この積層体80をへきかいして、バーを分離する。
図18は、積層体80を複数のバーにへきかいする工程を説明する模式斜視図である。 レーザスクライブ溝(バーへきかい用)13を積層体80の第1主面22上、例えばGaN基板のN面上において、素子側面14側に形成する。このレーザスクライブ溝13は、図1〜図15に関して前述したような形状とできる。こののち、第1主面22とは反対側の第2主面20側から荷重24を順次印加することにより、順次バー10が得られる。第1バー側面18のコーナー部は、レーザスクライブ溝側面42となる。以上が、「バーへきかい」に相当する第1分離工程である。
このようにして得られた第1バー側面18は、へきかいによるミラー面であるから半導体レーザ素子における共振器を構成する端面として好ましい。この後、図1〜図15に関して前述した、個々の素子に分離するいわゆる「チップへきかい」工程、すなわち、第2分離工程がなされる。つまり、図18に例示したように、それぞれのバー10において、レーザスクライブ溝12を順次形成し、荷重を印加して半導体素子を分離することができる。
また、このような「バーへきかい」工程は、LEDや半導体レーザ素子に限定されず、広く半導体素子の製造方法に用いることが可能である。
なお、図18においては、積層体80を構成する半導体多層膜はGaN基板のGa面である第2主面20上に形成されており、「チップへきかい」のためのレーザスクライブ溝12も第1主面に形成される場合を表す。
図19は、InGaAlN多層膜が横方向成長(ラテラル・エピタキシャル)により形成されている場合を説明するための斜視図である。
第1分離工程においては、レーザスクライブ溝(バーへきかい用)13が主面23上に形成される。つまり、エピタキシャル成長される面とは反対側の面にレーザスクライブ溝13が形成される。
一方、エピタキシャル層のストライプコア上の表面は、N面となりうるので、ストライプコア表面にレーザスクライブ溝12を設けることができる。このため、第2分離工程においては、レーザスクライブ溝12は第1分離工程とは逆となる、半導体多層膜が形成された主面21上に形成され、荷重25を主面23側から印加する。このようにして、横方向成長多層膜を含む積層体80に対しても、高品質である素子側面が、生産性よく実現できる製造方法が提供される。
図20は、本具体例にかかる半導体レーザ装置の摸式斜視図である。GaN基板上に形成された半導体多層膜における、バーへきかい面が発光部102となる。レーザビームの水平横モードを制御するためのリッジ導波路104の上部には、p型電極106が形成され、p側電極106の上には、パッド電極108が形成される。p側電極106が形成される主面と反対側には、n側電極110が形成される。そして、バーへきかい面に対して垂直な側面には、側面の端部すなわち端面から延在したチップへきかいのためのレーザスクライブ溝12の少なくとも一部分が設けられている。そして、このレーザスクライブ溝12は、主面すなわちパッド電極108が形成されている面からみた深さが、側面の端部すなわち端面の近傍で浅く、側面の端部の遠方において深くなるように形成されている。
なお、図20においては、レーザスクライブ溝12がレーザの側面に形成された具体例を表したが、これ以外にも、例えば、レーザスクライブ溝12がレーザの端面に形成されていてもよい。また、レーザスクライブ溝12は、電極パッド108が形成されている主面にレーザを照射することにより形成してもよく、または、その裏面すなわちn側電極110が形成されている主面にレーザを照射することにより形成してもよい。
以上の具体例においては、窒化物系半導体素子について主に説明したが、これに限定されず他の化合物半導体であっても良い。また、基板もGaNに限定されずサファイヤ基板、SiC上に半導体多層膜が設けられた積層体であってもよい。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれら具体例に限定されるものではない。
化合物半導体素子を構成する半導体多層膜、六方晶結晶などの要素の形状、サイズ、材質、配置関係などに関して、またスクライブ溝形状、荷重の印加条件、YAGレーザ照射条件などに関して当業者が各種の変更を加えたものであっても、本発明の要旨を有する限りにおいて本発明の範囲に包含される。
なお、本明細書において「窒化物系半導体」とは、InAlGa1−x−yN(0≦x≦1,0≦y≦1、x+y≦1)なる化学式において、組成比x及びyをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。また、導電型を制御するために添加される各種の不純物をさらに含むものも、「窒化物系半導体」に含まれるものとする。
本発明の具体例にかかる窒化物系半導体素子の製造方法の要部を説明する模式斜視図である。 図1におけるレーザスクライブ溝の部分拡大斜視図である。 レーザスクライブ溝12を形成した後に荷重を印加して分離して得られた半導体素子のへき開断面を表す模式図である。 深さ方向距離と相当応力との関係を表すグラフ図である。 比較例にかかる窒化物系半導体素子の製造方法の要部を説明する模式斜視図である。 比較例における側面に発生したクラックを表す模式斜視図である。 比較例における斜め方向への「割れ」を表す模式斜視図である。 本具体例におけるレーザスクライブ後のN面を表す模式平面図である。 レーザスクライブ後のGa面に生じる「デブリ」を表す模式平面図である。 レーザスクライブ溝の第1変形例を表す模式斜視図である。 レーザスクライブ溝12を形成した後に荷重を印加して分離して得られた半導体素子のへき開断面を表す模式図である。 レーザスクライブ溝の第2変形例を表す模式斜視図である。 レーザスクライブ溝12を形成した後に荷重を印加して分離して得られた半導体素子のへき開断面を表す模式図である。 レーザスクライブ溝の第3変形例を表す模式斜視図である。 レーザスクライブ溝12を形成した後に荷重を印加して分離して得られた半導体素子のへき開断面を表す模式図である。 ウェーハの周囲を切断して矩形状の積層体を形成する工程を説明するための模式斜視図である。 ウェーハの周囲を切断して矩形状の積層体を形成する工程を説明するための模式斜視図である。 本具体例にかかる半導体多層膜と基板との積層体をバーに分離する工程の要部を説明する模式斜視図である。 本具体例にかかる半導体多層膜と基板との積層体をバーに分離する工程の要部を説明する模式斜視図である。 本具体例にかかる半導体レーザ装置の摸式斜視図である。
符号の説明
10 バー、 12 レーザスクライブ溝、 20 第2主面
22 第1主面、 30 応力集中部、 31 応力伝搬方向
42 レーザスクライブ溝側面、 62 水平応力、 80 積層体
90 ウェーハ

Claims (5)

  1. 結晶基板と、化合物半導体の多層膜と、を有する積層体を備え、
    前記積層体の側面の少なくともいずれかは、その側面の端部からその側面に対して平行な方向に延在するスクライブ溝の少なくとも一部分を含み、
    前記積層体の主面からみた前記スクライブ溝の少なくとも一部分の深さは、前記端部から前記スクライブ溝の延在方向に沿って離れた部分において最も深く、前記端部から前記最も深い部分に向かって連続的または段階的に深くなることを特徴とする化合物半導体素子。
  2. 結晶基板の上に化合物半導体の多層膜を結晶成長することにより第1及び第2の主面を有する積層体を形成する工程と、
    前記積層体の前記第1の主面の端部から内部領域に向かうスクライブ溝であって、前記端部から離れた部分において最も深く、前記端部から前記最も深い部分に向かって連続的または段階的に深くなる前記スクライブ溝を形成する工程と、
    前記積層体の第2の主面側から荷重を印加することにより、前記スクライブ溝を含む分離面により分離される第1の部分と第2の部分とに前記積層体を分離する工程と、
    を備えたことを特徴とする化合物半導体素子の製造方法。
  3. 結晶基板の上に化合物半導体の多層膜を結晶成長することにより第1及び第2の主面を有する積層体を形成する工程と、
    前記積層体の前記第1の主面の端部から内部領域に向かう第1のスクライブ溝であって、前記端部から離れた部分において最も深く、前記端部から前記最も深い部分に向かって連続的または段階的に深くなる前記第1のスクライブ溝を形成する工程と、
    前記積層体の第2の主面側から荷重を印加することにより、前記第1のスクライブ溝を含む第1の分離面により分離されるバーを形成する工程と、
    前記バーの前記第1及び第2の主面のいずれか一方の主面の端部から内部領域に向かう第2のスクライブ溝であって、前記端部から離れた部分において最も深く、前記端部から前記最も深い部分に向かって連続的または段階的に深くなる前記第2のスクライブ溝を形成する工程と、
    前記バーの前記第1及び第2の主面のいずれか他方の側から荷重を印加することにより、前記第2のスクライブ溝を含む第2の分離面により分離される化合物半導体素子を形成する工程と、
    を備えたことを特徴とする化合物半導体素子の製造方法。
  4. 前記スクライブ溝を、レーザ光を照射することにより形成することを特徴とする請求項2または3に記載の化合物半導体素子の製造方法。
  5. 前記結晶基板は、窒化ガリウム、サファイヤ及び炭化珪素よりなる群から選択されたいずれかからなることを特徴とする請求項2〜4のいずれか1つに記載の化合物半導体素子の製造方法。

JP2005293840A 2005-10-06 2005-10-06 化合物半導体素子及びその製造方法 Expired - Fee Related JP4346598B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005293840A JP4346598B2 (ja) 2005-10-06 2005-10-06 化合物半導体素子及びその製造方法
US11/376,547 US7358156B2 (en) 2005-10-06 2006-03-16 Compound semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005293840A JP4346598B2 (ja) 2005-10-06 2005-10-06 化合物半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007103791A JP2007103791A (ja) 2007-04-19
JP4346598B2 true JP4346598B2 (ja) 2009-10-21

Family

ID=37985912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005293840A Expired - Fee Related JP4346598B2 (ja) 2005-10-06 2005-10-06 化合物半導体素子及びその製造方法

Country Status (2)

Country Link
US (1) US7358156B2 (ja)
JP (1) JP4346598B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8039283B2 (en) * 2005-12-26 2011-10-18 Panasonic Corporation Nitride compound semiconductor element and method for manufacturing same
JP4910492B2 (ja) * 2006-06-15 2012-04-04 豊田合成株式会社 窒化物半導体ウエハの分割方法
JP4776478B2 (ja) * 2006-09-06 2011-09-21 東芝ディスクリートテクノロジー株式会社 化合物半導体素子及びその製造方法
US20080130698A1 (en) * 2006-11-30 2008-06-05 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
US7838316B2 (en) * 2007-07-18 2010-11-23 Nichia Corporation Method for manufacturing a nitride semiconductor laser element and a nitride semiconductor laser element
JP2009049390A (ja) * 2007-07-25 2009-03-05 Rohm Co Ltd 窒化物半導体素子およびその製造方法
JP2009081428A (ja) * 2007-09-03 2009-04-16 Rohm Co Ltd 半導体発光素子およびその製造方法
JP2011249556A (ja) * 2010-05-27 2011-12-08 Panasonic Corp 半導体レーザ装置及びその製造方法
JP5886603B2 (ja) * 2011-11-11 2016-03-16 株式会社ディスコ 光デバイスウエーハの加工方法
JP6056575B2 (ja) * 2013-03-18 2017-01-11 三星ダイヤモンド工業株式会社 スクライブ方法及びスクライブ装置
JP2015146406A (ja) * 2014-02-04 2015-08-13 住友電気工業株式会社 縦型電子デバイスの製造方法および縦型電子デバイス
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US20180145206A1 (en) * 2015-07-07 2018-05-24 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
JP6636357B2 (ja) * 2016-02-23 2020-01-29 スタンレー電気株式会社 半導体発光素子及びその製造方法
DE102017117136B4 (de) 2017-07-28 2022-09-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Laserdioden und Laserdiode
WO2021261192A1 (ja) * 2020-06-23 2021-12-30 ヌヴォトンテクノロジージャパン株式会社 半導体レーザ素子の製造方法、半導体レーザ素子及び半導体レーザ装置
CN113036002B (zh) * 2021-03-04 2023-04-07 苏州联诺太阳能科技有限公司 太阳能电池制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5269233A (en) * 1992-10-06 1993-12-14 Johnson Howard A Stoker or particulate conveyor
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
US6518079B2 (en) * 2000-12-20 2003-02-11 Lumileds Lighting, U.S., Llc Separation method for gallium nitride devices on lattice-mismatched substrates
JP2003017790A (ja) 2001-07-03 2003-01-17 Matsushita Electric Ind Co Ltd 窒化物系半導体素子及び製造方法
JP2003017791A (ja) * 2001-07-03 2003-01-17 Sharp Corp 窒化物半導体素子及びこの窒化物半導体素子の製造方法
JP2004165227A (ja) 2002-11-08 2004-06-10 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
JP3656910B2 (ja) * 2002-07-22 2005-06-08 住友電気工業株式会社 スクライブ溝の加工方法及びスクライブ装置
JP4244618B2 (ja) 2002-11-13 2009-03-25 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP4238041B2 (ja) * 2003-02-06 2009-03-11 アドバンスト ダイシング テクノロジース リミテッド ダイシング装置、ダイシング方法及び半導体装置の製造方法
JP4539077B2 (ja) * 2003-10-29 2010-09-08 日本電気株式会社 半導体素子の製造方法
US7422963B2 (en) * 2004-06-03 2008-09-09 Owens Technology, Inc. Method for cleaving brittle materials

Also Published As

Publication number Publication date
US7358156B2 (en) 2008-04-15
JP2007103791A (ja) 2007-04-19
US20070093041A1 (en) 2007-04-26

Similar Documents

Publication Publication Date Title
JP4346598B2 (ja) 化合物半導体素子及びその製造方法
JP3230572B2 (ja) 窒化物系化合物半導体素子の製造方法及び半導体発光素子
JP3856750B2 (ja) 半導体装置及びその製造方法
JP5119463B2 (ja) 発光素子及びその製造方法
JP4385746B2 (ja) 窒化物系半導体素子の製造方法
JP5121461B2 (ja) 窒化化合物半導体素子
US7885303B2 (en) Nitride semiconductor laser device and method of manufacturing the same
JP4386142B2 (ja) 窒化物系半導体素子の製造方法
JP2009049390A (ja) 窒化物半導体素子およびその製造方法
JP5233936B2 (ja) 窒化物半導体基板
US7968430B2 (en) Compound semiconductor device and method for manufacturing same
JP2010056485A (ja) 発光素子、発光装置およびサファイア基板の加工方法
US8871612B2 (en) Method for forming a cleaved facet of semiconductor device
JP2004228290A (ja) 半導体発光素子及びその製造方法
JP2011249384A (ja) 半導体素子およびその製造方法
JP5141809B2 (ja) 半導体レーザ
JP5258671B2 (ja) 窒化物系半導体素子の製造方法
JP2007013191A (ja) 半導体装置及びその製造方法
JP2009032795A (ja) 窒化物半導体発光素子の製造方法
JP4786887B2 (ja) 半導体装置の製造方法および半導体装置
JP4656888B2 (ja) 基板の分割方法
US8912528B2 (en) Method for forming a cleaved facet of semiconductor device
JP2009206374A (ja) 窒化物系半導体発光ダイオードおよびその製造方法
JP2011251909A (ja) 窒化物半導体基板
JP2010245338A (ja) 窒化物半導体発光素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090618

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090714

R150 Certificate of patent or registration of utility model

Ref document number: 4346598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees