JPWO2018198753A1 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JPWO2018198753A1
JPWO2018198753A1 JP2019514358A JP2019514358A JPWO2018198753A1 JP WO2018198753 A1 JPWO2018198753 A1 JP WO2018198753A1 JP 2019514358 A JP2019514358 A JP 2019514358A JP 2019514358 A JP2019514358 A JP 2019514358A JP WO2018198753 A1 JPWO2018198753 A1 JP WO2018198753A1
Authority
JP
Japan
Prior art keywords
grooves
wafer
semiconductor device
manufacturing
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019514358A
Other languages
English (en)
Other versions
JP6869335B2 (ja
Inventor
兼司 吉川
兼司 吉川
将人 根岸
将人 根岸
鈴木　正人
正人 鈴木
達郎 吉野
達郎 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018198753A1 publication Critical patent/JPWO2018198753A1/ja
Application granted granted Critical
Publication of JP6869335B2 publication Critical patent/JP6869335B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1039—Details on the cavity length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)

Abstract

半導体デバイス（１２）の製造方法は、ウエハ（１１）の主面（１１ａ）の第１の領域（１５）に、複数の半導体デバイス（１２）を形成することと、第１の領域（１５）とは異なる主面（１１ａ）の第２の領域（１６）に複数の劈開起点部（２０ａ−２０ｇ）を形成することと、複数の劈開起点部（２０ａ−２０ｇ）のうち相対的に劈開され難い劈開起点部（２０ｄ）から順に、複数の劈開起点部（２０ａ−２０ｇ）を起点としてウエハ（１１）を劈開することとを備える。複数の劈開起点部（２０ａ−２０ｇ）を形成することは、第２の領域（１６）の一部をエッチングすることによって複数の第１の溝（２０ａ−２０ｇ）を形成することを含む。そのため、半導体デバイスの収率と製造効率とを向上させることができる。

Description

本発明は、半導体デバイスの製造方法に関する。
特開平１１−２７４６５３号公報（特許文献１）は、ウエハの劈開方法を開示している。特許文献１に開示されたウエハの劈開方法は、ウエハの一部をスクライブすることによって、ウエハに、互いに長さの異なる複数の傷を形成することと、相対的に長い傷から相対的に短い傷の順に、ウエハを劈開することとを備えている。
特開平１１−２７４６５３号公報
特許文献１に開示されたウエハの劈開方法に従ってウエハを劈開すると、ウエハの劈開回数が増加するにつれて、ウエハのサイズが小さくなって、ウエハを劈開する際に傷に作用する曲げ応力が減少する。また、ウエハの劈開回数が増加するにつれて、劈開の起点となる傷の長さが減少する。そのため、ウエハの劈開回数が増加するにつれて、ウエハを劈開することが困難になり、ウエハが劈開されないことがある。そのため、半導体デバイスの収率及び製造効率が低下する。さらに、スクライブによってウエハに複数の傷を形成する際、傷を起点としてウエハに亀裂が発生し得る。この亀裂は不規則な方向に延在する。そのため、ウエハの劈開方向が予定された方向からずれてしまい、半導体デバイスの収率が低下する。
本発明は、上記の課題を鑑みてなされたものであり、その目的は、半導体デバイスの収率と製造効率とを向上させることができる半導体デバイスの製造方法を提供することである。
本発明の半導体デバイスの製造方法は、ウエハの主面の第１の領域に、複数の半導体デバイスを形成することを備える。複数の半導体デバイスは、第１の方向と第１の方向に交差する第２の方向とに沿って配列されている。本発明の半導体デバイスの製造方法は、第１の領域とは異なる主面の第２の領域に複数の劈開起点部を形成することをさらに備える。複数の劈開起点部は、第２の方向に沿って配置されている。複数の劈開起点部は、互いに異なる劈開され難さを有している。複数の劈開起点部を形成することは、第２の領域の一部をエッチングすることによって複数の第１の溝を形成することを含む。複数の第１の溝は、各々、第１の方向に沿って延在している。本発明の半導体デバイスの製造方法は、複数の劈開起点部のうち相対的に劈開され難い劈開起点部から順に、複数の劈開起点部を起点としてウエハを劈開することを備える。
本発明の半導体デバイスの製造方法では、ウエハの劈開回数が増加するにつれて、相対的に劈開され易い劈開起点部を起点として、ウエハは劈開され得る。そのため、ウエハの劈開回数が増加するにつれてウエハのサイズが小さくなって、ウエハを劈開する際に劈開起点部に作用する曲げ応力が減少しても、ウエハは安定的に劈開され得る。また、ウエハに不規則な方向に延在する亀裂が発生することも防止され得る。ウエハは、安定的に劈開され得る。本実施の形態の半導体デバイスの製造方法によれば、半導体デバイスの収率及び製造効率が向上され得る。
本発明の実施の形態１に係る半導体デバイスの製造方法のフローチャートを示す図である。 本発明の実施の形態１に係る半導体デバイスの製造方法の一工程を示す概略平面図である。 本発明の実施の形態１に係る半導体デバイスの製造方法の一工程の、図２に示される断面線ＩＩＩ−ＩＩＩにおける概略部分拡大断面図である。 本発明の実施の形態１の変形例の半導体デバイスの製造方法の一工程を示す概略部分拡大断面図である。 本発明の実施の形態１の変形例の半導体デバイスの製造方法の一工程を示す概略部分拡大断面図である。 本発明の実施の形態１に係る半導体デバイスの製造方法の一工程を示す概略部分拡大断面図である。 本発明の実施の形態１に係る半導体デバイスの製造方法の一工程を示す概略断面図である。 本発明の実施の形態１に係る半導体デバイスの製造方法の一工程を示す概略断面図である。 本発明の実施の形態２に係る半導体デバイスの製造方法の一工程を示す概略平面図である。 本発明の実施の形態２に係る半導体デバイスの製造方法の一工程を示す概略断面図である。 本発明の実施の形態２に係る半導体デバイスの製造方法の一工程を示す概略断面図である。 本発明の実施の形態２の変形例に係る半導体デバイスの製造方法の一工程を示す概略断面図である。 本発明の実施の形態３に係る半導体デバイスの製造方法の一工程を示す概略平面図である。 本発明の実施の形態３に係る半導体デバイスの製造方法の一工程の、図１３に示される断面線ＸＩＶ−ＸＩＶにおける概略部分拡大断面図である。 本発明の実施の形態４に係る半導体デバイスの製造方法の一工程を示す概略平面図である。 本発明の実施の形態４に係る半導体デバイスの製造方法の一工程の、図１５に示される断面線ＸＶＩ−ＸＶＩにおける概略部分拡大断面図である。 本発明の実施の形態５に係る半導体デバイスの製造方法の一工程を示す概略平面図である。 本発明の実施の形態５に係る半導体デバイスの製造方法の一工程の、図１７に示される断面線ＸＶＩＩＩ−ＸＶＩＩＩにおける概略部分拡大断面図である。 本発明の実施の形態５に係る半導体デバイスの製造方法の一工程を示す概略断面図である。 本発明の実施の形態５に係る半導体デバイスの製造方法の一工程を示す概略断面図である。 本発明の実施の形態６に係る半導体デバイスの製造方法の一工程を示す概略平面図である。 本発明の実施の形態６に係る半導体デバイスの製造方法の一工程の、図２１に示される断面線ＸＸＩＩ−ＸＸＩＩにおける概略部分拡大断面図である。 本発明の実施の形態７に係る半導体デバイスの製造方法の一工程を示す概略平面図である。 本発明の実施の形態７に係る半導体デバイスの製造方法の一工程の、図２３に示される断面線ＸＸＩＶ−ＸＸＩＶにおける概略部分拡大断面図である。 本発明の実施の形態８に係る半導体デバイスの製造方法の一工程を示す概略平面図である。 本発明の実施の形態８に係る半導体デバイスの製造方法の一工程の、図２５に示される断面線ＸＸＶＩ−ＸＸＶＩにおける概略部分拡大断面図である。 本発明の実施の形態９に係る半導体デバイスの製造方法の一工程を示す概略平面図である。 本発明の実施の形態９に係る半導体デバイスの製造方法の一工程の、図２８に示される断面線ＸＸＶＩＩＩ−ＸＸＶＩＩＩにおける概略部分拡大断面図である。 本発明の実施の形態９の変形例に係る半導体デバイスの製造方法の一工程を示す概略平面図である。 本発明の実施の形態９の変形例に係る半導体デバイスの製造方法の一工程の、図２９に示される断面線ＸＸＸ−ＸＸＸにおける概略部分拡大断面図である。 本発明の実施の形態１０に係る半導体デバイスの製造方法のフローチャートを示す図である。 本発明の実施の形態１０に係る半導体デバイスの製造方法の一工程を示す概略平面図である。 本発明の実施の形態１０に係る半導体デバイスの製造方法の一工程の、図３２に示される断面線ＸＸＸＩＩＩ−ＸＸＸＩＩＩにおける概略部分拡大断面図である。 本発明の実施の形態１０の変形例の半導体デバイスの製造方法の一工程を示す概略部分拡大断面図である。 本発明の実施の形態１０の変形例の半導体デバイスの製造方法の一工程を示す概略部分拡大断面図である。 本発明の実施の形態１０に係る半導体デバイスの製造方法の一工程を示す概略部分拡大平面図である。 本発明の実施の形態１０の変形例に係る半導体デバイスの製造方法の一工程を示す概略平面図である。 本発明の実施の形態１１に係る半導体デバイスの製造方法の一工程を示す概略部分拡大平面図である。 本発明の実施の形態１１の変形例に係る半導体デバイスの製造方法の一工程を示す概略平面図である。
以下、本発明の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。
実施の形態１．
図１から図８を参照して、実施の形態１に係る半導体デバイス１２の製造方法を説明する。
図１及び図２を参照して、本実施の形態に係る半導体デバイス１２の製造方法は、ウエハ１１の主面１１ａの第１の領域１５に、複数の半導体デバイス１２を形成すること（Ｓ１１）を備える。複数の半導体デバイス１２は、第１の方向（例えば、ｘ方向）と、第１の方向に交差する第２の方向（例えば、ｙ方向）とに沿って配列されている。特定的には、第２の方向は、第１の方向に直交してもよい。ウエハ１１の材料は、特に制限はないが、リン化インジウム（ＩｎＰ）、砒化ガリウム（ＧａＡｓ）または窒化ガリウム（ＧａＮ）であってもよい。
複数の半導体デバイス１２は、各々、半導体層、絶縁層及び電極を含んでもよい。例えば、スパッタ法、真空蒸着法または化学気相成長（ＣＶＤ）法などを用いて、ウエハ１１の主面１１ａ上に半導体層、絶縁層及び電極が堆積されて、複数の半導体デバイス１２が形成されてもよい。本実施の形態では、半導体デバイス１２は、導波路型半導体レーザのような半導体レーザであり、活性領域１３を含んでいる。複数の半導体デバイス１２を分割することによって得られる複数の半導体デバイス１２の各々の活性領域１３から、光が放射される。ウエハ１１を劈開すること（Ｓ１４）によって複数の半導体デバイス１２の各々に形成されるの一対の劈開面は、半導体レーザの共振器として機能してもよい。半導体デバイス１２は、短い共振器長さを有する半導体レーザであってもよい。短い共振器長さは、３００μｍ以下であってもよく、２５０μｍ以下であってもよい。短い共振器長さは、１００μｍ以上であってもよく、１５０μｍ以上であってもよい。半導体デバイス１２は、半導体レーザに限られず、例えば、発光ダイオード、トランジスタまたはダイオードであってもよい。
図１から図６を参照して、本実施の形態に係る半導体デバイス１２の製造方法は、第１の領域１５とは異なる主面１１ａの第２の領域１６に複数の劈開起点部（２０ａ−２０ｇ）を形成すること（Ｓ１２）を備える。特定的には、複数の劈開起点部（２０ａ−２０ｇ）は、複数の第１の溝２０ａ−２０ｇであってもよい。複数の劈開起点部（２０ａ−２０ｇ）は、第２の方向に沿って配置されている。複数の第１の溝２０ａ−２０ｇは、第２の方向に沿って配置されている。複数の劈開起点部（２０ａ−２０ｇ）は、各々、第１の方向に沿って延在している。複数の第１の溝２０ａ−２０ｇは、各々、第１の方向に沿って延在している。第２の方向に沿って配置される複数の第１の溝２０ａ−２０ｇの数は、７対に限られない。
複数の劈開起点部（２０ａ−２０ｇ）は、それぞれ、複数の分割基準線７１−７７上に配置されている。複数の第１の溝２０ａ−２０ｇは、それぞれ、複数の分割基準線７１−７７上に配置されている。本明細書において、複数の分割基準線７１−７７は、ウエハ１１を分割する基準となる線を意味する。具体的には、第１の溝２０ａは、分割基準線７１上に配置されている。第１の溝２０ｂは、分割基準線７２上に配置されている。第１の溝２０ｃは、分割基準線７３上に配置されている。第１の溝２０ｄは、分割基準線７４上に配置されている。第１の溝２０ｅは、分割基準線７５上に配置されている。第１の溝２０ｆは、分割基準線７６上に配置されている。第１の溝２０ｇは、分割基準線７７上に配置されている。複数の分割基準線７１−７７は、第１の方向に平行であってもよい。複数の分割基準線７１−７７及び第１の方向は、ウエハ１１の劈開面に平行であってもよい。
複数の劈開起点部（２０ａ−２０ｇ）は、第１の方向において第１の領域１５の一方側と他方側とに配置されてもよい。複数の第１の溝２０ａ−２０ｇは、第１の方向において第１の領域１５の一方側と他方側とに配置されてもよい。第１の領域１５は、第１の方向において、第１の領域１５の一方側に配置された複数の第１の溝２０ａ−２０ｇと他方側に配置された複数の第１の溝２０ａ−２０ｇとの間に位置している。第１の領域１５の一方側に配置された複数の第１の溝２０ａ−２０ｇは、それぞれ、第１の領域１５から第１の等距離間隔離れてもよい。第１の領域１５の他方側に配置された複数の第１の溝２０ａ−２０ｇは、それぞれ、第１の領域１５から第２の等距離間隔離れてもよい。第２の等距離間隔は、第１の等距離間隔に等しくてもよい。
第１の領域１５の一方側に配置された複数の第１の溝２０ａ−２０ｇと、第１の領域１５の他方側に配置された複数の第１の溝２０ａ−２０ｇとは、第１の方向に沿って配置されている。第１の領域１５の一方側に配置された複数の第１の溝２０ａ−２０ｇの各々と、第１の領域１５の他方側に配置された複数の第１の溝２０ａ−２０ｇの各々とは、同一の分割基準線７１−７７上に配置されている。具体的には、第１の領域１５の一方側に配置された第１の溝２０ａと、第１の領域１５の他方側に配置された第１の溝２０ａとは、分割基準線７１上に配置されている。第１の領域１５の一方側に配置された第１の溝２０ｂと、第１の領域１５の他方側に配置された第１の溝２０ｂとは、分割基準線７２上に配置されている。第１の領域１５の一方側に配置された第１の溝２０ｃと、第１の領域１５の他方側に配置された第１の溝２０ｃとは、分割基準線７３上に配置されている。第１の領域１５の一方側に配置された第１の溝２０ｄと、第１の領域１５の他方側に配置された第１の溝２０ｄとは、分割基準線７４上に配置されている。第１の領域１５の一方側に配置された第１の溝２０ｅと、第１の領域１５の他方側に配置された第１の溝２０ｅとは、分割基準線７５上に配置されている。第１の領域１５の一方側に配置された第１の溝２０ｆと、第１の領域１５の他方側に配置された第１の溝２０ｆとは、分割基準線７６上に配置されている。第１の領域１５の一方側に配置された第１の溝２０ｇと、第１の領域１５の他方側に配置された第１の溝２０ｇとは、分割基準線７７上に配置されている。
複数の劈開起点部（２０ａ−２０ｇ）は、第１の方向において第１の領域１５の一方側だけに配置されてもよいし、第１の方向において第１の領域１５の他方側だけに配置されてもよい。複数の第１の溝２０ａ−２０ｇが形成されるウエハ１１の第２の領域１６の面積が減少され得て、複数の半導体デバイス１２が形成される第１の領域１５の面積が増加され得る。そのため、半導体デバイス１２の収率は向上され得る。
複数の劈開起点部（２０ａ−２０ｇ）は、互いに異なる劈開され難さを有している。特定的には、複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つは互いに異なる。第１の深さ２２ａ−２２ｇは、主面１１ａに垂直な第３の方向（例えば、ｚ方向）における複数の第１の溝２０ａ−２０ｇの長さである。第１の長さ２３ａ−２３ｇは、第１の方向における複数の第１の溝２０ａ−２０ｇの長さである。相対的に小さな第１の深さ２２ａ−２２ｇを有する第１の溝２０ａ−２０ｇは、相対的に大きな第１の深さ２２ａ−２２ｇを有する第１の溝２０ａ−２０ｇよりも劈開され難い。相対的に小さな第１の長さ２３ａ−２３ｇを有する第１の溝２０ａ−２０ｇは、相対的に大きな第１の長さ２３ａ−２３ｇを有する第１の溝２０ａ−２０ｇよりも劈開され難い。本実施の形態では、複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇは互いに異なる。複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇは、例えば、５μｍ以上５０μｍ以下であってもよい。５μｍ以上の第１の深さ２２ａ−２２ｇを有する複数の第１の溝２０ａ−２０ｇは、それぞれ、複数の劈開起点部（２０ａ−２０ｇ）として機能し得る。５０μｍ以下の第１の深さ２２ａ−２２ｇを有する複数の第１の溝２０ａ−２０ｇは、ウエハプロセス中に、ウエハ１１が割れることを防止し得る。
特定的には、第１の溝２０ｄは、第２の方向における第１の領域１５の一方の端部１５ａと、第２の方向における第１の領域１５の他方の端部１５ｂとの中間に位置する分割基準線７４上に配置されている。第１の溝２０ｂは、第２の方向における第１の領域１５の一方の端部１５ａと分割基準線７４との中間に位置する分割基準線７２上に配置されている。第１の溝２０ｆは、第２の方向における第１の領域１５の他方の端部１５ｂと分割基準線７４との中間に位置する分割基準線７６上に配置されている。第１の溝２０ａは、第２の方向における第１の領域１５の一方の端部１５ａと分割基準線７２との中間に位置する分割基準線７１上に配置されている。第１の溝２０ｃは、分割基準線７２と分割基準線７４との中間に位置する分割基準線７３上に配置されている。第１の溝２０ｅは、分割基準線７６と分割基準線７４との中間に位置する分割基準線７５上に配置されている。第１の溝２０ｇは、第２の方向における第１の領域１５の他方の端部１５ｂと分割基準線７６との中間に位置する分割基準線７７上に配置されている。
第１の溝２０ｄの第１の深さ２２ｄ及び第１の長さ２３ｄの少なくとも１つは、第１の溝２０ａ−２０ｃ，２０ｅ−２０ｇの第１の深さ２２ａ−２２ｃ，２２ｅ−２２ｇ及び第１の長さ２３ａ−２３ｃ，２３ｅ−２３ｇの少なくとも１つよりも小さい。本実施の形態では、第１の溝２０ｄの第１の深さ２２ｄは、第１の溝２０ａ−２０ｃ，２０ｅ−２０ｇの第１の深さ２２ａ−２２ｃ，２２ｅ−２２ｇよりも小さい。第１の溝２０ｄは、第１の溝２０ａ−２０ｃ，２０ｅ−２０ｇよりも劈開され難い。第１の溝２０ｂ，２０ｆの第１の深さ２２ｂ，２２ｆ及び第１の長さ２３ｂ，２３ｆの少なくとも１つは、第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇの第１の深さ２２ａ，２２ｃ，２２ｅ，２２ｇ及び第１の長さ２３ａ，２３ｃ，２３ｅ，２３ｇの少なくとも１つよりも小さい。本実施の形態では、第１の溝２０ｂ，２０ｆの第１の深さ２２ｂ，２２ｆは、第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇの第１の深さ２２ａ，２２ｃ，２２ｅ，２２ｇよりも小さい。第１の溝２０ｂ，２０ｆは、第１の溝２０ｄよりも劈開され易く、かつ、第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇよりも劈開され難い。第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇは、それぞれ、第１の溝２０ｂ，２０ｄ，２０ｆよりも劈開され易い。第１の溝２０ｂ，２０ｆは、互いに等しい第１の深さ２２ｂ，２２ｄを有してもよい。第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇは、互いに等しい第１の深さ２２ａ，２２ｃ，２２ｅ，２２ｇを有してもよい。
複数の第１の溝２０ａ−２０ｇの第１の長さ２３ａ−２３ｇは、互いに同じであってもよい。複数の第１の溝２０ａ−２０ｇの第１の長さ２３ａ−２３ｇは、５００μｍ以上であってもよく、ウエハ１１の直径の１％以上であってもよく、ウエハ１１の直径の２％以上であってもよい。複数の第１の溝２０ａ−２０ｇの第１の長さ２３ａ−２３ｇは、ウエハ１１の直径の１０％以下であってもよく、５％以下であってもよい。
複数の第１の溝２０ａ−２０ｇの第１の幅２１ａ−２１ｇは、互いに同じであってもよい。複数の第１の溝２０ａ−２０ｇの第１の幅２１ａ−２１ｇは、互いに異なってもよい。具体的には、第１の溝２０ｄの第１の幅２１ｄは、第１の溝２０ａ−２０ｃ，２０ｅ−２０ｇの第１の幅２１ａ−２１ｃ，２１ｅ−２１ｇより小さくてもよい。第１の溝２０ｂ，２０ｆの第１の幅２１ｂ，２１ｆは、第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇの第１の幅２１ａ，２１ｃ，２１ｅ，２１ｇより小さくてもよい。第１の溝２０ｂ，２０ｆは、互いに等しい第１の幅２１ｂ，２１ｄを有してもよい。第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇは、互いに等しい第１の幅２１ａ，２１ｃ，２１ｅ，２１ｇを有してもよい。
図３に示されるように、本実施の形態では、第１の方向に直交する断面において、複数の第１の溝２０ａ−２０ｇは、各々、Ｖ字形状を有する底部２４を含んでもよい。複数の第１の溝２０ａ−２０ｇの各々は、ウエハ１１の主面１１ａに実質的に垂直に延在する側面と、この側面に接続されかつＶ字形状を有する底部２４とを含んでもよい。図４に示されるように、複数の第１の溝２０ａ−２０ｇは、各々、Ｖ字形状を有する底部２４を含み、かつ、ウエハ１１の主面１１ａから第１の溝の各々の底部２４まで傾斜する側面を含んでもよい。図５に示されるように、複数の第１の溝２０ａ−２０ｇは、平坦な底部を有してもよい。複数の第１の溝２０ａ−２０ｇの各々は、ウエハ１１の主面１１ａに実質的に垂直に延在する側面と、この側面に接続されかつウエハ１１の主面１１ａに実質的に平行に延在する底部とを含んでもよい。
図１から図６を参照して、複数の劈開起点部（２０ａ−２０ｇ）を形成することは、第２の領域１６の一部をエッチングすることによって複数の第１の溝２０ａ−２０ｇを形成することを含む。例えば、ウエハ１１の第２の領域１６の一部をドライエッチングすることによって、複数の第１の溝２０ａ−２０ｇがウエハ１１の第２の領域１６に形成されてもよい。ウエハ１１は、例えば、反応性イオンエッチング（ＲＩＥ）法または誘導結合プラズマ（ＩＣＰ）エッチング法のようなドライエッチング法によってエッチングされてもよい。ウエハ１１の第２の領域１６の一部をウェットエッチングすることによって、複数の第１の溝２０ａ−２０ｇがウエハ１１の第２の領域１６に形成されてもよい。ウエハ１１は、例えば、フッ酸（ＨＦ）、水酸化カリウム（ＫＯＨ）、塩酸（ＨＣｌ）、臭化水素（ＨＢｒ）、硫酸（Ｈ2ＳＯ4）及び硝酸（ＨＮＯ3）の少なくとも１つを含むエッチング液を用いてエッチングされてもよい。ウエハ１１の第２の領域１６の一部をドライエッチングし、それからウェットエッチングすることによって、複数の第１の溝２０ａ−２０ｇがウエハ１１の第２の領域１６に形成されてもよい。
具体的には、図６に示されるように、ウエハ１１の主面１１ａ上に、複数の開口部１７ａ−１７ｇを有するマスク１７が形成される。マスク１７は、特に限定されないが、ＳｉＯ2膜であってもよい。複数の開口部１７ａ−１７ｇの幅は、互いに同じであってもよい。複数の開口部１７ａ−１７ｇの幅は、第１の方向における複数の開口部１７ａ−１７ｇの長さである。複数の開口部１７ａ−１７ｇの幅は、互いに異なってもよい。具体的には、マスク１７の開口部１７ｄの幅は、マスク１７の開口部１７ａ，１７ｃ，１７ｅ，１７ｇの幅より小さくてもよい。マスク１７の開口部１７ｂ，１７ｆの幅は、マスク１７の開口部１７ａ，１７ｃ，１７ｅ，１７ｇの幅より小さくてもよい。マスク１７の開口部１７ｂ，１７ｆの幅は、互いに等しくてもよい。マスク１７の開口部１７ａ，１７ｃ，１７ｅ，１７ｇの幅は、互いに等しくてもよい。
ドライエッチング法によって、マスク１７の複数の開口部１７ａ−１７ｇから露出したウエハ１１の部分をエッチングして、複数の第１の溝２０ａ−２０ｇは形成される。マスク１７の複数の開口部１７ａ−１７ｇの幅が大きいほど、ウエハ１１のエッチングレートは増加し、より深い第１の溝２０ａ−２０ｇが形成される。具体的には、マスク１７の開口部１７ｂ，１７ｆの幅はマスク１７の開口部１７ｄの幅より大きいため、第１の溝２０ｂ，２０ｆの第１の深さ２２ｂ，２２ｆは第１の溝２０ｄの第１の深さ２２ｄよりも大きい。マスク１７の開口部１７ａ，１７ｃ，１７ｅ，１７ｇの幅はマスク１７の開口部１７ｂ，１７ｆの幅より大きいため、第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇの第１の深さ２２ａ，２２ｃ，２２ｅ，２２ｇは第１の溝２０ｂ，２０ｆの第１の深さ２２ｂ，２２ｆよりも大きい。こうして、第１の深さ２２ａ−２２ｇが互いに異なる複数の第１の溝２０ａ−２０ｇが一度に形成され得る。
それから、ウェットエッチング法によって、ウエハ１１はさらにエッチングされる。エッチングレートが面方位に依存するエッチング液を用いてウエハ１１をエッチングすることによって、Ｖ字形状を有する底部２４を含む複数の第１の溝２０ａ−２０ｇが形成されてもよい。こうして、図３に示される複数の第１の溝２０ａ−２０ｇが形成され得る。
本実施の形態の半導体デバイス１２の製造方法は、複数の劈開起点部（２０ａ−２０ｇ）のうち相対的に劈開され難い劈開起点部（例えば、劈開起点部（２０ｄ））から順に、複数の劈開起点部（２０ａ−２０ｇ）を起点としてウエハ１１を劈開すること（Ｓ１４）を備える。特定的には、複数の第１の溝２０ａ−２０ｇのうち第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つが相対的に小さい第１の溝（例えば、第１の溝２０ｄ）から順に、複数の第１の溝２０ａ−２０ｇを起点としてウエハ１１は劈開される。複数の第１の溝２０ａ−２０ｇのうち第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つが最も小さい第１の溝（例えば、第１の溝２０ｄ）から、複数の第１の溝２０ａ−２０ｇのうち第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つが最も大きい第１の溝（例えば、第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇ）まで、第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つの順に、複数の第１の溝２０ａ−２０ｇを起点としてウエハ１１は劈開される。ウエハ１１を劈開すること（Ｓ１４）は、ウエハ１１の第２の方向における中央部でウエハ１１を劈開して２つの分割されたウエハ１１を得ることと、分割されたウエハ１１の第２の方向における中央部で分割されたウエハ１１を劈開することを１回以上行うこととを含む。
具体的には、図７に示されるように、主面１１ａとは反対側のウエハ１１の裏面１１ｂが粘着シート２６に貼り付けられる。ウエハ１１の主面１１ａがカバーシート２７で覆われる。粘着シート２６の両端とカバーシート２７の両端とは、基台２８に支持される。ホルダー２９は、粘着シート２６の両端とカバーシート２７の両端とを、基台２８に向けて押圧する。こうして、粘着シート２６の両端とカバーシート２７の両端とは、ホルダー２９を用いて、基台２８に固定される。
最初に、ウエハ１１の第２の方向における中央部でウエハ１１を劈開することによって、２つの分割されたウエハ１１が得られる。具体的には、分割基準線７４に沿って、ウエハ１１は劈開される。図７及び図８に示されるように、ブレード２５は、粘着シート２６を介して、最も小さな第１の深さ２２ｄを有しかつ第１の領域１５の一方側に配置された第１の溝２０ｄに対向して配置される。ブレード２５は、第１の領域１５の他方側に配置された第１の溝２０ｄの下方に配置されていない。ブレード２５は、分割基準線７４に平行に配置されている。ブレード２５を粘着シート２６に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。ブレード２５を用いて、第１の領域１５の一方側に配置された第１の溝２０ｄにのみ荷重が印加される。第１の領域１５の他方側に配置された第１の溝２０ｄには、荷重は印加されない。こうして、第１の領域１５の一方側に配置された第１の溝２０ｄを起点として、分割基準線７４に沿って、ウエハ１１は劈開される。
続いて、分割されたウエハ１１の第２の方向における中央部で分割されたウエハ１１が劈開される。分割基準線７４に沿って分割されたウエハ１１が、分割基準線７２，７６に沿って劈開される。分割基準線７２に沿ってウエハ１１を劈開することは、分割基準線７６に沿ってウエハ１１を劈開することの前に行われてもよいし、分割基準線７６に沿ってウエハ１１を劈開することの後に行われてもよい。ブレード２５は、粘着シート２６を介して、第１の溝２０ｄに次いで小さな第１の深さ２２ｂ，２２ｆを有しかつ第１の領域１５の一方側に配置された第１の溝２０ｂ，２０ｆに対向して配置される。ブレード２５は、分割基準線７２，７６に平行に配置されている。ブレード２５を粘着シート２６に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。こうして、第１の領域１５の一方側に配置された第１の溝２０ｂ，２０ｆを起点として、分割基準線７２，７６に沿って、ウエハ１１は劈開される。
続いて、分割されたウエハ１１の第２の方向における中央部で分割されたウエハ１１がさらに劈開される。分割基準線７２，７４，７６に沿って分割されたウエハ１１が、分割基準線７１，７３，７５，７７に沿って劈開される。分割基準線７１に沿ってウエハ１１を劈開することと、分割基準線７３に沿ってウエハ１１を劈開することと、分割基準線７５に沿ってウエハ１１を劈開すること、分割基準線７７に沿ってウエハ１１を劈開することとは、いかなる順序で行われてもよい。ブレード２５は、粘着シート２６を介して、第１の溝２０ｂ，２０ｆに次いで小さな第１の深さ２２ａ，２２ｃ，２２ｅ，２２ｇを有しかつ第１の領域１５の一方側に配置された第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇに対向して配置される。ブレード２５は、分割基準線７１，７３，７５，７７に平行に配置されている。ブレード２５を粘着シート２６に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。こうして、第１の領域１５の一方側に配置された第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇを起点として、分割基準線７１，７３，７５，７７に沿って、ウエハ１１は劈開される。
本実施の形態の半導体デバイス１２の製造方法は、分割基準線８１−８７に沿って、バーの形状を有する分割されたウエハ１１を分割すること（Ｓ１５）をさらに備えてもよい。分割基準線８１−８７は、分割基準線７１−７７に交差している。バーの形状を有する分割されたウエハ１１を分割することによって、ウエハ１１が複数の半導体デバイス１２に分割される。複数の半導体デバイス１２が粘着シート２６から剥離される。こうして、複数の半導体デバイス１２が製造され得る。
本実施の形態の半導体デバイス１２の製造方法の効果を説明する。
本実施の形態の半導体デバイス１２の製造方法は、ウエハ１１の主面１１ａの第１の領域１５に、複数の半導体デバイス１２を形成すること（Ｓ１１）を備える。複数の半導体デバイス１２は、第１の方向と第１の方向に交差する第２の方向とに沿って配列されている。本実施の形態の半導体デバイス１２の製造方法は、第１の領域１５とは異なる主面１１ａの第２の領域１６に複数の劈開起点部（２０ａ−２０ｇ）を形成すること（Ｓ１２）をさらに備える。複数の劈開起点部（２０ａ−２０ｇ）は、第２の方向に沿って配置されている。複数の劈開起点部（２０ａ−２０ｇ）は、互いに異なる劈開され難さを有している。複数の劈開起点部（２０ａ−２０ｇ）を形成することは、第２の領域１６の一部をエッチングすることによって複数の第１の溝２０ａ−２０ｇを形成することを含む。複数の第１の溝２０ａ−２０ｇは、各々、第１の方向に沿って延在している。本実施の形態の半導体デバイス１２の製造方法は、複数の劈開起点部（２０ａ−２０ｇ）のうち相対的に劈開され難い劈開起点部（例えば、劈開起点部（２０ｄ））から順に、複数の劈開起点部（２０ａ−２０ｇ）を起点としてウエハ１１を劈開すること（Ｓ１４）を備える。
本実施の形態の半導体デバイス１２の製造方法では、ウエハ１１の劈開回数が増加するにつれて、相対的に劈開され易い劈開起点部（２０ａ−２０ｇ）を起点として、ウエハ１１は劈開される。そのため、ウエハ１１の劈開回数が増加するにつれてウエハ１１のサイズが小さくなって、ウエハ１１を劈開する際に劈開起点部（２０ａ−２０ｇ）に作用する曲げ応力が減少しても、ウエハ１１は安定的に劈開され得る。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率及び製造効率が向上され得る。
また、ウエハ１１をスクライブすることによって複数の傷が形成される比較例ではウエハ１１に亀裂が発生するが、エッチングによって形成された本実施の形態の複数の第１の溝２０ａ−２０ｇは、ウエハ１１に様々な方向に延在する亀裂が発生することを防止し得る。ウエハ１１は、複数の分割基準線７１−７７に沿って安定的に劈開され得る。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率は向上され得る。
さらに、本実施の形態の半導体デバイス１２の製造方法では、複数の劈開起点部（２０ａ−２０ｇ）に含まれる複数の第１の溝２０ａ−２０ｇは、ウエハ１１の第２の領域１６の一部をエッチングすることによって形成されている。ウエハ１１をスクライブすることによって形成された比較例の複数の傷と比べて、ウエハ１１をエッチングすることによって形成された本実施の形態の複数の第１の溝２０ａ−２０ｇは、第１の長さ２３ａ−２３ｇ、第１の深さ２２ａ−２２ｇ及び第１の幅２１ａ−２１ｇにおいてより小さなばらつきを有する。複数の第１の溝２０ａ−２０ｇの第１の長さ２３ａ−２３ｇ、第１の深さ２２ａ−２２ｇ及び第１の幅２１ａ−２１ｇを定める際に、複数の第１の溝２０ａ−２０ｇの第１の長さ２３ａ−２３ｇ、第１の深さ２２ａ−２２ｇ及び第１の幅２１ａ−２１ｇのばらつきをほとんど考慮する必要がない。
そのため、エッチングによって形成される複数の第１の溝２０ａ−２０ｇの第１の幅２１ａ−２１ｇ及び第１の長さ２３ａ−２３ｇは、それぞれ、スクライブによって形成される複数の傷の幅及び長さよりも減少され得る。複数の第１の溝２０ａ−２０ｇが形成されるウエハ１１の第２の領域１６の面積が減少され得て、複数の半導体デバイス１２が形成される第１の領域１５の面積が増加され得る。また、エッチングによって形成される複数の第１の溝２０ａ−２０ｇの間の間隔は、スクライブによって形成される複数の第１の溝２０ａ−２０ｇの間の間隔よりも減少され得る。第１の領域１５に形成される複数の半導体デバイス１２の各々のサイズが減少され得て、１枚のウエハ１１当たりに形成される複数の半導体デバイス１２の数は増加し得る。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率及び製造効率は向上され得る。
本実施の形態の半導体デバイス１２の製造方法では、複数の劈開起点部（２０ａ−２０ｇ）は、複数の第１の溝２０ａ−２０ｇであってもよい。複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つは互いに異なる。第１の深さ２２ａ−２２ｇは、主面１１ａに垂直な第３の方向における複数の第１の溝２０ａ−２０ｇの長さである。第１の長さ２３ａ−２３ｇは、第１の方向における複数の第１の溝２０ａ−２０ｇの長さである。ウエハ１１を劈開することは、複数の第１の溝２０ａ−２０ｇのうち第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つが相対的に小さい第１の溝（例えば、第１の溝２０ｄ）から順に、複数の第１の溝２０ａ−２０ｇを起点としてウエハ１１を劈開することを含む。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率及び製造効率は向上され得る。
本実施の形態の半導体デバイス１２の製造方法では、ウエハ１１を劈開すること（Ｓ１４）は、ウエハ１１の第２の方向における中央部でウエハ１１を劈開して２つの分割されたウエハ１１を得ることと、分割されたウエハ１１の第２の方向における中央部で分割されたウエハ１１を劈開することを１回以上行うこととを含む。そのため、ウエハ１１を劈開する際に、第２の方向において対称な曲げ応力が複数の劈開起点部（２０ａ−２０ｇ）の各々に作用する。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率及び製造効率は向上され得る。
本実施の形態の半導体デバイス１２の製造方法では、第１の方向に直交する断面において、複数の第１の溝２０ａ−２０ｇは、各々、Ｖ字形状を有する底部２４を含んでもよい。Ｖ字形状を有する底部２４を含む複数の第１の溝２０ａ−２０ｇが形成されたウエハ１１を劈開するとき、Ｖ字形状を有する底部２４の先端に応力が集中する。第２の方向における複数の第１の溝２０ａ−２０ｇの各々の中心で、ウエハ１１は最も劈開されやすい。Ｖ字形状を有する底部２４を含む複数の第１の溝２０ａ−２０ｇは、より高い精度で複数の分割基準線７１−７７に沿ってウエハ１１が分割されることを可能にする。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率及び製造効率は向上され得る。
本実施の形態の半導体デバイス１２の製造方法では、複数の劈開起点部（２０ａ−２０ｇ）は、第１の方向において第１の領域１５の一方側と他方側とに配置されてもよい。第１の領域１５の一方側に配置された複数の第１の溝２０ａ−２０ｇと、第１の領域１５の他方側に配置された複数の第１の溝２０ａ−２０ｇとは、第１の方向に沿って配置されている。そのため、ウエハ１１は、より高い精度で、複数の分割基準線７１−７７に沿って分割され得る。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率は向上され得る。
実施の形態２．
図９から図１２を参照して、実施の形態２に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法と同様の工程を備えるが、以下の点で主に異なる。
本実施の形態の半導体デバイス１２の製造方法では、複数の劈開起点部（２０ａ−２０ｇ）は、第１の方向において第１の領域１５の一方側と他方側とに配置されている。複数の劈開起点部（２０ａ−２０ｇ）は、第１の領域１５の一方側と他方側とに交互に配置されている。具体的には、図９に示されるように、複数の第１の溝２０ｂ，２０ｄ，２０ｆは、第１の領域１５の一方側だけに配置されている。複数の第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇは、第１の領域１５の他方側だけに配置されている。
図９を参照して、複数の劈開起点部（２０ａ−２０ｇ）のうち相対的に劈開され難い劈開起点部（例えば、劈開起点部（２０ｄ））から順に、複数の劈開起点部（２０ａ−２０ｇ）を起点としてウエハ１１は劈開される。特定的には、複数の第１の溝２０ａ−２０ｇのうち第１の深さ２２ａ−２２ｇが相対的に小さい第１の溝（例えば、第１の溝２０ｄ）から順に、複数の第１の溝２０ａ−２０ｇを起点としてウエハ１１は劈開される。複数の劈開起点部（２０ａ−２０ｇ）は、第１の領域１５の一方側と他方側とに交互に配置されている。
図９から図１１を参照して、ブレード２５を用いて、ウエハ１１は劈開されてもよい。ブレード２５を用いて、複数の分割基準線７１−７７の各々において、第１の領域１５の一方側及び他方側のうち、複数の第１の溝２０ａ−２０ｇの各々が形成されている側の第２の領域１６にのみ荷重が印加される。複数の分割基準線７１−７７の各々において、第１の領域１５の一方側及び他方側のうち、複数の第１の溝２０ａ−２０ｇの各々が形成されていない側の第２の領域１６には、荷重は印加されない。そのため、ブレード２５を用いて複数の劈開起点部（２０ａ−２０ｇ）の一つである第１の劈開起点部（例えば、劈開起点部（２０ｄ））に荷重が印加されるときに、第１の劈開起点部が存在する第１の分割基準線（例えば、分割基準線７４）に隣り合う第２の分割基準線（例えば、分割基準線７３，７５）上にある第２の劈開起点部（例えば、劈開起点部（２０ｃ，２０ｅ））を起点として、ウエハ１１が劈開されることが防止され得る。
具体的には、ブレード２５は、粘着シート（図示せず）を介して、最も小さな第１の深さ２２ｄを有する第１の溝２０ｄに対向して配置される。第１の溝２０ｄは、第１の領域１５の一方側にのみ配置されており、ブレード２５は、第１の領域１５の一方側の下方にのみ配置されている。ブレード２５を粘着シート（図示せず）に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。第１の溝２０ｄを起点として、分割基準線７４に沿って、ウエハ１１は劈開される。分割基準線７４に隣り合う分割基準線７３，７５上にかつ第１の領域１５の一方側に、第１の溝２０ｃ，２０ｅは存在しない。ブレード２５を用いて第１の溝２０ｄに対応するウエハ１１の部分に荷重が印加されるときに、第１の溝２０ｄが存在する分割基準線７４に隣り合う分割基準線７３，７５上にある第１の溝２０ｃ，２０ｅを起点として、ウエハ１１が劈開されることが防止され得る。
続いて、図９及び図１１に示されるように、ブレード２５は、粘着シート（図示せず）を介して、第１の溝２０ｄに次いで小さな第１の深さ２２ｂを有する第１の溝２０ｂに対向して配置される。第１の溝２０ｂは、第１の領域１５の一方側にのみ配置されており、ブレード２５は、第１の領域１５の一方側の下方にのみ配置されている。ブレード２５を粘着シート（図示せず）に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。第１の溝２０ｂを起点として、分割基準線７２に沿って、ウエハ１１は劈開される。分割基準線７２に隣り合う分割基準線７１，７３上にかつ第１の領域１５の一方側に、第１の溝２０ａ，２０ｃは存在しない。ブレード２５を用いて第１の溝２０ｂに対応するウエハ１１の部分に荷重が印加されるときに、第１の溝２０ｂが存在する分割基準線７２に隣り合う分割基準線７１，７３上にある第１の溝２０ａ，２０ｃを起点として、ウエハ１１が劈開されることが防止され得る。同様に、ブレード２５を用いて第１の溝２０ｆに対応するウエハ１１の部分に荷重が印加されるときに、第１の溝２０ｆが存在する分割基準線７６に隣り合う分割基準線７５，７７上にある第１の溝２０ｅ，２０ｇを起点として、ウエハ１１が劈開されることが防止され得る。
図９及び図１２を参照して、ブレード２５ｂを用いて、ウエハ１１は劈開されてもよい。ブレード２５ｂは、一対の突出部２５ｓ，２５ｔを有している。ブレード２５ｂを粘着シート（図示せず）に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。第１の領域１５の一方側と他方側のうち複数の第１の溝２０ａ−２０ｇの各々が形成されている側から、第１の領域１５の一方側と他方側のうち複数の第１の溝２０ａ−２０ｇの各々が形成されていない側に向けて、ウエハ１１は劈開される。
具体的には、図９及び図１２に示されるように、ブレード２５ｂは、粘着シート（図示せず）を介して、最も小さな第１の深さ２２ｄを有する第１の溝２０ｄに対向して配置される。第１の溝２０ｄは、第１の領域１５の一方側にのみ配置されている。ブレード２５ｂは、第１の領域１５の一方側の下方と第１の領域１５の他方側の下方とに配置されている。ブレード２５ｂを粘着シート（図示せず）に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。ブレード２５ｂの突出部２５ｓは、第１の領域１５の一方側に配置された第１の溝２０ｄに対応するウエハ１１の部分に荷重を印加する。ブレード２５ｂの突出部２５ｔが荷重を印加するウエハ１１の部分には、第１の溝２０ｄは形成されていない。そのため、第１の溝２０ｄを起点として、第１の溝２０ｄが形成されている第１の領域１５の一方側から第１の溝２０ｄが形成されていない第１の領域１５の他方側に向けて、かつ、分割基準線７４に沿って、ウエハ１１は劈開される。
同様に、ブレード２５ｂを用いて、第１の溝２０ｂ，２０ｆの各々を起点として、第１の溝２０ｂ，２０ｆの各々が形成されている第１の領域１５の一方側から第１の溝２０ｂ，２０ｆの各々が形成されていない第１の領域１５の他方側に向けて、かつ、分割基準線７２，７６の各々に沿って、ウエハ１１は劈開される。ブレード２５ｂを用いて、第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇの各々を起点として、第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇの各々が形成されている第１の領域１５の他方側から第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇの各々が形成されていない第１の領域１５の一方側に向けて、かつ、分割基準線７１，７３，７５，７７の各々に沿って、ウエハ１１は劈開される。
図１０及び図１１に示されるように、本実施の形態のウエハ１１をブレード２５を用いて劈開するためには、ブレード２５を第１の方向（例えば、ｘ方向）と第２の方向（例えば、ｙ方向）とに移動させる必要がある。これに対し、図１２に示されるように、本実施の形態のウエハ１１をブレード２５ｂを用いて劈開するためには、ブレード２５ｂを第２の方向（例えば、ｙ方向）に移動させるだけでよい。そのため、本実施の形態のウエハ１１をブレード２５ｂを用いて劈開することによって、半導体デバイス１２の製造効率は向上され得る。
本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法の効果に加えて、以下の効果を奏する。
本実施の形態の半導体デバイス１２の製造方法では、複数の第１の溝２０ａ−２０ｇは、第１の方向において第１の領域１５の一方側と他方側とに配置されている。複数の第１の溝２０ａ−２０ｇは、第２の方向において、一方側と他方側とに交互に配置されている。そのため、ウエハ１１に形成される複数の劈開起点部（２０ａ−２０ｇ）の数が減少され得る。本実施の形態の半導体デバイス１２の製造方法によれば、ウエハプロセス中に、ウエハ１１のハンドリングのような負荷がウエハ１１に作用しても、複数の劈開起点部（２０ａ−２０ｇ）を起点として、ウエハ１１が割れる可能性が低減され得る。
さらに、ウエハ１１を劈開するために複数の劈開起点部（２０ａ−２０ｇ）の一つである第１の劈開起点部（例えば、劈開起点部（２０ｄ））に荷重が印加されるときに、第１の劈開起点部が存在する第１の分割基準線（例えば、分割基準線７４）に隣り合う第２の分割基準線（例えば、分割基準線７３，７５）上にある第２の劈開起点部（例えば、劈開起点部（２０ｃ，２０ｅ））を起点として、ウエハ１１が劈開されることが防止され得る。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率は向上され得る。
実施の形態３．
図１３及び図１４を参照して、実施の形態３に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法と同様の工程を備えているが、以下の点で主に異なる。
本実施の形態では、複数の第１の溝４０ａ−４０ｇの第１の長さ４３ａ−４３ｇは互いに異なる。相対的に小さな第１の長さ４３ａ−４３ｇを有する第１の溝４０ａ−４０ｇは、相対的に大きな第１の長さ４３ａ−４３ｇを有する第１の溝４０ａ−４０ｇよりも劈開され難い。
具体的には、第１の溝４０ｄの第１の長さ４３ｄは、第１の溝４０ａ−４０ｃ，４０ｅ−４０ｇの各々の第１の長さ４３ａ−４３ｃ，４３ｅ−４３ｇよりも小さい。第１の溝４０ｄは、第１の溝４０ａ−４０ｃ，４０ｅ−４０ｇよりも劈開され難い。第１の溝４０ｂ，４０ｆの各々の第１の長さ４３ｂ，４３ｆは、第１の溝４０ａ，４０ｃ，４０ｅ，４０ｇの各々の第１の長さ４３ａ，４３ｃ，４３ｅ，４３ｇよりも小さい。第１の溝４０ｂ，４０ｆは、第１の溝４０ｄよりも劈開され易く、かつ、第１の溝４０ａ，４０ｃ，４０ｅ，４０ｇよりも劈開され難い。第１の溝４０ａ，４０ｃ，４０ｅ，４０ｇは、それぞれ、第１の溝４０ｂ，４０ｆ，４０ｆよりも劈開され易い。第１の溝４０ｂ，４０ｆは、互いに等しい第１の長さ４３ｂ，４３ｄを有してもよい。第１の溝４０ａ，４０ｃ，４０ｅ，４０ｇは、互いに等しい第１の長さ４３ａ，４３ｃ，４３ｅ，４３ｇを有してもよい。
複数の第１の溝４０ａ−４０ｇの第１の深さ４２ａ−４２ｇは、互いに同じであってもよい。複数の第１の溝４０ａ−４０ｇの第１の幅４１ａ−４１ｇは、互いに同じであってもよい。
第１の領域１５の一方側に配置された複数の第１の溝４０ａ−４０ｇは、それぞれ、第１の領域１５から第１の等距離間隔だけ離れてもよい。そのため、複数の第１の溝４０ａ−４０ｇの第１の長さ４３ａ−４３ｇが互いに異なっていても、半導体デバイス１２の収率は低下しない。第１の領域１５の他方側に配置された複数の第１の溝４０ａ−４０ｇは、それぞれ、第１の領域１５から第２の等距離間隔だけ離れてもよい。そのため、複数の第１の溝４０ａ−４０ｇの第１の長さ４３ａ−４３ｇが互いに異なっていても、半導体デバイス１２の収率は低下しない。第２の等距離間隔は、第１の等距離間隔に等しくてもよい。第１の領域１５の一方側に配置された複数の第１の溝４０ａ−４０ｇと、第１の領域１５の他方側に配置された複数の第１の溝４０ａ−４０ｇとは、第１の方向に沿って配置されている。
複数の第１の溝４０ａ−４０ｇは、各々、図４に示されるように、ウエハ１１の主面１１ａから第１の溝４０ａ−４０ｇの各々の底部２４まで傾斜する側面を含んでもよい。複数の第１の溝４０ａ−４０ｇは、各々、図５に示されるように、ウエハ１１の主面１１ａに実質的に垂直に延在する側面と、この側面に接続されかつウエハ１１の主面１１ａに実質的に平行に延在する底部とを含んでもよい。
本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法の効果と同様の効果を奏する。
実施の形態４．
図１５及び図１６を参照して、実施の形態４に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法と同様の工程を備えているが、以下の点で主に異なる。
本実施の形態の半導体デバイス１２の製造方法では、複数の第１の溝５０ａ−５０ｇの第１の深さ５２ａ−５２ｇ及び第１の長さ５３ａ−５３ｇは、それぞれ、互いに異なっている。相対的に小さな第１の深さ５２ａ−５２ｇ及び第１の長さ５３ａ−５３ｇを有する第１の溝は、相対的に大きな第１の深さ５２ａ−５２ｇ及び第１の長さ５３ａ−５３ｇを有する第１の溝５０ａ−５０ｇよりも劈開され難い。
具体的には、第１の溝５０ｄの第１の深さ５２ｄ及び第１の長さ５３ｄは、それぞれ、第１の溝５０ａ−５０ｃ，５０ｅ−５０ｇの各々の第１の深さ５２ａ−５２ｃ，５２ｅ−５２ｇ及び第１の長さ５３ａ−５３ｃ，５３ｅ−５３ｇよりも小さい。第１の溝５０ｄは、第１の溝５０ａ−５０ｃ，５０ｅ−５０ｇよりも劈開され難い。第１の溝５０ｂ，５０ｆの各々の第１の深さ５２ｂ，５２ｆ及び第１の長さ５３ｂ，５３ｆは、それぞれ、第１の溝５０ａ，５０ｃ，５０ｅ，５０ｇの各々の第１の深さ５２ａ，５２ｃ，５２ｅ，５２ｇ及び第１の長さ５３ａ，５３ｃ，５３ｅ，５３ｇよりも小さい。第１の溝５０ｂ，５０ｆは、第１の溝５０ｄよりも劈開され易く、かつ、第１の溝５０ａ，５０ｃ，５０ｅ，５０ｇよりも劈開され難い。第１の溝５０ａ，５０ｃ，５０ｅ，５０ｇは、第１の溝５０ｂ，５０ｆよりも劈開され易い。第１の溝５０ｂ，５０ｆは、互いに等しい第１の深さ５２ｂ，５２ｄ及び第１の長さ５３ｂ，５３ｄを有してもよい。第１の溝５０ａ，５０ｃ，５０ｅ，５０ｇは、互いに等しい第１の深さ５２ａ，５２ｃ，５２ｅ，５２ｇ及び第１の長さ５３ａ，５３ｃ，５３ｅ，５３ｇを有してもよい。
複数の第１の溝５０ａ−５０ｇの第１の幅５１ａ−５１ｇは、互いに同じであってもよい。複数の第１の溝５０ａ−５０ｇの第１の幅５１ａ−５１ｇは、互いに異なってもよい。具体的には、第１の溝５０ｄの第１の幅５１ｄは、第１の溝５０ａ−５０ｃ，５０ｅ−５０ｇの第１の幅５１ａ−５１ｃ，５１ｅ−５１ｇより小さくてもよい。第１の溝５０ｂの第１の幅５１ｂと第１の溝５０ｆの第１の幅５１ｆとは、第１の溝５０ａ，５０ｃ，５０ｅ，５０ｇの第１の幅５１ａ，５１ｃ，５１ｅ，５１ｇより小さくてもよい。第１の溝５０ｂ，５０ｆは、互いに等しい第１の幅５１ｂ，５１ｄを有してもよい。第１の溝５０ａ，５０ｃ，５０ｅ，５０ｇは、互いに等しい第１の幅５１ａ，５１ｃ，５１ｅ，５１ｇを有してもよい。
複数の第１の溝５０ａ−５０ｇは、各々、図４に示されるように、ウエハ１１の主面１１ａから第１の溝５０ａ−５０ｇの各々の底部２４まで傾斜する側面を含んでもよい。複数の第１の溝５０ａ−５０ｇは、各々、図５に示されるように、ウエハ１１の主面１１ａに実質的に垂直に延在する側面と、この側面に接続されかつウエハ１１の主面１１ａに実質的に平行に延在する底部とを含んでもよい。
本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法の効果に加えて、以下の効果を奏する。本実施の形態の半導体デバイス１２の製造方法では、複数の第１の溝５０ａ−５０ｇの第１の深さ５２ａ−５２ｇ及び第１の長さ５３ａ−５３ｇは、それぞれ、互いに異なっている。そのため、本実施の形態における複数の劈開起点部（５０ａ−５０ｇ）の間の劈開され難さの差は、実施の形態１における複数の劈開起点部（２０ａ−２０ｇ）の間の劈開され難さの差よりも大きい。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率及び製造効率は向上され得る。
実施の形態５．
図１７から図２０を参照して、実施の形態５に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法と同様の工程を備えているが、以下の点で主に異なる。
複数の第１の溝９０ａ−９０ｇの第１の深さ９２ａ−９２ｇ及び第１の長さ９３ａ−９３ｇの少なくとも１つは、第２の方向において、徐々に変化している。本実施の形態では、複数の第１の溝９０ａ−９０ｇの第１の深さ９２ａ−９２ｇが、第２の方向において、徐々に変化している。具体的には、第１の溝９０ａの第１の深さ９２ａは、第１の溝９０ｂの第１の深さ９２ｂよりも大きい。第１の溝９０ｂの第１の深さ９２ｂは、第１の溝９０ｃの第１の深さ９２ｃよりも大きい。第１の溝９０ｃの第１の深さ９２ｃは、第１の溝９０ｄの第１の深さ９２ｄよりも大きい。第１の溝９０ｄの第１の深さ９２ｄは、第１の溝９０ｅの第１の深さ９２ｅよりも大きい。第１の溝９０ｅの第１の深さ９２ｅは、第１の溝９０ｆの第１の深さ９２ｆよりも大きい。第１の溝９０ｆの第１の深さ９２ｆは、第１の溝９０ｇの第１の深さ９２ｇよりも大きい。
複数の第１の溝９０ａ−９０ｇの第１の長さ９３ａ−９３ｇは、互いに同じであってもよい。複数の第１の溝９０ａ−９０ｇの第１の幅９１ａ−９１ｇは、互いに同じであってもよい。複数の第１の溝９０ａ−９０ｇの第１の幅９１ａ−９１ｇは、互いに異なってもよい。特定的には、複数の第１の溝９０ａ−９０ｇの第１の幅９１ａ−９１ｇは、第２の方向において、徐々に変化してもよい。具体的には、第１の溝９０ａの第１の幅９１ａは、第１の溝９０ｂの第１の幅９１ｂより大きくてもよい。第１の溝９０ｂの第１の幅９１ｂは、第１の溝９０ｃの第１の幅９１ｃより大きくてもよい。第１の溝９０ｃの第１の幅９１ｃは、第１の溝９０ｄの第１の幅９１ｄより大きくてもよい。第１の溝９０ｄの第１の幅９１ｄは、第１の溝９０ｅの第１の幅９１ｅより大きくてもよい。第１の溝９０ｅの第１の幅９１ｅは、第１の溝９０ｆの第１の幅９１ｆより大きくてもよい。第１の溝９０ｆの第１の幅９１ｆは、第１の溝９０ｇの第１の幅９１ｇより大きくてもよい。
図１８に示されるように、第１の方向に直交する断面において、複数の第１の溝９０ａ−９０ｇは、各々、Ｖ字形状を有する底部２４を含んでもよい。複数の第１の溝９０ａ−９０ｇの各々は、ウエハ１１の主面１１ａに実質的に垂直に延在する側面と、この側面に接続されかつＶ字形状を有する底部２４とを含んでもよい。
ウエハ１１を劈開することは、複数の第１の溝９０ａ−９０ｇの第１の深さ９２ａ−９２ｇ及び第１の長さ９３ａ−９３ｇの少なくとも１つが相対的に小さい劈開起点部（例えば、劈開起点部（９０ｇ））から順に、複数の劈開起点部（９０ａ−９０ｇ）を起点としてウエハ１１を劈開することを含む。具体的には、図１９及び図２０を参照して、実施の形態１と同様に、本実施の形態では、ブレード２５を用いて、ウエハ１１は劈開されてもよい。最初に、第１の領域１５の一方側に配置された第１の溝９０ｇを起点として、分割基準線７７に沿って、ウエハ１１は劈開される。続いて、ウエハ１１が、第１の領域１５の一方側に配置された第１の溝９０ｆを起点として、分割基準線７６に沿って劈開される。続いて、ウエハ１１が、第１の領域１５の一方側に配置された第１の溝９０ｅを起点として、分割基準線７５に沿って劈開される。続いて、ウエハ１１が、第１の領域１５の一方側に配置された第１の溝９０ｄを起点として、分割基準線７４に沿って劈開される。続いて、ウエハ１１が、第１の領域１５の一方側に配置された第１の溝９０ｃを起点として、分割基準線７３に沿って劈開される。続いて、ウエハ１１が、第１の領域１５の一方側に配置された第１の溝９０ｂを起点として、分割基準線７２に沿って劈開される。最後に、ウエハ１１が、第１の領域１５の一方側に配置された第１の溝９０ａを起点として、分割基準線７１に沿って劈開される。
複数の第１の溝９０ａ−９０ｇは、各々、図４に示されるように、ウエハ１１の主面１１ａから第１の溝９０ａ−９０ｇの各々の底部２４まで傾斜する側面を含んでもよい。複数の第１の溝９０ａ−９０ｇは、各々、図５に示されるように、ウエハ１１の主面１１ａに実質的に垂直に延在する側面と、この側面に接続されかつウエハ１１の主面１１ａに実質的に平行に延在する底部とを含んでもよい。
本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法の効果に加えて、以下の効果を奏する。本実施の形態の半導体デバイス１２の製造方法では、複数の第１の溝９０ａ−９０ｇの第１の深さ９２ａ−９２ｇ及び第１の長さ９３ａ−９３ｇの少なくとも１つは、第２の方向において、徐々に変化している。そのため、複数の第１の溝９０ａ−９０ｇを起点としてウエハ１１を劈開する際に、第２の方向におけるブレード２５の移動距離が最も小さくなる。本実施の形態の半導体デバイス１２の製造方法によれば、ウエハ１１を劈開する時間が短縮されて、半導体デバイス１２の製造効率は向上され得る。
実施の形態６．
図２１及び図２２を参照して、実施の形態６に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法と同様の工程を備えているが、以下の点で主に異なる。
複数の劈開起点部（１８，２０ａ−２０ｇ）を形成することは、複数の第１の溝２０ａ−２０ｇの少なくとも一部に充填部材１８を充填することをさらに含む。充填部材１８は、有機絶縁材料または二酸化珪素若しくは窒化珪素のような無機絶縁材料で構成されてもよい。充填部材１８は、チタン（Ｔｉ）、白金（Ｐｔ）または金（Ａｕ）のような金属材料で構成されてもよい。充填部材１８は、ウエハ１１の主面１１ａ上に形成された膜の一部であってもよい。例えば、充填部材１８は、スピンコート法、インクジェット法または蒸着法などを用いて膜を形成することと、膜をエッチングすることとによって形成されてもよい。
複数の第１の溝２０ａ−２０ｇの各々に充填されている充填部材１８の第２の深さ及び第２の長さの少なくとも１つが、複数の劈開起点部（１８，２０ａ−２０ｇ）の間で異なっている。第２の深さは、第３の方向における充填部材１８の長さである。第２の長さは、第１の方向における充填部材１８の長さである。本実施の形態では、複数の第１の溝２０ａ−２０ｇ内における充填部材１８の第２の長さが、複数の劈開起点部（１８，２０ａ−２０ｇ）の間で異なっている。複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つが小さくなるにつれて、充填部材１８の第２の深さ及び第２の長さの少なくとも１つは増加する。本実施の形態では、複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇが小さくなるにつれて、充填部材１８の第２の長さは増加する。
具体的には、第１の溝２０ｄの第１の深さ２２ｄは、第１の溝２０ａ−２０ｃ，２０ｅ−２０ｇの第１の深さ２２ａ−２２ｃ，２２ｅ−２２ｇよりも小さく、かつ、第１の溝２０ｄ内における充填部材１８の第２の長さは、第１の溝２０ａ−２０ｃ，２０ｅ−２０ｇ内における充填部材１８の第２の長さよりも大きい。第１の溝２０ｂ，２０ｆの第１の深さ２２ｂ，２２ｆは、第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇの第１の深さ２２ａ，２２ｃ，２２ｅ，２２ｇよりも小さく、かつ、第１の溝２０ｂ，２０ｆ内における充填部材１８の第２の長さは、第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇ内における充填部材１８の第２の長さよりも大きい。第１の溝２０ｂ，２０ｆの第１の深さ２２ｂ，２２ｆは互いに等しく、かつ、第１の溝２０ｂ内における充填部材１８の第２の長さと、第１の溝２０ｆ内における充填部材１８の第２の長さとは、互いに等しくてもよい。第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇの第１の深さ２２ａ，２２ｃ，２２ｅ，２２ｇは互いに等しく、かつ、第１の溝２０ａ内における充填部材１８の第２の長さと、第１の溝２０ｃ内における充填部材１８の第２の長さと、第１の溝２０ｅ内における充填部材１８の第２の長さと、第１の溝２０ｇ内における充填部材１８の第２の長さとは互いに等しくてもよい。
複数の第１の溝２０ａ−２０ｇに代えて、実施の形態２の複数の第１の溝２０ａ−２０ｇがウエハ１１に形成されてもよい。複数の第１の溝２０ａ−２０ｇに代えて、実施の形態３の複数の第１の溝４０ａ−４０ｇがウエハ１１に形成されてもよい。複数の第１の溝２０ａ−２０ｇに代えて、実施の形態５の複数の第１の溝９０ａ−９０ｇがウエハ１１に形成されてもよい。
本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法の効果に加えて、以下の効果を奏する。
本実施の形態の半導体デバイス１２の製造方法では、複数の劈開起点部（１８，２０ａ−２０ｇ）は、少なくとも一部が充填部材１８で充填された複数の第１の溝２０ａ−２０ｇである。複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つは互いに異なっている。第１の深さ２２ａ−２２ｇは、主面１１ａに垂直な第３の方向における複数の第１の溝２０ａ−２０ｇの長さである。第１の長さ２３ａ−２３ｇは、第１の方向における複数の第１の溝２０ａ−２０ｇの長さである。複数の劈開起点部（１８，２０ａ−２０ｇ）を形成することは、複数の第１の溝２０ａ−２０ｇの少なくとも一部に充填部材１８を充填することをさらに含む。複数の第１の溝２０ａ−２０ｇ内における充填部材１８の第２の深さ及び第２の長さの少なくとも１つが複数の劈開起点部（１８，２０ａ−２０ｇ）の間で異なっている。第２の深さは、第３の方向における充填部材１８の長さである。第２の長さは、第１の方向における充填部材１８の長さである。複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つが小さくなるにつれて、充填部材１８の第２の深さ及び第２の長さの少なくとも１つは増加する。
複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つが大きくなると、複数の劈開起点部（１８，２０ａ−２０ｇ）の各々は劈開され易くなる。さらに、複数の第１の溝２０ａ−２０ｇ内における充填部材１８の第２の深さ及び第２の長さの少なくとも１つが減少すると、複数の劈開起点部（１８，２０ａ−２０ｇ）の各々は劈開され易くなる。そのため、ウエハ１１の劈開回数が増加するにつれてウエハ１１のサイズが小さくなって、ウエハ１１を劈開する際に劈開起点部（１８，２０ａ−２０ｇ）に作用する曲げ応力が減少しても、ウエハ１１は安定的に劈開され得る。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率及び製造効率が向上され得る。
実施の形態７．
図２３及び図２４を参照して、実施の形態７に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態６の半導体デバイス１２の製造方法と同様の工程を備えているが、以下の点で主に異なる。
充填部材１８は、複数の第１の溝２０ａ−２０ｇの内部にのみ形成されてもよく、ウエハ１１の主面１１ａ上に形成されていなくてもよい。例えば、充填部材１８は、インクジェット法を用いて形成されてもよい。例えば、充填部材１８は、スピンコート法または蒸着法などを用いて膜を形成することと、膜をエッチングすることとによって形成されてもよい。
複数の第１の溝２０ａ−２０ｇ内における充填部材１８の第２の深さ及び第２の長さの少なくとも１つが、複数の劈開起点部（１８，２０ａ−２０ｇ）の間で異なっている。本実施の形態では、複数の第１の溝２０ａ−２０ｇ内における充填部材１８の第２の深さが、複数の劈開起点部（１８，２０ａ−２０ｇ）の間で異なっている。複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つが小さくなるにつれて、充填部材１８の第２の深さ及び第２の長さの少なくとも１つは増加する。本実施の形態では、複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇが小さくなるにつれて、充填部材１８の第２の深さは増加する。
具体的には、第１の溝２０ｄの第１の深さ２２ｄは、第１の溝２０ａ−２０ｃ，２０ｅ−２０ｇの第１の深さ２２ａ−２２ｃ，２２ｅ−２２ｇよりも小さく、かつ、第１の溝２０ｄ内における充填部材１８の第２の深さは、第１の溝２０ａ−２０ｃ，２０ｅ−２０ｇ内における充填部材１８の第２の深さよりも大きい。第１の溝２０ｂ，２０ｆの第１の深さ２２ｂ，２２ｆは、第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇの第１の深さ２２ａ，２２ｃ，２２ｅ，２２ｇよりも小さく、かつ、第１の溝２０ｂ，２０ｆ内における充填部材１８の第２の深さは、第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇ内における充填部材１８の第２の深さよりも大きい。第１の溝２０ｂ，２０ｆの第１の深さ２２ｂ，２２ｆは互いに等しく、かつ、第１の溝２０ｂ内における充填部材１８の第２の深さと、第１の溝２０ｆ内における充填部材１８の第２の深さとは、互いに等しくてもよい。第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇの第１の深さ２２ａ，２２ｃ，２２ｅ，２２ｇは互いに等しく、かつ、第１の溝２０ａ内における充填部材１８の第２の深さと、第１の溝２０ｃ内における充填部材１８の第２の深さと、第１の溝２０ｅ内における充填部材１８の第２の深さと、第１の溝２０ｇ内における充填部材１８の第２の深さとは互いに等しくてもよい。
複数の第１の溝２０ａ−２０ｇに代えて、実施の形態２の複数の第１の溝２０ａ−２０ｇがウエハ１１に形成されてもよい。複数の第１の溝２０ａ−２０ｇに代えて、実施の形態３の複数の第１の溝４０ａ−４０ｇがウエハ１１に形成されてもよい。複数の第１の溝２０ａ−２０ｇに代えて、実施の形態５の複数の第１の溝９０ａ−９０ｇがウエハ１１に形成されてもよい。
本実施の形態の半導体デバイス１２の製造方法は、実施の形態６の半導体デバイス１２の製造方法と同様の効果を奏する。
実施の形態８．
図２５及び図２６を参照して、実施の形態８に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態６の半導体デバイス１２の製造方法と同様の工程を備えているが、以下の点で主に異なる。
本実施の形態の半導体デバイス１２の製造方法では、複数の第１の溝５０ａ−５０ｇの第１の深さ５２ａ−５２ｇ及び第１の長さ５３ａ−５３ｇは、それぞれ、互いに異なっている。本実施の形態における複数の第１の溝５０ａ−５０ｇは、実施の形態４における複数の第１の溝５０ａ−５０ｇと同様の構成を有してもよい。充填部材１８は、実施の形態７のように、複数の第１の溝５０ａ−５０ｇの内部にのみ形成されてもよい。
本実施の形態の半導体デバイス１２の製造方法は、実施の形態６の半導体デバイス１２の製造方法の効果に加えて、以下の効果を奏する。本実施の形態の半導体デバイス１２の製造方法では、複数の第１の溝５０ａ−５０ｇの第１の深さ５２ａ−５２ｇ及び第１の長さ５３ａ−５３ｇは、それぞれ、互いに異なっている。そのため、本実施の形態における複数の劈開起点部（１８，５０ａ−５０ｇ）の間の劈開され難さの差は、実施の形態６における複数の劈開起点部（１８，５０ａ−５０ｇ）の間の劈開され難さの差よりも大きい。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率及び製造効率は向上され得る。
実施の形態９．
図２７から図３０を参照して、実施の形態９に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態６及び実施の形態８の半導体デバイス１２の製造方法と同様の工程を備えているが、以下の点で主に異なる。
本実施の形態の複数の第１の溝６０ａ−６０ｇは、互いに等しい第１の深さ６２ａ−６２ｇ、第１の長さ６３ａ−６３ｇ及び第１の幅６１ａ−６１ｇを有している。本実施の形態の複数の劈開起点部（１８，６０ａ−６０ｇ）は、実施の形態６及び実施の形態８の複数の劈開起点部（１８，２０ａ−２０ｇ，５０ａ−５０ｇ）と同様に、少なくとも一部が充填部材１８で充填された複数の第１の溝６０ａ−６０ｇである。実施の形態６及び実施の形態８と同様に、複数の劈開起点部（１８，６０ａ−６０ｇ）を形成することは、複数の第１の溝６０ａ−６０ｇの少なくとも一部に充填部材１８を充填することをさらに含む。複数の第１の溝６０ａ−６０ｇ内における充填部材１８の第２の深さ及び第２の長さの少なくとも１つが、複数の劈開起点部（１８，６０ａ−６０ｇ）の間で異なる。
図２７及び図２８に示されるように、複数の第１の溝６０ａ−６０ｇ内における充填部材１８の第２の長さが、複数の劈開起点部（１８，６０ａ−６０ｇ）の間で異なってもよい。具体的には、第１の溝６０ｄ内における充填部材１８の第２の長さは、第１の溝６０ａ−６０ｃ，６０ｅ−６０ｇ内における充填部材１８の第２の長さよりも大きい。第１の溝６０ｂ，６０ｆ内における充填部材１８の第２の長さは、第１の溝６０ａ，６０ｃ，６０ｅ，６０ｇ内における充填部材１８の第２の長さよりも大きい。第１の溝６０ｂ内における充填部材１８の第２の長さと、第１の溝６０ｆ内における充填部材１８の第２の長さとは、互いに等しくてもよい。第１の溝６０ａ内における充填部材１８の第２の長さと、第１の溝６０ｃ内における充填部材１８の第２の長さと、第１の溝６０ｅ内における充填部材１８の第２の長さと、第１の溝６０ｇ内における充填部材１８の第２の長さとは互いに等しくてもよい。
図２９及び図３０に示されるように、複数の第１の溝６０ａ−６０ｇ内における充填部材１８の第２の深さが、複数の劈開起点部（１８，６０ａ−６０ｇ）の間で異なってもよい。具体的には、第１の溝６０ｄ内における充填部材１８の第２の深さは、第１の溝６０ａ−６０ｃ，６０ｅ−６０ｇ内における充填部材１８の第２の深さよりも大きい。第１の溝６０ｂ，６０ｆ内における充填部材１８の第２の深さは、第１の溝６０ａ，６０ｃ，６０ｅ，６０ｇ内における充填部材１８の第２の深さよりも大きい。第１の溝６０ｂ内における充填部材１８の第２の深さと、第１の溝６０ｆ内における充填部材１８の第２の深さとは、互いに等しくてもよい。第１の溝６０ａ内における充填部材１８の第２の深さと、第１の溝６０ｃ内における充填部材１８の第２の深さと、第１の溝６０ｅ内における充填部材１８の第２の深さと、第１の溝６０ｇ内における充填部材１８の第２の深さとは互いに等しくてもよい。
ウエハ１１を劈開することは、充填部材１８の第２の深さ及び第２の長さの少なくとも１つが相対的に大きい劈開起点部（例えば、劈開起点部（１８，６０ｄ））から順に、複数の劈開起点部（１８，６０ａ−６０ｇ）を起点としてウエハ１１を劈開することを含む。充填部材１８の第２の深さ及び第２の長さの少なくとも１つが最も大きい劈開起点部（例えば、劈開起点部（１８，６０ｄ））から、充填部材１８の第２の深さ及び第２の長さの少なくとも１つが最も小さい劈開起点部（例えば、劈開起点部（１８，６０ａ，６０ｃ，６０ｅ，６０ｇ））まで、充填部材１８の第２の深さ及び第２の長さの少なくとも１つの順に、複数の劈開起点部（１８，６０ａ−６０ｇ）を起点としてウエハ１１は劈開される。
最初に、ウエハ１１の第２の方向における中央部でウエハ１１は劈開される。具体的には、劈開起点部（１８，６０ｄ）を起点として、分割基準線７４に沿って、ウエハ１１は劈開される。続いて、分割されたウエハ１１の第２の方向における中央部で分割されたウエハ１１は劈開される。具体的には、分割基準線７４に沿って分割されたウエハ１１は、劈開起点部（１８，６０ｂ）及び劈開起点部（１８，６０ｆ）を起点として、分割基準線７２及び分割基準線７６に沿って劈開される。分割基準線７２に沿ってウエハ１１を劈開することは、分割基準線７６に沿ってウエハ１１を劈開することの前に行われてもよいし、分割基準線７６に沿ってウエハ１１を劈開することの後に行われてもよい。
続いて、分割されたウエハ１１の第２の方向における中央部で分割されたウエハ１１がさらに劈開される。具体的には、劈開起点部（１８，６０ａ）、劈開起点部（１８，６０ｃ）、劈開起点部（１８，６０ｅ）及び劈開起点部（１８，６０ｇ）を起点として、分割基準線７１、分割基準線７３、分割基準線７５及び分割基準線７７に沿って、ウエハ１１は劈開される。分割基準線７１に沿ってウエハ１１を劈開することと、分割基準線７３に沿ってウエハ１１を劈開することと、分割基準線７５に沿ってウエハ１１を劈開すること、分割基準線７７に沿ってウエハ１１を劈開することとは、いかなる順序で行われてもよい。
複数の第１の溝６０ａ−６０ｇは、各々、図４に示されるように、ウエハ１１の主面１１ａから第１の溝６０ａ−６０ｇの各々の底部２４まで傾斜する側面を含んでもよい。複数の第１の溝６０ａ−６０ｇは、各々、図５に示されるように、ウエハ１１の主面１１ａに実質的に垂直に延在する側面と、この側面に接続されかつウエハ１１の主面１１ａに実質的に平行に延在する底部とを含んでもよい。充填部材１８は、実施の形態７のように、複数の第１の溝６０ａ−６０ｇの内部にのみ形成されてもよい。
本実施の形態の半導体デバイス１２の製造方法は、実施の形態６及び実施の形態８の半導体デバイス１２の製造方法と同様の効果を奏するが、以下の点で主に異なる。
本実施の形態の半導体デバイス１２の製造方法では、複数の劈開起点部（１８，６０ａ−６０ｇ）は、少なくとも一部が充填部材１８で充填された複数の第１の溝６０ａ−６０ｇである。複数の劈開起点部（１８，６０ａ−６０ｇ）を形成することは、複数の第１の溝６０ａ−６０ｇの少なくとも一部に充填部材１８を充填することをさらに含む。複数の第１の溝６０ａ−６０ｇ内における充填部材１８の第２の深さ及び第２の長さの少なくとも１つが劈開起点部の間で異なっている。第２の深さは、主面１１ａに垂直な第３の方向における充填部材１８の長さである。第２の長さは、第１の方向における充填部材１８の長さである。ウエハ１１を劈開することは、充填部材１８の第２の深さ及び第２の長さの少なくとも１つが相対的に大きい劈開起点部（例えば、劈開起点部（１８，６０ｄ））から順に、複数の劈開起点部（１８，６０ａ−６０ｇ）を起点としてウエハ１１を劈開することを含む。
複数の第１の溝６０ａ−６０ｇ内における充填部材１８の第２の深さ及び第２の長さの少なくとも１つが減少すると、複数の劈開起点部（１８，６０ａ−６０ｇ）の各々は劈開され易くなる。そのため、ウエハ１１の劈開回数が増加するにつれてウエハ１１のサイズが小さくなって、ウエハ１１を劈開する際に劈開起点部（１８，６０ａ−６０ｇ）に作用する曲げ応力が減少しても、ウエハ１１は安定的に劈開され得る。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率及び製造効率が向上され得る。
実施の形態１０．
図３１から図３７を参照して、実施の形態１０に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法と同様の工程を備えているが、以下の点で主に異なる。
図３２を参照して、本実施の形態では、複数の半導体デバイス１２が、ウエハ１１の主面１１ａにおいて、ウエハ１１の劈開線７８に対して傾いて形成されている。特定的には、活性領域１３が延在する方向は、劈開線７８に対して、ウエハ１１の主面１１ａ内において傾いている。複数の分割基準線７１−７７は、劈開線７８に対して、ウエハ１１の主面１１ａ内において方位角θだけ傾いている。第１の方向は、劈開線７８に対して、ウエハ１１の主面１１ａ内において方位角θだけ傾いている。本明細書において、劈開線７８は、ウエハ１１の劈開面とウエハ１１の主面１１ａとの交線を意味する。ウエハ１１の劈開面は、劈開性を有するウエハ１１の結晶面を意味する。ウエハ１１の主面１１ａ内における、劈開線７８に対する複数の半導体デバイス１２、複数の分割基準線７１−７７及び第１の方向の傾きは、例えば、ウエハ１１のオリフラの角度ずれ、または、フォトリソグラフィ工程における複数の半導体デバイス１２のパターンずれなどに起因して発生する。
図３１及び図３２を参照して、本実施の形態の半導体デバイス１２の製造方法は、第１の領域１５に複数の第２の溝３０ａ−３０ｇを形成すること（Ｓ１３）を備える。複数の第２の溝３０ａ−３０ｇは、第２の方向に沿って配置されている。複数の第２の溝３０ａ−３０ｇは、各々、第１の方向に沿って延在している。複数の第２の溝３０ａ−３０ｇは、それぞれ、複数の分割基準線７１−７７に沿って延在している。第１の領域１５に複数の第２の溝３０ａ−３０ｇを形成することは、第２の領域１６に複数の第１の溝２０ａ−２０ｇを形成することと同じ工程で行われてもよい。
複数の第１の溝２０ａ−２０ｇと複数の第２の溝３０ａ−３０ｇとは、第１の方向に沿って配置されている。複数の第１の溝２０ａ−２０ｇの各々と複数の第２の溝３０ａ−３０ｇの各々とは、同一の分割基準線７１−７７の各々に沿って配置されている。具体的には、第１の溝２０ａと第２の溝３０ａとは、第１の方向に沿って配置されており、かつ、分割基準線７１上に配置されている。第１の溝２０ｂと第２の溝３０ｂとは、第１の方向に沿って配置されており、かつ、分割基準線７２上に配置されている。第１の溝２０ｃと第２の溝３０ｃとは、第１の方向に沿って配置されており、かつ、分割基準線７３上に配置されている。第１の溝２０ｄと第２の溝３０ｄとは、第１の方向に沿って配置されており、かつ、分割基準線７４上に配置されている。第１の溝２０ｅと第２の溝３０ｅとは、第１の方向に沿って配置されており、かつ、分割基準線７５上に配置されている。第１の溝２０ｆと第２の溝３０ｆとは、第１の方向に沿って配置されており、かつ、分割基準線７６上に配置されている。第１の溝２０ｇと第２の溝３０ｇとは、第１の方向に沿って配置されており、かつ、分割基準線７７上に配置されている。複数の半導体デバイス１２は、第１の領域１５の一方側に配置された複数の第１の溝２０ａ−２０ｇと複数の第２の溝３０ａ−３０ｇとの間と、第１の領域１５の他方側に配置された複数の第１の溝２０ａ−２０ｇと複数の第２の溝３０ａ−３０ｇとの間とに配置されている。
複数の第２の溝３０ａ−３０ｇは、互いに同じ形状を有してもよい。図３２から図３５に示されるように、複数の第２の溝３０ａ−３０ｇは、互いに異なる形状を有してもよい。複数の第２の溝３０ａ−３０ｇは、それぞれ、複数の第１の溝２０ａ−２０ｇと同じ形状を有してもよい。
図３３に示されるように、本実施の形態では、第１の方向に直交する断面において、複数の第２の溝３０ａ−３０ｇは、各々、Ｖ字形状を有する底部３４を含んでもよい。複数の第２の溝３０ａ−３０ｇの各々は、ウエハ１１の主面１１ａに実質的に垂直に延在する側面と、側面に接続されかつＶ字形状を有する底部３４とを含んでもよい。図３４に示されるように、複数の第２の溝３０ａ−３０ｇは、各々、Ｖ字形状を有する底部３４を含み、このＶ字形状を有する底部３４は、ウエハ１１の主面１１ａから第１の溝の各々の底部３４まで傾斜する側面を含んでもよい。図３５に示されるように、複数の第２の溝３０ａ−３０ｇは、平坦な底部を有してもよい。複数の第２の溝３０ａ−３０ｇの各々は、ウエハ１１の主面１１ａに実質的に垂直に延在する側面と、側面に接続されかつウエハ１１の主面１１ａに実質的に平行に延在する底部とを含んでもよい。
本実施の形態では、ウエハ１１の主面１１ａ内において、複数の分割基準線７１−７７及び第１の方向は、劈開線７８に対して傾いている。ウエハ１１を劈開する（Ｓ１４）とき、複数の劈開起点部（２０ａ−２０ｇ）の各々から、劈開線７８に沿ってウエハ１１は劈開される。分割線７９は、劈開起点部から劈開線７８に平行に進展する。本明細書において、分割線７９は、分割面とウエハ１１の主面１１ａとの交線を意味する。本明細書において、分割面は、ウエハ１１を劈開するときに、実際にウエハ１１が分割される面を意味する。
複数の第２の溝３０ａ−３０ｇは、ウエハ１１の第１の領域１５に形成されている。複数の第２の溝３０ａ−３０ｇは、複数の半導体デバイス１２の間に形成されている。複数の第２の溝３０ａ−３０ｇの各々の内部にはウエハ１１の材料が存在しないのに対し、複数の第２の溝３０ａ−３０ｇの周りには、ウエハ１１の材料が存在する。そのため、複数の第２の溝３０ａ−３０ｇの各々の端部に、応力が発生する。この応力の方向は、分割基準線７１−７７に対して直交する。図３６に示されるように、この応力は、分割基準線７１−７７に対して方位角θだけ傾いた分割線７９を、複数の第２の溝３０ａ−３０ｇの端部において、分割基準線７１−７７に近づけるように補正する。
図３３及び図３４に示されるように、Ｖ字形状を有する底部３４を含む複数の第２の溝３０ａ−３０ｇが形成されたウエハ１１を劈開するとき、Ｖ字形状を有する底部３４の先端に応力が集中する。第２の方向における複数の第２の溝３０ａ−３０ｇの各々の中心で、ウエハ１１は最も劈開されやすい。Ｖ字形状を有する底部３４を含む複数の第２の溝３０ａ−３０ｇは、より高い精度で、分割線７９を分割基準線７１−７７に近づけることができる。
図３７を参照して、複数の第２の溝３０ａ−３０ｇは、第１の方向において、複数列配置されてもよい。複数の半導体デバイス１２は、第１の領域１５の一方側に配置された複数の第１の溝２０ａ−２０ｇと複数の第２の溝３０ａ−３０ｇとの間と、第１の領域１５の他方側に配置された複数の第１の溝２０ａ−２０ｇと複数の第２の溝３０ａ−３０ｇとの間と、複数の第２の溝３０ａ−３０ｇの間とに配置されている。第１の方向において複数列配置された複数の第２の溝３０ａ−３０ｇは、第１の方向において一列配置された複数の第２の溝３０ａ−３０ｇよりも、分割線７９を、より多くの回数、分割基準線７１−７７に近づけるように補正し得る。第１の方向において複数列配置された複数の第２の溝３０ａ−３０ｇは、より高い精度で、分割線７９を分割基準線７１−７７に近づけることができる。
第２の溝３０ａ−３０ｇは、第１の領域１５の外に形成されてもよい。複数の劈開起点部（２０ａ−２０ｇ）に代えて、実施の形態２の複数の劈開起点部（２０ａ−２０ｇ）がウエハ１１に形成されてもよい。複数の劈開起点部（２０ａ−２０ｇ）に代えて、実施の形態３の複数の劈開起点部（４０ａ−４０ｇ）がウエハ１１に形成されてもよい。複数の劈開起点部（２０ａ−２０ｇ）に代えて、実施の形態４の複数の劈開起点部（５０ａ−５０ｇ）がウエハ１１に形成されてもよい。複数の劈開起点部（２０ａ−２０ｇ）に代えて、実施の形態５の複数の劈開起点部（９０ａ−９０ｇ）がウエハ１１に形成されてもよい。複数の劈開起点部（２０ａ−２０ｇ）に代えて、実施の形態６及び実施の形態７の複数の劈開起点部（１８，２０ａ−２０ｇ）がウエハ１１に形成されてもよい。複数の劈開起点部（２０ａ−２０ｇ）に代えて、実施の形態８の複数の劈開起点部（１８，５０ａ−５０ｇ）がウエハ１１に形成されてもよい。複数の劈開起点部（２０ａ−２０ｇ）に代えて、実施の形態９の複数の劈開起点部（１８，６０ａ−６０ｇ）がウエハ１１に形成されてもよい。
本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法の効果に加えて、以下の効果を奏する。
本実施の形態の半導体デバイス１２の製造方法は、第１の領域１５に複数の第２の溝３０ａ−３０ｇを形成することを備える。複数の第２の溝３０ａ−３０ｇは、第２の方向に沿って配置されている。複数の第２の溝３０ａ−３０ｇは、各々、第１の方向に沿って延在している。複数の第１の溝２０ａ−２０ｇと複数の第２の溝３０ａ−３０ｇとは、第１の方向に沿って配置されている。
本実施の形態の半導体デバイス１２の製造方法によれば、ウエハ１１の主面１１ａ内において分割基準線７１−７７がウエハ１１の劈開線７８に対して傾いていても、第１の領域１５に形成される複数の第２の溝３０ａ−３０ｇは、分割線７９を分割基準線７１−７７に近づけるように補正することができる。複数の第２の溝３０ａ−３０ｇは、分割基準線７１−７７から大きくずれた位置でウエハ１１が分割されることを防ぐことができる。本実施の形態の半導体デバイス１２の製造方法は、半導体デバイス１２の収率を向上させることができる。
実施の形態１１．
図３８を参照して、実施の形態１１に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法と同様の工程を備えているが、以下の点で主に異なる。
本実施の形態の複数の劈開起点部（複数の第１の溝６５ａ−６５ｇ）は、少なくとも第１の領域１５の側の第１端部にテーパ部を含む。特定的には、複数の劈開起点部（複数の第１の溝６５ａ−６５ｇ）のテーパ部は、第１の領域１５の側の複数の劈開起点部（複数の第１の溝６５ａ−６５ｇ）の第１端部から第１の領域１５とは反対側の複数の劈開起点部（複数の第１の溝６５ａ−６５ｇ）の第２端部にまで延在してもよい。ウエハ１１の主面１１ａの平面視において、テーパ部は、第１の領域１５に近づくにつれて先細になっている。
第１の方向（例えば、ｘ方向）において、複数の第１の溝６５ａ−６５ｇの深さは、複数の劈開起点部（複数の第１の溝６５ａ−６５ｇ）の第２端部から複数の劈開起点部（複数の第１の溝６５ａ−６５ｇ）の第１端部まで一定であってもよい。第１の方向（例えば、ｘ方向）において、複数の第１の溝６５ａ−６５ｇの深さは、複数の劈開起点部（複数の第１の溝６５ａ−６５ｇ）の第２端部から複数の劈開起点部（複数の第１の溝６５ａ−６５ｇ）の第１端部に近づくにつれて次第に浅くなってもよい。複数の第１の溝６５ａ−６５ｇのテーパ部のテーパ角度は、鋭角であってもよい。第１の溝６５ｄのテーパ部のテーパ角度、第１の溝６５ｂ，６５ｆのテーパ部のテーパ角度、及び、第１の溝６５ａ，６５ｃ，６５ｅ，６５ｇのテーパ部のテーパ角度は、互いに異なっている。第１の溝６５ｂ，６５ｆのテーパ部のテーパ角度は互いに同じであり、かつ、第１の溝６５ａ，６５ｃ，６５ｅ，６５ｇのテーパ部のテーパ角度は互いに同じであってもよい。
図３９に示されるように、本実施の形態の変形例では、複数の劈開起点部（複数の第１の溝６７ａ−６７ｇ）のテーパ部は、第１の領域１５とは反対側の複数の劈開起点部（複数の第１の溝６７ａ−６７ｇ）の第２端部にまで延在していなくてもよい。複数の劈開起点部（複数の第１の溝６７ａ−６７ｇ）のテーパ部は、第１の領域１５の側の複数の劈開起点部（複数の第１の溝６７ａ−６７ｇ）の第１端部に選択的に形成されてもよい。ウエハ１１の主面１１ａの平面視において、本実施の形態の変形例の複数の第１の溝６７ａ−６７ｇは、本実施の形態の複数の第１の溝６５ａ−６５ｇよりも広い開口面積を有している。そのため、複数の第１の溝６７ａ−６７ｇの溝を形成する際に、複数の第１の溝６７ａ−６７ｇの深さと複数の劈開起点部（複数の第１の溝６７ａ−６７ｇ）におけるウエハ１１の割れ易さとがより容易に制御され得る。
第１の方向（例えば、ｘ方向）において、複数の第１の溝６７ａ−６７ｇの深さは、複数の劈開起点部（複数の第１の溝６７ａ−６７ｇ）の第２端部から複数の劈開起点部（複数の第１の溝６７ａ−６７ｇ）の第１端部まで一定であってもよい。第１の方向（例えば、ｘ方向）において、テーパ部における複数の第１の溝６７ａ−６７ｇの深さは、複数の劈開起点部（複数の第１の溝６７ａ−６７ｇ）の第１端部に近づくにつれて次第に浅くなっており、かつ、テーパ部を除く複数の第１の溝６７ａ−６７ｇの深さは、一定であってもよい。複数の第１の溝６７ａ−６７ｇのテーパ部のテーパ角度は、鋭角であってもよい。第１の溝６７ｄのテーパ部のテーパ角度、第１の溝６７ｂ，６７ｆのテーパ部のテーパ角度、及び、第１の溝６７ａ，６７ｃ，６７ｅ，６７ｇのテーパ部のテーパ角度は、互いに等しくてもよいし、互いに異なってもよい。第１の溝６７ｂ，６７ｆのテーパ部のテーパ角度は互いに同じであり、かつ、第１の溝６７ａ，６７ｃ，６７ｅ，６７ｇのテーパ部のテーパ角度は互いに同じであってもよい。
本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法の効果に加えて、以下の効果を奏する。
複数の劈開起点部（６５ａ−６５ｇ，６７ａ−６７ｇ）は、少なくとも第１の領域１５の側の第１端部にテーパ部を含む。ウエハ１１の主面１１ａの平面視において、テーパ部は、第１の領域１５に近づくにつれて先細になっている。そのため、ウエハ１１は、テーパ部の先端で最も割れやすい。複数の劈開起点部（６５ａ−６５ｇ，６７ａ−６７ｇ）を起点としてウエハ１１を劈開するときに、劈開の位置の精度が向上され得る。本実施の形態の半導体デバイス１２の製造方法は、半導体デバイス１２の収率を向上させることができる。
今回開示された実施の形態１−１１及びそれらの変形例はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態１−１１及びそれらの変形例の少なくとも２つを組み合わせてもよい。本発明の範囲は、上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
１１ ウエハ、１１ａ 主面、１１ｂ 裏面、１２ 半導体デバイス、１３ 活性領域、１５ 第１の領域、１５ａ 一方の端部、１５ｂ 他方の端部、１６ 第２の領域、１７ マスク、１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ，１７ｆ，１７ｇ 開口部、１８ 充填部材、２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ，２０ｆ，２０ｇ，４０ａ，４０ｂ，４０ｃ，４０ｄ，４０ｅ，４０ｆ，４０ｇ，５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆ，５０ｇ，６０ａ，６０ｂ，６０ｃ，６０ｄ，６０ｅ，６０ｆ，６０ｇ，６５ａ，６５ｂ，６５ｃ，６５ｄ，６５ｅ，６５ｆ，６５ｇ，６７ａ，６７ｂ，６７ｃ，６７ｄ，６７ｅ，６７ｆ，６７ｇ，９０ａ，９０ｂ，９０ｃ，９０ｄ，９０ｅ，９０ｆ，９０ｇ 第１の溝、２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆ，２１ｇ，４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅ，４１ｆ，４１ｇ，５１ａ，５１ｂ，５１ｃ，５１ｄ，５１ｅ，５１ｆ，５１ｇ，６１ａ，９１ａ，９１ｂ，９１ｃ，９１ｄ，９１ｅ，９１ｆ，９１ｇ 第１の幅、２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ，２２ｆ，２２ｇ，４２ａ，４２ｂ，４２ｃ，４２ｄ，４２ｅ，４２ｆ，４２ｇ，５２ａ，５２ｂ，５２ｃ，５２ｄ，５２ｅ，５２ｆ，５２ｇ，６２ａ，９２ａ，９２ｂ，９２ｃ，９２ｄ，９２ｅ，９２ｆ，９２ｇ 第１の深さ、２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅ，２３ｆ，２３ｇ，４３ａ，５３ａ，５３ｂ，５３ｃ，５３ｄ，５３ｅ，５３ｆ，５３ｇ，６３ａ，９３ａ 第１の長さ、２４，３４ 底部、２５，２５ｂ ブレード、２５ｓ，２５ｔ 突出部、２６ 粘着シート、２７ カバーシート、２８ 基台、２９ ホルダー、３０ａ，３０ｂ，３０ｃ，３０ｄ，３０ｅ，３０ｆ，３０ｇ 第２の溝、７１，７２，７３，７４，７５，７６，７７，８１ 分割基準線、７８ 劈開線、７９ 分割線。

Claims (13)

  1. ウエハの主面の第１の領域に、複数の半導体デバイスを形成することを備え、前記複数の半導体デバイスは、第１の方向と前記第１の方向に交差する第２の方向とに沿って配列されており、さらに、
    前記第１の領域とは異なる前記主面の第２の領域に複数の劈開起点部を形成することを備え、前記複数の劈開起点部は、前記第２の方向に沿って配置されており、前記複数の劈開起点部は、互いに異なる劈開され難さを有し、前記複数の劈開起点部を形成することは、前記第２の領域の一部をエッチングすることによって複数の第１の溝を形成することを含み、前記複数の第１の溝は、各々、前記第１の方向に沿って延在しており、さらに、
    前記複数の劈開起点部のうち相対的に劈開され難い劈開起点部から順に、前記複数の劈開起点部を起点として前記ウエハを劈開することを備える、半導体デバイスの製造方法。
  2. 前記複数の劈開起点部は、前記複数の第１の溝であり、
    前記複数の第１の溝の第１の深さ及び前記複数の第１の溝の第１の長さの少なくとも１つは互いに異なり、前記第１の深さは、前記主面に垂直な第３の方向における前記複数の第１の溝の長さであり、前記第１の長さは、前記第１の方向における前記複数の第１の溝の長さであり、
    前記ウエハを劈開することは、前記複数の第１の溝のうち前記第１の深さ及び前記第１の長さの前記少なくとも１つが相対的に小さい第１の溝から順に、前記複数の第１の溝を起点として前記ウエハを劈開することを含む、請求項１に記載の半導体デバイスの製造方法。
  3. 前記複数の劈開起点部は、少なくとも一部が充填部材で充填された前記複数の第１の溝であり、
    前記複数の第１の溝の第１の深さ及び前記複数の第１の溝の第１の長さの少なくとも１つは互いに異なり、前記第１の深さは、前記主面に垂直な第３の方向における前記複数の第１の溝の長さであり、前記第１の長さは、前記第１の方向における前記複数の第１の溝の長さであり、
    前記複数の劈開起点部を形成することは、前記複数の第１の溝の前記少なくとも一部に前記充填部材を充填することをさらに含み、前記複数の第１の溝内における前記充填部材の第２の深さ及び第２の長さの少なくとも１つが前記複数の劈開起点部の間で異なり、前記第２の深さは、前記第３の方向における前記充填部材の長さであり、前記第２の長さは、前記第１の方向における前記充填部材の長さであり、
    前記複数の第１の溝の前記第１の深さ及び前記第１の長さの前記少なくとも１つが小さくなるにつれて、前記充填部材の前記第２の深さ及び前記第２の長さの前記少なくとも１つは増加する、請求項１に記載の半導体デバイスの製造方法。
  4. 前記ウエハを劈開することは、前記ウエハの前記第２の方向における中央部で前記ウエハを劈開して２つの分割された前記ウエハを得ることと、前記分割されたウエハの前記第２の方向における中央部で前記分割されたウエハを劈開することを１回以上行うこととを含む、請求項２または請求項３に記載の半導体デバイスの製造方法。
  5. 前記複数の第１の溝の前記第１の深さ及び前記第１の長さの前記少なくとも１つは、前記第２の方向において、徐々に変化している、請求項２または請求項３に記載の半導体デバイスの製造方法。
  6. 前記複数の第１の溝の前記第１の深さ及び前記第１の長さは、それぞれ、互いに異なる、請求項２から請求項５のいずれか１項に記載の半導体デバイスの製造方法。
  7. 前記複数の劈開起点部は、少なくとも一部が充填部材で充填された前記複数の第１の溝であり、
    前記複数の劈開起点部を形成することは、前記複数の第１の溝の前記少なくとも一部に前記充填部材を充填することをさらに含み、前記複数の第１の溝内における前記充填部材の第２の深さ及び第２の長さの少なくとも１つが前記劈開起点部の間で異なり、前記第２の深さは、前記主面に垂直な第３の方向における前記充填部材の長さであり、前記第２の長さは、前記第１の方向における前記充填部材の長さであり、さらに、
    前記ウエハを劈開することは、前記充填部材の前記第２の深さ及び前記第２の長さの前記少なくとも１つが相対的に大きい劈開起点部から順に、前記複数の劈開起点部を起点として前記ウエハを劈開することを含む、請求項１に記載の半導体デバイスの製造方法。
  8. 前記第１の方向に直交する断面において、前記複数の第１の溝は、各々、Ｖ字形状を有する底部を含む、請求項１から請求項７のいずれか１項に記載の半導体デバイスの製造方法。
  9. 前記複数の劈開起点部は、前記第１の方向において前記第１の領域の一方側と他方側とに配置されており、
    前記第１の領域の前記一方側に配置された前記複数の第１の溝と、前記第１の領域の前記他方側に配置された前記複数の第１の溝とは、前記第１の方向に沿って配置されている、請求項１から請求項８のいずれか１項に記載の半導体デバイスの製造方法。
  10. 前記複数の第１の溝は、前記第１の方向において前記第１の領域の一方側と他方側とに配置されており、
    前記複数の第１の溝は、前記第２の方向において、前記一方側と前記他方側とに交互に配置されている、請求項１から請求項８のいずれか１項に記載の半導体デバイスの製造方法。
  11. 前記第１の領域に複数の第２の溝を形成することを備え、前記複数の第２の溝は、前記第２の方向に沿って配置されており、前記複数の第２の溝は、各々、前記第１の方向に沿って延在しており、前記複数の第１の溝と前記複数の第２の溝とは、前記第１の方向に沿って配置されている、請求項１から請求項１０のいずれか１項に記載の半導体デバイスの製造方法。
  12. 前記複数の劈開起点部は、少なくとも前記第１の領域の側の端部にテーパ部を含み、
    前記ウエハの前記主面の平面視において、前記テーパ部は、前記第１の領域に近づくにつれて先細になっている、請求項１から請求項１１のいずれか１項に記載の半導体デバイスの製造方法。
  13. 前記複数の半導体デバイスの各々は、半導体レーザである、請求項１から請求項１２のいずれか１項に記載の半導体デバイスの製造方法。
JP2019514358A 2017-04-24 2018-04-10 半導体デバイスの製造方法 Active JP6869335B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017085398 2017-04-24
JP2017085398 2017-04-24
PCT/JP2018/015058 WO2018198753A1 (ja) 2017-04-24 2018-04-10 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JPWO2018198753A1 true JPWO2018198753A1 (ja) 2019-12-12
JP6869335B2 JP6869335B2 (ja) 2021-05-12

Family

ID=63918301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019514358A Active JP6869335B2 (ja) 2017-04-24 2018-04-10 半導体デバイスの製造方法

Country Status (4)

Country Link
US (1) US11244862B2 (ja)
JP (1) JP6869335B2 (ja)
CN (1) CN110546832B (ja)
WO (1) WO2018198753A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6245414B1 (ja) * 2017-04-12 2017-12-13 三菱電機株式会社 半導体素子の製造方法
CN115410927B (zh) * 2022-09-29 2024-09-27 北京超材信息科技有限公司 半导体器件的切割方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251267A (ja) * 1998-02-27 1999-09-17 Victor Co Of Japan Ltd 半導体レ−ザ基板の劈開方法
JPH11274653A (ja) * 1998-03-25 1999-10-08 Victor Co Of Japan Ltd 半導体レ−ザ基板の劈開方法
US20080258269A1 (en) * 2007-04-09 2008-10-23 Lg Electronics Inc. Semiconductor wafer and method for cutting the same
WO2017006902A1 (ja) * 2015-07-07 2017-01-12 三菱電機株式会社 半導体素子の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258351A (ja) 2002-02-28 2003-09-12 Mitsubishi Electric Corp 半導体レーザ装置および半導体レーザ装置の製造方法
JP4515790B2 (ja) * 2004-03-08 2010-08-04 株式会社東芝 半導体装置の製造方法及びその製造装置
JP5197219B2 (ja) * 2007-11-22 2013-05-15 パナソニック株式会社 半導体装置およびその製造方法
US9356422B2 (en) * 2014-02-26 2016-05-31 Applied Optoelectronics, Inc. Scribe etch process for semiconductor laser chip manufacturing
JP5780351B1 (ja) * 2014-11-06 2015-09-16 富士ゼロックス株式会社 半導体片の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251267A (ja) * 1998-02-27 1999-09-17 Victor Co Of Japan Ltd 半導体レ−ザ基板の劈開方法
JPH11274653A (ja) * 1998-03-25 1999-10-08 Victor Co Of Japan Ltd 半導体レ−ザ基板の劈開方法
US20080258269A1 (en) * 2007-04-09 2008-10-23 Lg Electronics Inc. Semiconductor wafer and method for cutting the same
WO2017006902A1 (ja) * 2015-07-07 2017-01-12 三菱電機株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
US20200111709A1 (en) 2020-04-09
WO2018198753A1 (ja) 2018-11-01
JP6869335B2 (ja) 2021-05-12
US11244862B2 (en) 2022-02-08
CN110546832B (zh) 2021-09-10
CN110546832A (zh) 2019-12-06

Similar Documents

Publication Publication Date Title
JP5637332B1 (ja) 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
WO2018198753A1 (ja) 半導体デバイスの製造方法
US8563343B2 (en) Method of manufacturing laser diode device
KR20190012107A (ko) 스크라이빙 휠
JP6430009B2 (ja) 半導体素子の製造方法
JP2011243857A (ja) 半導体基板の製造方法
JP2012243866A (ja) 半導体発光素子及びその製造方法
JP2008227461A (ja) 半導体レーザの製造方法
JP4872753B2 (ja) 窒化物ｌｅｄ素子の製造方法
JP2018117015A (ja) 窒化物半導体レーザ素子およびその製造方法
JP6902916B2 (ja) 半導体デバイスの製造方法
JP5994832B2 (ja) 半導体片の製造方法
JP6589358B2 (ja) 脆性材料基板の分断方法
JP6493537B2 (ja) 脆性基板の分断方法
JP5545648B2 (ja) 半導体ウエハの劈開方法
JP2006286785A (ja) 半導体発光素子およびその製造方法
JP2003086900A (ja) 半導体レーザ装置、半導体レーザ装置の製造方法
JP2011018789A (ja) 半導体装置及び半導体チップ
TWI469209B (zh) 半導體裝置之製造方法
TW201810397A (zh) 製造半導體晶片之方法
JP2002064236A (ja) 結晶性基板の劈開方法
CN107108322B (zh) 脆性衬底的分断方法
CN115332944B (zh) 一种半导体激光器制备方法
JP2005005649A (ja) ＧａＮ系半導体光装置の製造方法
JP2015173211A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210413

R150 Certificate of patent or registration of utility model

Ref document number: 6869335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250