CN110546832B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN110546832B
CN110546832B CN201880025305.4A CN201880025305A CN110546832B CN 110546832 B CN110546832 B CN 110546832B CN 201880025305 A CN201880025305 A CN 201880025305A CN 110546832 B CN110546832 B CN 110546832B
Authority
CN
China
Prior art keywords
grooves
wafer
semiconductor device
manufacturing
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880025305.4A
Other languages
English (en)
Other versions
CN110546832A (zh
Inventor
吉川兼司
根岸将人
铃木正人
吉野达郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110546832A publication Critical patent/CN110546832A/zh
Application granted granted Critical
Publication of CN110546832B publication Critical patent/CN110546832B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1039—Details on the cavity length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)

Abstract

半导体器件(12)的制造方法具备：在晶片(11)的主面(11a)的第一区域(15)形成多个半导体器件(12)的工序；在主面(11a)的与第一区域(15)不同的第二区域(16)形成多个切开起点部(20a‑20g)的工序；以及从多个切开起点部(20a‑20g)中的相对难以切开的切开起点部(20d)起按顺序以多个切开起点部(20a‑20g)为起点切开晶片(11)的工序。形成多个切开起点部(20a‑20g)的工序包括：通过对第二区域(16)的一部分进行刻蚀而形成多个第一槽(20a‑20g)。因此，能够使半导体器件的出产率和制造效率提高。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法。
背景技术
日本特开平11-274653号公报(专利文献1)公开了晶片的切开方法。专利文献1公开的晶片的切开方法具备：通过对晶片的一部分进行划线而在晶片上形成长度彼此不同的多条划痕的工序、以及按从相对较长的划痕到相对较短的划痕的顺序切开晶片的工序。
在先技术文献
专利文献
专利文献1：日本特开平11-274653号公报
发明内容
发明要解决的课题
在按照专利文献1公开的晶片切开方法切开晶片时，随着晶片的切开次数增加，晶片的尺寸变小，在切开晶片时作用于划痕的弯曲应力减少。另外，随着晶片的切开次数增加，成为切开起点的划痕的长度减小。因此，随着晶片的切开次数增加，变得难以将晶片切开，有时无法切开晶片。因此，半导体器件的出产率及制造效率下降。并且，当利用划线在晶片上形成多条划痕时，有可能以划痕为起点而在晶片上产生龟裂。该龟裂沿不规则的方向延伸。因此，晶片的切开方向从预定的方向偏移，半导体器件的出产率下降。
本发明鉴于上述课题而作出，其目的在于提供能够使半导体器件的出产率和制造效率提高的半导体器件的制造方法。
用于解决课题的手段
本发明的半导体器件的制造方法具备在晶片的主面的第一区域形成多个半导体器件的工序。多个半导体器件沿着第一方向和与第一方向交叉的第二方向排列。本发明的半导体器件的制造方法还具备在主面的与第一区域不同的第二区域形成多个切开起点部的工序。多个切开起点部沿着第二方向配置。多个切开起点部具有彼此不同的切开难度。形成多个切开起点部的工序包括：通过对第二区域的一部分进行刻蚀而形成多个第一槽。多个第一槽分别沿着第一方向延伸。本发明的半导体器件的制造方法具备从多个切开起点部中的、相对难以切开的切开起点部起按顺序以多个切开起点部为起点切开晶片的工序。
发明效果
在本发明的半导体器件的制造方法中，随着晶片的切开次数增加，能够以相对容易切开的切开起点部为起点切开晶片。因此，即使随着晶片的切开次数增加，晶片的尺寸变小，在切开晶片时作用于切开起点部的弯曲应力减少，也能够稳定地将晶片切开。另外，还能够防止在晶片上产生沿不规则的方向延伸的龟裂。能够稳定地切开晶片。根据本实施方式的半导体器件的制造方法，能够提高半导体器件的出产率及制造效率。
附图说明
图1是示出本发明的实施方式1的半导体器件的制造方法的流程图的图。
图2是示出本发明的实施方式1的半导体器件的制造方法的一个工序的概略俯视图。
图3是本发明的实施方式1的半导体器件的制造方法的一个工序的、图2所示的剖面线III-III处的概略局部放大剖视图。
图4是示出本发明的实施方式1的变形例的半导体器件的制造方法的一个工序的概略局部放大剖视图。
图5是示出本发明的实施方式1的变形例的半导体器件的制造方法的一个工序的概略局部放大剖视图。
图6是示出本发明的实施方式1的半导体器件的制造方法的一个工序的概略局部放大剖视图。
图7是示出本发明的实施方式1的半导体器件的制造方法的一个工序的概略剖视图。
图8是示出本发明的实施方式1的半导体器件的制造方法的一个工序的概略剖视图。
图9是示出本发明的实施方式2的半导体器件的制造方法的一个工序的概略俯视图。
图10是示出本发明的实施方式2的半导体器件的制造方法的一个工序的概略剖视图。
图11是示出本发明的实施方式2的半导体器件的制造方法的一个工序的概略剖视图。
图12是示出本发明的实施方式2的变形例的半导体器件的制造方法的一个工序的概略剖视图。
图13是示出本发明的实施方式3的半导体器件的制造方法的一个工序的概略俯视图。
图14是本发明的实施方式3的半导体器件的制造方法的一个工序的、图13所示的剖面线XIV-XIV处的概略局部放大剖视图。
图15是示出本发明的实施方式4的半导体器件的制造方法的一个工序的概略俯视图。
图16是本发明的实施方式4的半导体器件的制造方法的一个工序的、图15所示的剖面线XVI-XVI处的概略局部放大剖视图。
图17是示出本发明的实施方式5的半导体器件的制造方法的一个工序的概略俯视图。
图18是本发明的实施方式5的半导体器件的制造方法的一个工序的、图17所示的剖面线XVIII-XVIII处的概略局部放大剖视图。
图19是示出本发明的实施方式5的半导体器件的制造方法的一个工序的概略剖视图。
图20是示出本发明的实施方式5的半导体器件的制造方法的一个工序的概略剖视图。
图21是示出本发明的实施方式6的半导体器件的制造方法的一个工序的概略俯视图。
图22是本发明的实施方式6的半导体器件的制造方法的一个工序的、图21所示的剖面线XXII-XXII处的概略局部放大剖视图。
图23是示出本发明的实施方式7的半导体器件的制造方法的一个工序的概略俯视图。
图24是本发明的实施方式7的半导体器件的制造方法的一个工序的、图23所示的剖面线XXIV-XXIV处的概略局部放大剖视图。
图25是示出本发明的实施方式8的半导体器件的制造方法的一个工序的概略俯视图。
图26是本发明的实施方式8的半导体器件的制造方法的一个工序的、图25所示的剖面线XXVI-XXVI处的概略局部放大剖视图。
图27是示出本发明的实施方式9的半导体器件的制造方法的一个工序的概略俯视图。
图28是本发明的实施方式9的半导体器件的制造方法的一个工序的、图28所示的剖面线XXVIII-XXVIII处的概略局部放大剖视图。
图29是示出本发明的实施方式9的变形例的半导体器件的制造方法的一个工序的概略俯视图。
图30是本发明的实施方式9的变形例的半导体器件的制造方法的一个工序的、图29所示的剖面线XXX-XXX处的概略局部放大剖视图。
图31是示出本发明的实施方式10的半导体器件的制造方法的流程图的图。
图32是示出本发明的实施方式10的半导体器件的制造方法的一个工序的概略俯视图。
图33是本发明的实施方式10的半导体器件的制造方法的一个工序的、图32所示的剖面线XXXIII-XXXIII处的概略局部放大剖视图。
图34是示出本发明的实施方式10的变形例的半导体器件的制造方法的一个工序的概略局部放大剖视图。
图35是示出本发明的实施方式10的变形例的半导体器件的制造方法的一个工序的概略局部放大剖视图。
图36是示出本发明的实施方式10的半导体器件的制造方法的一个工序的概略局部放大俯视图。
图37是示出本发明的实施方式10的变形例的半导体器件的制造方法的一个工序的概略俯视图。
图38是示出本发明的实施方式11的半导体器件的制造方法的一个工序的概略局部放大俯视图。
图39是示出本发明的实施方式11的变形例的半导体器件的制造方法的一个工序的概略俯视图。
具体实施方式
以下，说明本发明的实施方式。此外，对相同的结构标注相同的附图标记，且不重复其说明。
实施方式1.
参照图1至图8，说明实施方式1的半导体器件12的制造方法。
参照图1及图2，本实施方式的半导体器件12的制造方法具备在晶片11的主面11a的第一区域15形成多个半导体器件12的工序(S11)。多个半导体器件12沿着第一方向(例如x方向)和与第一方向交叉的第二方向(例如y方向)排列。特定而言，第二方向也可以与第一方向正交。晶片11的材料没有特别限制，可以是磷化铟(InP)、砷化镓(GaAs)或氮化镓(GaN)。
多个半导体器件12可以分别包括半导体层、绝缘层及电极。例如，可以使用溅射法、真空蒸镀法或化学气相沉积(CVD)法等，在晶片11的主面11a上堆积半导体层、绝缘层及电极而形成多个半导体器件12。在本实施方式中，半导体器件12是波导型半导体激光器那样的半导体激光器，包括活性区域13。从通过分割多个半导体器件12而得到的多个半导体器件12中的每一个的活性区域13放射光。通过切开晶片11(S14)而在多个半导体器件12中的每一个形成的一对切开面可以作为半导体激光器的谐振器发挥功能。半导体器件12可以是具有较短的谐振器长度的半导体激光器。较短的谐振器长度可以是300μm以下，也可以是250μm以下。较短的谐振器长度可以是100μm以上，也可以是150μm以上。半导体器件12不限于半导体激光器，例如也可以是发光二极管、晶体管或二极管。
参照图1至图6，本实施方式的半导体器件12的制造方法具备在主面11a的与第一区域15不同的第二区域16形成多个切开起点部(20a-20g)的工序(S12)。特定而言，多个切开起点部(20a-20g)可以是多个第一槽20a-20g。多个切开起点部(20a-20g)沿着第二方向配置。多个第一槽20a-20g沿着第二方向配置。多个切开起点部(20a-20g)分别沿着第一方向延伸。多个第一槽20a-20g分别沿着第一方向延伸。沿着第二方向配置的多个第一槽20a-20g的数量不限于七对。
多个切开起点部(20a-20g)分别配置在多条分割基准线71-77上。多个第一槽20a-20g分别配置在多条分割基准线71-77上。在本说明书中，多条分割基准线71-77是指成为分割晶片11的基准的线。具体而言，第一槽20a配置在分割基准线71上。第一槽20b配置在分割基准线72上。第一槽20c配置在分割基准线73上。第一槽20d配置在分割基准线74上。第一槽20e配置在分割基准线75上。第一槽20f配置在分割基准线76上。第一槽20g配置在分割基准线77上。多条分割基准线71-77可以与第一方向平行。多条分割基准线71-77及第一方向可以与晶片11的切开面平行。
多个切开起点部(20a-20g)可以在第一方向上配置在第一区域15的一侧和另一侧。多个第一槽20a-20g可以在第一方向上配置在第一区域15的一侧和另一侧。第一区域15在第一方向上位于配置在第一区域15的一侧的多个第一槽20a-20g与配置在另一侧的多个第一槽20a-20g之间。配置在第一区域15的一侧的多个第一槽20a-20g可以分别与第一区域15相距第一等距离间隔。配置在第一区域15的另一侧的多个第一槽20a-20g可以分别与第一区域15相距第二等距离间隔。第二等距离间隔可以与第一等距离间隔相等。
配置在第一区域15的一侧的多个第一槽20a-20g和配置在第一区域15的另一侧的多个第一槽20a-20g沿着第一方向配置。配置在第一区域15的一侧的多个第一槽20a-20g中的每一个和配置在第一区域15的另一侧的多个第一槽20a-20g中的每一个分别配置在同一分割基准线71-77上。具体而言，配置在第一区域15的一侧的第一槽20a和配置在第一区域15的另一侧的第一槽20a配置在分割基准线71上。配置在第一区域15的一侧的第一槽20b和配置在第一区域15的另一侧的第一槽20b配置在分割基准线72上。配置在第一区域15的一侧的第一槽20c和配置在第一区域15的另一侧的第一槽20c配置在分割基准线73上。配置在第一区域15的一侧的第一槽20d和配置在第一区域15的另一侧的第一槽20d配置在分割基准线74上。配置在第一区域15的一侧的第一槽20e和配置在第一区域15的另一侧的第一槽20e配置在分割基准线75上。配置在第一区域15的一侧的第一槽20f和配置在第一区域15的另一侧的第一槽20f配置在分割基准线76上。配置在第一区域15的一侧的第一槽20g和配置在第一区域15的另一侧的第一槽20g配置在分割基准线77上。
多个切开起点部(20a-20g)可以在第一方向上仅配置在第一区域15的一侧，也可以在第一方向上仅配置在第一区域15的另一侧。能够减少形成多个第一槽20a-20g的晶片11的第二区域16的面积，能够增加形成多个半导体器件12的第一区域15的面积。因此，能够提高半导体器件12的出产率。
多个切开起点部(20a-20g)具有彼此不同的切开难度。特定而言，多个第一槽20a-20g的第一深度22a-22g及第一长度23a-23g中的至少一个彼此不同。第一深度22a-22g是与主面11a垂直的第三方向(例如z方向)上的多个第一槽20a-20g的长度。第一长度23a-23g是第一方向上的多个第一槽20a-20g的长度。具有相对较小的第一深度22a-22g的第一槽20a-20g比具有相对较大的第一深度22a-22g的第一槽20a-20g难以切开。具有相对较小的第一长度23a-23g的第一槽20a-20g比具有相对较大的第一长度23a-23g的第一槽20a-20g难以切开。在本实施方式中，多个第一槽20a-20g的第一深度22a-22g彼此不同。多个第一槽20a-20g的第一深度22a-22g例如可以为5μm以上且50μm以下。具有5μm以上的第一深度22a-22g的多个第一槽20a-20g能够分别作为多个切开起点部(20a-20g)发挥功能。具有50μm以下的第一深度22a-22g的多个第一槽20a-20g能够防止在晶片工艺中晶片11破裂。
特定而言，第一槽20d配置在分割基准线74上，所述分割基准线74位于第二方向上的第一区域15的一方的端部15a与第二方向上的第一区域15的另一方的端部15b的中间。第一槽20b配置在分割基准线72上，所述分割基准线72位于第二方向上的第一区域15的一方的端部15a与分割基准线74的中间。第一槽20f配置在分割基准线76上，所述分割基准线76位于第二方向上的第一区域15的另一方的端部15b与分割基准线74的中间。第一槽20a配置在分割基准线71上，所述分割基准线71位于第二方向上的第一区域15的一方的端部15a与分割基准线72的中间。第一槽20c配置在分割基准线73上，所述分割基准线73位于分割基准线72与分割基准线74的中间。第一槽20e配置在分割基准线75上，所述分割基准线75位于分割基准线76与分割基准线74的中间。第一槽20g配置在分割基准线77上，所述分割基准线77位于第二方向上的第一区域15的另一方的端部15b与分割基准线76的中间。
第一槽20d的第一深度22d及第一长度23d中的至少一个小于第一槽20a-20c、20e-20g的第一深度22a-22c、22e-22g及第一长度23a-23c、23e-23g中的至少一个。在本实施方式中，第一槽20d的第一深度22d小于第一槽20a-20c、20e-20g的第一深度22a-22c、22e-22g。第一槽20d比第一槽20a-20c、20e-20g难以切开。第一槽20b、20f的第一深度22b、22f及第一长度23b、23f中的至少一个小于第一槽20a、20c、20e、20g的第一深度22a、22c、22e、22g及第一长度23a、23c、23e、23g中的至少一个。在本实施方式中，第一槽20b、20f的第一深度22b、22f小于第一槽20a、20c、20e、20g的第一深度22a、22c、22e、22g。第一槽20b、20f比第一槽20d容易切开且比第一槽20a、20c、20e、20g难以切开。第一槽20a、20c、20e、20g分别比第一槽20b、20d、20f容易切开。第一槽20b、20f可以具有彼此相等的第一深度22b、22d。第一槽20a、20c、20e、20g可以具有彼此相等的第一深度22a、22c、22e、22g。
多个第一槽20a-20g的第一长度23a-23g可以彼此相同。多个第一槽20a-20g的第一长度23a-23g可以为500μm以上，也可以为晶片11的直径的1％以上，也可以为晶片11的直径的2％以上。多个第一槽20a-20g的第一长度23a-23g可以为晶片11的直径的10％以下，也可以为5％以下。
多个第一槽20a-20g的第一宽度21a-21g可以彼此相同。多个第一槽20a-20g的第一宽度21a-21g可以彼此不同。具体而言，第一槽20d的第一宽度21d可以小于第一槽20a-20c、20e-20g的第一宽度21a-21c、21e-21g。第一槽20b、20f的第一宽度21b、21f可以小于第一槽20a、20c、20e、20g的第一宽度21a、21c、21e、21g。第一槽20b、20f可以具有彼此相等的第一宽度21b、21d。第一槽20a、20c、20e、20g可以具有彼此相等的第一宽度21a、21c、21e、21g。
如图3所示，在本实施方式中，在与第一方向正交的截面中，多个第一槽20a-20g可以分别包括具有V字形的底部24。多个第一槽20a-20g中的每一个可以包括与晶片11的主面11a实质垂直地延伸的侧面和与该侧面连接且具有V字形的底部24。如图4所示，多个第一槽20a-20g可以分别包括具有V字形的底部24，且包括从晶片11的主面11a倾斜至第一槽中的每一个的底部24的侧面。如图5所示，多个第一槽20a-20g可以具有平坦的底部。多个第一槽20a-20g中的每一个可以包括与晶片11的主面11a实质垂直地延伸的侧面和与该侧面连接且与晶片11的主面11a实质平行地延伸的底部。
参照图1至图6，形成多个切开起点部(20a-20g)的工序包括：通过对第二区域16的一部分进行刻蚀，从而形成多个第一槽20a-20g。例如，可以通过对晶片11的第二区域16的一部分进行干刻蚀，从而在晶片11的第二区域16形成多个第一槽20a-20g。晶片11例如可以利用反应离子刻蚀(RIE)法或感应耦合等离子体(ICP)刻蚀法那样的干刻蚀法进行刻蚀。也可以通过对晶片11的第二区域16的一部分进行湿刻蚀，从而在晶片11的第二区域16形成多个第一槽20a-20g。晶片11例如可以使用包含氢氟酸(HF)、氢氧化钾(KOH)、盐酸(HCl)、溴化氢(HBr)、硫酸(H2SO4)及硝酸(HNO3)中的至少一种的刻蚀液进行刻蚀。也可以通过对晶片11的第二区域16的一部分进行干刻蚀，然后进行湿刻蚀，从而在晶片11的第二区域16形成多个第一槽20a-20g。
具体而言，如图6所示，在晶片11的主面11a上形成具有多个开口部17a-17g的掩模17。掩模17不特别限定，可以是SiO2膜。多个开口部17a-17g的宽度可以彼此相同。多个开口部17a-17g的宽度是第一方向上的多个开口部17a-17g的长度。多个开口部17a-17g的宽度也可以彼此不同。具体而言，掩模17的开口部17d的宽度可以小于掩模17的开口部17a、17c、17e、17g的宽度。掩模17的开口部17b、17f的宽度可以小于掩模17的开口部17a、17c、17e、17g的宽度。掩模17的开口部17b、17f的宽度可以彼此相等。掩模17的开口部17a、17c、17e、17g的宽度可以彼此相等。
利用干刻蚀法刻蚀从掩模17的多个开口部17a-17g露出的晶片11的部分而形成多个第一槽20a-20g。掩模17的多个开口部17a-17g的宽度越大，则晶片11的刻蚀速率越增加，会形成更深的第一槽20a-20g。具体而言，由于掩模17的开口部17b、17f的宽度大于掩模17的开口部17d的宽度，所以第一槽20b、20f的第一深度22b、22f大于第一槽20d的第一深度22d。由于掩模17的开口部17a、17c、17e、17g的宽度大于掩模17的开口部17b、17f的宽度，所以第一槽20a、20c、20e、20g的第一深度22a、22c、22e、22g大于第一槽20b、20f的第一深度22b、22f。这样，能够一次形成第一深度22a-22g彼此不同的多个第一槽20a-20g。
然后，利用湿刻蚀法进一步刻蚀晶片11。可以通过使用刻蚀速率依赖于面方位的刻蚀液刻蚀晶片11，从而形成包括具有V字形的底部24的多个第一槽20a-20g。这样，能够形成图3所示的多个第一槽20a-20g。
本实施方式的半导体器件12的制造方法具备从多个切开起点部(20a-20g)中的、相对难以切开的切开起点部(例如切开起点部(20d))起按顺序以多个切开起点部(20a-20g)为起点切开晶片11的工序(S14)。特定而言，从多个第一槽20a-20g中的、第一深度22a-22g及第一长度23a-23g中的至少一个相对较小的第一槽(例如第一槽20d)起按顺序以多个第一槽20a-20g为起点切开晶片11。从多个第一槽20a-20g中的、第一深度22a-22g及第一长度23a-23g中的至少一个最小的第一槽(例如第一槽20d)起到多个第一槽20a-20g中的、第一深度22a-22g及第一长度23a-23g中的至少一个最大的第一槽(例如第一槽20a、20c、20e、20g)为止，按第一深度22a-22g及第一长度23a-23g中的至少一个的顺序，以多个第一槽20a-20g为起点切开晶片11。切开晶片11的工序(S14)包括：在晶片11的第二方向上的中央部切开晶片11而得到两块分割后的晶片11；以及进行一次以上的如下动作，即：在分割后的晶片11的第二方向上的中央部将分割后的晶片11切开。
具体而言，如图7所示，晶片11的与主面11a相反的一侧的背面11b贴附于粘合板26。晶片11的主面11a由盖板27覆盖。粘合板26的两端和盖板27的两端支承于基台28。保持件29向基台28按压粘合板26的两端和盖板27的两端。这样，使用保持件29将粘合板26的两端和盖板27的两端固定于基台28。
最初，通过在晶片11的第二方向上的中央部切开晶片11，从而得到两块分割后的晶片11。具体而言，沿着分割基准线74切开晶片11。如图7及图8所示，刀片25经由粘合板26与具有最小的第一深度22d且配置在第一区域15的一侧的第一槽20d相向地配置。刀片25未配置在被配置于第一区域15的另一侧的第一槽20d的下方。刀片25与分割基准线74平行地配置。将刀片25推压到粘合板26，从晶片11的背面11b向主面11a对晶片11施加载荷。使用刀片25，仅对配置在第一区域15的一侧的第一槽20d施加载荷。不对配置在第一区域15的另一侧的第一槽20d施加载荷。这样，以配置在第一区域15的一侧的第一槽20d为起点，沿着分割基准线74切开晶片11。
接着，在分割后的晶片11的第二方向上的中央部将分割后的晶片11切开。沿着分割基准线74分割得到的晶片11被沿着分割基准线72、76切开。沿着分割基准线72切开晶片11既可以在沿着分割基准线76切开晶片11之前进行，也可以在沿着分割基准线76切开晶片11之后进行。刀片25经由粘合板26与次于第一槽20d小的具有第一深度22b、22f且配置在第一区域15的一侧的第一槽20b、20f相向地配置。刀片25与分割基准线72、76平行地配置。将刀片25推压到粘合板26，从晶片11的背面11b向主面11a对晶片11施加载荷。这样，以配置在第一区域15的一侧的第一槽20b、20f为起点，沿着分割基准线72、76切开晶片11。
接着，在分割后的晶片11的第二方向上的中央部进一步将分割后的晶片11切开。沿着分割基准线72、74、76分割得到的晶片11被沿着分割基准线71、73、75、77切开。沿着分割基准线71切开晶片11、沿着分割基准线73切开晶片11、沿着分割基准线75切开晶片11、沿着分割基准线77切开晶片11可以按任意的顺序进行。刀片25经由粘合板26与次于第一槽20b、20f小的具有第一深度22a、22c、22e、22g且配置在第一区域15的一侧的第一槽20a、20c、20e、20g相向地配置。刀片25与分割基准线71、73、75、77平行地配置。将刀片25推压到粘合板26，从晶片11的背面11b向主面11a对晶片11施加载荷。这样，以配置在第一区域15的一侧的第一槽20a、20c、20e、20g为起点，沿着分割基准线71、73、75、77切开晶片11。
也可以是，本实施方式的半导体器件12的制造方法还具备沿着分割基准线81-87将具有条形状的分割得到的晶片11分割的工序(S15)。分割基准线81-87与分割基准线71-77交叉。通过将具有条形状的分割得到的晶片11分割，从而将晶片11分割为多个半导体器件12。从粘合板26剥离多个半导体器件12。这样，能够制造多个半导体器件12。
对本实施方式的半导体器件12的制造方法的效果进行说明。
本实施方式的半导体器件12的制造方法具备在晶片11的主面11a的第一区域15形成多个半导体器件12的工序(S11)。多个半导体器件12沿着第一方向和与第一方向交叉的第二方向排列。本实施方式的半导体器件12的制造方法还具备在主面11a的与第一区域15不同的第二区域16形成多个切开起点部(20a-20g)的工序(S12)。多个切开起点部(20a-20g)沿着第二方向配置。多个切开起点部(20a-20g)具有彼此不同的切开难度。形成多个切开起点部(20a-20g)的工序包括：通过对第二区域16的一部分进行刻蚀而形成多个第一槽20a-20g。多个第一槽20a-20g分别沿着第一方向延伸。本实施方式的半导体器件12的制造方法具备从多个切开起点部(20a-20g)中的、相对难以切开的切开起点部(例如切开起点部(20d))起按顺序以多个切开起点部(20a-20g)为起点切开晶片11的工序(S14)。
在本实施方式的半导体器件12的制造方法中，随着晶片11的切开次数增加，以相对容易切开的切开起点部(20a-20g)为起点切开晶片11。因此，即使随着晶片11的切开次数增加，晶片11的尺寸变小，在切开晶片11时作用于切开起点部(20a-20g)的弯曲应力减少，也能够稳定地切开晶片11。根据本实施方式的半导体器件12的制造方法，能够提高半导体器件12的出产率及制造效率。
另外，在通过对晶片11进行划线而形成多条划痕的比较例中，会在晶片11上产生龟裂，但通过刻蚀而形成的本实施方式的多个第一槽20a-20g能够防止在晶片11上产生沿各种方向延伸的龟裂。能够沿着多条分割基准线71-77稳定地切开晶片11。根据本实施方式的半导体器件12的制造方法，能够提高半导体器件12的出产率。
并且，在本实施方式的半导体器件12的制造方法中，通过对晶片11的第二区域16的一部分进行刻蚀，从而形成多个切开起点部(20a-20g)所包含的多个第一槽20a-20g。与通过对晶片11进行划线而形成的比较例的多条划痕相比，通过刻蚀晶片11而形成的本实施方式的多个第一槽20a-20g的第一长度23a-23g、第一深度22a-22g及第一宽度21a-21g具有更小的偏差。在确定多个第一槽20a-20g的第一长度23a-23g、第一深度22a-22g及第一宽度21a-21g时，基本上无需考虑多个第一槽20a-20g的第一长度23a-23g、第一深度22a-22g及第一宽度21a-21g的偏差。
因此，能够使通过刻蚀而形成的多个第一槽20a-20g的第一宽度21a-21g及第一长度23a-23g分别比通过划线而形成的多条划痕的宽度及长度小。能够减少形成多个第一槽20a-20g的晶片11的第二区域16的面积，能够增加形成多个半导体器件12的第一区域15的面积。另外，能够使通过刻蚀而形成的多个第一槽20a-20g之间的间隔比通过划线而形成的多个第一槽20a-20g之间的间隔小。能够减小形成于第一区域15的多个半导体器件12中的每一个的尺寸，能够增加形成于每一块晶片11的多个半导体器件12的数量。根据本实施方式的半导体器件12的制造方法，能够提高半导体器件12的出产率及制造效率。
在本实施方式的半导体器件12的制造方法中，多个切开起点部(20a-20g)可以是多个第一槽20a-20g。多个第一槽20a-20g的第一深度22a-22g及第一长度23a-23g中的至少一个彼此不同。第一深度22a-22g是与主面11a垂直的第三方向上的多个第一槽20a-20g的长度。第一长度23a-23g是第一方向上的多个第一槽20a-20g的长度。切开晶片11的工序包括：从多个第一槽20a-20g中的、第一深度22a-22g及第一长度23a-23g中的至少一个相对较小的第一槽(例如第一槽20d)起按顺序以多个第一槽20a-20g为起点切开晶片11。根据本实施方式的半导体器件12的制造方法，能够提高半导体器件12的出产率及制造效率。
在本实施方式的半导体器件12的制造方法中，切开晶片11的工序(S14)包括：在晶片11的第二方向上的中央部切开晶片11而得到两块分割后的晶片11；以及进行一次以上的如下动作，即：在分割后的晶片11的第二方向上的中央部将分割后的晶片11切开。因此，在切开晶片11时，在第二方向上对称的弯曲应力作用于多个切开起点部(20a-20g)中的每一个。根据本实施方式的半导体器件12的制造方法，能够提高半导体器件12的出产率及制造效率。
在本实施方式的半导体器件12的制造方法中，在与第一方向正交的截面中，多个第一槽20a-20g可以分别包括具有V字形的底部24。在将形成有包括具有V字形的底部24的多个第一槽20a-20g的晶片11切开时，应力集中于具有V字形的底部24的前端。在第二方向上的多个第一槽20a-20g各自的中心，最容易切开晶片11。包括具有V字形的底部24的多个第一槽20a-20g能够以更高的精度沿着多条分割基准线71-77分割晶片11。根据本实施方式的半导体器件12的制造方法，能够提高半导体器件12的出产率及制造效率。
在本实施方式的半导体器件12的制造方法中，多个切开起点部(20a-20g)可以在第一方向上配置在第一区域15的一侧和另一侧。配置在第一区域15的一侧的多个第一槽20a-20g和配置在第一区域15的另一侧的多个第一槽20a-20g沿着第一方向配置。因此，能够以更高的精度沿着多条分割基准线71-77分割晶片11。根据本实施方式的半导体器件12的制造方法，能够提高半导体器件12的出产率。
实施方式2.
参照图9至图12，说明实施方式2的半导体器件12的制造方法。本实施方式的半导体器件12的制造方法具备与实施方式1的半导体器件12的制造方法相同的工序，但主要在以下方面不同。
在本实施方式的半导体器件12的制造方法中，多个切开起点部(20a-20g)在第一方向上配置在第一区域15的一侧和另一侧。多个切开起点部(20a-20g)在第一区域15的一侧和另一侧交替地配置。具体而言，如图9所示，多个第一槽20b、20d、20f仅配置在第一区域15的一侧。多个第一槽20a、20c、20e、20g仅配置在第一区域15的另一侧。
参照图9，从多个切开起点部(20a-20g)中的、相对难以切开的切开起点部(例如切开起点部(20d))起按顺序以多个切开起点部(20a-20g)为起点切开晶片11。特定而言，从多个第一槽20a-20g中的、第一深度22a-22g相对较小的第一槽(例如第一槽20d)起按顺序以多个第一槽20a-20g为起点切开晶片11。多个切开起点部(20a-20g)在第一区域15的一侧和另一侧交替地配置。
参照图9至图11，可以使用刀片25切开晶片11。使用刀片25，在多条分割基准线71-77中的每一条处，仅对第一区域15的一侧及另一侧中的、形成有多个第一槽20a-20g中的每一个的一侧的第二区域16施加载荷。在多条分割基准线71-77中的每一条处，不对第一区域15的一侧及另一侧中的、未形成多个第一槽20a-20g中的每一个的一侧的第二区域16施加载荷。因此，能够防止在使用刀片25对作为多个切开起点部(20a-20g)之一的第一切开起点部(例如切开起点部(20d))施加载荷时，以位于第二分割基准线(例如分割基准线73、75)上的第二切开起点部(例如切开起点部(20c、20e))为起点切开晶片11，所述第二分割基准线与存在第一切开起点部的第一分割基准线(例如分割基准线74)相邻。
具体而言，刀片25经由粘合板(未图示)与具有最小的第一深度22d的第一槽20d相向地配置。第一槽20d仅配置在第一区域15的一侧，刀片25仅配置在第一区域15的一侧的下方。将刀片25推压到粘合板(未图示)，从晶片11的背面11b向主面11a对晶片11施加载荷。以第一槽20d为起点，沿着分割基准线74切开晶片11。在与分割基准线74相邻的分割基准线73、75上且第一区域15的一侧，不存在第一槽20c、20e。能够防止在使用刀片25对与第一槽20d对应的晶片11的部分施加载荷时，以位于分割基准线73、75上的第一槽20c、20e为起点切开晶片11，所述分割基准线73、75与存在第一槽20d的分割基准线74相邻。
接着，如图9及图11所示，刀片25经由粘合板(未图示)与次于第一槽20d小的具有第一深度22b的第一槽20b相向地配置。第一槽20b仅配置在第一区域15的一侧，刀片25仅配置在第一区域15的一侧的下方。将刀片25推压到粘合板(未图示)，从晶片11的背面11b向主面11a对晶片11施加载荷。以第一槽20b为起点，沿着分割基准线72切开晶片11。在与分割基准线72相邻的分割基准线71、73上且第一区域15的一侧，不存在第一槽20a、20c。能够防止在使用刀片25对与第一槽20b对应的晶片11的部分施加载荷时，以位于分割基准线71、73上的第一槽20a、20c为起点切开晶片11，所述分割基准线71、73与存在第一槽20b的分割基准线72相邻。同样地，能够防止在使用刀片25对与第一槽20f对应的晶片11的部分施加载荷时，以位于分割基准线75、77上的第一槽20e、20g为起点切开晶片11，所述分割基准线75、77与存在第一槽20f的分割基准线76相邻。
参照图9及图12，可以使用刀片25b切开晶片11。刀片25b具有一对突出部25s、25t。将刀片25b推压到粘合板(未图示)，从晶片11的背面11b向主面11a对晶片11施加载荷。从第一区域15的一侧和另一侧中的形成有多个第一槽20a-20g中的每一个的一侧，向第一区域15的一侧和另一侧中的未形成多个第一槽20a-20g中的每一个的一侧切开晶片11。
具体而言，如图9及图12所示，刀片25b经由粘合板(未图示)与具有最小的第一深度22d的第一槽20d相向地配置。第一槽20d仅配置在第一区域15的一侧。刀片25b配置在第一区域15的一侧的下方和第一区域15的另一侧的下方。将刀片25b推压到粘合板(未图示)，从晶片11的背面11b向主面11a对晶片11施加载荷。刀片25b的突出部25s对与配置在第一区域15的一侧的第一槽20d对应的晶片11的部分施加载荷。在刀片25b的突出部25t施加载荷的晶片11的部分，未形成第一槽20d。因此，以第一槽20d为起点，从形成有第一槽20d的第一区域15的一侧向未形成第一槽20d的第一区域15的另一侧且沿着分割基准线74切开晶片11。
同样地，使用刀片25b，以第一槽20b、20f中的每一个为起点，从形成有第一槽20b、20f中的每一个的第一区域15的一侧向未形成第一槽20b、20f中的每一个的第一区域15的另一侧且沿着分割基准线72、76中的每一个切开晶片11。使用刀片25b，以第一槽20a、20c、20e、20g中的每一个为起点，从形成有第一槽20a、20c、20e、20g中的每一个的第一区域15的另一侧向未形成第一槽20a、20c、20e、20g中的每一个的第一区域15的一侧且沿着分割基准线71、73、75、77中的每一个切开晶片11。
如图10及图11所示，为了使用刀片25切开本实施方式的晶片11，需要使刀片25在第一方向(例如x方向)和第二方向(例如y方向)上移动。与此相对，如图12所示，为了使用刀片25b切开本实施方式的晶片11，仅使刀片25b在第二方向(例如y方向)上移动即可。因此，通过使用刀片25b切开本实施方式的晶片11，从而能够提高半导体器件12的制造效率。
本实施方式的半导体器件12的制造方法除了实施方式1的半导体器件12的制造方法的效果之外，还可以得到以下效果。
在本实施方式的半导体器件12的制造方法中，多个第一槽20a-20g在第一方向上配置在第一区域15的一侧和另一侧。多个第一槽20a-20g在第二方向上交替地配置在一侧和另一侧。因此，能够减少形成于晶片11的多个切开起点部(20a-20g)的数量。根据本实施方式的半导体器件12的制造方法，即使在晶片工艺中，对晶片11进行操作那样的负荷作用于晶片11，也能够减小晶片11以多个切开起点部(20a-20g)为起点而破裂的可能性。
并且，能够防止在为了切开晶片11而对作为多个切开起点部(20a-20g)之一的第一切开起点部(例如切开起点部(20d))施加载荷时，以位于第二分割基准线(例如分割基准线73、75)上的第二切开起点部(例如切开起点部(20c、20e))为起点切开晶片11，所述第二分割基准线与存在第一切开起点部的第一分割基准线(例如分割基准线74)相邻。根据本实施方式的半导体器件12的制造方法，能够提高半导体器件12的出产率。
实施方式3.
参照图13及图14，说明实施方式3的半导体器件12的制造方法。本实施方式的半导体器件12的制造方法具备与实施方式1的半导体器件12的制造方法相同的工序，但主要在以下方面不同。
在本实施方式中，多个第一槽40a-40g的第一长度43a-43g彼此不同。具有相对较小的第一长度43a-43g的第一槽40a-40g比具有相对较大的第一长度43a-43g的第一槽40a-40g难以切开。
具体而言，第一槽40d的第一长度43d小于第一槽40a-40c、40e-40g中的每一个的第一长度43a-43c、43e-43g。第一槽40d比第一槽40a-40c、40e-40g难以切开。第一槽40b、40f中的每一个的第一长度43b、43f小于第一槽40a、40c、40e、40g中的每一个的第一长度43a、43c、43e、43g。第一槽40b、40f比第一槽40d容易切开且比第一槽40a、40c、40e、40g难以切开。第一槽40a、40c、40e、40g分别比第一槽40b、40f、40f容易切开。第一槽40b、40f可以具有彼此相等的第一长度43b、43d。第一槽40a、40c、40e、40g可以具有彼此相等的第一长度43a、43c、43e、43g。
多个第一槽40a-40g的第一深度42a-42g可以彼此相同。多个第一槽40a-40g的第一宽度41a-41g可以彼此相同。
配置在第一区域15的一侧的多个第一槽40a-40g可以分别与第一区域15相距第一等距离间隔。因此，即使多个第一槽40a-40g的第一长度43a-43g彼此不同，半导体器件12的出产率也不下降。配置在第一区域15的另一侧的多个第一槽40a-40g可以分别与第一区域15相距第二等距离间隔。因此，即使多个第一槽40a-40g的第一长度43a-43g彼此不同，半导体器件12的出产率也不下降。第二等距离间隔可以与第一等距离间隔相等。配置在第一区域15的一侧的多个第一槽40a-40g和配置在第一区域15的另一侧的多个第一槽40a-40g沿着第一方向配置。
如图4所示，多个第一槽40a-40g可以分别包括从晶片11的主面11a倾斜至第一槽40a-40g中的每一个的底部24的侧面。如图5所示，多个第一槽40a-40g可以分别包括与晶片11的主面11a实质垂直地延伸的侧面和与该侧面连接且与晶片11的主面11a实质平行地延伸的底部。
本实施方式的半导体器件12的制造方法可以得到与实施方式1的半导体器件12的制造方法的效果相同的效果。
实施方式4.
参照图15及图16，说明实施方式4的半导体器件12的制造方法。本实施方式的半导体器件12的制造方法具备与实施方式1的半导体器件12的制造方法相同的工序，但主要在以下方面不同。
在本实施方式的半导体器件12的制造方法中，多个第一槽50a-50g的第一深度52a-52g及第一长度53a-53g分别彼此不同。具有相对较小的第一深度52a-52g及第一长度53a-53g的第一槽比具有相对较大的第一深度52a-52g及第一长度53a-53g的第一槽50a-50g难以切开。
具体而言，第一槽50d的第一深度52d及第一长度53d分别小于第一槽50a-50c、50e-50g中的每一个的第一深度52a-52c、52e-52g及第一长度53a-53c、53e-53g。第一槽50d比第一槽50a-50c、50e-50g难以切开。第一槽50b、50f中的每一个的第一深度52b、52f及第一长度53b、53f分别小于第一槽50a、50c、50e、50g中的每一个的第一深度52a、52c、52e、52g及第一长度53a、53c、53e、53g。第一槽50b、50f比第一槽50d容易切开且比第一槽50a、50c、50e、50g难以切开。第一槽50a、50c、50e、50g比第一槽50b、50f容易切开。第一槽50b、50f可以具有彼此相等的第一深度52b、52d及第一长度53b、53d。第一槽50a、50c、50e、50g可以具有彼此相等的第一深度52a、52c、52e、52g及第一长度53a、53c、53e、53g。
多个第一槽50a-50g的第一宽度51a-51g可以彼此相同。多个第一槽50a-50g的第一宽度51a-51g可以彼此不同。具体而言，第一槽50d的第一宽度51d可以小于第一槽50a-50c、50e-50g的第一宽度51a-51c、51e-51g。第一槽50b的第一宽度51b和第一槽50f的第一宽度51f可以小于第一槽50a、50c、50e、50g的第一宽度51a、51c、51e、51g。第一槽50b、50f可以具有彼此相等的第一宽度51b、51d。第一槽50a、50c、50e、50g可以具有彼此相等的第一宽度51a、51c、51e、51g。
如图4所示，多个第一槽50a-50g可以分别包括从晶片11的主面11a倾斜至第一槽50a-50g中的每一个的底部24的侧面。如图5所示，多个第一槽50a-50g可以分别包括与晶片11的主面11a实质垂直地延伸的侧面和与该侧面连接且与晶片11的主面11a实质平行地延伸的底部。
本实施方式的半导体器件12的制造方法除了实施方式1的半导体器件12的制造方法的效果之外，还可以得到以下效果。在本实施方式的半导体器件12的制造方法中，多个第一槽50a-50g的第一深度52a-52g及第一长度53a-53g分别彼此不同。因此，本实施方式中的多个切开起点部(50a-50g)之间的切开难度的差别大于实施方式1中的多个切开起点部(20a-20g)之间的切开难度的差别。根据本实施方式的半导体器件12的制造方法，能够提高半导体器件12的出产率及制造效率。
实施方式5.
参照图17至图20，说明实施方式5的半导体器件12的制造方法。本实施方式的半导体器件12的制造方法具备与实施方式1的半导体器件12的制造方法相同的工序，但主要在以下方面不同。
多个第一槽90a-90g的第一深度92a-92g及第一长度93a-93g中的至少一个在第二方向上逐渐变化。在本实施方式中，多个第一槽90a-90g的第一深度92a-92g在第二方向上逐渐变化。具体而言，第一槽90a的第一深度92a大于第一槽90b的第一深度92b。第一槽90b的第一深度92b大于第一槽90c的第一深度92c。第一槽90c的第一深度92c大于第一槽90d的第一深度92d。第一槽90d的第一深度92d大于第一槽90e的第一深度92e。第一槽90e的第一深度92e大于第一槽90f的第一深度92f。第一槽90f的第一深度92f大于第一槽90g的第一深度92g。
多个第一槽90a-90g的第一长度93a-93g可以彼此相同。多个第一槽90a-90g的第一宽度91a-91g可以彼此相同。多个第一槽90a-90g的第一宽度91a-91g可以彼此不同。特定而言，多个第一槽90a-90g的第一宽度91a-91g可以在第二方向上逐渐变化。具体而言，第一槽90a的第一宽度91a可以大于第一槽90b的第一宽度91b。第一槽90b的第一宽度91b可以大于第一槽90c的第一宽度91c。第一槽90c的第一宽度91c可以大于第一槽90d的第一宽度91d。第一槽90d的第一宽度91d可以大于第一槽90e的第一宽度91e。第一槽90e的第一宽度91e可以大于第一槽90f的第一宽度91f。第一槽90f的第一宽度91f可以大于第一槽90g的第一宽度91g。
如图18所示，在与第一方向正交的截面中，多个第一槽90a-90g可以分别包括具有V字形的底部24。多个第一槽90a-90g中的每一个可以包括与晶片11的主面11a实质垂直地延伸的侧面和与该侧面连接且具有V字形的底部24。
切开晶片11的工序包括：从多个第一槽90a-90g的第一深度92a-92g及第一长度93a-93g中的至少一个相对较小的切开起点部(例如切开起点部(90g))起按顺序以多个切开起点部(90a-90g)为起点切开晶片11。具体而言，参照图19及图20，与实施方式1同样地，在本实施方式中，可以使用刀片25切开晶片11。最初，以配置在第一区域15的一侧的第一槽90g为起点，沿着分割基准线77切开晶片11。接着，以配置在第一区域15的一侧的第一槽90f为起点，沿着分割基准线76切开晶片11。接着，以配置在第一区域15的一侧的第一槽90e为起点，沿着分割基准线75切开晶片11。接着，以配置在第一区域15的一侧的第一槽90d为起点，沿着分割基准线74切开晶片11。接着，以配置在第一区域15的一侧的第一槽90c为起点，沿着分割基准线73切开晶片11。接着，以配置在第一区域15的一侧的第一槽90b为起点，沿着分割基准线72切开晶片11。最后，以配置在第一区域15的一侧的第一槽90a为起点，沿着分割基准线71切开晶片11。
如图4所示，多个第一槽90a-90g可以分别包括从晶片11的主面11a倾斜至第一槽90a-90g中的每一个的底部24的侧面。如图5所示，多个第一槽90a-90g可以分别包括与晶片11的主面11a实质垂直地延伸的侧面和与该侧面连接且与晶片11的主面11a实质平行地延伸的底部。
本实施方式的半导体器件12的制造方法除了实施方式1的半导体器件12的制造方法的效果之外，还可以得到以下效果。在本实施方式的半导体器件12的制造方法中，多个第一槽90a-90g的第一深度92a-92g及第一长度93a-93g中的至少一个在第二方向上逐渐变化。因此，在以多个第一槽90a-90g为起点切开晶片11时，第二方向上的刀片25的移动距离最小。根据本实施方式的半导体器件12的制造方法，能够缩短切开晶片11的时间，并提高半导体器件12的制造效率。
实施方式6.
参照图21及图22，说明实施方式6的半导体器件12的制造方法。本实施方式的半导体器件12的制造方法具备与实施方式1的半导体器件12的制造方法相同的工序，但主要在以下方面不同。
形成多个切开起点部(18、20a-20g)的工序还包括：将填充构件18填充于多个第一槽20a-20g的至少一部分。填充构件18可以由有机绝缘材料或者二氧化硅或氮化硅那样的无机绝缘材料构成。填充构件18也可以由钛(Ti)、铂(Pt)或金(Au)那样的金属材料构成。填充构件18可以是形成在晶片11的主面11a上的膜的一部分。例如，可以通过使用旋涂法、喷墨法(inkjet method)或蒸镀法等形成膜并对膜进行刻蚀，从而形成填充构件18。
填充于多个第一槽20a-20g中的每一个的填充构件18的第二深度及第二长度中的至少一个在多个切开起点部(18、20a-20g)之间不同。第二深度是第三方向上的填充构件18的长度。第二长度是第一方向上的填充构件18的长度。在本实施方式中，多个第一槽20a-20g内的填充构件18的第二长度在多个切开起点部(18、20a-20g)之间不同。随着多个第一槽20a-20g的第一深度22a-22g及第一长度23a-23g中的至少一个变小，填充构件18的第二深度及第二长度中的至少一个增加。在本实施方式中，随着多个第一槽20a-20g的第一深度22a-22g变小，填充构件18的第二长度增加。
具体而言，第一槽20d的第一深度22d小于第一槽20a-20c、20e-20g的第一深度22a-22c、22e-22g，且第一槽20d内的填充构件18的第二长度大于第一槽20a-20c、20e-20g内的填充构件18的第二长度。第一槽20b、20f的第一深度22b、22f小于第一槽20a、20c、20e、20g的第一深度22a、22c、22e、22g，且第一槽20b、20f内的填充构件18的第二长度大于第一槽20a、20c、20e、20g内的填充构件18的第二长度。也可以是，第一槽20b、20f的第一深度22b、22f彼此相等，且第一槽20b内的填充构件18的第二长度与第一槽20f内的填充构件18的第二长度彼此相等。也可以是，第一槽20a、20c、20e、20g的第一深度22a、22c、22e、22g彼此相等，且第一槽20a内的填充构件18的第二长度、第一槽20c内的填充构件18的第二长度、第一槽20e内的填充构件18的第二长度及第一槽20g内的填充构件18的第二长度彼此相等。
可以在晶片11上形成实施方式2的多个第一槽20a-20g来代替多个第一槽20a-20g。可以在晶片11上形成实施方式3的多个第一槽40a-40g来代替多个第一槽20a-20g。可以在晶片11上形成实施方式5的多个第一槽90a-90g来代替多个第一槽20a-20g。
本实施方式的半导体器件12的制造方法除了实施方式1的半导体器件12的制造方法的效果之外，还可以得到以下效果。
在本实施方式的半导体器件12的制造方法中，多个切开起点部(18、20a-20g)是至少一部分由填充构件18填充的多个第一槽20a-20g。多个第一槽20a-20g的第一深度22a-22g及第一长度23a-23g中的至少一个彼此不同。第一深度22a-22g是与主面11a垂直的第三方向上的多个第一槽20a-20g的长度。第一长度23a-23g是第一方向上的多个第一槽20a-20g的长度。形成多个切开起点部(18、20a-20g)的工序还包括：将填充构件18填充于多个第一槽20a-20g的至少一部分。多个第一槽20a-20g内的填充构件18的第二深度及第二长度中的至少一个在多个切开起点部(18、20a-20g)之间不同。第二深度是第三方向上的填充构件18的长度。第二长度是第一方向上的填充构件18的长度。随着多个第一槽20a-20g的第一深度22a-22g及第一长度23a-23g中的至少一个变小，填充构件18的第二深度及第二长度中的至少一个增加。
在多个第一槽20a-20g的第一深度22a-22g及第一长度23a-23g中的至少一个变大时，多个切开起点部(18、20a-20g)中的每一个变得容易切开。并且，在多个第一槽20a-20g内的填充构件18的第二深度及第二长度中的至少一个减少时，多个切开起点部(18、20a-20g)中的每一个变得容易切开。因此，即使随着晶片11的切开次数增加，晶片11的尺寸变小，在切开晶片11时作用于切开起点部(18、20a-20g)的弯曲应力减少，也能够稳定地切开晶片11。根据本实施方式的半导体器件12的制造方法，能够提高半导体器件12的出产率及制造效率。
实施方式7.
参照图23及图24，说明实施方式7的半导体器件12的制造方法。本实施方式的半导体器件12的制造方法具备与实施方式6的半导体器件12的制造方法相同的工序，但主要在以下方面不同。
填充构件18可以仅形成在多个第一槽20a-20g的内部，可以不形成在晶片11的主面11a上。例如，填充构件18可以使用喷墨法形成。例如，可以通过使用旋涂法或蒸镀法等形成膜并对膜进行刻蚀，从而形成填充构件18。
多个第一槽20a-20g内的填充构件18的第二深度及第二长度中的至少一个在多个切开起点部(18、20a-20g)之间不同。在本实施方式中，多个第一槽20a-20g内的填充构件18的第二深度在多个切开起点部(18、20a-20g)之间不同。随着多个第一槽20a-20g的第一深度22a-22g及第一长度23a-23g中的至少一个变小，填充构件18的第二深度及第二长度中的至少一个增加。在本实施方式中，随着多个第一槽20a-20g的第一深度22a-22g变小，填充构件18的第二深度增加。
具体而言，第一槽20d的第一深度22d小于第一槽20a-20c、20e-20g的第一深度22a-22c、22e-22g，且第一槽20d内的填充构件18的第二深度大于第一槽20a-20c、20e-20g内的填充构件18的第二深度。第一槽20b、20f的第一深度22b、22f小于第一槽20a、20c、20e、20g的第一深度22a、22c、22e、22g，且第一槽20b、20f内的填充构件18的第二深度大于第一槽20a、20c、20e、20g内的填充构件18的第二深度。也可以是，第一槽20b、20f的第一深度22b、22f彼此相等，且第一槽20b内的填充构件18的第二深度与第一槽20f内的填充构件18的第二深度彼此相等。也可以是，第一槽20a、20c、20e、20g的第一深度22a、22c、22e、22g彼此相等，且第一槽20a内的填充构件18的第二深度、第一槽20c内的填充构件18的第二深度、第一槽20e内的填充构件18的第二深度及第一槽20g内的填充构件18的第二深度彼此相等。
可以在晶片11上形成实施方式2的多个第一槽20a-20g来代替多个第一槽20a-20g。可以在晶片11上形成实施方式3的多个第一槽40a-40g来代替多个第一槽20a-20g。可以在晶片11上形成实施方式5的多个第一槽90a-90g来代替多个第一槽20a-20g。
本实施方式的半导体器件12的制造方法可以得到与实施方式6的半导体器件12的制造方法相同的效果。
实施方式8.
参照图25及图26，说明实施方式8的半导体器件12的制造方法。本实施方式的半导体器件12的制造方法具备与实施方式6的半导体器件12的制造方法相同的工序，但主要在以下方面不同。
在本实施方式的半导体器件12的制造方法中，多个第一槽50a-50g的第一深度52a-52g及第一长度53a-53g分别彼此不同。本实施方式中的多个第一槽50a-50g可以具有与实施方式4中的多个第一槽50a-50g相同的结构。填充构件18可以如实施方式7那样仅形成在多个第一槽50a-50g的内部。
本实施方式的半导体器件12的制造方法除了实施方式6的半导体器件12的制造方法的效果之外，还可以得到以下效果。在本实施方式的半导体器件12的制造方法中，多个第一槽50a-50g的第一深度52a-52g及第一长度53a-53g分别彼此不同。因此，本实施方式中的多个切开起点部(18、50a-50g)之间的切开难度的差别大于实施方式6中的多个切开起点部(18、50a-50g)之间的切开难度的差别。根据本实施方式的半导体器件12的制造方法，能够提高半导体器件12的出产率及制造效率。
实施方式9.
参照图27至图30，说明实施方式9的半导体器件12的制造方法。本实施方式的半导体器件12的制造方法具备与实施方式6及实施方式8的半导体器件12的制造方法相同的工序，但主要在以下方面不同。
本实施方式的多个第一槽60a-60g具有彼此相等的第一深度62a-62g、第一长度63a-63g及第一宽度61a-61g。与实施方式6及实施方式8的多个切开起点部(18、20a-20g、50a-50g)同样地，本实施方式的多个切开起点部(18、60a-60g)是至少一部分由填充构件18填充的多个第一槽60a-60g。与实施方式6及实施方式8同样地，形成多个切开起点部(18、60a-60g)的工序还包括：将填充构件18填充于多个第一槽60a-60g的至少一部分。多个第一槽60a-60g内的填充构件18的第二深度及第二长度中的至少一个在多个切开起点部(18、60a-60g)之间不同。
如图27及图28所示，多个第一槽60a-60g内的填充构件18的第二长度可以在多个切开起点部(18、60a-60g)之间不同。具体而言，第一槽60d内的填充构件18的第二长度大于第一槽60a-60c、60e-60g内的填充构件18的第二长度。第一槽60b、60f内的填充构件18的第二长度大于第一槽60a、60c、60e、60g内的填充构件18的第二长度。第一槽60b内的填充构件18的第二长度和第一槽60f内的填充构件18的第二长度可以彼此相等。第一槽60a内的填充构件18的第二长度、第一槽60c内的填充构件18的第二长度、第一槽60e内的填充构件18的第二长度及第一槽60g内的填充构件18的第二长度可以彼此相等。
如图29及图30所示，多个第一槽60a-60g内的填充构件18的第二深度可以在多个切开起点部(18、60a-60g)之间不同。具体而言，第一槽60d内的填充构件18的第二深度大于第一槽60a-60c、60e-60g内的填充构件18的第二深度。第一槽60b、60f内的填充构件18的第二深大于第一槽60a、60c、60e、60g内的填充构件18的第二深度度。第一槽60b内的填充构件18的第二深度和第一槽60f内的填充构件18的第二深度可以彼此相等。第一槽60a内的填充构件18的第二深度、第一槽60c内的填充构件18的第二深度、第一槽60e内的填充构件18的第二深度及第一槽60g内的填充构件18的第二深度可以彼此相等。
切开晶片11的工序包括：从填充构件18的第二深度及第二长度中的至少一个相对较大的切开起点部(例如切开起点部(18、60d))起按顺序以多个切开起点部(18、60a-60g)为起点切开晶片11。从填充构件18的第二深度及第二长度中的至少一个最大的切开起点部(例如切开起点部(18、60d))起到填充构件18的第二深度及第二长度中的至少一个最小的切开起点部(例如切开起点部(18、60a、60c、60e、60g))为止，按填充构件18的第二深度及第二长度中的至少一个的顺序，以多个切开起点部(18、60a-60g)为起点切开晶片11。
最初，在晶片11的第二方向上的中央部切开晶片11。具体而言，以切开起点部(18、60d)为起点，沿着分割基准线74切开晶片11。接着，在分割后的晶片11的第二方向上的中央部将分割后的晶片11切开。具体而言，以切开起点部(18、60b)及切开起点部(18、60f)为起点，沿着分割基准线72及分割基准线76将沿着分割基准线74分割得到的晶片11切开。沿着分割基准线72切开晶片11既可以在沿着分割基准线76切开晶片11之前进行，也可以在沿着分割基准线76切开晶片11之后进行。
接着，在分割后的晶片11的第二方向上的中央部进一步将分割后的晶片11切开。具体而言，以切开起点部(18、60a)、切开起点部(18、60c)、切开起点部(18、60e)及切开起点部(18、60g)为起点，沿着分割基准线71、分割基准线73、分割基准线75及分割基准线77切开晶片11。沿着分割基准线71切开晶片11、沿着分割基准线73切开晶片11、沿着分割基准线75切开晶片11、沿着分割基准线77切开晶片11可以按任意的顺序进行。
如图4所示，多个第一槽60a-60g可以分别包括从晶片11的主面11a倾斜至第一槽60a-60g中的每一个的底部24的侧面。如图5所示，多个第一槽60a-60g可以分别包括与晶片11的主面11a实质垂直地延伸的侧面和与该侧面连接且与晶片11的主面11a实质平行地延伸的底部。填充构件18可以如实施方式7那样仅形成在多个第一槽60a-60g的内部。
本实施方式的半导体器件12的制造方法可以得到与实施方式6及实施方式8的半导体器件12的制造方法相同的效果，但主要在以下方面不同。
在本实施方式的半导体器件12的制造方法中，多个切开起点部(18、60a-60g)是至少一部分由填充构件18填充的多个第一槽60a-60g。形成多个切开起点部(18、60a-60g)的工序还包括：将填充构件18填充于多个第一槽60a-60g的至少一部分。多个第一槽60a-60g内的填充构件18的第二深度及第二长度中的至少一个在切开起点部之间不同。第二深度是与主面11a垂直的第三方向上的填充构件18的长度。第二长度是第一方向上的填充构件18的长度。切开晶片11的工序包括：从填充构件18的第二深度及第二长度中的至少一个相对较大的切开起点部(例如切开起点部(18、60d))起按顺序以多个切开起点部(18、60a-60g)为起点切开晶片11。
在多个第一槽60a-60g内的填充构件18的第二深度及第二长度中的至少一个减少时，多个切开起点部(18、60a-60g)中的每一个变得容易切开。因此，即使随着晶片11的切开次数增加，晶片11的尺寸变小，在切开晶片11时作用于切开起点部(18、60a-60g)的弯曲应力减少，也能够稳定地切开晶片11。根据本实施方式的半导体器件12的制造方法，能够提高半导体器件12的出产率及制造效率。
实施方式10.
参照图31至图37，说明实施方式10的半导体器件12的制造方法。本实施方式的半导体器件12的制造方法具备与实施方式1的半导体器件12的制造方法相同的工序，但主要在以下方面不同。
参照图32，在本实施方式中，多个半导体器件12在晶片11的主面11a相对于晶片11的切开线78倾斜地形成。特定而言，活性区域13延伸的方向相对于切开线78在晶片11的主面11a内倾斜。多条分割基准线71-77相对于切开线78在晶片11的主面11a内倾斜方位角θ。第一方向相对于切开线78在晶片11的主面11a内倾斜方位角θ。在本说明书中，切开线78是指晶片11的切开面与晶片11的主面11a的交线。晶片11的切开面是指具有切开性的晶片11的结晶面。晶片11的主面11a内的多个半导体器件12、多条分割基准线71-77及第一方向相对于切开线78的倾斜例如由于晶片11的定向平面的角度偏移或光刻工序中的多个半导体器件12的图案偏移等而产生。
参照图31及图32，本实施方式的半导体器件12的制造方法具备在第一区域15形成多个第二槽30a-30g的工序(S13)。多个第二槽30a-30g沿着第二方向配置。多个第二槽30a-30g分别沿着第一方向延伸。多个第二槽30a-30g分别沿着多条分割基准线71-77延伸。在第一区域15形成多个第二槽30a-30g可以在与在第二区域16形成多个第一槽20a-20g相同的工序中进行。
多个第一槽20a-20g和多个第二槽30a-30g沿着第一方向配置。多个第一槽20a-20g中的每一个和多个第二槽30a-30g中的每一个沿着相同的分割基准线71-77中的每一个配置。具体而言，第一槽20a和第二槽30a沿着第一方向配置，且配置在分割基准线71上。第一槽20b和第二槽30b沿着第一方向配置，且配置在分割基准线72上。第一槽20c和第二槽30c沿着第一方向配置，且配置在分割基准线73上。第一槽20d和第二槽30d沿着第一方向配置，且配置在分割基准线74上。第一槽20e和第二槽30e沿着第一方向配置，且配置在分割基准线75上。第一槽20f和第二槽30f沿着第一方向配置，且配置在分割基准线76上。第一槽20g和第二槽30g沿着第一方向配置，且配置在分割基准线77上。多个半导体器件12配置在被配置于第一区域15的一侧的多个第一槽20a-20g与多个第二槽30a-30g之间、以及被配置于第一区域15的另一侧的多个第一槽20a-20g与多个第二槽30a-30g之间。
多个第二槽30a-30g可以具有彼此相同的形状。如图32至图35所示，多个第二槽30a-30g可以具有彼此不同的形状。多个第二槽30a-30g可以分别具有与多个第一槽20a-20g相同的形状。
如图33所示，在本实施方式中，在与第一方向正交的截面中，多个第二槽30a-30g可以分别包括具有V字形的底部34。多个第二槽30a-30g中的每一个可以包括与晶片11的主面11a实质垂直地延伸的侧面和与侧面连接且具有V字形的底部34。如图34所示，也可以是，多个第二槽30a-30g分别包括具有V字形的底部34，该具有V字形的底部34包括从晶片11的主面11a倾斜至第一槽中的每一个的底部34的侧面。如图35所示，多个第二槽30a-30g可以具有平坦的底部。多个第二槽30a-30g中的每一个可以包括与晶片11的主面11a实质垂直地延伸的侧面和与侧面连接且与晶片11的主面11a实质平行地延伸的底部。
在本实施方式中，在晶片11的主面11a内，多条分割基准线71-77及第一方向相对于切开线78倾斜。在切开晶片11(S14)时，从多个切开起点部(20a-20g)中的每一个起，沿着切开线78切开晶片11。分割线79从切开起点部起与切开线78平行地延伸。在本说明书中，分割线79是指分割面与晶片11的主面11a的交线。在本说明书中，分割面是指切开晶片11时实际分割晶片11的面。
多个第二槽30a-30g形成于晶片11的第一区域15。多个第二槽30a-30g形成于多个半导体器件12之间。在多个第二槽30a-30g中的每一个的内部不存在晶片11的材料，与此相对，在多个第二槽30a-30g的周围存在晶片11的材料。因此，在多个第二槽30a-30g中的每一个的端部产生应力。该应力的方向与分割基准线71-77正交。如图36所示，对该应力进行校正，以使相对于分割基准线71-77倾斜方位角θ的分割线79在多个第二槽30a-30g的端部接近分割基准线71-77。
如图33及图34所示，在将形成有包括具有V字形的底部34的多个第二槽30a-30g的晶片11切开时，应力集中于具有V字形的底部34的前端。在第二方向上的多个第二槽30a-30g各自的中心，最容易切开晶片11。包括具有V字形的底部34的多个第二槽30a-30g能够以更高的精度使分割线79接近分割基准线71-77。
参照图37，多个第二槽30a-30g可以在第一方向上配置多列。多个半导体器件12配置在被配置于第一区域15的一侧的多个第一槽20a-20g与多个第二槽30a-30g之间、被配置于第一区域15的另一侧的多个第一槽20a-20g与多个第二槽30a-30g之间、以及多个第二槽30a-30g之间。在第一方向上配置有多列的多个第二槽30a-30g与在第一方向上配置有一列的多个第二槽30a-30g相比，能够以更多的次数对分割线79进行校正，以使分割线79接近分割基准线71-77。在第一方向上配置有多列的多个第二槽30a-30g能够以更高的精度使分割线79接近分割基准线71-77。
第二槽30a-30g可以形成在第一区域15之外。可以在晶片11上形成实施方式2的多个切开起点部(20a-20g)来代替多个切开起点部(20a-20g)。可以在晶片11上形成实施方式3的多个切开起点部(40a-40g)来代替多个切开起点部(20a-20g)。可以在晶片11上形成实施方式4的多个切开起点部(50a-50g)来代替多个切开起点部(20a-20g)。可以在晶片11上形成实施方式5的多个切开起点部(90a-90g)来代替多个切开起点部(20a-20g)。可以在晶片11上形成实施方式6及实施方式7的多个切开起点部(18、20a-20g)来代替多个切开起点部(20a-20g)。可以在晶片11上形成实施方式8的多个切开起点部(18、50a-50g)来代替多个切开起点部(20a-20g)。可以在晶片11上形成实施方式9的多个切开起点部(18、60a-60g)来代替多个切开起点部(20a-20g)。
本实施方式的半导体器件12的制造方法除了实施方式1的半导体器件12的制造方法的效果之外，还可以得到以下效果。
本实施方式的半导体器件12的制造方法具备在第一区域15形成多个第二槽30a-30g的工序。多个第二槽30a-30g沿着第二方向配置。多个第二槽30a-30g分别沿着第一方向延伸。多个第一槽20a-20g和多个第二槽30a-30g沿着第一方向配置。
根据本实施方式的半导体器件12的制造方法，即使在晶片11的主面11a内分割基准线71-77相对于晶片11的切开线78倾斜，形成于第一区域15的多个第二槽30a-30g也能够对分割线79进行校正，以使分割线79接近分割基准线71-77。多个第二槽30a-30g能够防止晶片11在从分割基准线71-77较大地偏移的位置被分割。本实施方式的半导体器件12的制造方法能够使半导体器件12的出产率提高。
实施方式11.
参照图38，说明实施方式11的半导体器件12的制造方法。本实施方式的半导体器件12的制造方法具备与实施方式1的半导体器件12的制造方法相同的工序，但主要在以下方面不同。
本实施方式的多个切开起点部(多个第一槽65a-65g)至少在第一区域15侧的第一端部包括锥部。特定而言，多个切开起点部(多个第一槽65a-65g)的锥部可以从多个切开起点部(多个第一槽65a-65g)的第一区域15侧的第一端部延伸到多个切开起点部(多个第一槽65a-65g)的与第一区域15相反的一侧的第二端部。在俯视晶片11的主面11a时，锥部随着接近第一区域15而前端变细。
在第一方向(例如x方向)上，从多个切开起点部(多个第一槽65a-65g)的第二端部起到多个切开起点部(多个第一槽65a-65g)的第一端部为止，多个第一槽65a-65g的深度可以为恒定。在第一方向(例如x方向)上，随着从多个切开起点部(多个第一槽65a-65g)的第二端部接近多个切开起点部(多个第一槽65a-65g)的第一端部，多个第一槽65a-65g的深度可以逐渐变浅。多个第一槽65a-65g的锥部的锥度可以是锐角。第一槽65d的锥部的锥度、第一槽65b、65f的锥部的锥度及第一槽65a、65c、65e、65g的锥部的锥度彼此不同。也可以是，第一槽65b、65f的锥部的锥度彼此相同，且第一槽65a、65c、65e、65g的锥部的锥度彼此相同。
如图39所示，在本实施方式的变形例中，多个切开起点部(多个第一槽67a-67g)的锥部可以不延伸到多个切开起点部(多个第一槽67a-67g)的与第一区域15相反的一侧的第二端部。多个切开起点部(多个第一槽67a-67g)的锥部可以选择性地形成在多个切开起点部(多个第一槽67a-67g)的第一区域15侧的第一端部。在俯视晶片11的主面11a时，本实施方式的变形例的多个第一槽67a-67g具有比本实施方式的多个第一槽65a-65g大的开口面积。因此，在形成多个第一槽67a-67g的槽时，能够更容易地控制多个第一槽67a-67g的深度和多个切开起点部(多个第一槽67a-67g)处的晶片11的破裂容易度。
在第一方向(例如x方向)上，从多个切开起点部(多个第一槽67a-67g)的第二端部起到多个切开起点部(多个第一槽67a-67g)的第一端部为止，多个第一槽67a-67g的深度可以为恒定。也可以是，在第一方向(例如x方向)上，随着接近多个切开起点部(多个第一槽67a-67g)的第一端部，多个第一槽67a-67g的锥部处的深度逐渐变浅，且除去锥部之外的多个第一槽67a-67g的深度恒定。多个第一槽67a-67g的锥部的锥度可以是锐角。第一槽67d的锥部的锥度、第一槽67b、67f的锥部的锥度及第一槽67a、67c、67e、67g的锥部的锥度可以彼此相等，也可以彼此不同。也可以是，第一槽67b、67f的锥部的锥度彼此相同，且第一槽67a、67c、67e、67g的锥部的锥度彼此相同。
本实施方式的半导体器件12的制造方法除了实施方式1的半导体器件12的制造方法的效果之外，还可以得到以下效果。
多个切开起点部(65a-65g、67a-67g)至少在第一区域15侧的第一端部包括锥部。在俯视晶片11的主面11a时，锥部随着接近第一区域15而前端变细。因此，晶片11在锥部的前端最容易破裂。在以多个切开起点部(65a-65g、67a-67g)为起点切开晶片11时，能够提高切开的位置的精度。本实施方式的半导体器件12的制造方法能够使半导体器件12的出产率提高。
应当认为：本次公开的实施方式1-11及它们的变形例在所有方面均为例示，而非是限制性的。只要没有矛盾，就可以将本次公开的实施方式1-11及它们的变形例中的至少两个组合。本发明的范围并不由上述说明表示，而是由权利要求书示出，意图将与权利要求书等同的含义及范围内的所有变更都包括在内。
附图标记的说明
11晶片，11a主面，11b背面，12半导体器件，13活性区域，15第一区域，15a一方的端部，15b另一方的端部，16第二区域，17掩模，17a、17b、17c、17d、17e、17f、17g开口部，18填充构件，20a、20b、20c、20d、20e、20f、20g、40a、40b、40c、40d、40e、40f、40g、50a、50b、50c、50d、50e、50f、50g、60a、60b、60c、60d、60e、60f、60g、65a、65b、65c、65d、65e、65f、65g、67a、67b、67c、67d、67e、67f、67g、90a、90b、90c、90d、90e、90f、90g第一槽，21a、21b、21c、21d、21e、21f、21g、41a、41b、41c、41d、41e、41f、41g、51a、51b、51c、51d、51e、51f、51g、61a、91a、91b、91c、91d、91e、91f、91g第一宽度，22a、22b、22c、22d、22e、22f、22g、42a、42b、42c、42d、42e、42f、42g、52a、52b、52c、52d、52e、52f、52g、62a、92a、92b、92c、92d、92e、92f、92g第一深度，23a、23b、23c、23d、23e、23f、23g、43a、53a、53b、53c、53d、53e、53f、53g、63a、93a第一长度，24、34底部，25、25b刀片，25s、25t突出部，26粘合板，27盖板，28基台，29保持件，30a、30b、30c、30d、30e、30f、30g第二槽，71、72、73、74、75、76、77、81分割基准线，78切开线，79分割线。

Claims (12)

1.一种半导体器件的制造方法，其中，
所述半导体器件的制造方法具备在晶片的主面的第一区域形成多个半导体器件的工序，所述多个半导体器件沿着第一方向和与所述第一方向交叉的第二方向排列，
所述半导体器件的制造方法还具备在所述主面的与所述第一区域不同的第二区域形成多个切开起点部的工序，所述多个切开起点部沿着所述第二方向配置，所述多个切开起点部具有彼此不同的切开难度，形成所述多个切开起点部的工序包括：通过对所述第二区域的一部分进行刻蚀而形成多个第一槽，所述多个第一槽分别沿着所述第一方向延伸，
所述半导体器件的制造方法还具备从所述多个切开起点部中的、相对难以切开的切开起点部起按顺序以所述多个切开起点部为起点切开所述晶片的工序，
所述多个切开起点部是所述多个第一槽，
所述多个第一槽的第一深度及所述多个第一槽的第一长度中的至少一个彼此不同，所述第一深度是与所述主面垂直的第三方向上的所述多个第一槽的长度，所述第一长度是所述第一方向上的所述多个第一槽的长度，
切开所述晶片的工序包括：从所述多个第一槽中的、所述第一深度及所述第一长度的所述至少一个相对较小的第一槽起按顺序以所述多个第一槽为起点切开所述晶片。
2.一种半导体器件的制造方法，其中，
所述半导体器件的制造方法具备在晶片的主面的第一区域形成多个半导体器件的工序，所述多个半导体器件沿着第一方向和与所述第一方向交叉的第二方向排列，
所述半导体器件的制造方法还具备在所述主面的与所述第一区域不同的第二区域形成多个切开起点部的工序，所述多个切开起点部沿着所述第二方向配置，所述多个切开起点部具有彼此不同的切开难度，形成所述多个切开起点部的工序包括：通过对所述第二区域的一部分进行刻蚀而形成多个第一槽，所述多个第一槽分别沿着所述第一方向延伸，
所述半导体器件的制造方法还具备从所述多个切开起点部中的、相对难以切开的切开起点部起按顺序以所述多个切开起点部为起点切开所述晶片的工序，
所述多个切开起点部是至少一部分由填充构件填充的所述多个第一槽，
所述多个第一槽的第一深度及所述多个第一槽的第一长度中的至少一个彼此不同，所述第一深度是与所述主面垂直的第三方向上的所述多个第一槽的长度，所述第一长度是所述第一方向上的所述多个第一槽的长度，
形成所述多个切开起点部的工序还包括：将所述填充构件填充于所述多个第一槽的所述至少一部分，所述多个第一槽内的所述填充构件的第二深度及第二长度中的至少一个在所述多个切开起点部之间不同，所述第二深度是所述第三方向上的所述填充构件的长度，所述第二长度是所述第一方向上的所述填充构件的长度，
随着所述多个第一槽的所述第一深度及所述第一长度的所述至少一个变小，所述填充构件的所述第二深度及所述第二长度的所述至少一个增加。
3.根据权利要求1或2所述的半导体器件的制造方法，其中，
切开所述晶片的工序包括：在所述晶片的所述第二方向上的中央部切开所述晶片而得到两块分割后的所述晶片；以及进行一次以上的如下动作，即：在所述分割后的晶片的所述第二方向上的中央部将所述分割后的晶片切开。
4.根据权利要求1或2所述的半导体器件的制造方法，其中，
所述多个第一槽的所述第一深度及所述第一长度的所述至少一个在所述第二方向上逐渐变化。
5.根据权利要求1或2所述的半导体器件的制造方法，其中，
所述多个第一槽的所述第一深度及所述第一长度分别彼此不同。
6.一种半导体器件的制造方法，其中，
所述半导体器件的制造方法具备在晶片的主面的第一区域形成多个半导体器件的工序，所述多个半导体器件沿着第一方向和与所述第一方向交叉的第二方向排列，
所述半导体器件的制造方法还具备在所述主面的与所述第一区域不同的第二区域形成多个切开起点部的工序，所述多个切开起点部沿着所述第二方向配置，所述多个切开起点部具有彼此不同的切开难度，形成所述多个切开起点部的工序包括：通过对所述第二区域的一部分进行刻蚀而形成多个第一槽，所述多个第一槽分别沿着所述第一方向延伸，
所述半导体器件的制造方法还具备从所述多个切开起点部中的、相对难以切开的切开起点部起按顺序以所述多个切开起点部为起点切开所述晶片的工序，
所述多个切开起点部是至少一部分由填充构件填充的所述多个第一槽，
形成所述多个切开起点部的工序还包括：将所述填充构件填充于所述多个第一槽的所述至少一部分，所述多个第一槽内的所述填充构件的第二深度及第二长度中的至少一个在所述切开起点部之间不同，所述第二深度是与所述主面垂直的第三方向上的所述填充构件的长度，所述第二长度是所述第一方向上的所述填充构件的长度，
切开所述晶片的工序还包括：从所述填充构件的所述第二深度及所述第二长度的所述至少一个相对较大的切开起点部起按顺序以所述多个切开起点部为起点切开所述晶片。
7.根据权利要求1、2、6中任一项所述的半导体器件的制造方法，其中，
在与所述第一方向正交的截面中，所述多个第一槽分别包括具有V字形的底部。
8.根据权利要求1、2、6中任一项所述的半导体器件的制造方法，其中，
所述多个切开起点部在所述第一方向上配置在所述第一区域的一侧和另一侧，
配置在所述第一区域的所述一侧的所述多个第一槽和配置在所述第一区域的所述另一侧的所述多个第一槽沿着所述第一方向配置。
9.根据权利要求1、2、6中任一项所述的半导体器件的制造方法，其中，
所述多个第一槽在所述第一方向上配置在所述第一区域的一侧和另一侧，
所述多个第一槽在所述第二方向上交替地配置在所述一侧和所述另一侧。
10.根据权利要求1、2、6中任一项所述的半导体器件的制造方法，其中，
所述半导体器件的制造方法具备在所述第一区域形成多个第二槽的工序，所述多个第二槽沿着所述第二方向配置，所述多个第二槽分别沿着所述第一方向延伸，所述多个第一槽和所述多个第二槽沿着所述第一方向配置。
11.根据权利要求1、2、6中任一项所述的半导体器件的制造方法，其中，
所述多个切开起点部至少在所述第一区域侧的端部包括锥部，
在俯视所述晶片的所述主面时，所述锥部随着接近所述第一区域而前端变细。
12.根据权利要求1、2、6中任一项所述的半导体器件的制造方法，其中，
所述多个半导体器件中的每一个是半导体激光器。
CN201880025305.4A 2017-04-24 2018-04-10 半导体器件的制造方法 Active CN110546832B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-085398 2017-04-24
JP2017085398 2017-04-24
PCT/JP2018/015058 WO2018198753A1 (ja) 2017-04-24 2018-04-10 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
CN110546832A CN110546832A (zh) 2019-12-06
CN110546832B true CN110546832B (zh) 2021-09-10

Family

ID=63918301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880025305.4A Active CN110546832B (zh) 2017-04-24 2018-04-10 半导体器件的制造方法

Country Status (4)

Country Link
US (1) US11244862B2 (zh)
JP (1) JP6869335B2 (zh)
CN (1) CN110546832B (zh)
WO (1) WO2018198753A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930559B2 (en) * 2017-04-12 2021-02-23 Mitsubishi Electric Corporation Method for manufacturing semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251267A (ja) 1998-02-27 1999-09-17 Victor Co Of Japan Ltd 半導体レ−ザ基板の劈開方法
JPH11274653A (ja) 1998-03-25 1999-10-08 Victor Co Of Japan Ltd 半導体レ−ザ基板の劈開方法
JP2003258351A (ja) 2002-02-28 2003-09-12 Mitsubishi Electric Corp 半導体レーザ装置および半導体レーザ装置の製造方法
JP4515790B2 (ja) * 2004-03-08 2010-08-04 株式会社東芝 半導体装置の製造方法及びその製造装置
KR101314618B1 (ko) * 2007-04-09 2013-10-07 엘지전자 주식회사 반도체 웨이퍼 및 그 절단방법
JP5197219B2 (ja) * 2007-11-22 2013-05-15 パナソニック株式会社 半導体装置およびその製造方法
US9356422B2 (en) * 2014-02-26 2016-05-31 Applied Optoelectronics, Inc. Scribe etch process for semiconductor laser chip manufacturing
JP5780351B1 (ja) * 2014-11-06 2015-09-16 富士ゼロックス株式会社 半導体片の製造方法
JP6430009B2 (ja) 2015-07-07 2018-11-28 三菱電機株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
US11244862B2 (en) 2022-02-08
US20200111709A1 (en) 2020-04-09
JPWO2018198753A1 (ja) 2019-12-12
WO2018198753A1 (ja) 2018-11-01
CN110546832A (zh) 2019-12-06
JP6869335B2 (ja) 2021-05-12

Similar Documents

Publication Publication Date Title
US8563343B2 (en) Method of manufacturing laser diode device
WO2015002051A1 (ja) 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
US7718454B2 (en) Method for manufacturing a semiconductor laser
CN110546832B (zh) 半导体器件的制造方法
CN107611770B (zh) 半导体激光元件
KR20080035422A (ko) 질화갈륨 웨이퍼
JP2018117015A (ja) 窒化物半導体レーザ素子およびその製造方法
JP4872753B2 (ja) 窒化物ｌｅｄ素子の製造方法
JP5686219B2 (ja) 切削部材の先端形状の設計方法および半導体片の製造方法
KR19980070942A (ko) 반도체소자 제조방법
US20180145206A1 (en) Method of manufacturing semiconductor device
US20130023077A1 (en) Method for manufacturing semiconductor optical device and semiconductor optical device
JP2003086900A (ja) 半導体レーザ装置、半導体レーザ装置の製造方法
JPS5914914B2 (ja) 半導体レ−ザの製造方法
JPS61171136A (ja) 半導体結晶のメサエツチング方法
US11967797B2 (en) Puncture forming method, sample separating method, semiconductor element manufacturing method, semiconductor laser element manufacturing method, and semiconductor laser element
JP2006286785A (ja) 半導体発光素子およびその製造方法
US20170264073A1 (en) Method of producing a laser chip
JP2002064236A (ja) 結晶性基板の劈開方法
CN115332944B (zh) 一种半导体激光器制备方法
JP2005005649A (ja) ＧａＮ系半導体光装置の製造方法
CN220732002U (zh) 激光器晶圆结构及激光器
JP6047874B2 (ja) 半導体装置の製造方法
CN1545732A (zh) 用于显微机械加工晶体材料的蚀刻工艺和由此制造的装置
JPS6249998B2 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant