KR20080035422A - 질화갈륨 웨이퍼 - Google Patents

질화갈륨 웨이퍼 Download PDF

Info

Publication number
KR20080035422A
KR20080035422A KR1020067021612A KR20067021612A KR20080035422A KR 20080035422 A KR20080035422 A KR 20080035422A KR 1020067021612 A KR1020067021612 A KR 1020067021612A KR 20067021612 A KR20067021612 A KR 20067021612A KR 20080035422 A KR20080035422 A KR 20080035422A
Authority
KR
South Korea
Prior art keywords
gallium nitride
nitride wafer
region
wafer
axis
Prior art date
Application number
KR1020067021612A
Other languages
English (en)
Inventor
마사히로 나카야마
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005211749A external-priority patent/JP2006137661A/ja
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20080035422A publication Critical patent/KR20080035422A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

질화갈륨 웨이퍼(11)는 실질적인 원형을 갖는다. 질화갈륨 웨이퍼(11)는 복수의 스트라이프 영역(13)과, 복수의 단결정 영역(15)과, 시인 가능한 마크(17)를 포함한다. 각 스트라이프 영역(13)은 <11-20>축의 방향을 나타내고 있고 소정의 축 방향으로 연장되어 있다. 각 스트라이프 영역(13)은 단결정 영역(15) 사이에 끼워져 있다. 마크(17)는 이 질화갈륨 웨이퍼(11)의 표면(11a) 및 이면(11b) 중 적어도 어느 한쪽에 형성되어 있고, 시인 가능한 크기 및 형상을 갖는다. 스트라이프 영역(13)의 전위 밀도는 단결정 영역(15)의 전위 밀도보다 크고, 스트라이프 영역(13)의 결정 방위는 단결정 영역(15)의 결정 방위와 다르다.

Description

질화갈륨 웨이퍼{GALLIUM NITRIDE WAFER}
본 발명은 질화갈륨 웨이퍼에 관한 것이다.
특허 문헌 1(일본 특허 공개 평성 제10-135164호 공보)에서는, 실리콘 반도체 잉곳을 절단하여 반도체 웨이퍼를 제조하는 방법이 기재되어 있다. 그 방법은 이하와 같은 것이다. 절단된 실리콘 웨이퍼의 절단면을 평탄화한다. 평탄화된 실리콘 웨이퍼를 알칼리 에칭한다. 에칭된 실리콘 웨이퍼의 표면을 경면으로 하는 동시에, 표리(表裏)를 식별할 수 있는 요철이 이면에 남도록 이 이면을 양면 연마 장치에 의해 연마한다. 양면 연마된 실리콘 웨이퍼를 세정한다. 이 반도체 웨이퍼의 제조 방법에 따르면, 균일한 두께로 이면이 표면에 영향을 주는 일 없이, 이 이면이 표리를 식별할 수 있는 요철을 갖는 실리콘 웨이퍼를 효율적으로 제조할 수 있다.
특허 문헌 2(일본 특허 공개 제2001-167993호 공보)에는 GaAs, InP, InSb, InAs 또는 GaP 반도체로 이루어지고 표리를 식별 가능한 반도체 웨이퍼가 기재되어 있다. 외주부에 노치(notch)가 형성된 노치 형성 반도체 웨이퍼의 한쪽 면의 외주부의 모따기부의 표면 거칠기는 노치의 모따기부의 표면 거칠기와 다르다. 다른 쪽 면의 외주부의 모따기부의 표면 거칠기는 노치의 모따기부의 표면 거칠기와 같다. 이 때문에, 광을 조사하면, 화합물 웨이퍼의 한쪽 면측의 외주부의 모따기부와 노 치의 모따기부의 광택이 다르고, 다른 쪽 면측의 외주부의 모따기부와 노치의 모따기부의 광택이 같아지기 때문에, 육안으로 표리의 식별이 가능해진다.
특허 문헌 3(일본 특허 공개 제2002-15966호 공보)에는 GaAs, InP, InSb, InAs 또는 GaP 반도체로 이루어지고 표리 식별을 정확히 행할 수 있는 반도체 웨이퍼가 기재되어 있다. 결정 방위를 식별하기 위해서 표리 양면에서 모따기된 노치를 외주의 일부에 갖는 원반 형상의 반도체 웨이퍼에 있어서, 이 노치를 표면(表面)과 이면(裏面)에서 경사 각도가 다르게 형성한다.
특허 문헌 4(일본 특허 공개 제2002-222746호 공보)에는 면 방위 등의 판별이 용이한 질화물 반도체 웨이퍼가 기재되어 있다. GaN 기판은 (0001)면의 주요면을 갖고 있고, <1-100> 등가 방향을 판별하는 배향판을 갖는다.
[특허 문헌 1] 일본 특허 공개 평성 제10-135164호 공보
[특허 문헌 2] 일본 특허 공개 제2001-167993호 공보
[특허 문헌 3] 일본 특허 공개 제2002-15966호 공보
[특허 문헌 4] 일본 특허 공개 제2002-222746호 공보
특허 문헌 1에서는 실리콘 기판의 표리면의 요철을 바꾸어 표리면을 식별하고 있다. 그러나, 질화갈륨은 가시광에 투명하기 때문에, 질화갈륨 웨이퍼의 표면에서 관찰했을 경우, 표면에서의 반사광과 이면에서의 반사광 양쪽이 관측된다. 고로, 가령 표면의 거칠기가 작고 경면 상태라도 이면의 거칠기가 크고 간유리 상태라면, 이면으로부터의 반사광도 관측된다. 따라서, 단순히 표면과 이면의 거칠기에 차를 갖게 하는 것만으로는 반드시 용이하게 표리면을 식별할 수 있다고는 할 수 없다.
특허 문헌 2 및 특허 문헌 3에서는, 반도체 웨이퍼의 표리를 식별 가능하게 하고 있는 것은 GaAs, InP, InSb, InAs 또는 GaP 반도체로 형성된 웨이퍼로서, 이들 반도체와는 달리 질화갈륨은 가시광에 대하여 투명하며, 이들 반도체의 결정 대칭성은 질화갈륨의 결정 대칭성과 다르다.
문헌 4에서는, 원형 웨이퍼의 표리를 식별하기 위해서, 레이저 마킹에 의한 방법이 기재되어 있다. 레이저 마킹에 의해 형성된 문자열을 벽개선(劈開線)에 평행해지도록 각인하여 벽개면을 식별하는 것이 기재되어 있다. 그러나, 길이가 짧은 문자열을 이용하여 벽개면을 식별하는 것은 용이하지 않고, 또한, 문자열의 평행도가 규정되어 있어야만 한다. 이 상태에서는, 이 원형 웨이퍼 상에 반도체 레이저를 작성하는 경우에, 노광하는 패턴 정밀도에 문제가 남는다. 또한, 특허 문헌 4에서는, 원형 웨이퍼의 표리를 식별하기 위해서, 비대칭 절결(切缺)을 벽개면에 형성하고 있지만, 절결 작업을 행하는 경우에 충분히 주의하지 않으면 벽개면을 따라 크랙을 발생시킬 우려가 있다.
본 발명은 상기한 사항을 감안하여 행해진 것으로서, 질화갈륨 웨이퍼의 표면 및 이면을 식별할 수 있는 질화갈륨 웨이퍼를 제공하는 것을 목적으로 하고 있다.
본 발명의 일측면은 질화갈륨 웨이퍼에 관한 것이다. 이 질화갈륨 웨이퍼는 실질적인 원형을 갖는 질화갈륨 웨이퍼로서, (a) <11-20>축 및 <1-100>축 중 어느 한쪽 결정축의 방향을 나타내고 있고 소정의 축 방향으로 연장되어 있는 복수의 스트라이프 영역과, (b) 이 스트라이프 영역에 의해 서로 이격된 복수의 단결정 영역과, (c) 이 질화갈륨 웨이퍼의 표면 및 이면 중 적어도 어느 한쪽에 형성된 시인(視認) 가능한 마크를 포함하고 있고, 상기 스트라이프 영역 및 상기 단결정 영역은 이 질화갈륨 웨이퍼의 표면에 드러나 있으며, 상기 스트라이프 영역의 전위 밀도는 상기 단결정 영역의 전위 밀도보다 크고, 상기 스트라이프 영역의 결정 방위는 상기 단결정 영역의 결정 방위와 다르다.
이 질화갈륨 웨이퍼에 따르면, 스트라이프 영역을 이용하여 웨이퍼의 결정축의 방향을 식별할 수 있는 동시에, 마크에 의해 웨이퍼의 표리를 식별할 수 있다.
본 발명의 질화갈륨 웨이퍼에서는, 상기 스트라이프의 방향은 <11-20>축 및 <1-100>축 중 어느 한쪽 결정축과 0.1° 이내의 각도를 이루는 것이 바람직하다. 이 질화갈륨 웨이퍼에서는, 스트라이프 영역에 관련되어 웨이퍼 상에 반도체 디바이스의 위치맞춤을 행함으로써, 이 반도체 디바이스의 방향을 높은 정밀도로 벽개면에 관련되게 할 수 있다.
본 발명의 질화갈륨 웨이퍼에서는, 상기 스트라이프의 방향은 <11-20>축 및 <1-100>축 중 어느 한쪽 결정축과 0.03° 이내의 각도를 이루는 것이 바람직하다. 이 질화갈륨 웨이퍼에서는, 이 질화갈륨 웨이퍼의 제작에 있어서, 스트라이프 영역을 매우 높은 정밀도로 소정의 결정축에 맞추어 방향을 정할 수 있다.
본 발명의 질화갈륨 웨이퍼에서는, 상기 마크는 이 질화갈륨 웨이퍼의 이면 (000-1)면에 형성되어 있는 것이 바람직하다. 이 질화갈륨 웨이퍼에서는, 반도체 디바이스가 제작되는 표면에 마크를 위한 영역을 필요로 하지 않는다. 또한, 본 발명의 질화갈륨 웨이퍼에서는, 상기 마크는 이 질화갈륨 웨이퍼의 표면 (0001)면에 형성되어 있는 것이 바람직하다.
본 발명의 질화갈륨 웨이퍼에서는, 이 질화갈륨 웨이퍼의 상기 표면은 소정의 결정축에 대하여 소정 오프각에 의해 경사져 있고, 상기 마크는 상기 표면이 상기 소정의 결정축에 대하여 경사져 있는 방향을 특정할 수 있는 위치에 형성되어 있는 것이 바람직하다.
이 질화갈륨 웨이퍼에 따르면, 표면 및 이면 중 어느 한쪽에 형성된 시인(視認) 가능한 마크를 이용하여 오프각이 형성된 기판의 오프각이 취해진 방향을 판별할 수 있다.
본 발명의 질화갈륨 웨이퍼에서는, 상기 마크는 레이저광의 조사에 의해 형성되어 있는 것이 바람직하다. 이 질화갈륨 웨이퍼에서는, 시인 가능한 마크를 레이저광을 이용하여 용이하게 붙일 수 있다.
본 발명의 다른 측면은 질화갈륨 웨이퍼에 관한 것이다. 질화갈륨 웨이퍼는 원호형의 가장자리를 갖는 질화갈륨 웨이퍼로서, (a) <11-20>축 및 <1-100>축 중 어느 한쪽 결정축의 방향을 나타내고 있고 소정의 축 방향으로 연장되어 있는 복수의 스트라이프 영역과, (b) 이 스트라이프 영역에 의해 서로 분리된 복수의 단결정 영역과, (c) 이 질화갈륨 웨이퍼의 가장자리에 형성된 절결을 구비하고 있고, 상기 스트라이프 영역 및 상기 단결정 영역은 이 질화갈륨 웨이퍼의 표면에 드러나 있으며, 상기 스트라이프 영역의 전위 밀도는 상기 단결정 영역의 전위 밀도보다 크고, 상기 스트라이프 영역의 결정 방위는 상기 단결정 영역의 결정 방위와 다르며, 상기 절결은 상기 스트라이프 영역과 실질적으로 평행하게 또는 실질적으로 직각으로 신장되어 있고 이 질화갈륨 웨이퍼의 중심을 통과하는 제1 기준 직선으로부터 +10° 이상 +80° 이하 및 -10° 이하 -80° 이상의 중심각의 범위 내 중 어느 하나의 상기 가장자리에 위치하고 있다.
이 질화갈륨 웨이퍼에 따르면, 스트라이프 영역에 의해 웨이퍼의 결정축의 방향을 식별할 수 있는 동시에, 절결에 의해 웨이퍼의 표리를 식별할 수 있다.
본 발명의 질화갈륨 웨이퍼에서는, 상기 절결은 노치 형상을 갖는 것이 바람직하다. 이 질화갈륨 웨이퍼에서는, 벽개 방향에서 어긋난 방향으로 노치가 형성되기 때문에, 노치의 존재에 기인하여 질화갈륨 웨이퍼를 파손시킬 가능성이 작다.
본 발명의 질화갈륨 웨이퍼에서는, 상기 절결은 상기 제1 기준 직선에 교차하는 제2 기준 직선을 따라 신장되는 배향판인 것이 바람직하다. 이 질화갈륨 웨이퍼에서는, 벽개 방향에서 어긋난 방향으로 배향판이 설치되기 때문에, 배향판의 존재에 기인하여 질화갈륨 웨이퍼를 파손시킬 가능성이 작다.
본 발명의 질화갈륨 웨이퍼에서는, 상기 배향판의 길이는 5 ㎜ 이상인 것이 바람직하다. 인치 사이즈의 웨이퍼에 있어서, 이 배향판을 시인할 수 있다.
본 발명의 상기한 목적 및 다른 목적, 특징 및 이점은 첨부 도면을 참조하여 진행되는 본 발명의 적합한 실시 형태의 이하의 상세한 기술로부터 보다 용이하게 밝혀진다.
도 1A는 본 발명의 실시 형태에 있어서 질화갈륨 웨이퍼를 도시한 도면.
도 1B는 본 발명의 실시 형태에 따른 질화갈륨 웨이퍼를 도시한 도면.
도 2A는 도 1A에 도시된 I-I선을 따라 취해진 단면을 도시한 도면.
도 2B 및 도 2C는 각각 웨이퍼의 표면 및 이면에 형성된 마크를 도시한 도면.
도 3은 스트라이프 영역과 소정의 결정축이 이루는 각도의 관계를 도시한 도면.
도 4A는 제2 실시 형태에 따른 질화갈륨 웨이퍼를 도시한 도면.
도 4B는 도 4A에 그려진 점선의 원 내의 영역을 확대한 것으로서 절결의 일례를 도시한 도면.
도 5A는 제3 실시 형태에 따른 질화갈륨 웨이퍼를 도시한 도면.
도 5B는 도 4A에 그려진 점선의 원 내의 영역을 확대한 것으로서 절결의 다른 예를 도시한 도면.
도 6A는 제4 실시 형태에 따른 질화갈륨 웨이퍼를 도시한 도면.
도 6B는 도 6A에 도시된 II-II선을 따라 취한 단면을 도시한 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
11, 21, 31, 41, 51 : 질화갈륨 웨이퍼
13, 23, 33, 43, 53 : 스트라이프 영역
15, 25, 35, 45, 55 : 단결정 영역
17, 27 : 시인 가능한 마크
11a, 21a, 31a, 51a : 질화갈륨 웨이퍼의 표면
11b, 21b, 31b, 51b : 질화갈륨 웨이퍼의 이면
37, 47 : 절결
Ref1, Ref2, Ref3 : 참조 직선
O : 갈륨 웨이퍼의 중심
Angle1∼Angle4 : 각도 영역
41c : 원호형의 가장자리
AngleOFF : 오프각
본 발명의 지견은 예시로서 도시된 첨부 도면을 참조하여 이하의 상세한 기술을 고려함으로써 용이하게 이해할 수 있다. 계속해서, 첨부 도면을 참조하면서, 본 발명에 따른 질화갈륨 웨이퍼의 실시 형태를 설명한다. 가능한 경우에는, 동일한 부분에는 동일한 부호를 붙인다.
(제1 실시 형태)
도 1A는 본 발명의 실시 형태에 있어서 질화갈륨 웨이퍼를 나타낸다. 도 2A는 도 1A에 도시된 I-I선을 따라 취해진 단면을 나타낸다. 도 2B 및 도 2C는 각각 웨이퍼의 표면 및 이면에 형성된 마크를 나타낸다. 이 질화갈륨 웨이퍼(11)는 실질적인 원형을 갖는다. 질화갈륨 웨이퍼(11)는 복수의 스트라이프 영역(13)과, 복수의 단결정 영역(15)과, 시인 가능한 마크(17)를 포함한다. 각 스트라이프 영역(13) 은 <11-20>축의 방향을 나타내고 있고 소정의 축 방향으로 연장되어 있다. 각 단결정 영역(15)은 이 스트라이프 영역(13)에 의해 서로 간격을 두고 배치되어 있다. 각 스트라이프 영역(13)은 단결정 영역(15) 사이에 끼워져 있고, 질화갈륨 웨이퍼(11)는 복수의 스트라이프 영역(13) 및 복수의 단결정 영역(15)으로 이루어져 자립 가능한 형상을 이룬다. 도 2B 및 도 2C에 도시된 바와 같이, 마크(17)는 이 질화갈륨 웨이퍼(11)의 표면(11a) 및 이면(11b) 중 적어도 어느 한쪽에 형성되어 있고, 시인 가능한 크기 및 형상을 갖는다.
도 1B는 본 발명의 실시 형태에 따른 질화갈륨 웨이퍼를 나타낸다. 도 1B를 참조하면, 이 질화갈륨 웨이퍼(21)는 실질적인 원형을 갖는다. 질화갈륨 웨이퍼(21)는 복수의 스트라이프 영역(23)과, 복수의 단결정 영역(25)과, 시인 가능한 마크(27)를 포함한다. 각 스트라이프 영역(23)은 <1-100>축 방향을 나타내고 있고 소정의 축 방향으로 연장되어 있다. 질화갈륨 웨이퍼(11)와 같이 질화갈륨 웨이퍼(21)에서도 각 단결정 영역(25)은 이 스트라이프 영역(23)에 의해 서로 간격을 두고 배치되어 있다. 마크(27)는 이 질화갈륨 웨이퍼의 표면 및 이면 중 적어도 어느 한쪽에 형성되어 있다.
도 2A에 도시된 바와 같이, 스트라이프 영역(13) 및 단결정 영역(15)은 질화갈륨 웨이퍼(11)의 표면(11a) 및 이면(11b)에 드러나 있다. 스트라이프 영역(13)의 전위 밀도는 단결정 영역(15)의 전위 밀도보다 크고, 스트라이프 영역(13)의 결정 방위는 단결정 영역(15)의 결정 방위와 다르다. 예컨대, (0001)면을 갖는 질화갈륨 웨이퍼에서는, 질화갈륨 웨이퍼(11)의 표면은 스트라이프 영역(13) 및 단결정 영 역(15)에 대응하는 질소(N)면 및 갈륨(Ga)면으로 이루어진다. 질화갈륨 웨이퍼(11)의 표면에 있어서, 스트라이프 영역(13)의 폭은 예컨대 10∼50 ㎛ 정도이며, 단결정 영역(15)의 폭은 예컨대 300∼600 ㎛ 정도이다. 스트라이프 영역(13) 및 단결정 영역(15)은 교대로 배치되어 있다.
이 질화갈륨 웨이퍼[11(21)]에 따르면, 스트라이프 영역[13(23)]에 의해 웨이퍼의 결정축의 방향을 식별할 수 있는 동시에 마크[17(27)]에 의해 웨이퍼[11(21)]의 표리를 식별할 수 있다. 스트라이프 영역[13(23)]을 이용하여 반도체 디바이스를 소정의 결정축에 맞추어 웨이퍼 상에 제작할 수 있고, 또한 웨이퍼 상에 형성된 반도체 디바이스를 벽개를 이용하여 복수의 반도체 칩으로 분리할 수 있다. 예컨대, 반도체 레이저 등의 발광 소자로서는, 스트라이프 영역[13(23)]의 방향에 맞추어 단결정 영역[15(25)] 상에 활성 영역을 설치하는 동시에, 이 벽개에 의해 활성 영역에 대하여 정확히 방향이 정해진 단부면이 형성된다.
상기한 질화갈륨 웨이퍼는 예컨대 다음과 같이 제작된다. 질화갈륨 후막(厚膜)의 형성에 앞서 소정의 패턴(예컨대, 스트라이프형 패턴)을 갖는 마스크를 원하는 사이즈(예컨대, 2인치)의 GaAs 기판 상에 형성한다. 이 기판 상에 HVPE법에 의해 질화갈륨 후막을 퇴적한다. 질화갈륨 후막으로부터 1개 또는 복수의 질화갈륨 웨이퍼를 슬라이스하여 제작한다.
도 3은 스트라이프 영역과 소정의 결정축이 이루는 각도의 관계를 나타내는 도면이다. 계속되는 설명은 질화갈륨 웨이퍼(11)를 참조하면서 진행되지만, 이 설명은 스트라이프 영역(13)이 신장되는 방향에 관한 기술을 제외하고 질화갈륨 웨이 퍼(21)에도 마찬가지로 적합하다. 또한, 질화갈륨 웨이퍼(11)는 스트라이프 영역(13)이 <11-20>축(또는 <1-100>축)의 방향을 나타내는 기준선 Aref와 0.1° 이내의 각도 ALPHA를 이루는 축(Ax1, Ax2)을 따라 연장되어 있도록 제작된다. 이 질화갈륨 웨이퍼(11)에서는, 스트라이프 영역의 연장 방향에 관련되게 웨이퍼 상에 반도체 디바이스의 위치맞춤을 행함으로써, 반도체 디바이스를 벽개면의 방향으로 높은 정밀도로 관련되게 할 수 있다. 또한, 질화갈륨 웨이퍼(11)의 표면에 드러난 스트라이프 영역은 실질적으로 평행하게 배열되어 있기 때문에, 축 Ax1[어떤 스트라이프 영역(13)이 신장되는 축]이 기준선 Aref와 교차하는 각도도 축 Ax2[다른 스트라이프 영역(13)이 신장되는 축]가 기준선 Aref와 교차하는 각도도 모두 0.1° 이내이다. 또한, 상기한 각도 ALPHA가 0.03° 이내가 되도록 질화갈륨 웨이퍼(11)를 제작할 수 있고, 스트라이프 영역(11)을 매우 높은 정밀도로 방향을 정할 수 있다.
마크(17)는 도 2B에 도시된 바와 같이 질화갈륨 웨이퍼(11)의 표면(11a)에 형성할 수 있다. 또한, 마크(17)는 도 2C에 도시된 바와 같이, 질화갈륨 웨이퍼(11)의 이면(11b)에 형성되어 있는 것이 바람직하다. 이 질화갈륨 웨이퍼(11)에서는, 반도체 디바이스가 제작되는 표면에 마크를 위한 영역을 필요로 하지 않는다. 마크(17)는 레이저광의 조사에 의해 형성되는 것이 바람직하다. 가시광에 대하여 투명한 질화갈륨 웨이퍼에도 레이저광을 이용하여 시인 가능한 마크를 용이하게 붙일 수 있다.
(실시예 1)
레이저 마킹은 탄산 가스 레이저를 이용하여 행해진다. 170 와트 피크 파워, 조사 시간 100 μsec의 레이저 펄스(1펄스당 파워 17 mJ)를 이용하여 웨이퍼 상에 도트를 형성한다. 약 110 ㎛φ 직경의 복수의 도트 열로 이루어진 마크에 의해 로트 번호라는 기호 열을 각인할 수 있다. 로트 번호는 복수의 문자로 구성되고, 어떠한 축에 대해서도 축 대칭성을 나타내지 않기 때문에, 가시광에 대하여 투명한 질화갈륨 웨이퍼라도, 이 마크가 웨이퍼의 표리 중 어디에 형성되었는지를 구별할 수 있다.
이상 설명한 바와 같이, 제1 실시 형태에 따르면, 가시광에 투명한 질화갈륨 웨이퍼의 표리를 식별 가능한 질화갈륨 웨이퍼가 제공된다.
(제2 실시 형태)
도 4A는 제2 실시 형태에 따른 질화갈륨 웨이퍼를 나타낸다. 이 질화갈륨 웨이퍼(31)는 원호형의 가장자리를 갖는다. 질화갈륨 웨이퍼(31)는 복수의 스트라이프 영역(33)과, 복수의 단결정 영역(35)과, 시인 가능한 절결(37)을 포함한다. 각 스트라이프 영역(33)은 <11-20>축의 방향을 나타내고 있고 소정의 축 방향으로 연장되어 있다. 각 스트라이프 영역(33)은 단결정 영역(35) 사이에 끼워져 있다. 스트라이프 영역(33) 및 단결정 영역(35)은 질화갈륨 웨이퍼(31)의 표면(31a) 및 이면(31b)에 드러나 있다. 도면을 참조하여 설명을 하지 않지만, 본 실시 형태에 있어서의 설명은 각 스트라이프 영역이 <1-100>축 방향을 나타내고 있고 소정의 축 방향으로 연장되어 있는 질화갈륨 웨이퍼에도 적합하다.
도 4A를 참조하면, 기준 직선(Ref1, Ref2)은 스트라이프 영역(33)과 실질적 으로 평행하게 또는 실질적으로 직각으로 신장되어 있고 이 질화갈륨 웨이퍼(31)의 중심(O)을 통과하고 있다. 절결(37)은 기준 직선(Ref1) 또는 기준 직선(Ref2)으로부터 +10° 이상 +80° 이하 및 -10° 이하 -80° 이상의 중심각의 범위 내 중 어느 하나의 가장자리(31c)에 형성되어 있다. 즉, 절결(37)은 도 4A에 도시된 영역 Angle1∼Angle4 중 어느 하나의 범위에 위치하고 있다. 시계 방향의 방향을 양의 방향이라 규정할 때, 절결(37)은 하기 범위 중 어느 하나에 형성된다.
Angle1: 10°∼80°
Angle2: -10°∼-80°
Angle3: 10°∼80°
Angle4: -10°∼-80°
본 실시예에서는 절결(37)은 영역 Angle1에 형성되어 있다.
이 질화갈륨 웨이퍼(31)에 따르면, 스트라이프 영역(33)에 의해 웨이퍼(31)의 결정축의 방향을 식별할 수 있는 동시에, 절결(37)에 의해 웨이퍼의 표리를 식별할 수 있다.
도 4B는 도 4A에 그려진 점선의 원 내의 영역을 확대한 것으로서 절결의 일례를 도시한 도면이다. 하나의 실시예에서는, 도 4B에 도시된 바와 같이, 절결(37)은 노치 형상을 갖는 것이 바람직하다. 노치(NOTCH)는 웨이퍼의 표면(41a) 및 이면(41b)에도 나타난다. 이 질화갈륨 웨이퍼(31)에서는, 벽개 방향에서 어긋난 방향으로 노치(NOTCH)가 형성되기 때문에, 노치(NOTCH)를 제작할 때에 질화갈륨 웨이퍼(31)가 파손될 가능성이 작다. 이러한 노치는 예컨대 지석(砥石)을 이용하여 형 성된다. 노치 가공의 일례에서는, 지석 원주 속도(선단 속도)가 1500 m/분이며, 지석 #2000을 이용한다. 노치 각도(V)는 90°이고, 노치의 깊이(D)는 1 ㎜이며, 노치의 홈의 바닥(37a)의 곡률 반경은 1 ㎜이고, 노치의 홈과 원호 사이의 접속부(37b, 37c)는 곡률 반경 0.3 ㎜의 곡면이다.
이상 설명한 바와 같이, 제2 실시 형태에 따르면, 가시광에 투명한 질화갈륨 웨이퍼의 표리를 식별 가능한 질화갈륨 웨이퍼가 제공된다.
(제3 실시 형태)
도 5A는 제3 실시 형태에 따른 질화갈륨 웨이퍼를 나타낸다. 도 5B는 도 5A에 그려진 점선의 원 내의 영역을 확대한 것으로서 절결의 다른 예를 도시한 도면이다. 질화갈륨 웨이퍼(41)는 절결의 형상을 제외하고 질화갈륨 웨이퍼(31)와 같은 구조를 갖고 있으며, 질화갈륨 웨이퍼(41)는 원호형의 가장자리(41c)와, 복수의 스트라이프 영역(43)과, 복수의 단결정 영역(45)과, 시인 가능한 절결(47)을 포함한다. 일 실시예에서는, 도 5B에 도시된 바와 같이, 절결(47)은 제1 및 제2 기준 직선(Ref1, Ref2)에 교차하는 제3 기준 직선(Ref3)을 따라 신장되는 배향판(OF)인 것이 바람직하다. 배향판(OF)은 웨이퍼의 표면(41a) 및 이면(41b)에도 나타난다. 이 질화갈륨 웨이퍼에서는, 벽개 방향에서 어긋난 방향으로 배향판이 설치되기 때문에, 배향판을 제작할 때에 질화갈륨 웨이퍼가 파손될 가능성이 작다. 또한, 배향판(OF)의 길이(LOF)는 5 ㎜ 이상인 것이 바람직하고, 인치 사이즈의 웨이퍼에 있어서 이 배향판을 시인할 수 있다.
이상 설명한 바와 같이, 제3 실시 형태에 따르면, 가시광에 투명한 질화갈륨 웨이퍼의 표리를 식별 가능한 질화갈륨 웨이퍼가 제공된다.
(제4 실시 형태)
도 6A는 제4 실시 형태에 따른 질화갈륨 웨이퍼를 도시한 도면이다. 도 6B는 도 6A에 도시된 II-II선을 따라 취한 단면을 도시한 도면이다. 이 질화갈륨 웨이퍼(51)는 실질적인 원형을 갖는다. 질화갈륨 웨이퍼(51)는 복수의 스트라이프 영역(53)과, 복수의 단결정 영역(55)과, 시인 가능한 마크(57)를 포함한다. 각 스트라이프 영역(53)은 <11-20>축의 방향을 나타내고 있고 소정의 축 방향으로 연장되어 있다. 각 단결정 영역(55)은 이 스트라이프 영역(53)에 의해 사로 간격을 두고 배치되어 있다. 각 스트라이프 영역(53)은 단결정 영역(55) 사이에 끼워져 있고, 질화갈륨 웨이퍼(51)는 복수의 스트라이프 영역(53) 및 복수의 단결정 영역(55)으로 이루어져 자립 가능한 형상을 이룬다. 마크(57)는 이 질화갈륨 웨이퍼(51)의 표면(51a) 및 이면(51b) 중 적어도 어느 한쪽에 형성되어 있고, 시인 가능한 크기 및 형상을 갖는다.
축(COFF)은 질화갈륨 웨이퍼(51) 표면(51a)의 법선 방향을 나타낸 축이다. 축(COFF)과 결정축(CO)은 각도 AngleOFF를 이룬다. 질화갈륨 웨이퍼(51)의 표면(51a)은 소정의 결정축(CO)에 대하여 소정 오프각에 의해 경사져 있다. 이 오프각 AngleOFF는 예컨대 0.05°∼1.0° 정도이다. 점선(PCO)은 결정축(CO)에 직교하는 평 면[결정축(CO)에 대응하는 가상적인 면]을 나타낸다.
마크(57)는 표면(51a)이 소정 결정축(CO)에 대하여 경사져 있는 방향을 특정할 수 있는 위치에 형성되어 있다. 본 실시예에서는, 마크(57)는 축(COFF)과 결정축(CO)에 의해 규정되는 평면에 교차하고 있다. 그러나, 마크(57)의 위치는 이러한 특정한 구체예에 한정되는 것이 아니라, 마크(57)는 예컨대 오프 방향에서 시계 방향 또는 반시계 방향으로 90°의 위치에 형성되어 있어도 좋다. 적합한 실시예로서는 결정축(CO)은 C축에 선택된다. 축(COFF)은 결정축(CO)에 대하여 각도 AngleOFF=0.05°∼1.0°로 경사져 있다. 마크(57)는 질화갈륨 웨이퍼(51)의 표면(51a)이 질화갈륨의 C면에 대하여 경사져 있는 방향을 나타낸다. 이것에 의해, 질화갈륨 웨이퍼의 C축이 경사져 있는 방향을 판별할 수 있게 된다.
일반적으로, 기판 상에 에피택셜 성장을 행할 때에 기판 표면의 원자 레벨의 단차, 결함을 제어하기 위해서 주요면이 소정의 결정 방위로부터 경사지지 않은 오프각이 형성된 기판을 사용하는 경우가 있다. 예컨대, 주요면 (0001)면의 질화갈륨 웨이퍼를 특정 결정면 방위로 경사시키지 않았을 때, 특정 결정면 방위가 어떤 방향을 향하고 있는 것인지 판별할 수 없는 경우가 발생할 수 있다. 본 실시 형태에 따른 질화갈륨 웨이퍼는 주요면의 특정한 위치에 마크를 형성함으로써 그 경사지지 않은 방향을 특정할 수 있다. 물론, (000-1)면의 특정한 위치에 마크를 형성하는 것이 마찬가지로 가능하다.
질화갈륨 웨이퍼는 고가이기 때문에, 1장의 웨이퍼로부터 보다 많은 반도체 칩을 얻을 수 있는 대구경의 것이 요구되고 있다. 질화갈륨은 높은 취성(脆性) 재료이기 때문에, 외주부에 플랫 등을 도입하면 그 후의 프로세스로 도입되는 열, 기계적 쇼크 등에 의해 그 부분에서부터 수직으로 크랙이 길게 발생되기 쉽다. 이 때문에, 원형의 기판이 요구된다. 한편, 지금까지 벽개면의 식별 및 표리 식별을 행하기 위해서 플랫을 이용해 왔다. 본 발명의 제1 및 제2 실시 형태에 따르면, 실질적으로 원반 형상의 웨이퍼에 있어서, 벽개면의 특정 및 표리 식별이 가능해진다. 또한, 제3 실시 형태에 따르면, 진원 형상의 웨이퍼는 아니지만, 1 지점의 외주의 가공 부분이라도 벽개면의 특정 및 표리 식별이 가능해진다. 외주의 가공 부분의 수가 적기 때문에 반도체 디바이스를 형성하기 위한 영역이 작아지는 일은 없다.
적합한 실시 형태에 있어서 본 발명의 원리를 도시하여 설명해 왔지만, 본 발명은 그러한 원리에서 벗어나는 일 없이 배치 및 상세에 있어서 변경될 수 있는 것은 당업자에 의해 인식된다. 본 발명은 본 실시 형태에 개시된 특정 구성에 한정되는 것이 아니다. 따라서, 청구의 범위 및 그 정신의 범위에서 일어나는 모든 수정 및 변경에 권리를 청구한다.
이상 설명한 바와 같이, 본 발명에 따르면, 질화갈륨 웨이퍼의 표면 및 이면을 식별할 수 있는 질화갈륨 웨이퍼를 제공하는 것을 목적으로 하고 있다.

Claims (11)

  1. 실질적인 원형의 질화갈륨 웨이퍼로서,
    <11-20>축 및 <1-100>축 중 어느 하나의 결정축의 방향을 나타내고 있고 소정의 축 방향으로 연장되어 있는 복수의 스트라이프 영역과,
    상기 스트라이프 영역에 의해 서로 이격된 복수의 단결정 영역과,
    상기 질화갈륨 웨이퍼의 표면(表面) 및 이면(裏面) 중 적어도 어느 한쪽에 형성된 시인(視認) 가능한 마크를 포함하고 있고,
    상기 스트라이프 영역 및 상기 단결정 영역은 상기 질화갈륨 웨이퍼의 표면에 드러나 있으며,
    상기 스트라이프 영역의 전위 밀도는 상기 단결정 영역의 전위 밀도보다 크고,
    상기 스트라이프 영역의 결정 방위는 상기 단결정 영역의 결정 방위와 다른 것을 특징으로 하는 질화갈륨 웨이퍼.
  2. 제1항에 있어서, 상기 소정의 축은 <11-20>축 및 <1-100>축 중 어느 하나의 결정축과 0.1° 이내의 각도를 이루는 것을 특징으로 하는 질화갈륨 웨이퍼.
  3. 제1항에 있어서, 상기 소정의 축은 <11-20>축 및 <1-100>축 중 어느 하나의 결정축과 0.03° 이내의 각도를 이루는 것을 특징으로 하는 질화갈륨 웨이퍼.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 마크는 상기 질화갈륨 웨이퍼의 이면 (000-1)면에 형성되어 있는 것을 특징으로 하는 질화갈륨 웨이퍼.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 마크는 상기 질화갈륨 웨이퍼의 표면 (0001)면에 형성되어 있는 것을 특징으로 하는 질화갈륨 웨이퍼.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 질화갈륨 웨이퍼의 상기 표면은 소정의 결정축에 대하여 소정 오프각에 의해 경사져 있고,
    상기 마크는 상기 표면이 상기 소정의 결정축에 대하여 경사져 있는 방향을 특정할 수 있는 위치에 형성되어 있는 것을 특징으로 하는 질화갈륨 웨이퍼.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 마크는 레이저의 조사에 의해 형성되어 있는 것을 특징으로 하는 질화갈륨 웨이퍼.
  8. 원호형의 가장자리를 갖는 질화갈륨 웨이퍼로서,
    <11-20>축 및 <1-100>축 중 어느 하나의 결정축의 방향을 나타내고 있고 소정의 축 방향으로 연장되어 있는 복수의 스트라이프 영역과,
    상기 스트라이프 영역에 의해 서로 이격된 복수의 단결정 영역과,
    상기 질화갈륨 웨이퍼의 가장자리에 형성된 절결(切缺)을 구비하고 있고,
    상기 스트라이프 영역 및 상기 단결정 영역은 상기 질화갈륨 웨이퍼의 표면에 드러나 있으며,
    상기 스트라이프 영역의 전위 밀도는 상기 단결정 영역의 전위 밀도보다 크고,
    상기 스트라이프 영역의 결정 방위는 상기 단결정 영역의 결정 방위와 다르며,
    상기 절결은 상기 스트라이프 영역과 실질적으로 평행하게 또는 실질적으로 직각으로 신장되어 있고 상기 질화갈륨 웨이퍼의 중심을 통과하는 제1 기준 직선으로부터 +10° 이상 +80° 이하 및 -10° 이하 -80° 이상의 중심각의 범위 내 중 어느 하나의 상기 가장자리에 위치하고 있는 것을 특징으로 하는 질화갈륨 웨이퍼.
  9. 제8항에 있어서, 상기 절결은 노치 형상을 갖는 것을 특징으로 하는 질화갈륨 웨이퍼.
  10. 제8항에 있어서, 상기 절결은 상기 제1 기준 직선에 교차하는 제2 기준 직선을 따라 신장되는 배향판인 것을 특징으로 하는 질화갈륨 웨이퍼.
  11. 제10항에 있어서, 상기 배향판의 길이는 5 ㎜ 이상인 것을 특징으로 하는 질화갈륨 웨이퍼.
KR1020067021612A 2005-07-21 2006-03-16 질화갈륨 웨이퍼 KR20080035422A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00211749 2005-07-21
JP2005211749A JP2006137661A (ja) 2004-10-12 2005-07-21 窒化ガリウムウエハ

Publications (1)

Publication Number Publication Date
KR20080035422A true KR20080035422A (ko) 2008-04-23

Family

ID=37668533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067021612A KR20080035422A (ko) 2005-07-21 2006-03-16 질화갈륨 웨이퍼

Country Status (6)

Country Link
US (1) US20090057847A1 (ko)
EP (1) EP1806770A4 (ko)
KR (1) KR20080035422A (ko)
CN (2) CN101499469A (ko)
TW (1) TW200710294A (ko)
WO (1) WO2007010645A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066355A (ja) * 2006-09-05 2008-03-21 Sumitomo Electric Ind Ltd ３族窒化物基板の製造方法、３族窒化物基板、エピタキシャル層付き３族窒化物基板、３族窒化物デバイス、エピタキシャル層付き３族窒化物基板の製造方法、および３族窒化物デバイスの製造方法。
US8128830B2 (en) 2009-09-17 2012-03-06 Hitachi Global Storage Technologies Netherlands, B.V. Labeling an imprint lithography template
PL224995B1 (pl) * 2010-04-06 2017-02-28 Inst Wysokich Ciśnień Polskiej Akademii Nauk Podłoże do wzrostu epitaksjalnego
JP4932976B2 (ja) 2010-05-18 2012-05-16 パナソニック株式会社 半導体チップおよびその製造方法
WO2011145310A1 (ja) 2010-05-18 2011-11-24 パナソニック株式会社 半導体チップ、半導体ウェハおよび半導体チップの製造方法
KR102172356B1 (ko) * 2014-09-29 2020-10-30 엔지케이 인슐레이터 엘티디 질화갈륨 자립 기판, 발광 소자 및 이들의 제조 방법
JP6063436B2 (ja) * 2014-12-18 2017-01-18 Ｄｏｗａエレクトロニクス株式会社 ウェハ群、ウェハの製造装置、およびウェハの製造方法
KR102468793B1 (ko) * 2016-01-08 2022-11-18 삼성전자주식회사 반도체 웨이퍼, 반도체 구조체 및 이를 제조하는 방법
JP6675085B2 (ja) * 2018-04-18 2020-04-01 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体基板及びその製造方法
JP7146988B1 (ja) * 2021-03-19 2022-10-04 Ｄｏｗａエレクトロニクス株式会社 ＧａＡｓウエハの製造方法およびＧａＡｓウエハ群
CN115107179B (zh) * 2022-08-29 2022-12-09 江苏京创先进电子科技有限公司 晶圆定位缺口切割方法及系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7007855B1 (en) * 2000-03-17 2006-03-07 International Business Machines Corporation Wafer identification mark
JP2002222746A (ja) * 2001-01-23 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体ウェーハ及びその製造方法
JP4947248B2 (ja) * 2001-09-14 2012-06-06 Ｄｏｗａエレクトロニクス株式会社 ノッチ付き化合物半導体ウエハ
JP4518746B2 (ja) * 2003-05-06 2010-08-04 住友電気工業株式会社 ＧａＮ基板
US7229499B2 (en) * 2003-08-22 2007-06-12 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor device, semiconductor device and semiconductor wafer
JP4581490B2 (ja) * 2004-05-31 2010-11-17 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法

Also Published As

Publication number Publication date
WO2007010645A8 (ja) 2009-08-27
US20090057847A1 (en) 2009-03-05
EP1806770A4 (en) 2009-02-25
EP1806770A1 (en) 2007-07-11
CN101499469A (zh) 2009-08-05
CN1977359A (zh) 2007-06-06
WO2007010645A1 (ja) 2007-01-25
TW200710294A (en) 2007-03-16

Similar Documents

Publication Publication Date Title
KR20080035422A (ko) 질화갈륨 웨이퍼
KR100781484B1 (ko) 표리 식별한 직사각형 질화물 반도체 기판
JP5119463B2 (ja) 発光素子及びその製造方法
US7713844B2 (en) Nitride semiconductor substrate, and method for working nitride semiconductor substrate
WO2011077849A1 (ja) Iii族窒化物半導体レーザ素子、iii族窒化物半導体レーザ素子を作製する方法、及びエピタキシャル基板
JP4930081B2 (ja) ＧａＮ結晶基板
JP2002222746A (ja) 窒化物半導体ウェーハ及びその製造方法
JP2742710B2 (ja) 半導体ウェハ
KR20110102334A (ko) 기판 및 기판의 제조 방법
US20100028605A1 (en) Substrate for epitaxial growth
JP2010080719A (ja) 半導体発光素子及びその製造方法
JP6950396B2 (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置の製造方法
JP2017022422A (ja) スクライブ方法及びスクライブ装置
JP2006137661A (ja) 窒化ガリウムウエハ
JP6675085B2 (ja) Ｉｉｉ族窒化物半導体基板及びその製造方法
JP2006286785A (ja) 半導体発光素子およびその製造方法
KR20210049875A (ko) GaN 기판의 분단 방법
JP6056575B2 (ja) スクライブ方法及びスクライブ装置
JP2005101120A (ja) 化合物半導体ウェハ及びその劈開方法
JP2005005649A (ja) ＧａＮ系半導体光装置の製造方法
JP4310929B2 (ja) 窒化物半導体レーザ素子
KR20100062091A (ko) 반도체 소자의 칩 제조 방법 및 그 방법에 사용하는 웨이퍼
JP2000168126A (ja) Ｌｅｄプリントヘッド及びその作製方法
WO2019059102A1 (ja) 炭化珪素半導体基板を用いた半導体装置の製造方法
JPH08162718A (ja) 光導波路を備えた半導体素子及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid