JPH08162718A - 光導波路を備えた半導体素子及びその製造方法 - Google Patents
光導波路を備えた半導体素子及びその製造方法Info
- Publication number
- JPH08162718A JPH08162718A JP30619994A JP30619994A JPH08162718A JP H08162718 A JPH08162718 A JP H08162718A JP 30619994 A JP30619994 A JP 30619994A JP 30619994 A JP30619994 A JP 30619994A JP H08162718 A JPH08162718 A JP H08162718A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- optical waveguide
- semiconductor wafer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 半導体チップの端面の傷及び光導波路長の寸
法不良を防止する。 【構成】 半導体ウエハ１上に下部クラッド層２、光導
波路層３及び上部クラッド層１３より成る積層ストライ
プ４を行状に形成し、そのウエハ上に一面に埋込層５を
形成して、積層ストライプ４の両サイドを埋込む。その
ウエハ上のブレーク（劈開）線Ｌと積層ストライプ４と
の交叉線とその近傍の微小な長方形領域にＶ溝１２をフ
ォトリソグラフィと異方性エッチングにより形成する。
次にウエハにケガキ線８を付け、その線に沿ってブレー
クしバー状ウエハ７を作製し、更にＶ溝に沿ってブレー
クして半導体チップ９を作製する。
法不良を防止する。 【構成】 半導体ウエハ１上に下部クラッド層２、光導
波路層３及び上部クラッド層１３より成る積層ストライ
プ４を行状に形成し、そのウエハ上に一面に埋込層５を
形成して、積層ストライプ４の両サイドを埋込む。その
ウエハ上のブレーク（劈開）線Ｌと積層ストライプ４と
の交叉線とその近傍の微小な長方形領域にＶ溝１２をフ
ォトリソグラフィと異方性エッチングにより形成する。
次にウエハにケガキ線８を付け、その線に沿ってブレー
クしバー状ウエハ７を作製し、更にＶ溝に沿ってブレー
クして半導体チップ９を作製する。
Description
【０００１】
【産業上の利用分野】半導体レーザ等に使用される光導
波路を備えた半導体素子とその製造方法に関し、特に歩
留りの向上に係わる。
波路を備えた半導体素子とその製造方法に関し、特に歩
留りの向上に係わる。
【０００２】
【従来の技術】従来の例えば半導体レーザに使用する光
導波路を備えた半導体素子（チップ）の製造方法を図２
を参照して、工程順に説明する。 （１）例えばガリウム・砒素のような半導体ウエハ１上
に、例えばアルミニウム・ガリウム・砒素より成る下部
クラッド層２、その下部クラッド層２上に例えばガリウ
ム・砒素より成る光導波路層３、その光導波路層３上に
例えばアルミニウム・ガリウム・砒素より成る上部クラ
ッド層１３を積層する。
導波路を備えた半導体素子（チップ）の製造方法を図２
を参照して、工程順に説明する。 （１）例えばガリウム・砒素のような半導体ウエハ１上
に、例えばアルミニウム・ガリウム・砒素より成る下部
クラッド層２、その下部クラッド層２上に例えばガリウ
ム・砒素より成る光導波路層３、その光導波路層３上に
例えばアルミニウム・ガリウム・砒素より成る上部クラ
ッド層１３を積層する。
【０００３】（２）この下部クラッド層２、光導波路層
３及び上部クラッド層１３をフォトリソグラフィ及びエ
ッチングの工程により＜０１- １- ＞方向に複数のスト
ライプ状（行状）に加工する。（積層ストライプと言
う）。 （３）半導体ウエハ上に一面に例えばアルミニウム・ガ
リウム・砒素より成る埋込層５を形成し、積層ストライ
プ４の両サイドを埋込層５で埋込む。
３及び上部クラッド層１３をフォトリソグラフィ及びエ
ッチングの工程により＜０１- １- ＞方向に複数のスト
ライプ状（行状）に加工する。（積層ストライプと言
う）。 （３）半導体ウエハ上に一面に例えばアルミニウム・ガ
リウム・砒素より成る埋込層５を形成し、積層ストライ
プ４の両サイドを埋込層５で埋込む。
【０００４】（４）スクライバ装置を用いて、半導体ウ
エハ１の積層ストライプ４と平行な端縁１ａ（（０１-
１）面側）の埋込層５の表面に等間隔にブレーク（劈
開）用のケガキ線（スクライブ溝）６をその一辺と直角
に形成する。 （５）ブレーカ装置を用いて、半導体ウエハ１をケガキ
線６に沿ってブレークして、積層ストライプ４と直角な
方向に細長いバー状ウエハ７を作製する。
エハ１の積層ストライプ４と平行な端縁１ａ（（０１-
１）面側）の埋込層５の表面に等間隔にブレーク（劈
開）用のケガキ線（スクライブ溝）６をその一辺と直角
に形成する。 （５）ブレーカ装置を用いて、半導体ウエハ１をケガキ
線６に沿ってブレークして、積層ストライプ４と直角な
方向に細長いバー状ウエハ７を作製する。
【０００５】（６）スクライバ装置を用いて、バー状ウ
エハ７に積層ストライプ４の間のブレークすべき位置に
ケガキ線８を積層ストライプ４の方向に形成する。 （７）ブレーカ装置を用いて、バー状ウエハ７をケガキ
線８に沿ってブレークして、半導体チップ９を作製す
る。 このようにして作製した半導体チップ９の両端面に光導
波路層３の光放出、反射面が形成されている。
エハ７に積層ストライプ４の間のブレークすべき位置に
ケガキ線８を積層ストライプ４の方向に形成する。 （７）ブレーカ装置を用いて、バー状ウエハ７をケガキ
線８に沿ってブレークして、半導体チップ９を作製す
る。 このようにして作製した半導体チップ９の両端面に光導
波路層３の光放出、反射面が形成されている。
【０００６】
【発明が解決しようとする課題】従来の製造方法では、
前記工程（４）において、スクライバ装置によりケガキ
線６を形成する必要があるが、その際ダイヤモンド針を
ウエハの表面の埋込層５に強く押し付けながら形成する
ため、ケガキ線６，の周辺にストレスが加わり、半導体
チップ９の光導波路層３と直角な端面に傷が発生し、そ
のチップの光導波路層３の光放出、反射面の性能が低下
して不良品となるケースが多く、これがウエハのチップ
不良率を悪化させる一因となっていた。
前記工程（４）において、スクライバ装置によりケガキ
線６を形成する必要があるが、その際ダイヤモンド針を
ウエハの表面の埋込層５に強く押し付けながら形成する
ため、ケガキ線６，の周辺にストレスが加わり、半導体
チップ９の光導波路層３と直角な端面に傷が発生し、そ
のチップの光導波路層３の光放出、反射面の性能が低下
して不良品となるケースが多く、これがウエハのチップ
不良率を悪化させる一因となっていた。
【０００７】また、前記工程（５）において、ケガキ線
６に沿ってブレークしてできるバー状ウエハ７の幅（積
層ストライプ４の長さ方向の寸法）は一定とならず、そ
のため半導体チップ９の光導波路層３の長さにばらつき
を生じる。これもチップ不良率を悪化させる一因であっ
た。この発明の目的はこれら従来の問題を解決して、半
導体チップの端面の傷や、光導波路長の寸法不良を防止
し、チップの不良率を改善しようとするものである。
６に沿ってブレークしてできるバー状ウエハ７の幅（積
層ストライプ４の長さ方向の寸法）は一定とならず、そ
のため半導体チップ９の光導波路層３の長さにばらつき
を生じる。これもチップ不良率を悪化させる一因であっ
た。この発明の目的はこれら従来の問題を解決して、半
導体チップの端面の傷や、光導波路長の寸法不良を防止
し、チップの不良率を改善しようとするものである。
【０００８】
（１）請求項１の発明は、光導波路を備えた半導体チッ
プの製造方法に関し、以下の工程順に作製される。半導
体ウエハ上に複数の積層ストライプ（下部クラッド層、
光導波路層及び上部クラッド層を順次積層したもの）を
行状に形成し、その半導体ウエハ上に一面に埋込層を形
成して、積層ストライプの両サイドを埋込む。
プの製造方法に関し、以下の工程順に作製される。半導
体ウエハ上に複数の積層ストライプ（下部クラッド層、
光導波路層及び上部クラッド層を順次積層したもの）を
行状に形成し、その半導体ウエハ上に一面に埋込層を形
成して、積層ストライプの両サイドを埋込む。
【０００９】その半導体ウエハの＜０１- １＞方向の複
数のブレーク線（劈開線）と積層ストライプとの交叉線
及びその交叉線近傍の微小な長方形領域にＶ溝をフォト
リソグラフィ及び異方性エッチングにより形成する。ス
クライバ装置によりその半導体ウエハの埋込層の、＜０
１- １- ＞方向に沿って、隣接する積層ストライプの間
の位置にケガキ線（スクライバ溝）を形成し、ブレーカ
装置により、その半導体ウエハをケガキ線に沿って、積
層ストライプとほゞ平行にブレークして、バー状ウエハ
を形成し、ブレーカ装置により、そのバー状ウエハをＶ
溝に沿ってブレークして、半導体チップを作製する。
数のブレーク線（劈開線）と積層ストライプとの交叉線
及びその交叉線近傍の微小な長方形領域にＶ溝をフォト
リソグラフィ及び異方性エッチングにより形成する。ス
クライバ装置によりその半導体ウエハの埋込層の、＜０
１- １- ＞方向に沿って、隣接する積層ストライプの間
の位置にケガキ線（スクライバ溝）を形成し、ブレーカ
装置により、その半導体ウエハをケガキ線に沿って、積
層ストライプとほゞ平行にブレークして、バー状ウエハ
を形成し、ブレーカ装置により、そのバー状ウエハをＶ
溝に沿ってブレークして、半導体チップを作製する。
【００１０】（２）請求項２の発明は、前記（１）の方
法で作製した半導体素子（チップ）に関する。従って、
積層ストライプの両端面及び埋込層は半導体基板（ウエ
ハ）の両端面と面一とされ、上部クラッド層の少なくと
も一方の端縁及びその近傍の埋込層の角部が面取りされ
てテーパ面が形成されている。
法で作製した半導体素子（チップ）に関する。従って、
積層ストライプの両端面及び埋込層は半導体基板（ウエ
ハ）の両端面と面一とされ、上部クラッド層の少なくと
も一方の端縁及びその近傍の埋込層の角部が面取りされ
てテーパ面が形成されている。
【００１１】
【実施例】この発明の実施例を図１を参照して工程順に
説明する。図１には図２と対応する部分に同じ符号を付
してある。 （１）例えばガリウム・砒素のような半導体ウエハ１上
に、例えばアルミニウム・ガリウム・砒素より成る下部
クラッド層２、その下部クラッド層２上に、例えばガリ
ウム・砒素より成る光導波路層３、その光導波路層３上
に、例えばアルミニウム・ガリウム・砒素より成る上部
クラッド層１３を積層する。
説明する。図１には図２と対応する部分に同じ符号を付
してある。 （１）例えばガリウム・砒素のような半導体ウエハ１上
に、例えばアルミニウム・ガリウム・砒素より成る下部
クラッド層２、その下部クラッド層２上に、例えばガリ
ウム・砒素より成る光導波路層３、その光導波路層３上
に、例えばアルミニウム・ガリウム・砒素より成る上部
クラッド層１３を積層する。
【００１２】（２）この下部クラッド層２、光導波路層
３及び上部クラッド層１３をフォトリソグラフィ及びエ
ッチングの工程により＜０１- １- ＞方向に複数、スト
ライプ状（行状）に加工する。（積層ストライプと言
う。） （３）その半導体ウエハ上に一面に埋込層５を形成し、
前記積層ストライプ４の両サイドを埋込む。この工程ま
では従来と同じである。
３及び上部クラッド層１３をフォトリソグラフィ及びエ
ッチングの工程により＜０１- １- ＞方向に複数、スト
ライプ状（行状）に加工する。（積層ストライプと言
う。） （３）その半導体ウエハ上に一面に埋込層５を形成し、
前記積層ストライプ４の両サイドを埋込む。この工程ま
では従来と同じである。
【００１３】（４）その半導体ウエハの＜０１- １＞方
向の複数のブレーク線（劈開線）と積層ストライプ４と
の交叉線及びその交叉線近傍の微小な長方形領域（小辺
の幅は２〜３μm ，長さは積層ストライプ４の幅と同じ
か僅かに大きい）を除いて、一面にレジスト（図示せ
ず）をフォトリソグラフィにより形成する。 （５）半導体ウエハをエッチング液に所定時間ひたして
異方性エッチングを行い、積層ストライプ４及び埋込層
５の前記長方形領域に、光導波路層３の表面またはその
近傍に達するＶ溝１２を形成し、その後前記レジストを
除去する。
向の複数のブレーク線（劈開線）と積層ストライプ４と
の交叉線及びその交叉線近傍の微小な長方形領域（小辺
の幅は２〜３μm ，長さは積層ストライプ４の幅と同じ
か僅かに大きい）を除いて、一面にレジスト（図示せ
ず）をフォトリソグラフィにより形成する。 （５）半導体ウエハをエッチング液に所定時間ひたして
異方性エッチングを行い、積層ストライプ４及び埋込層
５の前記長方形領域に、光導波路層３の表面またはその
近傍に達するＶ溝１２を形成し、その後前記レジストを
除去する。
【００１４】（６）スクライバ装置を用いて、半導体ウ
エハの埋込層５の＜０１- １- ＞方向に沿って、隣接す
る積層ストライプ４の間の位置にケガキ線８を形成す
る。 （７）ブレーカ装置を用いて半導体ウエハをケガキ線８
に沿ってブレークして、積層ストライプ４方向に細長い
バー状ウエハ７を作製する。 （８）ブレーカ装置を用いてバー状ウエハ７をＶ溝１２
に沿ってブレークして半導体チップ９を作製する。半導
体チップ９の光導波路層３と直角な端面の一方または両
方にＶ溝１２がその中心位置で分割されてできたテーパ
面１２ａが上部クラッド層１３及び埋込層５のエッヂに
形成される。このテーパ面１２ａは上部クラッド層１３
及び埋込層５のエッヂを面取りしたような形状となる。
エハの埋込層５の＜０１- １- ＞方向に沿って、隣接す
る積層ストライプ４の間の位置にケガキ線８を形成す
る。 （７）ブレーカ装置を用いて半導体ウエハをケガキ線８
に沿ってブレークして、積層ストライプ４方向に細長い
バー状ウエハ７を作製する。 （８）ブレーカ装置を用いてバー状ウエハ７をＶ溝１２
に沿ってブレークして半導体チップ９を作製する。半導
体チップ９の光導波路層３と直角な端面の一方または両
方にＶ溝１２がその中心位置で分割されてできたテーパ
面１２ａが上部クラッド層１３及び埋込層５のエッヂに
形成される。このテーパ面１２ａは上部クラッド層１３
及び埋込層５のエッヂを面取りしたような形状となる。
【００１５】
【発明の効果】 この発明では、半導体ウエハにＶ溝１２をブレーク
線に沿ってマトリックス状に形成するようにしたので、
半導体ウエハにケガキ線を形成する工程は、バー状ウエ
ハ７をブレークするに必要なケガキ線８を形成する工程
（６）のみとなる。従来のように光導波路層３の光入出
射端面を形成するために積層ストライプ４に垂直方向に
ケガキ線６を形成しない。従って、従来このケガキ線６
の形成による端面の傷が原因で光導波路層３の光放出、
反射面の性能が低下していたのを防止して、チップ不良
率を大幅に改善することができる。
線に沿ってマトリックス状に形成するようにしたので、
半導体ウエハにケガキ線を形成する工程は、バー状ウエ
ハ７をブレークするに必要なケガキ線８を形成する工程
（６）のみとなる。従来のように光導波路層３の光入出
射端面を形成するために積層ストライプ４に垂直方向に
ケガキ線６を形成しない。従って、従来このケガキ線６
の形成による端面の傷が原因で光導波路層３の光放出、
反射面の性能が低下していたのを防止して、チップ不良
率を大幅に改善することができる。
【００１６】 この発明では、半導体チップ９がＶ溝
１２に沿ってバー状ウエハ７からブレークされるので、
その光導波路層３の長さのバラツキをきわめて小さくす
ることができ、この長さ不良によるチップ不良率をほと
んど皆無にすることができる。
１２に沿ってバー状ウエハ７からブレークされるので、
その光導波路層３の長さのバラツキをきわめて小さくす
ることができ、この長さ不良によるチップ不良率をほと
んど皆無にすることができる。
【図１】この発明の実施例を示す図で、Ａは半導体ウエ
ハの平面図、ＢはＡのａ−ａ′断面図、ＣはＡのｂ−
ｂ′断面図、Ｄはバー状ウエハの斜視図、Ｅは半導体チ
ップの斜視図。
ハの平面図、ＢはＡのａ−ａ′断面図、ＣはＡのｂ−
ｂ′断面図、Ｄはバー状ウエハの斜視図、Ｅは半導体チ
ップの斜視図。
【図２】従来の光導波路を備えた半導体チップの製造方
法を説明するための図で、Ａは半導体ウエハの平面図、
ＢはＡのａ−ａ′断面図、Ｃは側面図、Ｄはバー状ウエ
ハの斜視図、Ｅは半導体チップの斜視図。
法を説明するための図で、Ａは半導体ウエハの平面図、
ＢはＡのａ−ａ′断面図、Ｃは側面図、Ｄはバー状ウエ
ハの斜視図、Ｅは半導体チップの斜視図。
Claims (2)
- 【請求項１】 半導体ウエハの一面に複数の積層ストラ
イプ（下部クラッド層、光導波路層及び上部クラッド層
を順次積層したもの）を＜０１- １- ＞方向にストライ
プ状（行状）に形成し、 その半導体ウエハ上に一面に埋込層を形成して、前記層
より成る積層ストライプの両サイドを埋込み、 その半導体ウエハの＜０１- １＞方向の複数のブレーク
線（劈開線）と前記積層ストライプとの交叉線及びその
交叉線の近傍の微小な長方形領域を除いて、一面にレジ
ストをフォトリソグラフィにより形成し、 その半導体ウエハに異方性エッチングを施して、前記上
部クラッド層及び埋込層の前記長方形領域に、前記光導
波路層表面またはその近傍に達するＶ溝を形成し、その
後前記レジストを除去し、 スクライバ装置により、その半導体ウエハの前記埋込層
上に、＜０１- １- ＞方向に沿って、隣接する前記積層
ストライプの間の位置にケガキ線（スクライバ溝）を形
成し、 ブレーカ装置により、その半導体ウエハを前記ケガキ線
に沿って、前記積層ストライプとほゞ平行にブレークし
て、バー状ウエハを形成し、 ブレーカ装置により、そのバー状ウエハを前記Ｖ溝に沿
ってブレークして、半導体チップを作製する、 光導波路を備えた半導体素子の製造方法。 - 【請求項２】 半導体基板上に細い帯状の一本の積層ス
トライプ（下部クラッド層、光導波路層及び上部クラッ
ド層を順次積層したもの）が＜０１- １- ＞方向に、両
端面（（０１- １- ）面）に達するように形成され、 その半導体基板上に一面に埋込層が形成され、前記積層
ストライプの両サイドが埋込まれ、 前記積層ストライプの両端面及び前記埋込層は半導体基
板の前記両端面と面一とされ、 前記積層ストライプの上部クラッド層の少なくとも一方
の端縁及びその近傍の前記埋込層の角部が面取りされて
テーパ面が形成されていることを特徴とする、 光導波路を備えた半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30619994A JPH08162718A (ja) | 1994-12-09 | 1994-12-09 | 光導波路を備えた半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30619994A JPH08162718A (ja) | 1994-12-09 | 1994-12-09 | 光導波路を備えた半導体素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162718A true JPH08162718A (ja) | 1996-06-21 |
Family
ID=17954201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30619994A Withdrawn JPH08162718A (ja) | 1994-12-09 | 1994-12-09 | 光導波路を備えた半導体素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162718A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396252B1 (ko) * | 2001-08-31 | 2003-09-02 | 신상모 | 광소자 및 그 제조방법 |
| EP1739463A1 (en) * | 2004-04-22 | 2007-01-03 | Hamamatsu Photonics K. K. | Optical waveguide chip and method of manufacturing the same |
-
1994
- 1994-12-09 JP JP30619994A patent/JPH08162718A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396252B1 (ko) * | 2001-08-31 | 2003-09-02 | 신상모 | 광소자 및 그 제조방법 |
| EP1739463A1 (en) * | 2004-04-22 | 2007-01-03 | Hamamatsu Photonics K. K. | Optical waveguide chip and method of manufacturing the same |
| EP1739463A4 (en) * | 2004-04-22 | 2007-05-09 | Hamamatsu Photonics Kk | OPTICAL WAVEGUIDE CHIP AND METHOD OF MANUFACTURING USING THE SAME |
| EP1930757A1 (en) | 2004-04-22 | 2008-06-11 | Hamamatsu Photonics K.K. | Optical waveguide chip and method of manufacturing the same |
| US7680366B2 (en) | 2004-04-22 | 2010-03-16 | Hamamatsu Photonics K.K. | Optical waveguide chip and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7554211B2 (en) | Semiconductor wafer and manufacturing process for semiconductor device | |
| US7547587B2 (en) | Method for manufacturing semiconductor light emitting device | |
| KR20080106377A (ko) | 반도체 발광소자의 제조방법 | |
| GB2285333A (en) | Fabrication of electro-optical devices | |
| EP0977276A1 (en) | Semiconductor device cleave initiation | |
| JPH0329310A (ja) | 半導体ウェハ | |
| JP3338360B2 (ja) | 窒化ガリウム系半導体ウエハの製造方法 | |
| JPH04262589A (ja) | 光半導体装置の製造方法 | |
| JP2004186340A (ja) | 化合物半導体ウエハの劈開方法 | |
| JPH08162718A (ja) | 光導波路を備えた半導体素子及びその製造方法 | |
| CN1251565A (zh) | 具有至少一个凹穴的玻璃体制造方法 | |
| JP5545648B2 (ja) | 半導体ウエハの劈開方法 | |
| JPS60144985A (ja) | 半導体発光素子の製造方法 | |
| JPH08291000A (ja) | 結晶体のエッチング方法 | |
| JP2003086900A (ja) | 半導体レーザ装置、半導体レーザ装置の製造方法 | |
| JPH10242574A (ja) | 半導体光素子 | |
| JPH02132844A (ja) | 化合物半導体ウェハの分割方法 | |
| JPH0983081A (ja) | 半導体レーザ素子の製造方法 | |
| US7267780B1 (en) | Formation of facets on optical components | |
| JPH065703A (ja) | 半導体レーザダイオードの素子分割方法 | |
| WO2010137511A1 (ja) | 窒化物系半導体レーザ素子の製造方法 | |
| JP2003258351A (ja) | 半導体レーザ装置および半導体レーザ装置の製造方法 | |
| JPS60123086A (ja) | 半導体レ−ザの製造方法 | |
| US20230147284A1 (en) | Wafer breaking method and chip failure analysis method | |
| JP2940602B2 (ja) | 光部品固定基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020305 |