JP2004186340A - 化合物半導体ウエハの劈開方法 - Google Patents

化合物半導体ウエハの劈開方法 Download PDF

Info

Publication number
JP2004186340A
JP2004186340A JP2002350508A JP2002350508A JP2004186340A JP 2004186340 A JP2004186340 A JP 2004186340A JP 2002350508 A JP2002350508 A JP 2002350508A JP 2002350508 A JP2002350508 A JP 2002350508A JP 2004186340 A JP2004186340 A JP 2004186340A
Authority
JP
Japan
Prior art keywords
groove
wafer
scribe
grooves
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002350508A
Other languages
English (en)
Other versions
JP4240362B2 (ja
Inventor
Itaru Saito
格 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2002350508A priority Critical patent/JP4240362B2/ja
Publication of JP2004186340A publication Critical patent/JP2004186340A/ja
Application granted granted Critical
Publication of JP4240362B2 publication Critical patent/JP4240362B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

【課題】生産性がよく、チップの角部の損傷を低減することができる化合物半導体ウエハの劈開方法を提供する。
【解決手段】スクライブ溝1として、化合物半導体ウエハ10の表面部に連続線状の第一溝1aと、破線状の第二溝1bとを形成する。特に、第二溝1bを構成するスクライブライン1b’間に第一溝1aが位置するように両溝1a、1bを交差させる。第一溝1aと第二溝1bとを直接交差させないことで、交差部2に過剰なクラック104が導入されにくく、本発明劈開方法を用いて得られたチップ10bは、角部3に欠けなどの損傷が生じにくい。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、劈開性を利用してウエハからチップを製造するのに最適な化合物半導体ウエハの劈開方法に関するものである。特に、チップの角部に生じる損傷を軽減することができる劈開方法に関するものである。
【0002】
【従来の技術】
従来、化合物半導体ウエハからチップを製造する方法として、ウエハの劈開性を利用してウエハを分割する方法が知られている。例えば、フォトダイオード(PD)のチップを得る場合は、まず、図2(A)に示すように電極や絶縁膜などの微細加工部101が形成されたウエハ100の表面部に、スクライブ装置200にて縦方向及び横方向に格子状にスクライブ溝102を形成する。このとき、スクライブ溝102の直下には、微小なクラック104が形成される。次に、ウエハ100の裏面(スクライブ溝102を形成していない面)にスクライブ溝102に沿って三角柱状の劈開ブレード103を配置し、ブレード103にてスクライブ溝102の直下に応力を与えて(同(B)参照)、クラック104をウエハ100の表面に進展させることで、ウエハ100を劈開してバー状にする(同(C)参照)。同様にバー状にしたウエハ100aの裏面からスクライブ溝102部分に劈開ブレード103を配置して押し当て(同(D)参照)、ウエハ100aを劈開してチップ100bを得る(同(E)参照)。
【0003】
また、スクライブ溝を形成する部分に金属膜や非晶質合金膜を形成する技術が知られている(例えば、特許文献1及び2、非特許文献1参照)。
【0004】
【特許文献1】
特開昭61−251051号公報(特許請求の範囲参照)
【特許文献2】
特開昭61−251052号公報(特許請求の範囲参照)
【非特許文献1】
「東芝技術公開集」、1996年5月23日発行、VOL.14−27、p.73−75
【0005】
【発明が解決しようとする課題】
図2に示すように従来のスクライブ溝は、連続した直線状に形成している。しかし、化合物半導体は、極めて脆いため、直線状のスクライブ溝同士が交差する交点102’近傍では、微小なクラックがウエハに過剰に導入されることがある。その結果、従来は、チップ100bに分割した際、チップ100bの角部100b’(図2(E)において破線円で囲まれる部分)に欠けなどの不良発生を招き易く、歩留まりを低下させるという問題がある。
【0006】
チップの角部の損傷を軽減するために、スクライブの際、スクライブ荷重を小さくして、クラックの発生状態を変化させることが考えられる。しかし、スクライブ荷重を小さくしすぎると、劈開しにくいという不具合が生じ、荷重の制御は、非常に困難である。
【0007】
一方、特許文献1及び特許文献2や非特許文献1に記載されるように、スクライブ溝を形成する部分に金属膜や非晶質合金膜を形成して、過剰なクラックの導入を低減する方法がある。しかし、これらの方法では、金属膜や非晶質膜を別途形成する工程が必要であり、製造性に劣る。
【0008】
そこで、本発明の主目的は、生産性がよく、チップの角部の損傷を低減することができる化合物半導体ウエハの劈開方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明は、スクライブ溝同士を交差させないことで上記の目的を達成する。
【0010】
即ち、本発明化合物半導体ウエハの劈開方法は、化合物半導体ウエハの表面部にスクライブ溝を形成する工程と、形成した前記スクライブ溝に応力を与えてウエハを劈開する工程とを具える。そして、前記スクライブ溝は、連続する第一溝と不連続箇所を有する第二溝とからなり、前記第二溝の不連続箇所に第一溝が位置するように両溝が交差することを特徴とする。
【0011】
従来、レーザダイオード(LD)用のウエハでは、スキップスクライブと呼ばれる破線状にスクライブ溝を形成することが知られている。この技術では、図3(A)に示すようにウエハ100のエッジ部分100’にスクライブ溝102aを形成すると共に、微細加工部101間の中間部に破線状にスキップスクライブ溝102bを形成する。そして、スクライブ溝102aに沿って劈開してバー状にし、同(B)に示すように更にバー状にしたウエハ100aのスキップスクライブ溝102bに沿って劈開してチップを得る。
【0012】
LD用のウエハにおいてスクライブ溝を部分的に形成しても劈開できるのは、LD用のウエハは、通常、厚みがフォトダイオード(PD)用と比較して薄く、クラックの導入が少なくても劈開できるからである。かつ、LD用のウエハでは、通常、劈開面に活性層が露出されるため、PD用のウエハと同様にウエハの表面部に連続した直線状に、かつ格子状にスクライブ溝を形成すると、活性層が露出される劈開面にもクラックが導入されて活性層を損傷し、性能に不具合を生じる恐れがあるからである。
【0013】
これに対し、PD用のウエハは、通常、厚みが比較的厚いため、上記LD用のウエハのように部分的にスクライブ溝を形成すると、劈開に必要なクラックを十分に導入させることができず、劈開できないことがある。従って、PD用のウエハでは、従来、上記スキップスクライブが用いられず、図2(A)に示すように連続する直線状で、かつ縦方向及び横方向の二つの方向に格子状にスクライブ溝を形成していた。
【0014】
しかし、二方向のスクライブ溝同士を直接交わらせると、スクライブ溝の交点近傍は、スクライブが二回行われてクラックが二重に導入されることになる。このように過剰にクラックが導入されることで、チップの角部に欠けなどの損傷が生じ易くなる。この知見に基づき、本発明は、スクライブ溝を連続する第一溝と、不連続個所を有する第二溝とし、第二溝の不連続箇所に第一溝が位置することを規定する。即ち、本発明は、スクライブ溝同士が直接交わらない交差部を具える。この構成により、本発明は、スクライブ溝の交差部に過剰なクラックが導入されることを防止し、チップの角部に生じる損傷を軽減することができる。
【0015】
以下、本発明をより詳しく説明する。
本発明劈開方法は、劈開性を有するウエハ、具体的には、GaAs、InPなどのIII−V族化合物半導体からなるウエハに適用することが好ましい。特に、劈開に必要とされる微小なクラックが十分に導入されることが望まれるPD用のウエハに利用することが好ましい。
【0016】
本発明劈開方法では、劈開面にクラックが導入されることになるが、PD用のウエハの場合、劈開面に活性層が位置しないため、劈開面にクラックが導入されても性能に影響することがない。
【0017】
本発明において第一溝及び第二溝は、直線状とし、第一溝は、連続した線状、第二溝は、不連続個所を有する線状とすることが好ましい。具体的には、第一溝は、連続線状、第二溝は、破線状とすることが挙げられる。第二溝を破線状とする場合、不連続箇所とは、第二溝を構成するスクライブライン間となる。従って、このスクライブライン間に第一溝が位置するように両溝を形成してもよい。これら第一溝及び第二溝は、それぞれ複数並行に具えて交差させ、格子状に形成するとよい。
【0018】
化合物半導体ウエハには、図4に示すように結晶の方向として、<0−1−1>方向と、<0−11>方向がほぼ直交するように存在する。<0−1−1>方向、<0−11>方向とは、以下に示すものである。
【0019】
【数1】
Figure 2004186340
【0020】
前者<0−1−1>方向は、一般に、結晶の物理的性質から、劈開に必要とされる微小なクラック(ウエハのある面から対向する面に向かう方向のクラック)が導入されにくい。一方、後者<0−11>方向は、一般に、同クラックが導入され易い。そこで、<0−1−1>方向に形成するスクライブ溝は、劈開に必要なクラックが十分に導入されるように連続線状とすることが好ましい。これに対し、<0−11>方向に形成するスクライブ溝は、もともとクラックが導入されやすいため、破線状として、クラックが存在する部分と存在しない部分があっても十分に劈開が可能である。この構成により、<0−1−1>方向及び<0−11>方向の両方向とも、劈開に必要とされるクラックを十分に導入させることができる。
【0021】
なお、<0−1−1>方向及び<0−11>方向の確認は、一般に、オリエンテーションフラット面(インゴットの状態で面方位を確認した後、後工程で面方位が認識できるように設けられた基準面、以下OF面と呼ぶ)と呼ばれる面により、容易に行うことができる。<0−1−1>方向は、通常、OF面と平行な方向、<0−11>方向は、OF面に直交する方向である。また、スクライブ溝の形成前に行われる微細加工部の形成は、一般に、OF面を基準に一定の方向にされるため、微細加工部の向きにより上記両方向を確認することも可能である。
【0022】
更に、本発明において劈開は、<0−1−1>方向の第一溝に沿って行った後、<0−11>方向の第二溝に沿って行うことが好ましい。上記のように<0−1−1>方向は、<0−11>方向と比較して劈開に必要とされるクラックが導入されにくく、クラックが導入された部分とクラックが導入されていない部分とが存在することがあり、比較的劈開されにくい傾向にある。これに対し、<0−11>方向は、クラックが導入された部分が点在していても劈開され易い。従って、<0−11>方向の劈開を先に行って<0−11>方向の第二溝を切断させてしまうと、得られたバー状のウエハには、チップにするためのクラックが導入されていない部分が存在して、劈開できない恐れがある。そこで、より確実にチップ化するためには、<0−1−1>方向の劈開を行ってから、<0−11>方向の劈開を行うことが好ましい。
【0023】
本発明においてスクライブ溝の形成は、連続する第一溝及び不連続箇所を有する第二溝の双方を形成することができ、上記不連続個所に第一溝が位置するように両溝を交差させることができるように刃部を制御可能なスクライバ装置を用いて行うことが好ましい。より具体的には、第一溝を連続線状に形成することができ、第二溝を破線状に形成することができると共に、第二溝を構成するスクライブラインの長さ及びスクライブライン間の長さなどが制御できるスクライバ装置を用いてもよい。例えば、スキップスクライブが可能な公知の装置を用いてもよい。
【0024】
本発明においてウエハの劈開は、劈開バーなどの劈開装置を用いて行うとよく、公知の劈開バーなどを用いて行ってもよい。
【0025】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
図1は、本発明劈開方法を用いてウエハからチップを製造する工程を示す概略説明図であり、(A)はウエハの上面からの図、(B)はウエハの側面からの図、(C)はバー状のウエハの上面からの図、(D)はバー状のウエハの側面からの図、(E)は、チップの模式図である。本発明の特徴とするところは、スクライブ溝1として、化合物半導体ウエハ10の表面部に連続線状の第一溝1aと、破線状の第二溝1bとを形成する。特に、第二溝1bの不連続箇所に第一溝1aが位置するように両溝1a、1bを交差させる点にある。以下、本発明劈開方法を用いて、化合物半導体ウエハをチップ化する手順を説明する。
【0026】
(1) 化合物半導体ウエハを用意する。
本例において、ウエハ10は、PD用のウエハで、InPからなる化合物半導体ウエハを用いた。ウエハ10には、従来と同様の手法により、電極や絶縁膜などの微細加工部101を形成する。また、本例において微細加工部101は、OF面を基準として一定の方向に形成する。
【0027】
(2) ウエハ10の表面部にスクライブ溝1を形成する。
本例では、破線状のスクライブ溝(第二溝1b)を形成する際、第二溝1bを構成するスクライブライン1b’の長さa、及びスクライブライン1b’間の長さbが制御可能な制御部(図示せず)を具えるスクライブ装置200を用いた。まず、連続線状の第一溝1aから形成する。このとき、制御部にて、微細加工部101により規定される所定の位置にスクライブ溝が形成されるように、刃部201の入射位置及び出射位置を設定して、連続線状の第一溝1aを形成する。この手法は、従来と同様に行うとよい。本例において第一溝1aは、<0−1−1>方向(OF面に平行な方向)に形成した。また、本例では、必要な本数の第一溝1aが得られるまで、順次並行に形成した。
【0028】
次に、破線状の第二溝1bを形成する。このとき、第二溝1bの不連続個所、即ち、スクライブライン1b’間に第一溝1aが位置するように制御部にて、スクライブライン1b’の長さa、及びスクライブライン1b’間の長さbを設定する。そして、設定した破線状のスクライブ溝(第二溝1b)が形成できるように、刃部201の入射位置及び出射位置を設定して、微細加工部101により規定される所定の位置に第二溝1bを形成する。本例において、第二溝1bは、<0−11>方向(OF面に直交する方向)に形成した。また、本例では、必要な本数の第二溝1bが得られるまで、順次並行に形成した。
【0029】
上記のように第一溝及び第二溝を形成することで、溝1a、1b同士が直接交差しない格子状のスクライブ溝1が形成される。また、本例では、劈開に必要とされるクラック(ウエハの表面から裏面に向かう方向のクラック)が導入されにくい<0−1−1>方向のスクライブ溝を連続線状とすることで、同方向に沿った同クラックの導入をより多くし、後工程の劈開をより確実なものとする。<0−11>方向は、同クラックが導入され易いため、破線状とする。なお、本例では、第一溝から形成したが、第二溝から形成してももちろんよい。
【0030】
(3) 形成したスクライブ溝に応力を加えてウエハを劈開し、バー状にする。
上記のように格子状のスクライブ溝1を形成したウエハ10において、第一溝1aに沿って三角柱状の劈開ブレード103を配置し、ブレード103にてウエハ10の裏面側(溝1aを形成していない面側)から溝1aの直下に応力を与える(図1(B)参照)。すると、第一溝1aの形成により生じた微小なクラック104がウエハ10の表面側(溝1aを形成した面側)に進展して、ウエハ10は劈開され、バー状のウエハ10aを得る(図1(C)参照)。
【0031】
(4) 得られたバー状のウエハを劈開して、チップ化する。
更に、得られたバー状のウエハ10aを劈開する。上記と同様にして、第二溝1bに沿って劈開ブレード103を配置し、ブレード103にてウエハ10aの裏面側(溝1bを形成していない面側)から溝1bの直下に応力を与える(図1(D)参照)。すると、第二溝1bの形成で生じた微細なクラック104がウエハ10aの表面側(溝1bを形成した面側)に進展して、ウエハ10aは劈開され、チップ10bを得る(図1(E)参照)。
【0032】
本例では、上記のように、まず、<0−1−1>方向に沿って劈開してバー状にした後、<0−11>方向に沿って劈開してチップ化する。<0−1−1>方向は、劈開に必要とされるクラックが導入されにくい傾向にあるが、上記のように連続線状とすることで、この方向に沿った同クラックをより多く生じさせることができる。加えて、<0−1−1>方向の劈開を先に行うことで、この方向に沿って点在するクラックがあっても連続的につながっていくため、より確実に劈開して、バー状のウエハを得ることができる。
【0033】
このように第一溝1a、第二溝1b同士を直接交差させて形成しないことで、スクライブ溝1の交差部2に過剰なクラックが導入されにくく、本発明劈開方法を用いて得られたチップ10bは、角部3に欠けなどの損傷が生じにくい。
【0034】
(試験例1)
上記実施例で得られたチップ(試料No.1)と、従来の方法により得られたチップ(試料No.2)において、角部の欠け不良率を調べてみた。
【0035】
試料No.2は、試料No.1と同様にInPからなる化合物半導体ウエハに同様の微細加工部を形成したものを用い、<0−1−1>方向及び<0−11>方向の双方とも、連続線状のラインで格子状にスクライブ溝を形成した後、劈開して得た。
【0036】
本試験では、ウエハの厚み:0.35mm、第二溝のスクライブラインの長さa:0.15mm、スクライブライン間の長さb:0.25mm(ピッチ:0.4mm)、チップの大きさ:0.4mm×0.4mmとした。また、不良率は、全チップ数に対する割れ・欠けの不良が生じたチップ数の割合とした。
【0037】
その結果、試料No.2では、不良率が約6〜9%であるのに対し、試料No.1は、1%以下であった。このことから、本発明劈開方法を適用すると、角部の欠けの低減を実現可能であることがわかる。
【0038】
【発明の効果】
以上説明したように本発明劈開方法によれば、第二溝の不連続個所に第一溝を位置させて、両溝を直接交差させないことで、交差部に過剰なクラックの導入を抑え、チップの角部に欠けなどの不良が発生することを低減することができるという優れた効果を奏し得る。また、本発明劈開方法では、別途保護膜などを形成する工程を必要とせず、従来と同様の工程で製造することができるため、生産性に優れる。
【0039】
更に、劈開に必要とされるクラックが導入され易い<0−11>方向のスクライブ溝を破線状に形成し、同クラックが導入されにくい<0−1−1>方向のスクライブ溝を連続線状に形成することで、<0−1−1>方向に沿ってクラックをより確実に導入させることが可能である。加えて、<0−1−1>方向から劈開することで、より確実に劈開してチップ化することができる。
【図面の簡単な説明】
【図1】本発明劈開方法を用いてウエハからチップを製造する工程を示す概略説明図であり、(A)はウエハの上面からの図、(B)はウエハの側面からの図、(C)はバー状のウエハの上面からの図、(D)はバー状のウエハの側面からの図、(E)は、チップの斜視図である。
【図2】従来の方法を用いてウエハからチップを製造する工程を示す概略説明図であり、(A)はウエハの上面からの図、(B)はウエハの側面からの図、(C)はバー状のウエハの上面からの図、(D)はバー状のウエハの側面からの図、(E)は、チップの斜視図である。
【図3】LD用のウエハにおいてスクライブ溝を形成した状態を示す模式図であり、(A)は、部分上面図、(B)は、バー状にしたウエハの上面図である。
【図4】化合物半導体ウエハの結晶方向を示す説明図である。
【符号の説明】
1 スクライブ溝 1a 第一溝 1b 第二溝 1b’ スクライブライン
2 交差部 3、100b’ 角部
10、100 ウエハ 10a、100a バー状にしたウエハ 10b、100b チップ
100’ エッジ部分 101 微細加工部 102、102a スクライブ溝 102’ 交点
102b スキップスクライブ溝 103 劈開バー 104 クラック
200 スクライブ装置 201 刃部

Claims (4)

  1. 化合物半導体ウエハの表面部にスクライブ溝を形成する工程と、
    形成した前記スクライブ溝に応力を与えてウエハを劈開する工程とを具え、
    前記スクライブ溝は、連続する第一溝と不連続箇所を有する第二溝とからなり、
    前記第二溝の不連続箇所に第一溝が位置するように両溝が交差することを特徴とする化合物半導体ウエハの劈開方法。
  2. 第一溝を連続線状、第二溝を破線状とすることを特徴とする請求項1記載の化合物半導体ウエハの劈開方法。
  3. 第一溝をウエハの<0−1−1>方向に形成し、第二溝をウエハの<0−11>方向に形成することを特徴とする請求項2記載の化合物半導体ウエハの劈開方法。
  4. 劈開は、<0−1−1>方向の第一溝に沿って行った後、<0−11>方向の第二溝に沿って行うことを特徴とする請求項3記載の化合物半導体ウエハの劈開方法。
JP2002350508A 2002-12-02 2002-12-02 化合物半導体ウエハの劈開方法 Expired - Lifetime JP4240362B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002350508A JP4240362B2 (ja) 2002-12-02 2002-12-02 化合物半導体ウエハの劈開方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002350508A JP4240362B2 (ja) 2002-12-02 2002-12-02 化合物半導体ウエハの劈開方法

Publications (2)

Publication Number Publication Date
JP2004186340A true JP2004186340A (ja) 2004-07-02
JP4240362B2 JP4240362B2 (ja) 2009-03-18

Family

ID=32752693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002350508A Expired - Lifetime JP4240362B2 (ja) 2002-12-02 2002-12-02 化合物半導体ウエハの劈開方法

Country Status (1)

Country Link
JP (1) JP4240362B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080035611A1 (en) * 2004-08-06 2008-02-14 Koji Kuno Laser Processing Method And Semiconductor Device
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP4862965B1 (ja) * 2011-01-25 2012-01-25 三菱電機株式会社 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法
US8110423B2 (en) 2009-12-18 2012-02-07 Showa Denko K.K. Method of manufacturing semiconductor light-emitting device
JP2012089559A (ja) * 2010-10-15 2012-05-10 Nichia Chem Ind Ltd 窒化物系化合物半導体素子の製造方法
CN103400779A (zh) * 2013-07-09 2013-11-20 程君 一种半导体显示面板的制造方法
JP2017204607A (ja) * 2016-05-13 2017-11-16 株式会社ディスコ ウェーハの加工方法
KR20180018329A (ko) * 2016-08-09 2018-02-21 가부시기가이샤 디스코 웨이퍼 가공 방법
KR20180032179A (ko) * 2016-09-21 2018-03-29 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20180032184A (ko) * 2016-09-21 2018-03-29 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2018063987A (ja) * 2016-10-11 2018-04-19 株式会社ディスコ ウェーハの加工方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104505442B (zh) * 2014-12-24 2017-07-28 中国科学院半导体研究所 一种led外延片的切裂方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080035611A1 (en) * 2004-08-06 2008-02-14 Koji Kuno Laser Processing Method And Semiconductor Device
US8604383B2 (en) * 2004-08-06 2013-12-10 Hamamatsu Photonics K.K. Laser processing method
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
US8110423B2 (en) 2009-12-18 2012-02-07 Showa Denko K.K. Method of manufacturing semiconductor light-emitting device
JP2012089559A (ja) * 2010-10-15 2012-05-10 Nichia Chem Ind Ltd 窒化物系化合物半導体素子の製造方法
JP4862965B1 (ja) * 2011-01-25 2012-01-25 三菱電機株式会社 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法
CN103400779A (zh) * 2013-07-09 2013-11-20 程君 一种半导体显示面板的制造方法
KR20170128104A (ko) * 2016-05-13 2017-11-22 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2017204607A (ja) * 2016-05-13 2017-11-16 株式会社ディスコ ウェーハの加工方法
CN107452678A (zh) * 2016-05-13 2017-12-08 株式会社迪思科 晶片的加工方法
KR102226645B1 (ko) 2016-05-13 2021-03-10 가부시기가이샤 디스코 웨이퍼의 가공 방법
TWI721152B (zh) * 2016-05-13 2021-03-11 日商迪思科股份有限公司 晶圓的加工方法
KR20180018329A (ko) * 2016-08-09 2018-02-21 가부시기가이샤 디스코 웨이퍼 가공 방법
KR102272439B1 (ko) 2016-08-09 2021-07-01 가부시기가이샤 디스코 웨이퍼 가공 방법
KR20180032179A (ko) * 2016-09-21 2018-03-29 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20180032184A (ko) * 2016-09-21 2018-03-29 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR102294251B1 (ko) 2016-09-21 2021-08-25 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR102294249B1 (ko) 2016-09-21 2021-08-25 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2018063987A (ja) * 2016-10-11 2018-04-19 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
JP4240362B2 (ja) 2009-03-18

Similar Documents

Publication Publication Date Title
US7554211B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
TWI464986B (zh) Method for manufacturing semiconductor laser element
JP5119463B2 (ja) 発光素子及びその製造方法
JP4240362B2 (ja) 化合物半導体ウエハの劈開方法
US20070298529A1 (en) Semiconductor light-emitting device and method for separating semiconductor light-emitting devices
US20150221816A1 (en) Workpiece cutting method
JP2006086516A (ja) 半導体発光素子の製造方法
KR20150045944A (ko) 가공 대상물 절단 방법
US8563343B2 (en) Method of manufacturing laser diode device
JP2007317935A (ja) 半導体基板、基板割断方法、および素子チップ製造方法
JP2013051298A (ja) 発光素子の製造方法
KR20150044851A (ko) 가공 대상물 절단 방법
JP4776478B2 (ja) 化合物半導体素子及びその製造方法
US20110292959A1 (en) Semiconductor laser device and method for fabricating the same
US20150174698A1 (en) Workpiece cutting method
JP2001058281A (ja) レーザーを用いたスクライブ法
JP2016134427A (ja) 半導体ウエハおよびその製造方法
JP5545648B2 (ja) 半導体ウエハの劈開方法
JP2004260083A (ja) ウェハの切断方法および発光素子アレイチップ
US6621149B2 (en) Semiconductor chip production method and semiconductor wafer
JPH0983081A (ja) 半導体レーザ素子の製造方法
JP4771801B2 (ja) 半導体レーザ素子
TWI241645B (en) Pre-process of cutting a wafer and method of cutting a wafer
JP2809303B2 (ja) ウェーハ割断方法
JP3856639B2 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081205

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4240362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term