JP2004260083A - ウェハの切断方法および発光素子アレイチップ - Google Patents

ウェハの切断方法および発光素子アレイチップ Download PDF

Info

Publication number
JP2004260083A
JP2004260083A JP2003051232A JP2003051232A JP2004260083A JP 2004260083 A JP2004260083 A JP 2004260083A JP 2003051232 A JP2003051232 A JP 2003051232A JP 2003051232 A JP2003051232 A JP 2003051232A JP 2004260083 A JP2004260083 A JP 2004260083A
Authority
JP
Japan
Prior art keywords
wafer
cutting
plane
light emitting
array chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003051232A
Other languages
English (en)
Inventor
Takahisa Arima
尊久 有馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Sheet Glass Co Ltd
Original Assignee
Nippon Sheet Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Sheet Glass Co Ltd filed Critical Nippon Sheet Glass Co Ltd
Priority to JP2003051232A priority Critical patent/JP2004260083A/ja
Publication of JP2004260083A publication Critical patent/JP2004260083A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)
  • Led Devices (AREA)

Abstract

【課題】スクライブ法やステルスダイシング法を用いてウェハを切断する際に、その切断面の傾きを制御し、目的の切断形状を得るためのウェハの切断方法を提供する
【解決手段】劈開しやすい(0 −1 1)面5がウェハ表面に垂直な面に対して3°〜10°傾いたGaAsウェハ1の表面に、アレイチップ9の発光点3を、発光点3の中心を結ぶ線がサブオリフラ(IF)に平行となるように配置し、レーザビーム6を、発光点3のサブオリフラ(IF)とは反対寄りの近傍の切断予定線4に沿って照射して、レーザビーム6によりGaAsウェハ1内に破断のきっかけとなる変質層7を作る。次に、破断を起こさせる引っ張り応力を、切断線に対して垂直に、かつウェハ表面に平行に加えると、(0 −1 1)面5に沿って破断面8が成長し、3°〜10°傾いた切断面を有するアレイチップ9が得られる。
【選択図】 図5

Description

【0001】
【発明の属する技術分野】
本発明は、結晶をスライスして製造されたウェハをチップの形状に加工する方法に関し、特に発光素子アレイチップの形状に加工する方法に関するものである。
【0002】
【従来の技術】
従来、発光素子アレイチップ(以下、アレイチップという)を複数個接続して作られる発光装置として、電子写真式印字ヘッド(以下、プリンタヘッドという)が知られている。このプリンタヘッドは、解像度が600dpi(dots per inch)のものが製品化されているが、更に高精度の、解像度が1200dpiのものについても開発が進んでいる。
【0003】
図1は、従来のアレイチップの配列状態を示し、(a)は直線状配列の説明図、(b)は千鳥状配列の説明図である。図1(a)に示すように、例えば解像度が600dpiのプリンタヘッドの場合、複数個のアレイチップ21は、各アレイチップ21に直線状に配列されている複数の発光点22が、同一配列間隔を保持したまま一直線状に連なるように、直線状に並べて接続することができる。
【0004】
ところが、解像度がより高い、例えば1200dpiのアレイチップ23は、アレイチップ21に比べて発光点24の間隔が狭くなる(図1(b)参照)。そこでアレイチップ23についても、アレイチップ21の直線状配列と同様に接続しようとすると、隣接するアレイチップ23の発光点24が同一間隔で配列されるようにするため、アレイチップ23の両端に位置する発光点24の極近傍を切断しなければならない。ダイシングに際し、このような切断を行うことは、技術的に非常に困難である。
【0005】
そこで、このような切断を避けるために、アレイチップの一部が重なり合うように位置をずらして並べる、いわゆる千鳥掛けの状態となる千鳥配列を行うことが知られている(特許文献1参照)。
【0006】
これは、図1(b)に示すように、アレイチップ23の長さを、直線状配列を行う場合より長くした上で、奇数番目に当たるアレイチップ23−1と偶数番目に当たるアレイチップ23−2とを、向きを180度入れ換えて、両端が背中合わせになるように千鳥掛け状態に配置するものである。
【0007】
この場合、各アレイチップ23の発光点24の中心を結ぶ直線は、1本の直線ではなく2本の平行な直線a,bとなるが、2本の直線a,bの線間距離は、できるだけ短く、かつ一定であることが望ましい。
【0008】
この望ましい状態を作るため、発光素子アレイチップにおいて、発光点寄りの長辺の表面側エッジを鋭角に形成することが提案されている(特許文献2参照)。
【0009】
図2は、上記の形態に係る発光素子アレイチップを示し、(a)はダイシングの説明図、(b)は配列状態の説明図である。
【0010】
図2(a)に示すように、ダイシングブレード13は、ダイシングテープ12上のアレイチップ10のチップ表面に対し傾けて配置され、アレイチップ10は、ダイシングブレード13により発光点11寄りの長辺の表面側エッジを切断され、切断後は、図2(b)に示すように、隣接するチップ同士(10−1,10−2)が背中合わせに配置される。
【0011】
上記構成を有することにより、重なり合って隣接するチップ同士の距離をできるだけ短く、かつ一定にする千鳥配列を行い、その上、ダイボンディングに要する時間を短縮することができる。また、ダイボンディング時にチップからはみ出す接着剤が、重なり合ったチップの隙間から這い上がることを防ぎ、チップ表面の発光点が汚染されることを防止できる。
【0012】
【特許文献1】
特開平8−216448号
【特許文献2】
特開2001−250981
【0013】
【発明が解決しようとする課題】
図2(a)に示すように、これまでの技術においては、アレイチップ(発光素子アレイチップ)10は、ダイシングブレードを傾けて配置することにより、鋭角のエッジを形成していた。
【0014】
一方、発光素子の材料として用いられるGaAs,InPもしくはGaP等のウェハは、Siのウェハに比べて格段に高価である。故に、コストダウンを図るためには、1ウェハからのチップの取得数を向上させることが重要である。そのためには、チップの寸法を小さくするとともに、切断のために使われる切り代を少なくすることが必要となる。
【0015】
現在のブレードダイシング法を用いて切断を行うと、切り代として最低30μm程度の幅が必要となる。これに対し、ウェハの一部にキズ等の破断のきっかけとなる部分を作り、そこに応力を与えてウェハの切断を行う方法を用いると、切り代がほとんど必要なくなる。
【0016】
現在、この破断のきっかけとなる部分を作り、そこに応力を与えてウェハの切断を行う方法として、ダイヤモンド圧子等で切断線上にキズをつけて切断する、いわゆるスクライブ法、および、レーザにてウェハ内に変質層を作って切断する、いわゆるステルスダイシング法が知られている。
【0017】
しかし、スクライブ法およびステルスダイシング法を用いてウェハを切断する場合、破断面は一般的にウェハ表面に対し垂直に形成される。これは、破断を起こさせる引っ張り応力が、一般にウェハ表面に平行に発生するからである。つまり、この応力により最も大きな力を加えられる面である応力に対して垂直な面、言い方を変えると、ウェハ表面に対し垂直な面に沿って破断が発生することになる。
【0018】
さらに、GaAs,GaP,InAs,InP等からなる化合物半導体ウェハについては、特定の結晶面に沿って破断が進む、いわゆる劈開現象が発生しやすい性質を持っている。これらのウェハにおいては、切断に劈開現象を利用するため、劈開を起こしやすい結晶面を、表面に垂直にかつオリフラに平行あるいは垂直に配置することが一般的である。
【0019】
図3は、GaAsウェハの結晶面配置の一般的な例を示している。この例では、ウェハ表面は(1 0 0)面と平行になっており、オリフラ(OF)面は(0−1 −1)面に、サブオリフラ(IF)面は(0 −1 1)面と平行となっている。
【0020】
このような結晶面配置のウェハの場合、劈開は(0 −1 −1)面および(0−1 1)面に沿って発生しやすい。
【0021】
このため、スクライブ法やステルスダイシング法を利用して矩形チップの切断を行う場合、ウェハ上にオリフラ(OF)に平行になるようにチップを配置することにより、切断面と劈開を起こしやすい結晶面を一致させることが一般的である。こうすることにより、切断のための応力を小さくできるとともに、切断面の乱れを最小限にとどめることができるからである。
【0022】
この場合、切断面はウェハ表面に対し垂直に形成される。その理由は、劈開を起こしやすい(0 −1 −1)面および(0 −1 1)面は、ウェハ表面の(10 0)面に対し垂直な位置にあるためである。
【0023】
したがって、スクライブ法やステルスダイシング法を用いて図2に示すような鋭角なエッジを有するチップを形成することは、非常に難しいことが分かる。つまり、これまでダイシングの際にブレードを傾けて加工していたチップは、一般にスクライブ法やステルスダイシング法では切断できず、重要なコストダウンのための手法を放棄せざるを得ない状況であった。
【0024】
本発明の目的は、スクライブ法やステルスダイシング法を用いてウェハを切断する際に、その切断面の傾きを制御し、目的の切断形状を得るためのウェハの切断方法、およびその方法を用いて得られる形状的に特徴のある発光素子アレイチップを提供することにある。
【0025】
【課題を解決するための手段】
本発明は、ウェハの一部に破断のきっかけとなる部分を作り、破断のきっかけとなる部分に応力を与えてウェハの切断を行う方法において、ウェハの結晶面に対するオフアングルを選び、ウェハの破断のきっかけとなる部分近傍にある劈開しやすい結晶面の傾きを制御することにより、破断によって作られる切断面の傾きを制御することを特徴とする。オフアングルは、3°〜10°とすることが好ましい。
【0026】
破断のきっかけとなる部分は、レーザビームを照射することによりウェハ内に作られた結晶の変質層、あるいはダイヤモンド圧子でウェハ表面につけられたキズであることが好ましい。
【0027】
ウェハは、化合物半導体ウェハであり、特にGaAsウェハ、GaPウェハ、InAsウェハまたはInPウェハであることが好ましい。
【0028】
また、本発明は、上述のウェハの切断方法を用いて切断して得られる発光素子アレイチップであって、切断面が、ウェハ表面に垂直な面に対して傾いていることを特徴とする。
【0029】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【0030】
本発明では、ウェハの結晶方位を意図的に特定の方向に傾け、破断を起こしやすい結晶面を、目標とする傾斜した切断面に平行に配置する。
【0031】
図4に(1 0 0)面に対し、ウェハ表面を傾けた例を示す。この例では、ウェハ表面の法線ベクトルは、(1 0 0)面の法線ベクトルに対し、(1 0 0)面の法線ベクトルと(1 −1 1)面の法線ベクトルを含む面に沿って、角度θだけ傾いた配置になっている。
【0032】
このウェハに対して、ウェハ上にサブオリフラ(IF)に平行になるように矩形チップ要素を配置し、サブオリフラ(IF)に平行な切断予定線に沿って、ウェハ上に破断のきっかけとなる部分を作った後に、破断のための応力をウェハに与えると、破断面は、劈開しやすい結晶面である(0 −1 1)面に沿って成長していき、サブオリフラ(IF)に平行な切断予定線を通り角度θの傾きを持った切断面を得ることができる。
【0033】
破断のきっかけとなる部分を作った後に、破断のための応力をウェハに与えてウェハを切断する方法には、ダイヤモンド圧子等で切断予定線上にキズをつけて切断する、いわゆるスクライブ法、およびレーザにより切断予定線に沿ってウェハ内に結晶の変質層を作ってウェハの強度を部分的に弱め、その部分で切断する、いわゆるステルスダイシング法が用いられる。
【0034】
図5にステルスダイシング法を用いてウェハを切断する場合の例を示す。(a)は、破断のきっかけを作る説明図であり、(b)は破断面が斜めに成長する様子を説明する図である。ここでは、千鳥配列の発光素子アレイの製造工程を実施例として説明する。なお、スクライブ法を用いた場合においても図5と同じように角度θだけ傾いた切断面が得られることは容易に推測できる。
【0035】
まず、基板となるGaAsウェハ1については、ウェハ表面の法線ベクトルを、(1 0 0)面の法線ベクトルに対し、(1 0 0)面の法線ベクトルと(1−1 1)面の法線ベクトルを含む面に沿って、角度θだけ傾いた配置にする。角度θを表すオフアングルを3°〜10°とし、傾ける方向の法線ベクトルを示すoff towardを(1 −1 1)とする。これは図4と基本的に同じである。
【0036】
次に、図5(a)に示すように、ダイシングテープ2上のGaAsウェハ1の表面に、アレイチップ9の発光点3を、発光点3の中心を結ぶ線がサブオリフラ(IF)と平行に、かつアレイチップ9のサブオリフラ(IF)の反対寄りのエッジに発光点を寄せる形で配置する。そしてレーザビーム6を切断予定線4に沿って照射して、レーザビーム6によりGaAsウェハ1内に破断のきっかけとなる変質層7を作る。
【0037】
次に、図5(b)に示すように、破断を起こさせる引っ張り応力を、切断線に対して垂直に、かつウェハ表面に平行に加える。すると、変質層7が破断のきっかけとなって劈開しやすい(0 −1 1)面5に沿って破断面8が成長し、角度θだけ傾いた切断面を有するアレイチップ9が得られる
角度θを表すオフアングルをあまり小さくすると斜め切断の効果が薄くなる。また、オフアングルを大きすぎると、破断応力の(0 −1 1)面への分力が低下し、この面での破断が起こりにくくなる。このため、破断が(0 −1 1)面からずれて発生する可能性が高くなる。
【0038】
こうすることにより、特許文献2で示された千鳥配列に最適な形状の発光素子アレイチップ、すなわち発光点寄りの長辺の表面側エッジが鋭角に形成され、千鳥配列のために2つのチップを背中合わせに配置したときに、接着剤がチップ間から這い上がらず、基板表面にある発光点を汚すことがない発光素子アレイチップを、スクライブ法やステルスダイシング法を用いて製造することができる。
【0039】
また、エッジが鋭角に形成された発光素子アレイチップをスクライブ法やステルスダイシング法を用いて製造できるので、1ウェハからのチップの取得数を向上させることができ、チップの大幅なコストダウンを図ることができる。
【0040】
例えば、チップ寸法が5.6mm×0.2mmの寸法の発光素子アレイチップを製造することを考えてみる。通常のブレードダイシング法を用いて切り代0.03mmで製造した場合と、スクライブ法やステルスダイシング法を用いて製造した場合の1チップの専有面積を比較すると、スクライブ法やステルスダイシング法を用いて製造したチップの方が13.5%も少ないことが分かる。これがそのままコストダウンにつながるため、配線ルールを詰めるといったリスクを負わずに大幅なコストダウンを図ることができる。
【0041】
一方、オリフラ(OF)に平行な切断予定線を切断して、角度θだけ傾いた切断面を得る場合には、ウェハ表面の法線ベクトルを、(1 0 0)面の法線ベクトルに対し、(1 0 0)面の法線ベクトルと(1 −1 −1)面の法線ベクトルを含む面に沿って、角度θだけ傾いた配置にすればよい。つまりoff towardを(1 −1 −1)とすることにより実現される。この場合、破断面は、劈開しやすい(0 −1 −1)面に沿って成長する。
【0042】
このように、ウェハの結晶面からの傾きをあらかじめ決めておくことにより、必要な切断面を任意な角度に傾けることができる。
【0043】
なお、上述した実施の形態では、ウェハにGaAsウェハを用いたが、GaAsウェハ以外の他の化合物半導体ウェハを用いることができることは言うまでもない。例えば、GaPウェハ、InAsウェハまたはInPウェハを用いることができる。
【0044】
【発明の効果】
以上説明したように、本発明によれば、劈開性のあるウェハについて、スクライブ法やステルスダイシング法を用いて、任意な角度の傾斜で切断することができる。また、傾斜した切断面を有するチップをスクライブ法やステルスダイシング法を用いて製造できるので、1ウェハからのチップの取得数を向上させることができ、チップの大幅なコストダウンを図ることができる。
【0045】
また、本発明の切断方法によって得られる発光素子アレイチップは、切断面が傾斜しているので、千鳥配列のために2つのチップを背中合わせに配置したときに、接着剤がチップ間から這い上がらず、基板表面にある発光点を汚すことがない。
【図面の簡単な説明】
【図1】従来の発光素子アレイチップの直線状配列および千鳥状配列を説明する図である。
【図2】従来の発光素子アレイチップの切断法および配列状態を説明する図である。
【図3】GaAsウェハの結晶面配置の一般的な例を示す図である。
【図4】(1 0 0)面に対し、ウェハ表面を傾けた例を示す図である。
【図5】ステルスダイシング法を用いてウェハを切断する場合の例を示す図である。
【符号の説明】
1 GaAsウェハ
2,12 ダイシングテープ
3,11,22,24 発光点
4 切断予定線
5 (0 −1 1)面
6 レーザビーム
7 変質層
8 破断面
9,10,21,23 アレイチップ
13 ダイシングブレード

Claims (9)

  1. ウェハの一部に破断のきっかけとなる部分を作り、破断のきっかけとなる部分に応力を与えてウェハの切断を行う方法において、
    ウェハの結晶面に対するオフアングルを選び、ウェハの前記破断のきっかけとなる部分近傍にある劈開しやすい結晶面の傾きを制御することにより、破断によって作られる切断面の傾きを制御することを特徴とするウェハの切断方法。
  2. 前記オフアングルを、3°〜10°とすることを特徴とする請求項1に記載のウェハの切断方法。
  3. 前記破断のきっかけとなる部分は、ウェハ内に作られた結晶の変質層であることを特徴とする請求項1または2に記載のウェハの切断方法。
  4. 前記変質層は、レーザビームを照射することにより作られることを特徴とする請求項3に記載のウェハの切断方法。
  5. 前記破断のきっかけとなる部分は、ウェハ表面につけられたキズであることを特徴とする請求項1または2に記載のウェハの切断方法。
  6. 前記キズは、ダイヤモンド圧子でつけられることを特徴とする請求項5に記載のウェハの切断方法。
  7. 前記ウェハは、化合物半導体ウェハであることを特徴とする請求項1〜6のいずれかに記載のウェハの切断方法。
  8. 前記化合物半導体ウェハは、GaAsウェハ、GaPウェハ、InAsウェハまたはInPウェハであることを特徴とする請求項7に記載のウェハの切断方法。
  9. 請求項1〜8のいずれかに記載のウェハの切断方法を用いて切断して得られる発光素子アレイチップであって、
    前記切断面が、ウェハ表面に垂直な面に対して傾いていることを特徴とする発光素子アレイチップ。
JP2003051232A 2003-02-27 2003-02-27 ウェハの切断方法および発光素子アレイチップ Pending JP2004260083A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003051232A JP2004260083A (ja) 2003-02-27 2003-02-27 ウェハの切断方法および発光素子アレイチップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003051232A JP2004260083A (ja) 2003-02-27 2003-02-27 ウェハの切断方法および発光素子アレイチップ

Publications (1)

Publication Number Publication Date
JP2004260083A true JP2004260083A (ja) 2004-09-16

Family

ID=33116427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003051232A Pending JP2004260083A (ja) 2003-02-27 2003-02-27 ウェハの切断方法および発光素子アレイチップ

Country Status (1)

Country Link
JP (1) JP2004260083A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866153B2 (en) 2010-01-19 2014-10-21 Sharp Kabushiki Kaisha Functional element and manufacturing method of same
JP2018082116A (ja) * 2016-11-18 2018-05-24 株式会社ディスコ デバイスチップパッケージの製造方法
JP2018206966A (ja) * 2017-06-05 2018-12-27 株式会社ディスコ チップの製造方法
JP2019036683A (ja) * 2017-08-21 2019-03-07 株式会社ディスコ チップの製造方法
JP2019036682A (ja) * 2017-08-21 2019-03-07 株式会社ディスコ チップの製造方法
JP2019036681A (ja) * 2017-08-21 2019-03-07 株式会社ディスコ チップの製造方法
CN111788659A (zh) * 2018-05-09 2020-10-16 琳得科株式会社 单片体形成装置及单片体形成方法
JP7373267B2 (ja) 2018-03-29 2023-11-02 リンテック株式会社 個片体の製造方法
JP7373268B2 (ja) 2018-03-29 2023-11-02 リンテック株式会社 個片体形成装置および個片体形成方法
WO2024234150A1 (zh) * 2023-05-12 2024-11-21 长江存储科技有限责任公司 半导体结构及其切割方法、存储器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866153B2 (en) 2010-01-19 2014-10-21 Sharp Kabushiki Kaisha Functional element and manufacturing method of same
JP2018082116A (ja) * 2016-11-18 2018-05-24 株式会社ディスコ デバイスチップパッケージの製造方法
JP2018206966A (ja) * 2017-06-05 2018-12-27 株式会社ディスコ チップの製造方法
JP2019036683A (ja) * 2017-08-21 2019-03-07 株式会社ディスコ チップの製造方法
JP2019036682A (ja) * 2017-08-21 2019-03-07 株式会社ディスコ チップの製造方法
JP2019036681A (ja) * 2017-08-21 2019-03-07 株式会社ディスコ チップの製造方法
JP7373267B2 (ja) 2018-03-29 2023-11-02 リンテック株式会社 個片体の製造方法
JP7373268B2 (ja) 2018-03-29 2023-11-02 リンテック株式会社 個片体形成装置および個片体形成方法
CN111788659A (zh) * 2018-05-09 2020-10-16 琳得科株式会社 单片体形成装置及单片体形成方法
JP7402601B2 (ja) 2018-05-09 2023-12-21 リンテック株式会社 個片体形成装置および個片体形成方法
WO2024234150A1 (zh) * 2023-05-12 2024-11-21 长江存储科技有限责任公司 半导体结构及其切割方法、存储器

Similar Documents

Publication Publication Date Title
KR101455408B1 (ko) 레이저 가공방법
JP4372115B2 (ja) 半導体装置の製造方法、および半導体モジュールの製造方法
US7897487B2 (en) Laser processing method and chip
US7141443B2 (en) Semiconductor wafer dividing method utilizing laser beam
EP2065120A1 (en) Laser processing method and laser processing apparatus
JP5747743B2 (ja) 発光素子の製造方法
TW200919882A (en) Manufacturing method of semiconductor laser element
JP2013247147A (ja) 加工対象物切断方法、加工対象物、及び、半導体素子
KR20150045945A (ko) 가공 대상물 절단 방법
CN101346857A (zh) 氮化物半导体元件及其制造方法
KR102379114B1 (ko) 디바이스 칩의 제조 방법
KR20150044851A (ko) 가공 대상물 절단 방법
JP2004260083A (ja) ウェハの切断方法および発光素子アレイチップ
US20130065335A1 (en) Method of manufacturing laser diode device
JP5269356B2 (ja) レーザ加工方法
JPH0611071B2 (ja) 化合物半導体基板の分割方法
US7927974B2 (en) Method of forming a modified layer in a substrate
JP5657946B2 (ja) 分割方法
JP6455166B2 (ja) 半導体ウエハおよび半導体チップの製造方法
KR20150045943A (ko) 가공 대상물 절단 방법
JP3324641B2 (ja) 半導体装置の製造方法
JP5127669B2 (ja) 半導体ウェハ
KR20140128224A (ko) 패턴 형성 기판의 가공 방법 및 패턴 형성 기판의 가공 장치
CN110480158B (zh) 碳化硅半导体晶圆的切割
JP4938374B2 (ja) 窒化ガリウム系半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070409

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090818