JPH10223992A - 半導体素子製造方法 - Google Patents
半導体素子製造方法Info
- Publication number
- JPH10223992A JPH10223992A JP9033075A JP3307597A JPH10223992A JP H10223992 A JPH10223992 A JP H10223992A JP 9033075 A JP9033075 A JP 9033075A JP 3307597 A JP3307597 A JP 3307597A JP H10223992 A JPH10223992 A JP H10223992A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- mask
- laminated structure
- semiconductor
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0202—Cleaving
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
- H01S5/164—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions comprising semiconductor material with a wider bandgap than the active layer
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Lasers (AREA)
- Dicing (AREA)
- Weting (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 半導体素子１０の切り出しのために用いられ
るマーカを、より高精度で形成できる半導体素子製造方
法を提供する。 【解決手段】 半導体基板１６に組み込まれた複数の半
導体素子１０を切り出すことを含む半導体素子製造方法
であって、切り出しのためのマーカとして、半導体基板
１６における半導体素子１０のための領域外にエッチン
グ溝３１を形成する。
るマーカを、より高精度で形成できる半導体素子製造方
法を提供する。 【解決手段】 半導体基板１６に組み込まれた複数の半
導体素子１０を切り出すことを含む半導体素子製造方法
であって、切り出しのためのマーカとして、半導体基板
１６における半導体素子１０のための領域外にエッチン
グ溝３１を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザのよ
うな半導体素子の製造方法に関し、特に、半導体ウエハ
に複数の半導体素子を組み込んだ後、各素子を高い精度
で切り出すことができる半導体素子製造方法に関する。
うな半導体素子の製造方法に関し、特に、半導体ウエハ
に複数の半導体素子を組み込んだ後、各素子を高い精度
で切り出すことができる半導体素子製造方法に関する。
【０００２】
【従来の技術】半導体レーザのような半導体素子は、一
般的に、多数の半導体素子が１枚の半導体ウエハを基板
として、これに組み込まれた後、スクライバを用いて、
半導体ウエハにマーカとして、引っ掻き傷が入れられ
る。半導体ウエハは、この引っ掻き傷に沿って劈開さ
れ、これにより個々の半導体素子が互いに分離される。
般的に、多数の半導体素子が１枚の半導体ウエハを基板
として、これに組み込まれた後、スクライバを用いて、
半導体ウエハにマーカとして、引っ掻き傷が入れられ
る。半導体ウエハは、この引っ掻き傷に沿って劈開さ
れ、これにより個々の半導体素子が互いに分離される。
【０００３】ところで、従来の半導体レーザに、例えば
特開平６−３３８６５７号公報に示されているようなウ
インドウ構造を有する半導体レーザがある。このウイン
ドウ構造によれば、半導体レーザの共振器端面近傍にお
けるバンドギャップエネルギーのバンド幅を拡げるウイ
ンドウ層がレーザ端面に形成されることから、自己放出
光のレーザ端面での吸収を抑制することができる。これ
により、ウインドウ構造を有する半導体レーザによれ
ば、共振器端部での光学的損傷破壊を防止することがで
き、臨界光出力を高めることができる。
特開平６−３３８６５７号公報に示されているようなウ
インドウ構造を有する半導体レーザがある。このウイン
ドウ構造によれば、半導体レーザの共振器端面近傍にお
けるバンドギャップエネルギーのバンド幅を拡げるウイ
ンドウ層がレーザ端面に形成されることから、自己放出
光のレーザ端面での吸収を抑制することができる。これ
により、ウインドウ構造を有する半導体レーザによれ
ば、共振器端部での光学的損傷破壊を防止することがで
き、臨界光出力を高めることができる。
【０００４】
【発明が解決しようとする課題】このようなウインドウ
層は、半導体レーザのための積層構造体の形成後、所定
箇所にウインドウ層のための凹溝を形成し、この凹溝を
ウインドウ材料で埋め戻すことにより、形成することが
できる。半導体レーザのための積層構造体は、ウインド
ウ層の形成後、このウインドウ層をその凹溝の幅方向に
分割する面に沿って劈開を受ける。
層は、半導体レーザのための積層構造体の形成後、所定
箇所にウインドウ層のための凹溝を形成し、この凹溝を
ウインドウ材料で埋め戻すことにより、形成することが
できる。半導体レーザのための積層構造体は、ウインド
ウ層の形成後、このウインドウ層をその凹溝の幅方向に
分割する面に沿って劈開を受ける。
【０００５】この劈開に先立って、積層構造体には、前
記したスクライバによって形成される引っ掻き傷からな
るマーカが付されるが、スクライバの精度は、数十μｍ
のオーダであるのに比較して、分割されるウインドウ層
のための凹溝の最小幅寸法は、約１０μｍである。この
ことから、従来のスクライバを用いた引っ掻き傷による
マーカでは、正確な寸法出しが容易ではなく、得られた
ウインドウ層の厚さ寸法にばらつきが生じ易い。
記したスクライバによって形成される引っ掻き傷からな
るマーカが付されるが、スクライバの精度は、数十μｍ
のオーダであるのに比較して、分割されるウインドウ層
のための凹溝の最小幅寸法は、約１０μｍである。この
ことから、従来のスクライバを用いた引っ掻き傷による
マーカでは、正確な寸法出しが容易ではなく、得られた
ウインドウ層の厚さ寸法にばらつきが生じ易い。
【０００６】ウインドウ層の厚さ寸法の増大に応じて、
レーザ光の散乱ロスが大きくなることから、切り出しに
よって得られる各素子のウインドウ層の厚さ寸法は、所
定の厚さ寸法であることが望ましい。そのため、半導体
素子の切り出しのために用いられるマーカを、より高精
度で形成できる半導体素子製造方法が望まれていた。
レーザ光の散乱ロスが大きくなることから、切り出しに
よって得られる各素子のウインドウ層の厚さ寸法は、所
定の厚さ寸法であることが望ましい。そのため、半導体
素子の切り出しのために用いられるマーカを、より高精
度で形成できる半導体素子製造方法が望まれていた。
【０００７】
【課題を解決するための手段】本発明は、以上の点を解
決するために、次の構成を採用する。 〈構成〉本発明は、基本的には、半導体ウエハのような
基板に組み込まれた複数の半導体素子を切り出すことを
含む半導体素子製造方法において、切り出しのためのマ
ーカとして、基板およびその上の積層構造体を含む半導
体基板における半導体素子のための領域外に形成された
エッチング溝を利用したことを特徴とする。
決するために、次の構成を採用する。 〈構成〉本発明は、基本的には、半導体ウエハのような
基板に組み込まれた複数の半導体素子を切り出すことを
含む半導体素子製造方法において、切り出しのためのマ
ーカとして、基板およびその上の積層構造体を含む半導
体基板における半導体素子のための領域外に形成された
エッチング溝を利用したことを特徴とする。
【０００８】〈作用〉エッチング溝は、例えばマスクを
用いる選択エッチングにより比較的容易に実施すること
ができ、また選択エッチングのためのマスクは、例えば
ホトリソグラフィ技術により、数μｍという極めて高い
精度で所望箇所に形成することができる。従って、半導
体素子の所望の切り出し線に沿ったエッチング溝を形成
するための選択マスクを適正に形成することにより、高
精度でのマーカ付けが可能となる。また、エッチング溝
は、半導体素子領域の内部を横切って形成されることが
ないことから、このエッチング溝の形成によって、半導
体素子の特性に影響を及ぼすような欠陥が半導体素子に
導入されることはなく、このマーカによって半導体素子
の特性の低下を招くことはない。
用いる選択エッチングにより比較的容易に実施すること
ができ、また選択エッチングのためのマスクは、例えば
ホトリソグラフィ技術により、数μｍという極めて高い
精度で所望箇所に形成することができる。従って、半導
体素子の所望の切り出し線に沿ったエッチング溝を形成
するための選択マスクを適正に形成することにより、高
精度でのマーカ付けが可能となる。また、エッチング溝
は、半導体素子領域の内部を横切って形成されることが
ないことから、このエッチング溝の形成によって、半導
体素子の特性に影響を及ぼすような欠陥が半導体素子に
導入されることはなく、このマーカによって半導体素子
の特性の低下を招くことはない。
【０００９】本発明のマーカは、特に、ウインドウ構造
を有する半導体レーザの製造に好適である。本発明に係
る半導体レーザは、発光領域である活性層が設けられた
積層構造体であって所定箇所に互いに間隔をおいて形成
されかつそれぞれが該積層構造体の表面に開放しかつ活
性層を横切って伸長する複数の凹溝内に埋め込まれた、
発光領域からの光の吸収を抑制するためのウインドウ層
を備える積層構造体を備える。
を有する半導体レーザの製造に好適である。本発明に係
る半導体レーザは、発光領域である活性層が設けられた
積層構造体であって所定箇所に互いに間隔をおいて形成
されかつそれぞれが該積層構造体の表面に開放しかつ活
性層を横切って伸長する複数の凹溝内に埋め込まれた、
発光領域からの光の吸収を抑制するためのウインドウ層
を備える積層構造体を備える。
【００１０】ウインドウ層が形成された積層構造体は、
ウインドウ層と共に、当該ウインドウ層が埋め込まれた
凹溝の伸長方向と平行な面に沿って劈開されることによ
り、半導体レーザ素子の端面が切り出される。この半導
体レーザ素子端面の劈開による切り出しのためのマーカ
として、ウインドウ層に、エッチング溝が形成され、こ
のエッチング溝を利用した前記積層構造体の劈開により
前記端面が切り出される。
ウインドウ層と共に、当該ウインドウ層が埋め込まれた
凹溝の伸長方向と平行な面に沿って劈開されることによ
り、半導体レーザ素子の端面が切り出される。この半導
体レーザ素子端面の劈開による切り出しのためのマーカ
として、ウインドウ層に、エッチング溝が形成され、こ
のエッチング溝を利用した前記積層構造体の劈開により
前記端面が切り出される。
【００１１】本発明によれば、１０〜８０μｍ程度の細
幅のウインドウ層の領域の所定部分に、例えばフォトリ
ソグラフィおよびエッチングを用いることにより、数μ
ｍのエッチング溝を比較的容易に形成することができる
ことから、製造誤差によるばらつきが少ない所定寸法の
ウインドウ構造を有する半導体レーザ、すなわち、ウイ
ンドウ構造の寸法のばらつきに伴う特性のばらつきを生
じることのない半導体レーザを比較的容易に製造するこ
とができる。
幅のウインドウ層の領域の所定部分に、例えばフォトリ
ソグラフィおよびエッチングを用いることにより、数μ
ｍのエッチング溝を比較的容易に形成することができる
ことから、製造誤差によるばらつきが少ない所定寸法の
ウインドウ構造を有する半導体レーザ、すなわち、ウイ
ンドウ構造の寸法のばらつきに伴う特性のばらつきを生
じることのない半導体レーザを比較的容易に製造するこ
とができる。
【００１２】
【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。 〈具体例１〉図１ないし図６は、本発明に係る半導体レ
ーザ製造方法に用いられるエッチングマスクおよびこの
エッチングマスクを用いる半導体レーザ製造方法を示す
製造工程図である。これら図１〜図６に沿っての製造方
法の説明に先立ち、図７および図８に示す本発明に係る
半導体レーザの構造について説明する。
について詳細に説明する。 〈具体例１〉図１ないし図６は、本発明に係る半導体レ
ーザ製造方法に用いられるエッチングマスクおよびこの
エッチングマスクを用いる半導体レーザ製造方法を示す
製造工程図である。これら図１〜図６に沿っての製造方
法の説明に先立ち、図７および図８に示す本発明に係る
半導体レーザの構造について説明する。
【００１３】本発明に係る半導体レーザ１０は、図７に
示されているように、両端にウインドウ層１１が埋め込
まれた積層構造体１２と、該積層構造体に設けられる上
方電極１３および下方電極１４とを含む。積層構造体１
２は、平坦な下面で下方電極１４に接触して形成されて
いる。他方、積層構造体１２の頂部には、後述する活性
層への注入電流の絞り込みを図るためのリッジ部１２ａ
が、両ウインドウ層１１を結ぶ方向へ伸長しており、リ
ッジ部リッジ部１２ａの両側を覆う絶縁膜１５を介して
上方電極１３が積層されている。
示されているように、両端にウインドウ層１１が埋め込
まれた積層構造体１２と、該積層構造体に設けられる上
方電極１３および下方電極１４とを含む。積層構造体１
２は、平坦な下面で下方電極１４に接触して形成されて
いる。他方、積層構造体１２の頂部には、後述する活性
層への注入電流の絞り込みを図るためのリッジ部１２ａ
が、両ウインドウ層１１を結ぶ方向へ伸長しており、リ
ッジ部リッジ部１２ａの両側を覆う絶縁膜１５を介して
上方電極１３が積層されている。
【００１４】図８は、積層構造体１２の横断面図を示
す。積層構造体１２は、図８に示されているように、例
えばｎ+-GaAs基板１６と、該基板上に順次積層されたｎ
+-AlGaAsからなるバッファ層１７、ｎ型AlGaAsからなる
クラッド層１８、ガイド層１９およびＳＣＨ層２０と、
GaAs／InGaAs／GaAsからなる量子井戸構造を有する活性
層２１と、ｐ型AlGaAsからなるＳＣＨ層２２、ガイド層
２３およびクラッド層２４と、ｐ+ GaAsからなるコンタ
クト層２５とを備える。図８に示す例では、各層１２な
いし２５は、それぞれ（００１）面で積層されている。
す。積層構造体１２は、図８に示されているように、例
えばｎ+-GaAs基板１６と、該基板上に順次積層されたｎ
+-AlGaAsからなるバッファ層１７、ｎ型AlGaAsからなる
クラッド層１８、ガイド層１９およびＳＣＨ層２０と、
GaAs／InGaAs／GaAsからなる量子井戸構造を有する活性
層２１と、ｐ型AlGaAsからなるＳＣＨ層２２、ガイド層
２３およびクラッド層２４と、ｐ+ GaAsからなるコンタ
クト層２５とを備える。図８に示す例では、各層１２な
いし２５は、それぞれ（００１）面で積層されている。
【００１５】活性層２１を挟んでその上下に形成された
両ＳＣＨ層２０および２１は光キャリアを活性層２１内
に効果的に封じ込める作用をなす層であり、これらの層
２０および２１を含む積層構造体１２の構造および各部
の作用は、従来よく知られており、その詳細は省略す
る。積層構造体１２のリッジ部１２ａの頂面に形成され
たコンタクト層２５は、上方電極１３との間でオーミッ
ク接触を得るための層であり、従来よく知られているよ
うに、上方電極１３および下方電極１４間での電圧の印
加により、リッジ部１２ａを経て、活性層２１に注入さ
れる電流により、活性層２１からウインドウ層１１を経
て、レーザ光が放出される。
両ＳＣＨ層２０および２１は光キャリアを活性層２１内
に効果的に封じ込める作用をなす層であり、これらの層
２０および２１を含む積層構造体１２の構造および各部
の作用は、従来よく知られており、その詳細は省略す
る。積層構造体１２のリッジ部１２ａの頂面に形成され
たコンタクト層２５は、上方電極１３との間でオーミッ
ク接触を得るための層であり、従来よく知られているよ
うに、上方電極１３および下方電極１４間での電圧の印
加により、リッジ部１２ａを経て、活性層２１に注入さ
れる電流により、活性層２１からウインドウ層１１を経
て、レーザ光が放出される。
【００１６】このレーザ光の放出端となる積層構造体１
２の両端に設けられたウインドウ層１１は、例えばAlGa
Asからなる。ウインドウ層１１は、活性層２１のバンド
ギャップエネルギー幅よりも大きなバンドギャップエネ
ルギー幅を有することから、自己放出光のレーザ端面で
の吸収を抑制することができる。これにより、ウインド
ウ構造を有する半導体レーザ１０では、共振器端部（１
１）での光学的損傷破壊を防止することができ、その臨
界光出力を高めることができる。
２の両端に設けられたウインドウ層１１は、例えばAlGa
Asからなる。ウインドウ層１１は、活性層２１のバンド
ギャップエネルギー幅よりも大きなバンドギャップエネ
ルギー幅を有することから、自己放出光のレーザ端面で
の吸収を抑制することができる。これにより、ウインド
ウ構造を有する半導体レーザ１０では、共振器端部（１
１）での光学的損傷破壊を防止することができ、その臨
界光出力を高めることができる。
【００１７】図１は、図７および図８に示した半導体レ
ーザ１０の製造に用いられるエッチングマスク２６を示
す。また、図２は、このエッチングマスク２６が施され
る積層構造体１２′を示す斜視図である。
ーザ１０の製造に用いられるエッチングマスク２６を示
す。また、図２は、このエッチングマスク２６が施され
る積層構造体１２′を示す斜視図である。
【００１８】積層構造体１２′は、図８に示した積層構
造体１２と同様な積層構造を有し、従来よく知られてい
るように、基板１６上に、各層１７〜２５の結晶材料を
それぞれエピタキシャル成長させることにより、得るこ
とができる。この図２を含む図６までの各図面では、図
面の簡素化のために、積層構造の一部が省略して示され
ている。
造体１２と同様な積層構造を有し、従来よく知られてい
るように、基板１６上に、各層１７〜２５の結晶材料を
それぞれエピタキシャル成長させることにより、得るこ
とができる。この図２を含む図６までの各図面では、図
面の簡素化のために、積層構造の一部が省略して示され
ている。
【００１９】積層構造体１２′には、互いに間隔をおい
て平行に伸長し、それぞれが積層構造体１２′の上面で
あるコンタクト層２５の表面２７に開放しかつ逆メサ形
状の横断面形状を有する凹溝２８が形成されており、該
凹溝内には、ウインドウ層１１のためのウインドウ材料
が、例えばエピタキシャル成長により、埋め戻されてい
る。
て平行に伸長し、それぞれが積層構造体１２′の上面で
あるコンタクト層２５の表面２７に開放しかつ逆メサ形
状の横断面形状を有する凹溝２８が形成されており、該
凹溝内には、ウインドウ層１１のためのウインドウ材料
が、例えばエピタキシャル成長により、埋め戻されてい
る。
【００２０】横断面形状が逆メサ形状を有する凹溝２８
は、例えば１０μｍないし８０μｍの幅寸法ｔで、コン
タクト層２５の表面２７に開放する。凹溝２８の底部
は、活性層２１を越えてバッファ層１７に至る深さ寸法
ｄを有する。凹溝２８の底部における幅寸法ｔ′は、図
示の例では横断面形状が逆メサ形状であることから、開
放幅ｔよりも大きい。凹溝２８に充填されたウインドウ
層１１は、コンタクト層２５の表面２７に、幅寸法ｔの
一対の帯状ゾーン２９を露出させている。
は、例えば１０μｍないし８０μｍの幅寸法ｔで、コン
タクト層２５の表面２７に開放する。凹溝２８の底部
は、活性層２１を越えてバッファ層１７に至る深さ寸法
ｄを有する。凹溝２８の底部における幅寸法ｔ′は、図
示の例では横断面形状が逆メサ形状であることから、開
放幅ｔよりも大きい。凹溝２８に充填されたウインドウ
層１１は、コンタクト層２５の表面２７に、幅寸法ｔの
一対の帯状ゾーン２９を露出させている。
【００２１】積層構造体１２′の表面２７の帯状ゾーン
２９に沿ってエッチング溝を形成するために、エッチン
グマスク２６が用いられる。エッチングマスク２６は、
図１に示されているように、積層構造体１２′の表面２
７を覆うように、マスク材料である例えば酸化シリコン
あるいは窒化シリコンからなる絶縁膜を成長させた後、
フォトリソおよびエッチングにより、開放部分である開
口部３０を形成することにより、得られる。開口部３０
は、ウインドウ層１１の各帯状ゾーン２９の長手方向へ
その中央部に沿って伸長し、互いに帯状ゾーン２９の長
手方向へ所定の間隔Ｗをおいて形成されている。
２９に沿ってエッチング溝を形成するために、エッチン
グマスク２６が用いられる。エッチングマスク２６は、
図１に示されているように、積層構造体１２′の表面２
７を覆うように、マスク材料である例えば酸化シリコン
あるいは窒化シリコンからなる絶縁膜を成長させた後、
フォトリソおよびエッチングにより、開放部分である開
口部３０を形成することにより、得られる。開口部３０
は、ウインドウ層１１の各帯状ゾーン２９の長手方向へ
その中央部に沿って伸長し、互いに帯状ゾーン２９の長
手方向へ所定の間隔Ｗをおいて形成されている。
【００２２】図１に示す例では、リッジ部１２ａの幅寸
法ｔ１が５μｍであり、半導体レーザである半導体素子
の幅すなわち図１に示す線Ｌ１−Ｌ１および線Ｌ２−Ｌ
２間で表されるレーザチップ幅ｔ２が３５０μｍであ
り、各素子領域間であるレーザチップ幅ｔ２間に、約５
００μｍの間隔Ｔを保持する例が示されており、このレ
ーザチップ幅ｔ２間に位置する非素子領域Ｔに、各開口
部３０が形成されている。
法ｔ１が５μｍであり、半導体レーザである半導体素子
の幅すなわち図１に示す線Ｌ１−Ｌ１および線Ｌ２−Ｌ
２間で表されるレーザチップ幅ｔ２が３５０μｍであ
り、各素子領域間であるレーザチップ幅ｔ２間に、約５
００μｍの間隔Ｔを保持する例が示されており、このレ
ーザチップ幅ｔ２間に位置する非素子領域Ｔに、各開口
部３０が形成されている。
【００２３】ウインドウ層１１を部分的に露出させる開
口部３０の幅寸法Ｗ１は、帯状ゾーン２９の幅ｔが１０
μｍのとき、例えば６μｍとすることができ、このよう
な開口部３０を有するエッチングマスク２６は、従来よ
く知られたフォトリソおよびエッチングにより、比較的
容易に形成することができ、また、フォトリソおよびエ
ッチングにより、各開口部３０を帯状ゾーン２９の高精
度で中央部の所定位置に形成することができる。
口部３０の幅寸法Ｗ１は、帯状ゾーン２９の幅ｔが１０
μｍのとき、例えば６μｍとすることができ、このよう
な開口部３０を有するエッチングマスク２６は、従来よ
く知られたフォトリソおよびエッチングにより、比較的
容易に形成することができ、また、フォトリソおよびエ
ッチングにより、各開口部３０を帯状ゾーン２９の高精
度で中央部の所定位置に形成することができる。
【００２４】開口部３０を有するエッチングマスク２６
を用いて、その開口部３０が選択的にエッチングを受け
る。このエッチングには、例えば、H2SO4 系、NH4OH 系
あるいはH3PO4 系のエッチング液を用いることができ
る。また、エッチング液を用いたウエットエッチングに
代えて、ドライエッチングを採用することができる。
を用いて、その開口部３０が選択的にエッチングを受け
る。このエッチングには、例えば、H2SO4 系、NH4OH 系
あるいはH3PO4 系のエッチング液を用いることができ
る。また、エッチング液を用いたウエットエッチングに
代えて、ドライエッチングを採用することができる。
【００２５】エッチングマスク２６を用いた選択エッチ
ングにより、図３に示すように、積層構造体１２′の帯
状ゾーン２９の所定箇所には、ウインドウ層１１の底部
すなわちウインドウ層１１のための凹溝２８の底部より
もさらに深く、下方に伸びるエッチング溝３１が形成さ
れる。エッチング溝３１は、必要に応じて、基板１６に
達する深さ寸法とすることができる。エッチング溝３１
の形成後、図３に示されているように、例えばバッファ
ードフッ酸（ＢＨＦ）を用いてエッチングマスク２６が
除去され、このマスク２６が除去された積層構造体１
２′の表面２７には、エッチング溝３１間のリッジ部１
２ａのための領域ｔ１を含む素子領域を覆う新たなリッ
ジ部形成用マスク３２が形成される。
ングにより、図３に示すように、積層構造体１２′の帯
状ゾーン２９の所定箇所には、ウインドウ層１１の底部
すなわちウインドウ層１１のための凹溝２８の底部より
もさらに深く、下方に伸びるエッチング溝３１が形成さ
れる。エッチング溝３１は、必要に応じて、基板１６に
達する深さ寸法とすることができる。エッチング溝３１
の形成後、図３に示されているように、例えばバッファ
ードフッ酸（ＢＨＦ）を用いてエッチングマスク２６が
除去され、このマスク２６が除去された積層構造体１
２′の表面２７には、エッチング溝３１間のリッジ部１
２ａのための領域ｔ１を含む素子領域を覆う新たなリッ
ジ部形成用マスク３２が形成される。
【００２６】リッジ部形成用マスク３２を用いた選択エ
ッチングにより、図４に示されているように、上方のＳ
ＣＨ層２２に至るが、活性層２１に至ることのない凹溝
３３が形成され、この凹溝３３間にリッジ部１２ａが規
定される。この凹溝３３の深さ寸法は、横モードを考慮
して、決定される。リッジ部１２ａを規定する凹溝３３
の形成には、従来よく知られているように、ドライエッ
チングあるいはウエットエッチングを用いることができ
る。
ッチングにより、図４に示されているように、上方のＳ
ＣＨ層２２に至るが、活性層２１に至ることのない凹溝
３３が形成され、この凹溝３３間にリッジ部１２ａが規
定される。この凹溝３３の深さ寸法は、横モードを考慮
して、決定される。リッジ部１２ａを規定する凹溝３３
の形成には、従来よく知られているように、ドライエッ
チングあるいはウエットエッチングを用いることができ
る。
【００２７】リッジ部１２ａのための凹溝３３の形成
後、図５に示されているように、リッジ部形成用マスク
３２が除去される。その後、コンタクト層２５の表面お
よび凹溝３３面を覆う絶縁膜１５が、例えばスパッタリ
ング法を用いて堆積される。この絶縁膜１５のリッジ部
１２ａの頂部でコンタクト層２５に開放するコンタクト
ホール３４が形成される。
後、図５に示されているように、リッジ部形成用マスク
３２が除去される。その後、コンタクト層２５の表面お
よび凹溝３３面を覆う絶縁膜１５が、例えばスパッタリ
ング法を用いて堆積される。この絶縁膜１５のリッジ部
１２ａの頂部でコンタクト層２５に開放するコンタクト
ホール３４が形成される。
【００２８】コンタクトホール３４の形成後、図６に示
されているように、コンタクトホール３４を経て、リッ
ジ部１２ａでコンタクト層２５に接続される上方電極１
３が例えばＣｒ／ＡｕあるいはＴｉ／Ｐｔ／Ａｕの堆積
により形成される。他方、基板１６の下面には、例えば
Ａｕ／Ｇｅ／Ｎｉの堆積により、下方電極１４が形成さ
れる。
されているように、コンタクトホール３４を経て、リッ
ジ部１２ａでコンタクト層２５に接続される上方電極１
３が例えばＣｒ／ＡｕあるいはＴｉ／Ｐｔ／Ａｕの堆積
により形成される。他方、基板１６の下面には、例えば
Ａｕ／Ｇｅ／Ｎｉの堆積により、下方電極１４が形成さ
れる。
【００２９】その後、リッジ部１２ａおよび両電極１３
および１４が形成された積層構造体１２′は、図１に示
された線Ｌ１−Ｌ１および線Ｌ２−Ｌ２を含む半導体レ
ーザ１０のリッジ部１２ａに沿った両側面（図６に示す
線Ｌ′１−Ｌ′１および線Ｌ′２−Ｌ′２をそれぞれ含
む面）に沿って切断される。また積層構造体１２′は、
図１に示されたウインドウ層１１を厚さ方向へ部分的に
分割するように、ウインドウ層１１内に伸長するエッチ
ング溝３１に沿った線Ｌ３−Ｌ３および線Ｌ４−Ｌ４に
沿って切断される。
および１４が形成された積層構造体１２′は、図１に示
された線Ｌ１−Ｌ１および線Ｌ２−Ｌ２を含む半導体レ
ーザ１０のリッジ部１２ａに沿った両側面（図６に示す
線Ｌ′１−Ｌ′１および線Ｌ′２−Ｌ′２をそれぞれ含
む面）に沿って切断される。また積層構造体１２′は、
図１に示されたウインドウ層１１を厚さ方向へ部分的に
分割するように、ウインドウ層１１内に伸長するエッチ
ング溝３１に沿った線Ｌ３−Ｌ３および線Ｌ４−Ｌ４に
沿って切断される。
【００３０】半導体レーザ１０の幅方向の切断である線
Ｌ１−Ｌ１および線Ｌ２−Ｌ２（図６に示す線Ｌ′１−
Ｌ′１および線Ｌ′２−Ｌ′２）に沿った切断では、従
来におけると同様に、高い精度が要求されないことか
ら、スクライバを用いた引っ掻き傷を入れた後、線Ｌ１
−Ｌ１および線Ｌ２−Ｌ２線に沿って劈開することがで
きる。
Ｌ１−Ｌ１および線Ｌ２−Ｌ２（図６に示す線Ｌ′１−
Ｌ′１および線Ｌ′２−Ｌ′２）に沿った切断では、従
来におけると同様に、高い精度が要求されないことか
ら、スクライバを用いた引っ掻き傷を入れた後、線Ｌ１
−Ｌ１および線Ｌ２−Ｌ２線に沿って劈開することがで
きる。
【００３１】他方、ウインドウ層１１を厚さ方向に分割
するリッジ部１２ａの長手方向への切断では、予め、ウ
インドウ層１１内に導入されたエッチング溝３１を利用
して積層構造体１２′が劈開され、この劈開により、半
導体レーザ１０が切り出される。
するリッジ部１２ａの長手方向への切断では、予め、ウ
インドウ層１１内に導入されたエッチング溝３１を利用
して積層構造体１２′が劈開され、この劈開により、半
導体レーザ１０が切り出される。
【００３２】本発明の半導体レーザ１０の製造方法で
は、前記したように、ウインドウ層１１の厚さ方向の分
割に際しては、ウインドウ層１１に高精度で形成された
エッチング溝３１が分割面を規定することから、このエ
ッチング溝３１をマーカとして、従来のようなスクライ
バによる引っ掻き傷を用いることなく、劈開することが
できる。また、エッチング溝３１は、素子領域となるリ
ッジ部１２ａを含む半導体レーザ１０の中央部分を横断
することはない。そのため、このエッチング溝３１の導
入によって、半導体レーザ１０の発光に関連する部分が
損傷を受けることはない。
は、前記したように、ウインドウ層１１の厚さ方向の分
割に際しては、ウインドウ層１１に高精度で形成された
エッチング溝３１が分割面を規定することから、このエ
ッチング溝３１をマーカとして、従来のようなスクライ
バによる引っ掻き傷を用いることなく、劈開することが
できる。また、エッチング溝３１は、素子領域となるリ
ッジ部１２ａを含む半導体レーザ１０の中央部分を横断
することはない。そのため、このエッチング溝３１の導
入によって、半導体レーザ１０の発光に関連する部分が
損傷を受けることはない。
【００３３】従って、半導体レーザ１０の発光特性等の
劣化を招くことなく、高い精度で、所定厚さ寸法のウイ
ンドウ層１１を有する半導体レーザ１０を切り出すこと
ができることから、安定した特性の半導体レーザ１０を
比較的容易に製造することができる。
劣化を招くことなく、高い精度で、所定厚さ寸法のウイ
ンドウ層１１を有する半導体レーザ１０を切り出すこと
ができることから、安定した特性の半導体レーザ１０を
比較的容易に製造することができる。
【００３４】また、フォトリソを用いたエッチングマス
ク２６の形成では、マスクの製造誤差マージンＸとして
は、図２に示したように、凹溝２８の深さ寸法ｄ、逆メ
サの凹溝２８の立ち上がり角θが５５度とすると、Ｘ＝
ｄ／ｔａｎθ（μｍ）＝０．７ｄ（μｍ）の値が得られ
る。従って、凹溝２８の深さ寸法ｄが５μｍのとき、誤
差マージンＸは約３．５μｍとなることから、幅寸法ｔ
が５μｍの細幅のウインドウ層１１に対しても、開口部
３０の幅寸法が４μｍのエッチングマスク２６を採用す
ることができ、このとき切り出されるウインドウ層１１
の幅寸法を５μｍ以下の精度で正確に制御することが可
能となる。
ク２６の形成では、マスクの製造誤差マージンＸとして
は、図２に示したように、凹溝２８の深さ寸法ｄ、逆メ
サの凹溝２８の立ち上がり角θが５５度とすると、Ｘ＝
ｄ／ｔａｎθ（μｍ）＝０．７ｄ（μｍ）の値が得られ
る。従って、凹溝２８の深さ寸法ｄが５μｍのとき、誤
差マージンＸは約３．５μｍとなることから、幅寸法ｔ
が５μｍの細幅のウインドウ層１１に対しても、開口部
３０の幅寸法が４μｍのエッチングマスク２６を採用す
ることができ、このとき切り出されるウインドウ層１１
の幅寸法を５μｍ以下の精度で正確に制御することが可
能となる。
【００３５】具体例１では、マーカとなるエッチング溝
３１の形成後、マスク３２を用いるエッチングにより、
リッジ部１２ａを形成した。これとは逆に、リッジ部１
２ａを形成し、その後、マーカ３１を形成することがで
きる。
３１の形成後、マスク３２を用いるエッチングにより、
リッジ部１２ａを形成した。これとは逆に、リッジ部１
２ａを形成し、その後、マーカ３１を形成することがで
きる。
【００３６】〈具体例２〉図１〜図６に示した例では、
リッジ部１２ａの形成のためのエッチング工程と、エッ
チング溝３１のためのエッチング工程を分離して実施す
る例について説明したが、図９に示されているようなエ
ッチングマスク２６′を用いることにより、単一のエッ
チングマスク２６′で、両エッチング工程を実行するこ
とができ、製造工程の簡素化を図ることができる。
リッジ部１２ａの形成のためのエッチング工程と、エッ
チング溝３１のためのエッチング工程を分離して実施す
る例について説明したが、図９に示されているようなエ
ッチングマスク２６′を用いることにより、単一のエッ
チングマスク２６′で、両エッチング工程を実行するこ
とができ、製造工程の簡素化を図ることができる。
【００３７】エッチングマスク２６′は、エッチングマ
スク２６におけると同様な、例えば酸化シリコンあるい
は窒化シリコンからなる絶縁膜を図２に示した積層構造
体１２′の表面２７に形成した後、フォトリソおよびエ
ッチングにより、この絶縁膜を部分的に除去することに
より、得られる。エッチングマスク２６′は、図９に示
されているように、リッジ部１２ａを覆うように互いに
間隔をおいて形成される複数の第１のマスク部分２６ａ
と、両第１のマスク部分２６ａ間でこれらマスク部分２
６ａに間隔をおいて形成される複数の第２のマスク部分
２６ｂとを備える。
スク２６におけると同様な、例えば酸化シリコンあるい
は窒化シリコンからなる絶縁膜を図２に示した積層構造
体１２′の表面２７に形成した後、フォトリソおよびエ
ッチングにより、この絶縁膜を部分的に除去することに
より、得られる。エッチングマスク２６′は、図９に示
されているように、リッジ部１２ａを覆うように互いに
間隔をおいて形成される複数の第１のマスク部分２６ａ
と、両第１のマスク部分２６ａ間でこれらマスク部分２
６ａに間隔をおいて形成される複数の第２のマスク部分
２６ｂとを備える。
【００３８】第２のマスク部分２６ｂは、両第１のマス
ク部分２６ａ間で、第１のマスク部分２６ａの長手方向
へ相互に間隔をおいて形成され、隣り合う第２のマスク
部分２６ｂと共同して、帯状ゾーン２９の両側を部分的
に覆うと共に、隣り合う第２のマスク部分２６ｂとの間
に帯状ゾーン２９の中央部分を露出させる。また、両第
１のマスク部分２６ａ間で、整列して配置された第２の
マスク部分２６ｂ群は、それぞれ第１のマスク部分２６
ａから間隔をおくように整列して形成されている。
ク部分２６ａ間で、第１のマスク部分２６ａの長手方向
へ相互に間隔をおいて形成され、隣り合う第２のマスク
部分２６ｂと共同して、帯状ゾーン２９の両側を部分的
に覆うと共に、隣り合う第２のマスク部分２６ｂとの間
に帯状ゾーン２９の中央部分を露出させる。また、両第
１のマスク部分２６ａ間で、整列して配置された第２の
マスク部分２６ｂ群は、それぞれ第１のマスク部分２６
ａから間隔をおくように整列して形成されている。
【００３９】エッチングマスク２６′が施された積層構
造体１２′は、ドライエッチングあるいはウエットエッ
チングを受けることにより、第１のマスク部分２６ａの
両側で露出する部分が除去され、これにより、図４に示
したと同様な凹溝３３が形成されて両凹溝３３間にリッ
ジ部１２ａが規定される。また、帯状ゾーン２９の第２
のマスク部分２６ｂ間で露出する部分が除去され、これ
により、凹溝３３の深さ寸法にほぼ等しい深さ寸法を有
するエッチング溝３１が形成される。
造体１２′は、ドライエッチングあるいはウエットエッ
チングを受けることにより、第１のマスク部分２６ａの
両側で露出する部分が除去され、これにより、図４に示
したと同様な凹溝３３が形成されて両凹溝３３間にリッ
ジ部１２ａが規定される。また、帯状ゾーン２９の第２
のマスク部分２６ｂ間で露出する部分が除去され、これ
により、凹溝３３の深さ寸法にほぼ等しい深さ寸法を有
するエッチング溝３１が形成される。
【００４０】従って、具体例２によれば、リッジ部１２
ａの形成のためのエッチングマスクと、エッチング溝３
１の形成のためのエッチングマスクとを個別に形成する
ことなく、またそれらのエッチング工程をも個別に行う
ことなく同時的に行うことができることから、本発明の
製造方法を一層効率的に実施することができる。
ａの形成のためのエッチングマスクと、エッチング溝３
１の形成のためのエッチングマスクとを個別に形成する
ことなく、またそれらのエッチング工程をも個別に行う
ことなく同時的に行うことができることから、本発明の
製造方法を一層効率的に実施することができる。
【００４１】前記した例では、マーカとなるエッチング
溝３１を利用して、スクライバを用いることなく積層構
造体を劈開する例について説明したが、エッチング溝３
１をスクライバの刃の案内部として利用することによ
り、スクライバを用いて正確に劈開のための引っ掻き傷
を導入することができる。
溝３１を利用して、スクライバを用いることなく積層構
造体を劈開する例について説明したが、エッチング溝３
１をスクライバの刃の案内部として利用することによ
り、スクライバを用いて正確に劈開のための引っ掻き傷
を導入することができる。
【００４２】また、本発明は、ウインドウ構造を有する
半導体レーザの製造の他、素子間分離に高精度を要する
種々の半導体素子の製造に適用することができる。例え
ば、半導体変調器では、変調器の長さが重要なパラメー
タとなる。すなわち、変調器では、その長さを増せば、
吸収が大きくなることから、変調特性が向上する。その
反面、長さの増大分、電極面積のが増大することから、
容量が増すことにより、高周波特性が劣化する。従っ
て、設計通りの所望の特性を有する変調器を得るには、
高精度で、得られる変調器の長さを制御する必要があ
る。また、この変調器とレーザを集積化した変調器付き
レーザについても同様であり、本発明は、このような高
精度の切り出しを必要とする種々の半導体素子の製造に
適用することができる。
半導体レーザの製造の他、素子間分離に高精度を要する
種々の半導体素子の製造に適用することができる。例え
ば、半導体変調器では、変調器の長さが重要なパラメー
タとなる。すなわち、変調器では、その長さを増せば、
吸収が大きくなることから、変調特性が向上する。その
反面、長さの増大分、電極面積のが増大することから、
容量が増すことにより、高周波特性が劣化する。従っ
て、設計通りの所望の特性を有する変調器を得るには、
高精度で、得られる変調器の長さを制御する必要があ
る。また、この変調器とレーザを集積化した変調器付き
レーザについても同様であり、本発明は、このような高
精度の切り出しを必要とする種々の半導体素子の製造に
適用することができる。
【００４３】
【発明の効果】本発明によれば、前記したように、例え
ばマスクを用いる選択エッチングにより、切り出し線と
なる所望部分に比較的容易かつ高い精度で溝を形成する
ことができることから、この溝をマーカとして利用する
ことにより、高精度でのマーカ付が可能となり、正確な
半導体素子の切り出しを比較的容易に行うことができ
る。また、マーカとして利用するエッチング溝は、半導
体素子領域の内部を横切って形成されることがないこと
から、半導体素子の特性に影響を及ぼすような欠陥が半
導体素子に導入されることはなく、このマーカによって
半導体素子の特性の低下を招くことを防止することがで
きる。
ばマスクを用いる選択エッチングにより、切り出し線と
なる所望部分に比較的容易かつ高い精度で溝を形成する
ことができることから、この溝をマーカとして利用する
ことにより、高精度でのマーカ付が可能となり、正確な
半導体素子の切り出しを比較的容易に行うことができ
る。また、マーカとして利用するエッチング溝は、半導
体素子領域の内部を横切って形成されることがないこと
から、半導体素子の特性に影響を及ぼすような欠陥が半
導体素子に導入されることはなく、このマーカによって
半導体素子の特性の低下を招くことを防止することがで
きる。
【００４４】また、本発明に係る半導体レーザ製造方法
によれば、本発明をウインドウ構造を有する半導体レー
ザの製造に適用することにより、製造誤差によるばらつ
きが少ない所定寸法のウインドウ構造を有する半導体レ
ーザを製造することができ、これにより、ウインドウ構
造の寸法のばらつきに伴う特性のばらつきを生じること
のない半導体レーザを比較的容易に製造することができ
る。
によれば、本発明をウインドウ構造を有する半導体レー
ザの製造に適用することにより、製造誤差によるばらつ
きが少ない所定寸法のウインドウ構造を有する半導体レ
ーザを製造することができ、これにより、ウインドウ構
造の寸法のばらつきに伴う特性のばらつきを生じること
のない半導体レーザを比較的容易に製造することができ
る。
【図１】本発明に係る半導体レーザ製造方法に用いられ
るマーカ用エッチングマスクを示す平面図である。
るマーカ用エッチングマスクを示す平面図である。
【図２】本発明に係る半導体レーザのための積層構造体
を示す斜視図である。
を示す斜視図である。
【図３】本発明に係る積層構造体のリッジ部形成のため
のマスク工程を示す斜視図である。
のマスク工程を示す斜視図である。
【図４】本発明に係る積層構造体のリッジ部形成のため
のエッチング工程を示す断面図である。
のエッチング工程を示す断面図である。
【図５】本発明に係る積層構造体の絶縁層およびコンタ
クトホールの形成工程を示す断面図である。
クトホールの形成工程を示す断面図である。
【図６】本発明に係る積層構造体の電極形成工程を示す
断面図である。
断面図である。
【図７】本発明に係る半導体レーザを示す斜視図であ
る。
る。
【図８】本発明に係る半導体レーザの積層構造体を示す
断面図である。
断面図である。
【図９】本発明に係るマーカ用エッチングマスクの他の
例を示す平面図である。
例を示す平面図である。
１０ （半導体素子）半導体レーザ １１ ウインドウ層 １２、１２′ （半導体基板）積層構造体 １２ａ リッジ部 ２１ 活性層 ２６、２６′ エッチングマスク ２６ａ、２６ｂ マスク部分 ２８ 凹溝 ３０ （開放部分）開口部 ３１ （マーカ）エッチング溝
フロントページの続き (72)発明者 堀川 英明 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (6)
- 【請求項１】 半導体基板に組み込まれた複数の半導体
素子を切り出すことを含む半導体素子製造方法であっ
て、切り出しのためのマーカとして、前記半導体基板に
おける前記半導体素子のための領域外にエッチング溝を
形成したことを特徴とする半導体素子製造方法。 - 【請求項２】 発光領域である活性層が設けられた積層
構造体であって所定箇所に互いに間隔をおいて形成され
かつそれぞれが該積層構造体の表面に開放しかつ前記活
性層を横切って伸長する複数の凹溝内に埋め込まれた、
前記発光領域からの光の吸収を抑制するためのウインド
ウ層を備える前記積層構造体を前記ウインドウ層と共
に、前記凹溝の伸長方向と平行な面に沿って劈開させる
ことにより、半導体レーザ素子の端面を切り出すことを
含む半導体レーザの製造方法であって、前記ウインドウ
層に、その劈開のためのマーカとして、エッチング溝を
形成し、該エッチング溝を利用した前記積層構造体の劈
開により前記端面が切り出されることを特徴とする半導
体レーザ製造方法。 - 【請求項３】 前記エッチング溝の深さ寸法は、前記凹
溝の深さ寸法よりも深いことを特徴とする請求項２記載
の、半導体レーザ製造法。 - 【請求項４】 前記エッチング溝は、前記積層構造体に
おける前記半導体レーザ素子領域外に形成されることを
特徴とする請求項２記載の半導体レーザ製造方法。 - 【請求項５】 前記積層構造体の前記ウインドウ層に対
応する表面部分を部分的に露出させる開放部分が形成さ
れたマスクをフォトリソグラフィ技術により前記表面に
形成し、前記マスクを用いた選択的なエッチングによ
り、前記エッチング溝を形成することを特徴とする請求
項２記載の、半導体レーザ製造方法。 - 【請求項６】 前記積層構造体の前記ウインドウ層に対
応する表面部分を部分的に露出させる前記開放部分が形
成された前記マスクには、前記積層体構造のリッジ部を
規定すべく該リッジ部を覆うマスク部分が設けられてお
り、前記選択的なエッチングにより、前記リッジ部の形
成と同時的に前記開放部分が形成される請求項５記載
の、半導体レーザ製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9033075A JPH10223992A (ja) | 1997-01-31 | 1997-01-31 | 半導体素子製造方法 |
| CNB98104316XA CN1136636C (zh) | 1997-01-31 | 1998-01-25 | 半导体激光器的制造方法 |
| US09/013,038 US5976904A (en) | 1997-01-31 | 1998-01-26 | Method of manufacturing semiconductor device |
| EP98101486A EP0856923A3 (en) | 1997-01-31 | 1998-01-28 | Method of manufacturing semiconductor device |
| KR10-1998-0002564A KR100380215B1 (ko) | 1997-01-31 | 1998-01-30 | 반도체소자및레이저제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9033075A JPH10223992A (ja) | 1997-01-31 | 1997-01-31 | 半導体素子製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223992A true JPH10223992A (ja) | 1998-08-21 |
Family
ID=12376608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9033075A Pending JPH10223992A (ja) | 1997-01-31 | 1997-01-31 | 半導体素子製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5976904A (ja) |
| EP (1) | EP0856923A3 (ja) |
| JP (1) | JPH10223992A (ja) |
| KR (1) | KR100380215B1 (ja) |
| CN (1) | CN1136636C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006134943A (ja) * | 2004-11-02 | 2006-05-25 | Opnext Japan Inc | 半導体レーザ素子及びその製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0977276A1 (en) * | 1998-07-08 | 2000-02-02 | Hewlett-Packard Company | Semiconductor device cleave initiation |
| EP1788416B1 (en) * | 1998-09-24 | 2008-03-05 | LG Cable & Machinery Ltd. | Method for manufacturing laser diode chip |
| KR100767658B1 (ko) * | 2000-05-04 | 2007-10-17 | 엘지전자 주식회사 | 질화물 발광소자 제조 방법 |
| US6670211B2 (en) * | 2000-06-08 | 2003-12-30 | The Furukawa Electric Co., Ltd. | Semiconductor laser device |
| JP3849758B2 (ja) * | 2001-04-12 | 2006-11-22 | ソニー株式会社 | 半導体レーザ素子 |
| US6623378B2 (en) * | 2001-06-11 | 2003-09-23 | Taylor Made Golf Company, Inc. | Method for manufacturing and golf club head |
| CN103060920A (zh) * | 2013-01-05 | 2013-04-24 | 武汉电信器件有限公司 | 一种高精度无污染的半导体晶片解理方法 |
| DE102014107560A1 (de) * | 2014-05-28 | 2015-12-03 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren |
| WO2017006902A1 (ja) * | 2015-07-07 | 2017-01-12 | 三菱電機株式会社 | 半導体素子の製造方法 |
| CN108620829B (zh) * | 2018-05-15 | 2020-11-10 | 金华市格蓝姆医疗器械科技有限公司 | 一种口腔正畸托槽生产工艺 |
| DE102019118993A1 (de) * | 2019-07-12 | 2021-01-14 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Kantenemittierende halbleiterlaserdiode und verfahren zur herstellung einer solchen |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8104068A (nl) * | 1981-09-02 | 1983-04-05 | Philips Nv | Halfgeleiderlaser. |
| JPS63124486A (ja) * | 1986-11-13 | 1988-05-27 | Mitsubishi Electric Corp | 半導体レ−ザの製造方法 |
| US5593815A (en) * | 1989-07-31 | 1997-01-14 | Goldstar Co., Ltd. | Cleaving process in manufacturing a semiconductor laser |
| JP2680917B2 (ja) * | 1990-08-01 | 1997-11-19 | シャープ株式会社 | 半導体レーザ素子の製造方法 |
| JP3254812B2 (ja) * | 1993-05-31 | 2002-02-12 | 日本電信電話株式会社 | 半導体レーザ及びその製造方法 |
| JPH07111357A (ja) * | 1993-10-05 | 1995-04-25 | Mitsubishi Electric Corp | 半導体レーザの製造方法 |
| JP3409928B2 (ja) * | 1994-10-15 | 2003-05-26 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3115775B2 (ja) * | 1994-11-16 | 2000-12-11 | 三菱電機株式会社 | 半導体レーザの製造方法 |
| US5567659A (en) * | 1995-05-25 | 1996-10-22 | Northern Telecom Limited | Method of etching patterns in III-V material with accurate depth control |
| US5601687A (en) * | 1995-09-11 | 1997-02-11 | The United States Of America As Represented By The Secretary Of The Air Force | Mask design |
| US5629233A (en) * | 1996-04-04 | 1997-05-13 | Lucent Technologies Inc. | Method of making III/V semiconductor lasers |
-
1997
- 1997-01-31 JP JP9033075A patent/JPH10223992A/ja active Pending
-
1998
- 1998-01-25 CN CNB98104316XA patent/CN1136636C/zh not_active Expired - Fee Related
- 1998-01-26 US US09/013,038 patent/US5976904A/en not_active Expired - Fee Related
- 1998-01-28 EP EP98101486A patent/EP0856923A3/en not_active Withdrawn
- 1998-01-30 KR KR10-1998-0002564A patent/KR100380215B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006134943A (ja) * | 2004-11-02 | 2006-05-25 | Opnext Japan Inc | 半導体レーザ素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0856923A3 (en) | 2001-03-28 |
| CN1136636C (zh) | 2004-01-28 |
| EP0856923A2 (en) | 1998-08-05 |
| CN1190272A (zh) | 1998-08-12 |
| US5976904A (en) | 1999-11-02 |
| KR100380215B1 (ko) | 2003-07-12 |
| KR19980070942A (ko) | 1998-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10223992A (ja) | 半導体素子製造方法 | |
| EP0663710A2 (en) | Optical semiconductor device and method for producing the same | |
| JPS6041478B2 (ja) | 半導体レ−ザ素子の製造方法 | |
| EP0486128B1 (en) | A semiconductor optical device and a fabricating method therefor | |
| US5541950A (en) | Semiconductor laser including groove having variable dimensions | |
| US4958202A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| US4788689A (en) | Composite resonator-type semiconductor laser device | |
| US5436196A (en) | Method of producing semiconductor laser | |
| JP3660570B2 (ja) | 結晶性基板の劈開方法 | |
| JPS603182A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPH0983081A (ja) | 半導体レーザ素子の製造方法 | |
| US4847845A (en) | Semiconductor laser with an interposed gap | |
| KR100319774B1 (ko) | 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법 | |
| KR100681294B1 (ko) | 반도체 레이저 소자 및 그 제조 방법 | |
| JPS6077486A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPH11150320A (ja) | 半導体発光装置とその製造方法 | |
| JPS6119186A (ja) | 二波長モノリシツク半導体レ−ザアレイの製造方法 | |
| JP3505913B2 (ja) | 半導体発光装置の製造方法 | |
| JPH07131110A (ja) | 半導体レーザ装置の製造方法 | |
| JP3133555B2 (ja) | 半導体レーザ素子 | |
| JP3057188B2 (ja) | 独立駆動型マルチビームレーザとその製造方法 | |
| JPH0637394A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH07297497A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JP2538258B2 (ja) | 半導体レ―ザ | |
| JPS60231379A (ja) | 半導体レ−ザ装置の製造方法 |