JP2003086900A - Semiconductor laser device and method for manufacturing semiconductor laser device - Google Patents

Semiconductor laser device and method for manufacturing semiconductor laser device

Info

Publication number
JP2003086900A
JP2003086900A JP2001272477A JP2001272477A JP2003086900A JP 2003086900 A JP2003086900 A JP 2003086900A JP 2001272477 A JP2001272477 A JP 2001272477A JP 2001272477 A JP2001272477 A JP 2001272477A JP 2003086900 A JP2003086900 A JP 2003086900A
Authority
JP
Japan
Prior art keywords
crystal growth
semiconductor substrate
layer
laser device
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001272477A
Other languages
Japanese (ja)
Inventor
Chisato Furukawa
千里 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP2001272477A priority Critical patent/JP2003086900A/en
Publication of JP2003086900A publication Critical patent/JP2003086900A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor laser device in which irregularity of characteristic is restrained and yield is improved, and its manufacturing method. SOLUTION: The semiconductor laser device is so formed that a corner, which is formed of the end face of a semiconductor substrate and a plurality of crystal grown layers which is in the almost vertical direction relative to a linear active layer, and the top face of the plurality of crystal grown layers, is flatly formed except for a region comparatively near the active layer. As a form before bar cleavage, the semiconductor substrate has a V-shaped trench for guiding bar cleavage. The V-shape trench can be controlled with precision of photolithography. As a result, precision as a resonator length is suitably increased and cleavage is enabled. Cleavage is excellently performed by a depth of the trench and it is unnecessary to form a scripe trace, so that yield is improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、結晶成長層の側面
をミラーとして用いる半導体レーザ装置およびその製造
方法に係り、特に、共振器長を短くし歩留まりを向上す
るのに適する半導体レーザ装置およびその製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser device using a side surface of a crystal growth layer as a mirror and a method for manufacturing the same, and more particularly to a semiconductor laser device suitable for shortening a cavity length and improving yield. It relates to a manufacturing method.

【0002】[0002]

【従来の技術】半導体レーザ装置は、その扱い易さなど
から、モジュールに組み込み光通信用などとして賞用さ
れている。半導体レーザ装置は、他の半導体発光素子と
異なり、共振器両端のミラー面として用いるための光学
的に平坦な面を必要とする。このため、平坦な面とし
て、通常、結晶方位に沿って割れて現れる素子の側面
(劈開面(へき開面))を用いる。
2. Description of the Related Art A semiconductor laser device is incorporated in a module and is favored for optical communication because of its ease of handling. Unlike other semiconductor light emitting devices, the semiconductor laser device needs an optically flat surface to be used as mirror surfaces at both ends of the resonator. Therefore, the side surface of the element (a cleavage plane (cleavage plane)) that appears as a crack along the crystal orientation is usually used as the flat surface.

【0003】このような劈開の従来方法について図8を
用いて説明する。図8は、いわゆるバー劈開を行うとき
の従来の過程を説明するための図である。まず、結晶成
長層が形成されたウエハ(半導体基板101)を用意
し、その基板下面側を研磨などで薄くして下面(半導体
基板101の下面)にも電極層(図示せず)を形成す
る。この状態が図8(a)に示すものである。図8
(a)において、符号102は、活性層を模式的に描い
たもので、直線(ストライプ)状に形成されたものが複
数さらに平行に形成されている。
A conventional method of such cleavage will be described with reference to FIG. FIG. 8 is a diagram for explaining a conventional process when performing so-called bar cleavage. First, a wafer (semiconductor substrate 101) on which a crystal growth layer is formed is prepared, the lower surface side of the substrate is thinned by polishing or the like, and an electrode layer (not shown) is also formed on the lower surface (lower surface of the semiconductor substrate 101). . This state is shown in FIG. Figure 8
In (a), reference numeral 102 is a schematic drawing of an active layer, and a plurality of linear (striped) ones are further formed in parallel.

【0004】次に、図8(b)に示すように、面方位に
沿って(この場合には線状に形成された活性層と直角の
方向に)かみそり103等の刃先の薄い鋭い刃をある角
度で押し当てる。すると、例えば半導体基板がInPで
ありその(100)面を主面として結晶成長層が形成さ
れている場合には、図8(c)に示すように、(01
1)面、(01 /1)面といった(100)面に垂直な
面に沿って比較的容易に割れる(ここで、1の前に記載
されている/は、本来1の上に書かれるバーを意味す
る。以下同じ。)。
Next, as shown in FIG. 8 (b), a sharp blade with a thin blade edge such as a razor 103 is arranged along the plane direction (in this case, in the direction perpendicular to the linearly formed active layer). Press at an angle. Then, for example, when the semiconductor substrate is InP and the crystal growth layer is formed with the (100) plane as the main surface, as shown in FIG.
It is relatively easy to crack along the planes perpendicular to the (100) plane, such as the 1) plane and the (01/1) plane (where the / that precedes the 1 is the bar originally written on the 1 Means the same below.).

【0005】この方法は、劈開として広く知られている
方法で、ここで得られた面は劈開面と呼ばれ光学的に平
坦な面であるため半導体レーザの共振器端面を得る方法
として古くから用いられている。なお、図8(c)にお
けるlrが共振器長であり、劈開面に挟まれた長さであ
る。この段階における劈開を、劈開後の形状がバー状に
なることからバー劈開という。図示していないが、バー
劈開のあと、バー劈開面と垂直の方向に、線状の活性層
102が一つずつ含まれるようにチップ劈開を行う。
This method is widely known as cleavage, and since the surface obtained here is called a cleavage surface and is an optically flat surface, it has long been known as a method for obtaining a cavity facet of a semiconductor laser. It is used. It should be noted that lr in FIG. 8C is the resonator length, which is the length sandwiched between the cleavage planes. The cleavage at this stage is called bar cleavage because the shape after cleavage becomes a bar shape. Although not shown, after the bar cleavage, chip cleavage is performed so that the linear active layers 102 are included one by one in the direction perpendicular to the bar cleavage surface.

【0006】また、バー劈開の従来方法について別の例
を図9を用いて説明する。図9は、いわゆるバー劈開を
行うときの従来過程の別例を説明するための図である。
まず、結晶成長層が形成されたウエハ(半導体基板10
1)を用意し、その基板下面側を研磨などで薄くして下
面(半導体基板101の下面)にも電極層(図示せず)
を形成する。この状態が図9(a)に示す基板101で
ある。図9(a)において、すでに説明したものには同
じ番号を付してある。
Another example of the conventional method of bar cleaving will be described with reference to FIG. FIG. 9 is a diagram for explaining another example of the conventional process when so-called bar cleavage is performed.
First, a wafer on which a crystal growth layer is formed (semiconductor substrate 10
1) is prepared, the lower surface side of the substrate is thinned by polishing or the like, and an electrode layer (not shown) is also formed on the lower surface (the lower surface of the semiconductor substrate 101).
To form. This state is the substrate 101 shown in FIG. In FIG. 9A, the same numbers are assigned to those already described.

【0007】次に、図9(a)に示すように、線状の活
性層102と直角の方向に共振器長の設定に従って、結
晶成長層が形成された半導体基板101の縁近くにスク
ライバ121を用いてスクライブ痕122を入れる。そ
して、鋭角のエッジ134を持つ三角柱の治具133の
そのエッジ134に、スクライブ痕122を合わせるよ
うに半導体基板101を押し付け、スクライブ痕122
の両脇に圧力を加える。これにより、図9(c)に示す
ように、バー劈開面が得られる。図示していないが、バ
ー劈開のあと、バー劈開面と垂直の方向に、線状の活性
層102が一つずつ含まれるようにチップ劈開を行う。
Next, as shown in FIG. 9A, a scriber 121 is provided near the edge of the semiconductor substrate 101 on which the crystal growth layer is formed according to the cavity length setting in the direction perpendicular to the linear active layer 102. A scribe mark 122 is made by using. Then, the semiconductor substrate 101 is pressed so that the scribe marks 122 are aligned with the edges 134 of the triangular prism jig 133 having the acute-angled edges 134.
Apply pressure to both sides. As a result, as shown in FIG. 9C, a bar cleavage surface is obtained. Although not shown, after the bar cleavage, chip cleavage is performed so that the linear active layers 102 are included one by one in the direction perpendicular to the bar cleavage surface.

【0008】[0008]

【発明が解決しようとする課題】以上説明したような従
来のバー劈開方法は、かみそりやスクライバを入れる位
置によって劈開線の入る位置が決定されるため、以下の
ような不都合が生じる場合がある。
In the conventional bar cleaving method as described above, the position where the cleavage line enters is determined by the position where the razor or scriber is inserted, so that the following inconvenience may occur.

【0009】すなわち、第1に、かみそりやスクライバ
の位置決め精度が、人あるいは機械の精度によっている
ため、それらに従う精度でしか劈開することができな
い。このため、製造される半導体レーザ装置の特性がば
らつく。このばらつきは特に共振器長が短くなった場合
に顕著になる。
That is, firstly, since the positioning accuracy of the razor and the scribe depends on the accuracy of the person or machine, the cleavage can be performed only with the accuracy according to them. Therefore, the characteristics of the manufactured semiconductor laser device vary. This variation becomes remarkable especially when the resonator length is shortened.

【0010】また、第2に、劈開するときの線(劈開
線)が、機械的な力のかかり具合によって直線にならず
蛇行する場合がある。このため歩留まりが低下する。
Secondly, the line for cleavage (cleavage line) may not mean a straight line but meander, depending on how mechanical force is applied. Therefore, the yield is reduced.

【0011】また、第3に、共振器長が短くなった場合
に割れにくくなる。このため歩留まりが低下する。
Thirdly, when the resonator length becomes short, it becomes difficult to break. Therefore, the yield is reduced.

【0012】また、第4に、スクライブ痕を入れた部分
は半導体レーザ装置(デバイス)として使用が不可にな
る。このため歩留まりが低下する。
Fourthly, the portion having the scribe traces cannot be used as a semiconductor laser device (device). Therefore, the yield is reduced.

【0013】本発明は、上記した事情を考慮してなされ
たもので、特性のばらつきを抑制しかつ歩留まりを向上
することが可能な半導体レーザ装置およびその製造方法
を提供することを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor laser device capable of suppressing characteristic variations and improving yield, and a manufacturing method thereof.

【0014】[0014]

【課題を解決するための手段】上記の課題を解決するた
め、本発明に係る半導体レーザ装置は、半導体基板と、
前記半導体基板上に積層されて形成されている複数の結
晶成長層とを有し、前記複数の結晶成長層のうち一つ
は、前記半導体基板の面と平行にある太さの線状に形成
されている活性層であり、前記半導体基板および前記複
数の結晶成長層の端面であって前記線状の活性層とほぼ
垂直方向のものと前記複数の結晶成長層の上面とがなす
べきかどが、前記活性層に比較的近い部位を除き平面状
に除去されていることを特徴とする(請求項1)。
In order to solve the above problems, a semiconductor laser device according to the present invention comprises a semiconductor substrate,
A plurality of crystal growth layers stacked on the semiconductor substrate, wherein one of the plurality of crystal growth layers is formed in a linear shape having a thickness parallel to a surface of the semiconductor substrate. Is an active layer that is formed on the semiconductor substrate and the end faces of the plurality of crystal growth layers that are substantially perpendicular to the linear active layer and the top faces of the plurality of crystal growth layers. , And is removed in a planar shape except for a portion relatively close to the active layer (claim 1).

【0015】すなわち、「半導体基板および複数の結晶
成長層の端面であって線状の活性層とほぼ垂直方向のも
のと複数の結晶成長層の上面とがなすべきかどが、活性
層に比較的近い部位を除き平面状に除去されている」こ
とは、バー劈開する前の形状として、結晶成長層を形成
された半導体基板が、バー劈開を案内するV字溝を有し
ていることを意味する。このような結晶成長層側の溝の
位置は、半導体製造技術として多用されているフォトリ
ソグラフィの精度で制御できる。
That is, "whether the end faces of the semiconductor substrate and the plurality of crystal growth layers in the direction substantially perpendicular to the linear active layer and the upper surfaces of the plurality of crystal growth layers should be formed relatively in the active layer. "Except for the near portion, it is removed in a plane" means that the semiconductor substrate on which the crystal growth layer is formed has a V-shaped groove that guides the bar cleavage as the shape before the bar cleavage. To do. The position of such a groove on the crystal growth layer side can be controlled by the accuracy of photolithography, which is widely used as a semiconductor manufacturing technique.

【0016】したがって、共振器長としての精度を相当
に上げて劈開することが可能であり、半導体レーザ装置
としてのばらつきを抑えることができる。また、溝の深
さにより劈開は良好に行われかつスクライブ痕を入れる
必要もないので歩留まりの向上になる。
Therefore, it is possible to considerably increase the accuracy of the cavity length for cleavage, and it is possible to suppress variations in the semiconductor laser device. In addition, the cleavage is favorably performed due to the depth of the groove, and it is not necessary to make scribe marks, so that the yield is improved.

【0017】また、本発明に係る半導体レーザ装置の製
造方法は、半導体基板上に、前記半導体基板の面とほぼ
平行の線状の活性層を含んだ結晶成長層を形成する工程
と、前記結晶成長層が形成された半導体基板の前記結晶
成長層の側から溝を、前記線状の活性層とほぼ直角の方
向に前記活性層を避けて断続的に形成する工程と、前記
形成された溝に沿って前記結晶成長層を有する前記半導
体基板をバー劈開する工程と、前記バー劈開された前記
結晶成長層を有する半導体基板を前記バー劈開の方向と
ほぼ直角の方向にチップ分離する工程とを有することを
特徴とする(請求項7)。
Further, in the method for manufacturing a semiconductor laser device according to the present invention, a step of forming a crystal growth layer including a linear active layer on the semiconductor substrate, the linear growth layer being substantially parallel to a surface of the semiconductor substrate, and the crystal. A step of intermittently forming a groove from a side of the crystal growth layer of a semiconductor substrate on which a growth layer is formed, avoiding the active layer in a direction substantially perpendicular to the linear active layer; and forming the groove. Along with the step of bar cleaving the semiconductor substrate having the crystal growth layer, and the step of chip-separating the bar cleaved semiconductor substrate having the crystal growth layer in a direction substantially perpendicular to the direction of the bar cleaving. It has (claim 7).

【0018】すなわち、結晶成長層が形成された半導体
基板の結晶成長層の側から溝を、線状の活性層とほぼ直
角の方向に活性層を避けて断続的に形成し、この形成さ
れた溝に沿って結晶成長層を有する半導体基板をバー劈
開するので、このバー劈開は溝に案内され、歩留まり高
くなされる。また、このような結晶成長層側の溝の位置
は、半導体製造技術として普通に用いられるフォトリソ
グラフィの精度で制御できる。
That is, a groove is intermittently formed from the side of the crystal growth layer of the semiconductor substrate on which the crystal growth layer is formed, avoiding the active layer in a direction substantially perpendicular to the linear active layer, and formed. Since the semiconductor substrate having the crystal growth layer is cleaved along the groove, the bar cleavage is guided to the groove and the yield is increased. Further, the position of such a groove on the crystal growth layer side can be controlled by the accuracy of photolithography commonly used as a semiconductor manufacturing technique.

【0019】したがって、共振器長としての精度を相当
に上げて劈開することが可能であり、半導体レーザ装置
としてのばらつきを抑えることができる。また、溝の深
さにより劈開は良好に行われかつスクライブ痕を入れる
必要もないので歩留まりの向上になる。
Therefore, it is possible to considerably increase the accuracy of the cavity length for cleavage, and it is possible to suppress variations in the semiconductor laser device. In addition, the cleavage is favorably performed due to the depth of the groove, and it is not necessary to make scribe marks, so that the yield is improved.

【0020】[0020]

【発明の実施の形態】本発明の好ましい実施態様とし
て、請求項1記載の半導体レーザ装置において、前記複
数の結晶成長層は、前記半導体基板の(100)面上に
成長して形成されたものであり、前記平面状に除去され
て現れている面は、前記半導体基板および前記複数の結
晶成長層の(11 /1)面または(1 /11)面であ
る。半導体基板の(100)面上に成長して形成された
結晶成長層を有する半導体基板において、バー劈開する
前に溝を形成すると、すなわち例えば塩酸をエッチング
溶剤として所定マスクにより結晶成長層をエッチングす
ると、面方位依存性によりV字溝が形成される。このV
字溝の面、すなわちバー劈開されたあとにおいて平面状
に除去されて現れる面は、(11 /1)面または(1 /
11)面となるものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS As a preferred embodiment of the present invention, in the semiconductor laser device according to claim 1, the plurality of crystal growth layers are formed by growing on the (100) plane of the semiconductor substrate. The surface that has been removed and appeared in the planar shape is the (11/1) surface or the (1/11) surface of the semiconductor substrate and the plurality of crystal growth layers. In a semiconductor substrate having a crystal growth layer grown and formed on the (100) plane of the semiconductor substrate, if a groove is formed before the bar cleavage, that is, if the crystal growth layer is etched with a predetermined mask using hydrochloric acid as an etching solvent. , V-shaped grooves are formed due to the plane orientation dependency. This V
The surface of the groove is the (11/1) surface or (1/1 /
11) The surface.

【0021】また、本発明の好ましい実施態様として、
請求項1記載の半導体レーザ装置において、前記除去さ
れたかどの前記端面の側は、前記複数の結晶成長層の上
面から13μmないし25μmである。下限13μm
は、結晶成長層が形成された半導体基板(バー劈開する
前)の厚さを通常考えられる比較的厚い寸法である13
0μmとした場合でも、割れやすい溝となるための実験
により求めた最低限である。上限25μmは、共振器長
を通常考えられる比較的小さな寸法である100μmと
した場合でも、結晶成長層の上面に、考えられる最小限
である40μm角の導線接続用ボンディングパッドを形
成するスペースを確保するための最大限である。
As a preferred embodiment of the present invention,
2. The semiconductor laser device according to claim 1, wherein the end surface side of the removed corner is 13 μm to 25 μm from the upper surface of the plurality of crystal growth layers. Lower limit 13 μm
Is a relatively thick dimension that is usually considered as the thickness of the semiconductor substrate (before bar cleavage) on which the crystal growth layer is formed 13
Even if it is set to 0 μm, it is the minimum value obtained by an experiment for forming a groove that easily breaks. The upper limit of 25 μm secures a space for forming a bonding pad for connecting a conductor wire of 40 μm square, which is the minimum possible, on the upper surface of the crystal growth layer even when the resonator length is set to 100 μm which is a relatively small dimension that is usually considered. Is the maximum to do.

【0022】また、本発明の好ましい実施態様として、
請求項1記載の半導体レーザ装置において、前記除去さ
れたかどの前記複数の結晶成長層の上面での形状は、ほ
ぼ長方形である。バー劈開する前の断続的溝それぞれの
平面としての形状を長方形とし、劈開後の半導体レーザ
装置として、その上下左右分割の1/4が割り当てられ
るものである。
As a preferred embodiment of the present invention,
The semiconductor laser device according to claim 1, wherein the shape of the removed corners of the plurality of crystal growth layers on the upper surface is substantially rectangular. Each of the intermittent grooves before cleaving the bar has a rectangular shape as a plane, and 1/4 of the upper, lower, left, and right divisions are allocated as the semiconductor laser device after the cleaving.

【0023】また、本発明の好ましい実施態様として、
請求項1記載の半導体レーザ装置において、前記除去さ
れたかどの前記複数の結晶成長層の上面での形状は、ほ
ぼ、等脚台形を線対称に1/2等分した形状である。バ
ー劈開する前の断続的溝それぞれの平面としての形状
を、等脚台形の長底辺の側を背中合わせにした形状と
し、劈開後の半導体レーザ装置として、その上下左右分
割の1/4が割り当てられるものである。
Further, as a preferred embodiment of the present invention,
2. The semiconductor laser device according to claim 1, wherein a shape of the removed corners on the upper surfaces of the plurality of crystal growth layers is a shape obtained by dividing a substantially isosceles trapezoid into halves in line symmetry. The shape of each of the intermittent grooves before the cleaving of the bar is a shape in which the long base sides of the isosceles trapezoids are back-to-back, and 1/4 of the upper, lower, left, and right divisions are allocated as the semiconductor laser device after the cleavage. It is a thing.

【0024】また、本発明の好ましい実施態様として、
請求項1記載の半導体レーザ装置において、前記半導体
基板は、材質がInPであり、前記複数の結晶成長層
は、そのそれぞれの材質がInPまたはInGa
1−xAs1−y(0<x<1、0<y≦1)であ
る。InP基板上にInP層、またはIn、Ga、As
の3元系、あるいはIn、Ga、As、Pの4元系の結
晶成長層を形成するものであり、半導体レーザ装置とし
て、現在、通信用途に通常用いられているタイプの一つ
である。
Further, as a preferred embodiment of the present invention,
2. The semiconductor laser device according to claim 1, wherein the semiconductor substrate is made of InP, and each of the plurality of crystal growth layers is made of InP or In x Ga.
1−x As y P 1−y (0 <x <1, 0 <y ≦ 1). InP layer or In, Ga, As on InP substrate
In order to form a ternary crystal growth layer or a quaternary crystal growth layer of In, Ga, As, and P, it is one of the types that are normally used for communication purposes at present as a semiconductor laser device.

【0025】また、本発明の好ましい実施態様として、
請求項7記載の半導体レーザ装置の製造方法において、
溝を形成する前記工程は、形成されるべき溝に相当する
部分に打ち抜きが存在するパターンに前記結晶成長層の
上面にマスク層を形成する工程と、前記形成されたマス
ク層により前記結晶成長層をエッチングする工程と、前
記エッチングのあと前記マスク層を除去する工程とを具
備する。マスク層の形成により、結晶成長層に所定の溝
を形成するものである。このような、マスク層を新たに
形成する方法のほかに、例えば、結晶成長層のうち最上
面のものをあらかじめ形成されるべき溝に相当する部分
に打ち抜きが存在するパターンに形成しておき、これを
マスクにそれより下の結晶成長層をエッチングする方法
を採ることもできる。
Further, as a preferred embodiment of the present invention,
The method for manufacturing a semiconductor laser device according to claim 7,
The step of forming a groove includes a step of forming a mask layer on the upper surface of the crystal growth layer in a pattern in which punching exists in a portion corresponding to the groove to be formed, and the crystal growth layer formed by the mask layer formed. And a step of removing the mask layer after the etching. By forming the mask layer, a predetermined groove is formed in the crystal growth layer. In addition to such a method of newly forming a mask layer, for example, the uppermost one of the crystal growth layers is formed in a pattern in which punching exists in a portion corresponding to a groove to be formed in advance, It is also possible to adopt a method of etching the crystal growth layer below it using this as a mask.

【0026】また、ここで、上記のマスク層を形成する
工程は、前記打ち抜きの形状がほぼ長方形であるとする
ことができる。また、上記のマスク層を形成する工程
は、前記打ち抜きの形状が、ほぼ、等脚台形の長底辺の
側を背中合わせにした形状であるとすることもできる。
いずれも、エッチングによりV字溝を結晶成長層に(ま
たは半導体基板に及んで)形成することができる。
In the step of forming the mask layer, the punching shape may be substantially rectangular. Further, in the step of forming the mask layer, the punching shape may be a shape in which the sides of the long bases of the isosceles trapezoid are substantially back-to-back.
In either case, a V-shaped groove can be formed in the crystal growth layer (or over the semiconductor substrate) by etching.

【0027】また、ここで、前記半導体基板は、材質が
InPであり、前記複数の結晶成長層は、そのそれぞれ
の材質がInPまたはInGa1−xAs1−y
(0<x<1、0<y≦1)であり、結晶成長層をエッ
チングする前記工程は、エッチング溶剤として塩酸を含
む溶剤を用いてなされる。InP基板上にInP層、ま
たはIn、Ga、Asの3元系、あるいはIn、Ga、
As、Pの4元系の結晶成長層を形成するものであり、
半導体レーザ装置として、現在、通信用途に通常用いら
れているタイプの一つである。塩酸をエッチング溶剤と
することでInP層を良好にエッチングすることができ
る。
Further, where the semiconductor substrate is made is InP, the plurality of crystal growth layer, each of the material is InP or In x Ga 1-x As y P 1-y
(0 <x <1, 0 <y ≦ 1), and the step of etching the crystal growth layer is performed using a solvent containing hydrochloric acid as an etching solvent. InP layer on InP substrate, ternary system of In, Ga, As, or In, Ga,
A quaternary crystal growth layer of As and P is formed,
As a semiconductor laser device, it is one of the types usually used for communication applications at present. The InP layer can be satisfactorily etched by using hydrochloric acid as an etching solvent.

【0028】以下では、本発明の実施形態を図面を参照
しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0029】図1および図2は、本発明の第1の実施形
態を説明する図である。まず、図1(a)に示すよう
な、活性層12を含む結晶成長層を形成された半導体基
板11を用意する。活性層12は、半導体基板11と平
行の直線(ストライプ)状に形成され、さらに複数の活
性層12が平行に形成されている。このような結晶成長
層を形成された半導体基板11は、例えば図5に示すよ
うな断面構造を有している。図5は、図1(a)に示
す、活性層12を含む結晶成長層を形成された半導体基
板11の一例を示す断面図である。
1 and 2 are views for explaining the first embodiment of the present invention. First, a semiconductor substrate 11 having a crystal growth layer including an active layer 12 as shown in FIG. 1A is prepared. The active layer 12 is formed in a straight line (stripe) shape parallel to the semiconductor substrate 11, and a plurality of active layers 12 are further formed in parallel. The semiconductor substrate 11 on which such a crystal growth layer is formed has a sectional structure as shown in FIG. 5, for example. FIG. 5 is a cross-sectional view showing an example of the semiconductor substrate 11 having the crystal growth layer including the active layer 12 shown in FIG.

【0030】ここで、図1について説明する前提とし
て、図5に示す断面構造について説明しておく。図5に
示す断面構造を得るには、まず、半導体基板11に例え
ばn型InPを用い、その(100)面上にInPバッ
ファー層52、n型InPクラッド層53、InGaA
sP活性層12を、順次、全面に結晶成長する。続い
て、この成長基板11の(01 /1)方向に、共振器レ
ーザの導波路としてInGaAsP活性層12を、フォ
トリソグラフィ工程を用いストライプ状に加工する。
Here, as a premise for explaining FIG. 1, the sectional structure shown in FIG. 5 will be described. To obtain the cross-sectional structure shown in FIG. 5, first, for example, n-type InP is used for the semiconductor substrate 11, and the InP buffer layer 52, the n-type InP clad layer 53, and InGaA are formed on the (100) plane.
The sP active layer 12 is sequentially crystal-grown on the entire surface. Then, the InGaAsP active layer 12 as a waveguide of the resonator laser is processed in a stripe shape in the (01/1) direction of the growth substrate 11 by using a photolithography process.

【0031】続いて、このストライプ状の導波路の左右
に選択的にp型InP層55、n型InP層56を、全
面にp型InPクラッド層57、p型InGaAsコン
タクト層58を順次それぞれ形成する。なお、p型In
GaAsコンタクト層58は、In、Ga、As、Pの
4元系としてもよいが、In、Ga、Asの3元系の方
がコンタクト抵抗が小さいので一般には多用される。
Subsequently, a p-type InP layer 55 and an n-type InP layer 56 are selectively formed on the right and left sides of the stripe-shaped waveguide, and a p-type InP clad layer 57 and a p-type InGaAs contact layer 58 are sequentially formed on the entire surface. To do. Note that p-type In
The GaAs contact layer 58 may be a quaternary system of In, Ga, As, and P, but a ternary system of In, Ga, As is generally used because the contact resistance is smaller.

【0032】図1(a)に示す半導体基板11は、上記
のようにして形成されたものに対して、さらに、p型I
nGaAsコンタクト層58上(主面)にp型電極が形
成され、基板11裏面側が劈開可能な厚みに研磨等を用
いて薄膜化された上で、その裏面にn型電極が形成され
たものである。なお、全体の厚みは、例えば100μm
程度であり、そのうちInPバッファー層52から上
は、例えば10μm程度である。
The semiconductor substrate 11 shown in FIG. 1 (a) has a p-type I
A p-type electrode is formed on the nGaAs contact layer 58 (main surface), the back surface side of the substrate 11 is thinned by polishing or the like to a thickness that allows cleavage, and the n-type electrode is formed on the back surface. is there. The total thickness is, for example, 100 μm.
And the upper part of the InP buffer layer 52 is, for example, about 10 μm.

【0033】ちなみに、図5に示す断面構造において、
ストライプ状の活性層12から少し離れた両脇に素子容
量低減のために溝を形成する構造がよく用いられている
が、本発明を実施する上での必須事項でないためここで
は省略する。このような溝があってももちろん本発明の
適用は可能である。
By the way, in the sectional structure shown in FIG.
A structure in which trenches are formed on both sides slightly away from the stripe-shaped active layer 12 for reducing the element capacitance is often used, but it is omitted here because it is not an essential item for implementing the present invention. Of course, the present invention can be applied even with such a groove.

【0034】図1(a)に示す半導体基板11は、図面
簡略化のため、活性層12のストライプを主面上に実線
で記載している。この実施形態では、次に、図1(b)
に示すように、活性層12のストライプと直角の方向に
活性層12近辺を避けて断続的にバー劈開溝13と、こ
れと直交する方向にバー劈開溝13近辺を避けて断続的
にチップ分離溝(チップ劈開溝)14とがそれぞれ複数
平行に形成される。バー劈開溝13およびチップ分離溝
14の形成工程については後述する。
In the semiconductor substrate 11 shown in FIG. 1A, the stripes of the active layer 12 are shown by solid lines on the main surface for simplification of the drawing. In this embodiment, next, FIG.
As shown in FIG. 3, the bar cleavage groove 13 is intermittently provided in the direction perpendicular to the stripes of the active layer 12 while avoiding the vicinity of the active layer 12, and the chip separation is intermittently provided in the direction orthogonal to the bar cleavage groove 13 while avoiding the vicinity of the bar cleavage groove 13. A plurality of grooves (chip cleaving grooves) 14 are formed in parallel with each other. The process of forming the bar cleavage groove 13 and the chip separation groove 14 will be described later.

【0035】次に、図1(c)に示すように、このバー
劈開溝13の真裏を、三角柱状の治具15の鋭角の尾根
線16に押し当て基板11の両端に圧力を加えることで
バー劈開溝13に応力を集中して劈開を行なう。する
と、溝13の底に形成された谷線を境とする劈開が破線
状の溝13に沿って進み精度の高い劈開面(=共振器端
面)を得ることができる。
Next, as shown in FIG. 1 (c), the back side of the bar cleavage groove 13 is pressed against the acute ridge line 16 of the triangular prismatic jig 15 to apply pressure to both ends of the substrate 11. Stress is concentrated in the bar cleavage groove 13 to perform cleavage. Then, the cleavage along the valley line formed at the bottom of the groove 13 advances along the groove 13 having a broken line, and a highly accurate cleavage surface (= resonator end surface) can be obtained.

【0036】こうして得られたバー状の基板(図2
(a))における共振器端面の詳細な形状は、図2
(b)に示すようになる。図2(b)において、劈開に
用いた溝は分離する際に中央で1/2の形状になり、平
面状の斜面21と、活性層12に対向する側の面24、
25とが現れている。斜面21は、主面側では切り返し
線22に終端し、共振器端面側では切り返し線26に終
端する。上記の面24は、主面の切り返し線23から垂
直方向に落ち込む面であり、さらにこの面24からある
角度で切り返して上記の面25が形成されている。これ
らの面21、24、25の形成は、結晶成長層の面方位
に従ってエッチングされた結果である。
The bar-shaped substrate thus obtained (see FIG. 2)
The detailed shape of the resonator end face in (a)) is shown in FIG.
As shown in (b). In FIG. 2B, the groove used for cleavage has a half shape at the center when separated, and has a flat slope 21 and a surface 24 facing the active layer 12.
And 25 are appearing. The inclined surface 21 terminates in the cutback line 22 on the main surface side and terminates in the cutback line 26 on the resonator end surface side. The above-mentioned surface 24 is a surface that falls in the vertical direction from the cut-back line 23 of the main surface, and the above-mentioned surface 25 is formed by cutting back from this surface 24 at an angle. The formation of these planes 21, 24 and 25 is the result of etching according to the plane orientation of the crystal growth layer.

【0037】劈開により分離される前の溝の形状と対応
づけると、斜面21、上記の面24、25は、図2
(c)、(d)に示すようになる。すなわち、図2
(c)は、面24に垂直の方向から面24、25を見た
図であり、図2(d)は、分離される前の溝の斜視図で
ある。図2(d)からわかるように、溝はV字溝であ
り、その谷線26(分離された後では切り返し線26に
相当)に沿って劈開される。
Corresponding to the shape of the groove before being separated by cleavage, the slope 21 and the surfaces 24 and 25 described above are shown in FIG.
As shown in (c) and (d). That is, FIG.
FIG. 2C is a view of the surfaces 24 and 25 seen from a direction perpendicular to the surface 24, and FIG. 2D is a perspective view of the groove before being separated. As can be seen from FIG. 2D, the groove is a V-shaped groove, and is cleaved along the valley line 26 (corresponding to the turning line 26 after separation).

【0038】図2(a)に示すバー状の基板は、さらに
チップ分離溝14を用いて分離を行い素子化する。この
ような素子化に関しては、すでに本発明者等によって提
案がなされ例えば特開平08−316570号公報に公
開されているので、ここでは詳述しない。
The bar-shaped substrate shown in FIG. 2A is further separated into chips by using the chip separation grooves 14. The present inventors have already proposed such element formation and have disclosed it in, for example, Japanese Unexamined Patent Publication No. 08-316570, and therefore will not be described in detail here.

【0039】なお、図2(b)に示す形状を言い換える
と、半導体基板および結晶成長層の端面であって線状の
活性層12とほぼ垂直方向のものと結晶成長層の上面と
がなすべきかどが平面状に除去され、除去されたかどの
結晶成長層の上面での形状は、ほぼ長方形である。これ
は、バー劈開する前の断続的な溝13それぞれの平面と
しての形状が長方形であり、バー劈開およびチップ分離
後の半導体レーザ装置として、その上下左右分割の1/
4の長方形が割り当てられたものである。
In other words, in other words, the shape shown in FIG. 2B should be the end faces of the semiconductor substrate and the crystal growth layer, which are substantially perpendicular to the linear active layer 12, and the top face of the crystal growth layer. The corner is removed in a planar shape, and the shape of the removed corner of the crystal growth layer on the upper surface is substantially rectangular. This is because each of the intermittent grooves 13 before the cleavage of the bar has a rectangular shape as a plane, and as a semiconductor laser device after the cleavage of the bar and the chip separation, it is divided into 1/4 of the upper, lower, left and right parts thereof.
Four rectangles are assigned.

【0040】上記で、バー劈開溝13は、チップ分離溝
14と同時にエッチングにより形成することができる
が、プロセスを分け別々に形成するようにしてもよい。
同時に溝13、14を形成する場合にはエッチングのマ
スクとなるパターンの幅の設計に注意を要する。チップ
分離溝14は、結晶成長層の面方位性から、主として垂
直に落ち込む面によって形成され得、V字溝のように面
方位性によってエッチングが終止しないからである。す
なわち、バー劈開溝13はV字溝になるので、主面上に
導線接続用ボンディングパッドを形成するスペースを確
保する関係から、一般的に、その深さは、チップ分離溝
14の深さより浅くなる。このV字のバー劈開溝13の
形成がエッチングで完了されるまでの間に、チップ分離
溝14が例えば少なくともそれより深くエッチングされ
るようにチップ分離溝14用のパターン幅を選択する。
Although the bar cleavage groove 13 can be formed by etching at the same time as the chip separation groove 14 in the above, it may be formed separately in different processes.
When forming the grooves 13 and 14 at the same time, it is necessary to pay attention to the design of the width of the pattern serving as an etching mask. This is because the chip separation groove 14 can be formed mainly by a plane that falls vertically due to the plane orientation of the crystal growth layer, and the etching does not end due to the plane orientation like the V-shaped groove. That is, since the bar cleavage groove 13 is a V-shaped groove, its depth is generally shallower than the depth of the chip separation groove 14 in order to secure a space for forming a bonding pad for connecting a conductive wire on the main surface. Become. The pattern width for the chip separation groove 14 is selected so that the chip separation groove 14 is etched at least deeper than that, for example, until the formation of the V-shaped bar cleavage groove 13 is completed by etching.

【0041】以上のようにして得られた半導体レーザ装
置では、バー劈開溝13により設計通りの位置で劈開さ
れ、共振器長の不揃いから発生する波長特性等の不具合
が解消される。なお、以上述べた半導体レーザ装置は、
例えば主に通信用のモジュールに組み込まれて用いられ
る。
In the semiconductor laser device obtained as described above, the bar cleavage groove 13 cleaves at a position as designed, and defects such as wavelength characteristics caused by unevenness of the cavity length are eliminated. The semiconductor laser device described above is
For example, it is mainly used by being incorporated in a communication module.

【0042】次に、上記で述べた実施形態とは異なる実
施形態について、さらに図3、図4、図6、図7をも参
照して説明する。図3、図4は、この実施形態の先の実
施形態との違いを説明する図であり、図6、図7は、こ
の実施形態におけるバー劈開溝の形成を示すプロセス図
である。
Next, an embodiment different from the above-mentioned embodiment will be described with reference to FIGS. 3, 4, 6 and 7. 3 and 4 are views for explaining the difference between this embodiment and the previous embodiment, and FIGS. 6 and 7 are process diagrams showing the formation of the bar cleaving groove in this embodiment.

【0043】この実施形態においても、図1(a)に示
したような、結晶成長層が形成された半導体基板11を
準備することは、先の実施形態と同様である。その断面
構造は、すでに説明した図5に示すようなものである。
そして、図1(b)に示すように、活性層12のストラ
イプと直角の方向に活性層12近辺を避けて断続的にバ
ー劈開溝13と、これと直交する方向にバー劈開溝13
近辺を避けて断続的にチップ分離溝14とをそれぞれ複
数平行に形成する。
Also in this embodiment, preparing a semiconductor substrate 11 having a crystal growth layer as shown in FIG. 1A is the same as in the previous embodiment. The sectional structure is as shown in FIG. 5 which has already been described.
Then, as shown in FIG. 1B, the bar cleaving groove 13 is intermittently provided in a direction perpendicular to the stripe of the active layer 12 while avoiding the vicinity of the active layer 12, and the bar cleaving groove 13 is orthogonal to the bar cleaving groove 13.
A plurality of chip separation grooves 14 are intermittently formed in parallel with each other while avoiding the vicinity.

【0044】ここで、バー劈開溝13の形成方法につい
て説明する。バー劈開溝13はすでに述べたように、活
性層12を避けるように、図5に示す領域Aに相当する
部分に断続的溝の一つとして形成される。図5に示す領
域Aを方向Bから見た面すなわち(011)面を手前に
して表示した斜視図として、バー劈開溝13の形成プロ
セスを描いたものが図6(a)(b)、図7(a)
(b)である。
Here, a method of forming the bar cleavage groove 13 will be described. As described above, the bar cleavage groove 13 is formed as one of the intermittent grooves in the portion corresponding to the region A shown in FIG. 5 so as to avoid the active layer 12. As a perspective view of the region A shown in FIG. 5 viewed from the direction B, that is, with the (011) face facing forward, FIGS. 6A and 6B show the process of forming the bar cleavage groove 13. 7 (a)
It is (b).

【0045】まず、図1(a)に示すような、結晶成長
層を形成された基板11の表面(主面)全面に、図6
(a)に示すように、SiOからなる絶縁膜61を形
成する。続いて、図6(b)に示すように、形成される
べき溝の平面形状に対応するようにSiO膜61にパ
ターニングを施す。このようなパターニングは、フォト
リソグラフィ工程で同様のパターニングがされたマスク
層をSiO膜61上に形成しSiO膜61を例えば
フッ化アンモニウム等でエッチング除去してなし得る。
First, as shown in FIG. 1A, the entire surface (main surface) of the substrate 11 on which the crystal growth layer is formed, as shown in FIG.
As shown in (a), an insulating film 61 made of SiO 2 is formed. Subsequently, as shown in FIG. 6B, the SiO 2 film 61 is patterned so as to correspond to the planar shape of the groove to be formed. Such patterning can be made is removed by etching the SiO 2 film 61 to form a mask layer which is similar patterned by a photolithography process on the SiO 2 film 61 for example, ammonium fluoride.

【0046】次に、図7(a)に示すように、パターニ
ングされたSiO膜61をマスクとして例えば硫酸系
の溶剤もしくは臭素系の溶剤を用いてp型InGaAs
コンタクト層58をエッチング除去し、マスクパターン
を転写する。最後に、このp型InGaAsコンタクト
層58をマスクとして各InP層57、56、55、5
3、52、11を例えば塩酸でエッチングする(図7
(b))。なお、p型InGaAsコンタクト層58が
In、Ga、As、Pの4元系である場合も同様であ
る。また、図示していないが、SiO膜61は、マス
クとして必要なくなる時点以降に除去する。
Next, as shown in FIG. 7A, using the patterned SiO 2 film 61 as a mask, for example, a sulfuric acid-based solvent or a bromine-based solvent is used to p-type InGaAs.
The contact layer 58 is removed by etching, and the mask pattern is transferred. Finally, using the p-type InGaAs contact layer 58 as a mask, the InP layers 57, 56, 55 and 5 are formed.
3, 52, 11 are etched with hydrochloric acid, for example (see FIG. 7).
(B)). The same applies when the p-type InGaAs contact layer 58 is a quaternary system of In, Ga, As, and P. Although not shown, the SiO 2 film 61 is removed after the time when it is no longer required as a mask.

【0047】図7(b)に示すように、InGaAs層
をマスクとして塩酸でエッチングを行なうと特定の面方
位でエッチングが停止し、それ以上にはエッチングされ
ない。この場合、(100)面に(011)方向へ線状
にバー劈開溝13を形成したので、V字を構成するエッ
チングが停止する面は(11 /1)面および(1 /1
1)面であり、バー劈開溝13の断面形状は図7(b)
に示すようにV字(底辺が上の三角形)となる。以上の
バー劈開溝13の形成プロセスは、先の実施形態におい
ても、形成されるべき溝に対応する平面形状(SiO
膜61がパターニングされる形状)を除き同様である。
As shown in FIG. 7B, when etching is performed with hydrochloric acid using the InGaAs layer as a mask, the etching stops at a specific plane orientation, and etching is not performed any further. In this case, since the bar cleavage groove 13 was linearly formed in the (011) direction on the (100) surface, the surfaces forming the V-shape where the etching stops are the (11/1) surface and the (1/1 /) surface.
1) surface, and the cross-sectional shape of the bar cleavage groove 13 is shown in FIG.
As shown in, the shape is V-shaped (a triangle with a base on the top). The above-described process for forming the bar cleaving groove 13 is also performed in the above-described embodiment in a planar shape (SiO 2
The same except for the shape in which the film 61 is patterned).

【0048】ここで、形成されるべき溝形状について先
の実施形態との違いを説明する。図3(a1)、図3
(b1)は、それぞれ、先の実施形態とこの実施形態に
おける、バー劈開溝13のうちひとつを形成するための
p型InGaAsコンタクト層58のマスクパターンを
基板主面から観察したものである。図3(a1)では、
切り返し線22、23に一致して、あらかじめ長方形に
マスクが形成されている。これに対して、この実施形態
である図3(b1)では、等脚台形の長底辺の側を背中
合わせにした形状にあらかじめマスクが形成されてお
り、これにより、長手方向の切り返し線31と、短手方
向の切り返し線32とを主面に形成させる。切り返し線
32に頂点33が存在することが先の実施形態とは異な
る。
Here, the difference between the groove shape to be formed and the above embodiment will be described. 3 (a1), FIG.
(B1) is an observation of the mask pattern of the p-type InGaAs contact layer 58 for forming one of the bar cleavage grooves 13 in the above-described embodiment and this embodiment from the main surface of the substrate. In FIG. 3 (a1),
A rectangular mask is formed in advance so as to match the cutback lines 22 and 23. On the other hand, in FIG. 3 (b1) which is this embodiment, the mask is previously formed in a shape in which the long bottom sides of the isosceles trapezoid are back-to-back, whereby the longitudinal cut lines 31 and The cut line 32 in the lateral direction is formed on the main surface. The apex 33 is present in the cutback line 32, which is different from the previous embodiment.

【0049】図3(a2)、図3(b2)は、それぞ
れ、上記の図3(a1)、図3(b1)のパターンによ
りエッチングが施され得られたバー劈開溝の形状を基板
主面から観察したものである。すでに述べたように、先
の実施形態である図3(a2)に示すバー劈開溝では、
溝の長手方向の端付近では谷線26が面25で終端し、
谷線はさらに2つに分かれて面25の端を形成する(図
2(c)、(d)も参照のこと)。
FIGS. 3 (a2) and 3 (b2) show the shape of the bar cleavage groove obtained by etching according to the pattern of FIG. 3 (a1) and FIG. 3 (b1), respectively. It was observed from. As described above, in the bar cleaving groove shown in FIG. 3 (a2), which is the previous embodiment,
Near the end of the groove in the longitudinal direction, the valley line 26 terminates at the surface 25,
The valley line is further divided into two to form the end of the surface 25 (see also FIGS. 2 (c) and 2 (d)).

【0050】このような形状を有する先の実施形態のバ
ー劈開溝13では、実験によると、劈開する共振器長を
さらに短くした場合に劈開される位置が溝の中央からず
れる場合が発生した。これを図4(a)に示す。図4
は、バー劈開溝による劈開線41、42の入り方を説明
する図であり、すでに説明したものと同一の部分には同
一の番号が付してある。図4(a)に示すような劈開の
ずれは、溝の谷線が端部で2つに分かれることが原因と
考えられる。すなわち、このような谷線であると、共振
器長をさらに短くした場合に、バー劈開時の応力の集中
が面25、24、21の3つの面の交点にも生じやすく
なり、その交点を通る面に劈開が生じてしまうものと考
えられる。
In the bar cleaving groove 13 of the previous embodiment having such a shape, according to the experiment, when the cleaving resonator length is further shortened, the cleaved position may deviate from the center of the groove. This is shown in FIG. Figure 4
FIG. 6 is a diagram for explaining how the cleavage lines 41, 42 are inserted by the bar cleavage groove, and the same portions as those already described are given the same numbers. It is considered that the deviation of cleavage as shown in FIG. 4A is caused by the valley line of the groove being divided into two at the end. That is, with such a valley line, when the cavity length is further shortened, stress concentration during bar cleaving is likely to occur at the intersection of the three surfaces 25, 24, and 21. It is considered that cleavage will occur on the surface that passes through.

【0051】これに対し、本実施形態である図3(b
2)に示すバー劈開溝では、溝の長手方向の端付近で、
谷線34がさらに頂点33に向かって一直線に延びてい
る。すなわち、図3(b2)に示した形状を斜視図化し
た図3(b3)からもわかるように、V字の面35は、
溝の長手方向の端付近では、切り返し線36により角度
を変えて切り返し線32に終端するが、同時に谷線34
が延長するように頂点33に向かって切り返し線が形成
される。
On the other hand, the present embodiment shown in FIG.
In the bar cleaving groove shown in 2), near the end of the groove in the longitudinal direction,
The valley line 34 further extends straight toward the apex 33. That is, as can be seen from FIG. 3 (b3) which is a perspective view of the shape shown in FIG. 3 (b2), the V-shaped surface 35 is
Near the end of the groove in the longitudinal direction, the angle is changed by the cut-back line 36 to terminate at the cut-back line 32, but at the same time the valley line 34 is formed.
A cutting line is formed toward the apex 33 so as to extend.

【0052】このような改良された谷線を有するこの実
施の形態では、実験の結果、共振器長をさらに短くした
場合でも、図4(b)に示すように、劈開線42がそれ
ずに形成されることが分かった。これは、先の実施形態
のように、3つの面の交点のような応力の集中しやすい
点を排除したからと考えられる。なお、図4(b)にお
いて、すでに説明した部位には同一の番号を付してい
る。
In this embodiment having such an improved valley line, as a result of experiments, even if the resonator length is further shortened, as shown in FIG. It was found to be formed. It is considered that this is because the point where stress is likely to be concentrated, such as the intersection of the three surfaces, is eliminated as in the previous embodiment. In FIG. 4B, the same numbers are assigned to the parts already described.

【0053】以上説明のように、この実施の形態では、
共振器長がさらに短い場合においてもバー状劈開が容易
になされ歩留まりよく設計通りの半導体レーザ装置を得
ることができる。
As described above, in this embodiment,
Even if the cavity length is shorter, the bar-shaped cleavage is facilitated, and the semiconductor laser device as designed can be obtained with good yield.

【0054】なお、言うまでもないが、先の実施形態お
よびこの実施形態においてバー劈開溝13は破線状(活
性層12近辺を避けて断続的)に形成されなければなら
ない。これは、共振器端面は劈開面を用いる必要がある
ため、およびもともと活性層12部分に塩酸でエッチン
グできないInGaAsP層があるからである。また、
バー劈開溝13とチップ分離溝14とは、エッチングに
より現れる面方位が異なるため交差していないことがよ
り望ましいが、交差していても構わない。劈開自体には
支障ないからである。
Needless to say, in the above-described embodiment and this embodiment, the bar cleavage groove 13 must be formed in a broken line shape (intermittently avoiding the vicinity of the active layer 12). This is because it is necessary to use a cleaved facet for the cavity end face, and because the active layer 12 portion originally has an InGaAsP layer that cannot be etched with hydrochloric acid. Also,
It is more preferable that the bar cleavage groove 13 and the chip separation groove 14 do not intersect because the plane orientations that appear by etching are different, but they may also intersect. This is because it does not hinder the cleavage itself.

【0055】バー劈開溝13の深さは、マスクの打ち抜
かれた部分の幅(短手方向の長さ)により設定すること
ができる。これは、すでに説明したように、特定の面方
位でエッチングが停止し、それ以上にはエッチングされ
ないからである。上記の両実施形態でにおいては、V字
溝の角度は約100度であり、共振器長を通常考えられ
る比較的小さな寸法である100μmとした場合でも、
結晶成長層の上面に、考えられる最小限である40μm
角の導線接続用ボンディングパッドを形成するスペース
を確保するには、25μm以下の深さにすることが一つ
の目安になる。共振器長が100μmでバー劈開溝の深
さが25μmのとき、結晶成長層の上面に確保される共
振器長方向の長さは、100−2・25tan(100
deg/2)を計算して約40.4μmである。
The depth of the bar cleaving groove 13 can be set by the width (length in the lateral direction) of the punched portion of the mask. This is because, as already described, the etching stops at a specific plane orientation, and etching is not performed any further. In both of the above embodiments, the angle of the V-shaped groove is about 100 degrees, and even when the resonator length is set to 100 μm, which is a relatively small dimension that is usually considered,
40 μm, which is the minimum possible value on the upper surface of the crystal growth layer
In order to secure a space for forming a bonding pad for connecting a square conductor wire, one of the guidelines is to set the depth to 25 μm or less. When the resonator length is 100 μm and the bar cleave groove depth is 25 μm, the length in the resonator length direction secured on the upper surface of the crystal growth layer is 100−2 · 25 tan (100
The calculated deg / 2) is about 40.4 μm.

【0056】また、上記の両実施形態で得られた半導体
レーザ装置は、周囲かどがエッチングによってベベリン
グされているとも言えるので外観が良く、さらに、モジ
ュールとして組立てる場合にチップを取扱う作業でかど
が欠ける等の信頼性に影響のある不具合も回避できる効
果がある。かどが張っている場合には、組立時におい
て、コレットなどの作業治具に、応力集中でチップが当
たりやすいからである。
Further, the semiconductor laser devices obtained in the above-described embodiments have a good appearance because the peripheral corners can be said to be beveled by etching, and further, the corners are missing in the work of handling chips when assembling as a module. This has the effect of avoiding problems that affect reliability. This is because when the corners are stretched, the chip is likely to hit a work jig such as a collet due to stress concentration during assembly.

【0057】加えて、バー劈開だけでなくチップ分離
(劈開)においてもエッチング溝を用いることによっ
て、チップの上面から観察される4辺全てがエッチング
により形成される。この結果、上述の寸法精度や外観だ
けでなく、チップ周囲に現れるpn接合端面にパッシベ
ーション膜を形成し、半導体レーザ装置を作成する間、
これを保護することが可能となる効果もある。
In addition, not only the bar cleavage but also the chip separation (cleavage) uses the etching groove, so that all four sides observed from the upper surface of the chip are formed by etching. As a result, not only the above-mentioned dimensional accuracy and appearance, but also while forming the passivation film on the pn junction end face appearing around the chip to form the semiconductor laser device,
There is also an effect that this can be protected.

【0058】[0058]

【発明の効果】以上詳述したように、本発明によれば、
「半導体基板および複数の結晶成長層の端面であって線
状の活性層とほぼ垂直方向のものと複数の結晶成長層の
上面とがなすべきかどが、活性層に比較的近い部位を除
き平面状に除去されている」ことにより、バー劈開する
前の形状として、結晶成長層を形成された半導体基板
が、バー劈開を案内するV字溝を有している。このよう
な結晶成長層側の溝の位置は、半導体製造技術として多
用されているフォトリソグラフィの精度で制御できるの
で、共振器長としての精度を相当に上げて劈開すること
が可能であり、半導体レーザ装置としてのばらつきを抑
えることができる。また、溝の深さにより劈開は良好に
行われかつスクライブ痕を入れる必要もないので歩留ま
りの向上になる。
As described in detail above, according to the present invention,
"Whether the end faces of the semiconductor substrate and the plurality of crystal growth layers, which are in a direction substantially perpendicular to the linear active layer, and the top faces of the plurality of crystal growth layers should be flat except for a portion relatively close to the active layer. The semiconductor substrate on which the crystal growth layer is formed has a V-shaped groove that guides the bar cleavage as a shape before the bar cleavage. Since the position of such a groove on the crystal growth layer side can be controlled by the accuracy of photolithography, which is widely used as a semiconductor manufacturing technique, it is possible to considerably increase the accuracy as a resonator length and cleave the semiconductor. Variations as a laser device can be suppressed. In addition, the cleavage is favorably performed due to the depth of the groove, and it is not necessary to make scribe marks, so that the yield is improved.

【0059】また、本発明によれば、結晶成長層が形成
された半導体基板の結晶成長層の側から溝を、線状の活
性層とほぼ直角の方向に活性層を避けて断続的に形成
し、この形成された溝に沿って結晶成長層を有する半導
体基板をバー劈開するので、このバー劈開は溝に案内さ
れ、歩留まり高くなされる。また、このような結晶成長
層側の溝の位置は、半導体製造技術として普通に用いら
れるフォトリソグラフィの精度で制御できる。したがっ
て、共振器長としての精度を相当に上げて劈開すること
が可能であり、半導体レーザ装置としてのばらつきを抑
えることができる。
Further, according to the present invention, a groove is intermittently formed from the side of the crystal growth layer of the semiconductor substrate on which the crystal growth layer is formed, avoiding the active layer in a direction substantially perpendicular to the linear active layer. Then, since the semiconductor substrate having the crystal growth layer is cleaved along the formed groove, the cleaving is guided to the groove and the yield is increased. Further, the position of such a groove on the crystal growth layer side can be controlled by the accuracy of photolithography commonly used as a semiconductor manufacturing technique. Therefore, it is possible to significantly increase the accuracy as the cavity length and to perform the cleavage, and it is possible to suppress the variation as the semiconductor laser device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1および第2の実施形態を説明する
図。
FIG. 1 is a diagram illustrating first and second embodiments of the present invention.

【図2】図1の続図であって、本発明の第1の実施形態
を説明する図。
FIG. 2 is a continuation of FIG. 1 and is a diagram for explaining the first embodiment of the present invention.

【図3】第1の実施形態と第2の実施形態における、バ
ー劈開溝13の形状の違いを説明する図。
FIG. 3 is a diagram for explaining the difference in the shape of the bar cleavage groove 13 between the first embodiment and the second embodiment.

【図4】本発明の第1および第2の実施形態における劈
開線41、42の入り方の例を説明する図。
FIG. 4 is a view for explaining an example of how to enter the cleavage lines 41 and 42 in the first and second embodiments of the present invention.

【図5】図1(a)に示す、活性層12を含む結晶成長
層を形成された半導体基板11の一例を示す断面図。
5 is a cross-sectional view showing an example of a semiconductor substrate 11 having a crystal growth layer including an active layer 12 shown in FIG. 1 (a).

【図6】図3(b2)に示したバー劈開溝の形成プロセ
スを示す図。
FIG. 6 is a view showing a process of forming the bar cleavage groove shown in FIG. 3 (b2).

【図7】図6の続図であって、図3(b2)に示したバ
ー劈開溝の形成プロセスを示す図。
7 is a continuation of FIG. 6 and is a view showing a process of forming the bar cleaving groove shown in FIG. 3 (b2).

【図8】バー劈開を行うときの従来の過程を説明するた
めの図。
FIG. 8 is a diagram for explaining a conventional process when performing bar cleaving.

【図9】バー劈開を行うときの従来過程の別例を説明す
るための図。
FIG. 9 is a diagram for explaining another example of the conventional process when performing bar cleaving.

【符号の説明】 11…半導体基板、12…活性層、13…バー劈開溝、
14…チップ分離溝、15…三角柱状の治具、16…尾
根線、21…斜面、33…頂点、35…斜面、52…I
nPバッファー層、53…n型InPクラッド層、55
…p型InP層、56…n型InP層、57…p型In
Pクラッド層、58…p型InGaAsコンタクト層、
61…SiO
[Description of Reference Signs] 11 ... Semiconductor substrate, 12 ... Active layer, 13 ... Bar cleavage groove,
14 ... Chip separation groove, 15 ... Triangular jig, 16 ... Ridge line, 21 ... Slope, 33 ... Apex, 35 ... Slope, 52 ... I
nP buffer layer, 53 ... n-type InP clad layer, 55
... p-type InP layer, 56 ... n-type InP layer, 57 ... p-type In
P-clad layer, 58 ... p-type InGaAs contact layer,
61 ... SiO 2 film

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板と、 前記半導体基板上に積層されて形成されている複数の結
晶成長層とを有し、 前記複数の結晶成長層のうち一つは、前記半導体基板の
面と平行にある太さの線状に形成されている活性層であ
り、 前記半導体基板および前記複数の結晶成長層の端面であ
って前記線状の活性層とほぼ垂直方向のものと前記複数
の結晶成長層の上面とがなすべきかどが、前記活性層に
比較的近い部位を除き平面状に除去されていることを特
徴とする半導体レーザ装置。
1. A semiconductor substrate, and a plurality of crystal growth layers laminated on the semiconductor substrate, wherein one of the plurality of crystal growth layers is parallel to a surface of the semiconductor substrate. An active layer formed in a linear shape having a thickness of, and an end face of the semiconductor substrate and the plurality of crystal growth layers in a direction substantially perpendicular to the linear active layer, and the plurality of crystal growth layers. A semiconductor laser device, characterized in that the upper surface of the layer is planarly removed except for a portion relatively close to the active layer.
【請求項2】 前記複数の結晶成長層は、前記半導体基
板の(100)面上に成長して形成されたものであり、 前記平面状に除去されて現れている面は、前記半導体基
板および前記複数の結晶成長層の(11 /1)面または
(1 /11)面であることを特徴とする請求項1記載の
半導体レーザ装置。
2. The plurality of crystal growth layers are formed by growing on a (100) plane of the semiconductor substrate, and the surfaces removed by the planar shape and appearing are the semiconductor substrate and the semiconductor substrate. 2. The semiconductor laser device according to claim 1, wherein the crystal growth layers are (11/1) planes or (1/11) planes.
【請求項3】 前記除去されたかどの前記端面の側は、
前記複数の結晶成長層の上面から13μmないし25μ
mであることを特徴とする請求項1記載の半導体レーザ
装置。
3. The end surface side of the removed corner is
13 μm to 25 μ from the top surface of the plurality of crystal growth layers
2. The semiconductor laser device according to claim 1, wherein m is m.
【請求項4】 前記除去されたかどの前記複数の結晶成
長層の上面での形状は、ほぼ長方形であることを特徴と
する請求項1記載の半導体レーザ装置。
4. The semiconductor laser device according to claim 1, wherein the shape of the removed corners of the plurality of crystal growth layers on the upper surface is substantially rectangular.
【請求項5】 前記除去されたかどの前記複数の結晶成
長層の上面での形状は、ほぼ、等脚台形を線対称に1/
2等分した形状であることを特徴とする請求項1記載の
半導体レーザ装置。
5. The shape of the removed corners on the upper surface of the plurality of crystal growth layers is approximately 1 / a line symmetrical with respect to an isosceles trapezoid.
The semiconductor laser device according to claim 1, wherein the semiconductor laser device has a bisected shape.
【請求項6】 前記半導体基板は、材質がInPであ
り、 前記複数の結晶成長層は、そのそれぞれの材質がInP
またはInGa1− As1−y(0<x<1、
0<y≦1)であることを特徴とする請求項1記載の半
導体レーザ装置。
6. The semiconductor substrate is made of InP, and each of the plurality of crystal growth layers is made of InP.
Or In x Ga 1- x As y P 1-y (0 <x <1,
2. The semiconductor laser device according to claim 1, wherein 0 <y ≦ 1).
【請求項7】 半導体基板上に、前記半導体基板の面と
ほぼ平行の線状の活性層を含んだ結晶成長層を形成する
工程と、 前記結晶成長層が形成された半導体基板の前記結晶成長
層の側から溝を、前記線状の活性層とほぼ直角の方向に
前記活性層を避けて断続的に形成する工程と、 前記形成された溝に沿って前記結晶成長層を有する前記
半導体基板をバー劈開する工程と、 前記バー劈開された前記結晶成長層を有する半導体基板
を前記バー劈開の方向とほぼ直角の方向にチップ分離す
る工程とを有することを特徴とする半導体レーザ装置の
製造方法。
7. A step of forming, on a semiconductor substrate, a crystal growth layer including a linear active layer substantially parallel to a surface of the semiconductor substrate, and the crystal growth of the semiconductor substrate having the crystal growth layer formed thereon. Forming a groove from the layer side intermittently in a direction substantially perpendicular to the linear active layer while avoiding the active layer; and the semiconductor substrate having the crystal growth layer along the formed groove. And a step of chip-separating the semiconductor substrate having the bar-cleaved crystal growth layer in a direction substantially perpendicular to the bar-cleavage direction. .
【請求項8】 溝を形成する前記工程は、 形成されるべき溝に相当する部分に打ち抜きが存在する
パターンに前記結晶成長層の上面にマスク層を形成する
工程と、 前記形成されたマスク層により前記結晶成長層をエッチ
ングする工程と、 前記エッチングのあと前記マスク層を除去する工程とを
具備することを特徴とする請求項7記載の半導体レーザ
装置の製造方法。
8. The step of forming a groove, the step of forming a mask layer on the upper surface of the crystal growth layer in a pattern in which punching exists in a portion corresponding to the groove to be formed, and the formed mask layer 8. The method for manufacturing a semiconductor laser device according to claim 7, further comprising the step of etching the crystal growth layer by means of, and the step of removing the mask layer after the etching.
【請求項9】 マスク層を形成する前記工程は、前記打
ち抜きの形状がほぼ長方形であることを特徴とする請求
項8記載の半導体レーザ装置の製造方法。
9. The method of manufacturing a semiconductor laser device according to claim 8, wherein in the step of forming the mask layer, the shape of the punching is substantially rectangular.
【請求項10】 マスク層を形成する前記工程は、前記
打ち抜きの形状が、ほぼ、等脚台形の長底辺の側を背中
合わせにした形状であることを特徴とする請求項8記載
の半導体レーザ装置の製造方法。
10. The semiconductor laser device according to claim 8, wherein in the step of forming the mask layer, the shape of the punching is a shape in which the long bottom sides of the isosceles trapezoid are substantially back to back. Manufacturing method.
【請求項11】 前記半導体基板は、材質がInPであ
り、 前記複数の結晶成長層は、そのそれぞれの材質がInP
またはInGa1− As1−y(0<x<1、
0<y≦1)であり、 結晶成長層をエッチングする前記工程は、エッチング溶
剤として塩酸を含む溶剤を用いてなされることを特徴と
する請求項8記載の半導体レーザ装置の製造方法。
11. The semiconductor substrate is made of InP, and each of the plurality of crystal growth layers is made of InP.
Or In x Ga 1- x As y P 1-y (0 <x <1,
9. The method of manufacturing a semiconductor laser device according to claim 8, wherein 0 <y ≦ 1), and the step of etching the crystal growth layer is performed using a solvent containing hydrochloric acid as an etching solvent.
JP2001272477A 2001-09-07 2001-09-07 Semiconductor laser device and method for manufacturing semiconductor laser device Withdrawn JP2003086900A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001272477A JP2003086900A (en) 2001-09-07 2001-09-07 Semiconductor laser device and method for manufacturing semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001272477A JP2003086900A (en) 2001-09-07 2001-09-07 Semiconductor laser device and method for manufacturing semiconductor laser device

Publications (1)

Publication Number Publication Date
JP2003086900A true JP2003086900A (en) 2003-03-20

Family

ID=19097845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001272477A Withdrawn JP2003086900A (en) 2001-09-07 2001-09-07 Semiconductor laser device and method for manufacturing semiconductor laser device

Country Status (1)

Country Link
JP (1) JP2003086900A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183585B2 (en) 2003-10-29 2007-02-27 Nec Corporation Semiconductor device and a method for the manufacture thereof
JP2007329459A (en) * 2006-05-11 2007-12-20 Nichia Chem Ind Ltd Nitride semiconductor laser element, and method for manufacturing same
JP2007335667A (en) * 2006-06-15 2007-12-27 Toyoda Gosei Co Ltd Method for dividing nitride semiconductor wafer
JP2009064983A (en) * 2007-09-06 2009-03-26 Hamamatsu Photonics Kk Manufacturing method of semiconductor laser element
JP2010199482A (en) * 2009-02-27 2010-09-09 Nichia Corp Method of manufacturing nitride semiconductor laser element
CN102623412A (en) * 2011-01-25 2012-08-01 三菱电机株式会社 Semiconductor wafer, semiconductor bar, method of manufacturing semiconductor wafer, method of manufacturing semiconductor bar, and method of manufacturing semiconductor device
JP2012156487A (en) * 2011-11-08 2012-08-16 Mitsubishi Electric Corp Semiconductor wafer
WO2017006902A1 (en) * 2015-07-07 2017-01-12 三菱電機株式会社 Semiconductor element production method

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183585B2 (en) 2003-10-29 2007-02-27 Nec Corporation Semiconductor device and a method for the manufacture thereof
KR101375433B1 (en) 2006-05-11 2014-03-17 니치아 카가쿠 고교 가부시키가이샤 Method for manufacturing nitride semiconductor laser device and nitride semiconductor laser device
JP2007329459A (en) * 2006-05-11 2007-12-20 Nichia Chem Ind Ltd Nitride semiconductor laser element, and method for manufacturing same
JP2007335667A (en) * 2006-06-15 2007-12-27 Toyoda Gosei Co Ltd Method for dividing nitride semiconductor wafer
TWI464986B (en) * 2007-09-06 2014-12-11 Hamamatsu Photonics Kk Method for manufacturing semiconductor laser element
JP2009064983A (en) * 2007-09-06 2009-03-26 Hamamatsu Photonics Kk Manufacturing method of semiconductor laser element
KR101522746B1 (en) * 2007-09-06 2015-05-26 하마마츠 포토닉스 가부시키가이샤 Manufacturing method of semiconductor laser element
JP2010199482A (en) * 2009-02-27 2010-09-09 Nichia Corp Method of manufacturing nitride semiconductor laser element
CN102623412A (en) * 2011-01-25 2012-08-01 三菱电机株式会社 Semiconductor wafer, semiconductor bar, method of manufacturing semiconductor wafer, method of manufacturing semiconductor bar, and method of manufacturing semiconductor device
US8779435B2 (en) 2011-01-25 2014-07-15 Mitsubishi Electric Corporation Semiconductor device structure and method of manufacturing semiconductor device structure
JP2012156487A (en) * 2011-11-08 2012-08-16 Mitsubishi Electric Corp Semiconductor wafer
WO2017006902A1 (en) * 2015-07-07 2017-01-12 三菱電機株式会社 Semiconductor element production method
JPWO2017006902A1 (en) * 2015-07-07 2018-03-08 三菱電機株式会社 Manufacturing method of semiconductor device
CN107851563A (en) * 2015-07-07 2018-03-27 三菱电机株式会社 The manufacture method of semiconductor element
CN107851563B (en) * 2015-07-07 2021-07-30 三菱电机株式会社 Method for manufacturing semiconductor element

Similar Documents

Publication Publication Date Title
KR100681987B1 (en) Semiconductor device, its manufacturing method and substrate for manufacturing a semiconductor device
US4306351A (en) Method for producing a semiconductor laser element
US7718454B2 (en) Method for manufacturing a semiconductor laser
US6335559B1 (en) Semiconductor device cleave initiation
JP2003086900A (en) Semiconductor laser device and method for manufacturing semiconductor laser device
JP3732551B2 (en) Manufacturing method of semiconductor device
US5976904A (en) Method of manufacturing semiconductor device
JPH01184892A (en) Semiconductor laser device
US8889445B2 (en) Method for manufacturing semiconductor optical device and semiconductor optical device
US7083994B2 (en) Method of manufacturing a semiconductor device with outline of cleave marking regions and alignment or registration features
JP3660570B2 (en) Cleavage method of crystalline substrate
US8216868B2 (en) Method of fabricating semiconductor laser
JP3315185B2 (en) Method for manufacturing alignment marker for manufacturing semiconductor optical device
JPH08111563A (en) Manufacture of semiconductor laser and chip
JPH0983081A (en) Fabrication of semiconductor laser element
JPS603182A (en) Manufacture of semiconductor laser element
JP3660569B2 (en) Cleavage method of crystalline substrate
CN220732002U (en) Laser wafer structure and laser
CN219247146U (en) Laser diode wafer
US20230378716A1 (en) Optical semiconductor device
JP2003258351A (en) Semiconductor laser device and manufacturing method therefor
JP5724284B2 (en) Method for fabricating a semiconductor optical device
JP4489691B2 (en) Semiconductor optical device manufacturing method
JP3620772B2 (en) Manufacturing method of semiconductor light receiving element
JP2566985B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202