CN219247146U - 一种激光二极管晶圆 - Google Patents

一种激光二极管晶圆 Download PDF

Info

Publication number
CN219247146U
CN219247146U CN202320849014.5U CN202320849014U CN219247146U CN 219247146 U CN219247146 U CN 219247146U CN 202320849014 U CN202320849014 U CN 202320849014U CN 219247146 U CN219247146 U CN 219247146U
Authority
CN
China
Prior art keywords
cleavage
laser diode
marker
chip
diode wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320849014.5U
Other languages
English (en)
Inventor
堀川英明
角谷昌纪
陈杭
黄文洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Zeda Semiconductor Co ltd
Original Assignee
Hangzhou Zeda Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Zeda Semiconductor Co ltd filed Critical Hangzhou Zeda Semiconductor Co ltd
Priority to CN202320849014.5U priority Critical patent/CN219247146U/zh
Application granted granted Critical
Publication of CN219247146U publication Critical patent/CN219247146U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

本实用新型公开了一种激光二极管晶圆,应用于激光二极管生产领域,包括:激光二极管芯片阵列和第一解理沟槽阵列;所述激光二极管芯片阵列中沿波导方向的相邻每个激光二极管芯片之间设置有至少一个光刻形成的第一解理标记物;每个所述第一解理标记物垂直于所述波导方向的中线位于同一条直线上;每个所述第一解理标记物平行于所述波导方向的中线位于同一条直线上;每个所述第一解理标记物的位置处蚀刻有第一解理沟槽,所述第一解理标记物为所述第一解理沟槽的开口轮廓区域;每个所述第一解理沟槽构成了所述第一解理沟槽阵列。本实用新型可以精确控制LD芯片的腔体长度,从而可以精确控制LD芯片的端面与其他波导设备前表面之间的距离。

Description

一种激光二极管晶圆
技术领域
本实用新型涉及激光二极管(Laser Diode,LD)生产领域,特别涉及一种激光二极管晶圆。
背景技术
在制作LD芯片过程中,通过解理LD晶圆得到单个LD芯片。典型的解理方法是:将整块的晶圆划片(或解理)成块;然后解理成具有特定腔体长度的巴条;最后从巴条中解理出单个LD芯片。从块中解理成巴条的过程包括:首先使用划线机,通过划片做出解理痕迹。做好解理痕迹后,用解理机(或破裂机),将块沿着解理痕迹裂开,形成巴条。用划线机划出的解理痕迹的精度大约为+/-5μm,所以通过解理痕迹确定的解理位置的精度也大约为+/-5μm。由于解理位置的精度大致为+/-5μm,导致每根巴条都有不同的腔体长度,最终导致产生的单个LD芯片的腔体长度分布范围比较大。当LD芯片与硅光(SiPho)芯片贴片组装时,LD芯片的腔体长度差异会造成单个器件光耦合损耗甚至大量器件由于腔体的长度正态分布导致的耦合损耗问题。
实用新型内容
有鉴于此,本实用新型的目的在于提供一种激光二极管晶圆,用于解决标准工艺中划片和解理方法中产生的LD芯片的腔体长度分布范围比较大的问题。
为解决上述技术问题,本实用新型提供了一种激光二极管晶圆,包括:激光二极管芯片阵列和第一解理沟槽阵列;
所述激光二极管芯片阵列中沿波导方向的相邻每个激光二极管芯片之间设置有至少一个光刻形成的第一解理标记物;
每个所述第一解理标记物垂直于所述波导方向的中线位于同一条直线上;每个所述第一解理标记物平行于所述波导方向的中线位于同一条直线上;
每个所述第一解理标记物的位置处蚀刻有第一解理沟槽,所述第一解理标记物为所述第一解理沟槽的开口轮廓区域;每个所述第一解理沟槽构成了所述第一解理沟槽阵列。
可选的,所述第一解理标记物的图案是六边形或圆角矩形;所述第一解理标记物两端的宽度小于中间的宽度。
可选的,所述第一解理沟槽两端的深度小于中间的深度。
可选的,所述第一解理标记物的宽度小于或等于5μm。
可选的,所述第一解理标记物的图案是矩形。
可选的,所述第一解理标记物的宽度小于3μm。
可选的,所述第一解理标记物设置在远离所述激光二极管芯片的活性区的一侧。
可选的,所述第一解理标记物的长度小于所述激光二极管芯片的长度。
可选的,所述第一解理沟槽的深度大于减薄后所述激光二极管晶圆的1/5。
可选的,所述的激光二极管晶圆,还包括:第二解理沟槽阵列;
所述激光二极管芯片阵列中沿垂直于波导方向的相邻每个激光二极管芯片之间设置有至少一个光刻形成的第二解理标记物;
每个所述第二解理标记物平行于所述波导方向的中线位于同一条直线上;每个所述第二解理标记物垂直于所述波导方向的中线位于同一条直线上;
每个所述第二解理标记物的位置处蚀刻有第二解理沟槽,所述第二解理标记物为所述第二解理沟槽的开口轮廓区域;每个所述第二解理沟槽构成了所述第二解理沟槽阵列。
可见,本实用新型用解理沟槽阵列标记解理位置,解理沟槽阵列在平行于波导方向和垂直于波导方向均对齐,解理沟槽的开口轮廓区域是光刻形成的,解理沟槽是蚀刻形成的,可以保证每个芯片的腔长一致,且使解理位置的精确度可以小于1μm。与现有技术中用解理线划痕标记解理位置相比,本实用新型可以精确控制LD芯片的腔体长度,解决了标准工艺中划片和解理方法中产生的腔体长度分布范围比较大的问题,从而可以精确控制LD芯片的端面与其他波导设备前表面之间的距离,进而可以降低LD芯片的波导和硅光波导之间的光耦合损耗。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为一个典型的LD芯片的示意图;
图2为典型的LD芯片的A-A’横截面图;
图3为在InP衬底上制作典型激光结构后的典型的LD晶圆俯视图;
图4为典型的LD晶圆第1次解理后的块的示意图;
图5为一个典型的LD巴条的示意图;
图6为典型的LD晶圆第1次解理后的块的俯视图;
图7为典型的LD晶圆第1次解理后的块在a区域的放大示意图;
图8为标准工艺下的划片/解理的位置示意图;
图9是标准工艺下
Figure BDA0004182553080000031
晶面方向的端面示意图;
图10为标准工艺下解理得到的LD巴条的示意图;
图11为LD芯片与硅光芯片贴片组装的俯视图;
图12为LD芯片与硅光芯片贴片组装的A-A’截面图和俯视图;
图13为LD芯片上对准标记物的示意图;
图14为硅光芯片上对准标记物的示意图;
图15为使用对准标记物将LD芯片贴片组装在硅光芯片上后的示意图;
图16为本实施例提供的一种解理标记物图案的俯视图;
图17为本实施例提供的解理标记物的图案示意图;
图18为本实施例提供的一种带有解理标记物图案的LD芯片;
图19为本实施例提供的一种蚀刻后的解理沟槽的俯视图;
图20为本实施例提供的一种蚀刻后的解理沟槽的A-A’截面图;
图21为本实施例提供的一种蚀刻后的解理沟槽的B-B’截面图;
图22为本实施例提供的包含两种解理标记物图案的俯视图;
图23为本实施例提供的包含两种解理标记物图案的LD芯片;
图24为本实施例提供的一个巴条上单个LD芯片的第二解理沟槽位置示意图;
图25为本实施例提供的激光二极管晶圆第1次解理成块后的俯视图;
图26为本实施例提供的激光二极管晶圆第1次解理成块后在a区域的放大示意图;
图27为本实施例提供的第一解理沟槽位置示意图;
图28为本实施例提供的含第一解理沟槽的
Figure BDA0004182553080000041
晶面方向的端面示意图;
图29为本实施例提供的解理得到的LD巴条的示意图。
附图1-29中,附图标记说明如下:
1-激光光束;2.1-P-电极;2.2-活性区/波导;2.3-N-电极;2.4-P型InGaAs接触层;2.5-P型InP包覆层;2.6-N型InP电流阻断层;2.7-P型InP电流阻断层;2.8-N型InP包覆层;2.9-N型InP基底;
3-LD芯片电极;4-LD芯片腔体;5-“下压致破裂”的构件;6-“上推致破裂”的尖头;7.1-LD巴条;7.2-LD芯片;8-硅光芯片;8.1-硅光波导;9-LD芯片上的x、z方向的对准标记物;10-硅光芯片上x、z方向的对准标记物;11.1-第一解理标记物;11.2-第一解理沟槽;12.1-第二解理标记物;12.2-第二解理沟槽;13-聚酰亚胺。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
参见图1和图2,图1为一个典型的LD芯片的示意图,图2为典型的LD芯片的A-A’横截面图。位于LD芯片7.2的解理面的端面,常常使用III-V族化合物半导体材料(如InP(磷化铟)、GaAs(砷化镓))制作端面,其晶体结构为闪锌矿型结构。该LD芯片7.2通过标准的划片/解理工艺,使得端面具有
Figure BDA0004182553080000042
晶面的解理面。
参见图3,图3为在InP衬底上制作典型激光结构后的典型的LD晶圆俯视图:活性区/波导2.2,减薄至约100μm厚度后的解理,以及P/N电极形成。材料为典型的III-V族化合物半导体,尺寸为2或3英寸。此晶圆有两面是"定向平面":
Figure BDA0004182553080000051
和/>
Figure BDA0004182553080000052
以便指定激光波导方向。图3中,每个虚线框部分表示一个LD芯片7.2,LD芯片7.2的具体结构参见图1;每个15-30mm宽的长条表示一个块。
参见图4和图5,图4为典型的LD晶圆第1次解理后的块的示意图,图5为一个典型的LD巴条的示意图。图4中矩形框a表示一个巴条。使用一个典型的解理方法,对整块3英寸(或其他尺寸)的晶圆进行解理:第一步是将其划片(或解理)成几个宽度为15-30mm的块,如图4所示。块解理后的晶面为
Figure BDA0004182553080000053
和/>
Figure BDA0004182553080000054
然后解理成具有特定空腔长度的巴条,如图5所示。LD芯片7.2的腔体长度通常为150~1000μm。巴条解理后的端面的晶面为<011>和
Figure BDA0004182553080000055
参见图6和图7,图6为典型的LD晶圆第1次解理后的块的俯视图,图7为典型的LD晶圆第1次解理后的块在a区域的放大示意图。每个虚线框部分表示一个LD芯片7.2,每个LD芯片7.2的结构相同,因此图中只显示了部分芯片的电极和轮廓。从块中解理成巴条:首先使用划线机,通过划片做出解理痕迹。做好解理痕迹后,用解理机(或破裂机),将块沿着解理痕迹裂开,形成具有<011>和
Figure BDA0004182553080000056
晶面的巴条。用划线机划出的解理痕迹的精度大约为+/-5μm,解理位置的精度也大约为+/-5μm。
参见图8和图9,图8为标准工艺下的划片/解理的位置示意图,图9是标准工艺下
Figure BDA0004182553080000057
晶面方向的端面示意图。从块中解理成巴条:用划线机划出裂纹或划痕后,使用“下压致破裂”的构件5压住两端的棒材,再用“上推致破裂”的尖头6推到裂纹的周围。上下两端的构件和尖头相互挤压后,便可把块解理成巴条。划线机划线的精度大致为+/-5μm,则划线位置的精度也大致为+/-5μm。图中7.1(A)、7.1(B)和7.1(C)是不同腔体长度的LD巴条。
参见图10,图10为标准工艺下解理得到的LD巴条的示意图。由于解理位置的精度大致为+/-5μm,每根巴条都有不同的腔体长度,例如,LD巴条7.1(A)的长度是设计的腔体长度,有准确的解理线;LD巴条7.1(B)比设计长度长;而LD巴条7.1(C)比设计长度短。参见图9,如果LD巴条7.1(B)和LD巴条7.1(C)之间的裂缝位置向右侧移动5μm,LD巴条7.1(C)右侧的裂缝位置向左侧移动5μm,则LD巴条7.1(C)的腔体长度比LD巴条7.1(B)的腔体长度短15μm。
当LD芯片7.2与硅光芯片8贴片组装时,LD芯片7.2的腔体长度差异会造成单个器件光耦合损耗甚至大量器件由于腔体的长度正态分布导致的耦合损耗问题。
参见图11和图12,图11为LD芯片与硅光芯片贴片组装的俯视图,图12为LD芯片与硅光芯片贴片组装的A-A’截面图和俯视图。为了有更好的光耦合效率,两个波导(波导2.2和硅光波导8.1)的光轴应该很好地对齐。参见图12,通过使用贴片机,对准LD芯片7.2上的x、z方向的对准标记物9(参见图13和图14),x方向的距离(Dx)可以得到很好的控制。关于y方向的距离(Dy),当LD芯片7.2以"外延侧"向下的配置组装时,波导2.2的位置可以通过外延生长来控制。参见图2,波导2.2的位置取决于P型InGaAs(铟砷化镓)接触层2.4、P型InP包覆层2.5和P-电极2.1的厚度。由于P型InGaAs接触层2.4和P型InP包覆层2.5是通过MOCVD(Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)方法生长的,通常厚度控制在<+/-0.05μm。同时,P-电极2.1的厚度也是通过标准的电子束沉积方法生长,厚度也可以控制在<+/-0.05μm。此外,LD芯片7.2的前端面和硅光芯片8之间的距离,即图12中的Dz,也是光耦合的关键参数。为了使LD芯片7.2的波导2.2和硅光波导8.1有更好的光耦合,Dz应该被精确控制,精确度最好是+/-1μm。
参见图13和图14,图13为LD芯片上对准标记物的示意图,图14为硅光芯片上对准标记物的示意图。为了有更好的光学耦合,通常通过标准的光刻和蚀刻工艺为LD芯片7.2和硅光芯片8制备对准标记物。由于对准标记物是通过标准的光刻方法制作的,所以可以很容易地控制在<+/-1μm。
参见图15,图15为使用对准标记物将LD芯片贴片组装在硅光芯片上后的示意图。图中LD芯片7.2(A)、LD芯片7.2(B)和LD芯片7.2(C)腔体长度分别为(A)、(B)和(C),与图9和图10中所示的3种不同腔体长度的LD芯片7.2对应。其中,LD芯片7.2(A)是设计的腔体长度。Dz是LD芯片7.2的前端面和硅光芯片8之间的距离。为了有更好的光耦合,Dz越小越好,一般设计为<5μm。同时为了减少耦合效率的分布,Dz应控制在+/-1μm以内。
但是,如果按照图9中进行解理,解理位置的精度是+/-5μm,LD芯片7.2的腔体长度(B)比(A)长,(C)比(A)和(B)都短。当腔体长度不同时,每个LD芯片7.2的偏移量(即LD芯片7.2上的x、z方向的对准标记物9和LD芯片7.2前端面之间的距离)也不同。当LD芯片7.2腔体长度比设计长度(A)长时,也就是图15中的情况(B),偏移量比硅光芯片8端面与LD芯片7.2上的x、z方向的对准标记物9之间的距离(Dz+偏移量)更长。这意味着腔体长度为(B)的LD芯片7.2不能通过使用对准标记粘接在硅光芯片8上。当LD芯片7.2腔体长度比(A)短时,Dz会变得比设计长度长,导致更高的光耦合损耗。
为了使LD芯片7.2和波导设备有更好的光耦合(如硅光设备;调制器、波导等),LD芯片7.2的端面和硅光器的前表面之间的距离应精确控制,最好是+/-1μm。为了有更好的光耦合,通常对LD芯片7.2和硅光芯片8都使用对准标记物。由于对准标记物是由标准的光刻方法制作的,所以可以很容易地控制在+/-1μm以下。然而,如果通过标准的解理方法,腔体长度的精度约为+/-5μm,那么LD芯片7.2的端面和硅光芯片8的前表面之间的距离就不能控制在+/-1μm以内。
请参考图16,图16为本实施例提供的一种解理标记物图案的俯视图。该激光二极管晶圆可以包括:激光二极管芯片阵列和第一解理沟槽阵列;
激光二极管芯片阵列中沿波导2.2方向的相邻每个激光二极管芯片之间设置有至少一个光刻形成的第一解理标记物11.1;
每个第一解理标记物11.1垂直于波导2.2方向的中线位于同一条直线上;每个第一解理标记物11.1平行于波导2.2方向的中线位于同一条直线上;
每个第一解理标记物11.1的位置处蚀刻有第一解理沟槽11.2,第一解理标记物11.1为第一解理沟槽11.2的开口轮廓区域;每个第一解理沟槽11.2构成了第一解理沟槽阵列。
参见图16,每个虚线框部分表示一个LD芯片7.2,每个LD芯片7.2的结构相同,因此图中只显示了部分芯片的电极和轮廓。图中每个第一解理标记物11.1在垂直于波导2.2方向和平行于波导2.2方向上均对齐。上述激光二极管晶圆在解理成巴条时,是沿每个第一解理标记物11.1垂直于波导2.2方向的中线所在直线进行解理的,上述直线即为解理线。
需要说明的是,本实施例第一解理标记物11.1是通过光刻形成的,具体过程可参考现有的标准的光刻方法:先将聚酰亚胺13作为蚀刻掩膜喷涂在激光二极管晶圆上,再通过光刻技术曝光、显影后制备得到第一解理标记物11.1的图案。参见图16,第一解理标记物11.1的位置对应掩膜窗口位置,除掩膜窗口外的所有区域均被聚酰亚胺13覆盖。本实施例第一解理沟槽11.2是通过蚀刻形成的,具体过程可参考现有的蚀刻方法:在聚酰亚胺13光刻后,为了制备第一解理沟槽11.2,可以使用活性离子蚀刻设备进行干式蚀刻。干法蚀刻InP材料,可以使用HBr(溴化氢)为基的气体、HCl(氯化氢)为基的气体、以及Cl2(氯气)为基的气体。湿法蚀刻工艺也可用于制备第一解理沟槽11.2,对于InP材料,可以使用HBr为基的溶剂、HCl为基的溶剂、以及Br2(液溴)基的溶剂。
第一解理标记物11.1的图案表示第一解理沟槽11.2的开口轮廓形状。本实施例并不限定第一解理标记物11.1的具体图案及不限定第一解理沟槽11.2的开口轮廓的具体形状,例如可以是六边形;或是圆角矩形;还可以是矩形。需要说明的是,当第一解理标记物11.1的图案是六边形或是圆角矩形时,第一解理标记物11.1两端的宽度小于中间的宽度。参见图17,图17为本实施例提供的解理标记物的图案示意图。第一解理标记物11.1图案(A)是宽度较窄,两边边缘较尖的六边形;第一解理标记物11.1图案(B)是两边边缘较圆的圆角矩形;第一解理标记物11.1图案(C)是矩形。
需要说明的是,第一解理标记物11.1的宽度表示第一解理沟槽11.2的宽度;第一解理标记物11.1的长度表示第一解理沟槽11.2的长度。本实施例并不限定第一解理沟槽11.2的具体深度,可以根据实际情况确定第一解理沟槽11.2的具体深度。进一步的,当第一解理标记物11.1的图案是六边形或是圆角矩形时,为了使劈裂位置的控制更加精确,本实施例第一解理沟槽11.2两端的深度可以小于中间的深度。本实施例并不限定第一解理标记物11.1的具体宽度,可以根据第一解理标记物11.1的图案确定相应的第一解理沟槽11.2的具体深度,例如可以是当第一解理标记物11.1的图案是六边形或是圆角矩形时,第一解理标记物11.1的宽度小于或等于5μm;也可以是当第一解理标记物11.1的图案是矩形时,第一解理标记物11.1的宽度小于3μm。活性区2.2是一层电子和空穴重新结合产生光的薄层。进一步的,为了避免在解理的时候破坏活性区2.2,从而影响LD芯片7.2的正常出光,本实施例第一解理标记物11.1的长度小于激光二极管芯片的长度。参见图18,图18为本实施例提供的一种带有解理标记物图案的LD芯片,是图16在a区域的局部放大图。第一解理标记物11.1的宽度Wg低于5μm,第一解理标记物11.1的长度Lg比LD芯片7.2的宽度WL短。
参见图19、图20和图21,图19为本实施例提供的一种蚀刻后的解理沟槽的俯视图;图20为本实施例提供的一种蚀刻后的解理沟槽的A-A’截面图,图21为本实施例提供的一种蚀刻后的解理沟槽的B-B’截面图。当使用第一解理标记物11.1图案(A)或第一解理标记物11.1图案(B)时,A-A’横截面的第一解理沟槽11.2的宽度Wa比B-B’横截面的第一解理沟槽11.2的宽度Wb窄,同时A-A’横截面的第一解理沟槽11.2的深度Da比B-B’横截面的第一解理沟槽11.2的深度Db更浅,可使劈裂位置的控制更加精确。图21中,B-B’横截面的第一解理沟槽11.2的宽度Wb小于等于5μm。当使用第一解理标记物11.1图案(C)时,B-B’横截面的第一解理沟槽11.2的宽度Wb应控制在3μm以下。
进一步的,为了避免在解理的时候破坏活性区2.2,从而影响激光二极管的正常出光,本实施例第一解理标记物11.1可以设置在远离激光二极管芯片的活性区2.2的一侧。
进一步的,为了使晶圆在解理过程中更容易被劈裂,本实施例第一解理沟槽11.2的深度可以大于减薄后激光二极管晶圆的1/5。参见图21,对于厚度为80~100μm的减薄后的激光二极管晶圆,第一解理沟槽11.2的深度需要控制在>20μm,此深度大于减薄后激光二极管晶圆的1/5。
进一步的,本实施例还可以包括:第二解理沟槽阵列;
激光二极管芯片阵列中沿垂直于波导2.2方向的相邻每个激光二极管芯片之间设置有至少一个光刻形成的第二解理标记物12.1;
每个第二解理标记物12.1平行于波导2.2方向的中线位于同一条直线上;每个第二解理标记物12.1垂直于波导2.2方向的中线位于同一条直线上;
每个第二解理标记物12.1的位置处蚀刻有第二解理沟槽12.2,第二解理标记物12.1为第二解理沟槽12.2的开口轮廓区域;每个第二解理沟槽12.2构成了第二解理沟槽阵列。
参见图22、图23和图24,图22为本实施例提供的包含两种解理标记物图案的俯视图,图23为本实施例提供的包含两种解理标记物图案的LD芯片,是图22在a区域的局部放大图,图24为本实施例提供的一个巴条上单个LD芯片的第二解理沟槽位置示意图。图22中每个虚线框部分表示一个LD芯片7.2,每个LD芯片7.2的结构相同,因此图中只显示了部分芯片的电极和轮廓。图中每个第二解理标记物12.1在垂直于波导2.2方向和平行于波导2.2方向上均对齐,且第二解理标记物12.1垂直于第一解理标记物11.1。在光刻和蚀刻过程中制备巴条的解理沟槽时,在同一光刻和蚀刻过程中,可以形成与上述第一解理沟槽11.2垂直的第二解理沟槽12.2。在制作完巴条之后,由于已经形成了用于制作单个LD芯片7.2的第二解理沟槽12.2,因此不需要再使用划线机来制作划线标记。利用图22的激光二极管晶圆也可用于从巴条中解理出单个LD芯片7.2,如图24所示。制成巴条后,通过使用解理机而不使用划线机,可以很容易地将巴条解理成独立的LD芯片7.2,减少了从硅片上制作独立LD芯片7.2的时间。
为了使本实用新型更便于理解,本实用新型实施例提供的激光二极管晶圆的工作原理为:
参见图25和图26,图25为本实施例提供的激光二极管晶圆第1次解理成块后的俯视图,图26为本实施例提供的激光二极管晶圆第1次解理成块后在a区域的放大示意图,其中(A)表示LD巴条7.1(A);(B)表示LD巴条7.1(B);(C)表示LD巴条7.1(C)。
参见图27和图28,图27为本实施例提供的第一解理沟槽位置示意图,图28为本实施例提供的含第一解理沟槽的
Figure BDA0004182553080000101
晶面方向的端面示意图。激光二极管晶圆的解理位置的容错区间小于+/-1μm。参见图29,图29为本实施例提供的解理得到的LD巴条的示意图。从上述激光二极管晶圆中解理得到的LD巴条7.1(A)、LD巴条7.1(B)和LD巴条7.1(C)的腔体长度相等,且腔体长度的精度小于+/-1μm,进一步的从上述LD巴条7.1中解理得到的LD的芯片的腔体长度的精度小于+/-1μm。
用解理沟槽阵列标记解理位置,解理沟槽的开口轮廓区域是光刻形成的,解理沟槽是蚀刻形成的,使解理位置可以控制在+/-1μm以内。那么,LD芯片7.2的腔体的长度也可控制在+/-1μm以内。参见图8,偏移量(LD芯片7.2上的x、z方向的对准标记物9和LD芯片7.2前端面之间的距离)也能控制在+/-1μm以内。当将从上述激光二极管晶圆中解理得到的LD芯片7.2安装在硅光芯片8上时,LD芯片7.2端面和硅光芯片8前端面之间的距离的精度可以控制在+/-1μm以内,从而可以获得稳定和良好的光耦合。
应用本实用新型实施例提供的激光二极管晶圆,用解理沟槽阵列标记解理位置,解理沟槽阵列在平行于波导2.2方向和垂直于波导2.2方向均对齐,解理沟槽的开口轮廓区域是光刻形成的,解理沟槽是蚀刻形成的,可以保证每个芯片的腔长一致,且使解理位置的精确度可以小于1μm。与现有技术中用解理线划痕标记解理位置相比,本实用新型可以精确控制LD芯片7.2的腔体长度,解决了标准工艺中划片和解理方法中产生的腔体长度分布范围比较大的问题,从而可以精确控制LD芯片7.2的端面与其他波导设备前表面之间的距离,进而可以降低LD芯片7.2的波导2.2和硅光波导8.1之间的光耦合损耗。
以上对本实用新型所提供的一种激光二极管晶圆进行了详细介绍,对于本领域的一般技术人员,依据本实用新型实施例的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本实用新型的限制。

Claims (10)

1.一种激光二极管晶圆,其特征在于,包括:激光二极管芯片阵列和第一解理沟槽阵列;
所述激光二极管芯片阵列中沿波导方向的相邻每个激光二极管芯片之间设置有至少一个光刻形成的第一解理标记物;
每个所述第一解理标记物垂直于所述波导方向的中线位于同一条直线上;每个所述第一解理标记物平行于所述波导方向的中线位于同一条直线上;
每个所述第一解理标记物的位置处蚀刻有第一解理沟槽,所述第一解理标记物为所述第一解理沟槽的开口轮廓区域;每个所述第一解理沟槽构成了所述第一解理沟槽阵列。
2.根据权利要求1所述的激光二极管晶圆,其特征在于,所述第一解理标记物的图案是六边形或圆角矩形;所述第一解理标记物两端的宽度小于中间的宽度。
3.根据权利要求2所述的激光二极管晶圆,其特征在于,所述第一解理沟槽两端的深度小于中间的深度。
4.根据权利要求2所述的激光二极管晶圆,其特征在于,所述第一解理标记物的宽度小于或等于5μm。
5.根据权利要求1所述的激光二极管晶圆,其特征在于,所述第一解理标记物的图案是矩形。
6.根据权利要求5所述的激光二极管晶圆,其特征在于,所述第一解理标记物的宽度小于3μm。
7.根据权利要求1所述的激光二极管晶圆,其特征在于,所述第一解理标记物设置在远离所述激光二极管芯片的活性区的一侧。
8.根据权利要求1所述的激光二极管晶圆,其特征在于,所述第一解理标记物的长度小于所述激光二极管芯片的长度。
9.根据权利要求1所述的激光二极管晶圆,其特征在于,所述第一解理沟槽的深度大于减薄后所述激光二极管晶圆的1/5。
10.根据权利要求1至9任一项所述的激光二极管晶圆,其特征在于,还包括:第二解理沟槽阵列;
所述激光二极管芯片阵列中沿垂直于波导方向的相邻每个激光二极管芯片之间设置有至少一个光刻形成的第二解理标记物;
每个所述第二解理标记物平行于所述波导方向的中线位于同一条直线上;每个所述第二解理标记物垂直于所述波导方向的中线位于同一条直线上;
每个所述第二解理标记物的位置处蚀刻有第二解理沟槽,所述第二解理标记物为所述第二解理沟槽的开口轮廓区域;每个所述第二解理沟槽构成了所述第二解理沟槽阵列。
CN202320849014.5U 2023-04-12 2023-04-12 一种激光二极管晶圆 Active CN219247146U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202320849014.5U CN219247146U (zh) 2023-04-12 2023-04-12 一种激光二极管晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202320849014.5U CN219247146U (zh) 2023-04-12 2023-04-12 一种激光二极管晶圆

Publications (1)

Publication Number Publication Date
CN219247146U true CN219247146U (zh) 2023-06-23

Family

ID=86810816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320849014.5U Active CN219247146U (zh) 2023-04-12 2023-04-12 一种激光二极管晶圆

Country Status (1)

Country Link
CN (1) CN219247146U (zh)

Similar Documents

Publication Publication Date Title
KR100681987B1 (ko) 반도체 장치, 그의 제조 방법 및반도체 장치를 제조하기 위한 기판
US20070018200A1 (en) Single frequency laser
EP0977276A1 (en) Semiconductor device cleave initiation
JP2011243857A (ja) 半導体基板の製造方法
US5259925A (en) Method of cleaning a plurality of semiconductor devices
US5976904A (en) Method of manufacturing semiconductor device
JP2007109896A (ja) 集積型光半導体装置とその製造方法
CN219247146U (zh) 一种激光二极管晶圆
EP1446841B1 (en) A method of manufacturing a semiconductor device
US8216868B2 (en) Method of fabricating semiconductor laser
JP2013026517A (ja) 半導体光素子を作製する方法、及び半導体光素子
JP2003086900A (ja) 半導体レーザ装置、半導体レーザ装置の製造方法
JP3315185B2 (ja) 半導体光素子製造用アライメントマーカの製造方法
JP3287331B2 (ja) 半導体光素子の製造方法
CN115149399A (zh) 光栅激光器及制备方法
JP3439751B2 (ja) マスクアライメント方法
KR101088392B1 (ko) 발광소자 칩 및 이의 제조방법
JP2002064236A (ja) 結晶性基板の劈開方法
CN115332944B (zh) 一种半导体激光器制备方法
US6674779B2 (en) Semiconductor laser device and method for producing the same
JP5724284B2 (ja) 半導体光素子を作製する方法
JPS6319891A (ja) 半導体レ−ザ
KR100857939B1 (ko) 레이저 다이오드 제조를 위한 웨이퍼 절단 방법 및 이를위한 웨이퍼 구조
JP2002064237A (ja) 結晶性基板の劈開方法
US6385224B1 (en) Regrown notch laser

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant