KR101088392B1 - 발광소자 칩 및 이의 제조방법 - Google Patents

발광소자 칩 및 이의 제조방법 Download PDF

Info

Publication number
KR101088392B1
KR101088392B1 KR20090056335A KR20090056335A KR101088392B1 KR 101088392 B1 KR101088392 B1 KR 101088392B1 KR 20090056335 A KR20090056335 A KR 20090056335A KR 20090056335 A KR20090056335 A KR 20090056335A KR 101088392 B1 KR101088392 B1 KR 101088392B1
Authority
KR
South Korea
Prior art keywords
chip
light emitting
emitting device
groove line
substrate
Prior art date
Application number
KR20090056335A
Other languages
English (en)
Other versions
KR20100138013A (ko
Inventor
박은현
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR20090056335A priority Critical patent/KR101088392B1/ko
Priority to PCT/KR2010/002605 priority patent/WO2010150972A2/ko
Publication of KR20100138013A publication Critical patent/KR20100138013A/ko
Application granted granted Critical
Publication of KR101088392B1 publication Critical patent/KR101088392B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Abstract

본 발명에서는 복수의 측면을 포함하는 발광소자 칩에 있어서 적어도 한 쌍의 대향하는 측면이 서로 비대칭으로 형성되어 광추출효율이 개선된 발광소자 칩과 그의 제조방법이 개시된다.
발광소자, 광추출효율

Description

발광소자 칩 및 이의 제조방법 {LIGHT EMITTING DEVICE CHIP AND MANUFACTURING METHOD THEREOF}
본 발명은 발광소자 칩 및 이의 제조방법에 관한 것으로, 더 상세하게는 광추출효율이 향상될 수 있는 발광소자 칩 및 이의 제조방법에 관한 것이다.
통상적으로, 발광소자는 질화갈륨(GaN) 결정을 박막으로 성장시켜 제조된다. 그러나, 동종 기판인 질화갈륨 기판은 그 제조가 매우 어렵고 가격 또한 매우 높아 실질적인 산업에 응용이 불가능하다. 이에 따라, 이러한 질화물계 발광소자는 대부분 이종기판에 성장된다. 그 이종기판으로 사파이어, 실리콘카바이드(SiC), 갈륨아세나이드(GaAs) 등이 사용되고 있으며, 이러한 이종기판들 가운데 사파이어 기판이 현재 가장 폭넓게 사용되고 있다.
도 1a 내지 도 1d는 일반적인 질화물계 발광소자의 제조방법을 설명하기 위한 개략 단면도이다.
먼저, 도 1a를 참조하면, 사파이어 기판(100) 상부에 N형 질화물층, 활성층 및 P형 질화물층이 적층된 반도체층(102)을 유기금속화학증착(Metal Organic Chemical Vapor Deposition: MOCVD) 등으로 형성한다.
그리고, 도 1b와 같이, 반도체층(102) 상부에 투명전극(104)을 형성한 후 사진 및 현상 공정을 실시하여 투명 전극(104) 상부에 포토레지스트 패턴을 형성하고 이를 식각 마스크로 하여 투명 전극(104) 및 반도체층(102)을 식각한다. 이때 사파이어 기판(100)은 노출되지 않고 반도체층(102)이 일부 잔류한다. 그리고, 투명 전극(104) 상부의 일부에 P형 메탈 패드(106)를, 식각된 반도체층(102) 상부의 일부에 N형 메탈 패드(108)를 형성한다.
그리고, 도 1c와 같이, 그라인딩(grinding) 및 폴리싱(polishing) 공정을 실시하여 사파이어 기판(100)의 일부를 대략 100㎛ 두께까지 연마한다. 이러한 그라인딩 및 폴리싱 공정은 후속 공정으로 실시되는 칩 브레이킹(chip breaking) 공정을 용이하게 하기 위한 것이다. 즉, 만일 사파이어 기판(100)의 두께가 너무 두껍거나, 사파이어 기판(100) 뒷면에 스크레치(scratch)가 존재하면, 칩 브레이킹 공정시 칩이 원하지 않는 방향으로 분리되거나 분리된 단면이 거칠어져 외관 불량이 발생하게 된다. 그런 다음, 다이아몬드 스크라이버 또는 고출력 레이저 빔을 이용하여 사파이어 기판(100) 전면 또는 배면에 일정 깊이의 홈(112)을 형성한다.
그리고, 도 1d와 같이, 사파이어 기판(100)의 가로 및 세로 방향의 일정 간격으로 물리적 힘을 가하여 사파이어 기판(100)을 단일 칩(114)으로 분리해낸다.
이러한 종래의 칩 구조는 대략 직각육면체의 형상을 갖거나, 또는 광추출효율을 증가시키기 위해 그 기판의 저면이나 측면을 가공하여 다양한 칩 형상을 갖는다. 이의 예로서, 발광소자 칩의 측면을 일정 각을 갖는 3차원 형상으로 가공함으로써 광추출효율을 증가시키는 기술이 개시된 바가 있다(Cree, 미국특허 제 7,419,912B2, 2008. 9. 2 공고). 그러나, 이러한 종래의 칩 구조는 칩의 대향하는 측면의 형성이 모두 상호 대칭으로 되어 있어 광의 탈출 효율을 개선하는데 한계가 있다.
이에, 본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로, 본 발명의 목적은 광추출효율이 개선되는 발광소자 및 이의 제조방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위하여 본 발명의 일 관점에 의한 발광소자 칩은 복수의 측면을 포함하는 발광소자 칩에 있어서, 적어도 한 쌍의 대향하는 측면이 서로 비대칭으로 될 수 있다.
또한, 본 발명의 다른 일 관점에 의한 발광소자 칩의 제조방법은 기판상에 형성된 복수의 발광소자를 각각 분리하여 단일 발광소자 칩으로 제조하는 방법에 있어서, 상기 기판의 전면 및 배면 각각에 적어도 하나 이상의 홈 라인을 상기 단일 발광소자 칩의 크기를 결정하는 간격으로 형성하며 상기 전면의 적어도 하나 이상의 홈 라인과 상기 배면의 적어도 하나 이상의 홈 라인은 상호 오프셋 배열되도록 형성되는 단계와, 상기 전면의 적어도 하나 이상의 홈 라인과 상기 배면의 적어도 하나 이상의 홈 라인 간을 중심으로 칩 브레이킹하여 적어도 한 쌍의 대향하는 측면이 서로 비대칭으로 된 단일 발광소자 칩을 제조하는 단계를 포함할 수 있다. 이때 상기 홈 라인은 스크라이빙으로 형성될 수 있고, 이는 또한 케미컬 에칭될 수 있다. 이때, 상기 케미컬 에칭은 황산(H2SO4), 인산(H3PO4), 수산화칼슘(KOH), 수산 화나트륨(NaOH) 및 황수소칼륨(KHSO4)로 이루어진 군에서 적어도 하나 이상 선택된 케미컬로 될 수 있다. 또한, 상기 홈 라인의 깊이는 5㎛ 이상이고 상기 기판의 두께의 1/2 이하로 될 수 있다. 또한, 상기 오프셋되는 칩의 횡 방향 및 종 방향의 거리는 하기 식 1과 같이 될 수 있다:
10㎛ ≤ S1 ≤ L1/2
10㎛ ≤ S2 ≤ L2/2 식 1
(이때, S1은 칩 횡 방향의 오프셋 거리, S2는 칩 종 방향의 오프셋 거리, L1은 칩의 세로길이, L2는 칩의 가로길이이다).
본 발명에 의한 발광소자 칩은 이의 대향하는 적어도 한 쌍의 측면이 서로 비대칭되도록 형성되어 활성층 내에서 발생된 광의 탈출효율이 개선되어 광추출 효율이 향상된다. 또한, 기판의 두께에 관계없이 안정된 브레이킹 작업이 가능해진다.
본 발명에 의한 발광소자 칩은 이의 대향하는 적어도 한 쌍의 측면이 서로 비대칭 구조로 형성된다. 이에 따라, 상기 발광소자 내의 활성층에서 발생된 광의 탈출이 쉬워져 광추출 효율이 크게 개선될 수 있다.
이를 위한 본 발명의 바람직한 일 구현예는 도 2a-2f와 도 3a 및 3b에 도시 되는 바와 같은 질화물 발광소자의 제조방법으로 구현될 수 있다. 도 2a-2f는 본 발명의 일 구현예에 의한 질화물 발광소자의 제조방법을 단계적으로 설명하는 각 단면도이고, 도 3a는 도 2a의 화살표 A 방향의 평면도, 즉 기판 배면의 평면도를 도시하고, 도 3b는 도 2c의 화살표 A' 방향의 평면도, 즉 기판 전면의 평면도를 도시한다. 이하, 도 2a-2f와 도 3a 및 3b를 참조하며 본 구현예를 상세히 설명한다.
먼저 제1단계로서, 도 2a에 도시하듯이, 질화물 발광소자의 기판(100)에 소정 깊이의 홈 라인 또는 스크라이빙 라인(110)을 형성한다. 이때, 상기 기판(100)은 사파이어, 실리콘 카바이드(SiC), 질화갈륨(GaN) 등 후속 공정에서 질화물 반도체층이 성장될 수 있는 통상적인 투명한 기판으로 될 수 있으며, 바람직하게는 사파이어 기판으로 된다. 또한, 기판(100)의 두께는 제한되지 아니하며, 특히 화살표 A로 표시되는 그 배면은 그라인딩 및/또는 폴리싱이 수행된 평탄한 표면으로 될 수도 있고 또는 그라인딩 및/또는 폴리싱이 수행되지 않은 거친 표면으로 될 수도 있다. 또한, 상기 홈 라인(110)은 통상적인 다이아몬드 스크라이빙 또는 레이저 스크라이빙으로 형성될 수 있으나, 생산 효율성이 높고 깊이조절이 용이한 레이저 스크라이빙으로 형성되는 것이 바람직하다. 또한, 도 3a에 도시하듯이, 상기 홈 라인(110)은 기판(100)의 횡 및 열 방향으로 일정 간격 이격된 직선상으로 형성되어 이로써 이루어지는 각 사각형의 패턴은 각 발광소자의 칩 사이즈를 결정하게 된다. 또한, 상기 홈 라인(110)의 깊이는 추후 칩 브레이킹 공정의 수율과 광추출 효율을 고려하면 깊이 형성될수록 좋지만 너무 깊을 경우 오히려 박막성장공정이나 칩 제조공정 도중 파손의 우려가 있으므로, 홈 라인(110)의 깊이는 기판(100)의 두께(T) 의 1/2 이하로 됨이 바람직하고, 또한 칩 브레이킹 공정의 수율을 고려하여 5㎛ 이상으로 됨이 바람직하다. 또한, 홈 라인(110)의 폭은 본 공정에서 중요한 변수가 아니며 일반적으로 사용되는 레이저 빔의 크기 및 출력에 의해 결정된다. 또한, 상기 스크라이빙의 정확도 및 추후 수행되는 케미컬 에칭공정을 위해 기판(100) 배면상에 화학적 식각 마스킹 물질 패턴(120)을 형성할 수 있다. 상기 마스킹 물질은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNy)을 포함하나, 이에 한정되지 아니하고 기판(100)에 비해 식각 선택비가 큰 물질이라면 모두 가능하여 일 예를 들면 크롬(Cr)과 같은 금속물질로도 될 수 있다. 추후 수행되는 케미컬 에칭공정에서의 에칭 케미컬로서는 황산(H2SO4), 인산(H3PO4), 수산화칼슘(KOH), 수산화나트륨(NaOH) 및 황수소칼륨(KHSO4)로 이루어진 군에서 적어도 하나 이상 선택되며, 이에 따라 상기 마스킹 물질은 이러한 에칭 케미컬에 안정적이어서 에칭하고자 하는 부분을 정확하게 정의가능하고 에칭형상을 기판 전면에 균일하게 형성가능한 실리콘 산화막(SiOx)으로 됨이 바람직하다.
그리고, 제2단계로서 도 2b에 도시하듯이, 상술한 바와 같은 에칭 케미컬을 사용하여 케미컬 에칭을 실시하여 상기 홈 라인(110) 내에 경사면을 형성한다. 일 참고예로서, 에칭 케미컬로서 상술한 황산(H2SO4) 및 인산(H3PO4)을 사용하는 기판 에칭공정은 IEEE Photonics Technology Letters, Vol.18, No.10, 2006, Journal of the Korean Chemical Society, Vol.39, No.1, 1995에 상세히 기술되어 있다. 이러 한 케미컬 에칭공정에 의하여, 첫째 상기 스크라이빙의 결과 발생된 부산물에 의해 형성되어 잔류하는 홈 라인(110) 내벽의 찌꺼기(debris)가 깨끗하게 제거되고, 둘째로 홈 라인(110) 내벽이 경사지게 에칭되어 경사면을 갖는 홈 라인(115)이 형성된다.
그리고, 제3, 4단계로서 도 2c 및 2d에 도시하듯이 제1, 2단계와 동일한 공정을 기판(100) 전면(화살표 A' 방향)에 실시하여 홈 라인(130)과 화학적 식각 마스킹 물질 패턴(125)을 형성하고 이를 케미컬 에칭하여 경사면을 갖는 홈 라인(135)을 형성한다. 이때, 홈 라인(135)은 기판(100) 배면에 이미 형성된 홈 라인(115)과 오프셋(offset)되게, 즉 소정 거리로 상호 어긋나게 배열되도록 형성된다(도 2c, 2d 및 3b 참조). 이 결과, 추후 칩 브레이킹 공정에서 칩의 측면이 기울어지게 브레이킹되면서 최종으로 대향 측면들의 형상이 비대칭적으로 형성된다(도 2e 및 2f 참조). 즉, 도 3b를 참조하면, 광효율 개선과 칩 브레이킹 수율 및 칩의 무게균형을 고려할 때 상기 오프셋되는 칩의 횡 방향 및 종 방향의 거리는 하기 식 1과 같이 설정됨이 바람직하다:
10㎛ ≤ S1 ≤ L1/2
10㎛ ≤ S2 ≤ L2/2 식 1
(이때, S1은 칩 횡 방향의 오프셋 거리, S2는 칩 종 방향의 오프셋 거리, L1은 칩의 세로길이, L2는 칩의 가로길이이다). 일 예를 들어, 칩 사이즈가 300㎛(가 로)×400㎛(세로)일 경우, 상기 칩 가로방향의 오프셋 거리는 10㎛ ≤ S1 ≤ 150㎛의 범위로, 상기 칩 세로방향의 오프셋 거리는 10㎛ ≤ S2 ≤ 200㎛의 범위로 각각 형성될 수 있다. 또한, 본 단계는 기판(100) 상에 발광소자용 질화물반도체 박막(172)이 성장된 상태에서 진행될 수도 있거나 또는 성장되기 이전에 진행될 수도 있다. 이때, 홈 라인(130)의 형성조건은 제1단계와 동일하게 기판(100)의 두께(T)의 1/2 이하로 됨이 바람직하고 또한 칩 브레이킹 공정의 수율을 고려하여 5㎛ 이상으로 됨이 바람직하다. 또한, 상기 케미컬 에칭을 위하여 제1, 2단계와 동일하게 기판(100) 전면 상에 화학적 식각 마스킹 물질 패턴(125)을 형성하는 것이 바람직하다.
그리고 제5단계로서, 도 2e 및 2f에 도시하듯이 질화물반도체 박막(172) 상에 투명전극(174), p전극패드(176), n전극패드(178)을 각각 형성하고, 칩 브레이킹 장비를 사용하여 스크라이빙 라인(140)을 때라 단일 칩(170)으로 분리해낸다. 이때, 상술하였듯이 배면기판의 홈 라인(115)과 전면기판의 홈 라인(135)은 상호 오프셋되어 있으므로, 칩 브레이킹 결과 칩의 측면이 기울어지게 브레이킹되므로, 그 결과 제2단계 또는 제4단계에서 형성된 경사면과 함께 어울려 최종적인 칩의 대향측면들이 상호 비대칭인 형상을 갖게 된다. 이렇게 상호 비대칭인 대향측면을 갖는 본 발명에 의한 발광소자 칩은 획일적인 정육면체 또는 대칭된 대향측면을 갖는 종래의 발광소자 칩에 비해 기판(100) 내에 반사되는 광의 진행각이 변화하면서 외부탈출효율이 증가하게 되므로, 광추출효율이 향상된다.
또한, 본 발명에 있어서 상술한 각 단계들은 공정의 편의 또는 효율을 위하여 그 순서가 변경될 수 있다. 본 발명의 다른 바람직한 일 구현예에 의하면, 상술한 구현예의 제1, 3단계를 먼저 실시한 후, 제2, 4단계를 한번에 실행하여 경사진 홈 라인을 형성할 수 있다. 도 4a-4f는 이 구현예를 도시한다.
먼저 본 구현예의 제1단계로서(도 4a), 기판(100) 전면 및 배면의 양면에 화학적 식각 마스킹 물질 패턴(125)을 형성한다.
그리고 제2단계로서(도 4b), 기판(100) 전면 및 배면의 양면에 스크라이빙하여 홈 라인들(110, 130)을 형성한다.
그리고 제3단계로서(도 4c), 상기 홈 라인들(110, 130)을 케미컬에칭하여 경사면을 갖는 홈 라인들(115, 135)을 형성한다.
그리고 제4단계로서, 상기 기판(100) 상에 질화물반도체 박막(172)을 형성한다.
그리고 제5단계로서, 상기 질화물반도체 박막(172) 상에 투명전극(174), p전극패드(176), n전극패드(178)을 각각 형성하고, 칩 브레이킹 장비를 사용하여 스크라이빙 라인(140)을 때라 단일 칩(170)으로 분리해낸다.
이하, 본 발명의 실시예들을 상세히 설명한다. 다만, 본 발명이 하술하는 실시예들은 본 발명의 전반적인 이해를 돕기 위하여 제공되는 것이며, 본 발명은 하기 실시예들로만 한정되는 것은 아니다.
실시예 1
발광소자 칩의 제조
430㎛ 두께의 2인치 사파이어 기판(플레인 기판 또는 패턴 기판)의 전면과 배면 각각에 약 500㎚의 SiO2를 증착하였다. 그리고, 반도체 리소그라피 방법을 이용한 포토리지스트 마스킹 패턴 형성 및 SiO2 에칭을 진행하여 사파이어 기판 전면 및 배면에 각각 케미컬 에칭을 위한 패턴을 형성하였다. 그리고, 레이저 스크라이빙 방법을 이용하여 기판 배면에 약 100㎛ 깊이의 홈을 형성하고, 기판 전면에 약 20㎛ 깊이의 홈을 형성하였다. 이러한 전면 및 배면 상의 홈 라인의 간격을 횡 방향 및 종 방향 모두 1000㎛로 하고, 기판 전면의 홈 라인은 기판 배면의 홈 라인에 비해 오프셋 거리를 100㎛로 하여 형성하였다. 그리고, 기판을 300℃ 황산 및 인산 혼합액(3:1)에 넣고 찌꺼기가 완전히 없어지고 충분한 경사면이 형성될 때까지 에칭을 실시하였다. 에칭이 충분히 이루어진 다음, 기판상에 형성된 SiO2 막을 제거하고 종래의 방법에 따라서 사파이어 기판상에 질화물 반도체를 성장한 후, 소자 제작을 실시하였다. 기판상에 질화물 발광소자의 제조공정이 완료된 후, 그라인딩 및 폴리싱 작업 없이 바로 브레이킹 작업을 실시하여 칩을 분리하였고, 그 결과 대향측면이 비대칭인 형상의 발광소자 칩이 제조되었다.
광추출효율의 측정
그리고, 상기 제조된 발광소자 칩의 광추출효율을 Light Tools 5.1(Optical Research Association)로 시뮬레이션하여 측정하였다. 이 시뮬레이션 조건으로서, 사파이어 기판(n=1.8) 전면에는 반구상의 패턴(반경: 1.5㎛, 간격: 4um, 육각배치)이 형성되며, 칩 사이즈는 1000×1000㎛2, 기판 배면에는 반사율 95%의 반사 메탈, 질화물 발광층의 두께는 6㎛, ITO층(n=2.0)의 두께는 0.2㎛, N 및 P 패드 메탈 사이즈는 반경 100㎛을 가정하였고, 질화물 발광소자의 구조는 상기 제조된 발광소자 칩에 따라 설계되었다. 그리고 비교예로서의 종래 질화물 발광소자의 구조는 상술한 조건에서 사파이어 두께는 100㎛로 가정을 하였다. 도 5a는 시뮬레이션에 사용된 본 실시예에 의한 질화물 발광소자의 구조를, 도 5b는 시뮬레이션에 사용된 비교예에 의한 질화물 발광소자의 구조를 각각 도시한다. 이렇게 측정된 광추출 효율은 하기 표 1과 같다:
주변물질 공기(n=1) 에폭시(n=1.45)
비교예 32% 69%
본 실시예 56% 75%
표 1을 참조하면, 주변이 공기로 채워져 있을 경우 비교예의 광추출 효율이 32%인데 반해 본 실시예는 56%로서 24%의 개선을 보였고, 주변이 에폭시로 둘러싸여 있을 경우 비교예의 광추출 효율이 69%인데 반해 본 실시예는 75%로서 6%의 개선을 보였다.
실시예 2
본 실시예에서는 상술한 실시예 1의 공정순서를 변경하여 질화물 발광소자 칩을 제조하였다. 즉, 먼저 사파이어 기판 배면에 실시예 1과 마찬가지로 약 100㎛ 깊이의 홈 라인을 형성하였다. 그리고, 사파이어 기판 전면에 질화물 반도체 박막 성장 장비를 이용하여 발광소자 구조의 박막을 성장하였다. 그리고, 질화물 반도체층 상면에 SiO2 등의 케미컬 에칭 마스킹용 유전체 물질을 300㎛이상 증착하고 반도체 리소그라피 방법을 이용하여 스크라이빙 및 케미컬 에칭을 위한 패턴을 형성하 였다. 고출력 레이저를 이용하여 약 20㎛ 깊이의 홈을 형성한 후, 약 300℃ 황산 및 인산 혼합액(3:1)에 넣고 스크라이빙 과정에서 형성된 찌꺼기를 제거하고 홈 라인의 경사면을 형성하였다. 사파이어 앞면과 뒷면에 형성된 유전체 마스킹 물질을 제거한 후 종래의 질화물 발광소자 공정에 따라 발광소자를 제작하였다. 최종의 발광소자 칩은 실시예 1과 마찬가지로 대향측면들이 배대칭인 구조를 가졌다.
실시예 3
본 실시예에서도 실시예 2와 마찬자기로 상술한 실시예 1의 공정순서를 달리 변경하여 질화물 발광소자 칩을 제조하였다. 즉, 먼저 사파이어 기판의 전면에 발광소자 구조의 질화물 반도체 박막을 성장하였다. 그리고, 실시예 1과 마찬가지로 기판 전면과 배면에 SiO2 마스킹 물질을 증착하고, 반도체 리소그라피 공정을 이용하여 기판 전면과 배면에 스크라이빙 및 케미컬 에칭을 위한 패턴을 형성하였다. 그리고, 고출력 레이저를 이용하여 약 20㎛ 깊이의 홈을 형성한 후, 약 300℃ 황산 및 인산 혼합액(3:1)에 넣고 스크라이빙 과정에서 형성된 찌꺼기를 제거하고 경사면을 갖는 홈 라인을 형성하였다. 그리고, 사파이어 전면과 배면에 형성된 유전체 마스킹 물질을 제거한 후 종래의 질화물 발광소자 공정에 따라 발광소자를 제작하였고, 이렇게 형성된 발광소자 칩은 실시예 1과 마찬가지로 대향측면들이 배대칭인 구조를 가졌다.
이상 기술한 바와 같이, 본 발명에 의한 질화물 발광소자 칩은 이의 대향하는 적어도 한 쌍의 측면이 서로 비대칭 구조로 형성됨으로써 상기 발광소자 내의 활성층에서 발생된 광의 탈출이 쉬워져 광추출 효율이 크게 개선된다.
전술한 본 발명의 바람직한 구현예들 및 실시예들은 모두 예시의 목적을 위해 개시된 것이며, 해당 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이고, 이러한 수정, 변경, 부가 등은 특허청구 범위에 속하는 것으로 보아야 한다. 본 발명의 구현예들 및 실시예들은 질화물계 발광소자를 예로 들었으나, 본 발명은 이에 한정되지 아니하고 기타 조성의 모든 발광소자 칩을 제조하는 것을 포함한다.
도 1a-1d는 일반적인 질화물계 발광소자의 제조방법을 설명하기 위한 개략 단면도.
도 2a-2f는 본 발명의 바람직한 일 구현예에 의한 질화물 발광소자의 제조방법을 단계적으로 설명하는 각 단면도.
도 3a는 도 2a의 화살표 A 방향의 평면도, 즉 기판 배면의 평면도; 도 3b는 도 2c의 화살표 A' 방향의 평면도, 즉 기판 전면의 평면도.
도 4a-4f는 본 발명의 바람직한 다른 일 구현예에 의한 질화물 발광소자의 제조방법을 단계적으로 설명하는 각 단면도.
도 5a는 시뮬레이션에 사용된 본 실시예에 의한 질화물 발광소자의 구조도; 도 5b는 시뮬레이션에 사용된 비교예에 의한 질화물 발광소자의 구조도.
<도면의 주요부분에 대한 부호의 설명>
100: 기판, 110, 115, 130, 135: 홈 라인, 120, 125: 화학적 식각 마스킹 물질 패턴, 140: 스크라이빙 라인, 170: 단일 발광소자 칩, 172: 질화물반도체 박막, 174: 투명전극, 176: p전극패드, 178: n전극패드

Claims (7)

  1. 삭제
  2. 기판상에 형성된 복수의 발광소자를 각각 분리하여 단일 발광소자 칩으로 제조하는 방법에 있어서,
    상기 기판의 전면 및 배면 각각에 적어도 하나 이상의 홈 라인을 상기 단일 발광소자 칩의 크기를 결정하는 간격으로 형성하며, 상기 전면의 적어도 하나 이상의 홈 라인과 상기 배면의 적어도 하나 이상의 홈 라인은 상호 오프셋 배열되도록 형성되는 단계와;
    상기 형성된 전면의 적어도 하나 이상의 홈 라인과 배면의 적어도 하나 이상의 홈 라인을 각각 케미컬 에칭하는 단계와;
    상기 각각 케미컬 에칭된 상기 전면의 적어도 하나 이상의 홈 라인 및 상기 배면의 적어도 하나 이상의 홈 라인 간을 중심으로 칩 브레이킹하여 적어도 한 쌍의 대향하는 측면이 서로 비대칭으로 된 단일 발광소자 칩을 제조하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제2항에 있어서,
    상기 홈 라인의 형성은 스크라이빙에 의한 것을 특징으로 하는 방법.
  4. 삭제
  5. 제2항에 있어서,
    상기 케미컬 에칭은 황산(H2SO4), 인산(H3PO4), 수산화칼슘(KOH), 수산화나트륨(NaOH) 및 황수소칼륨(KHSO4)로 이루어진 군에서 적어도 하나 이상 선택된 케미컬로 되는 것을 특징으로 하는 방법.
  6. 제2항, 제3항 및 제5항 중의 어느 한 항에 있어서,
    상기 홈 라인의 깊이는 5㎛ 이상이고 상기 기판의 두께의 1/2 이하로 되는 것을 특징으로 하는 방법.
  7. 제2항, 제3항 및 제5항 중의 어느 한 항에 있어서,
    상기 오프셋되는 칩의 횡 방향 및 종 방향의 거리는 하기 식 1과 같이 되는 것을 특징으로 하는 방법:
    10㎛ ≤ S1 ≤ L1/2
    10㎛ ≤ S2 ≤ L2/2 식 1
    (이때, S1은 칩 횡 방향의 오프셋 거리, S2는 칩 종 방향의 오프셋 거리, L1은 칩의 세로길이, L2는 칩의 가로길이이다).
KR20090056335A 2009-06-24 2009-06-24 발광소자 칩 및 이의 제조방법 KR101088392B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20090056335A KR101088392B1 (ko) 2009-06-24 2009-06-24 발광소자 칩 및 이의 제조방법
PCT/KR2010/002605 WO2010150972A2 (ko) 2009-06-24 2010-04-26 반도체 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20090056335A KR101088392B1 (ko) 2009-06-24 2009-06-24 발광소자 칩 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20100138013A KR20100138013A (ko) 2010-12-31
KR101088392B1 true KR101088392B1 (ko) 2011-12-01

Family

ID=43386989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20090056335A KR101088392B1 (ko) 2009-06-24 2009-06-24 발광소자 칩 및 이의 제조방법

Country Status (2)

Country Link
KR (1) KR101088392B1 (ko)
WO (1) WO2010150972A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101444027B1 (ko) * 2013-05-27 2014-09-25 희성전자 주식회사 발광소자 제조방법
DE102014114613B4 (de) * 2014-10-08 2023-10-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip, Verfahren zur Herstellung einer Vielzahl an strahlungsemittierenden Halbleiterchips und optoelektronisches Bauelement mit einem strahlungsemittierenden Halbleiterchip

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550847B1 (ko) 2003-06-25 2006-02-10 삼성전기주식회사 질화 갈륨계 발광 다이오드 소자의 제조 방법
JP2006245043A (ja) 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法及び発光素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3176856B2 (ja) * 1995-12-14 2001-06-18 沖電気工業株式会社 端面発光型ｌｅｄ、端面発光型ｌｅｄアレイ、光源装置及びそれらの製造方法
JP3504079B2 (ja) * 1996-08-31 2004-03-08 株式会社東芝 半導体発光ダイオード素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550847B1 (ko) 2003-06-25 2006-02-10 삼성전기주식회사 질화 갈륨계 발광 다이오드 소자의 제조 방법
JP2006245043A (ja) 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法及び発光素子

Also Published As

Publication number Publication date
WO2010150972A2 (ko) 2010-12-29
KR20100138013A (ko) 2010-12-31
WO2010150972A3 (ko) 2011-03-31

Similar Documents

Publication Publication Date Title
US9082934B2 (en) Semiconductor optoelectronic structure with increased light extraction efficiency
CN105340064B (zh) 半导体片制造方法、包括半导体片的电路板和成像设备
JP5119463B2 (ja) 発光素子及びその製造方法
US7713769B2 (en) Method for fabricating light emitting diode structure having irregular serrations
EP1555686A2 (en) High quality nitride semiconductor thin film and method for growing the same
KR20070028379A (ko) 화합물 반도체 소자 웨이퍼의 제조방법
JP2007053381A (ja) 垂直構造の窒化ガリウム系ｌｅｄ素子の製造方法
CN103474543A (zh) 发光二极管
CN103474532A (zh) 发光二极管的制备方法
CN102130238A (zh) 蓝宝石衬底led芯片的切割方法
KR100789200B1 (ko) 반도체 칩 제조 방법 및 반도체 칩
CN102569544A (zh) 一种制作独立发光二极管的方法
US9269855B2 (en) Method for manufacturing high efficiency light-emitting diodes
KR101088392B1 (ko) 발광소자 칩 및 이의 제조방법
JP2008251753A (ja) 窒化物ｌｅｄ素子の製造方法
JP5258671B2 (ja) 窒化物系半導体素子の製造方法
CN106449901B (zh) 一种发光二极管的制作方法
JP2011159650A (ja) 発光素子
KR100996451B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
TW201324841A (zh) 基板、基板之製作方法和使用方法
KR101116905B1 (ko) 질화물 반도체 결정 성장 방법
KR100921850B1 (ko) 반도체 레이저 다이오드의 스크라이빙 방법
US20230207736A1 (en) Light emitting diode with vertical structure and manufacturing method thereof
US8581283B2 (en) Photoelectric device having group III nitride semiconductor
KR101042189B1 (ko) 질화물계 발광소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190925

Year of fee payment: 9