JP3504079B2 - 半導体発光ダイオード素子の製造方法 - Google Patents
半導体発光ダイオード素子の製造方法Info
- Publication number
- JP3504079B2 JP3504079B2 JP24896296A JP24896296A JP3504079B2 JP 3504079 B2 JP3504079 B2 JP 3504079B2 JP 24896296 A JP24896296 A JP 24896296A JP 24896296 A JP24896296 A JP 24896296A JP 3504079 B2 JP3504079 B2 JP 3504079B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor light
- pellet
- wafer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10156—Shape being other than a cuboid at the periphery
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体発光ダイオ
ード素子（以下、半導体発光素子という）の製造方法に
関し、とくに出射光が偏向されてなる半導体発光素子を
備えた青色から赤外領域の発光特性を有する半導体発光
ダイオード素子の製造方法に関する。 【０００２】 【従来の技術】ＬＥＤ（Light Emitting Diode）などの
半導体発光素子を組み込んだ半導体発光装置は、野外表
示灯、サインボード、交通信号、各種機器の動作／状態
表示に用いられる。図１９にＩｎＧａＡＩＰ材料系によ
る従来の半導体発光素子の断面構造の例を示す。この半
導体発光素子は、ｎ−ＧａＡｓ基板１上にｎ−ＧａＡｓ
／ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐのペア１０対からなる反射層
２、ｎ−Ｉｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐクラッド
層３、ｎ−Ｉｎ0.5 Ｇａ0.5 Ｐ活性層４、ｐ−Ｉｎ0.5
（Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐクラッド層５、ｐ−ＧａＡ
ｌＡｓ電流拡散層６、ｐ−ＧａＡｓコンタクト層７を順
次形成した後、半導体基板側にｎ電極（基板側電極）
８、ｐ−ＧａＡｓコンタクト層７上にｐ電極（光取り出
し電極）１１を形成した後、ダイシングによりペレット
化される。この場合、ペレット側面は、ダイシングの刃
の形状により、ほぼ垂直か台形状をなしている。 【０００３】図２０にこの従来の半導体発光素子を製品
化した半導体発光装置の断面図、図２１にこの半導体発
光装置を発光させたときの配光特性を示す。皿状反射板
１９を有するリード２５にＡｇペーストなどの導電性接
着剤２６を用いて半導体発光素子（ペレット）１０の半
導体基板側をリード２５のベッド部２７にダイボンディ
ングした後、Ａｕ線のボンディングワイヤ２８によりｐ
電極（光取り出し電極）１１とリード２９とを電気的に
接続する。その後、エキボシ樹脂の砲弾状の樹脂封止体
３０に皿状反射板１９、リード２５の一部、導電性接着
剤２６、半導体発光素子１０、ベッド部２７、ボンディ
ングワイヤ２８、リード２９の一部を封止する。この樹
脂封止体３０は、レンズ作用及び半導体発光素子１０を
保護する作用を持っている。図２１には、砲弾状の樹脂
封止体をモールドした半導体発光装置の配光特性を示
す。縦軸が光強度（任意値）、横軸が配光角である。半
導体発光装置の光は砲弾状レンズの中心から全方向にほ
ぼ対称に配光されている。また絶縁基板に半導体発光素
子を搭載し、これを透明なパッケージで封止した表面実
装型ＬＥＤランプ（以下、ＳＭＤランプ）において現在
主流である２×１．２５ｍｍ、１．６×０．８ｍｍ及び
これらよりさらに小さいサイズの製品は、組み立て設計
上半導体発光素子を製品の中心（すなわち、絶縁基板の
中心）に据えることはできない。 【０００４】例えば、図２２に記載された半導体発光素
子１の中心を通るセンターラインＬは、０．５ｍｍ厚の
絶縁基板２０の中心線（すなわち、製品の中心）から幾
分外れた位置に配置されている。この半導体発光素子１
０のペレットサイズは、０．３×０．３ｍｍである。絶
縁基板２０には、半導体発光素子１０の第１の電極配線
２１及び第２の電極配線２２が形成されていて、半導体
発光素子１０は、第２の電極配線２２上にＡｇペースト
などにより接合されている。半導体発光素子１０の光取
り出し電極１１は、半導体発光素子１のほぼ中心に形成
されている。そして光取り出し電極１１と、第１の電極
配線２１とはＡｕボンディングワイヤ２３で電気的に接
続されている。半導体発光素子１、第１及び第２の電極
配線２１、２２の先端部及びボンディングワイヤ２３
は、エポキシ樹脂などの透明なモールド樹脂封止体２４
なる外囲器で被覆保護されている。このように半導体発
光素子の中心線Ｌと絶縁基板の中心線Ｏとが一致してい
ないのでこの従来のＳＭＤランプは、その外囲器を基準
とした配光特性がこの製品の中心に対して非対称な特性
を示し、輝度のピーク位置が製品の中心から外れ、製品
中心の輝度が低くなる（図７（ａ）参照）。図７は、横
軸は、絶縁基板２０の位置を示し（中心が基板中心
Ｏ）、縦軸は、光強度（任意値）を示す 【０００５】また従来半導体発光素子のペレットサイズ
は、３００μｍ×３００μｍが通常であるが、このよう
なサイズでは、マウント時やワイヤボンディング時の衝
撃荷重によるペレット割れやペレット劈開などが発生す
るおそれは少ない。しかしペレットサイズが２５０μｍ
×２５０μｍを下回るようになると、マウント時に機械
的ダメージを受け易すく、とくにスクライブペレット
は、このダメージが顕著である。スクライブペレット
は、ウェーハをスクライブ切断して形成したペレットで
あり、切断方向は、発光面側もしくは半導体基板側のい
ずれかである。とくに自動マウントマシンを用いてスク
ライブペレットを基板にマウントすると、自動マウント
マシンのコレットやニードルピンによる機械的なダメー
ジを受け易という問題がある。この場合、ペレット割れ
や欠け、ペレット劈開などの品質上問題となる不良が約
１０％前後発生する。 【０００６】従来から化合物半導体ウェハをペレット状
に切断する方法としては、ダイヤモンド粒を樹脂又は金
属の円盤に埋め込んだ刃を高速回転しながら線状に研削
していくダイサが使用されてきた。しかし近年、素子単
価及びプロセス的にも有利な化合物半導体ウエハの切断
方法であるスクライブ法も用いられるようになってい
る。しかしスクライブ法は、スクライブラインに対して
外力を加えペレットに分割する方法であるため、良好な
分離率、ペレット形状を得るためには、ウエハの厚みを
薄くしなければならず、さらにスクライブについても、
例えば、その切り込み深さ、スクライブを行う面の選定
等十分な検討が必要不可欠である。 【０００７】 【発明が解決しようとする課題】これら従来の半導体発
光素子を使用した半導体発光装置では、配光特性が対称
であるため、例えば、道路直上に設けられる道路情報板
等にこれらの発光装置を取り付ける場合、通行車両に対
して配光の中心が向くように少し下方に傾けて取り付け
る必要があった。また、他の方法としては、配光特性が
偏向するようなレンズ設計を行ったモールドが必要であ
った。また、従来の半導体発光素子は、ウェーハをダイ
シングしてペレットを形成し、このペレットの側面をエ
ッチングして側面を粗面状態にしている。このような構
造にすると光の取り出し効率が向上することが知られて
いる。しかし、側面をエッチングするとペレットの発光
面積（ｐｎ接合面積）が小さくなる、製造工程が増える
などの不利益が多く問題であった。 【０００８】また、従来技術のスクライブ法において
は、基板上に積層した半導体結晶層表面にスクライブを
行っていた。この場合、スクライブの後に外力を加え素
子に分割した場合、その分離率は著しく悪く７０％程度
であった。これを改善する目的として例えばスクライブ
の切り込み深さを十分取るためにスクライブ用ダイアモ
ンドに加える圧力を高くしてスクライブする方法が考え
られている。しかしスクライブ用ダイヤモンドに加える
圧力を高くすると、スクライブダメージが結晶表面を伝
搬しスクライブライン幅の２倍も４倍も大きな幅のダメ
ージを形成してしまう。このダメージが外力を加えて素
子分割する際にペレット端部の割れ、カケの原因となり
その為に信頼性に欠ける傾向にあり、さらにペレットの
形状も綺麗にならないという問題があった。また他の方
法としては基板結晶にスクライブを行う方法が考えられ
る。これは、基板結晶に対しエピタキシャル成長により
積層した結晶層は結晶性が良好であるために粘性が高い
ことが考えられるために、外力を加えて素子分割する際
の分離起点としては基板側のスクライブラインの方が有
利であると予想される点に着目した点である。しかし、
一般的なスクライブ装置としてはスクライブを行う面の
みをモニターできるものしかなく、基板結晶側のスクラ
ブラインと積層した半導体結晶側の素子パターンを一致
させることは極めて困難であった。 【０００９】また、従来一般的に用いられる化合物半導
体ウェーハの厚みは、２００μｍ〜３００μｍである。
そして、ウェーハから分離したペレットの平面形状はほ
ぼ正方形であり、その横方向寸法（正方形の１辺の長
さ）も、２００μｍ〜３００μｍである。つまり、従来
のペレットは、概略立方体であるのが一般的な形状であ
った。このようなペレットをウェーハから分割する場
合、スクライブを行ったあとに外力を加え、ペレットに
分割する工程において、ペレットの横方向寸法に対し、
厚みがほぼ同一と比較的厚いため、分離率が悪く、たと
え、分離されてもペレットにカケなどが発生し、使用で
きない不良品発生率が低くはなかった。本発明は、この
ような事情によりなされたものであって、スクライブ用
ダイヤモンド針に加える圧力を高くすることなく、外力
を加えて素子分割する工程で良好な分離率を得ることが
でき、かつペレット端部の割れ、カケが発生しない化合
物半導体のスクライブ方法を提供し、この方法を用いた
信頼性が高くペレットの形状も綺麗な半導体発光素子を
提供するものである。 【００１０】 【発明が解決しようとする手段】本発明は、（１００）
面に対し［０１１］方向に５〜２０゜傾斜させた化合物
半導体基板に発光層などの化合物半導体層を積層させた
ウェーハをスクライブ法により素子分離して半導体発光
素子のペレット（スクライブペレット）を形成すること
に特徴がある。この半導体発光素子のペレットの向い合
う１対の側面は傾斜していないが、隣接する他の１対の
側面は５〜２０゜傾いている。 【００１１】 【００１２】 また、本発明の半導体発光素子の製造方
法は、半導体基板上に活性層を含む発光層を構成する化
合物半導体層を積層したウエハにスクライブを行う際に
半導体基板結晶面にスクライブを行う工程を有し、前記
ウェーハの前記発光層側の主面には半導体発光素子の電
極となる複数の電極が形成されており、この複数の電極
の任意の電極間の中心線と前記ウェーハの前記半導体基
板側の主面に形成されたスクライブラインとがなす面
を、垂直面に対して、前記半導体基板側の主面が（１０
０）面に対し［０１１］方向に傾斜させた傾き角と等し
い角度だけ傾斜させること、前記ペレットの平面形状が
正方形である場合において、ウェーハの厚さは、この正
方形の１辺の長さの７０％以下であることを特徴として
いる。ウェーハからペレットを分離する工程において、
（１００）面、（０１１）面に一致した分離が可能にな
る。また、この工程の後で行う外力を加えてウェーハを
ペレットに分割する工程で良好な分離率とペレット端部
の割れ、欠けが発生せず、信頼性が高く形状も綺麗な半
導体発光素子を得ることができる。 【００１３】 【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず図１乃至図５を参照して本発明
を説明するための参考例を説明する。図１は、この発明
の方法により形成された半導体発光素子の断面図であ
る。この半導体発光素子は、ｎ−ＧａＡｓ基板１上にｎ
−ＧａＡｓ／ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐのペア１０対から
なる反射層２（０．７μｍ厚）、ｎ−Ｉｎ0.5 （Ｇａ0.
3 Ａｌ0.7 ）0.5 Ｐクラッド層３（０．６μｍ厚）、ｎ
−Ｉｎ0.5 Ｇａ0.5 Ｐ活性層４（０．３μｍ厚）、ｐ−
Ｉｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐクラッド層５
（０．６μｍ厚）、ｐ−ＧａＡｌＡｓ電流拡散層６
（４．５μｍ厚）、ｐ−ＧａＡｓコンタクト層７（０．
７μｍ厚）を順次形成した後、半導体基板側にｎ電極
（基板側電極）８、ｐ−ＧａＡｓコンタクト層７上にｐ
電極（光取り出し電極）１２を形成し、その後ダイシン
グによりペレット化される。このとき、ペレットの向い
合う第１の側面（図の左右の面）が基板面に対して７０
°〜８５°程度の傾き（θ）を持つように切断分離す
る。しかし、ペレットの向い合う第２の側面（図の前後
の面）は、基板面に対して実質的に９０°になってい
る。本発明の半導体発光素子は、このような切断を行う
ことにより、一対の相対向する側面が同一方向に傾斜し
た形状に作成される。この半導体発光素子は、活性層４
としてこの参考例のようにｎ−Ｉｎ0.5 Ｇａ0.5 Ｐを用
いる場合には、赤色発光し、ｎ−Ｉｎ0.5 （Ａｌ0.4 Ｇ
ａ0.6 ）0.5 Ｐを用いる場合には、緑色発光する。 【００１４】図２にこのペレットを搭載した半導体発光
装置の断面図を示し、図３に半導体発光装置を発光させ
た場合の配光特性を示す。反射板１９を有するリード２
５にＡｇペーストなどの導電性接着剤２６を用いて半導
体発光素子ペレット１０の基板側をリード２５に接続さ
れたベッド部２７にダイボンディングする。その後、Ａ
ｕ線などのボンディングワイヤ２８をｐ電極（光取り出
し電極）１２とリード２５に対向するリード２９にボン
ディングを行う。これらをエキボシ樹脂の樹脂封止体２
８で封止する。樹脂封止体２８は、砲弾状であり、レン
ズ作用及びペレットを保護する作用を持っている。図２
１に示す従来の半導体発光装置では、通常の配光特性を
有しているが、図３に示すこの参考例では半導体発光装
置の砲弾状レンズの中心からやや偏向された配光特性を
得ることができる。配光特性が偏向される理由について
は、側面から放出される光の臨界角が対向する面で異な
ることがあげられる。図４は、配光特性の偏向の度合い
（配光中心のズレ）と傾斜角及びペレットサイズなどの
関係をプロットした特性図である。縦軸は、半導体発光
装置のレンズ中心からのズレ（任意値）、横軸は、ペレ
ット側面の傾きの度合いを示す傾斜角（θ）である。傾
斜角を大きくすることにより偏向の度合い（任意値）は
高くなっている。またペレットサイズ（ｗ）を小さくす
るとズレが大きくなる。 【００１５】本発明の半導体発光素子の側面の傾斜を形
成するために、例えば、結晶の面方位を利用した劈開に
よって形成することができる。図５は、半導体単結晶の
インゴットからウェーハを切り出す方法を説明する。垂
直に配置したインゴット１００を水平に切り出すと、
（１００）面を有するウェーハ１０１が形成される。こ
の切り出し方向を、（１００）面に対し［０１１］方向
に５〜２０°（Θ＝９０−θ）傾斜させて切り出すと、
傾斜角（θ）が７０°〜８５°のウェーハ１０２が切り
出される。このウェーハ１０２の主面に発光層などを成
長させ、ｐ／ｎ電極を取り付け、スクライブ法により素
子分離を行うと、本発明の特徴である側面が傾斜した図
１に示す半導体発光素子ペレットが形成される。すなわ
ち、このペレットは、前述のように、ペレットの向い合
う第１の側面は、基板面に対して７０°〜８５°程度の
傾き（θ）を持ち、ペレットの向い合う第２の側面は、
基板面に対して実質的に９０°になっている。また参考
例では、ＩｎＧａＡＩＰ系の半導体発光素子を例に挙げ
たがＧａＡｌＡｓ系、ＧａＰ系などの半導体発光素子で
も良い。 【００１６】次に、図６及び図７を参照した参考例を説
明する。図６は、本発明を説明する参考例で用いた非対
称発光半導体発光素子を搭載したＳＭＤランプの平面図
及び断面図、図７は、本発明の非対称発光半導体発光素
子を搭載したＳＭＤランプの配光特性図である。この参
考例では、２×１．２５ｍｍサイズの表面実装型ＬＥＤ
ランプ（ＳＭＤランプ）を説明する。図６に示された半
導体発光素子１０の中心を通る中心線Ｌ（すなわち、発
光センターライン）は、０．５ｍｍ厚の絶縁基板２０の
中心線（すなわち、製品の中心）から幾分外れた位置に
配置されている。この半導体発光素子１０のペレットサ
イズは、０．３×０．３ｍｍである。絶縁基板２０に
は、半導体発光素子１０の第１の電極配線２１及び第２
の電極配線２２が形成されていて、半導体発光素子１０
は、第２の電極配線２２上にＡｇペーストなどにより接
合されている。半導体発光素子１０の光取り出し電極１
２は、半導体発光素子１０のほぼ中心に形成されてい
る。そして光取り出し電極１２と、第１の電極配線２１
とはＡｕ線などのワイヤボンディング２３で電気的に接
続されている。半導体発光素子１０、第１及び第２の電
極配線２１、２２の先端部及びワイヤボンディング２３
は、エポキシ樹脂などの透明なモールド樹脂封止体２４
なる外囲器で被覆保護されている。 【００１７】このように半導体発光素子の中心線Ｌと絶
縁基板の中心線Ｏとが一致していないが、半導体発光素
子１０の発光面に形成した電極（光取り出し電極）１２
が絶縁基板２０の中心線Ｏから離れた位置に偏って配置
されているので、発光センターラインＬは、従来より絶
縁基板２０の中心線Ｏに近付いて配光特性が改善される
（図７参照）。さらに、この参考例では、従来正方形の
半導体発光素子ペレットであったものを長方形のペレッ
トにし、光取り出し電極１２の位置を長方形の発光面の
一方に偏るように配置する。そして、光取り出し電極１
２をできるだけ絶縁基板２０の中心線Ｏから遠ざけるよ
うにすると、半導体発光素子１０の発光面の発光センタ
ーラインＬは、従来より中心線Ｏに近付くことができ
る。この中心線Ｏと発光センターラインＬとの距離は、
従来０．２５ｍｍであったが、この参考例では、０．１
７ｍｍに縮まった。 【００１８】次に、図８及び図９を参照して参考例を説
明する。図８は、本発明を説明する参考例で用いた半導
体発光素子をリードフレームに搭載したＬＥＤランプ
（半導体発光装置）の断面図、図９は、本発明及び比較
例のＬＥＤランプの特性である。半導体発光素子ペレッ
ト１０は、例えば、Ｆｅ−４２％Ｎｉからなるリードフ
レームのベッド部２７にＡｇペーストなどの導電性接着
剤２６により固定されている。リードフレームは皿状反
射板１９を有し、この皿状反射板１９は、ベッド部２７
の周囲に半導体発光素子（ペレット）１０を取り囲むよ
うに形成されている。リードフレームは、１対のリード
２５、２９を有し、リード２５は、反射板１９及びベッ
ド部２７に繋がり、リード２９は、ペレット１０の光取
り出し電極１２とボンディングワイヤ２８によって電気
的に接続されている。ペレット１０、ボンディングワイ
ヤ２８、リードフレームのリード２５、２９、ベッド部
２７及び皿状反射板１９とは透明の、例えば、エポキシ
樹脂などからなる樹脂封止体に被覆されている。ペレッ
ト１０は、スクライブペレットであり、スクライブペレ
ットのリードフレームにマウントされる面は、ウェーハ
のスクライブラインを形成し、そこから切断する面と等
しくする。そして、ペレット１０側面の傾き方向はボン
ディングワイヤ２８がペレット１０からリード２９側に
ボンディングされる方向に一致している（このようにペ
レット１０がリードフレームにマウントされる状態を、
マウント方向がウェーハの反切断方向であるという）。
従来（比較例）のウェーハの切断は、発光層側にスクラ
イブラインを形成するのでマウント方向はウェーハの切
断方向であるという。リード２５、２９の一部は、樹脂
封止体から外部に突出している。図９に示すようにマウ
ント時の不良の発生は無かった。 【００１９】次に、図１０乃至図１３を参照して参考例
を説明する。図１０は、半導体発光素子の斜視図、図１
１は、本発明及び従来の半導体発光素子を形成する製造
工程を示すフローチャート図、図１２は、本発明及び従
来の半導体発光素子の相対輝度の変化を説明する特性
図、図１３は、本発明及び従来の半導体発光素子の残存
率の通電時間依存性を示す特性図である。図１０は、例
えば、図２に示す半導体発光装置に用いられる半導体発
光素子の外観を示す斜視図であり、内部構造は図１に示
されている。図１１を参照してこの半導体発光素子の製
造工程を説明する。まず、ＧａＡｓ基板を用意する（ウ
ェーハ投入）。ＧａＡｓ基板の上に活性層を含む発光層
を構成する複数の化合物半導体層を、例えば、ＭＯＣＶ
Ｄ(Metal Organic ChemicalVapour Deposition) 法によ
りエピタキシャル成長させる（エピタキシャル成長）。
次に、ＧａＡｓ基板の裏面をラッピングする（裏面ラッ
ピング）。ＧａＡｓ基板側にＮ型電極としてＡｕＧｅ合
金を蒸着する。さらにエピタキシャル層上に光取り出し
電極としてＰ型電極（ＡｕＺｎ合金）を蒸着する（ｎ／
ｐ電極蒸着）。次に、フォトリソグラフィ（ＰＥＰ）を
用いて所望の形にＰ型電極をパターニングする（Ｐ電極
ＰＥＰ／Ｐ電極エッチング）。 【００２０】その後、蒸着したＡｕＺｎ合金と半導体層
のオーミックコンタクトをとるため４５０℃程度で数１
０分シンターする（電極シンター）。素子分離は、基板
に３００μｍピッチで格子状スクライブラインをいれ、
このスクライブライン上にブレードをあててＧａＡｓ結
晶の劈開面に（スクライブラインは、［１１０］面に平
行に射れる）に沿って割り、図１０に示すようなペレッ
トを得た（スクライブ／ブレーキング）。その後、この
ペレットを図２に示すフレームにＡｇペーストで固定し
て載せ、ボンディングワイヤで結線後樹脂モールドして
半導体発光素子を形成する。この実施例の特徴であるペ
レット側面の微小ステップ（段差）１３１は、素子分離
のスクライブ／ブレーキング時に形成される。所望の数
及び段差の高さを調整するには、スクライブ時のライン
と結晶方位との関係、走査速度、荷重などを調整する。
ブレーキング時の条件で段差の高さ／数などが変わらな
い様にし、スクライブ条件で制御する方が再現性が良
い。半導体発光素子は、ＩｎＧａＡｌＰ系材料でも良
く、ペレット側面の光射出面積の大きいＧａＡｓＰ／Ｇ
ａＰなどの材料でも良い。また、ＧａＡｌＡｓ／ＧａＡ
ｓ系材料でも良い。 【００２１】図１２は、本発明のぺレット、従来構造の
ペレット、従来構造で側面をエッチングしたペレットを
それぞれ同一フレーム、同一樹脂でパッケージし、順方
向電流２０ｍＡ時の輝度を相対比較したものである。本
発明のペレットは、従来より輝度が高く、また、側面エ
ッチングにより光取り出し効率を高めたペレットと比較
しても遜色無いことが分かる。本発明ペレットでは、素
子分離にスクライブ／ブレーキング法を用いるので、従
来のダイシング法に比較して切りしろが要らず、１枚の
ウェーハから取れるペレット数は１割以上向上し、安価
にペレットを供給することができる。さらに、図１３を
参照して前述のペレットを用いて各ペレットの信頼性評
価を行った。室温下で１００時間、１０００時間、１０
０００時間連続通電試験をしたときの輝度の推移を調べ
たものである。従来構造のペレットは、比較的早くから
劣化し、１０００時間後では１０００時間後では５０％
以下の相対輝度となる。各ペレットは、初期輝度で規格
化してある。本発明の実施例のペレットは、１００００
時間後でも８５％以上の明るさを保っている。側面エッ
チングを入れたペレットが約７０％の輝度であるのに比
較して輝度の劣化が極めて少ない。 【００２２】次に、図１４を参照して参考例を説明す
る。（１００）面に対し［０１１］方向に１５°傾斜さ
せたｎ−ＧａＡｓ基板１上にｎ−ＧａＡｓバッファ層
９、ｎ−ＩｎＧａＡｌＰクラッド層３、ＩｎＧａＡｌＰ
活性層４、ｐ−ＩｎＧａＡｌＰクラッド層５、ｐ−Ｇａ
Ａｓコンタクト層７を順次形成し、その後このｎ−Ｇａ
Ａｓ基板面を機械的に研磨しウェハを１５０μｍ厚に仕
上げる。さらにｐ−ＧａＡｓコンタクト層７上に直径が
１３０μｍのＡｕＺｎ電極１２（光取り出し電極）を
［０ /１ /１］方向（「 /」は、あとの数字の上に付け
る横バーを表す。以下同様である。）に形成されている
オリエンテーションフラットに平行になるように２５０
μｍのピッチで形成する。次に、ｎ−ＧａＡｓ基板上の
全面にＡｕＧｅ電極８（基板側電極）を形成する。この
参考例では、基板面にスクライブを行う際にＡｕＺｎ電
極１２の配列してある２５０μｍのピッチパターンと基
板面のスクライブラインが後のスクライブ工程で劈開面
上で一致させることができるようモニタ部としてこのＡ
ｕＧｅ電極８を形成しない領域を一部ウェハ内に設け
る。 【００２３】スクライブ装置は、前述のＡｕＧｅ電極８
が形成されていない領域でＡｕＺｎ電極パターンとスク
ラブラインの位置合わせができるよう赤外透過機能を付
加したものを作製して用いた。このスクライブ装置を用
いて、スクライブ用ダイアモンド針に１４ｇの荷重をか
け、ＡｕＧｅ電極８上にスクライブ（スクライブライン
１３）を行う。その後ウェハのスクライブ面と反対側の
発光面側に外力を加えてペレット分割を行った結果、素
子分離率は９０％と向上し、形状も良好なペレットを得
ることができた。ペレット分割を行う場合は、発光面側
の主面と基板側主面に粘着シート１６、１８を張り付
け、押え板１７を粘着シート１８の下において、押え板
１７が置かれていない領域に対向するＩｎＧａＡｌＰク
ラッド層上でスクライブライン１３に対して劈開面上の
位置１４にに粘着シート１６を介してカッターブレード
１５を合わせ力を加えてスクライブライン１３からウェ
ーハを切断する。さらに、発光側（ＡｕＺｎ電極１２を
形成した面）の仕上がり寸法精度を向上させたい場合
は、ＡｕＧｅ電極８上のスクライブを行った後、ｐ−Ｉ
ｎＧａＡｌＰクラッド層上で、ＡｕＧｅ電極８上のスク
ライブライン１３に対し劈開面上、すなわち（０１１）
面上の対向する位置に、ダイアモンド針荷重５ｇでスク
ライブ（副スクライブ）を行い（スクライブライン１
４）、その後ウェハをスクライブライン１３に外力を加
えてペレット分割を行う（外力を加え分割する方法は上
述と同じく行う）。こうしてペレット分割を行った場
合、発光面側の寸法精度も良好でさらに形状が良好なペ
レットを得ることができる。この参考例のスクライブ方
法を用いることにより従来技術の素子分離率が７０％程
度であったのに対し、９０％と向上することができ、さ
らに、ペレット端部の割れ欠けも発生せず信頼性の高い
半導体発光素子が得られる。 【００２４】次に、図１５乃至図１６を参照して参考例
を説明する。図１５は、ペレットの平面図及び断面図、
図１６は、素子分離率のウェーハ厚（即ち、ペレット
厚）Ａとペレットの横方向寸法Ｂの比に対する依存性を
示す特性図である。この参考例は、半導体発光素子の構
造が図１４と概略同じであるので、内部構造は、この図
を用いて説明する。（１００）面に対し［０１１］方向
に１５°傾斜させたｎ−ＧａＡｓ基板１上にｎ−ＧａＡ
ｓバッファ層９、ｎ−ＩｎＧａＡｌＰクラッド層３、Ｉ
ｎＧａＡｌＰ活性層４、ｐ−ＩｕＧａＡｌＰクラッド層
５、ｐ−ＧａＡｓコンタクト層７を順次形成し、その後
このｎ−ＧａＡｓ基板面を機械的に研磨する。この時の
ウェーハを研磨し、仕上げるウェーハ厚は、分割するペ
レットの厚さＡとペレットの横方向の寸法Ｂの比（Ａ／
Ｂ）が７０％以下になるようにする（図１５参照）。こ
のような素子構成にすると、図１６に示すように、分離
工程で良好な素子分離率と外観の綺麗なペレットが得ら
れる。この実施例では、ペレットの横方向寸法Ｂを２０
０μｍとすべく、ウェーハ厚Ａを１３０μｍになるまで
ウェーハ研磨した。 【００２５】さらに、ｐ−ＧａＡｓコンタクト層７上に
直径が１３０μｍのＡｕＺｕ電極１２（光取り出し電
極）を［０ /１ /１］方向に形成されているオリエンテ
ーションフラットに平行になるように２００μｍのピッ
チで形成する。次に、ｎ−ＧａＡｓ基板上の全面にＡｕ
Ｇｅ電極８（基板側電極）を形成する。この実施例で
は、基板面にスクライブを行う際にＡｕＺｎ電極１２の
配列してある２００μｍのピッチパターンと基板面のス
クライブラインが後のスクライブ工程で劈開面上で一致
させることができるようモニター部としてこのＡｕＧｅ
電極８を形成しない領域を一部ウェハ内に設ける。スク
ライブ装置は、前述のＡｕＧｅ電極８が形成されていな
い領域でＡｕＺｎ電極パターンとスクラブラインの位置
合わせができるよう赤外透過機能を付加したものを作製
して用いた。このスクライブ装置を用いて、スクライブ
用ダイアモンド針に１４ｇの荷重をかけ、ＡｕＧｅ電極
８上にスクライブ（スクライブライン１３）を行う。そ
の後ウェハのｐ電極側に外力を加えてペレット分割を行
った結果、素子分離率は９０％と向上し、形状も良好な
ペレットを得ることができた。ペレット分割を行う場合
の方法は、前の参考例と同じである。 【００２６】次に、図１７及び図１８を参照して実施例
を説明する。図は、いづれも半導体発光素子の断面図で
ある。この実施例では、（１００）面に対し［０１１］
方向に傾斜させた半導体基板上に、化合物半導体結晶層
が積層されたウエハにダイヤモンドスクラブを行う際
に、あらかじめ電極形成時にウエハオリフラと平行に電
極パターンを積層された半導体結晶面上側に合わせ形成
させ、後に半導体基板側にダイヤモンドスクライブを行
うことにある。（１００）面は、パターン通りスクライ
ブし、（０１１）面は、厚さに対してのＯＦＦ角傾斜分
を算出し、その算出量だけずらしてスクライブする。こ
の方法により後の外力を加えて素子を分離する工程で良
好な形状で高い分離率を得ることができ、信頼性が高
く、ペレット形状も（１００）面、（０１１）面に一致
した分離を実現し、結晶面に沿った綺麗な半導体発光素
子を得ることが可能となる。（１００）面に対し［０１
１］方向に１５°傾斜させたｎＧａＡｓ基板１上に、ｎ
−ＧａＡｓバッファ層９、ｎ−ＩｎＧａＡｌＰクラッド
層３、ＩｎＧａＡｌＰ活性層４、ｐ−ＩｎＧａＡｌＰク
ラッド層５、ｐ−ＧａＡｓコンタクト層７を順次形成す
る。その後、ｎ−ＧａＡｓ基板面を機械的に研磨し、ウ
エハを１５０μｍ厚に仕上げる。 【００２７】次に、ｐ−ＧａＡｓコンタクト層７上に、
直径１３０μｍのＡｕＺｎ電極（光取り出し電極）１２
を［０１１］方向に形成されているオリエンテーション
フラット（ＯＦ）に平行になるように２５０μｍピッチ
間際で形成する。次に、ｎ−ＧａＡｓ基板上全面に、Ａ
ｕＧｅ電極８を形成する。スクライブ装置は、上部及び
下部カメラ（両面カメラ）を用いているため、ＡｕＧｅ
電極を形成しない領域をウエハ内に設けていない。上部
カメラ方式の装置の場合はモニタ部としてＡｕＧｅ電極
を形成しない領域を設け、ＡｕＺｎ電極パターンとスク
ライブラインの位置合わせができるよう赤外透過機能を
付加したものを用いる。ダイヤモンドスクライブ針に１
４ｇの荷重をかけ、ＡｕＧｅ電極８上に、スクライブ
（スクライブライン１３ａ）を行い、９０°回転させス
クライブ（スクライブライン１３ｂ）を行う。この際、
半導体基板側のスクライブは、基板結晶面から半導体結
晶面上側までの距離（ウェーハ厚さ）Ｔに対するウェー
ハの傾き角度（Θ）分のずらし量ｄを算出し、パターン
間隙の中央からずらし量（ｄ）分を移動しスクライブす
る。その後、ウエハのｐ電極側に外力を加えて素子分離
を行った結果、素子分離率は９７％と向上し、形状的に
も良好なチップ形状を得ることができる。 【００２８】本発明は、メサやハーフダイシングしたも
のに関しても、残りの厚さに対するウェーハの傾き分の
ずらし量を算出し、パターン間隔の中央からずらし量分
移動しスクライブすれば、十分に適用可能である。ずら
し量算出式は、半導体発光素子の発光層側にメサ及びハ
ーフダイシング加工していないペレットのずらし量
（ｄ）がｄ＝Ｔ（ウェーハ厚）×ｔａｎΘであり、メサ
及びハーフダイシング加工したペレットではｄ＝（Ｔ−
メサ及びハーフダイシング加工深さ）×ｔａｎΘであ
る。この実施例のダイヤモンドスクライブ方法を用いる
ことにより、従来技術の素子分離率が７０％程度であっ
たのに対し、９７％と向上させることができ、基板結晶
面に一致したスクライブラインにより、素子端部の割
れ、カケ、断面の段差も発生することがなく、綺麗な素
子形状で信頼性の高い半導体発光素子が得られる。本発
明では、ＩｎＧａＡｌＰ系材料を用いた半導体発光素子
の実施例を述べたが、ペレット側面の光射出面積の大き
いＧａＡｓ／ＧａＰ等の材料やＧａＡｌＡｓ／ＧａＡｓ
系材料でも良く、特定の材料に限定されない。 【００２９】 【発明の効果】本発明は、（１００）面に対し［０１
１］方向に所定の角度傾斜させた化合物半導体基板に発
光層などの化合物半導体層を積層させたウェーハをスク
ライブ法により素子分離して形成された半導体発光素子
のペレットに特徴がある。この半導体発光素子のペレッ
トの向い合う１対の側面は傾斜していないが、隣接する
他の１対の側面は所定の角度だけ傾いている。この半導
体発光素子を用いて半導体発光装置を構成することによ
り、配光特性の偏向させた装置が得られ、また、中心か
らずれた位置にペレットが配置された半導体発光装置
は、中心に近付けることができ、優れた配光特性が得ら
れる。本発明の半導体発光素子は、ペレット端部の割
れ、カケ、断面の段差の発生することがすくなく綺麗な
形状の信頼性の高いものが得られる。また、本発明の方
法によれば、従来より素子分離率を大きく向上させるこ
とができ、素子端部の割れ、カケ、断面の段差の発生す
ることがなく綺麗な形状で信頼性の高い半導体発光素子
が得られる。
ード素子（以下、半導体発光素子という）の製造方法に
関し、とくに出射光が偏向されてなる半導体発光素子を
備えた青色から赤外領域の発光特性を有する半導体発光
ダイオード素子の製造方法に関する。 【０００２】 【従来の技術】ＬＥＤ（Light Emitting Diode）などの
半導体発光素子を組み込んだ半導体発光装置は、野外表
示灯、サインボード、交通信号、各種機器の動作／状態
表示に用いられる。図１９にＩｎＧａＡＩＰ材料系によ
る従来の半導体発光素子の断面構造の例を示す。この半
導体発光素子は、ｎ−ＧａＡｓ基板１上にｎ−ＧａＡｓ
／ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐのペア１０対からなる反射層
２、ｎ−Ｉｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐクラッド
層３、ｎ−Ｉｎ0.5 Ｇａ0.5 Ｐ活性層４、ｐ−Ｉｎ0.5
（Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐクラッド層５、ｐ−ＧａＡ
ｌＡｓ電流拡散層６、ｐ−ＧａＡｓコンタクト層７を順
次形成した後、半導体基板側にｎ電極（基板側電極）
８、ｐ−ＧａＡｓコンタクト層７上にｐ電極（光取り出
し電極）１１を形成した後、ダイシングによりペレット
化される。この場合、ペレット側面は、ダイシングの刃
の形状により、ほぼ垂直か台形状をなしている。 【０００３】図２０にこの従来の半導体発光素子を製品
化した半導体発光装置の断面図、図２１にこの半導体発
光装置を発光させたときの配光特性を示す。皿状反射板
１９を有するリード２５にＡｇペーストなどの導電性接
着剤２６を用いて半導体発光素子（ペレット）１０の半
導体基板側をリード２５のベッド部２７にダイボンディ
ングした後、Ａｕ線のボンディングワイヤ２８によりｐ
電極（光取り出し電極）１１とリード２９とを電気的に
接続する。その後、エキボシ樹脂の砲弾状の樹脂封止体
３０に皿状反射板１９、リード２５の一部、導電性接着
剤２６、半導体発光素子１０、ベッド部２７、ボンディ
ングワイヤ２８、リード２９の一部を封止する。この樹
脂封止体３０は、レンズ作用及び半導体発光素子１０を
保護する作用を持っている。図２１には、砲弾状の樹脂
封止体をモールドした半導体発光装置の配光特性を示
す。縦軸が光強度（任意値）、横軸が配光角である。半
導体発光装置の光は砲弾状レンズの中心から全方向にほ
ぼ対称に配光されている。また絶縁基板に半導体発光素
子を搭載し、これを透明なパッケージで封止した表面実
装型ＬＥＤランプ（以下、ＳＭＤランプ）において現在
主流である２×１．２５ｍｍ、１．６×０．８ｍｍ及び
これらよりさらに小さいサイズの製品は、組み立て設計
上半導体発光素子を製品の中心（すなわち、絶縁基板の
中心）に据えることはできない。 【０００４】例えば、図２２に記載された半導体発光素
子１の中心を通るセンターラインＬは、０．５ｍｍ厚の
絶縁基板２０の中心線（すなわち、製品の中心）から幾
分外れた位置に配置されている。この半導体発光素子１
０のペレットサイズは、０．３×０．３ｍｍである。絶
縁基板２０には、半導体発光素子１０の第１の電極配線
２１及び第２の電極配線２２が形成されていて、半導体
発光素子１０は、第２の電極配線２２上にＡｇペースト
などにより接合されている。半導体発光素子１０の光取
り出し電極１１は、半導体発光素子１のほぼ中心に形成
されている。そして光取り出し電極１１と、第１の電極
配線２１とはＡｕボンディングワイヤ２３で電気的に接
続されている。半導体発光素子１、第１及び第２の電極
配線２１、２２の先端部及びボンディングワイヤ２３
は、エポキシ樹脂などの透明なモールド樹脂封止体２４
なる外囲器で被覆保護されている。このように半導体発
光素子の中心線Ｌと絶縁基板の中心線Ｏとが一致してい
ないのでこの従来のＳＭＤランプは、その外囲器を基準
とした配光特性がこの製品の中心に対して非対称な特性
を示し、輝度のピーク位置が製品の中心から外れ、製品
中心の輝度が低くなる（図７（ａ）参照）。図７は、横
軸は、絶縁基板２０の位置を示し（中心が基板中心
Ｏ）、縦軸は、光強度（任意値）を示す 【０００５】また従来半導体発光素子のペレットサイズ
は、３００μｍ×３００μｍが通常であるが、このよう
なサイズでは、マウント時やワイヤボンディング時の衝
撃荷重によるペレット割れやペレット劈開などが発生す
るおそれは少ない。しかしペレットサイズが２５０μｍ
×２５０μｍを下回るようになると、マウント時に機械
的ダメージを受け易すく、とくにスクライブペレット
は、このダメージが顕著である。スクライブペレット
は、ウェーハをスクライブ切断して形成したペレットで
あり、切断方向は、発光面側もしくは半導体基板側のい
ずれかである。とくに自動マウントマシンを用いてスク
ライブペレットを基板にマウントすると、自動マウント
マシンのコレットやニードルピンによる機械的なダメー
ジを受け易という問題がある。この場合、ペレット割れ
や欠け、ペレット劈開などの品質上問題となる不良が約
１０％前後発生する。 【０００６】従来から化合物半導体ウェハをペレット状
に切断する方法としては、ダイヤモンド粒を樹脂又は金
属の円盤に埋め込んだ刃を高速回転しながら線状に研削
していくダイサが使用されてきた。しかし近年、素子単
価及びプロセス的にも有利な化合物半導体ウエハの切断
方法であるスクライブ法も用いられるようになってい
る。しかしスクライブ法は、スクライブラインに対して
外力を加えペレットに分割する方法であるため、良好な
分離率、ペレット形状を得るためには、ウエハの厚みを
薄くしなければならず、さらにスクライブについても、
例えば、その切り込み深さ、スクライブを行う面の選定
等十分な検討が必要不可欠である。 【０００７】 【発明が解決しようとする課題】これら従来の半導体発
光素子を使用した半導体発光装置では、配光特性が対称
であるため、例えば、道路直上に設けられる道路情報板
等にこれらの発光装置を取り付ける場合、通行車両に対
して配光の中心が向くように少し下方に傾けて取り付け
る必要があった。また、他の方法としては、配光特性が
偏向するようなレンズ設計を行ったモールドが必要であ
った。また、従来の半導体発光素子は、ウェーハをダイ
シングしてペレットを形成し、このペレットの側面をエ
ッチングして側面を粗面状態にしている。このような構
造にすると光の取り出し効率が向上することが知られて
いる。しかし、側面をエッチングするとペレットの発光
面積（ｐｎ接合面積）が小さくなる、製造工程が増える
などの不利益が多く問題であった。 【０００８】また、従来技術のスクライブ法において
は、基板上に積層した半導体結晶層表面にスクライブを
行っていた。この場合、スクライブの後に外力を加え素
子に分割した場合、その分離率は著しく悪く７０％程度
であった。これを改善する目的として例えばスクライブ
の切り込み深さを十分取るためにスクライブ用ダイアモ
ンドに加える圧力を高くしてスクライブする方法が考え
られている。しかしスクライブ用ダイヤモンドに加える
圧力を高くすると、スクライブダメージが結晶表面を伝
搬しスクライブライン幅の２倍も４倍も大きな幅のダメ
ージを形成してしまう。このダメージが外力を加えて素
子分割する際にペレット端部の割れ、カケの原因となり
その為に信頼性に欠ける傾向にあり、さらにペレットの
形状も綺麗にならないという問題があった。また他の方
法としては基板結晶にスクライブを行う方法が考えられ
る。これは、基板結晶に対しエピタキシャル成長により
積層した結晶層は結晶性が良好であるために粘性が高い
ことが考えられるために、外力を加えて素子分割する際
の分離起点としては基板側のスクライブラインの方が有
利であると予想される点に着目した点である。しかし、
一般的なスクライブ装置としてはスクライブを行う面の
みをモニターできるものしかなく、基板結晶側のスクラ
ブラインと積層した半導体結晶側の素子パターンを一致
させることは極めて困難であった。 【０００９】また、従来一般的に用いられる化合物半導
体ウェーハの厚みは、２００μｍ〜３００μｍである。
そして、ウェーハから分離したペレットの平面形状はほ
ぼ正方形であり、その横方向寸法（正方形の１辺の長
さ）も、２００μｍ〜３００μｍである。つまり、従来
のペレットは、概略立方体であるのが一般的な形状であ
った。このようなペレットをウェーハから分割する場
合、スクライブを行ったあとに外力を加え、ペレットに
分割する工程において、ペレットの横方向寸法に対し、
厚みがほぼ同一と比較的厚いため、分離率が悪く、たと
え、分離されてもペレットにカケなどが発生し、使用で
きない不良品発生率が低くはなかった。本発明は、この
ような事情によりなされたものであって、スクライブ用
ダイヤモンド針に加える圧力を高くすることなく、外力
を加えて素子分割する工程で良好な分離率を得ることが
でき、かつペレット端部の割れ、カケが発生しない化合
物半導体のスクライブ方法を提供し、この方法を用いた
信頼性が高くペレットの形状も綺麗な半導体発光素子を
提供するものである。 【００１０】 【発明が解決しようとする手段】本発明は、（１００）
面に対し［０１１］方向に５〜２０゜傾斜させた化合物
半導体基板に発光層などの化合物半導体層を積層させた
ウェーハをスクライブ法により素子分離して半導体発光
素子のペレット（スクライブペレット）を形成すること
に特徴がある。この半導体発光素子のペレットの向い合
う１対の側面は傾斜していないが、隣接する他の１対の
側面は５〜２０゜傾いている。 【００１１】 【００１２】 また、本発明の半導体発光素子の製造方
法は、半導体基板上に活性層を含む発光層を構成する化
合物半導体層を積層したウエハにスクライブを行う際に
半導体基板結晶面にスクライブを行う工程を有し、前記
ウェーハの前記発光層側の主面には半導体発光素子の電
極となる複数の電極が形成されており、この複数の電極
の任意の電極間の中心線と前記ウェーハの前記半導体基
板側の主面に形成されたスクライブラインとがなす面
を、垂直面に対して、前記半導体基板側の主面が（１０
０）面に対し［０１１］方向に傾斜させた傾き角と等し
い角度だけ傾斜させること、前記ペレットの平面形状が
正方形である場合において、ウェーハの厚さは、この正
方形の１辺の長さの７０％以下であることを特徴として
いる。ウェーハからペレットを分離する工程において、
（１００）面、（０１１）面に一致した分離が可能にな
る。また、この工程の後で行う外力を加えてウェーハを
ペレットに分割する工程で良好な分離率とペレット端部
の割れ、欠けが発生せず、信頼性が高く形状も綺麗な半
導体発光素子を得ることができる。 【００１３】 【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず図１乃至図５を参照して本発明
を説明するための参考例を説明する。図１は、この発明
の方法により形成された半導体発光素子の断面図であ
る。この半導体発光素子は、ｎ−ＧａＡｓ基板１上にｎ
−ＧａＡｓ／ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐのペア１０対から
なる反射層２（０．７μｍ厚）、ｎ−Ｉｎ0.5 （Ｇａ0.
3 Ａｌ0.7 ）0.5 Ｐクラッド層３（０．６μｍ厚）、ｎ
−Ｉｎ0.5 Ｇａ0.5 Ｐ活性層４（０．３μｍ厚）、ｐ−
Ｉｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐクラッド層５
（０．６μｍ厚）、ｐ−ＧａＡｌＡｓ電流拡散層６
（４．５μｍ厚）、ｐ−ＧａＡｓコンタクト層７（０．
７μｍ厚）を順次形成した後、半導体基板側にｎ電極
（基板側電極）８、ｐ−ＧａＡｓコンタクト層７上にｐ
電極（光取り出し電極）１２を形成し、その後ダイシン
グによりペレット化される。このとき、ペレットの向い
合う第１の側面（図の左右の面）が基板面に対して７０
°〜８５°程度の傾き（θ）を持つように切断分離す
る。しかし、ペレットの向い合う第２の側面（図の前後
の面）は、基板面に対して実質的に９０°になってい
る。本発明の半導体発光素子は、このような切断を行う
ことにより、一対の相対向する側面が同一方向に傾斜し
た形状に作成される。この半導体発光素子は、活性層４
としてこの参考例のようにｎ−Ｉｎ0.5 Ｇａ0.5 Ｐを用
いる場合には、赤色発光し、ｎ−Ｉｎ0.5 （Ａｌ0.4 Ｇ
ａ0.6 ）0.5 Ｐを用いる場合には、緑色発光する。 【００１４】図２にこのペレットを搭載した半導体発光
装置の断面図を示し、図３に半導体発光装置を発光させ
た場合の配光特性を示す。反射板１９を有するリード２
５にＡｇペーストなどの導電性接着剤２６を用いて半導
体発光素子ペレット１０の基板側をリード２５に接続さ
れたベッド部２７にダイボンディングする。その後、Ａ
ｕ線などのボンディングワイヤ２８をｐ電極（光取り出
し電極）１２とリード２５に対向するリード２９にボン
ディングを行う。これらをエキボシ樹脂の樹脂封止体２
８で封止する。樹脂封止体２８は、砲弾状であり、レン
ズ作用及びペレットを保護する作用を持っている。図２
１に示す従来の半導体発光装置では、通常の配光特性を
有しているが、図３に示すこの参考例では半導体発光装
置の砲弾状レンズの中心からやや偏向された配光特性を
得ることができる。配光特性が偏向される理由について
は、側面から放出される光の臨界角が対向する面で異な
ることがあげられる。図４は、配光特性の偏向の度合い
（配光中心のズレ）と傾斜角及びペレットサイズなどの
関係をプロットした特性図である。縦軸は、半導体発光
装置のレンズ中心からのズレ（任意値）、横軸は、ペレ
ット側面の傾きの度合いを示す傾斜角（θ）である。傾
斜角を大きくすることにより偏向の度合い（任意値）は
高くなっている。またペレットサイズ（ｗ）を小さくす
るとズレが大きくなる。 【００１５】本発明の半導体発光素子の側面の傾斜を形
成するために、例えば、結晶の面方位を利用した劈開に
よって形成することができる。図５は、半導体単結晶の
インゴットからウェーハを切り出す方法を説明する。垂
直に配置したインゴット１００を水平に切り出すと、
（１００）面を有するウェーハ１０１が形成される。こ
の切り出し方向を、（１００）面に対し［０１１］方向
に５〜２０°（Θ＝９０−θ）傾斜させて切り出すと、
傾斜角（θ）が７０°〜８５°のウェーハ１０２が切り
出される。このウェーハ１０２の主面に発光層などを成
長させ、ｐ／ｎ電極を取り付け、スクライブ法により素
子分離を行うと、本発明の特徴である側面が傾斜した図
１に示す半導体発光素子ペレットが形成される。すなわ
ち、このペレットは、前述のように、ペレットの向い合
う第１の側面は、基板面に対して７０°〜８５°程度の
傾き（θ）を持ち、ペレットの向い合う第２の側面は、
基板面に対して実質的に９０°になっている。また参考
例では、ＩｎＧａＡＩＰ系の半導体発光素子を例に挙げ
たがＧａＡｌＡｓ系、ＧａＰ系などの半導体発光素子で
も良い。 【００１６】次に、図６及び図７を参照した参考例を説
明する。図６は、本発明を説明する参考例で用いた非対
称発光半導体発光素子を搭載したＳＭＤランプの平面図
及び断面図、図７は、本発明の非対称発光半導体発光素
子を搭載したＳＭＤランプの配光特性図である。この参
考例では、２×１．２５ｍｍサイズの表面実装型ＬＥＤ
ランプ（ＳＭＤランプ）を説明する。図６に示された半
導体発光素子１０の中心を通る中心線Ｌ（すなわち、発
光センターライン）は、０．５ｍｍ厚の絶縁基板２０の
中心線（すなわち、製品の中心）から幾分外れた位置に
配置されている。この半導体発光素子１０のペレットサ
イズは、０．３×０．３ｍｍである。絶縁基板２０に
は、半導体発光素子１０の第１の電極配線２１及び第２
の電極配線２２が形成されていて、半導体発光素子１０
は、第２の電極配線２２上にＡｇペーストなどにより接
合されている。半導体発光素子１０の光取り出し電極１
２は、半導体発光素子１０のほぼ中心に形成されてい
る。そして光取り出し電極１２と、第１の電極配線２１
とはＡｕ線などのワイヤボンディング２３で電気的に接
続されている。半導体発光素子１０、第１及び第２の電
極配線２１、２２の先端部及びワイヤボンディング２３
は、エポキシ樹脂などの透明なモールド樹脂封止体２４
なる外囲器で被覆保護されている。 【００１７】このように半導体発光素子の中心線Ｌと絶
縁基板の中心線Ｏとが一致していないが、半導体発光素
子１０の発光面に形成した電極（光取り出し電極）１２
が絶縁基板２０の中心線Ｏから離れた位置に偏って配置
されているので、発光センターラインＬは、従来より絶
縁基板２０の中心線Ｏに近付いて配光特性が改善される
（図７参照）。さらに、この参考例では、従来正方形の
半導体発光素子ペレットであったものを長方形のペレッ
トにし、光取り出し電極１２の位置を長方形の発光面の
一方に偏るように配置する。そして、光取り出し電極１
２をできるだけ絶縁基板２０の中心線Ｏから遠ざけるよ
うにすると、半導体発光素子１０の発光面の発光センタ
ーラインＬは、従来より中心線Ｏに近付くことができ
る。この中心線Ｏと発光センターラインＬとの距離は、
従来０．２５ｍｍであったが、この参考例では、０．１
７ｍｍに縮まった。 【００１８】次に、図８及び図９を参照して参考例を説
明する。図８は、本発明を説明する参考例で用いた半導
体発光素子をリードフレームに搭載したＬＥＤランプ
（半導体発光装置）の断面図、図９は、本発明及び比較
例のＬＥＤランプの特性である。半導体発光素子ペレッ
ト１０は、例えば、Ｆｅ−４２％Ｎｉからなるリードフ
レームのベッド部２７にＡｇペーストなどの導電性接着
剤２６により固定されている。リードフレームは皿状反
射板１９を有し、この皿状反射板１９は、ベッド部２７
の周囲に半導体発光素子（ペレット）１０を取り囲むよ
うに形成されている。リードフレームは、１対のリード
２５、２９を有し、リード２５は、反射板１９及びベッ
ド部２７に繋がり、リード２９は、ペレット１０の光取
り出し電極１２とボンディングワイヤ２８によって電気
的に接続されている。ペレット１０、ボンディングワイ
ヤ２８、リードフレームのリード２５、２９、ベッド部
２７及び皿状反射板１９とは透明の、例えば、エポキシ
樹脂などからなる樹脂封止体に被覆されている。ペレッ
ト１０は、スクライブペレットであり、スクライブペレ
ットのリードフレームにマウントされる面は、ウェーハ
のスクライブラインを形成し、そこから切断する面と等
しくする。そして、ペレット１０側面の傾き方向はボン
ディングワイヤ２８がペレット１０からリード２９側に
ボンディングされる方向に一致している（このようにペ
レット１０がリードフレームにマウントされる状態を、
マウント方向がウェーハの反切断方向であるという）。
従来（比較例）のウェーハの切断は、発光層側にスクラ
イブラインを形成するのでマウント方向はウェーハの切
断方向であるという。リード２５、２９の一部は、樹脂
封止体から外部に突出している。図９に示すようにマウ
ント時の不良の発生は無かった。 【００１９】次に、図１０乃至図１３を参照して参考例
を説明する。図１０は、半導体発光素子の斜視図、図１
１は、本発明及び従来の半導体発光素子を形成する製造
工程を示すフローチャート図、図１２は、本発明及び従
来の半導体発光素子の相対輝度の変化を説明する特性
図、図１３は、本発明及び従来の半導体発光素子の残存
率の通電時間依存性を示す特性図である。図１０は、例
えば、図２に示す半導体発光装置に用いられる半導体発
光素子の外観を示す斜視図であり、内部構造は図１に示
されている。図１１を参照してこの半導体発光素子の製
造工程を説明する。まず、ＧａＡｓ基板を用意する（ウ
ェーハ投入）。ＧａＡｓ基板の上に活性層を含む発光層
を構成する複数の化合物半導体層を、例えば、ＭＯＣＶ
Ｄ(Metal Organic ChemicalVapour Deposition) 法によ
りエピタキシャル成長させる（エピタキシャル成長）。
次に、ＧａＡｓ基板の裏面をラッピングする（裏面ラッ
ピング）。ＧａＡｓ基板側にＮ型電極としてＡｕＧｅ合
金を蒸着する。さらにエピタキシャル層上に光取り出し
電極としてＰ型電極（ＡｕＺｎ合金）を蒸着する（ｎ／
ｐ電極蒸着）。次に、フォトリソグラフィ（ＰＥＰ）を
用いて所望の形にＰ型電極をパターニングする（Ｐ電極
ＰＥＰ／Ｐ電極エッチング）。 【００２０】その後、蒸着したＡｕＺｎ合金と半導体層
のオーミックコンタクトをとるため４５０℃程度で数１
０分シンターする（電極シンター）。素子分離は、基板
に３００μｍピッチで格子状スクライブラインをいれ、
このスクライブライン上にブレードをあててＧａＡｓ結
晶の劈開面に（スクライブラインは、［１１０］面に平
行に射れる）に沿って割り、図１０に示すようなペレッ
トを得た（スクライブ／ブレーキング）。その後、この
ペレットを図２に示すフレームにＡｇペーストで固定し
て載せ、ボンディングワイヤで結線後樹脂モールドして
半導体発光素子を形成する。この実施例の特徴であるペ
レット側面の微小ステップ（段差）１３１は、素子分離
のスクライブ／ブレーキング時に形成される。所望の数
及び段差の高さを調整するには、スクライブ時のライン
と結晶方位との関係、走査速度、荷重などを調整する。
ブレーキング時の条件で段差の高さ／数などが変わらな
い様にし、スクライブ条件で制御する方が再現性が良
い。半導体発光素子は、ＩｎＧａＡｌＰ系材料でも良
く、ペレット側面の光射出面積の大きいＧａＡｓＰ／Ｇ
ａＰなどの材料でも良い。また、ＧａＡｌＡｓ／ＧａＡ
ｓ系材料でも良い。 【００２１】図１２は、本発明のぺレット、従来構造の
ペレット、従来構造で側面をエッチングしたペレットを
それぞれ同一フレーム、同一樹脂でパッケージし、順方
向電流２０ｍＡ時の輝度を相対比較したものである。本
発明のペレットは、従来より輝度が高く、また、側面エ
ッチングにより光取り出し効率を高めたペレットと比較
しても遜色無いことが分かる。本発明ペレットでは、素
子分離にスクライブ／ブレーキング法を用いるので、従
来のダイシング法に比較して切りしろが要らず、１枚の
ウェーハから取れるペレット数は１割以上向上し、安価
にペレットを供給することができる。さらに、図１３を
参照して前述のペレットを用いて各ペレットの信頼性評
価を行った。室温下で１００時間、１０００時間、１０
０００時間連続通電試験をしたときの輝度の推移を調べ
たものである。従来構造のペレットは、比較的早くから
劣化し、１０００時間後では１０００時間後では５０％
以下の相対輝度となる。各ペレットは、初期輝度で規格
化してある。本発明の実施例のペレットは、１００００
時間後でも８５％以上の明るさを保っている。側面エッ
チングを入れたペレットが約７０％の輝度であるのに比
較して輝度の劣化が極めて少ない。 【００２２】次に、図１４を参照して参考例を説明す
る。（１００）面に対し［０１１］方向に１５°傾斜さ
せたｎ−ＧａＡｓ基板１上にｎ−ＧａＡｓバッファ層
９、ｎ−ＩｎＧａＡｌＰクラッド層３、ＩｎＧａＡｌＰ
活性層４、ｐ−ＩｎＧａＡｌＰクラッド層５、ｐ−Ｇａ
Ａｓコンタクト層７を順次形成し、その後このｎ−Ｇａ
Ａｓ基板面を機械的に研磨しウェハを１５０μｍ厚に仕
上げる。さらにｐ−ＧａＡｓコンタクト層７上に直径が
１３０μｍのＡｕＺｎ電極１２（光取り出し電極）を
［０ /１ /１］方向（「 /」は、あとの数字の上に付け
る横バーを表す。以下同様である。）に形成されている
オリエンテーションフラットに平行になるように２５０
μｍのピッチで形成する。次に、ｎ−ＧａＡｓ基板上の
全面にＡｕＧｅ電極８（基板側電極）を形成する。この
参考例では、基板面にスクライブを行う際にＡｕＺｎ電
極１２の配列してある２５０μｍのピッチパターンと基
板面のスクライブラインが後のスクライブ工程で劈開面
上で一致させることができるようモニタ部としてこのＡ
ｕＧｅ電極８を形成しない領域を一部ウェハ内に設け
る。 【００２３】スクライブ装置は、前述のＡｕＧｅ電極８
が形成されていない領域でＡｕＺｎ電極パターンとスク
ラブラインの位置合わせができるよう赤外透過機能を付
加したものを作製して用いた。このスクライブ装置を用
いて、スクライブ用ダイアモンド針に１４ｇの荷重をか
け、ＡｕＧｅ電極８上にスクライブ（スクライブライン
１３）を行う。その後ウェハのスクライブ面と反対側の
発光面側に外力を加えてペレット分割を行った結果、素
子分離率は９０％と向上し、形状も良好なペレットを得
ることができた。ペレット分割を行う場合は、発光面側
の主面と基板側主面に粘着シート１６、１８を張り付
け、押え板１７を粘着シート１８の下において、押え板
１７が置かれていない領域に対向するＩｎＧａＡｌＰク
ラッド層上でスクライブライン１３に対して劈開面上の
位置１４にに粘着シート１６を介してカッターブレード
１５を合わせ力を加えてスクライブライン１３からウェ
ーハを切断する。さらに、発光側（ＡｕＺｎ電極１２を
形成した面）の仕上がり寸法精度を向上させたい場合
は、ＡｕＧｅ電極８上のスクライブを行った後、ｐ−Ｉ
ｎＧａＡｌＰクラッド層上で、ＡｕＧｅ電極８上のスク
ライブライン１３に対し劈開面上、すなわち（０１１）
面上の対向する位置に、ダイアモンド針荷重５ｇでスク
ライブ（副スクライブ）を行い（スクライブライン１
４）、その後ウェハをスクライブライン１３に外力を加
えてペレット分割を行う（外力を加え分割する方法は上
述と同じく行う）。こうしてペレット分割を行った場
合、発光面側の寸法精度も良好でさらに形状が良好なペ
レットを得ることができる。この参考例のスクライブ方
法を用いることにより従来技術の素子分離率が７０％程
度であったのに対し、９０％と向上することができ、さ
らに、ペレット端部の割れ欠けも発生せず信頼性の高い
半導体発光素子が得られる。 【００２４】次に、図１５乃至図１６を参照して参考例
を説明する。図１５は、ペレットの平面図及び断面図、
図１６は、素子分離率のウェーハ厚（即ち、ペレット
厚）Ａとペレットの横方向寸法Ｂの比に対する依存性を
示す特性図である。この参考例は、半導体発光素子の構
造が図１４と概略同じであるので、内部構造は、この図
を用いて説明する。（１００）面に対し［０１１］方向
に１５°傾斜させたｎ−ＧａＡｓ基板１上にｎ−ＧａＡ
ｓバッファ層９、ｎ−ＩｎＧａＡｌＰクラッド層３、Ｉ
ｎＧａＡｌＰ活性層４、ｐ−ＩｕＧａＡｌＰクラッド層
５、ｐ−ＧａＡｓコンタクト層７を順次形成し、その後
このｎ−ＧａＡｓ基板面を機械的に研磨する。この時の
ウェーハを研磨し、仕上げるウェーハ厚は、分割するペ
レットの厚さＡとペレットの横方向の寸法Ｂの比（Ａ／
Ｂ）が７０％以下になるようにする（図１５参照）。こ
のような素子構成にすると、図１６に示すように、分離
工程で良好な素子分離率と外観の綺麗なペレットが得ら
れる。この実施例では、ペレットの横方向寸法Ｂを２０
０μｍとすべく、ウェーハ厚Ａを１３０μｍになるまで
ウェーハ研磨した。 【００２５】さらに、ｐ−ＧａＡｓコンタクト層７上に
直径が１３０μｍのＡｕＺｕ電極１２（光取り出し電
極）を［０ /１ /１］方向に形成されているオリエンテ
ーションフラットに平行になるように２００μｍのピッ
チで形成する。次に、ｎ−ＧａＡｓ基板上の全面にＡｕ
Ｇｅ電極８（基板側電極）を形成する。この実施例で
は、基板面にスクライブを行う際にＡｕＺｎ電極１２の
配列してある２００μｍのピッチパターンと基板面のス
クライブラインが後のスクライブ工程で劈開面上で一致
させることができるようモニター部としてこのＡｕＧｅ
電極８を形成しない領域を一部ウェハ内に設ける。スク
ライブ装置は、前述のＡｕＧｅ電極８が形成されていな
い領域でＡｕＺｎ電極パターンとスクラブラインの位置
合わせができるよう赤外透過機能を付加したものを作製
して用いた。このスクライブ装置を用いて、スクライブ
用ダイアモンド針に１４ｇの荷重をかけ、ＡｕＧｅ電極
８上にスクライブ（スクライブライン１３）を行う。そ
の後ウェハのｐ電極側に外力を加えてペレット分割を行
った結果、素子分離率は９０％と向上し、形状も良好な
ペレットを得ることができた。ペレット分割を行う場合
の方法は、前の参考例と同じである。 【００２６】次に、図１７及び図１８を参照して実施例
を説明する。図は、いづれも半導体発光素子の断面図で
ある。この実施例では、（１００）面に対し［０１１］
方向に傾斜させた半導体基板上に、化合物半導体結晶層
が積層されたウエハにダイヤモンドスクラブを行う際
に、あらかじめ電極形成時にウエハオリフラと平行に電
極パターンを積層された半導体結晶面上側に合わせ形成
させ、後に半導体基板側にダイヤモンドスクライブを行
うことにある。（１００）面は、パターン通りスクライ
ブし、（０１１）面は、厚さに対してのＯＦＦ角傾斜分
を算出し、その算出量だけずらしてスクライブする。こ
の方法により後の外力を加えて素子を分離する工程で良
好な形状で高い分離率を得ることができ、信頼性が高
く、ペレット形状も（１００）面、（０１１）面に一致
した分離を実現し、結晶面に沿った綺麗な半導体発光素
子を得ることが可能となる。（１００）面に対し［０１
１］方向に１５°傾斜させたｎＧａＡｓ基板１上に、ｎ
−ＧａＡｓバッファ層９、ｎ−ＩｎＧａＡｌＰクラッド
層３、ＩｎＧａＡｌＰ活性層４、ｐ−ＩｎＧａＡｌＰク
ラッド層５、ｐ−ＧａＡｓコンタクト層７を順次形成す
る。その後、ｎ−ＧａＡｓ基板面を機械的に研磨し、ウ
エハを１５０μｍ厚に仕上げる。 【００２７】次に、ｐ−ＧａＡｓコンタクト層７上に、
直径１３０μｍのＡｕＺｎ電極（光取り出し電極）１２
を［０１１］方向に形成されているオリエンテーション
フラット（ＯＦ）に平行になるように２５０μｍピッチ
間際で形成する。次に、ｎ−ＧａＡｓ基板上全面に、Ａ
ｕＧｅ電極８を形成する。スクライブ装置は、上部及び
下部カメラ（両面カメラ）を用いているため、ＡｕＧｅ
電極を形成しない領域をウエハ内に設けていない。上部
カメラ方式の装置の場合はモニタ部としてＡｕＧｅ電極
を形成しない領域を設け、ＡｕＺｎ電極パターンとスク
ライブラインの位置合わせができるよう赤外透過機能を
付加したものを用いる。ダイヤモンドスクライブ針に１
４ｇの荷重をかけ、ＡｕＧｅ電極８上に、スクライブ
（スクライブライン１３ａ）を行い、９０°回転させス
クライブ（スクライブライン１３ｂ）を行う。この際、
半導体基板側のスクライブは、基板結晶面から半導体結
晶面上側までの距離（ウェーハ厚さ）Ｔに対するウェー
ハの傾き角度（Θ）分のずらし量ｄを算出し、パターン
間隙の中央からずらし量（ｄ）分を移動しスクライブす
る。その後、ウエハのｐ電極側に外力を加えて素子分離
を行った結果、素子分離率は９７％と向上し、形状的に
も良好なチップ形状を得ることができる。 【００２８】本発明は、メサやハーフダイシングしたも
のに関しても、残りの厚さに対するウェーハの傾き分の
ずらし量を算出し、パターン間隔の中央からずらし量分
移動しスクライブすれば、十分に適用可能である。ずら
し量算出式は、半導体発光素子の発光層側にメサ及びハ
ーフダイシング加工していないペレットのずらし量
（ｄ）がｄ＝Ｔ（ウェーハ厚）×ｔａｎΘであり、メサ
及びハーフダイシング加工したペレットではｄ＝（Ｔ−
メサ及びハーフダイシング加工深さ）×ｔａｎΘであ
る。この実施例のダイヤモンドスクライブ方法を用いる
ことにより、従来技術の素子分離率が７０％程度であっ
たのに対し、９７％と向上させることができ、基板結晶
面に一致したスクライブラインにより、素子端部の割
れ、カケ、断面の段差も発生することがなく、綺麗な素
子形状で信頼性の高い半導体発光素子が得られる。本発
明では、ＩｎＧａＡｌＰ系材料を用いた半導体発光素子
の実施例を述べたが、ペレット側面の光射出面積の大き
いＧａＡｓ／ＧａＰ等の材料やＧａＡｌＡｓ／ＧａＡｓ
系材料でも良く、特定の材料に限定されない。 【００２９】 【発明の効果】本発明は、（１００）面に対し［０１
１］方向に所定の角度傾斜させた化合物半導体基板に発
光層などの化合物半導体層を積層させたウェーハをスク
ライブ法により素子分離して形成された半導体発光素子
のペレットに特徴がある。この半導体発光素子のペレッ
トの向い合う１対の側面は傾斜していないが、隣接する
他の１対の側面は所定の角度だけ傾いている。この半導
体発光素子を用いて半導体発光装置を構成することによ
り、配光特性の偏向させた装置が得られ、また、中心か
らずれた位置にペレットが配置された半導体発光装置
は、中心に近付けることができ、優れた配光特性が得ら
れる。本発明の半導体発光素子は、ペレット端部の割
れ、カケ、断面の段差の発生することがすくなく綺麗な
形状の信頼性の高いものが得られる。また、本発明の方
法によれば、従来より素子分離率を大きく向上させるこ
とができ、素子端部の割れ、カケ、断面の段差の発生す
ることがなく綺麗な形状で信頼性の高い半導体発光素子
が得られる。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の断面図。
【図２】本発明の半導体発光装置の断面図。
【図３】本発明の半導体発光装置の光強度の配光角依存
性を示す特性図。 【図４】本発明の半導体発光装置の配光特性を示す特性
図。 【図５】ウェーハを切り出すインゴットの斜視図。 【図６】本発明の表面実装型半導体発光装置の平面図及
び断面図。 【図７】本発明の表面実装型の半導体発光装置の配光特
性を説明する特性図。 【図８】本発明の半導体発光装置の部分断面図。 【図９】本発明のペレットの機械的強さを説明する特性
図。 【図１０】本発明のペレットの外観を説明する斜視図。 【図１１】本発明の半導体発光素子の製造工程を説明す
るフローチャート図。 【図１２】本発明の相対輝度を説明する特性図。 【図１３】本発明の半導体発光素子の残存率を説明する
特性図。 【図１４】本発明のウェーハ切断方法を説明するウェー
ハ断面図。 【図１５】本発明の半導体発光素子ペレットの平面図及
び断面図。 【図１６】本発明の素子分離率を説明する特性図。 【図１７】本発明のウェーハ切断方法を説明するウェー
ハ断面図。 【図１８】本発明のウェーハ切断方法を説明するウェー
ハ断面図。 【図１９】従来の半導体発光装置の断面図。 【図２０】従来の半導体発光装置の断面図。 【図２１】従来の半導体発光装置の光強度の配光角依存
性を示す特性図。 【図２２】従来の表面実装型半導体発光装置の平面図及
び断面図。 【符号の説明】 １・・・半導体基板、 ２・・・反射層、 ３、５
・・・クラッド層、４・・・活性層、 ６・・・電流
拡散層、 ７・・・コンタクト層、８・・・ｎ電極
（基板側電極）、 ９・・・バッファ層、１０・・・
ペレット、 １１、１２・・・ｐ電極（光取り出し電
極）、１３、１４・・・スクライブライン、 １５・
・・カッターブレード、１６、１８・・・粘着シート、
１７・・・押さえ板、１９・・・反射板、 ２０
・・・絶縁基板、２１、２２・・・配線電極、 ２
３、２８・・・ボンディングワイヤ、２４、３０・・・
樹脂封止体、 ２５、２９・・・リード、２６・・・
導電性接着剤、２７・・・ベッド部、１００・・・イン
ゴット、１０１、１０２・・・ウェーハ、 １３１・・
・微小段差。
性を示す特性図。 【図４】本発明の半導体発光装置の配光特性を示す特性
図。 【図５】ウェーハを切り出すインゴットの斜視図。 【図６】本発明の表面実装型半導体発光装置の平面図及
び断面図。 【図７】本発明の表面実装型の半導体発光装置の配光特
性を説明する特性図。 【図８】本発明の半導体発光装置の部分断面図。 【図９】本発明のペレットの機械的強さを説明する特性
図。 【図１０】本発明のペレットの外観を説明する斜視図。 【図１１】本発明の半導体発光素子の製造工程を説明す
るフローチャート図。 【図１２】本発明の相対輝度を説明する特性図。 【図１３】本発明の半導体発光素子の残存率を説明する
特性図。 【図１４】本発明のウェーハ切断方法を説明するウェー
ハ断面図。 【図１５】本発明の半導体発光素子ペレットの平面図及
び断面図。 【図１６】本発明の素子分離率を説明する特性図。 【図１７】本発明のウェーハ切断方法を説明するウェー
ハ断面図。 【図１８】本発明のウェーハ切断方法を説明するウェー
ハ断面図。 【図１９】従来の半導体発光装置の断面図。 【図２０】従来の半導体発光装置の断面図。 【図２１】従来の半導体発光装置の光強度の配光角依存
性を示す特性図。 【図２２】従来の表面実装型半導体発光装置の平面図及
び断面図。 【符号の説明】 １・・・半導体基板、 ２・・・反射層、 ３、５
・・・クラッド層、４・・・活性層、 ６・・・電流
拡散層、 ７・・・コンタクト層、８・・・ｎ電極
（基板側電極）、 ９・・・バッファ層、１０・・・
ペレット、 １１、１２・・・ｐ電極（光取り出し電
極）、１３、１４・・・スクライブライン、 １５・
・・カッターブレード、１６、１８・・・粘着シート、
１７・・・押さえ板、１９・・・反射板、 ２０
・・・絶縁基板、２１、２２・・・配線電極、 ２
３、２８・・・ボンディングワイヤ、２４、３０・・・
樹脂封止体、 ２５、２９・・・リード、２６・・・
導電性接着剤、２７・・・ベッド部、１００・・・イン
ゴット、１０１、１０２・・・ウェーハ、 １３１・・
・微小段差。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 中村 隆文
福岡県北九州市小倉北区下到津一丁目10
番１号 株式会社東芝 北九州工場内
(72)発明者 山村 誠
福岡県北九州市小倉北区下到津一丁目10
番１号 株式会社東芝 北九州工場内
(72)発明者 鎌倉 孝信
福岡県北九州市小倉北区下到津一丁目10
番１号 株式会社東芝 北九州工場内
(72)発明者 有泉 喜夫
福岡県北九州市小倉北区下到津一丁目10
番１号 株式会社東芝 北九州工場内
(72)発明者 三田 真一
福岡県豊前市大字沓川760番地 豊前東
芝エレクトロニクス株式会社内
(72)発明者 河本 卓己
福岡県豊前市大字沓川760番地 豊前東
芝エレクトロニクス株式会社内
(56)参考文献 特開 平４−101468（ＪＰ，Ａ)
特開 平４−171880（ＪＰ，Ａ)
特開 平５−55704（ＪＰ，Ａ)
特開 平５−59506（ＪＰ，Ａ)
特開 平６−13650（ＪＰ，Ａ)
特開 平７−86687（ＪＰ，Ａ)
特開 平７−139522（ＪＰ，Ａ)
特開 平９−266347（ＪＰ，Ａ)
特開 平９−283791（ＪＰ，Ａ)
特開 昭50−99075（ＪＰ，Ａ)
特開 昭53−115191（ＪＰ，Ａ)
特開 昭54−97388（ＪＰ，Ａ)
特開 昭58−34985（ＪＰ，Ａ)
特開 昭59−23577（ＪＰ，Ａ)
特開 昭59−90940（ＪＰ，Ａ)
特開 昭60−144985（ＪＰ，Ａ)
特開 昭61−110476（ＪＰ，Ａ)
実開 平２−36060（ＪＰ，Ｕ)
実開 平３−101561（ＪＰ，Ｕ)
実開 平４−107861（ＪＰ，Ｕ)
実開 平５−79586（ＪＰ，Ｕ)
実開 平６−60157（ＪＰ，Ｕ)
実開 昭48−95572（ＪＰ，Ｕ)
実開 昭53−157670（ＪＰ，Ｕ)
実開 昭58−87366（ＪＰ，Ｕ)
実開 昭62−196365（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 33/00
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 （１００）面に対し［０１１］方向に１
０〜２０度傾斜させた主面を有する半導体基板と、この
半導体基板上に成長されたｐｎ接合を有する活性層を含
む発光層とから構成されたウェーハの前記半導体基板側
の主面にスクライブを行いスクライブラインを形成する
工程と、前記スクライブラインに対して外力を加えて前
記ウェーハを複数のペレットに分割する工程とを備え、 前記ウェーハの前記発光層側の主面には半導体発光ダイ
オード素子の光取り出し電極となる複数の電極が形成さ
れており、この複数の電極の任意の電極間の中心線と前
記ウェーハの前記半導体基板側の主面に形成されたスク
ライブラインとがなす面を、垂直面に対して、前記半導
体基板側の主面が（１００）面に対し ［０１１］方向
に傾斜させた傾斜角度と等しい角度だけ傾斜させ、前記
ペレットの平面形状が正方形であり、前記ウェーハの厚
さは、この正方形の１辺の長さの７０％以下であること
を特徴とする半導体発光ダイオード素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24896296A JP3504079B2 (ja) | 1996-08-31 | 1996-08-31 | 半導体発光ダイオード素子の製造方法 |
| TW086112400A TW418551B (en) | 1996-08-31 | 1997-08-28 | Semiconductor light emitting device and semiconductor light emitting device using the same and manufacturing method for semiconductor light emitting component |
| KR1019970042588A KR100284235B1 (ko) | 1996-08-31 | 1997-08-29 | 반도체 발광소자를 이용한 반도체 발광장치 및 반도체 발광소자의 제조방법 |
| US08/920,003 US5990497A (en) | 1996-08-31 | 1997-08-29 | Semiconductor light emitting element, semiconductor light emitting device using same element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24896296A JP3504079B2 (ja) | 1996-08-31 | 1996-08-31 | 半導体発光ダイオード素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1074978A JPH1074978A (ja) | 1998-03-17 |
| JP3504079B2 true JP3504079B2 (ja) | 2004-03-08 |
Family
ID=17185995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24896296A Expired - Lifetime JP3504079B2 (ja) | 1996-08-31 | 1996-08-31 | 半導体発光ダイオード素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5990497A (ja) |
| JP (1) | JP3504079B2 (ja) |
| KR (1) | KR100284235B1 (ja) |
| TW (1) | TW418551B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4024994B2 (ja) * | 2000-06-30 | 2007-12-19 | 株式会社東芝 | 半導体発光素子 |
| DE10032838B4 (de) * | 2000-07-06 | 2015-08-20 | Osram Opto Semiconductors Gmbh | Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung |
| DE10039433B4 (de) * | 2000-08-11 | 2017-10-26 | Osram Opto Semiconductors Gmbh | Halbleiterchip für die Optoelektronik |
| JP2002299698A (ja) * | 2001-03-30 | 2002-10-11 | Sumitomo Electric Ind Ltd | 発光装置 |
| US7005081B2 (en) * | 2001-07-05 | 2006-02-28 | Canon Kabushiki Kaisha | Base material cutting method, base material cutting apparatus, ingot cutting method, ingot cutting apparatus and wafer producing method |
| TW518771B (en) * | 2001-09-13 | 2003-01-21 | United Epitaxy Co Ltd | LED and the manufacturing method thereof |
| JP2003258294A (ja) * | 2002-03-01 | 2003-09-12 | Sharp Corp | Ｌｅｄ素子 |
| JP3939177B2 (ja) * | 2002-03-20 | 2007-07-04 | シャープ株式会社 | 発光装置の製造方法 |
| JP3776824B2 (ja) * | 2002-04-05 | 2006-05-17 | 株式会社東芝 | 半導体発光素子およびその製造方法 |
| US6949206B2 (en) * | 2002-09-05 | 2005-09-27 | Nanosys, Inc. | Organic species that facilitate charge transfer to or from nanostructures |
| BR0315942A (pt) * | 2002-11-27 | 2005-10-04 | Dmi Biosciences Inc | Tratamento de doenças e condições mediadas pelo aumento de fosforilação |
| JP3737494B2 (ja) * | 2003-06-10 | 2006-01-18 | 株式会社東芝 | 半導体発光素子及びその製造方法並びに半導体発光装置 |
| JP2005073227A (ja) * | 2003-08-04 | 2005-03-17 | Sharp Corp | 撮像装置 |
| CN101587932B (zh) * | 2004-03-31 | 2011-06-01 | 日亚化学工业株式会社 | 氮化物半导体发光元件 |
| TWM266551U (en) * | 2004-11-23 | 2005-06-01 | Super Nova Optoelectronics Cor | GaN LED |
| US9793247B2 (en) | 2005-01-10 | 2017-10-17 | Cree, Inc. | Solid state lighting component |
| US9070850B2 (en) | 2007-10-31 | 2015-06-30 | Cree, Inc. | Light emitting diode package and method for fabricating same |
| US7821023B2 (en) | 2005-01-10 | 2010-10-26 | Cree, Inc. | Solid state lighting component |
| TW200638559A (en) * | 2005-04-29 | 2006-11-01 | Hon Hai Prec Ind Co Ltd | Light emitting chip and light emitting diode |
| US8044412B2 (en) | 2006-01-20 | 2011-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd | Package for a light emitting element |
| US9335006B2 (en) | 2006-04-18 | 2016-05-10 | Cree, Inc. | Saturated yellow phosphor converted LED and blue converted red LED |
| JP2013110439A (ja) * | 2006-09-29 | 2013-06-06 | Future Light Limited Liability Company | 発光ダイオード装置 |
| US10295147B2 (en) | 2006-11-09 | 2019-05-21 | Cree, Inc. | LED array and method for fabricating same |
| KR100881175B1 (ko) * | 2007-06-28 | 2009-02-26 | 서울옵토디바이스주식회사 | 요철이 형성된 발광 다이오드 및 그 제조방법 |
| KR101488448B1 (ko) * | 2007-12-06 | 2015-02-02 | 서울반도체 주식회사 | Ｌｅｄ 패키지 및 그 제조방법 |
| US9425172B2 (en) | 2008-10-24 | 2016-08-23 | Cree, Inc. | Light emitter array |
| KR101143476B1 (ko) | 2009-05-21 | 2012-05-11 | (주)더리즈 | 경사단면을 갖는 반도체 칩 및 그 제조방법 |
| KR101088392B1 (ko) * | 2009-06-24 | 2011-12-01 | 주식회사 세미콘라이트 | 발광소자 칩 및 이의 제조방법 |
| US9786811B2 (en) * | 2011-02-04 | 2017-10-10 | Cree, Inc. | Tilted emission LED array |
| US9263636B2 (en) | 2011-05-04 | 2016-02-16 | Cree, Inc. | Light-emitting diode (LED) for achieving an asymmetric light output |
| KR101259483B1 (ko) * | 2011-06-01 | 2013-05-06 | 서울옵토디바이스주식회사 | 반도체 발광 소자 및 그 제조 방법 |
| USD700584S1 (en) | 2011-07-06 | 2014-03-04 | Cree, Inc. | LED component |
| US10842016B2 (en) | 2011-07-06 | 2020-11-17 | Cree, Inc. | Compact optically efficient solid state light source with integrated thermal management |
| US11037911B2 (en) | 2017-12-27 | 2021-06-15 | Nichia Corporation | Light emitting device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3841917A (en) * | 1971-09-06 | 1974-10-15 | Philips Nv | Methods of manufacturing semiconductor devices |
| JPH0482278A (ja) * | 1990-07-25 | 1992-03-16 | Hitachi Ltd | 発光ダイオード |
| JP2661521B2 (ja) * | 1993-09-25 | 1997-10-08 | 日本電気株式会社 | 半導体受光装置 |
-
1996
- 1996-08-31 JP JP24896296A patent/JP3504079B2/ja not_active Expired - Lifetime
-
1997
- 1997-08-28 TW TW086112400A patent/TW418551B/zh not_active IP Right Cessation
- 1997-08-29 US US08/920,003 patent/US5990497A/en not_active Expired - Lifetime
- 1997-08-29 KR KR1019970042588A patent/KR100284235B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100284235B1 (ko) | 2001-04-02 |
| US5990497A (en) | 1999-11-23 |
| TW418551B (en) | 2001-01-11 |
| KR19980019164A (ko) | 1998-06-05 |
| JPH1074978A (ja) | 1998-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3504079B2 (ja) | 半導体発光ダイオード素子の製造方法 | |
| US7605403B2 (en) | Semiconductor light-emitting device and fabrication method of the same | |
| US4316208A (en) | Light-emitting semiconductor device and method of fabricating same | |
| JP5865695B2 (ja) | 発光ダイオード及びその製造方法 | |
| JP4715370B2 (ja) | 発光素子及びその製造方法 | |
| JPH114020A (ja) | 半導体発光素子及びその製造方法、並びに半導体発光装置 | |
| JP5961358B2 (ja) | 発光ダイオード及びその製造方法 | |
| JPH0864872A (ja) | 半導体発光素子、およびその製造方法 | |
| JPH11177138A (ja) | 面実装型装置およびこれを用いた発光装置または受光装置 | |
| US7126163B2 (en) | Light-emitting diode and its manufacturing method | |
| JP2006066422A (ja) | 半導体発光素子 | |
| JPH0730153A (ja) | 発光ダイオードチップ、その台座、及び発光ダイオード | |
| JPH10209496A (ja) | 半導体発光素子 | |
| KR101364247B1 (ko) | 반도체 발광소자를 제조하는 방법 | |
| JP3916726B2 (ja) | 化合物半導体発光素子 | |
| JP2007027357A (ja) | 半導体発光装置及び基板 | |
| JPH10223930A (ja) | 半導体発光素子 | |
| JP2006073618A (ja) | 光学素子およびその製造方法 | |
| JP2982553B2 (ja) | 発光デバイスの製造方法 | |
| JP7010692B2 (ja) | 半導体発光装置 | |
| CN102244173B (zh) | 发光元件及其制造方法 | |
| JP2001127343A (ja) | 複合発光素子及びその製造方法 | |
| JPH065914A (ja) | 発光ダイオード | |
| JPH05343744A (ja) | ダイボンド型発光ダイオード及びその製造方法 | |
| JP2874948B2 (ja) | 半導体発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |