JPH05343744A - ダイボンド型発光ダイオード及びその製造方法 - Google Patents
ダイボンド型発光ダイオード及びその製造方法Info
- Publication number
- JPH05343744A JPH05343744A JP17161592A JP17161592A JPH05343744A JP H05343744 A JPH05343744 A JP H05343744A JP 17161592 A JP17161592 A JP 17161592A JP 17161592 A JP17161592 A JP 17161592A JP H05343744 A JPH05343744 A JP H05343744A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- epitaxial growth
- light emitting
- growth layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【目的】 p−n接合の一部を逆方向バイアス電圧で降
伏破壊し、それぞれのオーミック電極がチップ片面の同
一平面上に形成された発光ダイオードを得る。 【構成】 Siをドープした液相エピタキシーによって
p−n接合4を境としたn型エピタキシャル成長層2及
びp型エピタキシャル成長層3を基板結晶1の表面に設
ける。p型エピタキシャル成長層3の表面にオーミック
電極11,12となる金属層を設けた後、p−n接合4
を分断するエッチング溝10を形成し、逆方向のバイア
ス電圧を印加しp−n接合の一部を降伏破壊させ非整流
性の導電路として働くp−n接合痕跡4aに変換する。 【効果】 オーミック電極11,12となる金属層が同
一の材質でp型エピタキシャル成長層3上に同時に形成
されるため、電極形成工程は勿論、オーミック電極1
1,12とエピタキシャル成長層3との接触抵抗を下げ
る熱処理も簡単になる。しかも、オーミック電極11,
12が同一平面上にあるため、リード板7a,7bに対
し容易に且つ確実にダイボンディングされる。
伏破壊し、それぞれのオーミック電極がチップ片面の同
一平面上に形成された発光ダイオードを得る。 【構成】 Siをドープした液相エピタキシーによって
p−n接合4を境としたn型エピタキシャル成長層2及
びp型エピタキシャル成長層3を基板結晶1の表面に設
ける。p型エピタキシャル成長層3の表面にオーミック
電極11,12となる金属層を設けた後、p−n接合4
を分断するエッチング溝10を形成し、逆方向のバイア
ス電圧を印加しp−n接合の一部を降伏破壊させ非整流
性の導電路として働くp−n接合痕跡4aに変換する。 【効果】 オーミック電極11,12となる金属層が同
一の材質でp型エピタキシャル成長層3上に同時に形成
されるため、電極形成工程は勿論、オーミック電極1
1,12とエピタキシャル成長層3との接触抵抗を下げ
る熱処理も簡単になる。しかも、オーミック電極11,
12が同一平面上にあるため、リード板7a,7bに対
し容易に且つ確実にダイボンディングされる。
Description
【0001】
【産業上の利用分野】本発明は、化合物半導体に対する
Si等の両性不純物の特性を利用した発光ダイオード及
びその製造方法に関する。
Si等の両性不純物の特性を利用した発光ダイオード及
びその製造方法に関する。
【0002】
【従来の技術】赤外線を用いた遠隔操作や警戒システ
ム,距離測定装置,自動焦点装置,フォトカプラー,フ
ォトインタラプター等の光源として、高い光出力をもつ
発光ダイオードが使用されている。発光ダイオードは、
たとえばGaAs基板に液相エピタキシャル成長させた
ものを使用し、低電圧及び低電流で駆動することがで
き、小型で実装密度が高く、寿命が長い等の長所をもっ
ている。また、GaAs中で二つのアクセプターレベル
と一つのドナーレベルを示すSiの両性不純物特性を利
用し、内部にp−n接合を含むエピタキシャル成長層を
形成することも知られている。
ム,距離測定装置,自動焦点装置,フォトカプラー,フ
ォトインタラプター等の光源として、高い光出力をもつ
発光ダイオードが使用されている。発光ダイオードは、
たとえばGaAs基板に液相エピタキシャル成長させた
ものを使用し、低電圧及び低電流で駆動することがで
き、小型で実装密度が高く、寿命が長い等の長所をもっ
ている。また、GaAs中で二つのアクセプターレベル
と一つのドナーレベルを示すSiの両性不純物特性を利
用し、内部にp−n接合を含むエピタキシャル成長層を
形成することも知られている。
【0003】この種の発光ダイオードは、図1(a)に
示すように、n型GaAs基板結晶1上に、Siドープ
したn型エピタキシャル成長層2及びp型エピタキシャ
ル成長層3を積層した素子構造をもっている。n型エピ
タキシャル成長層2とp型エピタキシャル成長層3との
界面が、p−n接合4となる。
示すように、n型GaAs基板結晶1上に、Siドープ
したn型エピタキシャル成長層2及びp型エピタキシャ
ル成長層3を積層した素子構造をもっている。n型エピ
タキシャル成長層2とp型エピタキシャル成長層3との
界面が、p−n接合4となる。
【0004】成長層2,3は、通常、液相エピタキシャ
ル成長法によって作製される。液相エピタキシャル成長
法においては、Ga融液中に850〜950℃程度の高
温でGaAsを飽和溶解させ、0.1〜4.0原子%の
割合でSiをヘビードープした融液を調製する。この融
液をGaAs基板結晶1の表面に接触させ徐冷すると
き、溶質であるGaAsがGaAs基板結晶1の表面に
晶出し、エピタキシャル成長層が形成される。エピタキ
シャル成長層に対するSiの挙動は、高温状態の成長雰
囲気と低温状態の成長雰囲気とで異なる。
ル成長法によって作製される。液相エピタキシャル成長
法においては、Ga融液中に850〜950℃程度の高
温でGaAsを飽和溶解させ、0.1〜4.0原子%の
割合でSiをヘビードープした融液を調製する。この融
液をGaAs基板結晶1の表面に接触させ徐冷すると
き、溶質であるGaAsがGaAs基板結晶1の表面に
晶出し、エピタキシャル成長層が形成される。エピタキ
シャル成長層に対するSiの挙動は、高温状態の成長雰
囲気と低温状態の成長雰囲気とで異なる。
【0005】GaAs基板結晶1を融液に接触させた初
期には、成長雰囲気が高温状態にある。このとき、融液
中のAsの活量が高いためAs格子点がSiで置換され
ることなく、Ga格子点を置換する状態でSiが導入さ
れ、浅いドナー準位のn型エピタキシャル成長層2が形
成される。エピタキシャル成長の進行に伴って融液の温
度が850℃を下回るようになると、Asの活量が低下
し、Ga格子点及びAs格子点の何れをもSiが置換で
きる状態になる。Ga格子点に入ったSiは、浅いドナ
ー準位のn型不純物として働く。As格子点に入ったS
iは、浅いアクセプター準位のp型不純物として働く。
ここで、融液のSi濃度を高く設定すると、Ga格子点
を置換したSiとAs格子点を置換したSiとが最近接
格子点を占めるようになり、SiGaとSiAsのペアリン
グによって深いアクセプター準位をもつp型層3が形成
される。
期には、成長雰囲気が高温状態にある。このとき、融液
中のAsの活量が高いためAs格子点がSiで置換され
ることなく、Ga格子点を置換する状態でSiが導入さ
れ、浅いドナー準位のn型エピタキシャル成長層2が形
成される。エピタキシャル成長の進行に伴って融液の温
度が850℃を下回るようになると、Asの活量が低下
し、Ga格子点及びAs格子点の何れをもSiが置換で
きる状態になる。Ga格子点に入ったSiは、浅いドナ
ー準位のn型不純物として働く。As格子点に入ったS
iは、浅いアクセプター準位のp型不純物として働く。
ここで、融液のSi濃度を高く設定すると、Ga格子点
を置換したSiとAs格子点を置換したSiとが最近接
格子点を占めるようになり、SiGaとSiAsのペアリン
グによって深いアクセプター準位をもつp型層3が形成
される。
【0006】このように、GaAs基板結晶1の上に形
成された液相エピタキシャル成長層2,3を同一の不純
物Siでドープすることによりp−n接合4が形成され
るが、p型層3に深いアクセプター準位が存在するた
め、GaAsのエネルギー禁制帯幅に相当するものより
長い発光波長が得られ、発生した光が良好な透過性で結
晶外部に放射される。そのため、外部量子効率が良く、
高出力の素子が得られる。また、アクセプター準位の深
いSiGa−SiAsのペアが増加するのに応じて、注入発
光が920nmから940nm付近までの長い波長にな
り、結晶の光透過性も向上する。
成された液相エピタキシャル成長層2,3を同一の不純
物Siでドープすることによりp−n接合4が形成され
るが、p型層3に深いアクセプター準位が存在するた
め、GaAsのエネルギー禁制帯幅に相当するものより
長い発光波長が得られ、発生した光が良好な透過性で結
晶外部に放射される。そのため、外部量子効率が良く、
高出力の素子が得られる。また、アクセプター準位の深
いSiGa−SiAsのペアが増加するのに応じて、注入発
光が920nmから940nm付近までの長い波長にな
り、結晶の光透過性も向上する。
【0007】図1(a)に示した層構成をもつ素子のp
−n接合4に順方向電流を流すため、オーミック電極5
及び6が設けられる。素子の裏面側に設けられるオーミ
ック電極5は、GaAs基板結晶1の裏面にたとえばA
u−Ge合金層にNi層及びAu層を重畳して蒸着し、
400℃に3分程度加熱する熱処理を行うことによっ
て、低接触抵抗のn型層2に対するオーミック電極とし
て形成される。表面側のオーミック電極6は、たとえば
Al蒸着膜をp型エピタキシャル成長層3の一部に積層
することにより設けられる。
−n接合4に順方向電流を流すため、オーミック電極5
及び6が設けられる。素子の裏面側に設けられるオーミ
ック電極5は、GaAs基板結晶1の裏面にたとえばA
u−Ge合金層にNi層及びAu層を重畳して蒸着し、
400℃に3分程度加熱する熱処理を行うことによっ
て、低接触抵抗のn型層2に対するオーミック電極とし
て形成される。表面側のオーミック電極6は、たとえば
Al蒸着膜をp型エピタキシャル成長層3の一部に積層
することにより設けられる。
【0008】表裏両面にオーミック電極5,6を設けた
構造のチップは、図1(b)に示すように、リード板7
a,7bをフレーム7cで連結したリードフレームを使
用して発光ダイオードに組み立てられる。チップ裏面の
オーミック電極5は、一方のリード板7aにダイボンデ
ィングされる。表面側のオーミック電極6は、直径30
μm程度の金線8で他方のリード板7bにワイヤボンデ
ィングされる。
構造のチップは、図1(b)に示すように、リード板7
a,7bをフレーム7cで連結したリードフレームを使
用して発光ダイオードに組み立てられる。チップ裏面の
オーミック電極5は、一方のリード板7aにダイボンデ
ィングされる。表面側のオーミック電極6は、直径30
μm程度の金線8で他方のリード板7bにワイヤボンデ
ィングされる。
【0009】リード板7a,7bにボンディングされた
チップは、図1(c)に示すように透明レジン9でモー
ルディングされた後、リード板7a,7bがフレーム7
cから切り離される。リード板7a,7bは、配線基板
への実装を容易にするため、必要に応じて適宜の形状に
曲げられる。
チップは、図1(c)に示すように透明レジン9でモー
ルディングされた後、リード板7a,7bがフレーム7
cから切り離される。リード板7a,7bは、配線基板
への実装を容易にするため、必要に応じて適宜の形状に
曲げられる。
【0010】また、片面電極型の発光ダイオードとし
て、図2に示すようにチップの片面にオーミック電極5
及びオーミック電極6を設け、それぞれをリードフレー
ムのリード板7a及び7bにダイボンディングしたもの
も知られている。Siドープ液相エピタキシャル成長を
終了したウエハーは、1個のチップに相当する部分の側
面を図2(a)に示すように、GaAs基板結晶1の上
にn型エピタキシャル成長層2及びp型エピタキシャル
成長層3を積層しており、n型エピタキシャル成長層2
及びp型エピタキシャル成長層3との間がp−n接合4
となる。
て、図2に示すようにチップの片面にオーミック電極5
及びオーミック電極6を設け、それぞれをリードフレー
ムのリード板7a及び7bにダイボンディングしたもの
も知られている。Siドープ液相エピタキシャル成長を
終了したウエハーは、1個のチップに相当する部分の側
面を図2(a)に示すように、GaAs基板結晶1の上
にn型エピタキシャル成長層2及びp型エピタキシャル
成長層3を積層しており、n型エピタキシャル成長層2
及びp型エピタキシャル成長層3との間がp−n接合4
となる。
【0011】p型エピタキシャル成長層3の周辺部分
は、図2(b)に示すようにエッチングによって除去さ
れ、下層のn型エピタキシャル成長層2の一部を露出さ
せる。n型エピタキシャル成長層2の露出部分に、n型
GaAsに対して適したオーミック電極5を形成する。
また、中央部に残っているp型エピタキシャル成長層
に、p型GaAsに対して適したオーミック電極6を形
成する。片面に2種類のオーミック電極5,6が形成さ
れたチップは、図2(c)に示すようにダイボンディン
グによりリードフレームのリード板7a及び7bに接続
され、透明レジン9でモールディングされる。
は、図2(b)に示すようにエッチングによって除去さ
れ、下層のn型エピタキシャル成長層2の一部を露出さ
せる。n型エピタキシャル成長層2の露出部分に、n型
GaAsに対して適したオーミック電極5を形成する。
また、中央部に残っているp型エピタキシャル成長層
に、p型GaAsに対して適したオーミック電極6を形
成する。片面に2種類のオーミック電極5,6が形成さ
れたチップは、図2(c)に示すようにダイボンディン
グによりリードフレームのリード板7a及び7bに接続
され、透明レジン9でモールディングされる。
【0012】
【発明が解決しようとする課題】チップ両面にオーミッ
ク電極5,6を形成した図1の発光ダイオードでは、エ
ピタキシャルウエハからチップを作製する工程で、n型
GaAs基板結晶1の裏面及びp型エピタキシャル成長
層3の表面に、それぞれ異なった種類のオーミック電極
5及びオーミック電極6を蒸着する必要がある。また、
形成されたオーミック電極6に金線8をワイヤボンディ
ングする工程が必要となる。そのため、工数が多くな
り、生産性を高くすることができない。
ク電極5,6を形成した図1の発光ダイオードでは、エ
ピタキシャルウエハからチップを作製する工程で、n型
GaAs基板結晶1の裏面及びp型エピタキシャル成長
層3の表面に、それぞれ異なった種類のオーミック電極
5及びオーミック電極6を蒸着する必要がある。また、
形成されたオーミック電極6に金線8をワイヤボンディ
ングする工程が必要となる。そのため、工数が多くな
り、生産性を高くすることができない。
【0013】しかも、主たる光放射面であるp型エピタ
キシャル成長層3の表面の一部がオーミック電極6で覆
われている。オーミック電極6は、光不透過性であり、
GaAs内部から放射された光の一部を遮蔽する。この
光遮蔽を軽減するために、オーミック電極6を小さくす
ることが考えられる。しかし、オーミック電極6は、金
線8をボンディングするときのパッドとして使用される
ことから直径60〜100μm程度の面積を必要とし、
あまり小さくすることはできない。
キシャル成長層3の表面の一部がオーミック電極6で覆
われている。オーミック電極6は、光不透過性であり、
GaAs内部から放射された光の一部を遮蔽する。この
光遮蔽を軽減するために、オーミック電極6を小さくす
ることが考えられる。しかし、オーミック電極6は、金
線8をボンディングするときのパッドとして使用される
ことから直径60〜100μm程度の面積を必要とし、
あまり小さくすることはできない。
【0014】また、金線8は、超音波振動等でオーミッ
ク電極6をリード板7bに熱圧着されることから、直径
25〜40μm程度の細線に限られ、それ以上の太いボ
ンディングワイヤを使用することが実際上できない。こ
の細線がチップと共に透明レジン9でモールディングさ
れるため、レジンモールド工程で金線8が破断し易い。
金線8の破断は、粘性の低いレジンの使用やモールディ
ング条件の調整によって防止することができる。しか
し、モールディングに関する制約から、光透過特性の良
いレジンを使用した高い作業効率のモールディングが困
難になる。
ク電極6をリード板7bに熱圧着されることから、直径
25〜40μm程度の細線に限られ、それ以上の太いボ
ンディングワイヤを使用することが実際上できない。こ
の細線がチップと共に透明レジン9でモールディングさ
れるため、レジンモールド工程で金線8が破断し易い。
金線8の破断は、粘性の低いレジンの使用やモールディ
ング条件の調整によって防止することができる。しか
し、モールディングに関する制約から、光透過特性の良
いレジンを使用した高い作業効率のモールディングが困
難になる。
【0015】金線8の太さに関する制約は、発光ダイオ
ードの能力にも影響を与える。赤外発光ダイオードに
は、用途によって数百mA以上のDC又はパルス電流を
流すことが要求される。しかし、細い金線8を介して通
電されるため、チップに大電流を供給することができな
い。その結果、金線8でワイヤボンディングした発光ダ
イオードは、大電流が供給される用途には不向きであ
る。
ードの能力にも影響を与える。赤外発光ダイオードに
は、用途によって数百mA以上のDC又はパルス電流を
流すことが要求される。しかし、細い金線8を介して通
電されるため、チップに大電流を供給することができな
い。その結果、金線8でワイヤボンディングした発光ダ
イオードは、大電流が供給される用途には不向きであ
る。
【0016】更に、Siの両性不純物としての特性を利
用し、GaAs基板結晶1の中を透過し易い長波長の赤
外光を注入発光させているにも拘らず、GaAs基板結
晶1の中に入射した光の外部取出し効率を高めることが
困難である。たとえば、下方に透過してきた光は、ほと
んど全量がオーミック電極5に吸収されてしまう。仮に
オーミック電極5を格子状等の構造にすることによって
反射率を高めても、チップ上表面における反射のため外
部取出し効率が低下する。しかも、チップ上表面にエピ
タキシャル成長層2,3が形成されていることから、球
面加工等によって全反射を防止する構造に改良すること
が著しく困難である。
用し、GaAs基板結晶1の中を透過し易い長波長の赤
外光を注入発光させているにも拘らず、GaAs基板結
晶1の中に入射した光の外部取出し効率を高めることが
困難である。たとえば、下方に透過してきた光は、ほと
んど全量がオーミック電極5に吸収されてしまう。仮に
オーミック電極5を格子状等の構造にすることによって
反射率を高めても、チップ上表面における反射のため外
部取出し効率が低下する。しかも、チップ上表面にエピ
タキシャル成長層2,3が形成されていることから、球
面加工等によって全反射を防止する構造に改良すること
が著しく困難である。
【0017】この点、図2に示した片面電極型の発光ダ
イオードでは、光放出面にオーミック電極等の金属層が
ないため、p−n接合4で発生した光は、GaAs基板
結晶1中を透過し、遮蔽されることなく外部に放射され
る。また、全反射を防止するため、光放出面を半球面等
に加工することも容易である。更に、オーミック電極
5,6がリード板7a,7bにダイボンディングされて
いるので、金線8をワイヤボンディングしたものに比較
して大電流を供給することができ、発光ダイオードの能
力が向上する。
イオードでは、光放出面にオーミック電極等の金属層が
ないため、p−n接合4で発生した光は、GaAs基板
結晶1中を透過し、遮蔽されることなく外部に放射され
る。また、全反射を防止するため、光放出面を半球面等
に加工することも容易である。更に、オーミック電極
5,6がリード板7a,7bにダイボンディングされて
いるので、金線8をワイヤボンディングしたものに比較
して大電流を供給することができ、発光ダイオードの能
力が向上する。
【0018】しかし、Siの両性不純物特性を利用した
赤外発光ダイオードでは、次に掲げる理由から、図2に
示した構造をもつ素子を実際に生産することは極めて困
難である。 Siをヘビードープした液相エピタキシーでp−n
接合4を設けるとき、表面に必ずp型エピタキシャル成
長層3が形成され、その下にn型エピタキシャル成長層
2が形成される。そこで、n型エピタキシャル成長層2
に導通をとるためには、上層のp型エピタキシャル成長
層3をエッチングで除去することが要求される。エッチ
ングによってp型エピタキシャル成長層3の周辺部分を
除去すると、エッチング深さに相当する高低段差がn型
エピタキシャル成長層2とp型エピタキシャル成長層3
との間に生じる。この高低段差は、通常2μm程度以上
であり、リードフレームにチップをダイボンディングす
るときに問題となる。たとえば、ダイボンディング方法
に制約が加わり、最も作業速度が大きな熱圧着法等を適
用することができない。また、金属ペースト,クリーム
ハンダ等を印刷する方法でも、工程数の増加や信頼性の
低下等を招き易い。仮に、最上層がn型で、下層がp型
の層構造をもつものであれば、Znの拡散によって最上
層の一部をp型に変え、この上にオーミック電極を設け
ることにより、プレナー的に内部のp型層に導通をとる
ことができる。しかし、GaAs系III族−V族化合
物半導体では、Znによるp型拡散以外に実用的な拡散
速度をもった拡散法が開発されておらず、特にn型拡散
は全く実用化されていない。
赤外発光ダイオードでは、次に掲げる理由から、図2に
示した構造をもつ素子を実際に生産することは極めて困
難である。 Siをヘビードープした液相エピタキシーでp−n
接合4を設けるとき、表面に必ずp型エピタキシャル成
長層3が形成され、その下にn型エピタキシャル成長層
2が形成される。そこで、n型エピタキシャル成長層2
に導通をとるためには、上層のp型エピタキシャル成長
層3をエッチングで除去することが要求される。エッチ
ングによってp型エピタキシャル成長層3の周辺部分を
除去すると、エッチング深さに相当する高低段差がn型
エピタキシャル成長層2とp型エピタキシャル成長層3
との間に生じる。この高低段差は、通常2μm程度以上
であり、リードフレームにチップをダイボンディングす
るときに問題となる。たとえば、ダイボンディング方法
に制約が加わり、最も作業速度が大きな熱圧着法等を適
用することができない。また、金属ペースト,クリーム
ハンダ等を印刷する方法でも、工程数の増加や信頼性の
低下等を招き易い。仮に、最上層がn型で、下層がp型
の層構造をもつものであれば、Znの拡散によって最上
層の一部をp型に変え、この上にオーミック電極を設け
ることにより、プレナー的に内部のp型層に導通をとる
ことができる。しかし、GaAs系III族−V族化合
物半導体では、Znによるp型拡散以外に実用的な拡散
速度をもった拡散法が開発されておらず、特にn型拡散
は全く実用化されていない。
【0019】 オーミック電極5及びオーミック電極
6は、それぞれ種類の異なった金属で作製され、しかも
エピタキシャルウエハの同じ側で高低段差のあるn型エ
ピタキシャル成長層2及びp型エピタキシャル成長層3
に設ける必要がある。そのため、電極形成工程は、非常
に煩雑で、作業工数の多いものとなる。
6は、それぞれ種類の異なった金属で作製され、しかも
エピタキシャルウエハの同じ側で高低段差のあるn型エ
ピタキシャル成長層2及びp型エピタキシャル成長層3
に設ける必要がある。そのため、電極形成工程は、非常
に煩雑で、作業工数の多いものとなる。
【0020】 オーミック電極5及びオーミック電極
6は、それぞれの金属の種類が異なるばかりでなく、n
型エピタキシャル成長層2及びp型エピタキシャル成長
層3に対して十分に低い接触抵抗とするため、加熱処理
が必要とされる。加熱処理の温度や時間等は、オーミッ
ク電極5及びオーミック電極6によって異なる。たとえ
ば、n型エピタキシャル成長層2にAu−Ge/Ni/
Auの多層金属膜を蒸着したものにあっては、約400
℃に3分程度加熱する加熱条件が採用される。他方、p
型エピタキシャル成長層3にAl膜を蒸着したもので
は、490℃に30分程度加熱することが最適加熱条件
である。この加熱条件の相違に起因して、最初に高温長
時間の熱処理が必要とされる電極のみを形成した後、改
めて低温短時間の熱処理を要する電極を蒸着することが
余儀なくされる。そこで、フォトエッチングやリフトオ
フ等の加工技術による通常の工程数では、図2(b)に
示す構造の素子を作製することは到底不可能であり、生
産コストが大幅に上昇する。
6は、それぞれの金属の種類が異なるばかりでなく、n
型エピタキシャル成長層2及びp型エピタキシャル成長
層3に対して十分に低い接触抵抗とするため、加熱処理
が必要とされる。加熱処理の温度や時間等は、オーミッ
ク電極5及びオーミック電極6によって異なる。たとえ
ば、n型エピタキシャル成長層2にAu−Ge/Ni/
Auの多層金属膜を蒸着したものにあっては、約400
℃に3分程度加熱する加熱条件が採用される。他方、p
型エピタキシャル成長層3にAl膜を蒸着したもので
は、490℃に30分程度加熱することが最適加熱条件
である。この加熱条件の相違に起因して、最初に高温長
時間の熱処理が必要とされる電極のみを形成した後、改
めて低温短時間の熱処理を要する電極を蒸着することが
余儀なくされる。そこで、フォトエッチングやリフトオ
フ等の加工技術による通常の工程数では、図2(b)に
示す構造の素子を作製することは到底不可能であり、生
産コストが大幅に上昇する。
【0021】本発明は、このような問題を解消すべく案
出されたものであり、逆バイアス電圧を印加してp−n
接合の一部を降伏破壊することにより、下層のn型エピ
タキシャル成長層に導通をとり、工数の増加を招くこと
なくダイボンド型の発光ダイオードを得ることを目的と
する。
出されたものであり、逆バイアス電圧を印加してp−n
接合の一部を降伏破壊することにより、下層のn型エピ
タキシャル成長層に導通をとり、工数の増加を招くこと
なくダイボンド型の発光ダイオードを得ることを目的と
する。
【0022】
【課題を解決するための手段】本発明のダイボンド型発
光ダイオードは、その目的を達成するため、基板結晶
と、該基板結晶の上に設けられ、Siのドープにより形
成されたp−n接合を含むエピタキシャル成長層と、前
記p−n接合を複数に分割するエッチング溝と、分割さ
れた前記p−n接合の一部が逆方向通電により降伏破壊
された非整流性の導電路と、前記p−n接合の降伏破壊
されていない部分及び前記非整流性の導電路の上にある
前記エピタキシャル成長層それぞれに設けられたオーミ
ック電極とを備え、前記p−n接合の降伏破壊されてい
ない部分が発光領域となることを特徴とする。
光ダイオードは、その目的を達成するため、基板結晶
と、該基板結晶の上に設けられ、Siのドープにより形
成されたp−n接合を含むエピタキシャル成長層と、前
記p−n接合を複数に分割するエッチング溝と、分割さ
れた前記p−n接合の一部が逆方向通電により降伏破壊
された非整流性の導電路と、前記p−n接合の降伏破壊
されていない部分及び前記非整流性の導電路の上にある
前記エピタキシャル成長層それぞれに設けられたオーミ
ック電極とを備え、前記p−n接合の降伏破壊されてい
ない部分が発光領域となることを特徴とする。
【0023】このダイボンド型発光ダイオードは、Si
をドープした液相エピタキシーによってp−n接合を含
むエピタキシャル成長層を基板結晶の表面に設け、オー
ミック電極となる金属層を前記エピタキシャル成長層の
上に形成し、前記p−n接合を分断するエッチング溝を
前記エピタキシャル成長層に形成した後、逆方向のバイ
アス電圧の印加により前記p−n接合の一部を降伏破壊
させ非整流性の導電路に変換することにより製造され
る。
をドープした液相エピタキシーによってp−n接合を含
むエピタキシャル成長層を基板結晶の表面に設け、オー
ミック電極となる金属層を前記エピタキシャル成長層の
上に形成し、前記p−n接合を分断するエッチング溝を
前記エピタキシャル成長層に形成した後、逆方向のバイ
アス電圧の印加により前記p−n接合の一部を降伏破壊
させ非整流性の導電路に変換することにより製造され
る。
【0024】以下、図3を参照しながら本発明を具体的
に説明する。GaAs基板結晶の上に、従来と同様にS
iをヘビードープした液相エピタキシーによって、n型
エピタキシャル成長層2及びp型エピタキシャル成長層
3を形成する。n型エピタキシャル成長層2とp型エピ
タキシャル成長層3との間の界面は、p−n接合4とな
る。p−n接合4は、チップのほぼ中央部を中心として
リング状に設けたエッチング溝10により中央部と周辺
部に分割される。
に説明する。GaAs基板結晶の上に、従来と同様にS
iをヘビードープした液相エピタキシーによって、n型
エピタキシャル成長層2及びp型エピタキシャル成長層
3を形成する。n型エピタキシャル成長層2とp型エピ
タキシャル成長層3との間の界面は、p−n接合4とな
る。p−n接合4は、チップのほぼ中央部を中心として
リング状に設けたエッチング溝10により中央部と周辺
部に分割される。
【0025】p型エピタキシャル成長層3の上に形成さ
れるオーミック電極11,12としては、同一の金属が
使用される。たとえば、p型エピタキシャル成長層3の
上に、Al又はAu−Sb−Zn合金の蒸着によりオー
ミック電極11,12を形成する。オーミック電極1
1,12は、同一の工程で設けることが可能であること
は勿論、下地のp型エピタキシャル成長層3に対する接
触抵抗を下げるための熱処理も同時に行うことができ
る。
れるオーミック電極11,12としては、同一の金属が
使用される。たとえば、p型エピタキシャル成長層3の
上に、Al又はAu−Sb−Zn合金の蒸着によりオー
ミック電極11,12を形成する。オーミック電極1
1,12は、同一の工程で設けることが可能であること
は勿論、下地のp型エピタキシャル成長層3に対する接
触抵抗を下げるための熱処理も同時に行うことができ
る。
【0026】オーミック電極11,12となる金属層の
形成は、エッチング溝10を形成する前のチップに対し
て行われる。形成された金属層は、フォトエッチング,
リフトオフ等の加工方法によって個々のオーミック電極
11,12に分離される。たとえば、Al蒸着層を一度
に形成したエピタキシャルウエハーは、リン酸系エッチ
ング液を使用したフォトエッチングによって個々のオー
ミック電極11,12に容易に分離される。
形成は、エッチング溝10を形成する前のチップに対し
て行われる。形成された金属層は、フォトエッチング,
リフトオフ等の加工方法によって個々のオーミック電極
11,12に分離される。たとえば、Al蒸着層を一度
に形成したエピタキシャルウエハーは、リン酸系エッチ
ング液を使用したフォトエッチングによって個々のオー
ミック電極11,12に容易に分離される。
【0027】オーミック電極11,12が互いに分離さ
れた後、エッチング溝10が形成される。エッチング溝
10は、少なくともp−n接合4に達する深さをもって
いる限り、下層のn型エピタキシャル成長層2を深くエ
ッチングする必要はない。エッチング溝10を形成する
ためのフォトエッチングには、たとえば過酸化水素−硫
酸−水系の通常のエッチャントが使用される。p−n接
合4は、エッチング溝10により中央部及び周辺部に電
気的に分離される。
れた後、エッチング溝10が形成される。エッチング溝
10は、少なくともp−n接合4に達する深さをもって
いる限り、下層のn型エピタキシャル成長層2を深くエ
ッチングする必要はない。エッチング溝10を形成する
ためのフォトエッチングには、たとえば過酸化水素−硫
酸−水系の通常のエッチャントが使用される。p−n接
合4は、エッチング溝10により中央部及び周辺部に電
気的に分離される。
【0028】p−n接合4を複数に分割するエッチング
溝10は、図3の例ではチップ中央部を中心としてリン
グ状に設けている。しかし、エッチング溝10の形状
は、これに拘束されるものではなく、p−n接合4を複
数に分割する限り種々の形状を採用することができる。
たとえば、チップに対して目の字状に2本の直線状エッ
チング溝を設けても良く、また日の字状に1本のエッチ
ング溝でp−n接合4を二分割しても良い。
溝10は、図3の例ではチップ中央部を中心としてリン
グ状に設けている。しかし、エッチング溝10の形状
は、これに拘束されるものではなく、p−n接合4を複
数に分割する限り種々の形状を採用することができる。
たとえば、チップに対して目の字状に2本の直線状エッ
チング溝を設けても良く、また日の字状に1本のエッチ
ング溝でp−n接合4を二分割しても良い。
【0029】下地のp型エピタキシャル成長層3に対す
るオーミック電極11,12の接触抵抗を下げる熱処理
は、オーミック電極11,12を互いに分離する前又は
後の何れに行っても、更にはエッチング溝10の形成前
又は形成後の何れの段階で行っても良い。このとき、p
型エピタキシャル成長層3に同じ材質でオーミック電極
11,12が設けられているため、同一の条件下でオー
ミック電極11,12を一度に熱処理することができ
る。
るオーミック電極11,12の接触抵抗を下げる熱処理
は、オーミック電極11,12を互いに分離する前又は
後の何れに行っても、更にはエッチング溝10の形成前
又は形成後の何れの段階で行っても良い。このとき、p
型エピタキシャル成長層3に同じ材質でオーミック電極
11,12が設けられているため、同一の条件下でオー
ミック電極11,12を一度に熱処理することができ
る。
【0030】次いで、オーミック電極11と12との間
に、オーミック電極11の下にあるp−n接合4に逆方
向電流が流れるように電圧が印加される。この電圧印加
によって、オーミック電極11の下にあるp−n接合
4、すなわちチップ周辺部のp−n接合は、図3(b)
に示すように降伏破壊し、整流性をもたないp−n接合
痕跡4aとなる。したがって、中央部のオーミック電極
11にプラス電圧を、周辺部のオーミック電極12にマ
イナス電圧をバイアスし、残っている中央部のp−n接
合4に順方向電流を流すと、Siドープに起因した深い
不純物準位に基づく長波長の注入発光が得られる。発生
した赤外光は、GaAs基板結晶1を透過して外部に放
出される。
に、オーミック電極11の下にあるp−n接合4に逆方
向電流が流れるように電圧が印加される。この電圧印加
によって、オーミック電極11の下にあるp−n接合
4、すなわちチップ周辺部のp−n接合は、図3(b)
に示すように降伏破壊し、整流性をもたないp−n接合
痕跡4aとなる。したがって、中央部のオーミック電極
11にプラス電圧を、周辺部のオーミック電極12にマ
イナス電圧をバイアスし、残っている中央部のp−n接
合4に順方向電流を流すと、Siドープに起因した深い
不純物準位に基づく長波長の注入発光が得られる。発生
した赤外光は、GaAs基板結晶1を透過して外部に放
出される。
【0031】p−n接合4周辺部の電気的な降伏破壊
は、特に困難なものではない。破壊されるp−n接合4
周辺部の直上にあるオーミック電極11が下地のp型エ
ピタキシャル成長層3に低い接触抵抗でオーミック的に
接続されている限り、逆方向電流の供給によって簡単に
且つ確実にp−n接合痕跡4aに変換される。p−n接
合痕跡4aは、低抵抗の非整流性電流通路として働く。
他方、降伏破壊されることなく当初のままで残っている
p−n接合4が発光領域として作用する。
は、特に困難なものではない。破壊されるp−n接合4
周辺部の直上にあるオーミック電極11が下地のp型エ
ピタキシャル成長層3に低い接触抵抗でオーミック的に
接続されている限り、逆方向電流の供給によって簡単に
且つ確実にp−n接合痕跡4aに変換される。p−n接
合痕跡4aは、低抵抗の非整流性電流通路として働く。
他方、降伏破壊されることなく当初のままで残っている
p−n接合4が発光領域として作用する。
【0032】p−n接合4からp−n接合痕跡4aへの
変換は、個々のチップに分離されていないエピタキシャ
ルウエハーに対し、或いは個々のチップに分離した後、
リードフレーム,ステム,配線基板等を使用して発光ダ
イオードに組み立てた個々のチップに対して行うことも
できる。
変換は、個々のチップに分離されていないエピタキシャ
ルウエハーに対し、或いは個々のチップに分離した後、
リードフレーム,ステム,配線基板等を使用して発光ダ
イオードに組み立てた個々のチップに対して行うことも
できる。
【0033】作製されたチップは、たとえば図3(c)
に示すようにフェースダウン方式でリードフレームのリ
ード板7a及び7bに接続される。p−n接合痕跡4a
の上にあるオーミック電極11は、マイナス電圧がバイ
アスされるリード板7aにダイボンディングされ、p−
n接合痕跡4aがn型エピタキシャル成長層2に対する
導電路となる。他方、チップ中央部に完全な状態で残っ
ているp−n接合4の上にあるオーミック電極12は、
プラス電圧が印加されるリード板7bにダイボンディン
グされる。ダイボンディング時、オーミック電極11,
12が同一平面上にあるため、リード板7a,7bに対
する接続は簡単に且つ確実に行われる。しかも、周辺部
にある半リング状のオーミック電極11も、p型エピタ
キシャル成長層3に適したものであることから、両者の
界面が低い接触抵抗を示し、ダイオード全体としてのシ
リーズ抵抗を小さくする。
に示すようにフェースダウン方式でリードフレームのリ
ード板7a及び7bに接続される。p−n接合痕跡4a
の上にあるオーミック電極11は、マイナス電圧がバイ
アスされるリード板7aにダイボンディングされ、p−
n接合痕跡4aがn型エピタキシャル成長層2に対する
導電路となる。他方、チップ中央部に完全な状態で残っ
ているp−n接合4の上にあるオーミック電極12は、
プラス電圧が印加されるリード板7bにダイボンディン
グされる。ダイボンディング時、オーミック電極11,
12が同一平面上にあるため、リード板7a,7bに対
する接続は簡単に且つ確実に行われる。しかも、周辺部
にある半リング状のオーミック電極11も、p型エピタ
キシャル成長層3に適したものであることから、両者の
界面が低い接触抵抗を示し、ダイオード全体としてのシ
リーズ抵抗を小さくする。
【0034】リード板7aと7bとの間に電圧を印加し
p−n接合4に順方向電流を供給すると、キャリアの注
入及び再結合によって発光が生じる。発生した光は、G
aAs基板結晶1を透過し、外部に放射される。このと
き、図1で示したオーミック電極6が光放出面にないた
め、光の外部取出し効率が良好である。また、光放出面
を球面状に加工する場合にも、電極に邪魔されることな
く加工を容易に行うことができる。この球面加工によ
り、全反射が抑えられ、光の外部取出し効率が一層向上
する。
p−n接合4に順方向電流を供給すると、キャリアの注
入及び再結合によって発光が生じる。発生した光は、G
aAs基板結晶1を透過し、外部に放射される。このと
き、図1で示したオーミック電極6が光放出面にないた
め、光の外部取出し効率が良好である。また、光放出面
を球面状に加工する場合にも、電極に邪魔されることな
く加工を容易に行うことができる。この球面加工によ
り、全反射が抑えられ、光の外部取出し効率が一層向上
する。
【0035】
【作用】本発明においては、Siをヘビードープした液
相エピタキシーによって形成されたエピタキシャル成長
層の内部にあるp−n接合の一部を降伏破壊し、p−n
接合痕跡の上にあるp型エピタキシャル成長層に一方の
オーミック電極を接続し、健全なp−n接合の上にある
p型エピタキシャル成長層に他方のオーミック電極を接
続している。これにより、チップの片面にn型層及びp
型層に対応するオーミック電極を同一平面上に形成する
ことができ、リード板に対するダイボンディングが容易
になる。また、チップの他面には、光遮蔽性の電極が設
けられていないので、p−n接合に発生した光を高い効
率で外部に取り出すことができる。
相エピタキシーによって形成されたエピタキシャル成長
層の内部にあるp−n接合の一部を降伏破壊し、p−n
接合痕跡の上にあるp型エピタキシャル成長層に一方の
オーミック電極を接続し、健全なp−n接合の上にある
p型エピタキシャル成長層に他方のオーミック電極を接
続している。これにより、チップの片面にn型層及びp
型層に対応するオーミック電極を同一平面上に形成する
ことができ、リード板に対するダイボンディングが容易
になる。また、チップの他面には、光遮蔽性の電極が設
けられていないので、p−n接合に発生した光を高い効
率で外部に取り出すことができる。
【0036】
【実施例】GaAsを飽和溶解し且つSiを2原子%で
ドープした温度900℃のGa融液にGaAs基板結晶
1を接触させて徐冷することにより、厚み5.5μmの
n型エピタキシャル成長層2及び厚み3.0μmのp型
エピタキシャル成長層3を形成した。p型エピタキシャ
ル成長層3の全面にAlを真空蒸着し、厚み0.5μm
の金属層を形成した。濃度100%のリン酸により金属
層をフォトエッチングし、オーミック電極11,12に
分離した。
ドープした温度900℃のGa融液にGaAs基板結晶
1を接触させて徐冷することにより、厚み5.5μmの
n型エピタキシャル成長層2及び厚み3.0μmのp型
エピタキシャル成長層3を形成した。p型エピタキシャ
ル成長層3の全面にAlを真空蒸着し、厚み0.5μm
の金属層を形成した。濃度100%のリン酸により金属
層をフォトエッチングし、オーミック電極11,12に
分離した。
【0037】次いで、30%の過酸化水素,水50%及
び硫酸25%からなるエッチャントを使用し、p−n接
合4を超える深さ3.5μmのエッチング溝10を形成
した。エッチング後、p型エピタキシャル層3に対する
オーミック電極11,12の接触状態を改良するため、
ウエハーを窒素雰囲気中で490℃に30分間加熱する
熱処理を行った。
び硫酸25%からなるエッチャントを使用し、p−n接
合4を超える深さ3.5μmのエッチング溝10を形成
した。エッチング後、p型エピタキシャル層3に対する
オーミック電極11,12の接触状態を改良するため、
ウエハーを窒素雰囲気中で490℃に30分間加熱する
熱処理を行った。
【0038】オーミック電極11及び12をそれぞれマ
イナス側及びプラス側として、通電した。このときの通
電は、30Ωの直列抵抗及び逆耐圧125Vの整流用ダ
イオードを経由し、50Vに充電した470μFのコン
デンサーの放電で行った。この通電により、逆方向電流
が流れたオーミック電極11直下のp−n接合が完全に
降伏破壊し、整流特性を示さない低抵抗の導電路として
働くp−n接合痕跡4aとなった。他方、順方向電流が
流れたオーミック電極12直下のp−n接合4では、当
初のままの健全な接合状態が維持された。
イナス側及びプラス側として、通電した。このときの通
電は、30Ωの直列抵抗及び逆耐圧125Vの整流用ダ
イオードを経由し、50Vに充電した470μFのコン
デンサーの放電で行った。この通電により、逆方向電流
が流れたオーミック電極11直下のp−n接合が完全に
降伏破壊し、整流特性を示さない低抵抗の導電路として
働くp−n接合痕跡4aとなった。他方、順方向電流が
流れたオーミック電極12直下のp−n接合4では、当
初のままの健全な接合状態が維持された。
【0039】次いで、ウエハーからチップを切り出し、
図3(c)に示すようにオーミック電極11及び12を
それぞれリード板7a及び7bにダイボンディングし、
全体を透明レジンにモールディングした。作製された発
光ダイオードは、全体のシリーズ抵抗が4.0Ωと小さ
く、またp−n接合4に発生した光を20%の高い効率
で外部に取り出すことができた。
図3(c)に示すようにオーミック電極11及び12を
それぞれリード板7a及び7bにダイボンディングし、
全体を透明レジンにモールディングした。作製された発
光ダイオードは、全体のシリーズ抵抗が4.0Ωと小さ
く、またp−n接合4に発生した光を20%の高い効率
で外部に取り出すことができた。
【0040】実施例では、両性不純物特性をもつSiを
ヘビードープした液相エピタキシーによってp−n接合
を形成した場合を説明した。しかし、本発明は、これに
拘束されるものではなく、最上層部が深いアクセプター
準位によって比較的長い波長の発光をするp型層であ
り、その下にn型層が形成されているものである限り、
他のGaAs系混晶材料等に対しても同様に適用するこ
とができる。たとえば、Te,Se,Sn等をドープし
たGaAlAs層を第1層として基板結晶上に成長さ
せ、このGaAlAs層に重ねてSiをヘビードープし
たp−型GaAs層を比較的低温で晶出させたヘテロ接
合をもつエピタキシャルウエハーも、逆バイアス通電で
p−n接合の一部を破壊することにより、n型層及びp
型層にそれぞれ導通したオーミック電極をチップ片面の
同一平面上に形成することができる。
ヘビードープした液相エピタキシーによってp−n接合
を形成した場合を説明した。しかし、本発明は、これに
拘束されるものではなく、最上層部が深いアクセプター
準位によって比較的長い波長の発光をするp型層であ
り、その下にn型層が形成されているものである限り、
他のGaAs系混晶材料等に対しても同様に適用するこ
とができる。たとえば、Te,Se,Sn等をドープし
たGaAlAs層を第1層として基板結晶上に成長さ
せ、このGaAlAs層に重ねてSiをヘビードープし
たp−型GaAs層を比較的低温で晶出させたヘテロ接
合をもつエピタキシャルウエハーも、逆バイアス通電で
p−n接合の一部を破壊することにより、n型層及びp
型層にそれぞれ導通したオーミック電極をチップ片面の
同一平面上に形成することができる。
【0041】
【発明の効果】以上に説明したように、本発明に従った
発光ダイオードは、チップ構造が片面電極型であり、し
かもp型層及びn型層のそれぞれに対するオーミック電
極が両者の間に段差のない同一平面上に設けられてい
る。これらオーミック電極は、共にp型層の上に同時に
成形されたものであることから、p型層に対して最も適
した同一材質を使用することができる。しかも、p型層
に対するオーミック電極の接触抵抗を同一条件下の熱処
理により同時に下げることができる。また、オーミック
電極の間に段差がないため、リード板に対するダイボン
ディングも容易になる。更に、光放出面に電極が形成さ
れておらず、ワイヤボンディングによる組立てもないた
め、レジンモールドや光放出面の球面化加工も容易に行
われる。このように、本発明によるとき、高性能の発光
ダイオードを生産性良く製造することができる。
発光ダイオードは、チップ構造が片面電極型であり、し
かもp型層及びn型層のそれぞれに対するオーミック電
極が両者の間に段差のない同一平面上に設けられてい
る。これらオーミック電極は、共にp型層の上に同時に
成形されたものであることから、p型層に対して最も適
した同一材質を使用することができる。しかも、p型層
に対するオーミック電極の接触抵抗を同一条件下の熱処
理により同時に下げることができる。また、オーミック
電極の間に段差がないため、リード板に対するダイボン
ディングも容易になる。更に、光放出面に電極が形成さ
れておらず、ワイヤボンディングによる組立てもないた
め、レジンモールドや光放出面の球面化加工も容易に行
われる。このように、本発明によるとき、高性能の発光
ダイオードを生産性良く製造することができる。
【図1】 表裏面にオーミック電極を設けた従来の発光
ダイオード
ダイオード
【図2】 チップ片面にオーミック電極を設けた従来の
発光ダイオード
発光ダイオード
【図3】 本発明に従ってオーミック電極を設けた発光
ダイオード
ダイオード
1 GaAs基板結晶 2 n型エピタキシ
ャル成長層 3 p型エピタキシャル成長層 4 p−n接合 4a p−n接合痕跡 5 オーミック電極 6 オーミック電極 7a,7b リード
板 8 金線 9 透明レジン 10 エッチング溝 11,12 オーミ
ック電極
ャル成長層 3 p型エピタキシャル成長層 4 p−n接合 4a p−n接合痕跡 5 オーミック電極 6 オーミック電極 7a,7b リード
板 8 金線 9 透明レジン 10 エッチング溝 11,12 オーミ
ック電極
Claims (2)
- 【請求項1】 結晶基板と、該結晶基板の上に設けら
れ、Siのドープにより形成されたp−n接合を含むエ
ピタキシャル成長層と、前記p−n接合を複数に分割す
るエッチング溝と、分割された前記p−n接合の一部が
逆方向通電により降伏破壊された非整流性の導電路と、
前記p−n接合の降伏破壊されていない部分及び前記非
整流性の導電路の上にある前記エピタキシャル成長層そ
れぞれに設けられたオーミック電極とを備え、前記p−
n接合の降伏破壊されていない部分が発光領域となるこ
とを特徴とするダイボンド型発光ダイオード。 - 【請求項2】 Siをドープした液相エピタキシーによ
ってp−n接合を含むエピタキシャル成長層を基板結晶
の表面に設け、オーミック電極となる金属層を前記エピ
タキシャル成長層の上に形成し、前記p−n接合を分断
するエッチング溝を前記エピタキシャル成長層に形成し
た後、逆方向のバイアス電圧の印加により前記p−n接
合の一部を降伏破壊させ非整流性の導電路に変換するこ
とを特徴とするダイボンド型発光ダイオードの製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17161592A JPH05343744A (ja) | 1992-06-05 | 1992-06-05 | ダイボンド型発光ダイオード及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17161592A JPH05343744A (ja) | 1992-06-05 | 1992-06-05 | ダイボンド型発光ダイオード及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05343744A true JPH05343744A (ja) | 1993-12-24 |
Family
ID=15926460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17161592A Withdrawn JPH05343744A (ja) | 1992-06-05 | 1992-06-05 | ダイボンド型発光ダイオード及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05343744A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005333014A (ja) * | 2004-05-20 | 2005-12-02 | Koha Co Ltd | Ledランプ |
JP2008193125A (ja) * | 2008-05-09 | 2008-08-21 | Toyoda Gosei Co Ltd | 発光装置の製造方法 |
JP2009032761A (ja) * | 2007-07-25 | 2009-02-12 | Toyoda Gosei Co Ltd | 発光装置の製造方法及び発光装置 |
US7497597B2 (en) | 2004-01-19 | 2009-03-03 | Toyoda Gosei Co., Ltd. | Light emitting apparatus |
US7824937B2 (en) | 2003-03-10 | 2010-11-02 | Toyoda Gosei Co., Ltd. | Solid element device and method for manufacturing the same |
JP2011181655A (ja) * | 2010-03-01 | 2011-09-15 | Nichia Corp | 発光装置及びその製造方法 |
JPWO2013115379A1 (ja) * | 2012-02-02 | 2015-05-11 | シチズンホールディングス株式会社 | 半導体発光装置及びその製造方法 |
-
1992
- 1992-06-05 JP JP17161592A patent/JPH05343744A/ja not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7824937B2 (en) | 2003-03-10 | 2010-11-02 | Toyoda Gosei Co., Ltd. | Solid element device and method for manufacturing the same |
US8154047B2 (en) | 2003-03-10 | 2012-04-10 | Toyoda Gosei Co., Ltd. | Solid element device and method for manufacturing the same |
US8685766B2 (en) | 2003-03-10 | 2014-04-01 | Toyoda Gosei Co., Ltd. | Solid element device and method for manufacturing the same |
US7497597B2 (en) | 2004-01-19 | 2009-03-03 | Toyoda Gosei Co., Ltd. | Light emitting apparatus |
JP2005333014A (ja) * | 2004-05-20 | 2005-12-02 | Koha Co Ltd | Ledランプ |
JP2009032761A (ja) * | 2007-07-25 | 2009-02-12 | Toyoda Gosei Co Ltd | 発光装置の製造方法及び発光装置 |
JP2008193125A (ja) * | 2008-05-09 | 2008-08-21 | Toyoda Gosei Co Ltd | 発光装置の製造方法 |
JP2011181655A (ja) * | 2010-03-01 | 2011-09-15 | Nichia Corp | 発光装置及びその製造方法 |
JPWO2013115379A1 (ja) * | 2012-02-02 | 2015-05-11 | シチズンホールディングス株式会社 | 半導体発光装置及びその製造方法 |
US9391050B2 (en) | 2012-02-02 | 2016-07-12 | Citizen Holdings Co., Ltd. | Semiconductor light emitting device and fabrication method for same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5496104B2 (ja) | 半導体発光デバイス用コンタクト | |
US7488621B2 (en) | Package-integrated thin film LED | |
JP3259811B2 (ja) | 窒化物半導体素子の製造方法及び窒化物半導体素子 | |
US6319778B1 (en) | Method of making light emitting diode | |
US5369289A (en) | Gallium nitride-based compound semiconductor light-emitting device and method for making the same | |
JP3511970B2 (ja) | 窒化物半導体発光素子 | |
US6853011B2 (en) | Light emitting diode and method of making the same | |
JPH114020A (ja) | 半導体発光素子及びその製造方法、並びに半導体発光装置 | |
JP3207773B2 (ja) | 化合物半導体発光素子及びその製造方法 | |
JP2001339100A (ja) | 発光素子及びその製造方法 | |
KR20080015794A (ko) | InGaAlN 발광 장치 및 이의 제조 방법 | |
JPH09186364A (ja) | 窒化物系iii−v族化合物半導体装置およびその製造方法 | |
US20050116309A1 (en) | Semiconductor light-emitting element, manufacturing method therefor and semiconductor device | |
JP3752339B2 (ja) | 半導体発光素子 | |
JP2914065B2 (ja) | 青色発光素子及びその製造方法 | |
JPS6159886A (ja) | 光半導体装置の製造方法 | |
JPH05343744A (ja) | ダイボンド型発光ダイオード及びその製造方法 | |
US20150303179A1 (en) | Light Emitting Diode Assembly With Integrated Circuit Element | |
CN110998873B (zh) | 具有透明电流扩展层的半导体芯片 | |
JPH0645646A (ja) | p−nヘテロ接合を有する赤外発光ダイオード及びその製造方法 | |
JP2948967B2 (ja) | 半導体発光素子 | |
JPH11168239A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JPH0363830B2 (ja) | ||
JP3353703B2 (ja) | エピタキシャルウエーハ及び発光ダイオード | |
JP2621850B2 (ja) | 発光ダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |