KR20080015794A - ＩｎＧａＡｌＮ 발광 장치 및 이의 제조 방법 - Google Patents

Abstract

InGaAlN 발광 장치와 이의 제조 방법이 제공된다. 발광 장치는 전방 표면과 후방 표면으로 구성된 전도성 기판(11)과, 상기 전도성 기판의 전방 표면에 위치한 금속 접착 막(12)과; 상기 광 반사 막에 배치된, 상기 금속 접착 막 상에 형성된 광 반사 막(13)과; n형 및 p형 InGaAlN 막을 포함하는 반도체 다중 막 구조물과, 상기 광 반사 막(13)과 집적 접촉하는 p형 InGaAlN 막과, n형 InGaAlN 막상에 그리고 상기 전도성 기판(11)의 후방 표면상에 각각 배치된 옴 전극을 포함한다.

Description

ＩｎＧａＡｌＮ 발광 장치 및 이의 제조 방법{InGaAlN Light-Emitting Device And Manufacturing Method Thereof}

본 발명은 인듐 칼륨 알루미늄 나이트라이드(In_xGa_yAl_{l -x- y}N, 0<=x<=1, 0<=y<=1) 발광 장치 및 이를 제조하는 방법에 관한 것이다.

인듐 칼륨 알루미늄 나이트라이드(In_xGa_yAl_{l -x- y}N, 0<=x<=1, 0<=y<=1)는 단파장 발광 장치(light-emitting device)의 제조하기 위한 최적의 물질 중 하나이다. 최근에, 많은 새로운 발광 장치 InGaAlN 물질을 이용하여 제조되고 있다. 예를 들면, 파랑, 초록, 자외선 및 백색 발광 다이오드(light-emitting diode:LED)가 포함된다. 현재의 기술은, 대부분의 InGaAlN 발광 제품이 사파이어 기판에서 제조되는 것으로 한다. 현재, 이러한 기술이 널리 이용될 수 있다. 예를 들어, 일본 특허 JP2737053은 사파이어 기판상에 GaN 발광 장치를 제조하는 방법을 게시한다. 사파이어가 절연체이기 때문에, 사파이어 기판상에 제조된, InGaAlN 발광 장치의 두 개의 전극이 칩의 동일한 측면에 배치될 것을 요한다. 결과적으로, 칩 제조 프로세스가 더 복잡하고, 패키지화하기가 더 어려워진다. 또한, 생산 수율(product yield)이 감소 된다. 결과적으로, 장치 신뢰도가 감소하고, 생산 비용이 증가한다. 나아 가, 사파이어는 열 전도성이 낮다. 고 전력 장치가 필요한 경우에, 열 소모가 문제로 남는다. SiC가 전기 도전성과 높은 열 전도성을 가진다는 사실에 근거하면, 하나의 해결책은 GaN 물질을 제조하는 데 SiC 기판을 사용하는 것이다. 이에 따라, 기술적으로는, SiC 기판이 앞서 언급한 문제를 해결할 수 있다. 미국 특허 5,686,738은 SiC 기판에 InGaAlN 발광 장치를 제조하는 방법을 게시한다. 그러나, SiC 기판이 매우 비싸므로, InGaAlN 물질을 제조하는 데 사용되는 경우에 비용이 상승한다. 그리하여, 제조-비용의 면에서, SiC 기판은 대량 생산에 적합하지 않다. 다른 해결책은, 실리콘 기판에 InGaAlN 물질을 제조하기 위한 것이다. 실리콘이 저 비용 특성 및 높은 열 전도성을 가지는 테스트를 적합한 물질이며, 실리콘 처리 기술이 발달하였기 때문에, InGaAlN 발광 장치를 제조하는 데 실리콘을 기판을 사용하는 것이 수직-전극 장치 구조를 잘 이용할 수 있을 뿐 아니라, 현격히 비용을 줄일 수 있다. 그러나, 실리콘의 밴드 갭(band gap)이 매우 좁고, 실리콘이 가시 광에 대해 상당히 큰 흡수도를 나타내기 때문에, 실리콘 기판상에 바로 제조된 InGaAlN 발광 장치가, 기판에 의한 빛의 흡수에 의해 낮은 발광 효율을 나타낸다. 현재 기술에 이용할 수 있는 다른 해결책은 전도체 기판을 사파이어 기판상에 제조된 InGaAlN 물질에 부착하는 것이다. 사파이어 기판이 실질적으로 제거되고, 전극이 이후에 기판의 양쪽에 배치될 수 있다. 그럼에도, 사파이어가 매우 단단하고, 산이나 염기 부식에 매우 잘 견디므로, 사파이어 기판을 제거하는 것이 매우 어렵다. 레이저-리프트-오프(laser-lift-off:LLO) 기술이 사파이어 기판을 제거하는 데 사용될 수 있으나, 수율 및 제조 효율성이 여전히 낮다. 레이저-리프트-오프 프로 세스는 또한, InGaAlN 물질에 일정한 손상을 일으킬 수 있다. 따라서, 이러한 방법을 대량 생산에 적용하기가 어렵다.

본 발명의 일 목적은 한 유형의 InGaAlN 발광 장치를 제공하는 것이다. 이러한 장치는 수직 전극 구조를 가지며, 제조 비용을 줄이고 발광 효율을 증가시킨다. 본 발명의 다른 목적은, 위에 언급한 수직 전극 구조를 이용하여, InGaAlN 발광 장치를 제조하는 방법을 제공하는 것이다. 이러한 방법에 따르면, 층상의 InGaAlN 반도체 구조물이 실리콘 기판상에 성장된다. 결과적으로, 층상의 InGaAlN 반도체 구조물이 다른 전도성 기판에 부착된다. 저-비용 제조 프로세스가 실리콘 성장 기판을 제거하는 데 사용되며, 발광 장치의 제조를 완결하는 데 사용된다. 이 명세서에 게시된 방법이 제조 프로세스를 단순하게 하고 제조 비용을 줄인다.

본 발명의 일 실시예에 따라 제조된 발광 장치의 구조물이 메인 표면과 후방 표면을 가지는 전도성 기판을 포함한다. 또한, 이 구조물은 상기 전도성 기판의 전방 표면에 위치한 금속 접착 막을 포함한다. 그리고, 이 구조물은 상기 금속 접착 막 상에 위치한 광 반사 막을 포함한다. 또한, 이 구조물은 상기 광 반사 막 상의 하나 이상의 p형 막과 하나의 n형 막을 포함하는 In_xGa_yAl_{l -x- y}N (0<=x<=1, 0<=y<=1) 다중 막 구조물을 포함한다. p형 InGaAlN 반도체 구조물이 상기 광 반사 막(13)과 집적 접촉한다. 나아가, 옴 콘택트가 상기 In_xGa_yAl_{l -x- y}N 반도체 다중 막 구조물(14) 상에 그리고 상기 전도성 기판(11)의 후방 표면상에 각각 제조된다.

발광 장치를 제조하는 방법에 있어서, 상기 방법은 다음의 단계를 포함한다.

(ㄱ) 실리콘(111) 성장 기판(21)상에 하나 이상의 n형 막(24) 및 p형 막(23)을 포함하는 In_xGa_yAl_{l -x- y}N (0<=x<=1, 0<=y<=1) 반도체 다중 막 구조물(22-26)을 제조하는 단계. 상기 In_xGa_yAl_{l -x- y}N 반도체 다중 막 구조물(22-26)이 AlN 버퍼 막(22)과, n형 GaN 막(24)과, GaN/InGaN 다중-양자-우물 막(25), p형 GaN 막(26)을 포함한다. 최 외곽 막이 p형 막(26)이다. 상기 AlN 버퍼 막(22)과 n형 GaN 막(24) 사이에 도핑 되지 않은 GaN 막(23)이 배치될 수 있다. 상기 AlN 버퍼 막이 도핑되거나 도핑되지 않는다.

(ㄴ) 상기 In_xGa_yAl_{l -x- y}N 반도체 다중 막 구조물 상에, 광 반사 막과 금속 접착 막을 형성하는 단계;

(ㄷ) 상기 금속 접착 막을 반도체 기판의 메인 표면과 부착하는 단계;

(ㄹ) 상기 실리콘 (111) 성장 기판과, AlN 버퍼 막 그리고 도핑되지 않은 GaN 막(23)을 제거하여 n형 InGaAlN 막을 노출하는 단계;

(ㅁ) 상기 n형 InGaAlN 막 그리고 상기 전도성 기판의 후방 표면상에 옴 콘택트를 각각 형성하는 단계.

본 발명의 일 실시예에 따라 제조된 발광 장치가 신뢰성 있는 수직 전극 구조물을 가지며, 이는 칩의 제조 공정을 단순화하고, 패키징의 복잡성을 줄이며, 제품 수율 및 수율을 증가시키고, 제조 비용을 줄인다.

본 발명은 실리콘 기판에 다중 막 In_xGa_yAl_{l -x- y}N 반도체 물질을 제조하는 방법을 게시한다. 실리콘 기판이 높은 품질의 InGaAlN 제조를 용이하게 하며, 쉽게 제거되고, 저렴하기 때문에, 본 발명에 따른 방법은 대량 생산을 촉진하고 제조 비용을 줄인다.

도 1은 함께 본 발명의 일 실시예에 따라 수직 전극 구성을 가지는 발광 장치를 나타내는 단면도이다.

도 2는 본 발명의 일 실시예에 따라, 실리콘 성장 기판상에 제조된 In_xGa_yAl_l-x-yN 다중 막과, 광 반사 막 그리고 금속 접착 막을 나타내는 단면도이다.

도 3은 본 발명의 일 실시예에 따라, 금속 접착 막과 전도성 기판을 나타내는 단면도이다.

도 4는, 본 발명의 일 실시예에 따라, 도 2에 도시된 In_xGa_yAl_{l -x- y}N 에피탁시 구조를 도 3에 도시된 금속 접착 막에 부착함으로써 형성되는 칩을 나타내는 단면도이다.

도 5는 본 발명의 일 실시예에 따라, 도 4에 도시된 바와 같이, 다중 막 구조물로부터 성장 기판을 제거한 후에, 획득된 발광 장치를 나타내는 단면도이다.

이하에서, 첨부된 도면 및 실시예와 함께 본 발명을 상세히 설명한다.

도 1 내지 5에 도시된 참조부호가 다음과 같이 정의된다.

소자(11)는 광 반사 막(13)이고, 소자(14)는 In_xGa_yAl_{l -x- y}N 반도체 다중 막 구조이며, 소자(15, 16)는 전극이고, 소자(21)는 실리콘 기판이며, 소자(22)는 AlN 버퍼 막이고, 소자(23)는 도핑되지 않은 GaN 막이며, 소자(24)는 n형 GaN 막이며, 소자(25)는 GaN/InGaN 다중-양자-우물이고, 소자(26)은 p형 GaN 막이며, 소자(27)는 광 반사 막이고, 소자(28)는 접착 막이고, 소자(31)는 전도성 막이고, 소자(32)는 옴 콘택트 막이며, 소자(33)는 접착 막(33)이고, 소자(C1, C2)는 전극이다.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따르면, In_xGa_yAl_{l -x- y}N 발광 장치가 전도성 기판(11)을 포함한다. 이 기판은 접착 금속 막(12)과 광 반사 막(13)이다. 위의 광 반사 막이 InGaAlN 반도체 다중 막 구조물(14)이다. InGaAlN 다중 막 구조물의 바닥 막이 p형 막이고, 상부 막이 n형 막이다. InGaAlN 물질의 상부 표면이 N-면(face)이다. 옴 콘택트(15, 16)가 각각 In_xGa_yAl_{l -x- y}N 다중 막 구조물(14)의 상부와 전도성 기판(11)의 하부에 형성된다.

전도성 기판(11)에 사용되는 물질은 어떤 타입의 반도체나 금속 물질일 수 있다. 제조 용이성,비용, 전기 및 열 전도성을 고려하면, 실리콘과 같은 반도체 물질과, 구리, 강철, 은 및 코바(kovar: 니켈-코발트 금속 합금)가 적합하다. In_xGa_yAl_l-x-yN 물질이 전도성 기판(11)과 약하게 결합하기 때문에, 접착 막(12)이 기판(11)과 InGaAlN 구조물(14)에 부가된다. 접착 막(12)은 좋은 접착 성능을 가질 뿐 아니라 전도성 기판(11)과 좋은 옴 콘택트를 형성한다. 나아가, 접착 막(12)이 완벽하게 연속적인 제조 프로세스를 견디고 손상 없이 유지될 수 있다. 접착 막(12)이 단일 막이거나 다중 막 구조일 수 있다. 전도성 기판(11)이 높은 캐리어 밀도를 나타내기 때문에, 금속이 좋은 접착 성능을 가지고 좋은 신뢰성을 나타내는 한, 접착 막(12)을 위한 금속을 넓은 범위에서 선택할 수 있다. 신뢰성 있는 접착(bonding)을 형성하기 위하여, 접착 막에 사용되는 금속이 이상적으로 낮은 녹는점을 가진다. 예를 들어, 금(Au), 인듐(In), 주석(Sn), 팔라듐(Pd) 및 이들의 합금을 선택할 수 있다. 옴 콘택트 상의 금속 막 사이의 확산 효과 및 제조 프로세스 중의 금속의 안정성을 고려하면, 금이나 금 합금(가령, 금-아연 및 금-주석 합금)을 접착 금속으로 사용하는 것이 바람직하다.

Ni, Au와 같은 금속이 낮은 반사율을 가지기 때문에, 이러한 금속 막이 InGaAlN 다중 막 구조물(14)에 의해 생성된 빛을 거의 반사하지 않는다. 결과적으로, 광 추출 효율이 낮아진다. 따라서, 접착 금속 막(12)과 InGaAlN 다중 막 구조물(14) 사이에 빛-반사 막을 삽입할 수 있다. 위에 설명한 바와 같이, 본 발명의 InGaAlN 다중 막 구조물의 바닥 막이 p형 막이다. 따라서, 광 반사 막(14)이 이상적으로 p형 InGaAlN 물질과 좋은 옴 접촉을 형성한다. 본 발명의 일 실시예에서, 이러한 광 반사 막(13)이 백금(Pt)이다. 왜냐하면, 백금(Pt)이 p형 InGaAlN 물질과 좋은 옴 콘택트(ohmic contact)를 형성할 뿐 아니라, 가시 광에 대해 높은 반사율을 나타내기 때문이다. 한편, 백금(Pt)은 또한 매우 안정적이다. 전기장발광(electroluminescence)을 하기 위해, InGaAlN 다중 막 구조물(14)이 하나 이상의 n형 막과 하나의 p형 막을 포함한다. 발광 효율을 증가시키기 위해, 일반적으로 이중 헤테로(hetero) 접합(junction)이나 다중-양자-우물(multi-quantum-well) 구조물이 n형 막 및 p형 막 사이에 삽입된다. InGaAlN 다중 막 구조물(14)은 또한 어떤 대중적으로 이용가능한 구조물을 채탁할 수 있다. 발광 막(14) 내의 In, Ga, Al의 비율은 0-1 사이에서 변경될 수 있으며, 이는 장치의 발광 파장을 조절할 수 있도록 한다.

본 발명의 일 실시예에 따라 제조된 In_xGa_yAl_{l -x- y}N 발광 장치(14)가 질소-원자 상부 표면을 나타내며, 이는 InGaAlN 물질이 화학적 에칭을 이용하여 제거되도록 하고, ICP(Inductively Coupled Plasma) 에칭 시스템을 사용하지 않도록 한다. 따라서, 화학적 에칭이 장치 표면을 부식시키는 데 사용될 수 있고, 이는 광 추출 효율을 향상시킨다.

InGaAlN 다중 막 구조물(14) 상의 옴 전극(15)이 Au-Ge-Ni 합금이나 작은 일함수(work function)을 가지는 금속(예를 들면 Ti 및 Al)에 기반할 수 있다. 기본적으로, 도핑 밀도(doping density)가 충분히 높다면, 어떤 금속도 사용될 수 있다. 본 발명의 일 실시예에서, Au-Ge-Ni 합금이 옴 콘택트(15)를 형성하는 데 사용된다. 왜냐하면, Au-Ge-Ni 합금이 안정성이 좋으며, 부식에 강하고, 산화에 강하기 때문이다. 추가로, 어떤 금속도 전도성 기판(16)의 후방 표면상에 옴 콘택트(16)를 형성하는 데 사용될 수 있다. 왜냐하면, 이러한 전도성 기판이 높은 캐리어(carrier) 밀도로 구성되기 때문이다. 본 발명의 일 실시예에서, Au, Ni-Au 합금, 및/또는 Ti-Au 합금이 전극으로 사용될 수 있다.

발광 장치를 제조하기 위한 방법은 다음을 포함한다. 다중 막 In_xGa_yAl_{l -x- y}N 다중막 구조물(22-26)이 (111) 실리콘 기판(21)에 제조된다. 제조 공정은, 화학적 기상 증착 및 분자 빔 에피탁시와 같은 널리 이용 가능한 증착 프로세스를 사용할 수 있다. InGaAlN의 제조 프로세스는 널리 이용 가능한 접근법에 기판할 수 있다. 본 발명의 일 실시예에서, In_xGa_yAl_{l -x- y}N 다중막 구조물(22-26)이 다음의 순서로 제조된다. AlN 버퍼 막(22), 도핑되지 않은 GaN 막923), 실리콘-도핑된 GaN (n형) 막(24), GaN/InGaN 다중-양자-우물 막(25), 및 마그네슘-도핑된 (p형) 막(26)이 차례로 형성된다. 실리콘 기판(21)의 표면에 그루브(groove)가 새겨져, 래티스에 의해 발생하는 스트레스와 실리콘 기판(21)과 In_xGa_yAl_{l -x- y}N 다중막 구조물(22-26) 사이의 열적 불일치를 완화하고, 균열을 방지한다.

다중막 In_xGa_yAl_{l -x- y}N 반도체 물질(22-26)의 제조가 완료되며, 어닐링(annealing) 프로세스가 수행되어, p형 도핑물을 활성화한다. 광 반사 막(27)이 다중막 In_xGa_yAl_{l -x- y}N 반도체 물질(22-26)의 p형 막의 상부에 형성된다. 동시에, 이러한 광 반사 막이 p형 막과 좋은 옴 콘택트를 형성한다. 본 발명의 일 실시예에서, 백금이 광 반사 막(27)으로 사용된다. 옴-콘택트 속성을 개선하기 위해, 이러한 전극 막이 어닐링 프로세스를 거치는 것이 필요하며, 이에 따라 이는 합금이 될 수 있다. 광 반사 막(27) 상부에, 금속 접착 막(28)이 형성된다. 이론적으로, 모든 금속이 접착 막(28)으로 사용될 수 있다. 그러나, 신뢰성 있는 본딩을 형성하기 위해서는, 녹는점이 매우 높지 않은 금속을 사용할 수 있다. 본 발명의 실시예는 Au-Zu, Au-Sn 및 Au-In 합금과 같은 낮은 녹는점을 가지는 합금과, 순수한 금(Au)을 사용한다. 접착 막(28)이 단일 막이거나 다중 막 구조일 수 있다. 광 반사 막(27)과 금속 접착 막(28)이 함께 적층될 수 있으며, 이후에 합금으로 된다.

동시에, 옴 접촉 막(32)이 전도성 기판(31)의 상부에 형성될 수 있다. 실리콘 기판의 전기 전도성에 따라, 니켈, 금, 백금, 및 티타늄과 같은 금속 물질이 하나의 또는 다중 막 옴 콘택트(32)로 사용될 수 있다. 이어서, 금속 접착 막(33)이 옴 접촉 막(32)에 형성된다. 접착 막(33)에 대한 물질-선택 기준이 접착 막(28)에 대한 것과 유사하다. 전도성 기판(31)이 낮은 녹는점을 가지는 물질인 경우, 옴 콘택트 막(32)과 접착 막(33)을 제조하는 데 반드시 필요한 것은 아니다. 그러한 경우라면, 옴 콘택트 막이 바로 접착 막(33)으로 사용될 수 있다. 금속 접착 막(33)이 전자 빔 증착, 마그네트론 스퍼터링이나 다른 금속 증측 방법을 사용하여 구성될 수 있다. 그리고 나서, 금속 접착 막(33)이 형성된 후에, 접착 막(28)이 전도성 기판(31)과 부착된다. 본 발명의 일 실시예에서, 지정된 시간 구간 동안, 지정된 온도와 특정 압력하에 배치된 후에, 두 개의 접착 막이 부착된다.

접착 후에, 실리콘 기판(21)이 제거된다. 기계적 연마(mechanical grinding), 건식 에칭, 화학적 에칭이나 이들의 조합과 같은 기술을 이용하여 실리콘 기판(21)이 제거될 수 있다. 본 발명의 일 실시예에서, 실리콘 기판이 플루오르화 수소산, 질산 및 아세트산에 기반한 용액을 사용하는 화학적 에칭에 의해 제거된다.

실리콘 기판(21)이 제거된 후에, InGaAlN 물질이 노출된다. AlN 버퍼 막(22)과 GaN 막(23)이 좋은 옴 콘택트의 형성을 방해하기 때문에, 높은 캐리어 밀도를 가지는 n형 막(24)을 노출하고 노출된 n형 막(24) 상에 옴 콘택트를 형성하기 위해 이상적으로 제거된다. AlN 버퍼 막(22)과 도핑되지 않은 GaN 막(23)을 제거하기 위한 방법은 건식 에칭 기술(가령, 반응성 이온 에칭(RIE) 및 ICP 에칭 시스템)을 포함하고, 마찬가지로 농축 인산에 기반한 습식 에칭 기술이나 알칼리 에칭을 포함한다. 다음으로, 옴 콘택트 막(C1)이 n 형 GaN 막(24) 상에 형성되고, 옴 콘택트 막(C2)가 전도성 기판(31)에 형성된다. 이러한 방식으로, 본 발명의 일 실시예에 따라, 수직 전극 구조물을 가지는 InGaAlN 발광 장치가 얻어진다.

다음의 세 가지 예시는 본 발명에 게시된 방법을 나타낸다.

실시예 1

도 2를 참조하면, 발광 장치의 제조가 2-인치 실리콘 (111) 기판(21)을 준비하는 단계로 시작한다. 화학적 기상 증착을 사용하여, 다중 막 In_xGa_yAl_{l -x- y}N 반도체 물질(22-26)이 다음의 순서로 제조된다. AlN 버퍼 막(22), 도핑되지 않은 GaN 막(23), 실리콘-도핑된 n형 GaN 막(24), 5-구간 GaN/InGaN 다중-양자-우물 막(25) 및 마그네슘-도핑된 p형 막(26)이 형성된다. 완료시, 웨이퍼가 섭씨 700도에서 약 30분간 질소 환경에서 어닐링 되어 Mg 도펀트를 활성화한다. 이어서, 백금 막(27)(약 50 나노미터 두께)과, 금으로 구성된 막(28)(약, 1000 나노미터의 두께)이, 전자 빔 증착을 사용하여 p형 막 상에 증착된다. 도 3을 참조하면, 니켈 막(32)(약 100 나노니터 두께)과 금 막(33)(약 1000 나노미터의 두께)이 실리콘 (111) 기판(31) 상에 형성된다. 증착에 이어서, InGaAlN 박막이 에피탁시얼 성장된 웨이퍼가, 니켈 및 금이 증착된 실리콘 (111) 기판과 부착된다. 이러한 본딩(접착, 결합, boning) 프로세스가 섭씨 300도에서 600kg의 압력 하에서 수행되며, 이는 강한 결합(stron bond)을 촉진한다. 도 4에 도시된 구조물이 획득된다. 이후에 플루오르화 수소산, 질산 및 아세트산을 포함하는 용액에, 실리콘 성장 기판이 완전히 제거될 때까지 결합 된 웨이퍼가 배치된다. 화학적 에칭 전에, 니켈/금 보호 박막이 기판(31)의 후방 표면에 형성되어 화학적으로 에칭되지 않도록 기판(31)을 보호한다. 화학적 에칭 후에, InGaAlN 박막이 노출된다. 최외관 막이 AlN 버퍼 막(22)이다. AlN 버퍼 막(22)과 도핑되지 않은 GaN 막(23)이 농축된 인산에 기반하여 화학적으로 에칭됨으로써 제거된다. 다음으로, 금-게르마늄-니켈 합금으로 구성된 막(약 100 나노미터의 두께)이 n형 GaN 막(24)에 증착된다. 증착 프로세스 이후에. 구조물이 질소 가스를 포함하는 챔버에, 섭씨 300도에서 3분간 배치되어 합금을 형성한다. 추가로, 금으로 구성됨 막(약 1000 나노미터 두께)이 금-게르마늄-니켈 합금으로 구성된 막에 증착된다. 약 100 나노미터의 지름을 가지는 전극(C1)이 포토 리소그래피에 의해 형성된다. 포토 리소그래피에 의해 전극(C2)이 기판(31)의 후방 표면에 형성된다. 이후에 웨이퍼가 1000 마이크론 x 1000 마이크론 크기의 칩으로 분할된다. 와이어 본딩 및 패키지 후에, 발광 장치(도 5에 도시됨)가 획득된다.

실시예 2

도 2를 참조하면, 발광 장치의 제조 공정이 2 인치 실리콘 (111) 기판을 준비하는 것으로 시작된다. 사진 리소그래피와 ICP 에칭을 사용하여, 십자형 패턴을 포함하는, 많은 수의 10-나노미터-깊이의 그로브가 실리콘 기판에 형성되고, 이로 써, 350 마이크로 x 350 마이크론 크기의 많은 사각형 메사(mesas)가 형성된다. 화학적 기상 증착을 이용하여, In_xGa_yAl_{l -x- y}N 다중 막 구조물이 다음의 순서로 제조된다. AlN 버퍼 막, 도핑되지 않은 GaN 막, 실리콘-도핑 된 n형 GaN 막, 5-구간 GaN/InGaN 다중-양자-우물 막 및 마그네슘-도핑 된 p형 막이 형성된다. 이러한 막의 제조가 완료되면, 질소 환경에서 섭씨 700도로 20분 동안 웨이퍼가 어닐링되어, Mg 도펀트를 활성화한다. 계속하여, 백금 막(약 100나노미터 두께), 금 막(약 500 나노미터 두께), 그리고 금-아연 합금 막(약, 200 나노미터 두께)이, 전자 빔 증착을 이용하여 p형 막에 증착된다. 백금 막(약 50 나노미터 두께)과, 금 막(약 500 나노미터 두께), 그리고 금-인듐 합금으로 구성된 막(약 100 나노미터 두께)이 전도성 실리콘(100) 기판의 양쪽 측면에 제조된다. 증착 후에, InGaAlN 박막이 에피탁시얼 성장한 웨이퍼가 금속 막만이 증착된 실리콘 (100) 기판에 부착된다. 섭씨 260도에서 800 kg의 압력 하에 본딩 프로세스가 수행된다. 이어서, ICP 에칭에 의해 실리콘 (111) 기판이 제거되어 InGaAlN 박막이 노출된다. 최외곽 막이 AlN 버퍼 막이다. 다음으로, ICP 에칭을 사용하여, AlN 버퍼 막과 도핑되지 않은 GaN 막이 완전히 제거된다. 티타늄 막(약 50 나노미터 두께)과 알루미늄 막(약 100나노미터 두께)이 n형 GaN 막으로 증착된다. 증착 프로세스 후에, 웨이퍼가 질소 가스를 포함하는 챔버에, 섭씨 500도에서 3분간 배치되어 합금을 형성한다. 추가로, 티타늄 막(약 10 나노미터 두께)과 금 막(약 1200 나노미터 두께)이 티타늄/알루미늄 전극에 증착된다. 이어서, 사각형 전극(각 변이 100 마이크론 임)이 포토 리소그래피에 의해 형성된다. 나아가, 웨이퍼가 사전에 형성된 그루부를 따라 잘리고, 이 후에 개별적인 발광 장치가 획득된다. 와이어-본딩 및 패키징 후에, 본 발명의 일 실시예에 따른 발광 장치가 획득된다.

실시예 3

화학적 기상 증착을 사용하여, 2 인치 실리콘 (111) 기판상에, In_xGa_yAl_{l -x- y}N 다중 막 구조물이 다음의 순서로 제조된다. AlN 버퍼 막, 도핑되지 않은 GaN 막, 실리콘-도핑 된 GaN n형 막, 5-구간 GaN/InGaN 다중-양자-우물 막 및 마그네슘-도핑 된 p형 막이 형성된다. 이러한 막의 제조가 완료되면, 질소 환경에서 섭씨 700도로 30분 동안 웨이퍼가 어닐링되어, Mg 도펀트를 활성화한다. 계속하여, 백금 막(약 5 나노미터 두께), 니켈 막(약 5 나노미터 두께), 그리고 금 막(약, 10 나노미터 두께)이, 전자 빔 증착을 이용하여 p형 막 상에 증착된다. 증착 프로세스 후에, 구조물이 질소-산소 혼합 가스를 포함하는 챔버에, 섭씨 550도에서 3분간 배치되어 합금을 형성한다. 계속하여, 금 막(약 500 나노미터 두께)이 합금 상에 증측된다. 금-주석 합금(약 500 나노미터 두께)이 연마된 구리 기판상에 형성된다. InGaAlN 박막이 에피탁시얼 성장한 웨이퍼가, 섭씨 300도, 500kg의 압력하에서 증착된 금-주석 합금이 증착된 기판에 부착된다. 다음으로, ICP 에칭이 사용되어 실리콘 기판과, AlN 버퍼 막과, 그리고 도핑되지 않은 GaN 막을 완전히 제거한다. 금-게르마늄-니켈 합금(약 100 나노미터 두께)이 n형 GaN 막에 증착된다. 증착 프로 세스 후에, 구조물이 질소 가스를 포함하는 챔버에, 섭씨 300도에서 3분간 배치된다. 추가로, 금 막(약 100 나노미터 두께)이 금-게르마늄-니켈 전극 막 상에 증착된다. 포토 리소그래피 후에, 전극이 약 80 마이크론의 지름으로 형성된다. 웨이퍼가 200 마이크론 x 200 마이크론 크기의 칩으로 잘리고, 와이어-본딩 및 패키징 후에, 본 발명의 일 실시예에 따른 발광 장치가 획득된다.

상술한 본 발명의 실시예들은 단지 예시와 설명을 위한 것일 뿐이며, 본 발명을 설명된 형태로 한정하려는 것이 아니다. 따라서, 다양한 변화 및 변경을 할 수 있음은 본 발명이 속하는 분야의 당업자에게 자명하다. 또한, 이 명세서의 상세한 설명이 본 발명의 범위를 제한하는 것은 아니다. 본 발명의 범위는 첨부된 청구항에 의해서 정의된다.

Claims (9)

1. 전방 표면과 후방 표면으로 구성된 전도성 기판과;

   상기 전도성 기판의 전방 표면에 위치한 금속 접착 막과;

   상기 금속 접착 막 상에 위치한 광 반사 막과;

   상기 광 반사 막 상에 위치한 In_xGa_yAl_{l -x- y}N (0<=x<=1, 0<=y<=1) 반도체 다중 막 구조물(14)로서, In_xGa_yAl_{l -x- y}N 다중막 구조물이 하나 이상의 p형 막과 하나의 n형 막을 포함하고, 상기 p형 InGaAlN 막이 상기 광 반사 막에 결합하며;

   두 개의 전극을 포함하되,

   상기 전극 중 하나가 In_xGa_yAl_{l -x- y}N 반도체 다중 막 구조물 상에 위치하고, 그리고 다른 하나가 상기 전도성 기판의 후방 표면상에 위치하는 것을 특징으로 하는 In_xGa_yAl_{l -x- y}N (0<=x<=1, 0<=y<=1) 발광 장치.
2. 제 1 항에 있어서,

   상기 전도성 기판에 인접하게 배치된 상기 InGaAlN 반도체 다중 막 구조물의 일 측면이 Ga-면(face)을 나타내고, 상기 전도성 기판으로부터 떨어져서 배치된 상기 InGaAlN 반도체 다중 막 구조물의 일 측면이 N-면을 나타내도록, 상기 InGaAlN 반도체 다중 막 구조물이 구성되는 것을 특징으로 하는 In_xGa_yAl_{l -x- y}N (0<=x<=1, 0<=y<=1) 발광 장치.
3. 제 1 항에 있어서,

   상기 광 반사 막이 적어도 백금 막을 포함하는 것을 특징으로 하는 In_xGa_yAl_l-x-yN (0<=x<=1, 0<=y<=1) 발광 장치.
4. 제 1 항에 있어서,

   상기 InGaAlN 반도체 다중 막 구조물 상의 옴 전극이 금-게르마늄-니켈 합금을 포함하는 것을 특징으로 하는 In_xGa_yAl_{l -x- y}N (0<=x<=1, 0<=y<=1) 발광 장치.
5. 제 1 항에 있어서,

   상기 전도성 기판이 실리콘, 구리 또는 코바(kovar)를 포함하는 것을 특징으로 하는 In_xGa_yAl_{l -x- y}N (0<=x<=1, 0<=y<=1) 발광 장치.
6. (ㄱ) 실리콘(111) 성장 기판상에 적어도 n형 막 및 p형 막을 포함하는 In_xGa_yAl_l-x-yN (0<=x<=1, 0<=y<=1) 반도체 다중 막 구조물을 제조하는 단계로서,

   상기 In_xGa_yAl_{l -x- y}N (0<=x<=1, 0<=y<=1) 반도체 다중 막 구조물이 AlN 버퍼 막과, n형 GaN 막과, GaN/InGaN 다중-양자-우물 막, p형 GaN 막을 포함하고,

   최 외곽 막이 p형 막이며,

   상기 AlN 버퍼 막과 n형 GaN 막 사이의 도핑 되지 않은 GaN 막이 존재하고, 그리고

   상기 AlN 버퍼 막이 도핑되거나 도핑되지 않는 것을 특징으로 하는 상기 제조 단계와;

   (ㄴ) 상기 In_xGa_yAl_{l -x- y}N 반도체 다중 막 구조물의 표면상에, 먼저 반사 막을 형성하고, 이어서 금속 접착 막을 형성하는 단계와;

   (ㄷ) 상기 전도성 기판의 메인 표면과 상기 금속 접착 막을 부착하는 단계와;

   (ㄹ) 상기 실리콘 (111) 성장 기판과, AlN 버퍼 막 그리고 도핑되지 않은 GaN 막을 제거하여 n 형 InGaAlN 막을 노출하는 단계와; 그리고

   (ㅁ) 상기 n형 InGaAlN 막과 상기 전도성 기판의 후방 표면상에 전극을 각각 형성하는 단계

   를 포함하는 것을 특징으로 하는 발광 장치 제조 방법.
7. 제 6 항에 있어서,

   상기 In_xGa_yAl_{l -x- y}N 반도체 다중 막 구조물을 제조하기 전에, 그 상부에 그루브(groove)와 메사(mesa)를 형성함으로써, 상기 실리콘 (111) 기판을 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 발광 장치 제조 방법.
8. 제 6 항에 있어서,

   상기 전도성 기판과 상기 금속 접착 막을 부착하기 전에, 상기 전도성 기판의 메인 표면상에 옴 콘택트 막과 금속 접착 막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 장치 제조 방법.
9. 제 6 항에 있어서,

   질산, 플루오르화 수소산, 그리고 아세트산을 포함하는 에칭 용액을 사용하여, 실리콘 (111) 성장 기판(21)이 제거되고, 그리고

   상기 AlN 버퍼 막과 도핑되지 않은 GaN 막을 제거하는 단계는, 반응성 이온 에칭과 ICP 에칭과 같은 건식 에칭 기술 또는 농축 인산이나 알칼리를 사용하는 습식 에칭 기술을 포함하는 것을 특징으로 하는 발광 장치 제조 방법.

Images