KR101287365B1 - 반사 전극용으로 완만한 표면을 갖는 발광다이오드 - Google Patents

반사 전극용으로 완만한 표면을 갖는 발광다이오드 Download PDF

Info

Publication number
KR101287365B1
KR101287365B1 KR1020107017809A KR20107017809A KR101287365B1 KR 101287365 B1 KR101287365 B1 KR 101287365B1 KR 1020107017809 A KR1020107017809 A KR 1020107017809A KR 20107017809 A KR20107017809 A KR 20107017809A KR 101287365 B1 KR101287365 B1 KR 101287365B1
Authority
KR
South Korea
Prior art keywords
epitaxial layer
electrode
light emitting
group
emitting diode
Prior art date
Application number
KR1020107017809A
Other languages
English (en)
Other versions
KR20100123686A (ko
Inventor
차오쿤 린
헝 류
Original Assignee
도시바 테크노 센터 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도시바 테크노 센터 인크. filed Critical 도시바 테크노 센터 인크.
Publication of KR20100123686A publication Critical patent/KR20100123686A/ko
Application granted granted Critical
Publication of KR101287365B1 publication Critical patent/KR101287365B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명의 발광다이오드는 에피텍셜층 구조와, 제 1 전극과, 제 2 전극을 구비한다. 상기 제 1 전극과 상기 제 2 전극은 상기 에피텍셜층 구조상에 이격되어 배치되며, 상기 에피텍셜층 구조는 상기 제 2 전극이 형성되는 표면에 약 3㎚ 미만의 제곱평균 제곱근(RMS) 거칠기를 갖는다.

Description

반사 전극용으로 완만한 표면을 갖는 발광다이오드{LIGHT EMITTING DIODES WITH SMOOTH SURFACE FOR REFLECTIVE ELECTRODE}
본 발명은 발광다이오드(LED) 구조에 관한 것으로, 보다 상세하게는 반사 전극용으로 완만한 표면을 갖는 LED 구조에 관한 것이다.
발광다이오드(LEDs)는 수년간 개발되어 왔고, 다양한 광 애플리케이션에 광범위하게 사용되고 있다. LEDs는 경량이며, 에너지 소비가 적고 광변환 효율에 양호한 전력을 갖기 때문에, 몇몇 응용 분야에서, 백열등과 같은 종래 광원 및 형광등 광원을 LED로 대체하도록 하는 의도가 있었다. 이런 LEDs는 측광 없이 상대적으로 좁은 확산 각도방향으로 광을 발생하여 광이 패키지내 광학소자에 쉽게 모아질 수 없다. 달리 말하면, 박막 AlInGaN LEDs는 입체각 당 더 많은 광을 발생하고 이로부터 발생된 광자(photon)는 부착된 사파이어 기판이 있는 종래 측면 LEDs에 비해 효율적으로 이용될 수 있다.
그러나, 현재 LEDs의 효율(루멘/W)은 여전히 일반 조명 또는 다른 광 애플리케이션용의 종래 광원을 대체할 정도로 충분히 높지 않다.
본 발명의 태양으로, 발광다이오드는 에피텍셜층 구조, 제 1 전극 및 제 2 전극을 구비한다. 상기 제 1 및 제 2 전극은 상기 에피텍셜층 구조상에 이격되어 배치되어 있고, 상기 에피텍셜층 구조는 제 2 전극 형성시 표면에 3㎚ 미만의 RMS(제곱평균 제곱근) 거칠기를 갖는다.
본 발명의 또 다른 태양으로, 발광다이오드 제조방법은 에피텍셜층 구조를 형성하는 단계와, 상기 에피텍셜층 구조상에 제 1 전극과 제 2 전극을 이격 배치하는 단계를 포함한다. 상기 에피텍셜층 구조는 상기 제 2 전극 형성시 표면에 3㎚ 미만의 RMS(제곱평균 제곱근) 거칠기를 갖는다.
본 발명의 다른 태양은 도면으로 도시되고 본 발명의 예시적인 태양으로만 기술되는 하기의 상술한 설명으로부터 당업자에 쉽게 명백해지는 것이 이해된다. 아는 바와 같이, 본 발명은 기타 및 다른 태양들을 포함하며 여러 상세한 내용들은 다양한 다른 태양들로 변형될 수 있으며, 모두는 본 발명의 기술사상과 범위로부터 벗어나지 않는다. 따라서, 도면과 상세한 설명은 전적으로 예시이며 제한적인 것으로 간주되지 않아야 한다.
본 발명의 내용에 포함됨.
본 발명의 다양한 태양들은 첨부도면에서 제한하는 것이 아니라 단지 예로써 도시되어 있다.
도 1a는 수직 LED 구조의 횡단면도이다.
도 1b는 수직 LED 구조의 평면도로서, 패턴화된 n접점이 도시되어 있다.
도 2a는 금속 조인트와 서브-마운트를 갖는 플립칩 측면 LED 구조의 횡단면도이다.
도 2b는 서브마운트에 플립칩되기 전 p 및 n 전극 모두를 갖는 플립칩 측면 LED 구조의 평면도이다.
도 3은 수직 LED 구조에서 발생한 예시적인 광추출을 도시한 것이다.
도 4는 p-GaN층과 은(Ag)층 사이에 거친 인터페이스의 개략도로서, 거친 인터페이스가 입사광을 산란시킬 뿐만 아니라 표면 플라즈마 모드로 광을 결합시키는 것이 도시되어 있다.
도 5a 내지 도 5c는 반사전극을 형성하기 위해 완만한 면을 갖는 수직 LED를 제조하기 위한 공정을 도시한 것이다.
도 6a 내지 도 6c는 반사전극을 형성하기 위해 완만한 면을 갖는 플립칩 측면 LED를 제조하기 위한 공정을 도시한 것이다.
첨부도면과 연계하여 하기에 제시된 상세한 설명은 본 발명의 다양한 태양들의 설명으로 의도되어 있고 본 발명이 실시될 수 있는 모든 태양들을 나타내는 것은 아니다. 상세한 설명은 본 발명의 완전한 이해를 제공하기 위한 구체적인 세부내용을 포함한다. 그러나, 본 발명은 이들 구체적인 세부내용 없이도 실시될 수 있음이 당업자에게 명백할 것이다. 몇몇 경우, 잘 알려진 구조 및 구성요소들은 본 발명의 개념을 불명료하게 하는 것을 방지하기 위해 블록도로 도시되어 있다.
도 1a 및 도 1b는 수직 LED 디바이스의 횡단면도와 평면도를 각각 도시한 것이다. 도 1a에 도시된 바와 같이, 수직 LED 디바이스(100)는 패턴화된 n형 접점(또는 n형 전극)(101), 표면이 거친 n형 GaN-기반층(102), 활성영역(103), p형 GaN-기반층(104), 광역의 반사 p형 접점(또는 p형 전극 또는 반사 p전극)(105), 및 디바이스 구조를 기계적으로 지지하기 위한 열 및/또는 전기 도전성 기판(106)을 구비한다.
제조공정에서, 기판(미도시)상에 n형 GaN-기반층(102)이 형성되고, 상기 n형 GaN-기반층(102)상에 활성영역(103)이 형성되며, 상기 활성영역(103)상에 p형 GaN-기반층(104)이 형성되나, 다른 층들이 포함될 수 있다. 상기 p형 GaN-기반층(104)상에 상기 p형 전극(105)이 직간접적으로 형성된다. 상기 n형 GaN-기반층(102)이 형성된 기판이 제거되어, 패턴화된 n형 전극(101)이 제거된 기판에 부착된 상기 n형 GaN-기반층(102)의 표면에 형성될 수 있다. 기계적 지지를 위해 반사 p형 전극(105)이 열도전성 기판(106)에 장착된다.
상기 n형 GaN-기반층(102)과 상기 p형 GaN-기반층(104)은 서로 반대이므로, 함께 이들은 활성영역(103)에 대하여 한 쌍의 캐리어 인젝터(carrier injector)를 형성한다. 따라서, 전원이 LED 디바이스(100)에 공급되면, 전자와 홀이 상기 활성영역(103)에 결합되어 광의 형태로 에너지를 방출하게 된다. 도 1a에서 LED 디바이스(100)내 화살표는 전자경로가 일반적으로 p형 전극(105)으로부터 패턴화된 n형 전극(101)까지 수직 형태인 것이 나타나 있다. 도 1b는 도 1a의 수직 LED의 평면도를 도시한 것으로, 4개 핑거들을 갖는 n 접점과 크로스바가 도시되어 있다. n형 접점의 전극 패턴은 도시된 바와 같이 전극 패턴에 국한되지 않음을 당업자는 인식할 것이다.
도 2a는 플립칩 측면 LED 디바이스(200)의 횡단면도를 도시한 것이다. 도시된 바와 같이, 플립칩 측면 LED 디바이스(200)는 일치하는 금속접촉패드(208)를 구비한 서브마운트 기판(207)상에 뒤집혀 장착되는 측면 전류주입 형태를 갖는 측면 LED 디바이스(200')로 형성된다. 서브마운트 기판(207)은 전기적으로 절연이거나 전기적으로 도전적일 수 있다. 금속접촉패드(208)는 전기절연 서브마운트(207)를 형성함으로써 또는 전기도전성 서브마운트(미도시) 위에 형성된 절연 유전체 코팅을 형성함으로써 전기적으로 서로 절연되어 있다. 측면 LED 디바이스(200')는 거친 표면을 갖는 n형 GaN-기반층(201), 상기 n형 GaN-기반층(201) 상에 형성된 활성영역(202), p형 GaN-기반층(203), p형 전극(204) 및 n형 전극(205)을 포함한다.
제조공정에서, n형 전극(205)이 상기 n형 GaN-기반층(201)의 상단에 형성되게 하기 위해 n형 전극을 형성하기 전에, p형 전극(204), 활성영역(202) 및 p형 GaN-기반층(203)의 일부가 제거된다. 도 2a에서, LED 디바이스(200')내의 화살표는 전기경로가 p형 전극(204)으로부터 n형 전극(205)까지 형성된 것을 나타낸다. n형 전극(205)이 형성된 후, LED 디바이스(200')는 플립칩 측면 LED 디바이스(200)를 형성하기 위해 솔더 또는 금속 연결물(206)을 통해 서브마운트 기판(207)상에 장착되도록 뒤집힌다.
도 2b는 서브마운트 기판(207)상에 장착하도록 뒤집히기 전에 도 2a의 LED 디바이스(200')의 평면도를 도시한 것이다. 도 2b는 p형 전극(204)이 n형 전극(205)의 면적보다 더 큰 면적을 갖는 것을 나타낸다.
도 1a-1b 및 도 2a-2b의 LED 디바이스에서 n형 GaN-기반층, p형 GaN-기반층, 및 활성층은 GaN-계열의 재료를 이용해 형성된다. 전압이 LED 디바이스에 인가되면, 주입된 캐리어(예컨대, 홀 및 전자)가 활성층에서 재결합되어 광방출을 발생한다. GaN-계열의 재료의 굴절률은 460㎚의 파장에서 약 2.4이다. GaN-기반층과 대기(또는 다른 둘러싸인 재료) 간의 경계면에서 광의 입사각도가 임계각 보다 큰 경우, LED 디바이스내에 발생된 광의 상당한 부분은 전반사(TIR)로 인해 상기 LED 디바이스내에 갇힐 수 있다. 스넬의 법칙에 따르면, GaN/공기 경계면에서 임계각은 약 24.6도이다. 통상적으로, LED 디바이스로부터 빠져나가는 광의 가능성을 높이기 위해, LED 디바이스의 상단면은 TIR의 한계를 해체하도록 무작위적으로 거칠다.
LED 디바이스에 대한 광추출이 도 3을 참조로 설명된다. 도 3에서 LED 디바이스(300)는 n형 GaN-기반층(302), 활성 영역(303), p형 GaN-기반층(304), n형 전극(301), 기판(306)에 장착된 p형 전극(305)을 포함하는 GaN-기반 재료 구조물을 포함하는 수직 LED 디바이스이다. 참조번호(320)는 LED 디바이스(300) 내에서 발생한 광의 이동방향을 나타낸다. 대개, 활성영역(303)에서 방출된 광은 LED 디바이스(300)의 상단면 또는 하단면을 향해 진행하는 약 50/50의 기회를 갖는다. 본 명세서에서 반사전극으로 서로 바꾸어 인용되는 p형 전극(305)은 도 3에 도시된 바와 같이 LED 디바이스(300)의 상단면으로 다시 광을 진행하게 방향을 돌리는데 사용된다. 반사전극(305)은 주로 금속을 포함하고, 상기 반사전극(305)의 반사도는 가능한 한 반사손실을 많이 줄일 수 있게 제조되는데, 이는 도 3에 도시된 바와 같이 LED 디바이스를 나가기 전에 방출 광이 여러 번 반사되는 경향이 있기 때문이다.
은(Ag)은 AlInGaN LED 디바이스의 반사전극을 형성하기 위한 금속으로 적합한데, 이는 Ag이 대상 파장범위(즉, 400-700㎚)에서 반사도가 크기 때문이고, 이 재료는 p형 GaN-기반층과 옴접촉을 형성할 수 있다. GaN-기반 재료 구조물을 제조하는데 사용된 에피텍셜성장 공정과 성장조건으로 인해, 전반적으로 p형 GaN-기반층은 약간 거칠다.
도 4는 LED 디바이스(300)내에 광추출을 도시한 도 3의 p형 GaN-기반층(304)과 Ag을 구비한 p형 전극(305)의 확대도이다. 주로, p형 GaN-기반층으로부터 측정된 Ag의 반사율의 수직 입사는 도 4에 도시된 바와 같이 거친 GaN/Ag 경계면(410)으로부터 발생한 산란효과(403) 및 표면 플라즈마(SP) 흡수(420)로 인해 간단한 광모델 계산으로부터 예상된 값보다 더 낮다. 거친 경계면(410)은 수직 입사광을 랜덤방향으로 산란시키고 전 파장에서 정반사를 줄인다. 포톤들이 LED 디바이스내에서 계속 반사되고 결국, 예컨대, 대기로 LED 디바이스(300)를 탈출하기 때문에 산란공정에 일반적으로 전혀 포톤들이 손실되지 않는다. 그러나, 표면 플라즈마(SP) 모드(420)에 결합된 포톤들은 일반적으로 탈출할 수 없고 결국 상실된다. 결과적으로, SP 흡수가 반사율 측정에 상당한 영향을 가질 수 있다. 실험 측정하에서, SP 흡수의 강도는 일반적으로 경계면 거칠기의 정도와 상관된다. SP 흡수 피크가 400㎚일 수 있으나, 흡수 폭은 여전히 약 460㎚의 파장에 대해 Ag 반사율을 크게 저하킬 정도로 충분히 넓을 수 있다.
p형 전극(예컨대, Ag 전극)은 물리적(예컨대, 전자빔 또는 열) 증발공정에 의해 p형 GaN-기반층에 증착될 수 있고, 증착이 적절히 수행되면 Ag은 공극없이 p형 GaN-기반층에 따르게 된다. p형 GaN-기반층/Ag의 거칠기는 p형 GaN-기반층의 품질에 의해 결정된다. 그러나 증착공정 또는 접촉 어닐링 공정동안 발생된 공극들(voids)로 인해 경계면 거칠기가 증가하고 SP 흡수가 더 강화될 수 있다.
p형 GaN-기반층/Ag 전극 인터페이스에서 높은 반사율 값을 달성하기 위해, p형 GaN-기반층/Ag 전극 인터페이스의 적절한 평탄함을 보장하고 이로써 SP 흡수를 최소화시키도록 p형 GaN-기반층이 약 3㎚ 미만의 제곱평균 제곱근(RMS: root-mean square) 거칠기를 갖는 LED 디바이스가 제공된다.
변형으로, SP 흡수가 최대로 줄어들 수 있도록 완만한 표면을 갖는 p형 GaN-기반층을 제조하는 방법이 제공된다.
도 5a 내지 도 5c 및 도 6a 내지 도 6c는 수직 LED 디바이스(500)와 플립칩 측면 LED 디바이스(600)에 대한 제조공정을 각각 도시하고 있다. 도 5a 및 도 6a의 공정은 n형 전극의 형성과 마지막 마운팅을 제외하고는 기본적으로 유사한 제조단계를 따른다.
도 5a에서, n형 GaN-기반층(502)이 사파이어 기판(501)과 같은 기판에 형성된다. 상기 n형 GaN-기반층(502) 위에, 활성영역(503)과 p형 GaN-기반층(504)이 형성된다. 예로써, 도 5b에 도시된 p형 전극(505)과 결부한 p형 GaN-기반층(504)의 표면의 RMS 거칠기는 바람직하게는 약 3㎚ 미만으로 제어된다. 예로써, p형 GaN-기반층(504)은 트리메틸 갈륨(TMGa), 트리메틸 인듐(TMIn), 트리메틸 알루미늄(TMAl) 과 같은 금속유기 화합물 및 암모니아, 수소, 질소뿐만 아니라 제어된 압력과 온도로 반응챔버에서 실리콘 및 마그네슘용 도판트 전구체를 이용한 MOCVD(Metal-Organic Chemical Vapor Deposition)에 의해 형성된다. 더욱이, 증착공정에서 성장온도는 바람직하게는 약 950℃ 보다 크고 성장속도는 바람직하게는 약 150Å/min 미만이다.
약 3㎚ 미만의 RMS 거칠기를 갖는 p형 GaN-기반층을 증착한 후, p형 전극(505)이 도 5b에 도시된 바와 같이 p형 GaN-기반층(504)상에 형성된다. 대안으로, p형 전극(505)을 증착하기 전에, 투명한 옴접촉층(미도시)이 p형 GaN-기반층(504)상에 형성될 수 있다. 투명한 옴접촉층은 인듐주석 산화물(ITO) 또는 알루미늄 도핑된 아연 산화물(AZO)과 같은 도핑된 금속 산화물과 함께 예컨대 전자빔 증발, 스퍼터링, MOCVD, 등에 의해 형성될 수 있다. 마찬가지로, 투명한 옴접촉층이 있을 때, 상기 투명한 옴접촉층의 RMS 거칠기는 p-GaN 표면의 RMS 거칠기에 무관하게 약 3㎚ 미만이도록 제어될 수 있다.
상술한 바와 같이, 도 5b 및 도 5c의 p형 전극(505)은 상기 도 5b 및 도 5c에 도시된 바와 같이 LED 디바이스의 상단면으로 다시 아래방향으로 방출된 광을 반사하기 위한 반사층이다. p형 전극(505)을 형성하는데 사용된 예시적인 금속은 Ag, Pt, Ni, Cr, Ti, Al, Pd, Ru, Rh, Mo 및 이들의 합금을 포함한다.
변형으로, p형 전극(505)이 형성된 후, n형 전극(506)은 도 5c에 도시된 바와 같이 기판(501)에 부착된 n형 GaN-기반층(502)의 표면에 형성되게 하도록 상기 n형 GaN-기반층(502)으로부터 기판(501)이 제거된다. n형 전극(506)이 형성된 n형 GaN-기반층(502)의 표면은 전반사(TIR) 효과를 최소화하고 광추출 효과를 강화하기 위해 종래의 러프닝(roughening) 방법에 따라 거칠어 진다. 또한 5c에 도시된 바와 같이, p형 전극(505)은 기계적 지지를 위해 서브마운트 기판(508)상에 장착될 수 있다. 서브마운트 기판(508)은 기판(501)에 사용된 재료와 유사한 재료를 포함할 수 있다. 즉, 서브마운트 기판(508)은 Cu, Mo, W, 및 Al과 같은 금속, 또는 그 합금; Si, GaAs, GaP, InP, 및 Ge과 같은 반도체 재료; 및/또는 Al2O3 및 AlN과 같은 세라믹 중 하나 이상에서 선택될 수 있다.
도 6a 내지 도 6c를 더 상세히 설명한다. 도 5a와 마찬가지로, 도 6a에서, n형 GaN-기반층(602), 활성영역(603) 및 p형 GaN-기반층(604)이 사파이어 기판(601)과 같은 기판에 형성된다. 도 5a에 상술한 바와 같이, p형 GaN-기반층(604)은 트리메틸 갈륨(TMGa), 트리메틸 인듐(TMIn), 트리메틸 알루미늄(TMAl)과 같은 금속유기 화합물 및 암모니아, 수소, 질소뿐만 아니라 제어된 압력과 온도로 반응챔버에서 실리콘 및 마그네슘용 도판트 전구체를 이용한 MOCVD에 의해 형성된다. 증착공정에서 성장온도는 바람직하게는 약 950℃ 보다 크고 성장속도는 바람직하게는 약 150Å/min 미만이다. 게다가, p형 GaN-기반층의 RMS 거칠기는 예컨대 약 3㎚ 미만일 수 있다.
다음, 도 6b에서, 상기 p형 GaN-기반층(604)상에 투명 옴접촉층(609)과 반사 p형 전극(605)이 형성된다. 상술한 바와 같이, 투명한 옴접촉층(609)은 선택적이며 본 발명의 범위를 제한하지 않는다. 반사전극(605)과 직접 접촉한 표면, 예컨대, p-GaN 표면 또는 투명한 옴접촉층 표면의 RMS 거칠기는 3㎚ 미만일 수 있다.
플립칩 측면 LED 디바이스(600)로서, 도 6c는 도 6c에 도시된 바와 같이 n형 전극(606)이 n형 GaN-기반층(602)의 상단에 형성되게 하도록 반사 p형 전극(605), 투명한 옴접촉층(609), 및 p형 GaN-기반층(604)의 일부가 에칭되는 것을 도시하고 있다. 이런 공정에 의해 제조된 LED 구조는 솔더 조인트 또는 금속 연결물(610)을 통해 일치하는 금속접촉패드(611)와 함께 서브마운트 기판(608)상에 뒤집혀 장착된다. 금속접촉패드(611)는 전기적으로 절연 서브마운트(608) 또는 전기 전도성 서브마운트(미도시) 위에 형성된 절연 유전체 코팅에 의해 서로 전기적으로 절연되어 있다.
본 발명의 태양에 따른 예시적인 실시예들을 상기 이점에 따라 기술하였다. 이들 예는 단지 본 발명의 태양의 예시인 것이 명백하다. 많은 변형과 변경들이 당업자에게 명백할 것이다.
상기 설명은 당업자가 본 명세서에 상술한 다양한 탸앵들을 실히가도록 제공되어 있다. 이들 태양에 대한 다양한 변형들은 당업자에게 쉽게 명백할 것이며, 본 명세서에 정의된 일반적인 원리들은 다른 태양에도 적용될 수 있다. 따라서, 특허청구범위는 본 명세서에 나타낸 태양들에 국한되도록 의도한 것이 아니라, 언어적 주장에 따라 일치되는 모든 범위이도록 의도하고 있으며, 단수의 형태로 된 요소라는 말은 특별히 언급하지 않는 한 "하나 및 유일한 하나"가 아니라 "하나 이상"을 의미한다. 특별히 언급하지 않는 한, "몇몇"이라는 용어는 하나 이상을 의미한다. 당업자에게 알려지거나 나중에 알려지게 되는 본 명세서 전체를 통해 기술된 다양한 태양들의 요소들에 대해 모든 구조적 및 기능적 등가물들은 명백히 본 명세서에 참조로 포함되며 특허청구범위에 포함되는 것으로 되어 있다. 더욱이, 이런 설명이 명백히 특허청구범위에 인용되는지 여부에 무관하게 본 명세서에 개시된 어떠한 것도 공공에 헌납하는 것으로 의도되어 있지 않다. 요소가 "수단"이란 어구를 이용해 명백히 언급되지 않는 한 또는 방법 청구항의 경우에 요소가 "단계"라는 어구를 이용해 언급되지 않는 한 어떠한 특허청구범위 요소도 35 U.S.C.§112, 제6절의 조항하에 있는 것으로 해석되지 않아야 한다.

Claims (45)

  1. 제 1 에피텍셜층 및 제 2 에피텍셜층을 포함하는 에피텍셜층 구조와,
    상기 제 1 에피텍셜층 상에 형성된 제 1 전극과,
    상기 제 2 에피텍셜층 상에 형성되며 금속을 포함하는 제 2 전극을 구비하고,
    상기 제 2 에피텍셜층은 p형 에피텍셜층이며,
    상기 제 1 에피텍셜층은 상기 제 1 전극과 상기 제 2 에피텍셜층 사이에 있고, 상기 제 2 에피텍셜층은 상기 제 2 전극과 상기 제 1 에피텍셜층 사이에 있으며,
    상기 제 2 에피텍셜층은 상기 제 2 전극이 형성되는 표면에 3㎚ 미만의 제곱평균 제곱근(RMS) 거칠기를 갖는 발광다이오드.
  2. 제 1 항에 있어서,
    상기 제 2 전극의 금속은 Ag, Pt, Ni, Cr, Ti, Al, Pd, W, Ru, Rh, Mo, 및 그 합금으로 구성된 그룹에서 선택된 금속을 포함하는 발광다이오드.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제 1 에피텍셜층은 n형 에피텍셜층인 발광다이오드.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 제 2 에피텍셜층은 금속유기 화합물 용액을 이용한 MOCVD(Metal-Organic Chemical Vapor Deposition)을 통해 증착되는 발광다이오드.
  8. 제 7 항에 있어서,
    상기 제 2 에피텍셜층은 많아야 150Å/min의 성장속도로 950℃ 보다 적지 않은 온도에서 형성되는 발광다이오드.
  9. 제 1 에피텍셜층 및 p-형 GaN 기반층을 포함하는 제 2 에피텍셜층을 포함하는 에피텍셜층 구조와,
    상기 제 1 에피텍셜층 상에 형성된 제 1 전극과,
    상기 제 2 에피텍셜층 상에 형성된 투명한 옴접촉층과,
    상기 투명한 옴접촉층 상에 형성되며 금속을 포함하는 제 2 전극을 구비하고,
    상기 제 1 에피텍셜층은 상기 제 1 전극과 상기 제 2 에피텍셜층 사이에 있고, 상기 제 2 에피텍셜층은 상기 제 2 전극과 상기 제 1 에피텍셜층 사이에 있으며,
    상기 제 2 전극에 인접한 상기 투명한 옴접촉층의 표면은 3㎚ 미만의 제곱평균 제곱근(RMS) 거칠기를 갖는 발광다이오드.
  10. 삭제
  11. 제 1 항에 있어서,
    상기 제 1 전극 및 제 2 전극은 상기 에피텍셜층의 어느 한 면에 증착되는 발광다이오드.
  12. 제 11 항에 있어서,
    상기 제 2 전극은 기판에 장착되는 발광다이오드.
  13. 제 12 항에 있어서,
    상기 기판은 금속, 반도체 재료, 및 세라믹으로 구성된 그룹으로부터 선택되는 발광다이오드.
  14. 제 13 항에 있어서,
    상기 기판의 금속은 Cu, Mo. W, 및 Al으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하고, 상기 반도체 재료는 Si, GaAs, GaP, InP, 및 Ge으로 구성된 그룹에서 선택된 적어도 하나를 포함하며, 상기 세라믹은 Al2O3 및 AlN으로 구성된 그룹에서 선택된 적어도 하나를 포함하는 발광다이오드.
  15. n형 에피텍셜층과 p형 에피텍셜층을 포함하는 에피텍셜층 구조와,
    상기 n형 에피텍셜층 상에 형성된 제 1 전극과,
    상기 p형 에피텍셜층 상에 형성되고 금속을 포함하는 제 2 전극을 구비하고,
    상기 제1 및 제2 전극은 상기 에피텍셜층 구조의 일측에 배치되고,
    상기 n형 에피텍셜층은 상기 제 1 전극과 상기 p형 에피텍셜층 사이에 있고, 상기 p형 에피텍셜층은 상기 제 2 전극과 상기 n형 에피텍셜층 사이에 있으며,
    상기 n형 에피텍셜층은 상기 제 2 전극이 형성된 표면에 3㎚ 미만의 제곱평균 제곱근(RMS) 거칠기를 갖는 발광다이오드.
  16. 삭제
  17. 제 15 항에 있어서,
    상기 제 1 전극과 상기 제 2 전극은 기판에 장착된 발광다이오드.
  18. 제 17 항에 있어서,
    상기 제 1 전극과 상기 제 2 전극은 솔더 접합 및 금속 연결물 중 하나를 통해 상기 기판에 장착되는 발광다이오드.
  19. 제 17 항에 있어서,
    상기 기판은 금속, 반도체 재료, 및 세라믹으로 구성된 그룹에서 선택되는 발광다이오드.
  20. 제 19 항에 있어서,
    상기 기판의 금속은 Cu, Mo. W, 및 Al으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하고, 상기 반도체 재료는 Si, GaAs, GaP, InP, 및 Ge으로 구성된 그룹에서 선택된 적어도 하나를 포함하며, 상기 세라믹은 Al2O3 및 AlN으로 구성된 그룹에서 선택된 적어도 하나를 포함하는 발광다이오드.
  21. 제 17 항에 있어서,
    상기 기판은 그 위에 절연코팅을 갖는 발광다이오드.
  22. 제 1 에피텍셜층 및 제 2 에피텍셜층을 포함하는 에피텍셜층 구조를 형성하는 단계와,
    상기 제 1 에피텍셜층 상에 제 1 전극과 상기 제 2 에피텍셜층 상에 금속을 포함하는 제 2 전극을 증착하는 단계를 포함하고,
    상기 제 2 에피텍셜층은 p형 에피텍셜층이며,
    상기 제 1 에피텍셜층은 상기 제 1 전극과 상기 제 2 에피텍셜층 사이에 있고, 상기 제 2 에피텍셜층은 상기 제 2 전극과 상기 제 1 에피텍셜층 사이에 있으며,
    상기 제 2 에피텍셜층은 상기 제 2 전극이 형성되는 표면에 3㎚ 미만의 제곱평균 제곱근(RMS) 거칠기를 갖는 발광다이오드 제조방법.
  23. 제 22 항에 있어서,
    상기 제 2 전극의 금속은 Ag, Pt, Ni, Cr, Ti, Al, Pd, W, Ru, Rh, Mo, 및 그 합금으로 구성된 그룹에서 선택된 적어도 하나를 포함하는 증착 금속들로 형성되는 발광다이오드 제조방법.
  24. 삭제
  25. 삭제
  26. 제 22 항에 있어서,
    상기 제 1 에피텍셜층은 n형 에피텍셜층인 발광다이오드 제조방법.
  27. 삭제
  28. 제 26 항에 있어서,
    상기 n형 에피텍셜층과 상기 p형 에피텍셜층 사이에 활성층을 형성하는 단계를 더 포함하는 발광다이오드 제조방법.
  29. 제 22 항에 있어서,
    상기 제 2 에피텍셜층과 상기 제 2 전극 사이에 형성된 투명한 옴접촉층을 증착하는 단계를 더 포함하는 발광다이오드 제조방법.
  30. 제 29 항에 있어서,
    상기 제 2 전극에 인접한 상기 투명한 옴접촉층의 표면은 3㎚ 미만의 제곱평균 제곱근(RMS) 거칠기를 갖는 발광다이오드 제조방법.
  31. 제 22 항에 있어서,
    상기 제 2 에피텍셜층은 금속유기화합물 용액을 이용한 MOCVD(Metal-Organic Chemical Vapor Deposition)을 통해 증착되는 발광다이오드 제조방법.
  32. 제 31 항에 있어서,
    상기 제 2 에피텍셜층은 많아야 150Å/min의 성장속도로 950℃ 보다 적지 않은 온도에서 형성되는 발광다이오드 제조방법.
  33. 제 22 항에 있어서,
    상기 제 1 및 제 2 전극은 상기 에피텍셜층 구조의 일면에 증착되는 발광다이오드 제조방법.
  34. 제 33 항에 있어서,
    상기 발광다이오드는 수직 발광다이오드 디바이스인 발광다이오드 제조방법.
  35. 제 33 항에 있어서,
    상기 제 2 전극은 기판에 장착되는 발광다이오드 제조방법.
  36. 제 35 항에 있어서,
    상기 기판은 금속, 반도체 재료 및 세라믹으로 구성된 그룹에서 선택되는 발광다이오드 제조방법.
  37. 제 36 항에 있어서,
    상기 기판의 금속은 Cu, Mo. W, 및 Al 으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하고, 상기 반도체 재료는 Si, GaAs, GaP, InP, 및 Ge으로 구성된 그룹에서 선택된 적어도 하나를 포함하며, 상기 세라믹은 Al2O3 및 AlN으로 구성된 그룹에서 선택된 적어도 하나를 포함하는 발광다이오드 제조방법.
  38. 제 22 항에 있어서,
    상기 제 1 전극과 제 2 전극은 상기 에피텍셜층 구조의 일면에 증착되는 발광다이오드 제조방법.
  39. 제 38 항에 있어서,
    상기 발광다이오드는 플립칩 측면 발광다이오드인 발광다이오드 제조방법.
  40. 제 38 항에 있어서,
    상기 에피텍셜층 구조는 p형 에피텍셜층과 n형 에피텍셜층을 구비하고, 상기 n형 에피텍셜층은 상기 제 1 전극과 상기 p형 에피텍셜층 사이에 있으며, 상기 p형 에피텍셜층은 상기 제 2 전극과 상기 n형 에피텍셜층 사이에 있고, 상기 제 1 전극은 상기 n형 에피텍셜층상에 위치한 발광다이오드 제조방법.
  41. 제 38 항에 있어서,
    상기 제 1 및 제 2 전극을 기판 상에 장착하는 단계를 더 포함하는 발광다이오드 제조방법.
  42. 제 41 항에 있어서,
    상기 제 1 및 제 2 전극은 솔더 접합 및 금속 연결물 중 하나를 통해 상기 기판상에 장착되는 발광다이오드 제조방법.
  43. 제 41 항에 있어서,
    상기 기판은 그 위에 절연코팅을 갖는 발광다이오드 제조방법.
  44. 제 41 항에 있어서,
    상기 기판은 금속, 반도체 재료, 및 세라믹으로 구성된 그룹에서 선택되는 하나를 증착함으로써 형성되는 발광다이오드 제조방법.
  45. 제 44 항에 있어서,
    상기 기판의 금속은 Cu, Mo. W, 및 Al 으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하고, 상기 반도체 재료는 Si, GaAs, GaP, InP, 및 Ge으로 구성된 그룹에서 선택된 적어도 하나를 포함하며, 상기 세라믹은 Al2O3 및 AlN으로 구성된 그룹에서 선택된 적어도 하나를 포함하는 발광다이오드 제조방법.
KR1020107017809A 2008-03-31 2009-03-27 반사 전극용으로 완만한 표면을 갖는 발광다이오드 KR101287365B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US4117208P 2008-03-31 2008-03-31
US61/041,172 2008-03-31
US12/120,051 2008-05-13
US12/120,051 US7781780B2 (en) 2008-03-31 2008-05-13 Light emitting diodes with smooth surface for reflective electrode
PCT/US2009/038695 WO2009123936A2 (en) 2008-03-31 2009-03-27 Light emitting diodes with smooth surface for reflective electrode

Publications (2)

Publication Number Publication Date
KR20100123686A KR20100123686A (ko) 2010-11-24
KR101287365B1 true KR101287365B1 (ko) 2013-07-18

Family

ID=41115742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107017809A KR101287365B1 (ko) 2008-03-31 2009-03-27 반사 전극용으로 완만한 표면을 갖는 발광다이오드

Country Status (8)

Country Link
US (5) US7781780B2 (ko)
EP (1) EP2257985A4 (ko)
JP (2) JP5688008B2 (ko)
KR (1) KR101287365B1 (ko)
CN (1) CN102150272B (ko)
MY (1) MY159231A (ko)
TW (1) TWI413278B (ko)
WO (1) WO2009123936A2 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8545629B2 (en) 2001-12-24 2013-10-01 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
CN101331249B (zh) 2005-12-02 2012-12-19 晶体公司 掺杂的氮化铝晶体及其制造方法
US9034103B2 (en) 2006-03-30 2015-05-19 Crystal Is, Inc. Aluminum nitride bulk crystals having high transparency to ultraviolet light and methods of forming them
US9771666B2 (en) 2007-01-17 2017-09-26 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
CN107059116B (zh) 2007-01-17 2019-12-31 晶体公司 引晶的氮化铝晶体生长中的缺陷减少
US8080833B2 (en) 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
US7781780B2 (en) 2008-03-31 2010-08-24 Bridgelux, Inc. Light emitting diodes with smooth surface for reflective electrode
EP2226853B1 (en) 2008-11-06 2014-02-26 Panasonic Corporation Nitride semiconductor element and method for manufacturing the same
WO2010116703A1 (ja) * 2009-04-06 2010-10-14 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP2010251390A (ja) * 2009-04-13 2010-11-04 Oki Electric Ind Co Ltd 発光ダイオード及びその製造方法
KR101712094B1 (ko) * 2009-11-27 2017-03-03 포항공과대학교 산학협력단 질화물갈륨계 수직 발광다이오드 및 그 제조 방법
KR101171722B1 (ko) * 2009-12-25 2012-08-06 파나소닉 주식회사 질화물계 반도체 소자 및 그의 제조방법
CN102194947B (zh) * 2010-03-17 2015-11-25 Lg伊诺特有限公司 发光器件和发光器件封装
CN105951177B (zh) 2010-06-30 2018-11-02 晶体公司 使用热梯度控制的大块氮化铝单晶的生长
JP5593163B2 (ja) * 2010-08-18 2014-09-17 昭和電工株式会社 発光ダイオード及び発光ダイオードランプ
KR101842586B1 (ko) * 2011-04-05 2018-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101873476B1 (ko) 2011-04-11 2018-07-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN102269534B (zh) * 2011-07-25 2012-11-28 天津空中代码工程应用软件开发有限公司 一种旋流式热导管
US8962359B2 (en) 2011-07-19 2015-02-24 Crystal Is, Inc. Photon extraction from nitride ultraviolet light-emitting devices
US9847372B2 (en) * 2011-12-01 2017-12-19 Micron Technology, Inc. Solid state transducer devices with separately controlled regions, and associated systems and methods
US9450152B2 (en) 2012-05-29 2016-09-20 Micron Technology, Inc. Solid state transducer dies having reflective features over contacts and associated systems and methods
KR102005236B1 (ko) * 2012-07-05 2019-07-31 삼성전자주식회사 반사 전극 형성을 위한 콘택층을 포함하는 반도체 발광 소자
US8748202B2 (en) 2012-09-14 2014-06-10 Bridgelux, Inc. Substrate free LED package
US10276749B2 (en) 2013-01-09 2019-04-30 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
US9768357B2 (en) 2013-01-09 2017-09-19 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
WO2014110197A1 (en) 2013-01-09 2014-07-17 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
JP6275817B2 (ja) 2013-03-15 2018-02-07 クリスタル アイエス, インコーポレーテッドCrystal Is, Inc. 仮像電子及び光学電子装置に対する平面コンタクト
CN105374906A (zh) * 2014-08-26 2016-03-02 广东量晶光电科技有限公司 一种led芯片及其制备方法
CN104319343B (zh) * 2014-10-29 2017-03-08 华灿光电股份有限公司 一种白光led的制作方法及白光led
TWI568016B (zh) * 2014-12-23 2017-01-21 錼創科技股份有限公司 半導體發光元件
JP7066610B2 (ja) 2015-07-13 2022-05-13 クラヨナノ エーエス 発光ダイオードデバイス、光検出デバイス、およびグラファイト基板上のナノワイヤ又はナノピラミッドを含む組成物
WO2017021380A1 (en) 2015-07-31 2017-02-09 Crayonano As Process for growing nanowires or nanopyramids on graphitic substrates
EP3350844B1 (en) * 2015-09-17 2021-10-27 Crystal Is, Inc. Ultraviolet light-emitting devices incorporating two-dimensional hole gases
WO2019047092A1 (zh) * 2017-09-07 2019-03-14 苏州晶湛半导体有限公司 发光器件表面粗化的方法与发光器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070011916A (ko) * 2005-07-22 2007-01-25 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR20070055153A (ko) * 2005-11-25 2007-05-30 서울옵토디바이스주식회사 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100735488B1 (ko) * 2006-02-03 2007-07-04 삼성전기주식회사 질화갈륨계 발광다이오드 소자의 제조방법
KR20080015794A (ko) * 2005-05-27 2008-02-20 라티스 파워(지앙시) 코포레이션 ＩｎＧａＡｌＮ 발광 장치 및 이의 제조 방법

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055678A (ja) * 1983-09-06 1985-03-30 Nec Corp 発光ダイオ−ド
JPH08115877A (ja) * 1994-10-17 1996-05-07 Sony Corp 半導体エピタキシャル成長方法
JPH104208A (ja) * 1996-06-14 1998-01-06 Omron Corp 面発光型半導体発光素子
JPH1140851A (ja) * 1997-07-15 1999-02-12 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
JP3965203B2 (ja) * 1998-06-26 2007-08-29 シャープ株式会社 窒化物系化合物半導体発光素子
TW418549B (en) * 1998-06-26 2001-01-11 Sharp Kk Crystal growth method for nitride semiconductor, nitride semiconductor light emitting device, and method for producing the same
EP1076388B1 (en) * 1999-02-26 2009-03-11 The Furukawa Electric Co., Ltd. Semiconductor laser
US6639354B1 (en) * 1999-07-23 2003-10-28 Sony Corporation Light emitting device, production method thereof, and light emitting apparatus and display unit using the same
JP4282173B2 (ja) * 1999-09-03 2009-06-17 シャープ株式会社 窒素化合物半導体発光素子およびその製造方法
JP2001196702A (ja) 2000-01-11 2001-07-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
US6515417B1 (en) * 2000-01-27 2003-02-04 General Electric Company Organic light emitting device and method for mounting
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP3531865B2 (ja) 2000-07-06 2004-05-31 独立行政法人 科学技術振興機構 超平坦透明導電膜およびその製造方法
JP2002190635A (ja) * 2000-12-20 2002-07-05 Sharp Corp 半導体レーザ素子およびその製造方法
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
TW564584B (en) * 2001-06-25 2003-12-01 Toshiba Corp Semiconductor light emitting device
US6949395B2 (en) * 2001-10-22 2005-09-27 Oriol, Inc. Method of making diode having reflective layer
JP4178836B2 (ja) * 2002-05-29 2008-11-12 ソニー株式会社 窒化ガリウム系半導体素子及びその製造方法
JP4493902B2 (ja) 2002-10-15 2010-06-30 大阪府 透明導電膜の製造方法
JP4052150B2 (ja) * 2003-03-05 2008-02-27 住友電気工業株式会社 窒化物系半導体装置の製造方法
KR20060031801A (ko) * 2003-05-29 2006-04-13 어플라이드 머티어리얼스, 인코포레이티드 불순물 베이스의 광도파관 검출기
KR100483049B1 (ko) * 2003-06-03 2005-04-15 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드의 제조방법
KR20060059891A (ko) * 2003-06-04 2006-06-02 유명철 수직 구조 화합물 반도체 디바이스의 제조 방법
JP2005112641A (ja) * 2003-10-03 2005-04-28 Sumitomo Electric Ind Ltd 窒化物半導体基板および窒化物半導体基板の製造方法
CN1638055A (zh) * 2003-12-24 2005-07-13 松下电器产业株式会社 氮化物系化合物半导体元件的制造方法
JP4438422B2 (ja) * 2004-01-20 2010-03-24 日亜化学工業株式会社 半導体発光素子
EP1708284B1 (en) * 2004-01-20 2017-03-29 Nichia Corporation Semiconductor light-emitting device
US20050285128A1 (en) * 2004-02-10 2005-12-29 California Institute Of Technology Surface plasmon light emitter structure and method of manufacture
US7569863B2 (en) * 2004-02-19 2009-08-04 Panasonic Corporation Semiconductor light emitting device
US20050189551A1 (en) * 2004-02-26 2005-09-01 Hui Peng High power and high brightness white LED assemblies and method for mass production of the same
JP4452607B2 (ja) * 2004-03-05 2010-04-21 順一 島田 照明装置、フィルタ装置、画像表示装置
KR100634503B1 (ko) * 2004-03-12 2006-10-16 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
US7329905B2 (en) * 2004-06-30 2008-02-12 Cree, Inc. Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
TWI299914B (en) 2004-07-12 2008-08-11 Epistar Corp Light emitting diode with transparent electrically conductive layer and omni directional reflector
JP2006073619A (ja) 2004-08-31 2006-03-16 Sharp Corp 窒化物系化合物半導体発光素子
US7849381B2 (en) 2004-12-21 2010-12-07 Sandisk Corporation Method for copying data in reprogrammable non-volatile memory
EP1681712A1 (en) * 2005-01-13 2006-07-19 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of producing substrates for optoelectronic applications
US7341878B2 (en) * 2005-03-14 2008-03-11 Philips Lumileds Lighting Company, Llc Wavelength-converted semiconductor light emitting device
JP2006295126A (ja) 2005-03-15 2006-10-26 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
TW200707799A (en) * 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
CN101218687B (zh) * 2005-07-05 2012-07-04 昭和电工株式会社 发光二极管及其制造方法
JP2007088351A (ja) * 2005-09-26 2007-04-05 Hitachi Cable Ltd 発光ダイオード用エピタキシャルウェハおよび発光ダイオード
JP2007109713A (ja) 2005-10-11 2007-04-26 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
US20070096121A1 (en) * 2005-10-28 2007-05-03 Ni Ying C Light emitting diode and method for manufacturing the same
KR100721150B1 (ko) 2005-11-24 2007-05-22 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자
US7915619B2 (en) * 2005-12-22 2011-03-29 Showa Denko K.K. Light-emitting diode and method for fabrication thereof
US7687811B2 (en) * 2006-03-21 2010-03-30 Lg Electronics Inc. Vertical light emitting device having a photonic crystal structure
JP5110804B2 (ja) 2006-03-24 2012-12-26 日本エレクトロプレイテイング・エンジニヤース株式会社 Ｌｅｄの製造方法
US7615789B2 (en) * 2006-05-09 2009-11-10 SemiLEDs Optoelectronics Co., Ltd. Vertical light emitting diode device structure
CN100452460C (zh) * 2006-05-29 2009-01-14 金芃 通孔垂直结构的半导体芯片及其制造方法
JP2008010835A (ja) * 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
US8080828B2 (en) * 2006-06-09 2011-12-20 Philips Lumileds Lighting Company, Llc Low profile side emitting LED with window layer and phosphor layer
JP4946195B2 (ja) 2006-06-19 2012-06-06 サンケン電気株式会社 半導体発光素子及びその製造方法
DE202007018948U1 (de) * 2006-07-18 2009-12-31 University Of Southern California, Los Angeles Elektroden mit Nanoröhrchen für organische optoelektronische Einrichtung
TWI369009B (en) * 2007-09-21 2012-07-21 Nat Univ Chung Hsing Light-emitting chip device with high thermal conductivity
US8692286B2 (en) * 2007-12-14 2014-04-08 Philips Lumileds Lighing Company LLC Light emitting device with bonded interface
US7598105B2 (en) * 2007-12-21 2009-10-06 Tekcore Co., Ltd. Light emitting diode structure and method for fabricating the same
US7781780B2 (en) * 2008-03-31 2010-08-24 Bridgelux, Inc. Light emitting diodes with smooth surface for reflective electrode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080015794A (ko) * 2005-05-27 2008-02-20 라티스 파워(지앙시) 코포레이션 ＩｎＧａＡｌＮ 발광 장치 및 이의 제조 방법
KR20070011916A (ko) * 2005-07-22 2007-01-25 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR20070055153A (ko) * 2005-11-25 2007-05-30 서울옵토디바이스주식회사 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100735488B1 (ko) * 2006-02-03 2007-07-04 삼성전기주식회사 질화갈륨계 발광다이오드 소자의 제조방법

Also Published As

Publication number Publication date
US20140080234A1 (en) 2014-03-20
US8691606B2 (en) 2014-04-08
EP2257985A2 (en) 2010-12-08
TWI413278B (zh) 2013-10-21
US20110140125A1 (en) 2011-06-16
JP5688008B2 (ja) 2015-03-25
US20090242924A1 (en) 2009-10-01
JP2014064034A (ja) 2014-04-10
US20110008923A1 (en) 2011-01-13
KR20100123686A (ko) 2010-11-24
CN102150272A (zh) 2011-08-10
WO2009123936A3 (en) 2009-12-30
US7781780B2 (en) 2010-08-24
WO2009123936A2 (en) 2009-10-08
US20130102095A1 (en) 2013-04-25
TW200941774A (en) 2009-10-01
US8168984B2 (en) 2012-05-01
EP2257985A4 (en) 2015-04-22
JP2011526733A (ja) 2011-10-13
CN102150272B (zh) 2015-03-11
US9437776B2 (en) 2016-09-06
MY159231A (en) 2016-12-30
US8163578B2 (en) 2012-04-24

Similar Documents

Publication Publication Date Title
KR101287365B1 (ko) 반사 전극용으로 완만한 표면을 갖는 발광다이오드
JP4999696B2 (ja) ＧａＮ系化合物半導体発光素子及びその製造方法
US8895332B2 (en) Light-emitting diode chip with high light extraction and method for manufacturing the same
TWI438928B (zh) 半導體晶片及製造半導體晶片的方法
US9209362B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
US20090127575A1 (en) Light-Emitting Diode Chip With High Light Extraction And Method For Manufacturing The Same
TWI426674B (zh) 光電組件及光電組件之製造方法
KR101000311B1 (ko) 반도체 발광소자 및 그 제조방법
KR20080087135A (ko) 질화물 반도체 발광 소자
US7022550B2 (en) Methods for forming aluminum-containing p-contacts for group III-nitride light emitting diodes
KR100699056B1 (ko) 복수의 발광셀을 갖는 발광다이오드 및 그 제조방법
TW201511042A (zh) 透明導電膜用組成物、透明電極、半導體發光元件、太陽電池
KR101835312B1 (ko) 발광소자 및 그 제조방법
KR20090078479A (ko) 수직형 발광 소자 및 그 제조방법
KR101499953B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR20090072478A (ko) 발광 다이오드 및 그 제조방법
KR101681573B1 (ko) 발광소자의 제조방법
TW200834978A (en) Light-emitting diode and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170904

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190628

Year of fee payment: 7