WO2010116703A1 - 窒化物系半導体素子およびその製造方法 - Google Patents

窒化物系半導体素子およびその製造方法 Download PDF

Info

Publication number
WO2010116703A1
WO2010116703A1 PCT/JP2010/002465 JP2010002465W WO2010116703A1 WO 2010116703 A1 WO2010116703 A1 WO 2010116703A1 JP 2010002465 W JP2010002465 W JP 2010002465W WO 2010116703 A1 WO2010116703 A1 WO 2010116703A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
plane
electrode
gan
emitting device
Prior art date
Application number
PCT/JP2010/002465
Other languages
English (en)
French (fr)
Inventor
井上彰
藤金正樹
横川俊哉
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN2010800019258A priority Critical patent/CN102067348B/zh
Priority to US13/125,367 priority patent/US8058639B2/en
Priority to JP2010532359A priority patent/JP4676577B2/ja
Publication of WO2010116703A1 publication Critical patent/WO2010116703A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Definitions

  • the present invention relates to a nitride semiconductor device and a method for manufacturing the same.
  • the present invention relates to a GaN-based semiconductor light-emitting element such as a light-emitting diode and a laser diode in the wavelength range of the visible range such as ultraviolet to blue, green, orange and white.
  • a GaN-based semiconductor light-emitting element such as a light-emitting diode and a laser diode in the wavelength range of the visible range such as ultraviolet to blue, green, orange and white.
  • Such light-emitting elements are expected to be applied to display, illumination, optical information processing fields, and the like.
  • the present invention also relates to a method for manufacturing an electrode used for a nitride semiconductor device.
  • a nitride semiconductor having nitrogen (N) as a group V element is considered promising as a material for a short-wavelength light-emitting element because of its large band gap.
  • LEDs blue light emitting diodes
  • Green LEDs and semiconductor lasers made of GaN-based semiconductors have also been put into practical use (see, for example, Patent Documents 1 and 2).
  • FIG. 1 schematically shows a unit cell of GaN.
  • FIG. 2 shows four basic vectors a 1 , a 2 , a 3 , and c that are generally used to represent the surface of the wurtzite crystal structure in the 4-index notation (hexagonal crystal index).
  • the basic vector c extends in the [0001] direction, and this direction is called “c-axis”.
  • a plane perpendicular to the c-axis is called “c-plane” or “(0001) plane”.
  • c-axis” and “c-plane” may be referred to as “C-axis” and “C-plane”, respectively.
  • a c-plane substrate that is, a substrate having a (0001) plane on the surface is used as a substrate on which a GaN-based semiconductor crystal is grown.
  • polarization electrical polarization
  • the “c-plane” is also called “polar plane”.
  • a piezoelectric field is generated along the c-axis direction in the InGaN quantum well in the active layer.
  • a substrate having a nonpolar plane, for example, a (10-10) plane called m-plane perpendicular to the [10-10] direction is used. It is being considered.
  • “-” attached to the left of the number in parentheses representing the Miller index means “bar”.
  • the m-plane is a plane parallel to the c-axis (basic translation vector a 3 ) and is orthogonal to the c-plane.
  • Ga atoms and nitrogen atoms exist on the same atomic plane, and therefore no polarization occurs in the direction perpendicular to the m plane.
  • the semiconductor multilayer structure is formed in a direction perpendicular to the m-plane, no piezoelectric field is generated in the active layer, so that the above problem can be solved.
  • the m-plane is a general term for the (10-10) plane, the (-1010) plane, the (1-100) plane, the (-1100) plane, the (01-10) plane, and the (0-110) plane.
  • the X plane may be referred to as a “growth plane”, and a semiconductor layer formed by the X plane growth may be referred to as an “X plane semiconductor layer”.
  • a GaN-based semiconductor element grown on an m-plane substrate can exhibit a remarkable effect as compared with that grown on a c-plane substrate, but has the following problems. That is, a GaN-based semiconductor device grown on an m-plane substrate has a higher contact resistance than that grown on a c-plane substrate, which uses a GaN-based semiconductor device grown on an m-plane substrate. It has become a major technical obstacle.
  • the inventor of the present application diligently studied to solve the problem that the contact resistance of the GaN-based semiconductor element grown on the non-polar m-plane is high. And found a means to make it possible to reduce mounting stress.
  • the present invention has been made in view of the above points, and its main purpose is to reduce contact resistance in a nitride-based semiconductor light-emitting device fabricated by m-plane growth and to suppress defects due to flip-chip mounting.
  • the object is to provide a light emitting device.
  • a first light-emitting device of the present invention is a light-emitting device comprising a mounting substrate having wiring and a nitride-based semiconductor light-emitting element flip-chip mounted on the mounting substrate, the nitride-based semiconductor light-emitting device Comprises a nitride-based semiconductor multilayer structure having a p-type semiconductor region whose surface is an m-plane, and an electrode provided on the p-type semiconductor region, and the p-type semiconductor region is made of Al x In y Ga z.
  • N (x + y + z 1, x ⁇ 0, y ⁇ 0, z ⁇ 0) made of a semiconductor, and the electrode includes an Mg layer in contact with the surface of the p-type semiconductor region, and the electrode is connected to the wiring Has been.
  • the electrode has a metal layer provided on the Mg layer.
  • the metal layer is made of at least one metal selected from the group consisting of Pt, Mo, Pd, and Ag.
  • an Mg alloy layer is formed between the Mg layer and the metal layer.
  • the thickness of the Mg layer is 15 nm or more and 45 nm or less.
  • the electrode includes a first metal layer provided on the Mg layer, a second Mg layer provided on the first metal layer, and a second metal provided on the second Mg layer. And a layer.
  • the first metal layer is formed of at least one metal selected from the group consisting of Pt, Mo, Pd, and Ag
  • the second metal layer is Pt, Mo, Pd, and It is made of at least one metal selected from the group consisting of Ag.
  • the thickness of the second Mg layer is 15 nm or more.
  • the thickness of the Mg layer is 2 nm or more and 15 nm or less.
  • the electrode has a metal layer provided on the Mg layer.
  • the electrode includes a first metal layer provided on the Mg layer, a second Mg layer provided on the first metal layer, and a second metal provided on the second Mg layer. And a layer.
  • the method for manufacturing a light-emitting device of the present invention includes a step (A) of preparing a mounting substrate having wiring and a step (B) of mounting a nitride-based semiconductor light-emitting element on the mounting substrate.
  • a second light-emitting device of the present invention is a light-emitting device including a mounting substrate having wiring and a nitride-based semiconductor light-emitting element flip-chip mounted on the mounting substrate, the nitride-based semiconductor light-emitting device Comprises a nitride-based semiconductor multilayer structure having a p-type semiconductor region whose surface is an m-plane, and an electrode provided on the p-type semiconductor region, and the p-type semiconductor region is made of Al x In y Ga z.
  • the electrode includes a Mg alloy layer in contact with the surface of the p-type semiconductor region, the electrode is connected to the wiring It is connected.
  • the electrode has a metal layer provided on the Mg alloy layer.
  • the metal layer is made of at least one metal selected from the group consisting of Pt, Mo, Pd, and Ag.
  • the electrode is composed only of an Mg alloy layer.
  • the Mg alloy layer is made of an alloy of Mg and at least one metal selected from the group consisting of Pt, Mo, Pd, and Ag.
  • the electrode has a metal layer provided on the Mg layer.
  • the metal layer is made of at least one metal selected from the group consisting of Pt, Mo, Pd, and Ag.
  • a fourth light emitting device of the present invention is a light emitting device comprising: a mounting substrate having wiring; and a nitride semiconductor light emitting element flip-chip mounted on the mounting substrate, the nitride semiconductor light emitting element.
  • includes a nitride-based semiconductor multilayer structure including a p-type semiconductor region and an electrode provided on the p-type semiconductor region, the p-type semiconductor region, Al x in y Ga z N (x + y + z 1, x ⁇ 0, y ⁇ 0, z ⁇ 0), and the angle formed by the normal of the principal surface and the normal of the m-plane in the p-type semiconductor region is 1 ° or more and 5 ° or less, and the electrode Includes an Mg alloy layer in contact with the surface of the p-type semiconductor region, and the electrode is connected to the wiring.
  • the electrode has a metal layer provided on the Mg alloy layer.
  • the metal layer is made of at least one metal selected from the group consisting of Pt, Mo, Pd, and Ag.
  • the electrode is composed only of an Mg alloy layer.
  • the Mg alloy layer is made of an alloy of Mg and at least one metal selected from the group consisting of Pt, Mo, Pd, and Ag.
  • the electrode on the semiconductor multilayer structure included in the nitride semiconductor element mounted on the mounting substrate includes the Mg layer, and the Mg layer is the surface (m plane) of the p-type semiconductor region. Contact resistance can be reduced by being in contact with.
  • the present invention it is possible to solve the mounting stress problem that may occur when the nitride semiconductor light emitting element is flip-chip mounted, and thus a light emitting element with less unevenness in light emission and less variation can be realized.
  • the Mg layer is p-type. The same effect as that obtained when contacting the surface of the semiconductor region is obtained.
  • the m-plane p-type gallium nitride compound semiconductor is used even when a p-type gallium nitride compound semiconductor layer having a main surface inclined at an angle of 1 ° to 5 ° from the m-plane.
  • the m-plane p-type gallium nitride compound semiconductor is used even when a p-type gallium nitride compound semiconductor layer having a main surface inclined at an angle of 1 ° to 5 ° from the m-plane.
  • a perspective view schematically showing a unit cell of GaN Perspective view showing basic vectors a 1 , a 2 , a 3 and c of wurtzite crystal structure (A) is a cross-sectional schematic diagram of the nitride-based semiconductor light emitting device 100 according to the embodiment of the present invention, (b) is a diagram showing an m-plane crystal structure, and (c) is a diagram showing a c-plane crystal structure. (A) to (c) are graphs showing the relationship between the work function (eV) of a metal in contact with GaN and the specific contact resistance ( ⁇ ⁇ cm 2 ).
  • (A) is a graph showing the relationship between the Mg layer thickness (value after heat treatment) and the specific contact resistance in the Mg / Pt electrode
  • (b) is a graph showing the specific contact resistance of the Pd / Pt electrode.
  • (A) to (c) are photographs showing the surface state of the electrode after heat treatment when the Mg layer thickness is 2 nm, 15 nm, and 45 nm, respectively.
  • (A) And (b) is the profile figure of the depth direction of Mg in the electrode structure (Mg / Pt) by SIMS analysis (A) And (b) is the profile figure of the depth direction of Ga in the electrode structure (Mg / Pt) by SIMS analysis (A) And (b) is the profile figure of the depth direction of N in the electrode structure (Mg / Pt) by SIMS analysis (A) And (b) is a drawing substitute photograph of a cross-sectional transmission electron microscope (TEM) of an electrode structure (Mg / Pt) in which an Mg layer is formed on an m-plane GaN layer.
  • TEM cross-sectional transmission electron microscope
  • (A) And (b) is the profile figure of the depth direction of Pt in the electrode structure (Mg / Pt) by SIMS analysis
  • (A) is a figure which shows the cross section of the electrode structure (Mg / Pt) before heat processing which formed Mg layer on the m-plane GaN layer
  • (b) is the cross section of the electrode structure (Mg / Pt) after heat processing.
  • Illustration (A) is a graph showing current-voltage characteristics of a light emitting diode using an electrode made of an Mg / Pt layer
  • (b) is a graph showing a contact resistance value of the light emitting diode.
  • (A) is a graph showing contact resistance when an electrode made of an Au layer and an Mg / Au layer is used, and (b) and (c) show the surfaces of the electrodes of the Mg / Au layer and the Au layer, respectively.
  • Substitute photo of optical microscope (A) and (b) are graphs showing the hardness mapping of c-plane and m-plane GaN substrates, respectively. Sectional drawing which shows the gallium nitride type compound semiconductor light-emitting device 100a which concerns on other embodiment of this invention.
  • (A) is a figure which shows typically the crystal structure (wurtzite type crystal structure) of a GaN-type compound semiconductor
  • (b) is the relationship between the normal of m surface, + c-axis direction, and a-axis direction
  • a perspective view showing (A) And (b) is sectional drawing which shows the arrangement
  • (A) And (b) is sectional drawing which shows typically the main surface and its vicinity area
  • FIG. 1 A)-(c) is a figure which shows distribution of Mg and Pt in an electrode typically Sectional drawing which shows embodiment of a white light source Graph showing the result of pop-in on the + c-plane GaN layer surface Graph showing the result of pop-in on the surface of the m-plane GaN layer
  • the figure which shows embodiment of the light-emitting device by this invention (A) to (e) are diagrams showing an embodiment of a light emitting device according to the present invention.
  • the graph which shows the standard deviation of the starting voltage of the light emitting element from which the thickness of Mg layer 32 differs Optical micrograph of light emitted from the light emitting device in this embodiment observed from the surface Sectional drawing which shows other embodiment of the light-emitting device by this invention.
  • Optical micrograph showing the surface after flip chip mounting of a light emitting device (comparative example) in which the p-type electrode has a Pd / Pt structure Optical micrograph showing the state of light emission after flip chip mounting for another light emitting device (comparative example) in which the p-type electrode has a Pd / Pt structure
  • a nitride semiconductor light emitting element mounted on a mounting substrate will be described in detail first, and then a light emitting device including the mounted nitride semiconductor light emitting element will be described.
  • FIG. 3A schematically shows a cross-sectional configuration of the nitride-based semiconductor light-emitting device 100 according to the embodiment of the present invention.
  • a nitride-based semiconductor light emitting device 100 shown in FIG. 3A is a semiconductor device made of a GaN-based semiconductor, and has a nitride-based semiconductor multilayer structure.
  • the nitride-based semiconductor light-emitting device 100 of this embodiment is formed on a GaN-based substrate 10 having an m-plane as a surface 12, a semiconductor multilayer structure 20 formed on the GaN-based substrate 10, and the semiconductor multilayer structure 20.
  • the electrode 30 is provided.
  • the semiconductor multilayer structure 20 is an m-plane semiconductor multilayer structure formed by m-plane growth, and its surface is an m-plane. Since there are cases where a-plane GaN grows on an r-plane sapphire substrate, it is not always necessary that the surface of the GaN-based substrate 10 is an m-plane depending on the growth conditions.
  • at least the surface of the p-type semiconductor region in contact with the electrode in the semiconductor multilayer structure 20 may be an m-plane.
  • the nitride-based semiconductor light-emitting device 100 of the present embodiment includes the GaN substrate 10 that supports the semiconductor multilayer structure 20, but may include another substrate instead of the GaN substrate 10, or the substrate may be removed. It is also possible to use it in the state.
  • FIG. 3B schematically shows a crystal structure in a cross section (cross section perpendicular to the substrate surface) of the nitride-based semiconductor whose surface is an m-plane. Since Ga atoms and nitrogen atoms exist on the same atomic plane parallel to the m-plane, no polarization occurs in the direction perpendicular to the m-plane. That is, the m-plane is a nonpolar plane, and no piezo electric field is generated in the active layer grown in the direction perpendicular to the m-plane.
  • the added In and Al are located at the Ga site and replace Ga. Even if at least part of Ga is substituted with In or Al, no polarization occurs in the direction perpendicular to the m-plane.
  • a GaN-based substrate having an m-plane on the surface is referred to as an “m-plane GaN-based substrate” in this specification.
  • an m-plane GaN substrate is used and a semiconductor is grown on the m-plane of the substrate. This is because the surface orientation of the surface of the GaN-based substrate is reflected in the surface orientation of the semiconductor multilayer structure.
  • the surface of the substrate does not need to be an m-plane, and the substrate does not need to remain in the final device.
  • FIG. 3C schematically shows a crystal structure in a nitride semiconductor cross section (cross section perpendicular to the substrate surface) having a c-plane surface.
  • Ga atoms and nitrogen atoms do not exist on the same atomic plane parallel to the c-plane.
  • polarization occurs in a direction perpendicular to the c-plane.
  • a GaN-based substrate having a c-plane on the surface is referred to as a “c-plane GaN-based substrate” in this specification.
  • the c-plane GaN-based substrate is a general substrate for growing GaN-based semiconductor crystals. Since the positions of the Ga atomic layer and the nitrogen atomic layer parallel to the c-plane are slightly shifted in the c-axis direction, polarization is formed along the c-axis direction.
  • a semiconductor multilayer structure 20 is formed on the surface (m-plane) 12 of the m-plane GaN-based substrate 10.
  • the Al d Ga e N layer 26 is located on the side opposite to the m-plane 12 side with respect to the active layer 24.
  • the active layer 24 is an electron injection region in the nitride semiconductor light emitting device 100.
  • the Al u Ga v In w N layer 22 of the present embodiment is a first conductivity type (n-type) Al u Ga v In w N layer 22.
  • an undoped GaN layer may be provided between the active layer 24 and the Al d Ga e N layer 26.
  • the Al composition ratio d need not be uniform in the thickness direction.
  • the Al composition ratio d may change continuously or stepwise in the thickness direction. That is, the Al d Ga e N layer 26 may have a multilayer structure in which a plurality of layers having different Al composition ratios d are stacked, and the dopant concentration may also change in the thickness direction. .
  • the uppermost part of the Al d Ga e N layer 26 (upper surface part of the semiconductor multilayer structure 20) is composed of a layer (GaN layer) in which the Al composition ratio d is zero. Is preferred.
  • the Mg layer 32 described later is in contact with the GaN layer.
  • the Al composition d may not be zero.
  • Al 0.05 Ga 0.95 N having an Al composition d of about 0.05 can also be used.
  • the Mg layer 32 described later is in contact with the Al 0.05 Ga 0.95 N layer.
  • An electrode 30 is formed on the semiconductor multilayer structure 20.
  • the electrode 30 of this embodiment is an electrode including an Mg layer 32 made of Mg, and a Pt layer made of Pt is formed on the Mg layer 32.
  • the Mg layer 32 in the electrode 30 is in contact with the p-type semiconductor region of the semiconductor multilayer structure 20 and functions as a part of the p-type electrode (p-side electrode).
  • the Mg layer 32 is in contact with the Al d Ga e N layer 26 doped with the second conductivity type (p-type) dopant.
  • the Al d Ga e N layer 26 is doped with Mg as a dopant, for example.
  • Zn or Be may be doped as a p-type dopant other than Mg.
  • a Pt layer or a metal layer that is difficult to form an alloy with Mg as compared with Au can be used.
  • at least one metal selected from the group consisting of Pt, Mo, Pd, and Ag may be used.
  • Au (gold) that easily forms an alloy with Mg is not preferable as the metal layer 34 that contacts the Mg layer 32.
  • the Mg layer 32 is not alloyed with a metal such as Pt constituting the metal layer 34. Note that “not alloyed with a metal such as Pt” includes a state in which a metal such as Pt is mixed in Mg at a concentration of less than% order (for example, 1%).
  • “alloying with a metal such as Pt” means a state in which a metal such as Pt is mixed in Mg at a concentration of% order (for example, 1%) or more.
  • the Mg layer 32 and the metal layer 34 may contain impurities or the like mixed in the manufacturing process of those layers.
  • an alloy layer containing Mg may be formed between the Mg layer 32 and the metal layer 34.
  • Pt, Mo, Pd, and Ag are metals that are less likely to be alloyed with Mg compared to Au, but an alloy layer can be formed by reacting with a part of the Mg layer 32 by heat treatment described later.
  • all of the thin metal layer may be alloyed with a part of Mg in the Mg layer after the heat treatment. In this case, only the alloy layer exists on the Mg layer.
  • an electrode layer or a wiring layer made of a metal or alloy other than these metals may be formed on each of the electrodes.
  • the thickness of the electrode 30 of this embodiment is, for example, 10 to 200 nm.
  • the Mg layer 32 in the electrode 30 is a layer thinner than the thickness of the metal layer 34, and the thickness of the Mg layer 32 is, for example, 2 nm to 45 nm.
  • the thickness of the Mg layer 32 is the thickness of the Mg layer after the heat treatment.
  • the thickness of the metal layer (a layer made of at least one metal selected from the group consisting of Pt, Mo, Pd, and Ag) 34 positioned on the Mg layer 32 is, for example, 200 nm or less (or 10 nm to 200 nm).
  • the Mg layer 32 is preferably thinner than the metal layer 34. The reason why the Mg layer 32 is thinner than the thickness of the metal layer 34 is that the strain between the Mg layer 32 and the metal layer 34 is out of balance between the Mg layer 32 and the Al d Ga e N layer 26. This is to prevent peeling.
  • the thickness of the GaN-based substrate 10 having the m-plane surface 12 is, for example, 100 to 400 ⁇ m. This is because there is no problem in handling the wafer if the substrate thickness is about 100 ⁇ m or more.
  • the substrate 10 of the present embodiment may have a laminated structure as long as it has an m-plane surface 12 made of a GaN-based material. That is, the GaN-based substrate 10 of the present embodiment includes a substrate having an m-plane at least on the surface 12, and therefore, the entire substrate may be GaN-based or a combination with other materials. It doesn't matter.
  • an electrode 40 (n-type electrode) is formed on a part of an n-type Al u Ga v In w N layer (for example, a thickness of 0.2 to 2 ⁇ m) 22.
  • a recess 42 is formed in the region where the electrode 40 is formed in the semiconductor multilayer structure 20 so that a part of the n-type Al u Ga v In w N layer 22 is exposed.
  • An electrode 40 is provided on the surface of the n-type Al u Ga v In w N layer 22 exposed at the recess 42.
  • the electrode 40 is composed of, for example, a laminated structure of a Ti layer, an Al layer, and a Pt layer, and the thickness of the electrode 40 is, for example, 100 to 200 nm.
  • the active layer 24 of the present embodiment includes a GaInN / GaN multiple quantum well (MQW) in which Ga 0.9 In 0.1 N well layers (eg, 9 nm thick) and GaN barrier layers (eg, 9 nm thick) are alternately stacked. It has a structure (for example, a thickness of 81 nm).
  • MQW multiple quantum well
  • a p-type Al d Ga e N layer 26 is provided on the active layer 24.
  • the thickness of the p-type Al d Ga e N layer 26 is, for example, 0.2 to 2 ⁇ m.
  • an undoped GaN layer may be provided between the active layer 24 and the Al d Ga e N layer 26.
  • a second conductivity type (for example, p-type) GaN layer may be formed on the Al d Ga e N layer 26. Then, it is possible to form a contact layer made of p + -GaN on the GaN layer, and further form an Mg layer 32 on the contact layer made of p + -GaN.
  • a contact layer made of GaN instead think of the Al d Ga e N layer 26 is another layer, it can be considered to be a part of the Al d Ga e N layer 26.
  • FIGS. 4 (a) and 4 (b) are graphs showing the relationship between the work function (eV) of a metal in contact with m-plane GaN and the specific contact resistance ( ⁇ ⁇ cm 2 ). More specifically, FIGS. 4 (a) and 4 (b) show various metal layers (Mg layer thickness: 2 nm) on an Mg-doped p-type GaN layer (Mg concentration: about 1 ⁇ 10 19 cm ⁇ 3 ). The other metal layer thickness (200 nm) was formed, and the contact resistance was evaluated using a TLM (Transmission Line Method) method. “1.0E-01” shown on the vertical axis means “1.0 ⁇ 10 ⁇ 1 ”, and “1.0E-02” means “1.0 ⁇ 10 ⁇ 2 ”. , “1.0E + X” means “1.0 ⁇ 10 X ”.
  • the contact resistance is generally inversely proportional to the contact area S (cm 2 ).
  • R Rc
  • the proportional constant Rc is referred to as a specific contact resistance and corresponds to the contact resistance R when the contact area S is 1 cm 2 . That is, the magnitude of the specific contact resistance does not depend on the contact area S and is an index for evaluating the contact characteristics.
  • specific contact resistance may be abbreviated as “contact resistance”.
  • FIG. 4A shows a case where heat treatment is not performed after metal formation (as-depo).
  • FIG. 4B shows a case where Mg was heat-treated at 600 ° C. for 10 minutes in a nitrogen atmosphere, and Al, Au, Pd, Ni and Pt were heated at 500 ° C. for 10 minutes in a nitrogen atmosphere. The results when heat treatment is performed are shown. This difference in temperature is based on the fact that the contact resistance decreases most at 500 ° C. for metals other than Mg due to the difference in the optimum heat treatment temperature.
  • FIG. 5A is a graph showing the relationship between the Mg layer thickness and the specific contact resistance in the Mg / Pt electrode (Pt is formed on Mg).
  • the thickness of the Pt layer (before heat treatment) is fixed at 75 nm.
  • FIG. 5B is a graph showing the specific contact resistance of a Pd / Pt electrode (Pd thickness 40 nm, Pt thickness: 35 nm) for comparison.
  • the horizontal axis of the graph is the heat treatment temperature.
  • the thickness of the metal layer other than the Mg layer is the thickness before the heat treatment.
  • the data shown in FIG. 5 (a) is obtained from a sample in which an Mg layer is deposited using a pulse vapor deposition method.
  • the pulse deposition method will be described later.
  • the data shown in FIG. 5 (b) is obtained from a sample in which Pd and Pt layers are deposited using a normal electron beam evaporation method.
  • the Mg layer is deposited by the pulse vapor deposition method.
  • the Mg layer on the c-plane GaN layer is also deposited by the pulse vapor deposition method, but any metal other than Mg (Pd, Pt, Au, Ag) is a normal electron beam vapor deposition method. It is deposited by.
  • the Mg / Pt electrode and the Pd / Pt electrode are in contact with the m-plane GaN layer doped with Mg.
  • Mg of 7 ⁇ 10 19 cm ⁇ 3 is doped in a region 20 nm deep from the surface (the outermost surface region having a thickness of 20 nm). Further, a region where the depth from the surface of the m-plane GaN layer exceeds 20 nm is doped with 1 ⁇ 10 19 cm ⁇ 3 of Mg.
  • the concentration of the p-type impurity is locally increased in the outermost surface region of the GaN layer in contact with the p-type electrode, the contact resistance can be minimized.
  • the horizontal axis in the graph of FIG. 5A indicates the thickness of the Mg layer after the heat treatment.
  • the thickness of the Mg layer after the heat treatment is reduced as compared with that before the heat treatment.
  • the thickness of the Mg layer before the heat treatment 600 ° C., 10 minutes
  • the thickness of the Mg layer after the heat treatment was 2 nm.
  • the thickness of the Mg layer before heat treatment 600 ° C., 10 minutes
  • the thickness of the Mg layer after heat treatment was 45 nm and 15 nm, respectively.
  • the graph of FIG. 5 (a) describes the experimental results showing the relationship between the measured value of contact resistance and the Mg thickness for a sample that has been heat-treated at 600 ° C. for 10 minutes. It was confirmed by experiment that the dependency of the contact resistance on the Mg layer thickness has the same tendency even under other heat treatment conditions.
  • the contact resistance of the Mg / Pt electrode is the contact resistance of the Pd / Pt electrode with respect to the m-plane GaN layer (shown in FIG. 5B). Therefore, the advantage over the conventional example was not seen.
  • the contact resistance is lower than that of the Pd / Pt electrode on the m-plane GaN, confirming the superiority of the present invention.
  • the contact resistance decreased as the Mg layer thickness decreased.
  • a sudden decrease in contact resistance was observed as the thickness of the Mg layer decreased from around 15 nm.
  • the lowest contact resistance was obtained when the Mg layer thickness was around 2 nm.
  • the thickness of the Mg layer 32 in the semiconductor element finally obtained through all the manufacturing steps including heat treatment is preferably 45 nm or less, and more preferably in the range of 2 nm to 15 nm. .
  • electrode surface roughness (unevenness) was observed in the sample with the Mg layer thickness of 45 nm.
  • the electrode surface roughness is considered to be a factor of increasing the contact resistance when the Mg layer thickness exceeds 45 nm.
  • the Mg layer thickness exceeded 45 nm, a phenomenon that the Mg layer partially lifted was also observed. From observation with a transmission electron microscope, it was also confirmed that voids were generated at the interface between the Mg layer and the GaN layer. This is presumably because when the Mg layer thickness exceeds 45 nm, the strain of the Mg layer increases and the Mg layer peels off at the interface between Mg and GaN. From the above, it is preferable to set the thickness of the Mg layer to 45 nm or less.
  • the Mg layer thickness is about 15 nm or less, the flatness of the electrode surface is extremely improved. For this reason, the Mg layer thickness is more preferably 15 nm or less.
  • FIG. 7 is a graph showing the contact resistance (measured value) when the contact surface is the m-plane and the c-plane for each contact resistance of the Mg / Pt electrode and the Pd / Pt electrode.
  • the electrode is in contact with the p-type GaN layer.
  • This p-type GaN layer is doped with Mg having the concentration distribution described above.
  • the heat treatment temperature and heat treatment time are as shown in Table 2 below.
  • FIG. 8 shows a case where an Mg layer is formed on the m-plane of the p-type GaN layer (hereinafter referred to as “m-plane GaN layer”) and a Pt layer is formed thereon (that is, m-plane GaN (Mg / Pt )) Result.
  • a Pd layer is formed on a p-type m-plane GaN layer and a Pt layer is formed thereon (m-plane GaN (Pd / Pt), and the c-plane of the p-type GaN layer (hereinafter, “ Also shown is the result of forming a Pd layer on top of it (denoted as “c-plane GaN”) and a Pt layer thereon (c-plane GaN (Pd / Pt)).
  • Mg is doped so as to have a concentration distribution.
  • the contact resistance of m-plane GaN is higher than that of c-plane GaN.
  • an increase in contact resistance is observed at a heat treatment temperature exceeding 500 ° C.
  • the m-plane GaN (Mg / Pt) electrode has a higher contact resistance than the Pd / Pt electrode when heat treatment is not performed. This is consistent with the common technical knowledge that a metal having a lower work function has a higher contact resistance.
  • the heat treatment temperature is increased and the contact resistance is reduced.
  • the contact resistance of m-plane GaN (Mg / Pt) is It becomes equal to or less than the contact resistance of m-plane GaN (Pd / Pt).
  • the contact resistance of m-plane GaN (Mg / Pt) further decreases to be equivalent to the contact resistance of c-plane GaN (Mg / Pt), Even less.
  • the contact resistance of m-plane GaN (Mg / Pt) becomes less than (or less than) the contact resistance of c-plane GaN (Mg / Pt).
  • the contact resistance of m-plane GaN is lower than the contact resistance of both the m-plane and c-plane GaN (Mg / Pt) at a temperature of 600 ° C. Specifically, , About 1.0E-02 ⁇ cm ⁇ 2 or its periphery.
  • the contact resistance of m-plane GaN (Mg / Pt) is higher than that at 600 ° C., but the m-plane and c-plane GaN (Mg / Pt) at 700 ° C. It becomes lower than any of the contact resistances.
  • the heat treatment temperature of m-plane GaN is preferably, for example, 500 ° C. or higher.
  • the temperature exceeds 700 ° C. and exceeds a predetermined temperature (for example, 800 ° C.) the film quality of the electrode and the GaN layer deteriorates. Therefore, the upper limit is preferably 800 ° C. or less, and the temperature range is 550 ° C. Is more preferable.
  • the contact resistance is lower at 600 ° C. than at 500 ° C., and the contact resistance increases when the heat treatment temperature is further increased to 700 ° C. 600 ° C. ⁇ 50 ° C.) is a more preferable heat treatment temperature.
  • FIG. 9 shows a photograph showing the surface state of the electrode after heat treatment at each temperature.
  • FIG. 9 shows the results of As-depo (when no heat treatment is performed) and heat treatment temperatures of 500 ° C., 600 ° C., and 700 ° C.
  • the Mg layer is formed on the p-type m-plane GaN layer and the Pt layer is formed thereon (in the case of M-GaN (Mg / Pt))
  • slight unevenness is observed at a heat treatment temperature of 700 ° C.
  • the surface Ra by AFM measurement was about 1.5 nm at 500 ° C., about 1.5 nm at 600 ° C., and about 4.5 nm at 700 ° C., and a good surface state was obtained.
  • the Ra of the electrode surface is preferably about 4.5 nm or less, and more preferably about 1.5 nm or less.
  • FIG. 10 shows the photoluminescence measurement results of the GaN layer when an Mg layer (30 nm) is formed on the GaN layer and heat-treated at 800 ° C. and 900 ° C. for 10 minutes.
  • 10A shows the result of heat treatment at 800 ° C.
  • FIG. 10B shows the result of heat treatment at 900 ° C.
  • the PL intensity on the vertical axis in FIGS. 10A and 10B means the photoluminescence intensity.
  • the PL intensity curve denoted as “Ref” obtained before the heat treatment is shown.
  • the heat treatment temperature in the electrode using the Mg layer is desirably 700 ° C. or lower from the viewpoint of maintaining the quality of GaN.
  • FIG. 11 shows the result of obtaining the profile of Mg atoms in the depth direction in the electrode structure (Mg / Pt) by using a secondary-ion-microprobe-mass-spectrometer (SIMS).
  • FIG. 11 (a) shows the result when the heat treatment is not performed (as-depo) in the configuration in which the Mg layer is formed on the GaN layer (Mg / Pt electrode), while FIG. 11 (b) shows the heat treatment. Later results are shown.
  • the temperature and time of the heat treatment are 10 minutes at 600 ° C. for c-plane GaN, 10 minutes at 600 ° C. and 10 minutes at 630 ° C. for m-plane GaN.
  • the Mg layer thickness before the heat treatment is 7 nm, and the Pt layer thickness is 75 nm.
  • the vertical axis represents the Mg concentration
  • the horizontal axis represents the distance in the depth direction.
  • the region where the numerical value on the horizontal axis is “ ⁇ ” is the electrode side, and the region “+” is the p-type GaN side.
  • the origin (0 ⁇ m) on the horizontal axis is the peak position of Mg and substantially corresponds to the position of the interface between the p-type GaN layer and the Mg layer.
  • ⁇ indicates data related to a sample having a heat treatment temperature of 600 ° C. formed on c-plane GaN.
  • ⁇ in the graph represents data related to a sample formed on c-plane GaN with a heat treatment temperature of 600 ° C.
  • ⁇ represents data related to a sample formed on m-plane GaN having a heat treatment temperature of 630 ° C. Is shown. The same applies to the graphs of FIGS. 12, 13, and 15 described later.
  • the p-type GaN layer before the heat treatment is doped with 7 ⁇ 10 19 cm ⁇ 3 Mg in a region 20 nm deep from the surface of the p-type GaN layer in contact with the electrode.
  • the deeper region is doped with 1 ⁇ 10 19 cm ⁇ 3 Mg.
  • Mg on the c-plane GaN diffuses in the p-type GaN layer at a considerable concentration, as shown in FIG. It can also be seen that Mg is diffused in the Pt layer. On the other hand, it is confirmed that Mg on the m-plane GaN hardly diffuses in the p-type GaN layer and the Pt layer. More specifically, in the case of c-plane GaN, Mg diffuses deeply into the Pt layer after heat treatment, and also diffuses deeply into the GaN side. On the other hand, in the case of m-plane GaN, Mg slightly diffuses to the Pt layer side after heat treatment, but hardly diffuses to the GaN side.
  • FIG. 12 shows the result of obtaining a profile in the depth direction of Ga atoms in the electrode structure (Mg / Pt) using SIMS.
  • the Mg layer thickness before heat treatment is 7 nm
  • the Pt layer thickness is 75 nm.
  • the vertical axis of the graph shows the signal intensity of the SIMS detector, which is proportional to the atomic concentration.
  • the distance 0 ⁇ m on the horizontal axis in FIG. 12 substantially corresponds to the position of the interface between the p-type GaN layer and the Mg layer.
  • the origin (0 ⁇ m) on the horizontal axis was adjusted to the Ga peak position.
  • the region where the numerical value on the horizontal axis is “ ⁇ ” is the electrode side, and the region “+” is the p-type GaN side.
  • the vertical axis is normalized assuming that the Ga concentration in the as-depo GaN crystal is 1.
  • the intensity of 1 ⁇ 10 ⁇ 3 on the vertical axis is approximately equivalent to 1 ⁇ 10 19 cm ⁇ 3 as the concentration.
  • FIG. 12 (a) shows the result when heat treatment is not performed (as-depo) in the configuration in which the Mg layer is formed on the GaN layer (Mg / Pt electrode), while FIG. 12 (b) shows the heat treatment. Later results are shown.
  • FIG. 12B two types of results with heat treatment temperatures of 600 ° C. and 630 ° C. are shown. The temperature and time of the heat treatment are 10 minutes at 600 ° C. for c-plane GaN, 10 minutes at 600 ° C. and 10 minutes at 630 ° C. for m-plane GaN.
  • FIG. 12B it was confirmed that Ga was diffused in the Mg layer when heat treatment was performed.
  • Ga diffusion is observed in the Mg layer, and the contact resistance is low.
  • the contact resistance is low.
  • Ga diffuses into the Mg layer and Pt layer, and Ga also moves into the electrode from the back in the GaN crystal.
  • Ga is diffused significantly from the GaN layer into the electrode as a whole.
  • m-plane GaN when the heat treatment temperature is 600 ° C., unlike c-plane GaN, Ga atoms seem to move only near the interface. It is presumed that atoms are less likely to move on the m-plane than on the c-plane.
  • FIG. 13A is a graph showing a profile in the depth direction of nitrogen atoms in the Mg / Pt electrode before the heat treatment
  • FIG. 13B is a profile in the depth direction of nitrogen atoms in the Mg / Pt electrode after the heat treatment. It is a graph which shows.
  • the Mg layer thickness before heat treatment is 7 nm
  • the Pt layer thickness is 75 nm.
  • 13A and 13B the vertical axis represents the N intensity
  • the horizontal axis represents the distance in the depth direction.
  • N intensity of 1 ⁇ 10 -3 corresponds approximately to the N concentration of 1 ⁇ 10 19 cm -3.
  • the region where the numerical value on the horizontal axis is “ ⁇ ” is the electrode side, and the region “+” is the p-type GaN side.
  • the origin (0 ⁇ m) on the horizontal axis substantially corresponds to the position of the interface between the p-type GaN layer and the Mg layer.
  • the electrode structure and p-type GaN doping conditions are the same as those in the sample described with reference to FIG.
  • the N concentration of the Mg layer on the m-plane GaN is lower than the Ga concentration.
  • the N concentration in the Mg layer on the c-plane GaN is approximately the same as the Ga concentration. That is, in m-plane GaN, only Ga atoms diffuse to the electrode side and nitrogen atoms do not diffuse, but in c-plane GaN, both Ga atoms and nitrogen atoms diffuse to the electrode side.
  • Ga vacancies have acceptor properties, when Ga vacancies increase near the interface between the electrode and p-type GaN, holes easily pass through the Schottky barrier at this interface by tunneling.
  • nitrogen atoms diffuse together with Ga atoms to the electrode side, a nitrogen deficient state, that is, nitrogen vacancies are also formed on the outermost surface of p-type GaN. Nitrogen vacancies have donor properties and cause charge compensation with Ga vacancies. For this reason, when not only Ga but nitrogen is diffused to the electrode side like c-plane GaN, the contact resistance is not particularly lowered.
  • FIG. 14 shows a cross-sectional transmission electron microscope (TEM) photograph of an electrode structure (Mg / Pt) in which an Mg layer is formed on an m-plane GaN layer.
  • FIG. 14A shows the result when no heat treatment is performed (as-depo).
  • FIG. 14B shows the result after heat treatment at 600 ° C. for 10 minutes.
  • a 7 nm thick Mg layer was formed on the GaN crystal.
  • the Pt layer eroded into the Mg layer after the heat treatment, and the thickness of the Mg layer became 2 nm.
  • the Mg layer (the layer 32 in FIG. 3A) is thin (for example, 2 nm), but the Pt layer (the layer 34 in FIG. 3A).
  • the presence of an Mg layer (layer 32 in FIG. 3A) made of Mg that was not alloyed or absorbed was confirmed.
  • FIG. 15 shows the result of obtaining a profile in the depth direction of Pt in the electrode structure (Mg / Pt) using SIMS.
  • FIGS. 15A and 15B show the results when heat treatment is not performed (as-depo) and after the heat treatment, respectively, as in the above-described SIMS.
  • the Mg layer thickness before heat treatment is 7 nm
  • the Pt layer thickness is 75 nm.
  • 15A and 15B the vertical axis represents the Pt intensity
  • the horizontal axis represents the distance in the depth direction.
  • Pt intensity of 1 ⁇ 10 -3 corresponds approximately to a Pt concentration of 1 ⁇ 10 19 cm -3.
  • the region where the numerical value on the horizontal axis is “ ⁇ ” is the electrode side, and the region “+” is the p-type GaN side.
  • the origin (0 ⁇ m) on the horizontal axis substantially corresponds to the position of the interface between the p-type GaN layer and the Mg layer.
  • the electrode structure and p-type GaN doping conditions are the same as those in the sample described with reference to FIG.
  • FIG. 16A is a schematic diagram showing the Mg / Pt electrode structure before the heat treatment.
  • FIG. 16B is a schematic diagram showing the Mg / Pt electrode structure before the heat treatment. All drawings were prepared based on the cross-sectional TEM.
  • the thickness of the deposited Mg layer exceeds 5 nm, the thickness of the Mg layer is reduced by the heat treatment at 600 ° C. for 10 minutes, but the Mg layer exists as a substantially continuous film even after the heat treatment.
  • the thickness at the time of deposition of the Mg layer is about 2 nm, after heat treatment at 600 ° C. for 10 minutes, as shown in FIG. It was confirmed that the islands may exist.
  • the thickness of the Mg layer immediately after deposition is about 2 nm, the morphology of the Mg layer finally obtained may vary depending on the conditions of the heat treatment to be performed.
  • the “Mg layer” in this specification includes a collection of a large number of island-like (island-like) Mg existing on the surface of the p-type semiconductor region. Further, the “Mg layer” may be composed of a film having a plurality of openings (for example, a porous film). Thus, if Mg that is not eroded by Pt is in contact with the surface (m-plane) of the p-type semiconductor region, a contact resistance reduction effect can be sufficiently obtained.
  • an m-plane GaN substrate 10 and an Al u Ga v In w N layer (u + v + w 1, u ⁇ 0, v ⁇ 0, w ⁇ 0) 22.
  • the m-plane GaN substrate 10 is an n-type GaN substrate (for example, a thickness of 100 ⁇ m)
  • the Al u Ga v In w N layer 22 is an n-type GaN layer (for example, a thickness of 2 ⁇ m).
  • An active layer 24 is formed on the Al u Ga v In w N layer 22.
  • the semiconductor multilayer structure 20 including at least the active layer 24 is formed on the m-plane GaN substrate 10.
  • the active layer 24 is composed of, for example, an InGaN well layer and a GaN barrier layer having an In composition ratio of about 25%, the well layer thickness is 9 nm, the barrier layer thickness is 9 nm, and the well layer period is three periods. .
  • the Al d Ga e N layer 26 of this embodiment is doped with Mg as a p-type dopant.
  • Mg is doped to the Al d Ga e N layer 26 by, for example, about 10 18 cm ⁇ 3 .
  • an undoped GaN layer (not shown) is formed between the active layer 24 and the Al d Ga e N layer 26.
  • a second conductivity type (for example, p-type) GaN layer (not shown) is formed on the Al d Ga e N layer 26.
  • an Mg layer 32 is formed on the contact layer made of p + -GaN, and a Pt layer 34 is formed thereon.
  • the laminated structure of the Mg layer 32 and the Pt layer 34 becomes an electrode (p-type electrode) 30.
  • the semiconductor multilayer structure 20, Al u Ga v In w recess (recess) 42 for exposing the surface of the N layer 22 is formed, it is located on the bottom surface of the recess 42 Al u Ga v In w N layer 22
  • An electrode (n-type electrode) 40 is formed on the substrate.
  • the size of the recess 42 is, for example, a width (or diameter) of 20 ⁇ m and a depth of 1 ⁇ m.
  • the electrode 40 is, for example, an electrode having a laminated structure of a Ti layer, an Al layer, and a Pt layer (for example, the thicknesses are 5 nm, 100 nm, and 10 nm, respectively).
  • the operating voltage (Vop) can be reduced by about 1.5 V compared to the case of a conventional m-plane LED using a Pd / Pt electrode, and as a result. It was found that power consumption can be reduced.
  • an m-plane substrate 10 is prepared.
  • a GaN substrate is used as the substrate 10.
  • the GaN substrate of the present embodiment is obtained by using an HVPE (Hydride Vapor Phase Epitaxial) method.
  • a thick film GaN on the order of several mm is grown on a c-plane sapphire substrate.
  • an m-plane GaN substrate is obtained by cutting the thick film GaN in the direction perpendicular to the c-plane and the m-plane.
  • the production method of the GaN substrate is not limited to the above, and a method of producing an ingot of bulk GaN using a liquid phase growth method such as a sodium flux method or a melt growth method such as an ammonothermal method, and cutting it in the m plane But it ’s okay.
  • a gallium oxide, a SiC substrate, a Si substrate, a sapphire substrate, or the like can be used in addition to a GaN substrate.
  • the plane orientation of the SiC or sapphire substrate is preferably the m-plane.
  • the growth surface may not necessarily be the m-plane depending on the growth conditions. It is sufficient that at least the surface of the semiconductor multilayer structure 20 is m-plane.
  • crystal layers are sequentially formed on the substrate 10 by MOCVD (Metal Organic Organic Chemical Vapor Deposition) method.
  • an Al u Ga v In w N layer 22 is formed on the m-plane GaN substrate 10.
  • Al u Ga v In w N layer 22 for example, AlGaN having a thickness of 3 ⁇ m is formed.
  • a GaN layer is formed by supplying TMG (Ga (CH 3 ) 3 ), TMA (Al (CH 3 ) 3 ), and NH 3 on the m-plane GaN substrate 10 at 1100 ° C. accumulate.
  • the active layer 24 is formed on the Al u Ga v In w N layer 22.
  • the active layer 24 has a GaInN / GaN multiple quantum well (MQW) structure with a thickness of 81 nm in which a Ga 0.9 In 0.1 N well layer with a thickness of 9 nm and a GaN barrier layer with a thickness of 9 nm are alternately stacked.
  • MQW multiple quantum well
  • the growth temperature is preferably lowered to 800 ° C. in order to incorporate In.
  • an Al d Ga e N layer 26 is formed on the undoped GaN layer.
  • the Al d Ga e N layer 26 for example, by supplying TMG, NH 3 , TMA, TMI and Cp 2 Mg (cyclopentadienyl magnesium) as a p-type impurity, p-Al 0.14 Ga 0.86 having a thickness of 70 nm is provided. N is formed.
  • Cp 2 Mg is supplied as a p-type impurity.
  • the p-GaN contact layer, the Al d Ga e N layer 26, the undoped GaN layer, and a part of the active layer 24 are removed to form a recess 42, and Al x Ga y InzN
  • the n-type electrode formation region of the layer 22 is exposed.
  • a Ti / Pt layer is formed as the n-type electrode 40 on the n-type electrode formation region located at the bottom of the recess 42.
  • an Mg layer 32 is formed on the p-GaN contact layer, and a Pt layer 34 is further formed on the Mg layer 32. Thereby, the p-type electrode 40 is formed.
  • a technique pulse deposition method
  • the Mg metal in the crucible held in vacuum is irradiated with an electron beam in a pulsed manner to evaporate the source metal in a pulsed manner.
  • the source metal molecules or atoms adhere to the p-GaN contact layer, and the Mg layer 32 is formed.
  • the pulse has a pulse width of 0.5 seconds and a repetition of 1 Hz.
  • Mg layer 32 a dense and good quality film was formed as the Mg layer 32.
  • the reason why the Mg layer becomes dense is thought to be that the kinetic energy of Mg atoms or Mg atom clusters that collide with the p-GaN contact layer is increased by performing pulse deposition.
  • Mg is an element that is easily oxidized by contact with water or air.
  • the pulse vapor deposition method of the present embodiment is used, an Mg layer that is hardly oxidized and excellent in water resistance and oxygen resistance can be obtained.
  • the Mg layer thus formed is stable even when heat treatment is performed at a temperature of 600 ° C. or higher.
  • a technique of performing vapor deposition while vaporizing the source metal (Mg metal) in a pulsed manner is adopted, but other techniques can be adopted as long as the Mg layer 32 can be formed. It is.
  • a thermal CVD method or molecular beam epitaxy (MBE) can be employed as another method for forming a dense and high-quality Mg layer.
  • the substrate 10 and part of the Al u Ga v In w N layer 22 may be removed by using a method such as laser lift-off, etching, and polishing. In this case, only the substrate 10 may be removed, or only a part of the substrate 10 and the Al u Ga v In w N layer 22 may be selectively removed. Of course, the substrate 10 and the Al u Ga v In w N layer 22 may be left without being removed.
  • the nitride-based semiconductor light-emitting device 100 of this embodiment is formed.
  • nitride-based semiconductor light emitting device 100 of the present embodiment when a voltage is applied between the n-type electrode 40 and the p-type electrode 30, holes are transferred from the p-type electrode 30 toward the active layer 24. Electrons are injected from the active layer 24 toward the active layer 24 to emit light having a wavelength of 450 nm, for example.
  • FIG. 17A shows current-voltage characteristics of a light emitting diode using an electrode made of an Mg / Pt layer on m-plane GaN.
  • the nitride semiconductor structure of the light emitting diode is the same, the characteristics of the light emitting diode using the electrode made of the Pd / Pt layer, and the light emitting diode using the electrode made of the Mg / Pt layer on the c-plane GaN
  • the characteristics of The electrode configuration and heat treatment conditions in these three types of light emitting diodes are as shown in Table 4 below.
  • This light-emitting diode has a configuration in which an n-type GaN layer, an InGaN well layer (three layers) and a GaN barrier layer (two layers) are alternately stacked on an m-plane or c-plane GaN substrate, p-type GaN Layers are stacked. Further, an Mg / Pt electrode or a Pd / Pt electrode is provided as a p-type electrode on the p-type GaN layer. The n-type electrode is formed on the n-type GaN layer by etching the p-type GaN layer and the active layer to expose the n-type GaN layer.
  • the current value becomes the voltage value. It increases with the increase.
  • the rising voltage is about 3.1 V in the case of an electrode (on m-plane GaN) made of a Pd / Pt layer.
  • the rising voltage in the case of the electrode (on the m-plane GaN) made of the Mg / Pt layer is about 2.5 V, and a reduction is observed. It is confirmed that the operating voltage at a current value of 20 mA is reduced by 1.5 V or more in the electrode made of Mg / Pt layer as compared with the electrode made of Pd / Pt layer.
  • a light-emitting diode (m-plane light-emitting diode) using an electrode made of an Mg / Pt layer on m-plane GaN and a light-emitting diode (c-plane light-emitting diode) using an electrode made of an Mg / Pt layer on c-plane GaN
  • the rising voltage is lower than that of the c-plane light emitting diode, and the effect of reducing the contact resistance is confirmed.
  • a current value of 20 mA is obtained at a driving voltage of 3.2 V.
  • the c-surface light emitting diode has a current value of 4.8 mA at the same driving voltage. Since the light output of the light emitting diode depends on the current value, it can be seen that the m-plane light emitting diode can obtain a light output nearly four times that of the c surface light emitting diode at the driving voltage of 3.2 V.
  • the value of the contact resistance of this light emitting diode was 3.8 ⁇ 10 ⁇ 4 ⁇ cm 2 for the electrode made of the Mg / Pt layer.
  • Such a contact resistance value of 10 minus 4 is an extremely remarkable effect. It has been found that this can reduce power consumption.
  • the value was about 1 ⁇ 10 ⁇ 2 ⁇ cm 2 .
  • FIG. 18A shows the result of forming an Au layer or Mg / Au layer electrode on an m-plane GaN layer and measuring its specific contact resistance ( ⁇ ⁇ cm 2 ).
  • the specific contact resistance is a value of the specific contact resistance after the electrode is formed and heat treatment is performed.
  • the characteristic of the specific contact resistance is worse when the Mg / Au layer electrode is used than when the Au layer electrode is used.
  • This point is significantly different from the result of the characteristic improvement in the configuration of the electrode (for example, Mg / Pt layer) of the present embodiment.
  • Mg is an element that is easily oxidized by contact with water or air
  • the structure used as a laminate of Mg layers (Mg / Au layer) instead of a single electrode of Mg layer is Can be one of the candidates for consideration.
  • the contact resistance of the Mg / Au layer is increased as compared with the Au layer, so that the contact characteristics are poor.
  • the excellent contact resistance characteristics of the configuration of the present embodiment are for those skilled in the art in view of the poor results when the Au layer is stacked on the Mg layer. It seems to have had an unpredictable effect.
  • FIG. 18B is a drawing-substituting photograph showing the surface of the Mg / Au layer electrode after the heat treatment
  • FIG. 18C is a drawing-substituting photograph showing the surface of the Au layer electrode after the heat treatment. It is a photograph. When both were compared, it was found that the film quality of the Mg / Au layer electrode was worse.
  • FIG. 19 shows hardness mapping (5 mN, 1 ⁇ m conical) using a Conical chip.
  • FIG. 19A shows the result of the c-plane GaN substrate (C-GaN)
  • FIG. 19B shows the result of the m-plane GaN substrate (M-GaN).
  • Patent Documents 3 and 4 have no description that the crystal plane of the gallium nitride-based semiconductor layer is the m-plane, and therefore, the disclosure of these documents discloses an electrode on the c-plane gallium nitride-based semiconductor layer. It is related to the technology that formed.
  • Patent Document 3 relates to a structure in which an Au layer is laminated on an Mg layer, and even if an electrode having the laminated structure is formed on the m-plane, the effect of the electrode of this embodiment can be obtained. Not.
  • Patent Document 4 refers to a metal layer made of Ni, Cr, and Mg, but the disclosed examples are only those having an electrode structure with a Ni layer as a lower layer.
  • Patent Documents 3 and 4 both relate to an electrode structure formed on a c-plane gallium nitride semiconductor layer, and neither a problem nor a solution regarding contact resistance to an m-plane gallium nitride semiconductor layer is taught.
  • the actual surface (main surface) of the m-plane semiconductor layer does not need to be a plane that is completely parallel to the m-plane, and is inclined at a slight angle (greater than 0 ° and less than ⁇ 1 °) from the m-plane. May be. It is difficult to form a substrate or a semiconductor layer having a surface that is completely parallel to the m-plane from the viewpoint of manufacturing technology. For this reason, when an m-plane substrate or an m-plane semiconductor layer is formed by the current manufacturing technology, the actual surface is inclined from the ideal m-plane. Since the inclination angle and orientation vary depending on the manufacturing process, it is difficult to accurately control the inclination angle and inclination orientation of the surface.
  • the surface (main surface) of the substrate or semiconductor is intentionally inclined at an angle of 1 ° or more from the m-plane.
  • the gallium nitride-based compound semiconductor light-emitting element in the embodiment described below includes a p-type semiconductor region having a main surface that is inclined at an angle of 1 ° or more from the m-plane.
  • FIG. 20 is a cross-sectional view showing the gallium nitride compound semiconductor light emitting device 100a of this embodiment.
  • the gallium nitride-based compound semiconductor light emitting device 100a In order to form a p-type semiconductor region whose main surface is a surface inclined at an angle of 1 ° or more from the m-plane, the gallium nitride-based compound semiconductor light emitting device 100a according to this embodiment has an angle of 1 ° or more from the m-plane.
  • a GaN substrate 10a whose main surface is an inclined surface is used.
  • a substrate whose main surface is inclined at an angle of 1 ° or more from the m-plane is generally referred to as an “off substrate”.
  • the off-substrate can be manufactured by slicing the substrate from the single crystal ingot and polishing the surface of the substrate so that the main surface is intentionally inclined in a specific direction from the m-plane.
  • a semiconductor multilayer structure 20a is formed on the GaN substrate 10a.
  • the semiconductor layers 22a, 24a, and 26a shown in FIG. 20 are inclined at an angle of 1 ° or more from the m-plane. This is because when various semiconductor layers are stacked on the inclined main surface of the substrate, the surfaces (main surfaces) of these semiconductor layers are also inclined from the m-plane.
  • a sapphire substrate or SiC substrate having a surface inclined in a specific direction from the m-plane may be used. In the configuration of the present invention, it is sufficient that at least the surface of the p-type semiconductor region is inclined at an angle of 1 ° or more from the m-plane.
  • FIG. 21A is a diagram schematically showing a crystal structure (wurtzite crystal structure) of a GaN-based compound semiconductor, and shows a structure obtained by rotating the crystal structure in FIG. 2 by 90 °.
  • the + c plane is a (0001) plane in which Ga atoms appear on the surface, and is referred to as a “Ga plane”.
  • the ⁇ c plane is a (000-1) plane in which N (nitrogen) atoms appear on the surface, and is referred to as an “N plane”.
  • the + c plane and the ⁇ c plane are parallel to each other, and both are perpendicular to the m plane.
  • the c-plane Since the c-plane has polarity, the c-plane can be divided into a + c-plane and a ⁇ c-plane in this way, but there is no significance in distinguishing the non-polar a-plane into the + a-plane and the ⁇ a-plane. .
  • the + c axis direction shown in FIG. 21A is a direction extending perpendicularly from the ⁇ c plane to the + c plane.
  • the a-axis direction corresponds to the unit vector a 2 in FIG. 2 and faces the [-12-10] direction parallel to the m-plane.
  • FIG. 21B is a perspective view showing the correlation between the normal of the m-plane, the + c-axis direction, and the a-axis direction.
  • the normal of the m-plane is parallel to the [10-10] direction and is perpendicular to both the + c-axis direction and the a-axis direction, as shown in FIG.
  • the fact that the main surface of the GaN-based compound semiconductor layer is inclined at an angle of 1 ° or more from the m-plane means that the normal line of the main surface of the semiconductor layer is inclined at an angle of 1 ° or more from the normal line of the m-plane. means.
  • FIG. 22A and 22B are cross-sectional views showing the relationship between the main surface and the m-plane of the GaN-based compound semiconductor layer, respectively.
  • This figure is a cross-sectional view perpendicular to both the m-plane and the c-plane.
  • FIG. 22 shows an arrow indicating the + c-axis direction. As shown in FIG. 22, the m-plane is parallel to the + c-axis direction. Therefore, the normal vector of the m-plane is perpendicular to the + c axis direction.
  • the normal vector of the main surface in the GaN-based compound semiconductor layer is inclined in the c-axis direction from the normal vector of the m-plane. More specifically, in the example of FIG. 22A, the normal vector of the principal surface is inclined toward the + c plane, but in the example of FIG. 22B, the normal vector of the principal surface is ⁇ Inclined to the c-plane side.
  • the inclination angle (inclination angle ⁇ ) of the normal vector of the principal surface with respect to the normal vector of the m plane in the former case is a positive value, and the inclination angle ⁇ in the latter case is a negative value. I will decide. In either case, it can be said that “the main surface is inclined in the c-axis direction”.
  • FIGS. 23A and 23B are cross-sectional views corresponding to FIGS. 22A and 22B, respectively, and show the vicinity of the main surface in the p-type semiconductor region inclined in the c-axis direction from the m-plane. Show.
  • each step has a height equivalent to a monoatomic layer (2.7 mm) and is arranged in parallel at substantially equal intervals (30 mm or more).
  • a main surface inclined from the m-plane as a whole is formed, but it is considered that a large number of m-plane regions are exposed microscopically.
  • FIG. 24 is a cross-sectional TEM photograph of a p-type semiconductor region tilted by 1 ° from the m-plane in the ⁇ c-axis direction.
  • the m-plane is clearly exposed on the surface of the p-type semiconductor region, and it is confirmed that the inclination is formed by atomic steps.
  • the surface of the GaN-based compound semiconductor layer whose main surface is inclined from the m-plane has such a structure because the m-plane is originally very stable as a crystal plane.
  • a similar phenomenon is considered to occur even if the inclination direction of the normal vector of the main surface is oriented to a plane orientation other than the + c plane and the ⁇ c plane. Even if the normal vector of the main surface is inclined in the a-axis direction, for example, the same can be considered if the inclination angle is in the range of 1 ° to 5 °.
  • the contact resistance does not depend on the inclination angle.
  • an electrode of an Mg / Pt layer is formed on a p-type semiconductor region inclined by 0 °, 2 °, or 5 ° in the ⁇ c axis direction from the m-plane, and the contact resistance ( ⁇ ⁇ cm 2 ) is shown.
  • the vertical axis of the graph is the specific contact resistance
  • the horizontal axis is the inclination angle (angle formed by the normal of the m-plane and the normal of the surface in the p-type semiconductor region) ⁇ .
  • the specific contact resistance is a value of the specific contact resistance after the electrode is formed and heat treatment is performed. As can be seen from the results of FIG. 25, when the inclination angle ⁇ is 5 ° or less, the contact resistance has a substantially constant value.
  • the absolute value of the inclination angle ⁇ is limited to 5 ° or less.
  • the actual inclination angle ⁇ may be shifted from 5 ° by about ⁇ 1 ° due to manufacturing variations. It is difficult to completely eliminate such manufacturing variations, and such a small angular deviation does not hinder the effects of the present invention.
  • FIG. 26 is a cross-sectional view showing the gallium nitride compound semiconductor light emitting device 100b of this embodiment.
  • the basic structure of the gallium nitride-based compound semiconductor light-emitting device 100b is the same as that of the gallium nitride-based compound semiconductor light-emitting device 100 shown in FIG. 3, but the p-type electrode provided on the p-type semiconductor region includes the Mg alloy layer 61b. Characterized by points.
  • a metal such as Pt is mixed in Mg at a concentration of% order (for example, 1%) or more.
  • the metal layer 34 is present on the Mg alloy layer 61b. At least a part of the metal layer 34 may be alloyed.
  • FIGS. 27A to 27C are views for explaining alloying between the Mg layer 32 and the metal layer 34.
  • FIG. 27A shows a state in which a part of the Mg layer 32 and the metal layer 34 are alloyed.
  • the electrode 30A includes an Mg layer 32 in contact with the Al d Ga e N layer 26, an Mg alloy layer 61A existing on the Mg layer 32, and an Mg alloy layer 61A. It is composed of a metal layer 34 existing above.
  • the Mg alloy layer 61 ⁇ / b> A is an alloy of Mg and a metal constituting the metal layer 34.
  • FIG. 27B shows a state in which the alloying of Mg and the metal constituting the metal layer has progressed to a portion in contact with the Al d Ga e N layer 26.
  • the lower portion of electrode 30B (the portion of electrode 30B that contacts Al d Ga e N layer 26) is formed from Mg alloy layer 61B.
  • the metal layer 34 exists on the Mg alloy layer 61B.
  • FIG. 27C shows the electrode 30C in a state where the entire Mg layer and metal layer are alloyed.
  • the electrode 30C is composed only of the Mg alloy layer 61C.
  • the Mg alloy layers 61A, 61B, and 61C shown in FIGS. 27A to 27C are composed of Mg and a metal constituting the metal layer 34 (the main component is the Mg and the metal layer 34). Metal).
  • heat treatment is performed after depositing, for example, at least one metal selected from the group consisting of Pt, Mo, Pd, and Ag on the Mg layer. It is suitably formed. By making the heat treatment temperature relatively high and the heat treatment time relatively long, the Mg layer is easily alloyed.
  • the structure shown in FIG. 27C may be formed by performing heat treatment after performing vapor deposition using a mixture or compound of metal and Mg constituting the metal layer 34 as a vapor deposition source.
  • the “Mg alloy layers 61 ⁇ / b> A, 61 ⁇ / b> B, 61 ⁇ / b> C” include a collection of many island-like (island-like) Mg alloys existing on the surface of the p-type semiconductor region 26. Further, the “Mg alloy layers 61A, 61B, 61C” may be composed of a film (eg, a porous film) having a plurality of openings.
  • the semiconductor light emitting device according to the present invention may be used as a light source as it is.
  • the nitride-based semiconductor light-emitting device according to the present invention can be suitably used as a light-emitting device (for example, a white light source) with an extended wavelength band when combined with a resin or the like that includes a fluorescent material for wavelength conversion.
  • FIG. 28 is a schematic diagram showing an example of such a white light source.
  • the light emitting device of FIG. 28 includes a light emitting element 100 having the configuration shown in FIG. 3A and a phosphor that converts the wavelength of light emitted from the light emitting element 100 into a longer wavelength (for example, YAG: Yttrium Aluminum Garnet). ) Is dispersed.
  • the light emitting element 100 is mounted on a support member 220 having a wiring pattern formed on the surface, and a reflection member 240 is disposed on the support member 220 so as to surround the light emitting element 100.
  • the resin layer 200 is formed so as to cover the light emitting element 100.
  • the nitride-based semiconductor light-emitting device of the present invention is suitably mounted on the support member 220 in a state where the surface on which the electrode is formed is disposed on the support member 220 side. Fixing on the support member 220 in such an arrangement is generally referred to as “flip chip mounting”. In the flip chip mounting example, light is extracted from the back side of the substrate of the light emitting element 100.
  • the present inventors performed a nanoindentation test in order to compare the hardness of the surface of the conventional + c-plane GaN layer with the hardness of the m-plane GaN layer surface. Specifically, a test (pop-in) was performed in which a diamond needle having a nano-sized tip was pushed into the surface of the GaN layer. An in-plane mapping of the measurement results was made by pushing the diamond needle into the GaN layer at different positions in the substrate plane.
  • FIG. 29A is a graph showing the result of pop-in on the surface of the + c-plane GaN layer
  • FIG. 29B is a graph showing the result of pop-in on the surface of the m-plane GaN layer.
  • the horizontal axis represents the indentation depth [nm] of the diamond needle with respect to the GaN layer surface
  • the vertical axis represents the weight [ ⁇ N (micro Newton)] of the diamond needle.
  • a plurality of curves shown in the graphs of FIGS. 29A and 29B respectively show the measurement results at different positions.
  • the indentation depth of the needle gradually increases as the indentation load increases after the indentation is started.
  • a phenomenon is observed in which the indentation depth changes abruptly. This phenomenon is called “pop-in phenomenon”.
  • the pop-in phenomenon is observed when GaN plastic deformation occurs.
  • an “indentation” having a depth of about 70 to 100 nm having a needle tip size is formed on the surface of the GaN layer.
  • the magnitude of the load that causes pop-in is stable, but in the case of the m-plane GaN layer surface in FIG. 29B, the load that causes pop-in varies greatly.
  • the crystal structure of the + c-plane GaN layer has sixfold symmetry with respect to an axis perpendicular to the layer. For this reason, it is presumed that the mechanical force applied to the + c-plane GaN layer from the outside can be easily dispersed and has a uniform mechanical strength in the plane. On the other hand, the symmetry in the crystal structure of the m-plane GaN layer is lower than that of the + c-plane GaN layer.
  • the mechanical force given to the m-plane GaN layer from the outside cannot be uniformly distributed, and it can be considered that the pop-in results vary. That is, when considered together with the result of the hardness mapping of FIG. 19, the surface of the m-plane GaN layer has a lower hardness than the + c-plane GaN layer and is easily deformed by a local mechanical load.
  • the light emitting element is pressed onto a support member such as a mounting substrate while applying ultrasonic waves to the light emitting element, and therefore, an uneven force is easily applied to the m-plane GaN layer. Therefore, there is a risk that the light emitting element is cracked starting from a location where the mechanical strength of the m-plane GaN layer is low during the flip chip mounting process.
  • the existence of such a low mechanical strength portion on the surface of the m-plane GaN layer has not been known so far, and is a phenomenon that has been clarified for the first time by the present inventors. Further, according to the study of the present inventor, it was found that the use of the Mg layer for at least a part of the contact electrode can suppress the breakage of the light emitting element as compared with the case where the conventional contact electrode is used. As described above, it was found that the use of the Mg layer not only can reduce the contact resistance to the m-plane GaN layer, but also can absorb mechanical stress during mounting and increase the yield of flip chip mounting. .
  • This light emitting device includes a mounting substrate 260 having a metal wiring 265 and a nitride-based semiconductor light emitting element 100 flip-chip mounted on the mounting substrate 260.
  • This nitride-based semiconductor light emitting device 100 includes a nitride-based semiconductor multilayer structure having a p-type semiconductor region whose surface is an m-plane, and a p-type electrode 30 provided on the p-type semiconductor region.
  • the p-type electrode 30 includes an Mg layer 32 in contact with the surface of the p-type semiconductor region, and is connected to the metal wiring 265.
  • the illustrated light emitting device 100 is an example of the nitride semiconductor light emitting device according to the present invention described with reference to FIG. 3, and is formed on the surface of the m-plane GaN-based substrate 10 and the m-plane GaN-based substrate 10.
  • the p-type electrode 30 in this embodiment includes an Mg layer 32 and a metal layer 34.
  • the n-type electrode 40 only needs to have a known configuration.
  • the light emitting elements 100 a and 100 b may be used instead of the light emitting element 100.
  • the light emitting device further includes a pad electrode 110 in contact with each of the p-type electrode 30 and the n-type electrode 40, and a bump 115 provided between the pad electrode 110 and the metal wiring 265. .
  • Mg is especially soft among metals and has the highest vibration absorption (damping ability to absorb and dissipate vibration energy as heat) among metals, so it easily absorbs vibrations and shocks. Therefore, the Mg layer 32 of the p-type electrode 30 can absorb mechanical stress applied to the m-plane surface of the p-type nitride semiconductor layer 26 during flip-chip mounting, and can prevent substrate cracking.
  • the p-type electrode 30 since Mg has a property of easily absorbing vibration and impact, the p-type electrode 30 only needs to have the Mg layer 32 in order to suppress damage to the light emitting element.
  • the metal layer 34 in the electrode 30 may be made of any metal.
  • an m-plane GaN-based substrate 10 is prepared.
  • An n-type nitride semiconductor layer 22 made of n-type GaN having a thickness of about 4 ⁇ m, an active layer 24, and a p-type GaN layer having a thickness of about 500 nm are formed on the substrate 10 by metal organic chemical vapor deposition (MOCVD).
  • An m-plane p-type nitride semiconductor layer 26 is deposited.
  • the active layer 24 has a multiple quantum well structure in which InGaN quantum well layers having a thickness of about 3 to 10 nm and GaN barrier layers having a thickness of about 5 to 20 nm are alternately stacked.
  • trimethylgallium can be used as the Ga material
  • trimethylindium can be used as the In material
  • trimethylaluminum can be used as the Al material.
  • Si can be used for the n-type impurity
  • Mg can be used for the p-type impurity.
  • the n-type nitride semiconductor layer 22 may be an n-type AlGaN layer or a multilayer film of an n-type GaN layer and an n-type AlGaN layer in addition to the n-type GaN layer.
  • the active layer 24 may have a multiple quantum well structure including InGaN quantum well layers and InGaN barrier layers having different In compositions.
  • the p-type nitride semiconductor layer 26 may be a p-type AlGaN layer or a multilayer film of a p-type GaN layer and a p-type AlGaN layer.
  • the p-type nitride semiconductor layer 26 and a part of the active layer 24 are removed to expose the n-electrode formation region. Specifically, after a part of the p-type nitride semiconductor layer 26 is covered with a resist mask (not shown), the p-type nitride semiconductor layer 26 and a part of the active layer 24 are removed by dry etching. Dry etching can be performed using a chlorine-based gas. The depth of etching is set to about 1 to 1.5 ⁇ m, for example.
  • a p-type electrode 30 and an n-type electrode 40 are formed. Specifically, first, an n-type electrode 40 having a laminated structure of a Ti layer having a thickness of 5 to 20 nm, an Al layer having a thickness of 50 to 100 nm, and a Pt layer having a thickness of 5 to 10 nm is formed.
  • the n-type electrode 40 can be formed by electron beam evaporation. A lift-off method is used for forming the electrode pattern. After the formation of the n-electrode layer 130, heat treatment is performed at a temperature in the range of 500 to 750 ° C. for about 10 minutes in a nitrogen atmosphere.
  • the Mg layer 32 is deposited.
  • the pulse deposition method is used to form the Mg layer 32.
  • the metal layer 34 composed of a Pt layer having a thickness of about 10 to 200 nm is continuously deposited without being exposed to the atmosphere.
  • a lift-off method is used for forming the electrode pattern.
  • a heat treatment is performed in the range of 400 to 700 ° C. for about 10 minutes in a nitrogen atmosphere.
  • the metal layer 34 is formed from Pt, but the metal layer 34 is preferably formed from at least one metal selected from the group consisting of Pt, Mo, Pd, and Ag, for example.
  • the p-type electrode 30 has a high light reflectivity. Since Ag has a very high reflectivity with respect to visible light, an Ag layer is preferably used as the metal layer 34 when importance is attached to the reflectivity.
  • the Mg layer 32 disposed between the p-type nitride semiconductor layer 26 and the metal layer 34 absorbs mechanical stress applied to the m-plane GaN surface during flip chip mounting, and reduces substrate cracking during mounting. can do.
  • the thickness of the Mg layer 32 may be set to about 2 nm to 50 nm. However, from the viewpoint of mechanical stress absorption, the thickness of the Mg layer 32 is preferably set to 15 nm or more.
  • a pad electrode 110 is formed on part of the n-type electrode 40 and the p-type electrode 30.
  • the pad electrode 110 is obtained by laminating a Ti layer having a thickness of about 10 to 50 nm, a Pt layer having a thickness of about 30 to 100 nm, and an Au layer having a thickness of about 150 to 500 nm.
  • the nitride semiconductor light emitting device 100 is completed.
  • the pad electrode 110 can be formed using an electron beam evaporation apparatus.
  • the pad electrode 110 can also be formed using a material such as W in addition to Ti, Pt, and Au.
  • the light emitting element 100 is mounted on a ceramic mounting substrate 260 by flip chip mounting.
  • the mounting substrate 260 is not limited to a ceramic substrate, and may be a metal substrate, a resin substrate, or the like. When using a resin substrate, it is preferable to provide a metal via that penetrates the resin substrate in order to improve heat dissipation.
  • a metal wiring 265 made of a Cu layer and an Au layer is formed on the surface of the mounting substrate 260.
  • the mounting process can be performed using an ultrasonic flip chip mounting method.
  • the bump 115 made of Au is attached on the metal wiring 265 on the mounting substrate 260.
  • the position of the bump 115 is determined according to the position of the pad electrode 110.
  • the light emitting element 100 of FIG. 31D is mounted on the mounting substrate 260 with a stage temperature of about 120 to 160 ° C. and a weight during mounting of about 8 to 12 N.
  • the Mg layer 32 absorbs mounting stress at the time of mounting, so that it is difficult for the substrate to crack.
  • the weight during mounting can be increased, and as a result, the adhesion between the mounting substrate 260 and the light emitting element 100 can be increased.
  • FIG. 32 is a graph comparing the standard deviation of the rising voltage of each light emitting device, in which nine light emitting devices having thicknesses of 2 nm, 15 nm, and 45 nm (thickness after heat treatment) are formed.
  • the rising voltage is defined as a voltage value when a forward voltage is applied to the light emitting element and the current value reaches 10 mA.
  • the metal layer 34 is formed of a Pt layer having a thickness of 75 nm.
  • the pad electrode 110 has a laminated structure including a Ti layer having a thickness of 40 nm, a Pt layer having a thickness of 80 nm, and an Au layer having a thickness of 160 nm.
  • the thickness of the m-plane GaN-based substrate 10 is 150 ⁇ m.
  • the mounting substrate 260 is made of a ceramic substrate, and the bumps 102 are made of Au.
  • FIG. 32 as a comparative example, the rise voltage standard when a stacked structure of Pd / Pt layers often used in a light-emitting element on the + c-plane GaN layer is used for the light-emitting element on the m-plane GaN layer is shown. The deviation is shown.
  • the Mg layer 32 is replaced with Pd having a thickness of 40 nm.
  • the variation in the rising voltage can be reduced as compared with the comparative example. It can also be seen that the variation in the rising voltage is reduced as the Mg layer 32 becomes thicker. In particular, when the thickness of the Mg layer 32 is about 15 nm or more, the variation in the rising voltage becomes sufficiently small.
  • the variation in the rising voltage is caused by a defect or the like formed in the light emitting element due to mechanical stress during mounting. From the above, it can be seen that the mechanical stress during mounting can be more significantly suppressed by setting the thickness to 15 nm or more.
  • FIG. 33 is an optical micrograph of the surface of the light emitting device according to the present embodiment during light emission. Substrate cracking of the m-plane GaN-based substrate did not occur. The current value at the time of light emission is 20 mA. Uneven light emission is not particularly observed, and uniform light emission can be realized.
  • the light emitting device in the present embodiment is different from the light emitting device shown in FIG. 30 only in the configuration of the p-type electrode 30. Description of portions other than this difference will not be repeated here. Hereinafter, the configuration of the p-type electrode 30 will be described.
  • the p-type electrode 30 in this embodiment has a structure in which a first Mg layer 32a, a first metal layer 34a, a second Mg layer 32b, and a second metal layer 34b are stacked from the p-type nitride semiconductor layer 26 in this order.
  • the first Mg layer 32a in the present embodiment plays a role for lowering the specific contact resistance
  • the second Mg layer 32b plays a role of reducing mounting stress during flip chip mounting.
  • the specific contact resistance is the smallest when the thickness of the Mg layer 32 is 2 nm, and the specific contact resistance increases as the thickness of the Mg layer 32 increases (FIG. 5A).
  • the contact resistance of the Mg / Pt electrode becomes almost the same as the contact resistance of the Pd / Pt electrode with respect to the m-plane GaN layer (FIG. 5B).
  • the specific contact resistance decreases as the layer thickness decreases.
  • the thickness of the Mg layer 32 in the light-emitting element finally obtained through all the manufacturing steps including heat treatment is preferably 45 nm or less, and is within the range of 2 nm to 15 nm. More preferably it is.
  • the Mg layer is thin (for example, when the final Mg layer thickness is less than 2 nm), compared to when the Mg layer is thick (for example, when the final Mg layer thickness is 15 nm), flip chip mounting The mounting stress at the time is not reduced.
  • the thickness of the first Mg layer 32a in contact with the p-type nitride semiconductor layer is set to 2 nm or more and 15 nm or less in order to reduce the specific contact resistance, and the mounting stress at the time of flip chip mounting is sufficient.
  • the thickness of the second Mg layer 32b is set to 15 nm or more and 45 nm or less.
  • the second metal layer 34b is preferably formed from a metal that is less likely to form an alloy with Mg than Au.
  • it preferably contains at least one metal selected from the group consisting of Pt, Mo, Pd, and Ag.
  • the second metal layer 34b is preferably an alloy of at least one metal selected from the group consisting of Pt, Mo, Pd, and Ag and Mg.
  • Pt, Mo, Pd and Ag are metals that are difficult to alloy with Mg as compared with Au, but a part of Mg is present near the interface between the second Mg layer 32b and the second metal layer 34b by heat treatment.
  • a thin alloy layer can be formed by reacting with. By forming the thin alloy layer, the adhesion between the second Mg layer 32b and the second metal layer 34b is improved.
  • the number of Mg layers included in the p-type electrode 30 is not limited to two. Further, the first metal layer 34a and the second metal layer 34b may be formed of different materials.
  • a light-emitting element on an m-plane GaN substrate was fabricated using a stacked structure of Pd / Pt layers often used in light-emitting elements on a + c-plane GaN layer.
  • the film thickness of the Pd layer is 40 nm
  • the film thickness of the Pt layer is 75 nm
  • the heat treatment conditions are 500 ° C. and 10 minutes.
  • FIG. 35 is an optical micrograph at the time of light emission after flip-chip mounting for the light-emitting element of this comparative example. As shown in FIG. 35, there were a large number of light-emitting elements in which some cracks occurred. The cause of substrate cracking is the force applied to the m-plane nitride semiconductor during flip-chip mounting.
  • FIG. 36 is an optical micrograph of the light emitting element that was not damaged during flip-chip mounting in the comparative example described above and was caused to emit light by flowing a current of 10 mA. Among the light-emitting elements that were not cracked during mounting, there were a number of light-emitting irregularities.
  • the above-described excellent effect is exhibited.
  • Such an effect of reducing the contact resistance
  • the contact resistance can be reduced in a nitride-based semiconductor light-emitting device in which crystals are grown on an m-plane substrate or a nitride-based semiconductor multilayer structure having an m-plane as a surface. Therefore, a nitride-based semiconductor light-emitting element (or a GaN-based semiconductor multilayer structure having an m-plane as a surface) that has been conventionally difficult to actively use due to poor contact resistance characteristics and crystal-grown on an m-plane substrate. Body).

Abstract

　本発明の発光装置は、配線２６５を有する実装基板２６０と、実装基板２６０上にフリップチップ実装された窒化物系半導体発光素子とを備える。窒化物系半導体発光素子１００は、ｍ面１２を表面とするＧａＮ系基板１０と、ＧａＮ系基板１０のｍ面１２の上に形成された半導体積層構造２０と、半導体積層構造２０の上に形成された電極３０とを備えている。電極３０は、Ｍｇ層３２を含み、Ｍｇ層３２は、半導体積層構造２０におけるｐ型半導体領域の表面に接触している。電極３０は、配線２６５に接続されている。

Description

窒化物系半導体素子およびその製造方法
　本発明は、窒化物系半導体素子およびその製造方法に関する。特に、本発明は、紫外から青色、緑色、オレンジ色および白色などの可視域全般の波長域における発光ダイオード、レーザダイオード等のＧａＮ系半導体発光素子に関する。このような発光素子は、表示、照明および光情報処理分野等への応用が期待されている。また、本発明は、窒化物系半導体素子に用いる電極の製造方法にも関する。
　Ｖ族元素として窒素（Ｎ）を有する窒化物半導体は、そのバンドギャップの大きさから、短波長発光素子の材料として有望視されている。そのなかでも、窒化ガリウム系化合物半導体（ＧａＮ系半導体：ＡｌxＧａyＩｎzＮ（０≦ｘ，ｙ，ｚ≦１、ｘ＋ｙ＋ｚ＝１）の研究は盛んに行われ、青色発光ダイオード（ＬＥＤ）、緑色ＬＥＤ、ならびに、ＧａＮ系半導体を材料とする半導体レーザも実用化されている（例えば、特許文献１、２参照）。
　ＧａＮ系半導体は、ウルツ鉱型結晶構造を有している。図１は、ＧａＮの単位格子を模式的に示している。ＡｌxＧａyＩｎzＮ（０≦ｘ，ｙ，ｚ≦１、ｘ＋ｙ＋ｚ＝１）半導体の結晶では、図１に示すＧａの一部がＡｌおよび／またはＩｎに置換され得る。
　図２は、ウルツ鉱型結晶構造の面を４指数表記（六方晶指数）で表すために一般的に用いられている４つの基本ベクトルａ1、ａ2、ａ3、ｃを示している。基本ベクトルｃは［０００１］方向に延びており、この方向は「ｃ軸」と呼ばれる。ｃ軸に垂直な面（ｐｌａｎｅ）は「ｃ面」または「（０００１）面」と呼ばれている。なお、「ｃ軸」および「ｃ面」は、それぞれ、「Ｃ軸」および「Ｃ面」と表記される場合もある。
　ＧａＮ系半導体を用いて半導体素子を作製する場合、ＧａＮ系半導体結晶を成長させる基板として、ｃ面基板すなわち（０００１）面を表面に有する基板が使用される。しかしながら、ｃ面においてはＧａの原子層と窒素の原子層の位置がｃ軸方向に僅かにずれているため、分極（Ｅｌｅｃｔｒｉｃａｌ Ｐｏｌａｒｉｚａｔｉｏｎ）が形成される。このため、「ｃ面」は「極性面」とも呼ばれている。分極の結果、活性層におけるＩｎＧａＮの量子井戸にはｃ軸方向に沿ってピエゾ電界が発生する。このようなピエゾ電界が活性層に発生すると、キャリアの量子閉じ込めシュタルク効果により活性層内における電子およびホールの分布に位置ずれが生じるため、内部量子効率が低下する。このため、半導体レーザであれば、しきい値電流の増大が引き起こされる。ＬＥＤであれば、消費電力の増大や発光効率の低下が引き起こされる。また、注入キャリア密度の上昇と共にピエゾ電界のスクリーニングが起こり、発光波長の変化も生じる。
　そこで、これらの課題を解決するため、非極性面、例えば［１０－１０］方向に垂直な、ｍ面と呼ばれる（１０－１０）面を表面に有する基板（ｍ面ＧａＮ系基板）を使用することが検討されている。ここで、ミラー指数を表すカッコ内の数字の左に付された「－」は、「バー」を意味する。ｍ面は、図２に示されるように、ｃ軸（基本並進ベクトルａ3）に平行な面であり、ｃ面と直交している。ｍ面においてはＧａ原子と窒素原子は同一原子面上に存在するため、ｍ面に垂直な方向に分極は発生しない。その結果、ｍ面に垂直な方向に半導体積層構造を形成すれば、活性層にピエゾ電界も発生しないため、上記課題を解決することができる。
　なお、ｍ面は、（１０－１０）面、（－１０１０）面、（１－１００）面、（－１１００）面、（０１－１０）面、（０－１１０）面の総称である。本明細書では、六方晶ウルツ鉱構造のＸ面（Ｘ＝ｃ、ｍ）に垂直な方向にエピタキシャル成長が生じることを「Ｘ面成長」と表現する。Ｘ面成長において、Ｘ面を「成長面」と称し、Ｘ面成長によって形成された半導体の層を「Ｘ面半導体層」と称する場合がある。
特開２００１－３０８４６２号公報 特開２００３－３３２６９７号公報 特開平８－６４８７１号公報 特開平１１－４０８４６号公報
　上述のように、ｍ面基板上で成長させたＧａＮ系半導体素子は、ｃ面基板上で成長させたものと比較して顕著な効果を発揮し得るが、次のような問題がある。すなわち、ｍ面基板上で成長させたＧａＮ系半導体素子は、ｃ面基板上で成長させたものよりもコンタクト抵抗が高く、それが、ｍ面基板上で成長させたＧａＮ系半導体素子を使用する上で大きな技術的な障害となっている。
　また、窒化物半導体発光素子をフリップチップ実装した場合、実装ストレスにより、発光ムラが生じるという問題がある。後述するように、本発明者らの検討によれば、ｍ面基板上で成長させたＧａＮ系半導体素子は特に実装ストレスによる影響を受けやすいことがわかった。
　そのような状況の中、本願発明者は、非極性面であるｍ面上に成長させたＧａＮ系半導体素子が持つコンタクト抵抗が高いという課題を解決すべく、鋭意検討した結果、コンタクト抵抗を低くし、かつ実装ストレスを緩和することを可能にする手段を見出した。
　本発明はかかる点に鑑みてなされたものであり、その主な目的は、ｍ面成長によって作製した窒化物系半導体発光素子におけるコンタクト抵抗を低減し、かつ、フリップチップ実装による不良化を抑制した発光装置を提供することにある。
　本発明の第１の発光装置は、配線を有する実装基板と、前記実装基板上にフリップチップ実装された窒化物系半導体発光素子と、を備える発光装置であって、前記窒化物系半導体発光素子は、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域上に設けられた電極とを備え、前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０， ｙ≧０， ｚ≧０）半導体からなり、前記電極は、前記ｐ型半導体領域の前記表面に接触したＭｇ層を含み、前記電極は、前記配線に接続されている。
　ある実施形態において、前記電極は前記Ｍｇ層上に設けられた金属層を有している。
　ある実施形態において、前記金属層は、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属から形成されている。
　ある実施形態において、前記Ｍｇ層と前記金属層との間にはＭｇ合金層が形成されている。
　ある実施形態において、前記Ｍｇ層の厚さは１５ｎｍ以上４５ｎｍ以下である。
　ある実施形態において、前記電極は、前記Ｍｇ層上に設けられた第１金属層と、前記第１金属層上に設けられた第２Ｍｇ層と、前記第２Ｍｇ層上に設けられた第２金属層と、を有している。
　ある実施形態において、前記第１金属層は、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属から形成され、前記第２金属層は、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属から形成されている。
　ある実施形態において、前記第２Ｍｇ層の厚さは１５ｎｍ以上である。
　ある実施形態において、前記Ｍｇ層の厚さは２ｎｍ以上１５ｎｍ以下である。
　本発明の窒化物系半導体発光素子は、本発明の発光装置に用いられる窒化物系半導体発光素子であって、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域上に設けられた電極とを備え、前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０， ｙ≧０， ｚ≧０）半導体からなり、前記電極は、前記ｐ型半導体領域の前記表面に接触する厚さ１５ｎｍ以上のＭｇ層を含む。
　ある実施形態において、前記電極は、前記Ｍｇ層上に設けられた金属層を有している。
　ある実施形態において、前記電極は、前記Ｍｇ層上に設けられた第１金属層と、前記第１金属層上に設けられた第２Ｍｇ層と、前記第２Ｍｇ層上に設けられた第２金属層と、を有している。
　本発明の発光装置の製造方法は、配線を有する実装基板を用意する工程（Ａ）と、窒化物系半導体発光素子を前記実装基板上に実装する工程（Ｂ）と、を含む発光装置の製造方法であって、前記窒化物系半導体発光素子は、
　表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域上に設けられた電極とを備え、前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０， ｙ≧０， ｚ≧０）半導体からなり、前記電極は、前記ｐ型半導体領域の前記表面に接触したＭｇ層を含み、前記工程（Ｂ）は、超音波を前記窒化物系半導体発光素子に印加しながら、前記窒化物系半導体発光素子の前記電極を前記実装基板の前記配線に押圧し、前記窒化物系半導体発光素子を前記実装基板上に固定する工程を含む。
　本発明の第２の発光装置は、配線を有する実装基板と、前記実装基板上にフリップチップ実装された窒化物系半導体発光素子と、を備える発光装置であって、前記窒化物系半導体発光素子は、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域上に設けられた電極とを備え、前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０， ｙ≧０， ｚ≧０）半導体からなり、前記電極は、前記ｐ型半導体領域の前記表面に接触したＭｇ合金層を含み、前記電極は、前記配線に接続されている。
　ある実施形態において、前記電極は、前記Ｍｇ合金層上に設けられた金属層を有している。
　ある実施形態において、前記金属層は、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属から形成されている。
　ある実施形態において、前記電極は、Ｍｇ合金層のみから構成されている。
　ある実施形態において、前記Ｍｇ合金層は、Ｍｇと、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属との合金から形成されている。
　本発明の第３の発光装置は、配線を有する実装基板と、前記実装基板上にフリップチップ実装された窒化物系半導体発光素子と、を備える発光装置であって、前記窒化物系半導体発光素子は、ｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域上に設けられた電極とを備え、前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０， ｙ≧０， ｚ≧０）半導体からなり、前記ｐ型半導体領域における主面の法線とｍ面の法線とが形成する角度が１°以上５°以下であり、前記電極は、前記ｐ型半導体領域の前記表面に接触したＭｇ層を含み、前記電極は、前記配線に接続されている。
　ある実施形態において、前記電極は前記Ｍｇ層上に設けられた金属層を有している。
　ある実施形態において、前記金属層は、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属から形成されている。
　本発明の第４の発光装置は、配線を有する実装基板と、前記実装基板上にフリップチップ実装された窒化物系半導体発光素子と、を備える発光装置であって、前記窒化物系半導体発光素子は、ｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域上に設けられた電極とを備え、前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０， ｙ≧０， ｚ≧０）半導体からなり、前記ｐ型半導体領域における主面の法線とｍ面の法線とが形成する角度が１°以上５°以下であり、前記電極は、前記ｐ型半導体領域の前記表面に接触したＭｇ合金層を含み、前記電極は、前記配線に接続されている。
　ある実施形態において、前記電極は、前記Ｍｇ合金層上に設けられた金属層を有している。
　ある実施形態において、前記金属層は、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属から形成されている。
　ある実施形態において、前記電極は、Ｍｇ合金層のみから構成されている。
　ある実施形態において、前記Ｍｇ合金層は、Ｍｇと、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属との合金から形成されている。
　本発明の発光装置によれば、実装基板上に搭載される窒化物系半導体素子に含まれる半導体積層構造上の電極がＭｇ層を含み、そのＭｇ層がｐ型半導体領域の表面（ｍ面）に接触していることにより、コンタクト抵抗を低減することができる。
　また、本発明によれば、窒化物半導体発光素子をフリップチップ実装した場合に生じ得る実装ストレスの問題を解決することができるため、発光ムラや、ばらつきが少ない発光素子を実現できる。
　また、本発明では、半導体積層構造上の電極がＭｇ合金層を含み、そのＭｇ合金層がｐ型半導体領域の表面（ｍ面）に接触している場合であっても、Ｍｇ層がｐ型半導体領域の表面に接する場合と同様の効果を奏する。
　本発明では、ｍ面から１°以上５°以下の角度で傾斜した面を主面とするｐ型窒化ガリウム系化合物半導体層を用いた場合であっても、ｍ面ｐ型窒化ガリウム系化合物半導体層（ｍ面からの傾斜が１°未満の面を主面とするｐ型窒化ガリウム系化合物半導体層）を用いた場合と同様の効果を奏する。
ＧａＮの単位格子を模式的に示す斜視図 ウルツ鉱型結晶構造の基本ベクトルａ1、ａ2、ａ3、ｃを示す斜視図 （ａ）は、本発明の実施形態に係る窒化物系半導体発光素子１００の断面模式図、（ｂ）はｍ面の結晶構造を表す図、（ｃ）はｃ面の結晶構造を表す図 （ａ）から（ｃ）は、ＧａＮに接する金属の仕事関数（ｅＶ）と固有コンタクト抵抗（Ω・ｃｍ2）との関係を示すグラフ （ａ）は、Ｍｇ／Ｐｔ電極におけるＭｇ層厚（熱処理後の値）と固有コンタクト抵抗との関係を示すグラフ、（ｂ）は、Ｐｄ／Ｐｔ電極の固有コンタクト抵抗を示すグラフ （ａ）～（ｃ）は、それぞれ、Ｍｇ層厚が２ｎｍ、１５ｎｍ、４５ｎｍにおける熱処理後の電極の表面状態を示す写真 Ｍｇ／Ｐｔ電極およびＰｄ／Ｐｔ電極の各々コンタクト抵抗について、接触面がｍ面の場合とｃ面の場合のコンタクト抵抗を示すグラフ コンタクト抵抗について熱処理温度の依存性を示すグラフ 各温度で熱処理を行った後の電極の表面状態を示す光学顕微鏡の図面代用写真 （ａ）および（ｂ）は、それぞれ、８００℃および９００℃で熱処理した場合のＧａＮ層のフォトルミネッセンス測定結果を示すグラフ （ａ）および（ｂ）は、ＳＩＭＳ分析による電極構造（Ｍｇ／Ｐｔ）におけるＭｇの深さ方向のプロファイル図 （ａ）および（ｂ）は、ＳＩＭＳ分析による電極構造（Ｍｇ／Ｐｔ）におけるＧａの深さ方向のプロファイル図 （ａ）および（ｂ）は、ＳＩＭＳ分析による電極構造（Ｍｇ／Ｐｔ）におけるＮの深さ方向のプロファイル図 （ａ）および（ｂ）は、ｍ面ＧａＮ層上にＭｇ層を形成した電極構造（Ｍｇ／Ｐｔ）の断面透過電子顕微鏡（ＴＥＭ）の図面代用写真 （ａ）および（ｂ）は、ＳＩＭＳ分析による電極構造（Ｍｇ／Ｐｔ）におけるＰｔの深さ方向のプロファイル図 （ａ）は、ｍ面ＧａＮ層上にＭｇ層を形成した熱処理前の電極構造（Ｍｇ／Ｐｔ）の断面を示す図、（ｂ）は、熱処理後における電極構造（Ｍｇ／Ｐｔ）の断面を示す図 （ａ）はＭｇ／Ｐｔ層からなる電極を用いた発光ダイオードの電流－電圧特性を示すグラフ、（ｂ）は発光ダイオードのコンタクト抵抗の値を示すグラフ （ａ）は、Ａｕ層、および、Ｍｇ／Ａｕ層からなる電極を用いた場合のコンタクト抵抗を示すグラフ、（ｂ）および（ｃ）はそれぞれＭｇ／Ａｕ層およびＡｕ層の電極の表面を示す光学顕微鏡の図面代用写真 （ａ）および（ｂ）は、それぞれ、ｃ面およびｍ面のＧａＮ基板の硬度マッピングを示すグラフ 本発明の他の実施形態に係る窒化ガリウム系化合物半導体発光素子１００ａを示す断面図 （ａ）は、ＧａＮ系化合物半導体の結晶構造（ウルツ鉱型結晶構造）を模式的に示す図であり、（ｂ）は、ｍ面の法線と、＋ｃ軸方向およびａ軸方向との関係を示す斜視図 （ａ）および（ｂ）は、それぞれ、ＧａＮ系化合物半導体層の主面とｍ面との配置関係を示す断面図 （ａ）および（ｂ）は、それぞれ、ｐ型ＧａＮ系化合物半導体層の主面とその近傍領域を模試的に示す断面図 ｍ面から－ｃ軸方向に１°傾斜したｐ型半導体領域の断面ＴＥＭ写真 ｍ面から－ｃ軸方向に０°、２°、または５°傾斜したｐ型半導体領域の上にＭｇ/Ｐｔ層の電極を形成し、そのコンタクト抵抗（Ω・ｃｍ2）を測定した結果を示すグラフ 本発明の他の実施形態に係る窒化物系半導体発光素子１００ｂの断面模式図 （ａ）から（ｃ）は、電極におけるＭｇおよびＰｔの分布を模式的に示す図 白色光源の実施形態を示す断面図 ＋ｃ面ＧａＮ層表面のポップインの結果を示すグラフ ｍ面ＧａＮ層表面のポップインの結果を示すグラフ 本発明による発光装置の実施形態を示す図 （ａ）から（ｅ）は、本発明による発光装置の実施形態を示す図 Ｍｇ層３２の厚さが異なる発光素子の立ち上がり電圧の標準偏差を示すグラフ 本実施形態における発光素子による発光を表面から観察した光学顕微鏡写真 本発明による発光装置の他の実施形態を示す断面図 ｐ型電極がＰｄ／Ｐｔ構造を有する発光素子（比較例）について、フリップチップ実装後の表面を示す光学顕微鏡写真 ｐ型電極がＰｄ／Ｐｔ構造を有する他の発光素子（比較例）について、フリップチップ実装後の発光の様子を示す光学顕微鏡写真
　本明細書では、まず、実装基板上に実装される窒化物半導体発光素子を詳細に説明した後、実装された窒化物半導体発光素子を備える発光装置を説明する。
　以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
　図３（ａ）は、本発明の実施形態に係る窒化物系半導体発光素子１００の断面構成を模式的に示している。図３（ａ）に示した窒化物系半導体発光素子１００は、ＧａＮ系半導体からなる半導体デバイスであり、窒化物系半導体積層構造を有している。
　本実施形態の窒化物系半導体発光素子１００は、ｍ面を表面１２とするＧａＮ系基板１０と、ＧａＮ系基板１０の上に形成された半導体積層構造２０と、半導体積層構造２０の上に形成された電極３０とを備えている。本実施形態では、半導体積層構造２０は、ｍ面成長によって形成されたｍ面半導体積層構造であり、その表面はｍ面である。なお、ｒ面サファイア基板上にはａ面ＧａＮが成長するという事例もあることから、成長条件によっては必ずしもＧａＮ系基板１０の表面がｍ面であることが必須とならない。本発明の構成においては、少なくとも半導体積層構造２０のうち、電極と接触するｐ型半導体領域の表面がｍ面であればよい。
　本実施形態の窒化物系半導体発光素子１００は、半導体積層構造２０を支持するＧａＮ基板１０を備えているが、ＧａＮ基板１０に代えて他の基板を備えていても良いし、基板が取り除かれた状態で使用されることも可能である。
　図３（ｂ）は、表面がｍ面である窒化物系半導体の断面（基板表面に垂直な断面）における結晶構造を模式的に示している。Ｇａ原子と窒素原子は、ｍ面に平行な同一原子面上に存在するため、ｍ面に垂直な方向に分極は発生しない。すなわち、ｍ面は非極性面であり、ｍ面に垂直な方向に成長した活性層内ではピエゾ電界が発生しない。なお、添加されたＩｎおよびＡｌは、Ｇａのサイトに位置し、Ｇａを置換する。Ｇａの少なくとも一部がＩｎやＡｌで置換されていても、ｍ面に垂直な方向に分極は発生しない。
　ｍ面を表面に有するＧａＮ系基板は、本明細書では「ｍ面ＧａＮ系基板」と称される。ｍ面に垂直な方向に成長したｍ面窒化物系半導体積層構造を得るには、典型的には、ｍ面ＧａＮ基板を用い、その基板のｍ面上に半導体を成長させればよい。ＧａＮ系基板の表面の面方位が、半導体積層構造の面方位に反映されるからである。しかし、前述したように、基板の表面がｍ面である必要は無く、また、最終的なデバイスに基板が残っている必要も無い。
　参考のために、図３（ｃ）に、表面がｃ面である窒化物系半導体の断面（基板表面に垂直な断面）における結晶構造を模式的に示す。Ｇａ原子と窒素原子は、ｃ面に平行な同一原子面上に存在しない。その結果、ｃ面に垂直な方向に分極が発生する。ｃ面を表面に有するＧａＮ系基板を、本明細書では「ｃ面ＧａＮ系基板」と称する。
　ｃ面ＧａＮ系基板は、ＧａＮ系半導体結晶を成長させるための一般的な基板である。ｃ面に平行なＧａの原子層と窒素の原子層の位置がｃ軸方向に僅かにずれているため、ｃ軸方向に沿って分極が形成される。
　再び、図３（ａ）を参照する。ｍ面ＧａＮ系基板１０の表面（ｍ面）１２の上には、半導体積層構造２０が形成されている。半導体積層構造２０は、ＡｌaＩｎbＧａcＮ層（ａ＋ｂ＋ｃ＝１，ａ≧０， ｂ≧０， ｃ≧０）を含む活性層２４と、ＡｌdＧａeＮ層（ｄ＋ｅ＝１， ｄ≧０， ｅ≧０）２６とを含んでいる。ＡｌdＧａeＮ層２６は、活性層２４を基準にしてｍ面１２の側とは反対の側に位置している。ここで、活性層２４は、窒化物系半導体発光素子１００における電子注入領域である。
　本実施形態の半導体積層構造２０には、他の層も含まれており、活性層２４と基板１０との間には、ＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１， ｕ≧０， ｖ≧０， ｗ≧０）２２が形成されている。本実施形態のＡｌuＧａvＩｎwＮ層２２は、第１導電型（ｎ型）のＡｌuＧａvＩｎwＮ層２２である。また、活性層２４とＡｌdＧａeＮ層２６との間に、アンドープのＧａＮ層を設けてもよい。
　ＡｌdＧａeＮ層２６において、Ａｌの組成比率ｄは、厚さ方向に一様である必要は無い。ＡｌdＧａeＮ層２６において、Ａｌの組成比率ｄが厚さ方向に連続的または階段的に変化していても良い。すなわち、ＡｌdＧａeＮ層２６は、Ａｌの組成比率ｄが異なる複数の層が積層された多層構造を有していても良いし、ドーパントの濃度も厚さ方向に変化していてもよい。なお、コンタクト抵抗低減の観点から、ＡｌdＧａeＮ層２６の最上部（半導体積層構造２０の上面部分）は、Ａｌの組成比率ｄがゼロである層（ＧａＮ層）から構成されていることが好ましい。このとき、後述するＭｇ層３２はＧａＮ層と接することになる。また、Ａｌ組成ｄはゼロでなくてもよい。Ａｌ組成ｄを０．０５程度とした、Ａｌ0.05Ｇａ0.95Ｎを用いることもできる。このとき、後述するＭｇ層３２はこのＡｌ0.05Ｇａ0.95Ｎ層と接することになる。
　半導体積層構造２０の上には、電極３０が形成されている。本実施形態の電極３０は、ＭｇからなるＭｇ層３２を含む電極であり、Ｍｇ層３２の上には、ＰｔからなるＰｔ層が形成されている。電極３０におけるＭｇ層３２は、半導体積層構造２０のｐ型半導体領域に接触しており、ｐ型電極（ｐ側電極）の一部として機能する。本実施形態では、Ｍｇ層３２は、第２導電型（ｐ型）のドーパントがドープされたＡｌdＧａeＮ層２６に接触している。ＡｌdＧａeＮ層２６には、例えば、ドーパントとしてＭｇがドープされている。Ｍｇ以外のｐ型ドーパントとして、例えばＺｎ、Ｂｅなどがドープされていても良い。
　Ｍｇ層３２の表面に接触する金属層３４としては、例えば、Ｐｔ層の他、Ａｕに比べるとＭｇと合金を形成し難い金属の層を用いることができる。例えば、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属を用いればよい。逆に、Ｍｇ層３２と接触する金属層３４として、Ｍｇと合金を形成し易いＡｕ（金）は好ましく無い。Ｍｇ層３２は、金属層３４を構成するＰｔ等の金属との間で合金化していない。なお、「Ｐｔ等の金属との間で合金化していない」とは、％オーダー（例えば１％）未満の濃度でＭｇ中にＰｔ等の金属が混和している状態も含まれる。換言すれば、「Ｐｔ等の金属との間で合金化」とは、％オーダー（例えば１％）以上の濃度でＰｔ等の金属がＭｇ中に混和している状態を意味する。なお、Ｍｇ層３２及び金属層３４は、それらの層の製造工程で混入する不純物等を含んでいてもよい。
　なお、Ｍｇ層３２と金属層３４との間にＭｇを含む合金層が形成されていても良い。Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇは、Ａｕに比べるとＭｇとの間で合金化しにくい金属であるが、後述する熱処理により、Ｍｇ層３２の一部と反応して合金層が形成され得る。
　なお、Ｍｇ層３２の上に比較的薄い金属層を堆積した場合、熱処理後には、薄い金属層の全てがＭｇ層におけるＭｇの一部と合金化する場合がある。この場合には、Ｍｇ層の上には合金層のみが存在することになる。
　上記の各電極の上には、上述の金属層３４または合金層とは別に、これらの金属以外の金属または合金からなる電極層や配線層が形成されていても良い。
　本実施形態の電極３０の厚さは、例えば、１０～２００ｎｍである。電極３０におけるＭｇ層３２は、金属層３４の厚さよりも薄い層であり、Ｍｇ層３２の厚さは、例えば、２ｎｍ～４５ｎｍである。なお、ここでのＭｇ層３２の厚さは、熱処理後のＭｇ層の厚さである。
　また、Ｍｇ層３２の上に位置する金属層（Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属からなる層）３４の厚さは、例えば、２００ｎｍ以下（または、１０ｎｍ～２００ｎｍ）である。なお、Ｍｇ層３２の厚さは、金属層３４の厚さよりも薄いことが好ましい。Ｍｇ層３２が金属層３４の厚さよりも薄い層であるのは、Ｍｇ層３２と金属層３４との歪みのバランスが崩れることによるＭｇ層３２とＡｌdＧａeＮ層２６との間での剥離が生じないようにするためである。
　また、ｍ面の表面１２を有するＧａＮ系基板１０の厚さは、例えば、１００～４００μｍである。これはおよそ１００μｍ以上の基板厚であればウエハのハンドリングに支障が生じないためである。なお、本実施形態の基板１０は、ＧａＮ系材料からなるｍ面の表面１２を有していれば、積層構造を有していても構わない。すなわち、本実施形態のＧａＮ系基板１０は、少なくとも表面１２にｍ面が存在している基板も含み、したがって、基板全体がＧａＮ系であってもよいし、他の材料との組み合わせであっても構わない。
　本実施形態の構成では、ｎ型のＡｌuＧａvＩｎwＮ層（例えば、厚さ０．２～２μｍ）２２の一部に、電極４０（ｎ型電極）が形成されている。図示した例では、半導体積層構造２０のうち電極４０が形成される領域は、ｎ型のＡｌuＧａvＩｎwＮ層２２の一部が露出するように凹部４２が形成されている。その凹部４２にて露出したｎ型のＡｌuＧａvＩｎwＮ層２２の表面に電極４０が設けられている。電極４０は、例えば、Ｔｉ層とＡｌ層とＰｔ層との積層構造から構成されており、電極４０の厚さは、例えば、１００～２００ｎｍである。
　本実施形態の活性層２４は、Ｇａ0.9Ｉｎ0.1Ｎ井戸層（例えば、厚さ９ｎｍ）とＧａＮバリア層（例えば、厚さ９ｎｍ）とが交互に積層されたＧａＩｎＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造（例えば、厚さ８１ｎｍ）を有している。
　活性層２４の上には、ｐ型のＡｌdＧａeＮ層２６が設けられている。ｐ型のＡｌdＧａeＮ層２６の厚さは、例えば、０．２～２μｍである。なお、上述したように、活性層２４とＡｌdＧａeＮ層２６との間には、アンドープのＧａＮ層を設けてもよい。
　加えて、ＡｌdＧａeＮ層２６の上に、第２導電型（例えば、ｐ型）のＧａＮ層を形成することも可能である。そして、そのＧａＮ層の上に、ｐ+－ＧａＮからなるコンタクト層を形成し、さらに、ｐ+－ＧａＮからなるコンタクト層上に、Ｍｇ層３２を形成することも可能である。なお、ＧａＮからなるコンタクト層を、ＡｌdＧａeＮ層２６とは別の層であると考える代わりに、ＡｌdＧａeＮ層２６の一部であると考えることもできる。
　次に、図４から図１５を参照しながら、本実施形態の特徴を更に詳細に説明する。
　まず、図４（ａ）及び（ｂ）は、ｍ面ＧａＮに接する金属の仕事関数（ｅＶ）と固有コンタクト抵抗（Ω・ｃｍ2）との関係を示すグラフである。さらに説明すると、図４（ａ）及び（ｂ）は、Ｍｇをドープしたｐ型ＧａＮ層（Ｍｇ濃度：約１×１０19ｃｍ-3）上に各種金属層（Ｍｇ層の厚さ：２ｎｍ、それ以外の金属層の厚さ：２００ｎｍ）を形成し、そのコンタクト抵抗をＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｌｉｎｅ　Ｍｅｔｈｏｄ）法を用いて評価した結果を示している。なお、縦軸に示した「１．０Ｅ－０１」は「１．０×１０-1」を意味し、「１．０Ｅ－０２」は「１．０×１０-2」を意味し、すなわち、「１．０Ｅ＋Ｘ」は、「１．０×１０X」の意味である。
　コンタクト抵抗は、一般に、コンタクトの面積Ｓ（ｃｍ2）に反比例する。ここで、コンタクト抵抗をＲ（Ω）とすると、Ｒ＝Ｒｃ／Ｓの関係が成立する。比例定数のＲｃは、固有コンタクト抵抗と称され、コンタクト面積Ｓが１ｃｍ2の場合のコンタクト抵抗Ｒに相当する。すなわち、固有コンタクト抵抗の大きさは、コンタクト面積Ｓに依存せず、コンタクト特性を評価するための指標となる。以下、「固有コンタクト抵抗」を「コンタクト抵抗」と略記する場合がある。
　図４（ａ）は、金属形成後、熱処理を行なわない場合（ａｓ－ｄｅｐｏ）を示している。一方、図４（ｂ）は、Ｍｇでは６００℃で１０分間、窒素雰囲気中で熱処理を行った場合を示し、そして、Ａｌ、Ａｕ、Ｐｄ、Ｎｉ、Ｐｔでは５００℃で１０分間、窒素雰囲気中で熱処理を行った場合の結果を示している。なお、この温度の違いは、最適熱処理温度が異なることにより、Ｍｇ以外の金属においては５００℃で最もコンタクト抵抗が低下することに基づいている。
　図４（ａ）から理解できるとおり、各種金属の仕事関数が増加すると共に、コンタクト抵抗が低減することが見られる。これは、ｃ面基板上にＧａＮ系半導体素子を作製する場合に、一般に、仕事関数の大きな金属（例えば、Ａｕ）がｐ型電極として用いられる点と一致する。
　加熱処理後の結果においては、図４（ｂ）からわかるように、Ａｌ、Ａｕ、Ｐｄ、Ｎｉ、Ｐｔでは、各種金属の仕事関数が増加すると共に、コンタクト抵抗が低減することが見られる。しかしながら、本願発明者らは、Ｍｇは仕事関数が小さい金属であるにもかかわらず、急激なコンタクト抵抗の低下が見られることを発見した。なお、図４（ｂ）のグラフに、Ｍｇ以外の各種金属の傾向を示す点線を追加したものを図４（ｃ）に示す。従来の技術的常識によれば、熱処理を行なわない場合においてＭｇは評価を行った金属の中では最も仕事関数が小さな金属であるため、コンタクト抵抗は大きくなることが推測されるが、逆にＭｇは熱処理によって急激なコンタクト抵抗の減少を示すことを本願発明者らは見出した。
　図５（ａ）は、Ｍｇ／Ｐｔ電極（Ｍｇ上にＰｔを形成）におけるＭｇ層厚と固有コンタクト抵抗との関係を示すグラフである。ここで、Ｐｔ層の厚さ（熱処理前）は７５ｎｍに固定されている。図５（ｂ）は、比較のため、Ｐｄ／Ｐｔ電極（Ｐｄ厚さ４０ｎｍ、Ｐｔ厚さ：３５ｎｍ）の固有コンタクト抵抗を示すグラフである。グラフの横軸は熱処理温度である。Ｍｇ層以外の金属層の厚さは、いずれも、熱処理前の厚さである。
　図５（ａ）に示すデータは、パルス蒸着法を用いてＭｇ層を堆積したサンプルから得たものである。パルス蒸着法については、後述する。図５（ｂ）に示すデータは、通常の電子ビーム蒸着法を用いてＰｄ、Ｐｔ層を堆積したサンプルから得たものである。本願明細書における本発明の実施例では、いずれも、Ｍｇ層をパルス蒸着法によって堆積している。なお、本願明細書では、ｃ面ＧａＮ層上のＭｇ層もパルス蒸着法によって堆積しているが、Ｍｇ以外の金属（Ｐｄ、Ｐｔ、Ａｕ、Ａｇ）は、いずれも、通常の電子ビーム蒸着法によって堆積したものである。
　Ｍｇ／Ｐｔ電極、およびＰｄ／Ｐｔ電極は、Ｍｇがドープされたｍ面ＧａＮ層に接触している。これらの電極が接触するｍ面ＧａＮ層では、表面から深さ２０ｎｍの領域（厚さ２０ｎｍの最表面領域）に７×１０19ｃｍ-3のＭｇがドープされている。また、ｍ面ＧａＮ層の表面からの深さが２０ｎｍを超える領域には、１×１０19ｃｍ-3のＭｇがドープされている。このように、ｐ型電極が接触するＧａＮ層の最表面領域においてｐ型不純物の濃度を局所的に高めると、コンタクト抵抗を最も低くすることができる。また、このような不純物ドーピングを行なうことにより、電流―電圧特性の面内ばらつきも低減するため、駆動電圧のチップ間ばらつきを低減できるという利点も得られる。このため、本願に開示している実験例では、いずれも、電極が接触するｐ型ＧａＮ層の表面から深さ２０ｎｍの領域に７×１０19ｃｍ-3のＭｇをドープし、それよりも深い領域には１×１０19ｃｍ-3のＭｇをドープしている。なお、図４（ｂ）に示すＭｇのコンタクト抵抗が、図５（ａ）に示すＭｇのコンタクト抵抗よりも高くなっている理由は、図４（ｂ）の例では、Ｍｇドープ量を表面で局所的に高めるという処理を行っていないためである。
　図５（ａ）のグラフにおける横軸は、熱処理後のＭｇ層の厚さを示す。後述するように、透過電子顕微鏡の評価によると、熱処理後におけるＭｇ層の厚さは熱処理前に比べて減少する。熱処理（６００℃、１０分）前のＭｇ層の厚さが７ｎｍの場合、熱処理後におけるＭｇ層の厚さは２ｎｍとなっていた。同様に、熱処理（６００℃、１０分）前のＭｇ層の厚さが５０ｎｍ、２０ｎｍの場合、熱処理後におけるＭｇ層の厚さは、各々４５ｎｍ、１５ｎｍとなっていた。
　図５（ａ）のグラフには、６００℃、１０分の熱処理を行ったサンプルについて、コンタクト抵抗の測定値とＭｇ厚さとの関係を示す実験結果が記載されている。他の熱処理条件のもとでも、コンタクト抵抗のＭｇ層厚依存性は同様の傾向にあることを実験で確認した。
　本発明者の実験によると、Ｍｇ層厚が４５ｎｍを超えて厚くなると、Ｍｇ／Ｐｔ電極のコンタクト抵抗は、ｍ面ＧａＮ層に対するＰｄ／Ｐｔ電極のコンタクト抵抗（図５（ｂ）に示されている）とほぼ同程度の大きさとなるため、従来例に対する優位性が見られなかった。一方、図５（ａ）に示すように、Ｍｇ層厚が４５ｎｍ以下になると、ｍ面ＧａＮ上のＰｄ／Ｐｔ電極よりもコンタクト抵抗が低くなり、本発明の優位性が確認された。
　Ｍｇ層厚が４５ｎｍ以下の範囲においては、Ｍｇ層厚が減少するほど、コンタクト抵抗も減少することが観測された。Ｍｇ層厚が１５ｎｍ付近から層厚の減少と共に急激なコンタクト抵抗の減少が観測された。Ｍｇ層厚が２ｎｍ付近で最も低いコンタクト抵抗が得られた。
　以上のことから、熱処理を含む全ての製造工程を経て最終的に得られる半導体素子におけるＭｇ層３２の厚さは、４５ｎｍ以下であることが好ましく、２ｎｍ～１５ｎｍの範囲内にあることが更に好ましい。
　図６（ａ）～（ｃ）は、それぞれ、Ｍｇ層厚が２ｎｍ、１５ｎｍ、および４５ｎｍにおける熱処理後の電極の表面状態を示す写真である。ここで、Ｍｇ層厚は、６００℃１０分の熱処理後における値である。
　図６（ｃ）に示すように、Ｍｇ層厚が４５ｎｍのサンプルでは、電極表面荒れ（凹凸）が観測された。電極表面荒れは、Ｍｇ層厚が４５ｎｍを超えて大きくなるとコンタクト抵抗が増加することの要因になっていると考えられる。また、Ｍｇ層厚が４５ｎｍを超えると、部分的にＭｇ層が浮き上がる現象も見られた。透過電子顕微鏡の観察から、Ｍｇ層とＧａＮ層との界面で空隙が生じていることも確認された。これは、Ｍｇ層厚が４５ｎｍを超えて大きくなると、Ｍｇ層の歪が増大し、ＭｇとＧａＮとの界面でＭｇ層の剥離が生じたものと考えられる。以上のことから、Ｍｇ層の厚さは４５ｎｍ以下に設定することが好ましい。
　なお、Ｍｇ層厚が約１５ｎｍ以下になると、電極表面の平坦性は極めて良くなる。このため、Ｍｇ層厚は１５ｎｍ以下であることがより好ましい。
　図７はＭｇ／Ｐｔ電極およびＰｄ／Ｐｔ電極の各々コンタクト抵抗について、接触面がｍ面の場合とｃ面の場合のコンタクト抵抗（測定値）を比較して示すグラフである。いずれのサンプルでも、電極はｐ型ＧａＮ層に接触している。このｐ型ＧａＮ層には、前述した濃度分布を有するＭｇがドーピングされている。
　熱処理前における各層の厚さは、以下の表１に示す通りである。
Figure JPOXMLDOC01-appb-T000001
　また、熱処理温度および熱処理時間は以下の表２に示す通りである。
Figure JPOXMLDOC01-appb-T000002
　図７から明らかなように、Ｍｇ／Ｐｔ電極によれば、接触面がｃ面の場合でも、Ｐｄ／Ｐｔ電極に比べてコンタクト抵抗の若干の低減が観測された。しかし、ｍ面の場合、Ｍｇ／Ｐｔ電極のコンタクト抵抗は、顕著に低下していることが判明した。
　次に、図８を参照しながら、コンタクト抵抗について熱処理温度の依存性を説明する。図８は、ｐ型のＧａＮ層のｍ面（以下、「ｍ面ＧａＮ層」と表記する）上に、Ｍｇ層、その上にＰｔ層を形成した場合（すなわち、ｍ面ＧａＮ（Ｍｇ／Ｐｔ））の結果を示している。また、対比として、ｐ型のｍ面ＧａＮ層上にＰｄ層、その上にＰｔ層を形成した場合（ｍ面ＧａＮ（Ｐｄ／Ｐｔ）、そして、ｐ型のＧａＮ層のｃ面（以下、「ｃ面ＧａＮ」と表記する）上にＰｄ層、その上にＰｔ層を形成した場合（ｃ面ＧａＮ（Ｐｄ／Ｐｔ））の結果も示している。ｐ型ＧａＮ層には、いずれも、前述した濃度分布を有するようにＭｇがドーピングされている。
　熱処理前における各層の厚さは、以下の表３に示す通りである。
Figure JPOXMLDOC01-appb-T000003
　まず、Ｐｄ／Ｐｔ層の電極の場合、ｍ面ＧａＮのコンタクト抵抗は、ｃ面ＧａＮのコンタクト抵抗と比較して高い値となる。そして、ｍ面およびｃ面ＧａＮのいずれも５００℃を超える熱処理温度においては、コンタクト抵抗の上昇が見られる。
　一方、ｍ面ＧａＮ（Ｍｇ／Ｐｔ）の電極は、熱処理を行なわないときは、Ｐｄ／Ｐｔの電極と比較してコンタクト抵抗は高い。これは、仕事関数が小さい金属の方がコンタクト抵抗が高いという技術常識と合致する。しかしながら、ｍ面ＧａＮ（Ｍｇ／Ｐｔ）の電極の場合、熱処理温度を上げると共に、コンタクト抵抗が小さくなり、５００℃の熱処理温度の場合には、ｍ面ＧａＮ（Ｍｇ／Ｐｔ）のコンタクト抵抗は、ｍ面ＧａＮ（Ｐｄ／Ｐｔ）のコンタクト抵抗と同等またはそれ以下となる。
　加えて、５００℃を超えた温度（例えば、６００℃）になると、ｍ面ＧａＮ（Ｍｇ／Ｐｔ）のコンタクト抵抗は更に低下して、ｃ面ＧａＮ（Ｍｇ／Ｐｔ）のコンタクト抵抗と同等となり、さらにはそれ以下になる。図８に示したグラフでは、おおよそ５５０℃以上になると、ｍ面ＧａＮ（Ｍｇ／Ｐｔ）のコンタクト抵抗は、ｃ面ＧａＮ（Ｍｇ／Ｐｔ）のコンタクト抵抗の値以下（またはそれ未満）になる。
　６００℃の温度では、ｍ面ＧａＮ（Ｍｇ／Ｐｔ）のコンタクト抵抗は、６００℃の温度でのｍ面およびｃ面ＧａＮ（Ｍｇ／Ｐｔ）のいずれのコンタクト抵抗よりも低くなり、具体的には、約１．０Ｅ－０２Ωｃｍ-2又はその周辺まで低下する。また、７００℃の温度では、ｍ面ＧａＮ（Ｍｇ／Ｐｔ）のコンタクト抵抗は、６００℃の温度の場合よりも上昇するものの、７００℃の温度でのｍ面およびｃ面ＧａＮ（Ｍｇ／Ｐｔ）のいずれのコンタクト抵抗よりも低くなる。
　したがって、ｍ面ＧａＮ（Ｍｇ／Ｐｔ）の熱処理温度としては、例えば、５００℃以上が好ましい。７００℃を超えて所定温度（例えば８００℃）以上になると、電極やＧａＮ層の膜質の劣化が進むため、上限は８００℃以下が好ましく、そして、５５０℃以上７００℃以下の温度範囲であることがさらに好ましい。加えて、ｍ面ＧａＮ（Ｍｇ／Ｐｔ）では、５００℃よりも６００℃の方がコンタクト抵抗が小さくなり、さらに７００℃まで熱処理温度を上げるとコンタクト抵抗が増加するため、６００℃近傍（例えば、６００℃±５０℃）がより好適な熱処理温度である。
　次に、各温度で熱処理を行った後の電極の表面状態を示す写真を図９に示す。図９では、Ａｓ－ｄｅｐｏ（熱処理を行なわない場合）、熱処理温度５００℃、６００℃、７００℃の結果を示している。
　図９からわかるように、ｐ型のｃ面ＧａＮ層の上にＰｄ層、その上にＰｔ層を形成した場合（Ｃ－ＧａＮ（Ｐｄ／Ｐｔ）の場合）は、５００℃、６００℃、７００℃のどの熱処理においても金属表面の劣化は見られない。ＡＦＭ測定による表面の算術平均粗さ（Ｒａ）は５００℃で約２ｎｍ、６００℃で約２ｎｍ、７００℃で約４ｎｍとなった。
　一方、ｐ型のｍ面ＧａＮ層の上にＰｄ層、その上にＰｔ層を形成した場合（Ｍ－ＧａＮ（Ｐｄ／Ｐｔ）の場合）は、６００℃、７００℃の熱処理において金属表面の荒れが見られ、劣化が認められる。ＡＦＭ測定によるＲａは６００℃で約３０ｎｍ、７００℃で約７７ｎｍとなった。すなわち、熱処理による電極の劣化が、ｍ面ＧａＮの電極に特有な課題であることがわかる。
　そして、ｐ型のｍ面ＧａＮ層の上にＭｇ層、その上にＰｔ層を形成した場合（Ｍ－ＧａＮ（Ｍｇ/Ｐｔ）の場合）は、７００℃の熱処理温度では僅かに凹凸は見られるものの、５００℃、６００℃、７００℃の全ての熱処理温度において電極が劣化しないことが確認された。ＡＦＭ測定による表面のＲａは５００℃で約１．５ｎｍ、６００℃で約１.５ｎｍ、７００℃で約４．５ｎｍとなり、良好な表面状態が得られた。そして、本実施形態の構成において、電極の表面のＲａは、約４．５ｎｍ以下であることが好ましく、約１．５ｎｍ以下であることがさらに好ましい。
　さらに、ＧａＮ層上にＭｇ層（３０ｎｍ）を形成し、８００℃および９００℃で１０分間熱処理した場合のＧａＮ層のフォトルミネッセンス測定結果を図１０に示す。図１０（ａ）は、８００℃で熱処理した結果を示し、そして、図１０（ｂ）は、９００℃で熱処理した結果を示している。図１０（ａ）及び（ｂ）中の縦軸のＰＬ強度は、フォトルミネッセンス強度の意味である。図１０（ａ）および（ｂ）のグラフには、それぞれ、熱処理前に得られたＰＬ強度（「Ｒｅｆ」と表記する曲線）が示されている。
　まず、本願発明者の実験によると、７００℃以下の熱処理では、熱処理前と後でフォトルミネッセンスのスペクトルの変化は見られなかった。一方、図１０（ａ）に示すように、８００℃の場合では、５３０ｎｍ付近にイエローバンドと呼ばれる、空孔欠陥に起因すると考えられる発光が見られるようになる。さらに熱処理温度を上げると、図１０（ｂ）に示すように、５３０ｎｍ付近の発光は強度を増し、空孔欠陥の密度の増加を示す。これよりＭｇ層を用いた電極における熱処理温度は、ＧａＮの品質の保持という観点から、７００℃以下にすることが望ましい。
　次に、図１１に、電極構造（Ｍｇ／Ｐｔ）においてＭｇ原子の深さ方向のプロファイルを、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ－ｍｉｃｒｏｐｒｏｂｅ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ）を用いて得た結果を示す。図１１（ａ）は、Ｍｇ層をＧａＮ層上に形成した構成（Ｍｇ／Ｐｔ電極）において、熱処理を行なわない場合（ａｓ－ｄｅｐｏ）の結果を示し、一方、図１１（ｂ）は、熱処理後の結果を示している。なお、熱処理の温度および時間は、ｃ面ＧａＮの場合に６００℃で１０分、ｍ面ＧａＮの場合に６００℃で１０分および６３０℃で１０分である。
　いずれの電極においても、熱処理前におけるＭｇ層厚は７ｎｍであり、Ｐｔ層厚は７５ｎｍである。
　図１１（ａ）、図１１（ｂ）のグラフの縦軸は、Ｍｇ濃度であり、横軸は、深さ方向の距離である。横軸の数値が「－」の領域は電極側であり、「＋」の領域はｐ型ＧａＮ側である。横軸の原点（０μｍ）は、Ｍｇのピーク位置であり、ｐ型ＧａＮ層とＭｇ層との界面の位置にほぼ相当する。これらの事項は、後に説明する図１２、図１３、図１５のグラフでも同様である。
　図１１（ａ）、（ｂ）のグラフにおいて、「◆」は、ｃ面ＧａＮ上に形成した熱処理温度が６００℃のサンプルに関するデータを示している。また、グラフ中の「△」は、ｃ面ＧａＮ上に形成した熱処理温度が６００℃のサンプルに関するデータを示し、「○」は、ｍ面ＧａＮ上に形成した熱処理温度が６３０℃のサンプルに関するデータを示している。後述する図１２、図１３、図１５のグラフにおいても、同様である。なお、熱処理前のｐ型ＧａＮ層には、いずれも、前述した通り、電極が接触するｐ型ＧａＮ層の表面から深さ２０ｎｍの領域に７×１０19ｃｍ-3のＭｇがドーピングされ、それよりも深い領域には１×１０19ｃｍ-3のＭｇがドーピングされている。
　図１１（ａ）に示すように、ａｓ－ｄｅｐｏの場合は、ｍ面ＧａＮにおいても、ｃ面ＧａＮにおいてもＭｇのプロファイルに変化は無い。一方、図１１（ｂ）に示すように、ＧａＮ層の上にＭｇ層を形成後に熱処理を行った場合には、それぞれ、Ｍｇのプロファイルは大きく異なるものとなった。
　熱処理を行った場合には、図１１（ｂ）に示すように、ｃ面ＧａＮ上のＭｇは、ｐ型ＧａＮ層にかなりの濃度で拡散していることが見られる。また、Ｐｔ層にもＭｇが拡散していることが見られる。一方、ｍ面ＧａＮ上のＭｇは、ｐ型ＧａＮ層にも、Ｐｔ層にも拡散はほとんどしていないことが確認される。さらに詳述すると、ｃ面ＧａＮの場合、熱処理後にはＭｇがＰｔ層に奥深く拡散し、そして、ＧａＮ側にも奥深く拡散している。一方、ｍ面ＧａＮの場合、熱処理後にはＭｇがＰｔ層側に僅かに拡散するものの、ＧａＮ側には殆ど拡散しないものであった。これは、６００℃であっても６３０℃であってもほとんど差異が無かった。このように、熱処理の前と後で、ｃ面ＧａＮ上のＭｇの拡散と、ｍ面ＧａＮ上のＭｇの拡散との間に顕著な差が生じる。その正確な理由は未だ不明であるが、ｃ面とｍ面との最表面原子の配列、極性の違いや原子の緻密さに起因するものと推測される。
　図１２は、電極構造（Ｍｇ／Ｐｔ）においてＧａ原子の深さ方向のプロファイルを、ＳＩＭＳを用いて得た結果を示す。熱処理前におけるＭｇ層厚は７ｎｍであり、Ｐｔ層厚は７５ｎｍである。グラフの縦軸は原子濃度と比例関係にある、ＳＩＭＳの検出器の信号強度を示す。図１２における横軸の距離０μｍはｐ型ＧａＮ層とＭｇ層との界面の位置にほぼ相当する。なお、横軸の原点（０μｍ）は、Ｇａピークの位置に合わせた。横軸の数値が「－」の領域は電極側であり、「＋」の領域はｐ型ＧａＮ側である。縦軸は、ａｓ－ｄｅｐｏのＧａＮ結晶中のＧａ濃度を１として規格化している。また母体の原子密度から算定すると、縦軸の強度の１×１０-3は濃度として１×１０19ｃｍ-3にほぼ相当する。
　図１２（ａ）は、Ｍｇ層をＧａＮ層上に形成した構成（Ｍｇ／Ｐｔ電極）において、熱処理を行なわない場合（ａｓ－ｄｅｐｏ）の結果を示し、一方、図１２（ｂ）は、熱処理後の結果を示している。なお、図１２（ｂ）では、熱処理温度が６００℃と６３０℃との２種類の結果を示している。熱処理の温度および時間は、ｃ面ＧａＮの場合に６００℃で１０分、ｍ面ＧａＮの場合に６００℃で１０分および６３０℃で１０分である。
　図１２（ａ）に示すように、ａｓ－ｄｅｐｏの場合は、ｍ面ＧａＮにおいても、ｃ面ＧａＮにおいてもＧａのプロファイルに変化は無い。一方、図１２（ｂ）に示すように、ＧａＮ層の上にＭｇ層を形成後に熱処理を行った場合には、Ｇａのプロファイルは異なるものとなった。
　具体的には、図１２（ｂ）に示すように、熱処理を行った場合はＭｇ層中にＧａが拡散していることが確認された。ｍ面ＧａＮ上にＭｇ層を形成して６００℃で熱処理を行った試料では、Ｍｇ層中にＧａの拡散が認められ、コンタクト抵抗も低くなる。その原因の詳細は不詳ではあるが、Ｍｇ層中のＧａ拡散量とコンタクト抵抗との間の相関があることが確認された。
　さらに詳述すると、ｃ面ＧａＮの場合は、ＧａがＭｇ層およびＰｔ層中に拡散し、ＧａＮ結晶中の奥からもＧａが電極中に移動している。換言すると、ｃ面ＧａＮの場合、Ｇａは全体的にＧａＮ層から電極中に顕著に拡散している。一方、ｍ面ＧａＮでは、熱処理温度が６００℃の場合、ｃ面ＧａＮとは異なり、界面近傍のみでＧａ原子が移動しているようである。ｃ面と比べてｍ面では原子が動きにくい状況にあると推測される。ただし、ｍ面ＧａＮの場合でも、熱処理温度が６３０℃の場合は、ＧａがＭｇ層およびＰｔ層の全体に拡散している。なお、ｍ面コンタクト抵抗は熱処理温度が６００℃の場合の方が６３０℃の場合よりも低い。これは、熱処理温度が６００℃の場合、後述するようにｍ面では窒素が拡散しにくく、その結果、Ｇａの空孔がアクセプタとして機能するのに対し、熱処理温度が６３０℃の場合は、６００℃の場合に比べ、より多くの窒素原子が電極側へ拡散するためではないかと考えられる。
　図１３（ａ）は、熱処理前のＭｇ／Ｐｔ電極における窒素原子の深さ方向プロファイルを示すグラフであり、図１３（ｂ）は、熱処理後におけるＭｇ／Ｐｔ電極における窒素原子の深さ方向プロファイルを示すグラフである。熱処理前におけるＭｇ層厚は７ｎｍであり、Ｐｔ層厚は７５ｎｍである。図１３（ａ）、図１３（ｂ）のグラフの縦軸は、Ｎ強度であり、横軸は、深さ方向の距離である。１×１０-3のＮ強度は１×１０19ｃｍ-3のＮ濃度にほぼ相当する。横軸の数値が「－」の領域は電極側であり、「＋」の領域はｐ型ＧａＮ側である。横軸の原点（０μｍ）は、ｐ型ＧａＮ層とＭｇ層との界面の位置にほぼ相当する。電極の構造およびｐ型ＧａＮのドーピング条件は、図１１を参照して説明したサンプルにおけるものと同様である。
　蒸着後、熱処理を行なわないサンプルでは、図１３（ａ）に示すように、ｃ面ＧａＮに対する電極およびｍ面ＧａＮに対する電極の両方において、いずれも窒素原子が電極側に拡散していないことがわかる。
　一方、熱処理後におけるｃ面ＧａＮに対する電極では、図１３（ｂ）に示すように、窒素原子が電極側に拡散していることが確認された。しかし、熱処理後におけるｍ面ＧａＮに対する電極では、窒素原子は電極側にほとんど拡散していない。したがって、ｍ面ＧａＮ上のＭｇ層のＮ濃度は、Ｇａ濃度よりも低い。一方、ｃ面ＧａＮ上のＭｇ層におけるＮ濃度はＧａ濃度と同程度である。すなわち、ｍ面ＧａＮでは、Ｇａ原子のみが電極側に拡散し、窒素原子は拡散していないが、ｃ面ＧａＮでは、Ｇａ原子も窒素原子も電極側に拡散している。ｐ型ＧａＮにおいてＧａが電極側に拡散すると、ｐ型ＧａＮの最表面でＧａ原子が不足する状態、すなわちＧａ空孔が形成される。Ｇａ空孔はアクセプタ的性質を有するため、電極とｐ型ＧａＮとの界面の近傍でＧａ空孔が増加すると、この界面のショットキー障壁を正孔がトンネリングによって通過しやすくなる。しかし、Ｇａ原子とともに窒素原子も電極側に拡散すると、ｐ型ＧａＮの最表面に窒素の不足する状態、すなわち窒素空孔も形成される。窒素空孔はドナー的性質を有し、Ｇａ空孔との間で電荷補償を起こす。このため、ｃ面ＧａＮのようにＧａのみならず窒素も電極側に拡散すると、コンタクト抵抗の低下は特に生じなくなる。
　なお、このような各元素（Ｍｇ、Ｇａ、Ｎ、Ｐｔ）の挙動は、Ｍｇ層が接触するＧａＮ層において、Ｇａの一部がＡｌやＩｎで置換されていても同様に生じると推定される。また、Ｍｇ層が接触するＧａＮ系半導体層中にドーパントとしてＭｇ以外の元素がドープされている場合でも同様であると推定される。
　次に、図１４に、ｍ面ＧａＮ層上にＭｇ層を形成した電極構造（Ｍｇ／Ｐｔ）の断面透過電子顕微鏡（ＴＥＭ）写真を示す。図１４（ａ）は、熱処理を行なわない場合（ａｓ－ｄｅｐｏ）の結果を示している。図１４（ｂ）は、６００℃で１０分間の熱処理後の結果を示している。
　この例では、図１４（ａ）に示すように、７ｎｍ厚のＭｇ層をＧａＮ結晶上に形成した。図１４（ｂ）に示すように、熱処理後はＰｔ層がＭｇ層に浸食し、Ｍｇ層の厚さが２ｎｍとなった。
　図１４（ｂ）からわかるように、Ｍｇ層（図３（ａ）中の層３２）の厚さは薄い（例えば、２ｎｍ）とはいえ、Ｐｔ層（図３（ａ）中の層３４）によって合金化ないしは吸収されていないＭｇからなるＭｇ層（図３（ａ）中の層３２）の存在が確認された。
　次に、図１５に、電極構造（Ｍｇ／Ｐｔ）においてＰｔの深さ方向のプロファイルを、ＳＩＭＳを用いて得た結果を示す。図１５（ａ）および（ｂ）は、上述のＳＩＭＳと同様に、それぞれ、熱処理を行なわない場合（ａｓ－ｄｅｐｏ）、および、熱処理後の結果である。熱処理前におけるＭｇ層厚は７ｎｍであり、Ｐｔ層厚は７５ｎｍである。図１５（ａ）、（ｂ）のグラフの縦軸は、Ｐｔ強度であり、横軸は、深さ方向の距離である。１×１０-3のＰｔ強度は１×１０19ｃｍ-3のＰｔ濃度にほぼ相当する。横軸の数値が「－」の領域は電極側であり、「＋」の領域はｐ型ＧａＮ側である。横軸の原点（０μｍ）は、ｐ型ＧａＮ層とＭｇ層との界面の位置にほぼ相当する。電極の構造およびｐ型ＧａＮのドーピング条件は、図１１を参照して説明したサンプルにおけるものと同様である。
　図１５（ａ）に示すように、ａｓ－ｄｅｐｏの場合は、ｍ面ＧａＮにおいても、ｃ面ＧａＮにおいてもＰｔのプロファイルに変化は無い。一方、図１５（ｂ）に示すように、熱処理後は、ｃ面ＧａＮにおいてＰｔはＧａＮ側に拡散していることがわかる。しかしながら、ｍ面ＧａＮにおいてはＰｔプロファイルに変化はほとんど無く、ＧａＮ層中にＰｔが拡散していないことが確認された。より詳述すると、ｃ面ＧａＮの場合、熱処理後においてＰｔはＭｇ層側に大きく拡散する。一方、ｍ面ＧａＮの場合、熱処理後においてＰｔはＭｇ層側に僅かに拡散しただけであった（ｃ面ＧａＮの１／１０程度）。熱処理温度が６００℃であっても６３０℃でもほとんど差異が無かった。
　このことは、本実施形態の構成（Ｍｇ／Ｐｔ）においては、ＧａＮ層と接触する領域においてはＭｇとの合金化がＡｕの場合と比較して顕著には起こっていないことを意味している。
　ｍ面ＧａＮ上に厚さ２ｎｍのＭｇ層を形成した後、６００℃で１０分間の熱処理を行った試料を作製した。この試料の断面について、透過電子顕微鏡（ＴＥＭ）による観察を行った。図１６（ａ）は、熱処理前におけるＭｇ／Ｐｔ電極構造を示す模式図である。図１６（ｂ）は、熱処理前におけるＭｇ／Ｐｔ電極構造を示す模式図である。いずれの図面も、断面ＴＥＭに基づいて作成した。
　Ｍｇ層の堆積時の厚さが５ｎｍを超える場合、６００℃で１０分間の熱処理によってＭｇ層の厚さは減少するが、熱処理の後もＭｇ層は実質的に連続した膜として存在する。しかし、Ｍｇ層の堆積時の厚さが２ｎｍ程度になると、６００℃で１０分間の熱処理の後、図１６（ｂ）に示すように、ＭｇとＰｔとの合金形成に消費されなかったＭｇがアイランド状に存在する場合のあることが確認された。堆積直後のＭｇ層の厚さが２ｎｍ程度になると、行なう熱処理の条件によって、最終的に得られるＭｇ層のモフォロジーは多様であり得る。
　なお、本明細書における「Ｍｇ層」とは、ｐ型半導体領域の表面に存在する多数のアイランド状（島状）Ｍｇの集まりをも含むものとする。また、この「Ｍｇ層」は、複数の開口部が存在する膜（例えばポーラスな膜）から構成されていても良い。このように、Ｐｔに浸食されないＭｇがｐ型半導体領域の表面（ｍ面）と接触していれば、コンタクト抵抗低減効果を充分に得ることができる。
　なお、Ｐｔ層の代わりに、Ｍｏ層、Ｐｄ層、またはＡｇ層をＭｇ層上に堆積した場合も、ほぼ同様の結果（コンタクト抵抗低減効果）が得られると考えられる。
　次に、再び図３（ａ）を参照しながら、本実施形態の構成をさらに詳述する。
　図３（ａ）に示すように、本実施形態の発光素子１００では、ｍ面ＧａＮ基板１０と、基板１０上に形成されたＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１， ｕ≧０， ｖ≧０， ｗ≧０）２２とが形成されている。この例では、ｍ面ＧａＮ基板１０は、ｎ型ＧａＮ基板（例えば、厚さ、１００μｍ）であり、ＡｌuＧａvＩｎwＮ層２２は、ｎ型ＧａＮ層（例えば、厚さ２μｍ）である。ＡｌuＧａvＩｎwＮ層２２の上には活性層２４が形成されている。言い換えると、ｍ面ＧａＮ基板１０の上には、少なくとも活性層２４を含む半導体積層構造２０が形成されている。
　半導体積層構造２０において、ＡｌxＧａyＩｎzＮ層２２の上には、ＡｌaＩｎbＧａcＮ層（ａ＋ｂ＋ｃ＝１，ａ≧０， ｂ≧０， ｃ≧０）を含む活性層２４が形成されている。活性層２４は、例えば、Ｉｎ組成比が約２５％のＩｎＧａＮ井戸層とＧａＮバリア層で構成され、井戸層の厚さは９ｎｍ、バリア層の厚さは９ｎｍ、井戸層周期は３周期である。活性層２４の上には、第２導電型（ｐ型）のＡｌdＧａeＮ層（ｄ＋ｅ＝１， ｄ≧０， ｅ≧０）２６が形成されている。第２導電型（ｐ型）のＡｌdＧａeＮ層（ｄ＋ｅ＝１， ｄ≧０， ｅ≧０）２６は例えば、Ａｌ組成比が１０％のＡｌＧａＮ層で厚さは０．２μｍである。本実施形態のＡｌdＧａeＮ層２６には、ｐ型のドーパントとして、Ｍｇがドープされている。ここでＭｇは、ＡｌdＧａeＮ層２６に対して、例えば、１０18ｃｍ-3程度ドープされている。またこの例では、活性層２４とＡｌdＧａeＮ層２６との間に、アンドープのＧａＮ層（不図示）が形成されている。
　さらに、この例においては、ＡｌdＧａeＮ層２６の上には、第２導電型（例えば、ｐ型）のＧａＮ層（不図示）が形成されている。さらに、ｐ+－ＧａＮからなるコンタクト層上には、Ｍｇ層３２が形成されており、その上にＰｔ層３４が形成されている。このＭｇ層３２とＰｔ層３４の積層構造が電極（ｐ型電極）３０となる。
　なお、半導体積層構造２０には、ＡｌuＧａvＩｎwＮ層２２の表面を露出させる凹部（リセス）４２が形成されており、凹部４２の底面に位置するＡｌuＧａvＩｎwＮ層２２には、電極（ｎ型電極）４０が形成されている。凹部４２の大きさは、例えば、幅（または径）２０μｍであり、深さは１μｍである。電極４０は、例えば、Ｔｉ層とＡｌ層とＰｔ層（例えば、厚さはそれぞれ、５ｎｍ、１００ｎｍ、１０ｎｍ）の積層構造から成る電極である。
　本実施形態の窒化物系半導体発光素子１００によれば、動作電圧（Ｖｏｐ）を、従来のＰｄ／Ｐｔ電極を用いたｍ面ＬＥＤの場合よりも約１．５Ｖ低減させることができ、その結果、消費電力を低減できることがわかった。
　次に、引き続き図３（ａ）を参照しながら、本実施形態の窒化物系半導体発光素子１００の製造方法を説明する。
　まず、ｍ面基板１０を用意する。本実施形態では、基板１０として、ＧａＮ基板を用いる。本実施形態のＧａＮ基板は、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法を用いて得られる。
　例えば、まずｃ面サファイア基板上に数ｍｍオーダの厚膜ＧａＮを成長する。その後、厚膜ＧａＮをｃ面に垂直方向、ｍ面で切り出すことによりｍ面ＧａＮ基板が得られる。ＧａＮ基板の作製方法は、上記に限らず、例えばナトリウムフラックス法などの液相成長やアモノサーマル法などの融液成長方法を用いてバルクＧａＮのインゴットを作製し、それをｍ面で切り出す方法でも良い。
　基板１０としては、ＧａＮ基板の他、例えば、酸化ガリウム、ＳｉＣ基板、Ｓｉ基板、サファイア基板などを用いることができる。基板上にｍ面から成るＧａＮ系半導体をエピタキシャル成長するためには、ＳｉＣやサファイア基板の面方位もｍ面である方が良い。ただし、ｒ面サファイア基板上にはａ面ＧａＮが成長するという事例もあることから、成長条件によっては必ずしも成長用表面がｍ面であることが必須とならない場合もあり得る。少なくとも半導体積層構造２０の表面がｍ面であれば良い。本実施形態では、基板１０の上に、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により結晶層を順次形成していく。
　次に、ｍ面ＧａＮ基板１０の上に、ＡｌuＧａvＩｎwＮ層２２を形成する。ＡｌuＧａvＩｎwＮ層２２として、例えば、厚さ３μｍのＡｌＧａＮを形成する。ＧａＮを形成する場合には、ｍ面ＧａＮ基板１０の上に、１１００℃でＴＭＧ（Ｇａ（ＣＨ3）3）、ＴＭＡ（Ａｌ（ＣＨ3）3）およびＮＨ3を供給することによってＧａＮ層を堆積する。
　次に、ＡｌuＧａvＩｎwＮ層２２の上に、活性層２４を形成する。この例では、活性層２４は、厚さ９ｎｍのＧａ0.9Ｉｎ0.1Ｎ井戸層と、厚さ９ｎｍのＧａＮバリア層が交互に積層された厚さ８１ｎｍのＧａＩｎＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造を有している。Ｇａ0.9Ｉｎ0.1Ｎ井戸層を形成する際には、Ｉｎの取り込みを行なうために、成長温度を８００℃に下げることが好ましい。
　次に、活性層２４の上に、例えば厚さ３０ｎｍのアンドープＧａＮ層を堆積する。次いで、アンドープＧａＮ層の上に、ＡｌdＧａeＮ層２６を形成する。ＡｌdＧａeＮ層２６として、例えば、ＴＭＧ、ＮＨ3、ＴＭＡ、ＴＭＩおよびｐ型不純物としてＣｐ2Ｍｇ（シクロペンタジエニルマグネシウム）を供給することにより、厚さ７０ｎｍのｐ－Ａｌ0.14Ｇａ0.86Ｎを形成する。
　次に、ＡｌdＧａeＮ層２６の上に、例えば厚さ０．５μｍのｐ－ＧａＮコンタクト層を堆積する。ｐ－ＧａＮコンタクト層を形成する際には、ｐ型不純物としてＣｐ2Ｍｇを供給する。
　その後、塩素系ドライエッチングを行なうことにより、ｐ－ＧａＮコンタクト層、ＡｌdＧａeＮ層２６、アンドープＧａＮ層および活性層２４の一部を除去して凹部４２を形成し、ＡｌxＧａyＩｎｚＮ層２２のｎ型電極形成領域を露出させる。次いで、凹部４２の底部に位置するｎ型電極形成領域の上に、ｎ型電極４０として、Ｔｉ／Ｐｔ層を形成する。
　さらに、ｐ－ＧａＮコンタクト層の上には、Ｍｇ層３２を形成し、さらにＭｇ層３２上にＰｔ層３４を形成する。これにより、ｐ型電極４０を形成する。本実施形態では、Ｍｇ層３２の形成に原料金属をパルス的に蒸発させながら蒸着を行なう手法（パルス蒸着法）を用いている。より具体的には、真空中に保持したるつぼ中のＭｇ金属に、パルス的に電子ビームを照射し、パルス的に原料金属を蒸発させる。その原料金属分子または原子がｐ－ＧａＮコンタクト層に付着し、Ｍｇ層３２が形成される。パルスは例えばパルス幅０．５秒、繰り返し１Ｈｚである。このような手法により、Ｍｇ層３２として緻密で良好な品質の膜が形成された。Ｍｇ層が緻密になる理由は、パルス的な蒸着を行なうことにより、ｐ－ＧａＮコンタクト層に衝突するＭｇ原子またはＭｇ原子クラスタの運動エネルギーが増加するためであると考えられる。
　一般にＭｇは水や空気との接触により酸化されやすい元素である。しかし、本実施形態のパルス蒸着法を用いると、酸化されにくく、耐水、耐酸素性に優れたＭｇ層が得られる。また、このようにして形成されたＭｇ層は、６００℃以上の温度で熱処理を行っても安定である。
　なお、本実施形態では、原料金属（Ｍｇ金属）をパルス的に蒸発させながら蒸着を行なう手法を採用しているが、Ｍｇ層３２を形成できるのであれば、他の手法を採用することも可能である。緻密で良質なＭｇ層を形成する他の手法としては、例えば熱ＣＶＤ法や分子線エピタキシ（ＭＢＥ）などを採用することが可能である。
　なお、その後、レーザリフトオフ、エッチング、研磨などの方法を用いて、基板１０、ＡｌuＧａvＩｎwＮ層２２の一部までを除去してもよい。この場合、基板１０のみを除去してもよいし、基板１０およびＡｌuＧａvＩｎwＮ層２２の一部だけを選択的に除去してもよい。もちろん、基板１０、ＡｌuＧａvＩｎwＮ層２２を除去せずに残してもよい。以上の工程により、本実施形態の窒化物系半導体発光素子１００が形成される。
　本実施形態の窒化物系半導体発光素子１００において、ｎ型電極４０とｐ型電極３０との間に電圧を印加すると、ｐ型電極３０から活性層２４に向かって正孔が、ｎ型電極４０から活性層２４に向かって電子が注入され、例えば４５０ｎｍ波長の発光が生じる。
　ここで、図１７（ａ）に、ｍ面ＧａＮ上にＭｇ／Ｐｔ層からなる電極を用いた発光ダイオードの電流－電圧特性を示す。比較のため、発光ダイオードの窒化物系半導体の構造が同じで、Ｐｄ／Ｐｔ層からなる電極を用いた発光ダイオードの特性、及びｃ面ＧａＮ上にＭｇ/Ｐｔ層からなる電極を用いた発光ダイオードの特性を示す。これら３種類の発光ダイオードにおける電極の構成および熱処理条件は、以下の表４に示す通りである。
Figure JPOXMLDOC01-appb-T000004
　この発光ダイオードの構成は、ｍ面またはｃ面ＧａＮ基板上に、ｎ型ＧａＮ層、ＩｎＧａＮ井戸層（３層）とＧａＮバリア層（２層）とが交互に積層された活性層、ｐ型ＧａＮ層が積層されたものである。さらにｐ型ＧａＮ層上にはｐ型電極として、Ｍｇ／Ｐｔ電極またはＰｄ／Ｐｔ電極を設けている。ｎ型電極は、ｐ型ＧａＮ層、活性層をエッチングし、ｎ型ＧａＮ層を露出させ、ｎ型ＧａＮ層上に形成している。
　図１７（ａ）から明らかなように、電流が０ボルトから増加しても、電流値がほぼゼロの状態が続くが、印加電圧があるレベル（立ち上がり電圧）を超えると、電流値は電圧の増加に伴って増加する。立ち上がり電圧は、Ｐｄ／Ｐｔ層からなる電極（ｍ面ＧａＮ上）の場合、約３．１Ｖである。これに対し、Ｍｇ／Ｐｔ層からなる電極（ｍ面ＧａＮ上）の場合の立ち上がり電圧は、約２．５Ｖとなり、低減が見られる。電流値２０ｍＡでの動作電圧は、Ｍｇ／Ｐｔ層からなる電極ではＰｄ／Ｐｔ層からなる電極と比較し、１．５Ｖ以上低減していることが確認される。
　次に、ｍ面ＧａＮ上Ｍｇ／Ｐｔ層からなる電極を用いた発光ダイオード（ｍ面発光ダイオード）とｃ面ＧａＮ上Ｍｇ／Ｐｔ層からなる電極を用いた発光ダイオード（ｃ面発光ダイオード）との比較を行う。ｍ面発光ダイオードにおいては、立ち上がり電圧がｃ面発光ダイオードと比較し低く、コンタクト抵抗の低減効果が確認される。例えば、ｍ面発光ダイオードにおいては駆動電圧３．２Ｖにおいて電流値は２０ｍＡが得られる。一方、ｃ面発光ダイオードにおいては同じ駆動電圧では４．８ｍＡの電流値となる。発光ダイオードの光出力は電流値に依存することから、駆動電圧３．２Ｖにおいてｍ面発光ダイオードにおいては、ｃ面発光ダイオードの４倍近くの光出力が得られることが分かる。
　また、電流値－電圧特性を示す曲線の傾きは、Ｐｄ／Ｐｔ電極を有する素子に比べ、Ｍｇ／Ｐｔ電極を有する素子の方が急である。発光ダイオードは、内部にｐ－ｎ接合を有するダイオードであり、ｐ－ｎ接合ダイオードの電流－電圧特性を示す曲線は、一般に以下の式で近似される。
　Ｉ＝Ｉ0ｅｘｐ（Ｖ／ｎ・ＫＴ）
　ここで、Ｉはｐ－ｎ接合ダイオードを流れる電流値、Ｉ0は電流定数、Ｖは印加電圧、Ｋはボルツマン定数、Ｔは温度、ｎはダイオードの理想度合いを示すｎ値である。実験は室温で行ったため、ＫＴ＝０．０２５（Ｖ）である。
　ｐ－ｎ接合ダイオードのｎ値は、電流－電圧特性を示す曲線の傾きから決定される。理想的なｐ－ｎ接合ダイオードの場合、ｎ＝１であるが、現実のｐ－ｎ接合ダイオードでは、ｎ値は１から異なっている。ｎ値は１に近いほど好ましい。本実験によれば、Ｍｇ／Ｐｔ電極を有する素子の場合、ｎ＝１．４となり、Ｐｄ／Ｐｔ電極を有する素子の場合、ｎ＝２．２であった。このことかわかるように、Ｍｇ／Ｐｔ電極を用いることにより、優れたダイオード特性を実現できる。
　図１７（ｂ）に示すように、この発光ダイオードのコンタクト抵抗の値は、Ｍｇ／Ｐｔ層からなる電極では３．８×１０-4Ωｃｍ2の値が得られた。このような１０のマイナス４乗台のコンタクト抵抗の値は、極めて顕著な効果である。これによって消費電力を低減できることがわかった。なお、Ｐｄ／Ｐｔ層からなる電極では、約１×１０-2Ωｃｍ2の値であった。
　次に、図１８を参照しながら、Ａｕ層、および、Ｍｇ／Ａｕ層からなる電極を用いた例（比較例）について説明する。図１８（ａ）は、ｍ面のＧａＮ層の上に、Ａｕ層、または、Ｍｇ／Ａｕ層の電極を形成し、その固有コンタクト抵抗（Ω・ｃｍ2）を測定した結果を示している。なお、この固有コンタクト抵抗は、電極を形成して熱処理を行った後の固有コンタクト抵抗の値である。
　図１８（ａ）の結果からわかるように、Ａｕ層の電極に比べ、Ｍｇ／Ａｕ層の電極を用いた場合の方が固有コンタクト抵抗の特性は悪化する。この点、本実施形態の電極（例えば、Ｍｇ／Ｐｔ層）の構成における特性向上の結果と顕著に相違する。なお、上述したように、Ｍｇは水や空気との接触により酸化されやすい元素であるので、Ｍｇ層の単独での電極では無くＡｕ層の積層体（Ｍｇ／Ａｕ層）として使用される構成は検討候補の一つに成り得る。しかしながら、実際には、Ａｕ層と比較してＭｇ／Ａｕ層のコンタクト抵抗は増加するがゆえに、コンタクト特性は悪い。換言すると、本実施形態の構成（例えば、Ｍｇ／Ｐｔ層）のコンタクト抵抗の特性が優れていることは、Ｍｇ層にＡｕ層を積層した場合の結果が悪かったことを鑑みると、当業者にとって予見できない効果を有していたと思われる。
　また、図１８（ｂ）は、熱処理後のＭｇ／Ａｕ層の電極の表面を示す図面代用写真であり、一方、図１８（ｃ）は、熱処理後のＡｕ層の電極の表面を示す図面代用写真である。両者を比べると、Ｍｇ／Ａｕ層の電極の方の膜質が悪いことがわかった。
　次に、図１９を参照する。図１９は、Ｃｏｎｉｃａｌチップによる硬度マッピング（５ｍＮ、１μｍ ｃｏｎｉｃａｌ）を表している。図１９（ａ）はｃ面ＧａＮ基板（Ｃ－ＧａＮ）の結果を示し、そして、図１９（ｂ）はｍ面ＧａＮ基板（Ｍ－ＧａＮ）の結果を示している。両者を比較すると、ｍ面ＧａＮ基板の方が、硬度が低いことがわかった。なお、このようなｍ面ＧａＮ基板とｃ面ＧａＮ基板との物性の違いが、本実施形態の電極構成（例えば、Ｍｇ層／Ｐｔ層）の特性に影響を与えている可能性もあり得る。
　以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項では無く、勿論、種々の改変が可能である。
　なお、本発明の実施形態と本質的に構成を異にするものであるが、関連する構造が特許文献３、４に開示されている。しかしながら、特許文献３および４には、窒化ガリウム系半導体層の結晶面がｍ面であることの記載は一切無く、したがって、これらの文献の開示はｃ面の窒化ガリウム系半導体層の上に電極を形成した技術に関するものである。特に、特許文献３は、Ｍｇ層の上にＡｕ層を積層した構成に関するものであり、その積層構造の電極を仮にｍ面上に形成したとしても、本実施形態の電極の効果が得られるものでは無い。また、特許文献４は、Ｎｉ、Ｃｒ、Ｍｇからなる金属層に言及しているが、開示されている実施例はＮｉ層を下層にした電極構造を有しているもののみである。特許文献３、４とも、ｃ面の窒化ガリウム系半導体層の上に形成された電極構造に関するものであり、ｍ面の窒化ガリウム系半導体層に対するコンタクト抵抗に関する問題も解決策も教示されていない。
　実際のｍ面半導体層の表面（主面）は、ｍ面に対して完全に平行な面である必要は無く、ｍ面から僅かな角度（０度より大きく±１°未満）で傾斜していても良い。表面がｍ面に対して完全に平行な表面を有する基板や半導体層を形成することは、製造技術の観点から困難である。このため、現在の製造技術によってｍ面基板やｍ面半導体層を形成した場合、現実の表面は理想的なｍ面から傾斜してしまう。傾斜の角度および方位は、製造工程によってばらつくため、表面の傾斜角度および傾斜方位を正確に制御することは難しい。なお、基板や半導体の表面（主面）をｍ面から１°以上の角度で傾斜させることを意図的に行う場合がある。以下に説明する実施形態における窒化ガリウム系化合物半導体発光素子は、ｍ面から１°以上の角度で傾斜した面を主面とするｐ型半導体領域を備えている。
　[他の実施形態]
　図２０は、本実施形態の窒化ガリウム系化合物半導体発光素子１００ａを示す断面図である。ｍ面から１°以上の角度で傾斜した面を主面とするｐ型半導体領域を形成するため、本実施形態に係る窒化ガリウム系化合物半導体発光素子１００ａは、ｍ面から１°以上の角度で傾斜した面を主面とするＧａＮ基板１０ａを用いている。主面がｍ面から１°以上の角度で傾斜している基板は、一般に「オフ基板」と称される。オフ基板は、単結晶インゴットから基板をスライスし、基板の表面を研磨する工程で、意図的にｍ面から特定方位に傾斜した面を主面とするように作製され得る。このＧａＮ基板１０ａ上に、半導体積層構造２０ａを形成する。図２０に示す半導体層２２ａ、２４ａ、２６ａは主面がｍ面から１°以上の角度で傾斜している。これは傾斜した基板の主面上に、各種半導体層が積層されると、これらの半導体層の表面（主面）もｍ面から傾斜するからである。ＧａＮ基板１０ａの代わりに、例えば、ｍ面から特定方向に傾斜した面を表面とするサファイア基板やＳｉＣ基板を用いてもよい。本発明の構成においては、少なくともｐ型半導体領域の表面がｍ面から１°以上の角度で傾斜していればよい。
　次に、図２１～図２５を参照しながら、本実施形態におけるｐ型半導体領域の傾斜について詳細を説明する。
　図２１（ａ）は、ＧａＮ系化合物半導体の結晶構造（ウルツ鉱型結晶構造）を模式的に示す図であり、図２の結晶構造の向きを９０°回転させた構造を示している。ＧａＮ結晶のｃ面には、＋ｃ面および－ｃ面が存在する。＋ｃ面はＧａ原子が表面に現れた（０００１）面であり、「Ｇａ面」と称される。一方、－ｃ面はＮ（窒素）原子が表面に現れた（０００－１）面であり、「Ｎ面」と称される。＋ｃ面と－ｃ面とは平行な関係にあり、いずれも、ｍ面に対して垂直である。ｃ面は、極性を有するため、このように、ｃ面を＋ｃ面と－ｃ面に分けることができるが、非極性面であるａ面を、＋ａ面と－ａ面に区別する意義はない。
　図２１（ａ）に示す＋ｃ軸方向は、－ｃ面から＋ｃ面に垂直に延びる方向である。一方、ａ軸方向は、図２の単位ベクトルａ2に対応し、ｍ面に平行な［－１２－１０］方向を向いている。図２１（ｂ）は、ｍ面の法線、＋ｃ軸方向、およびａ軸方向の相互関係を示す斜視図である。ｍ面の法線は、[１０－１０]方向に平行であり、図２１（ｂ）に示されるように、＋ｃ軸方向およびａ軸方向の両方に垂直である。
　ＧａＮ系化合物半導体層の主面がｍ面から１°以上の角度で傾斜するということは、この半導体層の主面の法線がｍ面の法線から１°以上の角度で傾斜することを意味する。
　次に、図２２を参照する。図２２（ａ）および（ｂ）は、それぞれ、ＧａＮ系化合物半導体層の主面およびｍ面の関係を示す断面図である。この図は、ｍ面およびｃ面の両方に垂直な断面図である。図２２には、＋ｃ軸方向を示す矢印が示されている。図２２に示したように、ｍ面は＋ｃ軸方向に対して平行である。従って、ｍ面の法線ベクトルは、＋ｃ軸方向に対して垂直である。
　図２２（ａ）および（ｂ）に示す例では、ＧａＮ系化合物半導体層における主面の法線ベクトルが、ｍ面の法線ベクトルからｃ軸方向に傾斜している。より詳細に述べれば、図２２（ａ）の例では、主面の法線ベクトルは＋ｃ面の側に傾斜しているが、図２２（ｂ）の例では、主面の法線ベクトルは－ｃ面の側に傾斜している。本明細書では、前者の場合におけるｍ面の法線べクトルに対する主面の法線ベクトルの傾斜角度（傾斜角度θ）を正の値にとり、後者の場合における傾斜角度θを負の値にとることにする。いずれの場合でも、「主面はｃ軸方向に傾斜している」といえる。
　本実施形態では、ｐ型半導体領域の傾斜角度が１°以上５°以下の範囲、および、傾斜角度が－５°以上－１°以下の範囲にあるので、ｐ型半導体領域の傾斜角度が０°より大きく±１°未満の場合と同様に本発明の効果を奏することができる。以下、図２３を参照しながら、この理由を説明する。図２３（ａ）および（ｂ）は、それぞれ、図２２（ａ）および（ｂ）に対応する断面図であり、ｍ面からｃ軸方向に傾斜したｐ型半導体領域における主面の近傍領域を示している。傾斜角度θが５°以下の場合には、図２３（ａ）および（ｂ）に示すように、ｐ型半導体領域の主面に複数のステップが形成される。各ステップは、単原子層分の高さ（２．７Å）を有し、ほぼ等間隔（３０Å以上）で平行に並んでいる。このようなステップの配列により、全体としてｍ面から傾斜した主面が形成されるが、微視的には多数のｍ面領域が露出していると考えられる。
　図２４は、ｍ面から－ｃ軸方向に１°傾斜したｐ型半導体領域の断面ＴＥＭ写真である。ｐ型半導体領域の表面には、ｍ面が明確に表出しており、傾斜は原子ステップによって形成されていることが確認される。主面がｍ面から傾斜したＧａＮ系化合物半導体層の表面がこのような構造となるのは、ｍ面がもともと結晶面として非常に安定だからである。同様の現象は、主面の法線ベクトルの傾斜方向が＋ｃ面および－ｃ面以外の面方位を向いていても生じると考えられる。主面の法線ベクトルが例えばａ軸方向に傾斜していても、傾斜角度が１°以上５°以下の範囲にあれば同様であると考えられる。
　以上より、ｐ型窒化ガリウム系化合物半導体層の表面（主面）をｍ面から１°以上の角度で傾斜している場合であっても、ｐ型電極に接触する面は多数のｍ面領域が露出しているため、コンタクト抵抗は傾斜角に依存しないものと考えられる。
　図２５は、ｍ面から－ｃ軸方向に０°、２°、または５°傾斜したｐ型半導体領域の上にＭｇ/Ｐｔ層の電極を形成し、そのコンタクト抵抗（Ω・ｃｍ2）を測定した結果を示すグラフである。グラフの縦軸は固有コンタクト抵抗、横軸は傾斜角度（ｍ面の法線とｐ型半導体領域における表面の法線とが形成する角度）θである。なお、この固有コンタクト抵抗は、電極を形成して熱処理を行った後の固有コンタクト抵抗の値である。図２５の結果から分かるように、傾斜角度θが５°以下であれば、コンタクト抵抗は、ほぼ一定の値となる。
　以上から、ｐ型半導体領域の表面の傾斜角度θが５°以下であれば、本発明の構成によりコンタクト抵抗は低減されることが確認された。
　なお、傾斜角度θの絶対値が５°より大きくなると、ピエゾ電界によって内部量子効率が低下する。このため、ピエゾ電界が顕著に発生するのであれば、ｍ面成長により半導体発光素子を実現することの意義が小さくなる。したがって、本発明では、傾斜角度θの絶対値を５°以下に制限する。しかし、傾斜角度θを例えば５°に設定した場合でも、製造ばらつきにより、現実の傾斜角度θは５°から±１°程度ずれる可能性がある。このような製造ばらつきを完全に排除することは困難であり、また、この程度の微小な角度ずれは、本発明の効果を妨げるものでもない。
 [他の実施形態]
　図２６は、本実施形態の窒化ガリウム系化合物半導体発光素子１００ｂを示す断面図である。窒化ガリウム系化合物半導体発光素子１００ｂは、基本構造は図３に示す窒化ガリウム系化合物半導体発光素子１００と同様であるが、ｐ型半導体領域上に設けられたｐ型電極がＭｇ合金層６１ｂを含む点に特徴を有する。
　Ｍｇ合金層６１ｂには、％オーダー（例えば１％）以上の濃度でＰｔ等の金属がＭｇ中に混和している。Ｍｇ合金層６１ｂの上には金属層３４が存在している。金属層３４の少なくとも一部が合金化していてもよい。
　図２７（ａ）から（ｃ）は、Ｍｇ層３２と金属層３４との間の合金化を説明するための図である。図２７（ａ）は、Ｍｇ層３２および金属層３４の一部が合金化した状態を示している。この場合、図２７（ａ）に示すように、電極３０Ａは、ＡｌdＧａeＮ層２６に接するＭｇ層３２と、Ｍｇ層３２の上に存在するＭｇ合金層６１Ａと、Ｍｇ合金層６１Ａの上に存在する金属層３４とから構成されている。Ｍｇ合金層６１Ａは、Ｍｇと、金属層３４を構成する金属との合金である。
　図２７（ｂ）は、Ｍｇと金属層を構成する金属との合金化がＡｌdＧａeＮ層２６に接する部分まで進行した状態を示している。図２７（ｂ）に示す状態において、電極３０Ｂにおける下部（電極３０ＢのうちＡｌdＧａeＮ層２６と接触する部分）は、Ｍｇ合金層６１Ｂから形成されている。図２７（ｂ）に示す電極３０Ｂの例では、Ｍｇ合金層６１Ｂの上には、金属層３４が存在している。
　図２７（ｃ）に、Ｍｇ層および金属層の全体が合金化されている状態の電極３０Ｃを示す。この場合、電極３０Ｃは、Ｍｇ合金層６１Ｃのみから構成されている。
　図２７（ａ）から（ｃ）に示すＭｇ合金層６１Ａ、６１Ｂ、６１Ｃは、Ｍｇと、金属層３４を構成する金属とから構成されている（主成分がＭｇ、および金属層３４を構成する金属である）。図２７（ａ）から（ｃ）に示す構造は、Ｍｇ層の上に、例えば、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属を堆積した後に、熱処理を行なうことによって好適に形成される。熱処理温度を比較的高くし、熱処理時間を比較的長くすることで、Ｍｇ層は合金化されやすくなる。
　なお、図２７（ｃ）を示す構造は、金属層３４を構成する金属とＭｇとの混合物または化合物を蒸着源として蒸着を行った後に熱処理を行うことによって形成してもよい。
　なお、「Ｍｇ合金層６１Ａ、６１Ｂ、６１Ｃ」は、ｐ型半導体領域２６の表面に存在する多数のアイランド状（島状）Ｍｇ合金の集まりをも含むものとする。また、この「Ｍｇ合金層６１Ａ、６１Ｂ、６１Ｃ」は、複数の開口部が存在する膜（例えばポーラスな膜）から構成されていても良い。
　本願発明者らは、先願（特願２００９－０５８２７２号）において、ｍ面を表面とするｐ型半導体領域にＭｇ合金層が接触している電極構造が低いコンタクト抵抗を示すことを開示している。
［発光装置の実施形態１］
　本発明に係る上記の半導体発光素子は、そのまま光源として使用されても良い。しかし、本発明に係る窒化物系半導体発光素子は、波長変換のための蛍光物質を備える樹脂などと組み合わせれば、波長帯域の拡大した発光装置（例えば白色光源）として好適に使用され得る。
　図２８は、このような白色光源の一例を示す模式図である。図２８の発光装置は、図３（ａ）に示す構成を有する発光素子１００と、この発光素子１００から放射された光の波長を、より長い波長に変換する蛍光体（例えばＹＡＧ：Ｙｔｔｒｉｕｍ　Ａｌｕｍｎｉｎｕｍ　Ｇａｒｎｅｔ）が分散された樹脂層２００とを備えている。発光素子１００は、表面に配線パターンが形成された支持部材２２０上に搭載されており、支持部材２２０上には発光素子１００を取り囲むように反射部材２４０が配置されている。樹脂層２００は、発光素子１００を覆うように形成されている。
　図２８に示すように、本発明の窒化物系半導体発光素子は、電極を形成した面を支持部材２２０の側に配置した状態で支持部材２２０に好適に搭載される。このような配置で支持部材２２０上に固定することは、一般に、「フリップチップ実装」と称されている。フリップチップ実装の例では、光が発光素子１００の基板裏面側から取り出される。
　本発明者らの検討によると、ｍ面成長によって作製した窒化物系半導体発光素子をフリップチップ実装によって支持部材上に固定すると、窒化物系半導体発光素子が割れてしまい、歩留まりが低下する場合のあることがわかった。
　まず、この現象を把握するため、本発明者らは、従来の＋ｃ面ＧａＮ層表面の硬さと、ｍ面ＧａＮ層表面の硬さを比較するため、ナノインデンテーション試験を行った。具体的には、ナノサイズの先端を有するダイヤモンド針を、ＧａＮ層表面に押し込む試験（ポップイン）を行った。ダイヤモンド針を基板面内の異なる位置でＧａＮ層に押し込むことにより、測定結果の面内マッピングを作製した。
　図２９Ａは、＋ｃ面ＧａＮ層表面のポップインの結果を示すグラフであり、図２９Ｂは、ｍ面ＧａＮ層表面のポップインの結果を示すグラフである。グラフの横軸は、いずれも、ＧａＮ層表面に対するダイヤモンド針の押し込み深さ［ｎｍ］であり、縦軸はダイヤモンド針の加重［μＮ（マイクロニュートン）］である。図２９Ａ、図２９Ｂのグラフに示されている複数の曲線は、それぞれ、異なる位置での測定結果を示している。
　図２９Ａ、図２９Ｂのグラフから、押し込みを開始した後、押し込み荷重の増加に伴って、針の押し込み深さが徐々に増大していることがわかる。また、針がある加重に到達すると、押し込み深さが急激に変化する現象が観察される。この現象を「ポップイン現象」と称する。ポップイン現象は、ＧａＮの塑性変形が生じるときに観察される。ポップイン現象が生じた部位では、ＧａＮ層表面に針先の大きさを持つ深さ７０～１００ｎｍ程度の「圧痕」が形成される。
　図２９Ａの＋ｃ面ＧａＮ層表面の場合、ポップインが生じる荷重の大きさが安定しているが、図２９Ｂのｍ面ＧａＮ層表面の場合は、ポップインの生じる荷重が大きくばらついている。＋ｃ面ＧａＮ層の結晶構造は、その層に垂直な軸に関して、六回対称性を有している。このため、外部から＋ｃ面ＧａＮ層に与えられた機械的な力を分散させ易く、面内で一様な機械的強度を有すると推測される。一方、ｍ面ＧａＮ層の結晶構造における対称性は、＋ｃ面ＧａＮ層の対称性よりも低い。このため、外部からｍ面ＧａＮ層に与えられた機械的な力を一様に分散することができず、ポップイン結果がばらついていると考えることができる。すなわち、図１９の硬度マッピングの結果と合わせて考えると、＋ｃ面ＧａＮ層に比べ、ｍ面ＧａＮ層の表面は硬度が低く、局所的な機械的負荷で変形しやすい。
　一般に、公知のフリップチップ実装を行うとき、超音波を発光素子に印加しながら実装基板などの支持部材上に発光素子を押圧するため、ｍ面ＧａＮ層に不均一な力が加わりやすい。したがって、フリップチップ実装工程時に、ｍ面ＧａＮ層の機械的強度が低い箇所を起点として発光素子が割れてしまう危険がある。
　このようにｍ面ＧａＮ層表面に機械的強度の低い部分が存在することは、これまでに知られておらず、本発明者らの検討によって初めて明らかになった現象である。また、本発明者の検討によると、コンタクト電極の少なくとも一部にＭｇ層を用いることにより、従来のコンタクト電極を用いた場合に比べ、発光素子の破損を抑制できることがわかった。前述したように、Ｍｇ層の使用により、ｍ面ＧａＮ層に対するコンタクト抵抗を低減することができるだけではなく、実装時の機械的ストレスを吸収させ、フリップチップ実装の歩留まりを高めることができることもわかった。
　図２８に示す白色光源において、発光素子１００の変わりに発光素子１００ａ、１００ｂをフリップチップ実装した場合においても、窒化ガリウム系化合物半導体発光素子１００をフリップチップ実装した場合と同様の効果が得られる。すなわち、実装時の機械的ストレスを吸収させ、フリップチップ実装の歩留まりを高めることができる。
　以下、Ｍｇ層またはＭｇ合金層が有する上記効果を十分に発揮し得る発光装置の好ましい実施形態を説明する。
［発光装置の実施形態２］
　図３０を参照して、本発明による発光装置の実施形態を説明する。
　この発光装置は、金属配線２６５を有する実装基板２６０と、実装基板２６０上にフリップチップ実装された窒化物系半導体発光素子１００とを備えている。この窒化物系半導体発光素子１００は、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、ｐ型半導体領域上に設けられたｐ型電極３０とを備えている。ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０， ｙ≧０， ｚ≧０）半導体からなる。ｐ型電極３０は、ｐ型半導体領域の表面に接触したＭｇ層３２を含み、金属配線２６５に接続されている。
　以下、本実施形態の発行装置を更に説明する。
　図示されている発光素子１００は、図３を参照して説明した本発明による窒化物系半導体発光素子の一例であり、ｍ面ＧａＮ系基板１０と、ｍ面ＧａＮ系基板１０の表面に形成されたｎ型窒化物半導体層２２と、ｎ型窒化物半導体層２２上に形成された活性層２４と、活性層２４上に形成されたｐ型窒化物半導体層２６と、ｐ型窒化物半導体層２６に接するＭｇ層３２と、Ｍｇ層３２に接する金属層３４と、ｎ型窒化物半導体層２２の一部に接するｎ型電極４０とを備えている。本実施形態におけるｐ型電極３０は、Ｍｇ層３２と金属層３４とから構成されている。ｎ型電極４０は、公知の構成を有していればよい。なお、本実施形態では、発光素子１００の代わりに、発光素子１００ａ、１００ｂを用いてもよい。
　本実施形態の発光装置は、更に、ｐ型電極３０およびｎ型電極４０の各々に接するパッド電極１１０と、これらのパッド電極１１０と金属配線２６５との間に設けられたバンプ１１５を備えている。
　Ｍｇは金属の中でも特に柔らかく、金属の中で最も振動吸収性（振動のエネルギーを熱として吸収・消散させる減衰能）が高いため、振動や衝撃を吸収しやすい。したがって、ｐ型電極３０のＭｇ層３２は、フリップチップ実装時において、ｐ型窒化物半導体層２６のｍ面表面に印加される機械的ストレスを吸収し、基板割れを防止することができる。
　前述したように、Ｍｇは振動や衝撃を吸収しやすいという性質を有するため、発光素子の破損を抑制するためには、ｐ型電極３０はＭｇ層３２を有してさえいればよく、ｐ型電極３０における金属層３４はどのような金属から形成されていてもよい。
　次に図３１（ａ）から（ｅ）を参照して、本実施形態の発光装置の製造方法を説明する。
　図３１（ａ）を参照する。まず、ｍ面ＧａＮ系基板１０を用意する。この基板１０の上に、有機金属気相成長法（ＭＯＣＶＤ法）により、厚さ４μｍ程度のｎ型ＧａＮからなるｎ型窒化物半導体層２２、活性層２４、厚さ５００ｎｍ程度のｐ型ＧａＮ層からなるｍ面ｐ型窒化物半導体層２６を堆積する。活性層２４は、厚さ３～１０ｎｍ程度のＩｎＧａＮ量子井戸層と厚さ５～２０ｎｍ程度のＧａＮバリア層とが交互に積層された多重量子井戸構造を有している。このＭＯＣＶＤ法による半導体層の成長工程において、Ｇａの原料にはトリメチルガリウムを、Ｉｎの原料にはトリメチルインジウムを、Ａｌの原料にはトリメチルアルミニウムを用いることができる。また、ｎ型の不純物にはＳｉを、ｐ型の不純物にはＭｇを用いることができる。
　ｎ型窒化物半導体層２２は、ｎ型ＧａＮ層以外に、ｎ型ＡｌＧａＮ層、またはｎ型ＧａＮ層およびｎ型ＡｌＧａＮ層の多層膜であってもよい。活性層２４は、異なるＩｎ組成を有するＩｎＧａＮ量子井戸層とＩｎＧａＮバリア層からなる多重量子井戸構造を有していてもよい。ｐ型窒化物半導体層２６は、ｐ型ＧａＮ層以外に、ｐ型ＡｌＧａＮ層、またはｐ型ＧａＮ層およびｐ型ＡｌＧａＮ層の多層膜であってもよい。
　次に、図３１（ｂ）に示すように、ｐ型窒化物半導体層２６と活性層２４の一部を除去し、ｎ電極形成領域を露出させる。具体的には、ｐ型窒化物半導体層２６の一部を不図示のレジストマスクで覆った後、ドライエッチングにより、ｐ型窒化物半導体層２６と活性層２４の一部を除去する。ドライエッチングは、塩素系ガスを用いて行なうことができる。エッチングの深さは、例えば１～１．５μｍ程度に設定される。
　次に、図３１（ｂ）に示すように、ｐ型電極３０およびｎ型電極４０を形成する。具体的には、まず、厚さ５～２０ｎｍのＴｉ層、厚さ５０～１００ｎｍのＡｌ層、および、厚さ５～１０ｎｍのＰｔ層の積層構造を有するｎ型電極４０を形成する。ｎ型電極４０は、電子線蒸着によって形成することができる。電極パターンの形成にはリフトオフ法を用いる。ｎ電極層１３０の形成後、５００～７５０℃の範囲で、窒素雰囲気中で１０分程度の熱処理を行う。
　次に、ｐ型電極３０を形成するため、まず、Ｍｇ層３２の堆積を行う。前述したように、Ｍｇ層３２の形成にはパルス蒸着法を用いる。Ｍｇは酸化しやすいため、大気中に暴露させることなく、続けて、厚さ１０～２００ｎｍ程度のＰｔ層からなる金属層３４の堆積を行う。電極パターンの形成にはリフトオフ法を用いる。Ｍｇ層３２および金属層３４の形成後、４００～７００℃の範囲で、窒素雰囲気中で１０分程度の熱処理を行う。
　この例では、金属層３４をＰｔから形成したが、金属層３４は、例えば、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属から好適に形成される。フリップチップ実装の場合、光は発光素子１００の基板１０の裏面側から取り出されるため、ｐ型電極３０は光反射率の高い構成を有していることが好ましい。Ａｇは、可視光に対する反射率が極めて高いため、反射率を重視する場合には、金属層３４としてＡｇ層を用いることが好ましい。
　ｐ型窒化物半導体層２６と金属層３４との間に配置されたＭｇ層３２が、フリップチップ実装時のｍ面ＧａＮ表面に印加される機械的ストレスを吸収し、実装時の基板割れを軽減することができる。Ｍｇ層３２の厚さは、２ｎｍ～５０ｎｍ程度に設定すればよい。ただし、機械的ストレス吸収の観点から、Ｍｇ層３２の厚さは、１５ｎｍ以上に設定することが好ましい。
　次に、図３１（ｄ）に示すように、ｎ型電極４０およびｐ型電極３０の一部にパッド電極１１０を形成する。パッド電極１１０は、厚さ１０～５０ｎｍ程度のＴｉ層、厚さ３０～１００ｎｍ程度のＰｔ層、および厚さ１５０～５００ｎｍ程度のＡｕ層を積層することによって得られる。こうして、窒化物系半導体発光素子１００を完成する。パッド電極１１０の形成は、電子線蒸着装置を用いて行うことができる。パッド電極１１０は、Ｔｉ、Ｐｔ、Ａｕ以外に、Ｗなどの材料も用いて形成することもできる。
　次に、図３１（ｅ）に示すように、発光素子１００を、フリップチップ実装により、セラミック製の実装基板２６０に実装する。実装基板２６０は、セラミック基板に限定されず、金属基板、樹脂基板などであってもよい。樹脂基板を用いる場合、放熱性を高めるために、樹脂基板を貫通する金属ビアを設けることが好ましい。実装基板２６０の表面には、Ｃｕ層とＡｕ層からなる金属配線２６５が形成される。
　実装工程は、超音波フリップチップ実装工法を用いて行うことができる。まず、実装基板２６０上の金属配線２６５上に、Ａｕからなるバンプ１１５を付着させる。この場合、バンプ１１５の位置は、パッド電極１１０の位置に合わせて決定する。
　次に、図３１（ｄ）の発光素子１００を、ステージ温度１２０～１６０℃程度、実装時の加重は８～１２Ｎ程度で実装基板２６０上に実装する。このとき、本実施形態では、Ｍｇ層３２が実装時の実装ストレスを吸収するため、基板割れが発生し難くなる。また、基板割れを抑制できるため、実装時の加重を高めることができ、その結果、実装基板２６０と発光素子１００との密着性を高めることができる。
　図３２は、Ｍｇ層３２の厚さが２ｎｍ、１５ｎｍ、４５ｎｍ（熱処理後の厚さ）の発光素子を９個ずつ作製し、各発光素子の立ち上がり電圧の標準偏差を比較したグラフである。立ち上がり電圧は、発光素子に順方向電圧を印加し、電流値が１０ｍＡに到達するときの電圧値で定義している。
　金属層３４は厚さ７５ｎｍのＰｔ層から形成されている。パッド電極１１０は、厚さ４０ｎｍのＴｉ層、厚さ８０ｎｍのＰｔ層、および厚さ１６０ｎｍのＡｕ層からなる積層構造を有している。ｍ面ＧａＮ系基板１０の厚さは１５０μｍである。実装基板２６０は、セラミック基板、バンプ１０２はＡｕから形成されている。
　図３２中には、比較例として、＋ｃ面ＧａＮ層上の発光素子で良く用いられているＰｄ／Ｐｔ層の積層構造をｍ面ＧａＮ層上の発光素子に用いた場合の、立ち上がり電圧の標準偏差を示している。この比較例では、Ｍｇ層３２が、厚さ４０ｎｍのＰｄで置き換えられている。
　図３２からわかるように、Ｍｇ層を用いた構造では、立ち上がり電圧のばらつきを比較例に比べて小さくすることができている。また、Ｍｇ層３２が厚くなるほど、立ち上がり電圧のばらつきが低減されることがわかる。特に、Ｍｇ層３２の厚さが１５ｎｍ程度以上になると、立ち上がり電圧のばらつきは十分に小さくなる。立ち上がり電圧のばらつきは、実装時における機械的ストレスに起因して発光素子に欠陥などが形成されることに原因がある。以上のことから、１５ｎｍ以上に設定することにより、実装時の機械的ストレスをより顕著に抑制することができることがわかる。
　図３３は、本実施形態における発光素子の発光時における表面の光学顕微鏡写真である。ｍ面ＧａＮ系基板の基板割れは生じなかった。発光時の電流値は２０ｍＡである。発光ムラは特に観察されず、均一な発光が実現できている。
［発光装置の実施形態３］
　図３４を参照して、本発明による発光装置の他の実施形態を説明する。
　本実施形態における発光装置が図３０に示される発光装置と異なる点は、ｐ型電極３０の構成のみにある。この相違点以外の部分については、ここでは説明を繰り返さない。以下、ｐ型電極３０の構成を説明する。
　本実施形態におけるｐ型電極３０は、第１Ｍｇ層３２ａ、第１金属層３４ａ、第２Ｍｇ層３２ｂ、および第２金属層３４ｂが、この順序でｐ型窒化物半導体層２６から積層された構造を有している。本実施形態における第１Ｍｇ層３２ａは、固有コンタクト抵抗を下げるための役割を果たし、第２Ｍｇ層３２ｂがフリップチップ実装時の実装ストレスを軽減する役割を果たす。
　前述したように、固有コンタクト抵抗の大きさはＭｇ層３２の膜厚が２ｎｍの時に最も小さく、Ｍｇ層３２の厚さが厚くなるにつれて固有コンタクト抵抗は大きくなる（図５（ａ））。Ｍｇ層３２の厚さが４５ｎｍを超えて厚くなると、Ｍｇ／Ｐｔ電極のコンタクト抵抗は、ｍ面ＧａＮ層に対するＰｄ／Ｐｔ電極のコンタクト抵抗（図５（ｂ））とほぼ同程度の大きさとなる。Ｍｇ層３２の厚さが４５ｎｍ以下の範囲においては、層厚が減少するほど、固有コンタクト抵抗も減少する。
　固有コンタクト抵抗の低減という観点からは、熱処理を含む全ての製造工程を経て最終的に得られる発光素子におけるＭｇ層３２の厚さは、４５ｎｍ以下であることが好ましく、２ｎｍ～１５ｎｍの範囲内にあることが更に好ましい。しかしながら、Ｍｇ層が薄い場合（例えば、最終的なＭｇ層厚が２ｎｍ未満の場合）、Ｍｇ層が厚い場合（例えば、最終的なＭｇ層厚が１５ｎｍの場合）と比較して、フリップチップ実装時の実装ストレスは、軽減されない。本実施形態では、ｐ型窒化物半導体層に接する第１Ｍｇ層３２ａの厚さは、固有コンタクト抵抗を低減するために２ｎｍ以上１５ｎｍ以下に設定され、しかも、フリップチップ実装時の実装ストレスを十分に軽減するために、第２Ｍｇ層３２ｂの厚さは１５ｎｍ以上４５ｎｍ以下に設定される。
　第２金属層３４ｂは、第１金属層３４ａと同様に、Ａｕに比べてＭｇと合金を形成し難い金属から好適に形成される。例えば、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属を含むことが好ましい。また、第２金属層３４ｂは、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属とＭｇとの合金であることが好ましい。Ｐｔ、Ｍｏ、ＰｄおよびＡｇは、Ａｕに比べると、Ｍｇとの間で合金化しにくい金属であるが、熱処理によって第２Ｍｇ層３２ｂと第２金属層３４ｂとの界面付近には、Ｍｇの一部と反応して薄い合金層が形成され得る。薄い合金層の形成により、第２Ｍｇ層３２ｂと第２金属層３４ｂとの密着性が向上する。
　本実施形態によれば、固有コンタクト抵抗を十分に小さくしながら、フリップチップ実装時の実装ストレスを十分に低減できる。なお、ｐ型電極３０に含まれるＭｇ層の数は、２層に限定されない。また、第１金属層３４ａと第２金属層３４ｂとが異なる材料から形成されていてもよい。
（比較例）
　比較例として、＋ｃ面ＧａＮ層上の発光素子で良く用いられているＰｄ／Ｐｔ層の積層構造を用い、ｍ面ＧａＮ基板上の発光素子を作製した。Ｐｄ層の膜厚は４０ｎｍ、Ｐｔ層の膜厚は７５ｎｍ、熱処理条件は５００℃、１０分である。
　図３５は、この比較例の発光素子について、フリップチップ実装後の発光時における光学顕微鏡写真である。図３５に示すように、一部に割れが発生した発光素子が多数存在した。基板割れの原因は、フリップチップ実装時にｍ面窒化物系半導体に印加された力である。
　図３６は、上記の比較例のうち、フリップチップ実装時に破損しなかった発光素子について、１０ｍＡの電流で流すことによって発光させた時の光学顕微鏡写真である。実装時に割れなかった発光素子の中に、発光ムラが生じたものが多数存在した。
　なお、本発明におけるコンタクト構造は、Ｍｇ層と接触するｐ型半導体領域がＧａＮ系半導体、すなわちＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０， ｙ≧０， ｚ≧０）半導体からなる場合に前述の優れた効果を発揮する。このようなコンタクト抵抗低減の効果は、当然に、ＬＥＤ以外の発光素子（半導体レーザ）や、発光素子以外のデバイス（例えばトランジスタや受光素子）においても得ることが可能である。
　本発明によれば、ｍ面基板上で結晶成長させた窒化物系半導体発光素子、または、ｍ面を表面とする窒化物系半導体積層構造体において、そのコンタクト抵抗を低減することができる。したがって、従来、コンタクト抵抗の特性の悪さから積極的な利用が困難であった、ｍ面基板上で結晶成長させた窒化物系半導体発光素子（または、ｍ面を表面とするＧａＮ系半導体積層構造体）を実現する。
　また、本発明によれば、上記の窒化物系半導体発光素子をフリップチップ実装した場合に生じ得る実装ストレスの問題を解決することができるため、発光ムラや、ばらつきが少ないｍ面ＧａＮ基板上の発光素子が実現可能となる。
　１０、１０ａ　　基板（ＧａＮ系基板）
　１２、１２ａ　　基板の表面（ｍ面）
　２０、２０ａ　　半導体積層構造
　２２、２２ａ　　ＡｌuＧａvＩｎwＮ層
　２４、２４ａ　　活性層
　２６、２６ａ　　ＡｌdＧａeＮ層
　３０、３０Ａ、３０Ｂ、３０Ｃ、３０ａ、３０ｂ　　ｐ型電極
　３２　　　Ｍｇ層
　３２ａ　　第１Ｍｇ層
　３２ｂ　　第２Ｍｇ層
　３４　　　金属層（Ｐｔ層）
　３４ａ　　第１金属層
　３４ｂ　　第２金属層
　４０、４０ａ　　ｎ型電極
　４２、４２ａ　　凹部
　６１Ａ、６１Ｂ、６１Ｃ、６１ｂ　Ｍｇ合金層
　１００、１００ａ、１００ｂ　　　窒化物系半導体発光素子
　１１０　　パッド電極
　１１５　　バンプ
　２００　　樹脂層
　２２０　　支持部材
　２４０　　反射部材
　２６０　　実装基板
　２６５　　金属配線

Claims (26)

  1. 　配線を有する実装基板と、
    　前記実装基板上にフリップチップ実装された窒化物系半導体発光素子と、
    を備える発光装置であって、
    　前記窒化物系半導体発光素子は、
    　表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、
    　前記ｐ型半導体領域上に設けられた電極と
    を備え、
    　前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０， ｙ≧０， ｚ≧０）半導体からなり、
    　前記電極は、前記ｐ型半導体領域の前記表面に接触したＭｇ層を含み、
    　前記電極は、前記配線に接続されている発光装置。
  2. 　前記電極は前記Ｍｇ層上に設けられた金属層を有している請求項１に記載の発光装置。
  3. 　前記金属層は、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属から形成されている請求項２に記載の発光装置。
  4. 　前記Ｍｇ層と前記金属層との間にはＭｇ合金層が形成されている請求項３に記載の発光装置。
  5. 　前記Ｍｇ層の厚さは１５ｎｍ以上４５ｎｍ以下である請求項１から４のいずれかに記載の発光装置。
  6. 　前記電極は、
    　前記Ｍｇ層上に設けられた第１金属層と、
    　前記第１金属層上に設けられた第２Ｍｇ層と、
    　前記第２Ｍｇ層上に設けられた第２金属層と、
    を有している請求項１に記載の発光装置。
  7. 　前記第１金属層は、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属から形成され、
    　前記第２金属層は、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属から形成されている請求項６に記載の発光装置。
  8. 　前記第２Ｍｇ層の厚さは１５ｎｍ以上である請求項６または７に記載の発光装置。
  9. 　前記Ｍｇ層の厚さは２ｎｍ以上１５ｎｍ以下である請求項８に記載の発光装置。
  10. 　請求項１から９のいずれかに記載の発光装置に用いられる窒化物系半導体発光素子であって、
    　表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、
    　前記ｐ型半導体領域上に設けられた電極と
    を備え、
    　前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０， ｙ≧０， ｚ≧０）半導体からなり、
    　前記電極は、前記ｐ型半導体領域の前記表面に接触する厚さ１５ｎｍ以上のＭｇ層を含む窒化物系半導体発光素子。
  11. 　前記電極は、前記Ｍｇ層上に設けられた金属層を有している請求項１０に記載の窒化物系半導体発光素子。
  12. 　前記電極は、
    　前記Ｍｇ層上に設けられた第１金属層と、
    　前記第１金属層上に設けられた第２Ｍｇ層と、
    　前記第２Ｍｇ層上に設けられた第２金属層と、
    を有している請求項１１に記載の窒化物系半導体発光素子。
  13. 　配線を有する実装基板を用意する工程（Ａ）と、
    　窒化物系半導体発光素子を前記実装基板上に実装する工程（Ｂ）と、
    を含む発光装置の製造方法であって、
    　前記窒化物系半導体発光素子は、
    　表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、
    　前記ｐ型半導体領域上に設けられた電極と
    を備え、
    　前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０， ｙ≧０， ｚ≧０）半導体からなり、
    　前記電極は、前記ｐ型半導体領域の前記表面に接触したＭｇ層を含み、
    　前記工程（Ｂ）は、超音波を前記窒化物系半導体発光素子に印加しながら、前記窒化物系半導体発光素子の前記電極を前記実装基板の前記配線に押圧し、前記窒化物系半導体発光素子を前記実装基板上に固定する工程を含む、発光装置の製造方法。
  14. 　配線を有する実装基板と、
    　前記実装基板上にフリップチップ実装された窒化物系半導体発光素子と、
    を備える発光装置であって、
    　前記窒化物系半導体発光素子は、
    　表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、
    　前記ｐ型半導体領域上に設けられた電極と
    を備え、
    　前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０， ｙ≧０， ｚ≧０）半導体からなり、
    　前記電極は、前記ｐ型半導体領域の前記表面に接触したＭｇ合金層を含み、
     前記電極は、前記配線に接続されている発光装置。
  15. 　前記電極は、前記Ｍｇ合金層上に設けられた金属層を有している請求項１４に記載の発光装置。
  16. 　前記金属層は、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属から形成されている請求項１５に記載の発光装置。
  17. 　前記電極は、Ｍｇ合金層のみから構成されている請求項１４に記載の発光装置。
  18. 　前記Ｍｇ合金層は、Ｍｇと、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属との合金から形成されている請求項１７に記載の発光装置。
  19. 　配線を有する実装基板と、
    　前記実装基板上にフリップチップ実装された窒化物系半導体発光素子と、
    を備える発光装置であって、
    　前記窒化物系半導体発光素子は、
    　ｐ型半導体領域を有する窒化物系半導体積層構造と、
    　前記ｐ型半導体領域上に設けられた電極と
    を備え、
    　前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０， ｙ≧０， ｚ≧０）半導体からなり、
    　前記ｐ型半導体領域における主面の法線とｍ面の法線とが形成する角度が１°以上５°以下であり、
    　前記電極は、前記ｐ型半導体領域の前記表面に接触したＭｇ層を含み、
    　前記電極は、前記配線に接続されている発光装置。
  20. 　前記電極は前記Ｍｇ層上に設けられた金属層を有している請求項１９に記載の発光装置。
  21. 　前記金属層は、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属から形成されている請求項２０に記載の発光装置。
  22. 　配線を有する実装基板と、
    　前記実装基板上にフリップチップ実装された窒化物系半導体発光素子と、
    を備える発光装置であって、
    　前記窒化物系半導体発光素子は、
    　ｐ型半導体領域を有する窒化物系半導体積層構造と、
    　前記ｐ型半導体領域上に設けられた電極と
    を備え、
    　前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０， ｙ≧０， ｚ≧０）半導体からなり、
    　前記ｐ型半導体領域における主面の法線とｍ面の法線とが形成する角度が１°以上５°以下であり、
    　前記電極は、前記ｐ型半導体領域の前記表面に接触したＭｇ合金層を含み、　前記電極は、前記配線に接続されている発光装置。
  23. 　前記電極は、前記Ｍｇ合金層上に設けられた金属層を有している請求項２２に記載の発光装置。
  24. 　前記金属層は、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属から形成されている請求項２３に記載の発光装置。
  25. 　前記電極は、Ｍｇ合金層のみから構成されている請求項２２に記載の発光装置。
  26. 　前記Ｍｇ合金層は、Ｍｇと、Ｐｔ、Ｍｏ、Ｐｄ、およびＡｇからなる群から選択される少なくとも１種の金属との合金から形成されている請求項２５に記載の発光装置。
PCT/JP2010/002465 2009-04-06 2010-04-05 窒化物系半導体素子およびその製造方法 WO2010116703A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010800019258A CN102067348B (zh) 2009-04-06 2010-04-05 氮化物系半导体元件及其制造方法
US13/125,367 US8058639B2 (en) 2009-04-06 2010-04-05 Nitride semiconductor element and method for production thereof
JP2010532359A JP4676577B2 (ja) 2009-04-06 2010-04-05 窒化物系半導体素子およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-092001 2009-04-06
JP2009092001 2009-04-06

Publications (1)

Publication Number Publication Date
WO2010116703A1 true WO2010116703A1 (ja) 2010-10-14

Family

ID=42935999

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/002465 WO2010116703A1 (ja) 2009-04-06 2010-04-05 窒化物系半導体素子およびその製造方法

Country Status (4)

Country Link
US (1) US8058639B2 (ja)
JP (1) JP4676577B2 (ja)
CN (1) CN102067348B (ja)
WO (1) WO2010116703A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077704A1 (ja) * 2009-12-25 2011-06-30 パナソニック株式会社 窒化物系半導体素子およびその製造方法
WO2011125279A1 (ja) * 2010-04-01 2011-10-13 パナソニック株式会社 窒化物系半導体素子およびその製造方法
US8110851B2 (en) 2008-11-06 2012-02-07 Panasonic Corporation Nitride-based semiconductor device and method for fabricating the same
JP2012109404A (ja) * 2010-11-17 2012-06-07 Panasonic Corp 発光装置および発光装置を備える照明装置
CN102651439A (zh) * 2011-02-28 2012-08-29 Lg伊诺特有限公司 发光器件和照明装置
US8309984B2 (en) 2009-03-11 2012-11-13 Panasonic Corporation Nitride-based semiconductor device having electrode on m-plane
JP2014143291A (ja) * 2013-01-24 2014-08-07 Toyoda Gosei Co Ltd 半導体装置およびその製造方法
JP2020064967A (ja) * 2018-10-17 2020-04-23 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5398644B2 (ja) * 2010-06-07 2014-01-29 株式会社東芝 半導体発光装置を用いた光源装置
WO2013039003A1 (ja) * 2011-09-12 2013-03-21 三菱化学株式会社 発光ダイオード素子
CN103918061A (zh) * 2011-10-13 2014-07-09 株式会社田村制作所 结晶层叠结构体及其制造方法以及半导体元件
KR101471608B1 (ko) * 2013-06-12 2014-12-11 광주과학기술원 나노로드를 포함하는 질화물계 발광다이오드 및 이의 제조방법
KR102111140B1 (ko) * 2013-08-30 2020-05-14 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법
TWI746293B (zh) * 2020-11-27 2021-11-11 錼創顯示科技股份有限公司 微型發光二極體結構與使用其之微型發光二極體顯示裝置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283436A (ja) * 1994-04-08 1995-10-27 Sumitomo Chem Co Ltd ３−５族化合物半導体と発光素子
JPH0864871A (ja) * 1994-08-22 1996-03-08 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体素子
JPH1084159A (ja) * 1996-09-06 1998-03-31 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2001160656A (ja) * 1999-12-01 2001-06-12 Sharp Corp 窒化物系化合物半導体装置
JP2008153285A (ja) * 2006-12-14 2008-07-03 Rohm Co Ltd 窒化物半導体装置および窒化物半導体製造方法
JP2008235804A (ja) * 2007-03-23 2008-10-02 Rohm Co Ltd 発光素子
JP2008300638A (ja) * 2007-05-31 2008-12-11 Nichicon Corp ベアチップのフリップチップ実装方法
JP4486701B1 (ja) * 2008-11-06 2010-06-23 パナソニック株式会社 窒化物系半導体素子およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3299145B2 (ja) 1997-07-15 2002-07-08 日本電気株式会社 窒化ガリウム系半導体のｐ型電極およびその形成方法
JP3130292B2 (ja) 1997-10-14 2001-01-31 松下電子工業株式会社 半導体発光装置及びその製造方法
US6287947B1 (en) 1999-06-08 2001-09-11 Lumileds Lighting, U.S. Llc Method of forming transparent contacts to a p-type GaN layer
JP2001308462A (ja) 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
JP2002368263A (ja) * 2001-06-06 2002-12-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2003332697A (ja) 2002-05-09 2003-11-21 Sony Corp 窒化物半導体素子及びその製造方法
US6744077B2 (en) * 2002-09-27 2004-06-01 Lumileds Lighting U.S., Llc Selective filtering of wavelength-converted semiconductor light emitting devices
US6900474B2 (en) * 2002-12-20 2005-05-31 Lumileds Lighting U.S., Llc Light emitting devices with compact active regions
US7087936B2 (en) * 2003-04-30 2006-08-08 Cree, Inc. Methods of forming light-emitting devices having an antireflective layer that has a graded index of refraction
CN2694475Y (zh) * 2003-05-16 2005-04-20 洪瑞华 使用多导电层作为p型氮化镓欧姆接触的透明电极结构
TWI244221B (en) * 2004-03-01 2005-11-21 Epistar Corp Micro-reflector containing flip-chip light emitting device
TWI257714B (en) * 2004-10-20 2006-07-01 Arima Optoelectronics Corp Light-emitting device using multilayer composite metal plated layer as flip-chip electrode
CN100344006C (zh) * 2005-10-13 2007-10-17 南京大学 一种m面InGaN/GaN量子阱LED器件结构的生长方法
EP2041794A4 (en) * 2006-06-21 2010-07-21 Univ California OPTOELECTRONIC AND ELECTRONIC DEVICES USING N-FACIAL OR M-PLANNED GAN SUBSTRATES PREPARED BY AMMONIOTHERMIC GROWTH
US7547908B2 (en) * 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US7652301B2 (en) * 2007-08-16 2010-01-26 Philips Lumileds Lighting Company, Llc Optical element coupled to low profile side emitting LED
KR100889956B1 (ko) 2007-09-27 2009-03-20 서울옵토디바이스주식회사 교류용 발광다이오드
WO2009057655A1 (ja) * 2007-10-29 2009-05-07 Mitsubishi Chemical Corporation 半導体発光素子およびその製造方法
US7781780B2 (en) * 2008-03-31 2010-08-24 Bridgelux, Inc. Light emitting diodes with smooth surface for reflective electrode
US8084763B2 (en) * 2008-10-31 2011-12-27 The Regents Of The University Of California Optoelectronic device based on non-polar and semi-polar aluminum indium nitride and aluminum indium gallium nitride alloys
US20100109025A1 (en) * 2008-11-05 2010-05-06 Koninklijke Philips Electronics N.V. Over the mold phosphor lens for an led

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283436A (ja) * 1994-04-08 1995-10-27 Sumitomo Chem Co Ltd ３−５族化合物半導体と発光素子
JPH0864871A (ja) * 1994-08-22 1996-03-08 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体素子
JPH1084159A (ja) * 1996-09-06 1998-03-31 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2001160656A (ja) * 1999-12-01 2001-06-12 Sharp Corp 窒化物系化合物半導体装置
JP2008153285A (ja) * 2006-12-14 2008-07-03 Rohm Co Ltd 窒化物半導体装置および窒化物半導体製造方法
JP2008235804A (ja) * 2007-03-23 2008-10-02 Rohm Co Ltd 発光素子
JP2008300638A (ja) * 2007-05-31 2008-12-11 Nichicon Corp ベアチップのフリップチップ実装方法
JP4486701B1 (ja) * 2008-11-06 2010-06-23 パナソニック株式会社 窒化物系半導体素子およびその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110851B2 (en) 2008-11-06 2012-02-07 Panasonic Corporation Nitride-based semiconductor device and method for fabricating the same
US8648378B2 (en) 2008-11-06 2014-02-11 Panasonic Corporation Nitride-based semiconductor device and method for fabricating the same
US8686561B2 (en) 2008-11-06 2014-04-01 Panasonic Corporation Nitride-based semiconductor device and method for fabricating the same
US8309984B2 (en) 2009-03-11 2012-11-13 Panasonic Corporation Nitride-based semiconductor device having electrode on m-plane
US8357607B2 (en) 2009-03-11 2013-01-22 Panasonic Corporation Method for fabricating nitride-based semiconductor device having electrode on m-plane
US8748899B2 (en) 2009-12-25 2014-06-10 Panasonic Corporation Nitride-based semiconductor device and method for fabricating the same
WO2011077704A1 (ja) * 2009-12-25 2011-06-30 パナソニック株式会社 窒化物系半導体素子およびその製造方法
WO2011125279A1 (ja) * 2010-04-01 2011-10-13 パナソニック株式会社 窒化物系半導体素子およびその製造方法
US8729587B2 (en) 2010-04-01 2014-05-20 Panasonic Corporation Nitride semiconductor element and manufacturing method therefor
JP2012109404A (ja) * 2010-11-17 2012-06-07 Panasonic Corp 発光装置および発光装置を備える照明装置
CN102651439A (zh) * 2011-02-28 2012-08-29 Lg伊诺特有限公司 发光器件和照明装置
CN102651439B (zh) * 2011-02-28 2016-07-06 Lg伊诺特有限公司 发光器件和照明装置
EP2492976B1 (en) * 2011-02-28 2017-04-05 LG Innotek Co., Ltd. Light emitting device
KR101734558B1 (ko) 2011-02-28 2017-05-11 엘지이노텍 주식회사 발광 소자
JP2014143291A (ja) * 2013-01-24 2014-08-07 Toyoda Gosei Co Ltd 半導体装置およびその製造方法
JP2020064967A (ja) * 2018-10-17 2020-04-23 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7146562B2 (ja) 2018-10-17 2022-10-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Also Published As

Publication number Publication date
CN102067348A (zh) 2011-05-18
CN102067348B (zh) 2013-03-27
JP4676577B2 (ja) 2011-04-27
US8058639B2 (en) 2011-11-15
US20110198568A1 (en) 2011-08-18
JPWO2010116703A1 (ja) 2012-10-18

Similar Documents

Publication Publication Date Title
JP4676577B2 (ja) 窒化物系半導体素子およびその製造方法
JP4486701B1 (ja) 窒化物系半導体素子およびその製造方法
JP4558846B1 (ja) 窒化物系半導体素子およびその製造方法
JP4568379B1 (ja) 窒化物系半導体素子およびその製造方法
JP5232338B2 (ja) 窒化物系半導体素子およびその製造方法
JP5776021B2 (ja) 窒化物系半導体素子及び光源
JP4843123B2 (ja) 窒化物系半導体素子およびその製造方法
WO2010113399A1 (ja) 窒化物系半導体素子およびその製造方法
JP4909448B2 (ja) 窒化物系半導体素子およびその製造方法
WO2011135866A1 (ja) 窒化物系半導体素子およびその製造方法
JP4820465B1 (ja) 窒化物系半導体素子およびその製造方法
JP4843122B2 (ja) 窒化物系半導体素子およびその製造方法
JP5547279B2 (ja) 窒化物系半導体素子およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080001925.8

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2010532359

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10761407

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13125367

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10761407

Country of ref document: EP

Kind code of ref document: A1