CN102067348A - 氮化物系半导体元件及其制造方法 - Google Patents

氮化物系半导体元件及其制造方法 Download PDF

Info

Publication number
CN102067348A
CN102067348A CN2010800019258A CN201080001925A CN102067348A CN 102067348 A CN102067348 A CN 102067348A CN 2010800019258 A CN2010800019258 A CN 2010800019258A CN 201080001925 A CN201080001925 A CN 201080001925A CN 102067348 A CN102067348 A CN 102067348A
Authority
CN
China
Prior art keywords
layer
light
face
electrode
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800019258A
Other languages
English (en)
Other versions
CN102067348B (zh
Inventor
井上彰
藤金正树
横川俊哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102067348A publication Critical patent/CN102067348A/zh
Application granted granted Critical
Publication of CN102067348B publication Critical patent/CN102067348B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明的发光装置具备：具有布线(265)的安装基板(260)以及倒装片式安装在安装基板(260)上的氮化物系半导体发光元件。氮化物系半导体发光元件(100)具备：将m面(12)作为表面的GaN系基板(10)、在GaN系基板(10)的m面(12)上形成的半导体层叠结构(20)以及在半导体层叠结构(20)上形成的电极(30)。电极(30)含有Mg层(32)，Mg层(32)与半导体层叠结构(20)中的p型半导体区域的表面接触。电极(30)与布线(265)连接。

Description

氮化物系半导体元件及其制造方法
技术领域
本发明涉及氮化物系半导体元件及其制造方法。本发明特别涉及从紫外到蓝色、绿色、橙色以及白色等整个可见区域的波长区域中的发光二极管、激光二极管等GaN系半导体发光元件。这种发光元件被期待应用于显示、照明以及光信息处理领域等。另外，本发明还涉及氮化物系半导体元件中使用的电极的制造方法。
背景技术
具有作为V族元素的氮(N)的氮化物半导体，根据其带隙的大小，被认为有希望作为短波长发光元件的材料。其中，氮化镓系化合物半导体(GaN系半导体：AlxGayInzN(0≤x，y，z≤1、x+y+z＝1)的研究盛行，蓝色发光二极管(LED)、绿色LED、以及将GaN系半导体作为材料的半导体激光器也被实用化(例如，参照专利文献1、2)。
GaN系半导体具有纤锌矿(wurtzite)型晶体结构。图1示意性地表示了GaN的单位晶格。AlxGayInzN(0≤x，y，z≤1、x+y+z＝1)半导体的晶体是将图1所示的Ga的一部分置换为Al和/或In而得到的。
图2示出了为了以4指数标示(六方晶指数)来表示纤锌矿型晶体结构的面时通常使用的4个基本向量a1、a2、a3、c。基本向量c在[0001]方向延伸，该方向称为“c轴”。与c轴垂直的面(plane)称为“c面”或“(0001)面”。另外，也存在将“c轴”和“c面”分别表示为“C轴”和“C面”的情况。
在使用GaN系半导体来制作半导体元件的情况下，使用c面基板即在表面具有(0001)面的基板作为使GaN系半导体晶体生长的基板。然而，因为在c面上Ga的原子层和氮的原子层在c轴方向上稍稍错开，所以形成极化(Electrical Polarization)。因此，“c面”也称为“极性面”。极化的结果，在活性层中的InGaN的量子阱上沿着c轴方向产生压电电场。若在活性层上产生了这样的压电电场，则由于载流子的量子约束斯塔克效应而造成在活性层内的电子和空穴的分布上产生位置偏差，内部量子效率降低。因此，若为半导体激光器，则引起阈值电流的增大。若为LED，则引起耗电量的增大、发光效率的降低。另外，在注入载流子密度上升的同时，发生压电电场的屏蔽，并产生发光波长的变化。
因此，为了解决这些课题，研究使用在表面具有非极性面、例如与[10-10]方向垂直的，称为m面的(10-10)面的基板(m面GaN系基板)。在此，在表示密勒指数的括号内的数字的左边附加的“-”代表“横线(Bar)”。m面如图2所示，是与c轴(基本平移向量a3)平行的面，与c面正交。因为在m面中Ga原子和氮原子存在于同一原子面上，所以在与m面垂直的方向上不发生极化。其结果，若在与m面垂直的方向上形成半导体层叠结构，则在活性层上也不产生压电电场，因此能够解决上述课题。
此外，m面是：(10-10)面、(-1010)面、(1-100)面、(-1100)面、(01-10)面、(0-110)面的总称。在本说明书中，将在与六方晶纤锌矿结构的X面(X＝c、m)垂直的方向上产生外延生长表述为“X面生长”。在X面生长中，将X面称为“生长面”，将通过X面生长而形成的半导体的层称为“X面半导体层”。
专利文献1：日本特开2001-308462号公报
专利文献2：日本特开2003-332697号公报
专利文献3：日本特开平8-64871号公报
专利文献4：日本特开平11-40846号公报
如上所述，在m面基板上生长而成的GaN系半导体元件，与在c面基板上生长而成的GaN系半导体元件相比，可以发挥显著的效果，但是存在以下的问题。即，在m面基板上生长而成的GaN系半导体元件比在c面基板上生长而成的GaN系半导体元件的接触电阻高，这对于在m面基板上生长而成的GaN系半导体元件的使用而言成为较大的技术障碍。
另外，对氮化物半导体发光元件进行倒装片式安装时，由于安装应力，存在产生发光不均的问题。如后所述，根据本发明人等的研究可知，在m面基板上生长而成的GaN系半导体元件特别易于受到安装应力的影响。
在这些情况中，本申请发明人为了解决在作为非极性面的m面上生长而成的GaN系半导体元件所具有的接触电阻较高的课题，进行了深入研究，结果发现了可以降低接触电阻且缓和安装应力的方法。
发明内容
本发明是鉴于上述技术观点而研发的，其主要目的在于，提供一种发光装置，其降低了通过m面生长而制作的氮化物系半导体发光元件的接触电阻，且抑制了因倒装片式安装而造成的不良情形。
本发明的第一发光装置是具备具有布线的安装基板以及倒装片式安装于上述安装基板上的氮化物系半导体发光元件的发光装置，上述氮化物系半导体发光元件具备：具有表面为m面的p型半导体区域的氮化物系半导体层叠结构以及在上述p型半导体区域上设置的电极，上述p型半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体构成，上述电极含有与上述p型半导体区域的上述表面接触的Mg层，上述电极与上述布线连接。
在某些实施方式中，上述电极具有设于上述Mg层上的金属层。
在某些实施方式中，上述金属层由从Pt、Mo、Pd和Ag中选择的至少一种金属形成。
在某些实施方式中，上述Mg层与上述金属层之间形成有Mg合金层。
在某些实施方式中，上述Mg层的厚度为15nm以上45nm以下。
在某些实施方式中，上述电极具有：设于上述Mg层上的第一金属层、设于上述第一金属层上的第二Mg层、以及设于上述第二Mg层上的第二金属层。
在某些实施方式中，上述第一金属层由从Pt、Mo、Pd和Ag中选择的至少一种金属形成，上述第二金属层由从Pt、Mo、Pd和Ag中选择的至少一种金属形成。
在某些实施方式中，上述第二Mg层的厚度为15nm以上。
在某些实施方式中，上述Mg层的厚度为2nm以上15nm以下。
本发明的氮化物系半导体发光元件是在本发明的发光装置中所使用的氮化物系半导体发光元件，其具备：具有表面为m面的p型半导体区域的氮化物系半导体层叠结构、和设于上述p型半导体区域上的电极，上述p型半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体构成，上述电极含有与上述p型半导体区域的上述表面接触的厚度为15nm以上的Mg层。
在某些实施方式中，上述电极具有设于上述Mg层上的金属层。
在某些实施方式中，上述电极具有设于上述Mg层上的第一金属层、设于上述第一金属层上的第二Mg层、以及设于上述第二Mg层上的第二金属层。
本发明的发光装置的制造方法包含准备具有布线的安装基板的工序(A)以及将氮化物系半导体发光元件安装于上述安装基板上的工序(B)，
上述氮化物系半导体发光元件具备：具有表面为m面的p型半导体区域的氮化物系半导体层叠结构以及设于上述p型半导体区域上的电极，上述p型半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体构成，上述电极含有与上述p型半导体区域的上述表面接触的Mg层，上述工序(B)中包括一边对上述氮化物系半导体发光元件施加超声波，一边将上述氮化物系半导体发光元件的上述电极按压在上述安装基板的上述布线上，从而将上述氮化物系半导体发光元件固定在上述安装基板上的工序。
本发明的第二类发光装置是具备具有布线的安装基板、和倒装片式安装于上述安装基板上的氮化物系半导体发光元件的发光装置，上述氮化物系半导体发光元件具备：具有表面为m面的p型半导体区域的氮化物系半导体层叠结构、以及设于上述p型半导体区域上的电极，上述p型半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体构成，上述电极含有与上述p型半导体区域的上述表面接触的Mg合金层，上述电极与上述布线连接。
在某些实施方式中，上述电极具有设于上述Mg合金层上的金属层。
在某些实施方式中，上述金属层由从Pt、Mo、Pd和Ag中选择的至少一种金属形成。
在某些实施方式中，上述电极仅由Mg合金层构成。
在某些实施方式中，上述Mg合金层由Mg和从Pt、Mo、Pd和Ag中选择的至少一种金属的合金形成。
本发明的第三类发光装置是具备具有布线的安装基板、和倒装片式安装于上述安装基板上的氮化物系半导体发光元件的发光装置，上述氮化物系半导体发光元件具备：具有p型半导体区域的氮化物系半导体层叠结构以及设于上述p型半导体区域上的电极，上述p型半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体构成，上述p型半导体区域中的主面的法线与m面的法线所形成的角度为1°以上5°以下，上述电极含有与上述p型半导体区域的上述表面接触的Mg层，上述电极与上述布线连接。
在某些实施方式中，上述电极具有设于上述Mg层上的金属层。
在某些实施方式中，上述金属层由从Pt、Mo、Pd和Ag中选择的至少一种金属形成。
本发明的第四类发光装置是具备具有布线的安装基板以及倒装片式安装于上述安装基板上的氮化物系半导体发光元件的发光装置，上述氮化物系半导体发光元件具备：具有p型半导体区域的氮化物系半导体层叠结构和设于上述p型半导体区域上的电极，上述p型半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体构成，上述p型半导体区域中的主面的法线与m面的法线所形成的角度为1°以上5°以下，上述电极含有与上述p型半导体区域的上述表面接触的Mg合金层，上述电极与上述布线连接。
在某些实施方式中，上述电极具有设于上述Mg合金层上的金属层。
在某些实施方式中，上述金属层由从Pt、Mo、Pd和Ag中选择的至少一种金属形成。
在某些实施方式中，上述电极仅由Mg合金层构成。
在某些实施方式中，上述Mg合金层由Mg和从Pt、Mo、Pd和Ag中选择的至少一种金属的合金形成。
根据本发明的发光装置，搭载于安装基板上的氮化物系半导体元件中所含的半导体层叠结构上的电极含有Mg层，通过其Mg层与p型半导体区域的表面(m面)接触，可以降低接触电阻。
另外，根据本发明，可以解决倒装片式安装有氮化物半导体发光元件时会产生的安装应力的问题，因此可以实现发光不均、偏差少的发光元件。
另外，在本发明中，半导体层叠结构上的电极含有Mg合金层，即使其Mg合金层与p型半导体区域的表面(m面)接触时，和Mg层与p型半导体区域的表面相接时起到同样的效果。
在本发明中，即使使用了将从m面倾斜1°以上5°以下的角度的面作为主面的p型氮化镓系化合物半导体层时，也可以起到与使用m面p型氮化镓系化合物半导体层(将从m面的倾斜小于1°的面作为主面的p型氮化镓系化合物半导体层)时同样的效果。
附图说明
图1是示意性地表示GaN的单位晶格的立体图。
图2是表示纤锌矿型晶体结构的基本向量a1、a2、a3、c的立体图。
图3(a)是表示本发明的实施方式的氮化物系半导体发光元件100的剖面示意图，(b)是表示m面的晶体结构的图，(c)是表示c面的晶体结构的图。
图4(a)至(c)是表示与GaN相接的金属的功函数(eV)和固有接触电阻(Ω·cm2)之间关系的坐标图。
图5(a)是表示Mg/Pt电极中的Mg层厚度(热处理后的值)与固有接触电阻之间关系的坐标图，(b)是表示Pd/Pt电极的固有接触电阻的坐标图。
图6(a)～(c)是分别表示Mg层厚度为2nm、15nm、45nm的热处理后的电极的表面状态的照片。
图7是表示对于Mg/Pt电极和Pd/Pt电极的各自的接触电阻而言，接触面为m面时和为c面时的接触电阻的坐标图。
图8是表示对于接触电阻而言热处理温度的依存性的坐标图。
图9是表示以各温度进行热处理后的电极的表面状态的光学显微镜的代替附图的照片。
图10(a)和(b)是分别表示以800℃和900℃进行热处理时的GaN层的光致发光测定结果的坐标图。
图11(a)和(b)是表示基于SIMS分析的电极结构(Mg/Pt)的Mg的深度方向的曲线图。
图12(a)和(b)是表示基于SIMS分析的电极结构(Mg/Pt)的Ga的深度方向的曲线图。
图13(a)和(b)是表示基于SIMS分析的电极结构(Mg/Pt)的N的深度方向的曲线图。
图14(a)和(b)是表示在m面GaN层上形成有Mg层的电极结构(Mg/Pt)的剖面透射电子显微镜(TEM)的代替附图的照片。
图15(a)和(b)是表示基于SIMS分析的电极结构(Mg/Pt)的Pt的深度方向的曲线图。
图16(a)是表示在m面GaN层上形成有Mg层的热处理前的电极结构(Mg/Pt)的剖面的图，(b)是表示热处理后的电极结构(Mg/Pt)的剖面的图。
图17(a)是表示使用了包含Mg/Pt层的电极的发光二极管的电流—电压特性的坐标图，(b)是表示发光二极管的接触电阻的值的坐标图。
图18(a)是表示使用了由Au层构成的电极和由Mg/Au层的电极情况下的接触电阻的坐标图，(b)和(c)分别表示Mg/Au层和Au层的电极的表面的光学显微镜的代替附图的照片。
图19(a)和(b)是分别表示c面和m面的GaN基板的硬度映射(mapping)的坐标图。
图20是表示本发明的其他实施方式的氮化镓系化合物半导体发光元件100a的曲线图。
图21(a)是示意性地表示GaN系化合物半导体的晶体结构(纤锌矿型晶体结构)的图，(b)是表示m面的法线、与+c轴方向和a轴方向之间关系的立体图。
图22(a)和(b)是分别表示GaN系化合物半导体层的主面与m面的配置关系的剖面图。
图23(a)和(b)是示意性地分别表示p型GaN系化合物半导体层的主面及其附近区域的剖面图。
图24是表示从m面向-c轴方向倾斜1°的p型半导体区域的剖面TEM照片。
图25是表示在从m面向-c轴方向倾斜0°、2°或5°的p型半导体区域上形成Mg/Pt层的电极，测定其接触电阻(Ω·cm2)的结果的坐标图。
图26是表示本发明的其他实施方式的氮化物系半导体发光元件100b的剖面示意图。
图27(a)～(c)是示意性地表示电极中的Mg和Pt的分布的图。
图28是表示白色光源的实施方式的剖面图。
图29A是表示+c面GaN层表面的突进(pop-in)结果的坐标图。
图29B是表示m面GaN层表面的突进结果的坐标图。
图30是表示本发明的发光装置的实施方式的图。
图31(a)～(e)是表示本发明的发光装置的实施方式的图。
图32是表示Mg层32的厚度不同的发光元件的升高电压(立ち上がり電圧)的标准偏差的坐标图。
图33是表示本实施方式中的从表面观察基于发光元件的发光的光学显微镜照片。
图34是表示本发明的发光装置的其他实施方式的剖面图。
图35是表示对于p型电极具有Pd/Pt结构的发光元件(比较例)而言，倒装片式安装后的表面的光学显微镜照片。
图36是表示对于p型电极具有Pd/Pt结构的其他发光元件(比较例)而言，倒装片式安装后的发光状态的光学显微镜照片。
具体实施方式
在本说明书中，首先，对在安装基板上安装的氮化物半导体发光元件进行详细地说明，然后，说明具备安装了的氮化物半导体发光元件的发光装置。
以下，一边参照附图，一边说明本发明的实施方式。在以下的附图中，为了说明的简洁，具有实质上相同功能的构成要素以相同的参照符号表示。此外，本发明不受以下的实施方式限定。
图3(a)示意性地表示本发明的实施方式的氮化物系半导体发光元件100的剖面构成。图3(a)所示的氮化物系半导体发光元件100是包含GaN系半导体的半导体器件，具有氮化物系半导体层叠结构。
本实施方式的氮化物系半导体发光元件100具备：将m面作为表面12的GaN系基板10、在GaN系基板10上形成的半导体层叠结构20以及在半导体层叠结构20上形成的电极30。在本实施方式中，半导体层叠结构20是通过m面生长而形成的m面半导体层叠结构，其表面为m面。此外，也有所谓a面GaN在r面蓝宝石基板上生长的情况，因此，根据生长条件，GaN系基板10的表面并非必须为m面。在本发明的构成中，至少在半导体层叠结构20中，与电极接触的p型半导体区域的表面为m面即可。
本实施方式的氮化物系半导体发光元件100，具备支承半导体层叠结构20的GaN基板10，但是也可具备其他基板用来代替GaN基板10，也可以以去除了基板的状态使用。
图3(b)示意性地表示表面为m面的氮化物系半导体的剖面(与基板表面垂直的剖面)中的晶体结构。Ga原子和氮原子存在于与m面平行的同一原子面上，因此，在与m面垂直的方向不发生极化。即，m面为非极性面，在与m面垂直的方向上生长的活性层内不产生压电电场。此外，添加的In和Al位于Ga的位置，置换Ga。即使Ga的至少一部被In、Al取代，在与m面垂直的方向也不发生极化。
表面具有m面的GaN系基板，在本说明书中称为“m面GaN系基板”。为了得到在与m面垂直的方向上生长的m面氮化物系半导体层叠结构，典型的是使用m面GaN基板，在其基板的m面上使半导体生长即可。这是因为GaN系基板的表面的面方位可以在半导体层叠结构的面方位中反映。但是，如上所述，基板的表面不必为m面，另外，在最终的器件中也并非必须残留基板。
为了参照，图3(c)中示意性地示出表面为c面的氮化物系半导体的剖面(与基板表面垂直的剖面)中的晶体结构。Ga原子和氮原子不存在于与c面平行的同一原子面上。其结果，在与c面垂直的方向上发生极化。本说明书中将表面有c面的GaN系基板称为“c面GaN系基板”。
c面GaN系基板是用于使GaN系半导体结晶生长的一般的基板。与c面平行的Ga的原子层和氮的原子层的位置稍稍偏离c轴方向，因此沿c轴方向形成极化。
进而，参照图3(a)。在m面GaN系基板10的表面(m面)12上形成有半导体层叠结构20。半导体层叠结构20含有含AlaInbGacN层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层24以及AldGaeN层(d+e＝1，d≥0，e≥0)26。AldGaeN层26以活性层24为基准位于与m面12侧相反的一侧。在此，活性层24是氮化物系半导体发光元件100中的电子注入区域。
在本实施方式的半导体层叠结构20中也含有其他层，且活性层24和基板10之间形成有AluGavInwN层(u+v+w＝1，u≥0，v≥0，w≥0)22。本实施方式的AluGavInwN层22为第一导电型(n型)的AluGavInwN层22。另外，也可以在活性层24和AldGaeN层26之间设置非掺杂的GaN层。
在AldGaeN层26中，Al的组成比率d在厚度方向上不需要相同。在AldGaeN层26中，Al的组成比率d也可以在厚度方向上连续或阶段性地变化。即，AldGaeN层26可以具有层叠有Al的组成比率d不同的多个层的多层结构，掺杂剂的浓度也可以在厚度方向上变化。此外，从接触电阻降低的观点出发，AldGaeN层26的最上部(半导体层叠结构20的上面部分)优选由Al的组成比率d为零的层(GaN层)构成。这时，后述的Mg层32与GaN层相接。另外，Al组成d也可以不为零。可以使用将Al组成d设为0.05左右的Al0.05Ga0.95N。这时，后述的Mg层32与该Al0.05Ga0.95N层相接。
在半导体层叠结构20上形成有电极30。本实施方式的电极30是含有含Mg的Mg层32的电极，在Mg层32上形成有含Pt的Pt层。电极30中的Mg层32与半导体层叠结构20的p型半导体区域接触，且作为p型电极(p侧电极)的一部分发挥功能。在本实施方式中，Mg层32与掺杂有第二导电型(p型)的掺杂剂的AldGaeN层26接触。在AldGaeN层26中，作为掺杂剂例如掺杂有Mg。作为Mg以外的p型掺杂剂，可以掺杂例如Zn、Be等。
作为与Mg层32的表面接触的金属层34，例如，除了Pt层可以使用与Au相比更难以与Mg形成合金的金属的层。例如，使用从Pt、Mo、Pd和Ag中选择的至少一种金属即可。相反，作为与Mg层32接触的金属层34，不优选易于与Mg形成合金的Au(金)。Mg层32，与构成金属层34的Pt等金属之间不发生合金化。此外，所谓的“与Pt等金属之间不发生合金化”也包括以小于百分比(％)数量级(例如1％)的浓度在Mg中混和有Pt等金属的状态。换言之，“在与Pt等金属之间发生合金化”是指以百分比(％)数量级(例如1％)以上的浓度在Mg中混和有Pt等金属的状态。此外，Mg层32和金属层34也可以含有在它们的层的制造工序中混入的杂质等。
此外，Mg层32和金属层34之间可以形成含有Mg的合金层。Pt、Mo、Pd和Ag与Au相比，是更难以与Mg之间合金化的金属，通过后述的热处理，可以与Mg层32的一部分反应而形成合金层。
此外，在Mg层32上堆积较薄的金属层时，有时在热处理后，薄的金属层全部与Mg层中的Mg的一部分发生合金化。在这种情况下，在Mg层上仅存在合金层。
在上述的各电极上，除了上述的金属层34或合金层之外，还可以形成由这些金属以外的金属或合金构成的电极层或布线层。
本实施方式的电极30的厚度例如为10～200nm。电极30中的Mg层32是比金属层34的厚度薄的层，Mg层32的厚度例如为2nm～45nm。此外，这里的Mg层32的厚度是指热处理后的Mg层的厚度。
另外，位于Mg层32上的金属层(由从Pt、Mo、Pd和Ag中选择的至少一种金属构成的层)34的厚度，例如为200nm以下(或10nm～200nm)。此外，Mg层32的厚度优选比金属层34的厚度薄。之所以Mg层32是比金属层34的厚度薄的层，是为了防止因为Mg层32和金属层34的应变平衡被破坏所导致的Mg层32和AldGaeN层26之间产生剥离。
另外，具有m面的表面12的GaN系基板10的厚度，例如为100～400μm。这是因为，只要为大致100μm以上的基板厚就不会对晶片的处理产生障碍。此外，本实施方式的基板10，只要具有由GaN系材料构成的m面的表面12，可以具有层叠结构。即，本实施方式的GaN系基板10也包括至少在表面12上存在m面的基板，因此，基板整体可以为GaN系，也可以与其他材料组合。
在本实施方式的构成中，在n型的AluGavInwN层(例如，厚度0.2～2μm)22的一部分形成有电极40(n型电极)。在图示的例子中，半导体层叠结构20中形成电极40的区域，以n型的AluGavInwN层22的一部分露出的方式形成有凹部42。电极40设置于在该凹部42中露出的n型的AluGavInwN层22的表面上。电极40例如由Ti层、Al层和Pt层的层叠结构构成，电极40的厚度例如为100～200nm。
本实施方式的活性层24具有由Ga0.9In0.1N阱层(例如厚度9nm)和GaN阻挡层(例如厚度9nm)交替层叠而成的GaInN/GaN多量子阱(MQW)结构(例如厚度81nm)。
在活性层24上设置有p型的AldGaeN层26。p型的AldGaeN层26的厚度例如为0.2～2μm。此外，如上所述，在活性层24和AldGaeN层26之间，可以设有非掺杂的GaN层。
除此之外，也可在AldGaeN层26上形成第二导电型(例如p型)的GaN层。而且，在该GaN层上形成由p+-GaN构成的接触层，进而，在由p+-GaN构成的接触层上也可以形成Mg层32。此外，与其将由GaN形成的接触层看作与AldGaeN层26不同的其他层，不如将其看作AldGaeN层26的一部分。
接下来，一边参照图4～图15，一边对本实施方式的特征进一步详细地说明。
首先，图4(a)和(b)是表示与m面GaN相接的金属的功函数(eV)与固有接触电阻(Ω·cm2)之间关系的坐标图。若进一步说明，图4(a)和(b)表示：针对在掺杂了Mg的p型GaN层(Mg浓度：约1×1019cm- 3)上形成各种金属层(Mg层的厚度：2nm，其以外的金属层的厚度：200nm)，使用TLM(Transmission Line Method)法对其接触电阻进行评价的结果。此外，纵轴所示的“1.0E-01”表示”1.0×10-1”的意思，“1.0E-02”表示“1.0×10-2”，即，“1.0E+X”表示“1.0×10X”的意思。
接触电阻一般与接触的面积S(cm2)成反比例。在此，将接触电阻设为R(Ω)时，R＝Rc/S的关系成立。比例常数的Rc称为固有接触电阻，相当于接触面积S为1cm2时的接触电阻R。即，固有接触电阻的大小不依存于接触面积S，是评价接触特性的指标。以下，有时将“固有接触电阻”简称为“接触电阻”。
图4(a)示出金属形成后不进行热处理时的(as-depo)。另一方面，图4(b)示出对于Mg在600℃、10分钟，氮气氛的条件下进行热处理的情况，同时示出了Al、Au、Pd、Ni、Pt在500℃、10分钟、氮气氛的条件下，进行热处理的情况的结果。此外，该温度的差别基于以下原因：通过最适热处理温度不同，Mg以外的金属在500℃接触电阻下降最多。
由图4(a)可知，各种金属的功函数增加，而且接触电阻降低。这与在c面基板上制作GaN系半导体元件时，通常功函数大的金属(例如Au)可以用作p型电极的观点是一致的。
在加热处理后的结果中，由图4(b)可知，在Al、Au、Pd、Ni、Pt中，各种金属的功函数增加，同时接触电阻降低。然而，本申请发明人等发现，尽管Mg是功函数小的金属，也可以看到其接触电阻剧烈下降。此外，在图4(b)的坐标图中，图4(c)中示出了增加了表示Mg以外的各种金属的趋势的点线的图。根据以往的技术常识，在不进行热处理时，由于Mg是进行评价的金属中功函数最小的金属，因此可以推测接触电阻增大，但是正相反，本申请发明人等却发现，Mg显示了基于热处理而接触电阻急剧减少的情况。
图5(a)示出了Mg/Pt电极(在Mg上形成Pt)中的Mg层厚度与固有接触电阻之间的关系的坐标图。在此，Pt层的厚度(热处理前)固定在75nm。为了比较，图5(b)是示出了Pd/Pt电极(Pd厚度40nm，Pt厚度：35nm)的固有接触电阻的坐标图。坐标图的横轴为热处理温度。Mg层以外的金属层的厚度均为热处理前的厚度。
图5(a)所示的数据是从使用脉冲蒸镀法堆积了Mg层的试样而得的数据。脉冲蒸镀法在后面叙述。图5(b)所示的数据是从使用通常的电子束蒸镀法堆积了Pd、Pt层的试样而得到的数据。在本申请说明书中的本发明的实施例中，均是通过脉冲蒸镀法来堆积Mg层。此外，在本申请说明书中，c面GaN层上的Mg层也通过脉冲蒸镀法来堆积，但是Mg以外的金属(Pd、Pt、Au、Ag)都是通过通常的电子束蒸镀法来堆积。
Mg/Pt电极和Pd/Pt电极，与掺杂有Mg的m面GaN层接触。在这些电极接触的m面GaN层中，从表面至深度20nm的区域(厚度20nm的最表面区域)掺杂有7×1019cm-3的Mg。另外，在从m面GaN层的表面的深度超过20nm的区域，掺杂有1×1019cm-3的Mg。由此，若在p型电极所接触的GaN层的最表面区域局部性地增加p型杂质的浓度，可以将接触电阻降至最低。另外，通过进行这样的杂质掺杂，由于电流—电压特性的面内偏差也降低，还可以得到所谓能够降低驱动电压的芯片间偏差的优点。为此，在本申请中公开的实验例中，均是向从电极所接触的p型GaN层的表面至深度20nm的区域掺杂7×1019cm-3的Mg，向更深的区域掺杂1×1019cm-3的Mg。此外，图4(b)所示的Mg的接触电阻比图5(a)所示的Mg的接触电阻更高的理由在于，在图4(b)的例子中，未进行所谓在表面局部性地增加Mg掺杂量的处理。
图5(a)的坐标图中的横轴示出了热处理后的Mg层的厚度。如后所述，根据透射电子显微镜的评价，热处理后的Mg层的厚度比热处理前相比有所减少。热处理(600℃、10分钟)前的Mg层的厚度为7nm时，热处理后的Mg层的厚度为2nm。同样地，热处理(600℃、10分钟)前的Mg层的厚度为50nm、20nm的情况下，热处理后的Mg层的厚度分别为45nm、15nm。
在图5(a)的坐标图中，对于进行了600℃、10分钟的热处理的试样，记载了显示接触电阻的测定值和Mg厚度之间关系的实验结果。即便在其他热处理条件之下，也通过实验确认了接触电阻的Mg层厚度依存性有同样的趋势。
根据本发明人的实验可知，Mg层厚度增厚并大于45nm时，Mg/Pt电极的接触电阻，为与Pd/Pt电极相对于m面GaN层的接触电阻(图5(b)所示)大致同等程度的大小，因此相对于以往例不显现优越性。另一方面，如图5(a)所示，Mg层厚度为45nm以下时，与m面GaN上的Pd/Pt电极相比接触电阻降低，可以确认本发明的优越性。
Mg层厚度为45nm以下的范围时，可以观测到Mg层厚度越是减少，接触电阻也越少。可以观测到Mg层厚度从15nm附近起层厚减少同时有急剧的接触电阻的减少。在Mg层厚为2nm附近可以得到最低的接触电阻。
根据以上情况，经过包括热处理在内的所有制造工序而最终得到的半导体元件中的Mg层32的厚度，优选为45nm以下，更优选为2nm～15nm的范围内。
图6(a)～(c)是分别示出Mg层厚度为2nm、15nm、和45nm的热处理后的电极的表面状态的照片。在此，Mg层厚度是600℃、10分钟的热处理后的值。
如图6(c)所示，在Mg层厚度为45nm的试样中，可以观测到电极表面龟裂(凹凸)。可以认为电极表面龟裂是Mg层厚度增大到超过45nm时接触电阻增加的要因。另外，Mg层厚度超过45nm时，也可以看到Mg层部分上浮的现象。利用透射电子显微镜的观察，也可以确认在Mg层和GaN层的界面产生空隙。这可以认为，Mg层厚度增大到超过45nm时，Mg层的应变增大，在Mg和GaN的界面会产生Mg层的剥离。如以上所述，Mg层的厚度优选设定为45nm以下。
此外，Mg层厚度为约15nm以下时，电极表面的平坦性变得非常好。因此，Mg层厚度更优选为15nm以下。
图7是表示针对Mg/Pt电极和Pd/Pt电极的各接触电阻，对接触面为m面时和为c面时的接触电阻(测定值)进行比较的坐标图。在所有试样中，电极都与p型GaN层接触。在该p型GaN层中，掺杂了具有前述浓度分布的Mg。
热处理前的各层的厚度如以下的表1所示。
[表1]
  面方位   p型电极   厚度(热处理前)
  m面   Mg/Pt   7nm/75nm
  m面   Pd/Pt   40nm/35nm
  c面   Mg/Pt   7nm/75nm
  c面   Pd/Pt   40nm/35nm
另外，热处理温度和热处理时间如以下的表2所示。
[表2]
  面方位   p型电极   热处理温度和时间
  m面   Mg/Pt   600℃ 10分钟
  m面   Pd/Pt   500℃ 10分钟
  c面   Mg/Pt   600℃ 10分钟
  c面   Pd/Pt   500℃ 10分钟
由图7可知，利用Mg/Pt电极，即使在接触面为c面时，也可以观测到接触电阻相比于Pd/Pt电极存在若干降低。但是，为m面时，可以判明Mg/Pt电极的接触电阻显著地下降。
接下来，一边参照图8，一边说明接触电阻的热处理温度依存性。图8示出了在p型的GaN层的m面(以下记为“m面GaN层”)上形成Mg层，再在其上形成Pt层的情况(即，m面GaN(Mg/Pt))的结果。另外，作为对比，示出了在p型的m面GaN层上形成Pd层、在其上形成Pt层时(m面GaN(Pd/Pt)的结果，并且也示出了在p型的GaN层的c面(以下记为“c面GaN”)上形成Pd层，在其上形成Pt层时(c面GaN(Pd/Pt))的结果。在p型GaN层中掺杂Mg以使其具有前述的浓度分布。
热处理前的各层的厚度如以下的表3所示。
[表3]
  面方位   p型电极   厚度
  m面   Mg/Pt   7nm/75nm
  m面   Pd/Pt   40nm/35nm
  c面   Pd/Pt   40nm/35nm
首先，在为Pd/Pt层电极时，m面GaN的接触电阻比c面GaN的接触电阻高。而且，在超过500℃的热处理温度条件下，在m面和c面GaN中都可以看见接触电阻的上升。
另一方面，m面GaN(Mg/Pt)的电极，在未进行热处理时，与Pd/Pt电极相比接触电阻更高。这与功函数小的金属接触电阻高的技术常识是吻合的。然而，在为m面GaN(Mg/Pt)的电极时，在提高热处理温度的同时，接触电阻变小，在500℃的热处理温度的情况下，m面GaN(Mg/Pt)的接触电阻与m面GaN(Pd/Pt)的接触电阻同等或在其以下。
此外，达到超过500℃的温度(例如600℃)时，m面GaN(Mg/Pt)的接触电阻会进一步下降，达到与c面GaN(Mg/Pt)的接触电阻同等，进而达到其以下。在图8所示的坐标图中，当达到大致550℃以上时，m面GaN(Mg/Pt)的接触电阻达到c面GaN(Mg/Pt)的接触电阻的值以下(或小于该值)。
在600℃的温度下，m面GaN(Mg/Pt)的接触电阻变得比600℃的温度条件下的m面和c面GaN(Mg/Pt)的任一接触电阻都低，具体地说，下降至约1.0E-02Ωcm-2或其附近。另外，在700℃的温度条件下，m面GaN(Mg/Pt)的接触电阻比为600℃的温度时有所上升，但是比700℃的温度下的m面和c面GaN(Mg/Pt)的任一种的接触电阻都低。
因此，作为m面GaN(Mg/Pt)的热处理温度，例如，优选500℃以上。若为超过700℃而达到规定温度(例如800℃)以上，则电极、GaN层的膜质会发生劣化，因此上限优选为800℃以下，而且，进一步优选为550℃以上700℃以下的温度范围。此外，对于m面GaN(Mg/Pt)而言，600℃的接触电阻比500℃的接触电阻小，另外，由于使热处理温度上升到700℃后会使接触电阻增加，因此，600℃附近(例如600℃±50℃)是更优选的热处理温度。
接下来，显示在各温度进行热处理后的电极的表面状态的照片如图9所示。图9中，示出As-depo(未进行热处理的情况)、热处理温度500℃、600℃、700℃的结果。
如图9所示可知，在p型的c面GaN层上形成Pd层并在其上形成Pt层的情况(C-GaN(Pd/Pt)的情况)下，在500℃、600℃、700℃的任一热处理之下都没有显现金属表面的劣化。基于AFM测定的表面的算术平均粗糙度(Ra)在500℃条件下为约2nm，在600℃条件下为约2nm，在700℃条件下为约4nm。
另一方面，在p型的m面GaN层上形成Pd层并在其上形成Pt层的情况(M-GaN(Pd/Pt)的情况)下，在600℃、700℃的热处理下可以看见金属表面的龟裂，可以确认发生劣化。基于AFM测定的Ra在600℃条件下约为30nm，在700℃条件下约为77nm。即由此可知，基于热处理的电极的劣化是在m面GaN的电极中特有的课题。
而且，在p型的m面GaN层上形成Mg层并在其上形成Pt层的情况(M-GaN(Mg/Pt)时)下，在700℃的热处理温度下可以看见少量凹凸，但是在500℃、600℃、700℃的所有热处理温度条件下，可以确认电极未发生劣化。基于AFM测定的表面的Ra在500℃条件下约为1.5nm，在600℃条件下约为1.5nm，在700℃条件下约为4.5nm，可以得到良好的表面状态。而且，在本实施方式的构成中，电极表面的Ra优选约为4.5nm以下，进一步优选约为1.5nm以下。
进而，在GaN层上形成Mg层(30nm)，并于800℃和900℃条件下进行10分钟热处理时的GaN层的光致发光测定结果如图10所示。图10(a)表示800℃条件下进行热处理的结果，而且，图10(b)表示900℃条件下进行热处理的结果。图10(a)和(b)中的纵轴的PL强度是光致发光强度的意思。在图10(a)和(b)的坐标图中分别表示热处理前得到的PL强度(记为“Ref”的曲线)。
首先，根据本申请发明人的实验，在700℃以下的热处理中，未见到热处理之前和之后的光致发光的光谱的变化。另一方面，如图10(a)所示，在800℃的情况下，在530nm附近可以看到被称为黄带的认为是由于空穴缺陷而引起的发光。进而，若提高热处理温度，则如图10(b)所示，530nm附近的发光的强度增加，显示出空穴缺陷的密度的增加。由此，从GaN的品质的保持的观点出发，期望使用了Mg层的电极中的热处理温度设为700℃以下。
接下来，在图11中，示出了使用SIMS(次级离子质谱法：Secondary Ion-microprobe Mass Spectrometer)得到电极结构(Mg/Pt)中Mg原子的深度方向的曲线的结果。图11(a)示出了就在GaN层上形成了Mg层的构成(Mg/Pt电极)而言未进行热处理时(as-depo)的结果，另一方面，图11(b)示出了热处理后的结果。此外，关于热处理的温度和时间，在c面GaN的情况下，为600℃条件下10分钟，在m面GaN的情况下，为600℃条件下10分钟和630℃条件下10分钟。
在任一电极中，热处理前的Mg层厚度都为7nm，Pt层厚度都为75nm。
图11(a)、图11(b)的坐标图的纵轴是Mg浓度，横轴是深度方向的距离。横轴的数值为“-”的区域是电极侧，为“+”的区域是p型GaN侧。横轴的原点(0μm)是Mg的峰值位置，其与p型GaN层和Mg层之间的界面位置大致相当。这些事项在后述的图12、图13、图15的坐标图中也是同样的。
在图11(a)、(b)的坐标图中，“◆”是表示与在c面GaN上形成的热处理温度为600℃的试样相关的数据。另外，坐标图中的“△”表示与在c面GaN上形成的热处理温度为600℃的试样相关的数据，“○”表示与在m面GaN上形成的热处理温度为630℃的试样相关的数据。在后述的图12、图13、图15的坐标图中也同样。此外，对于热处理前的p型GaN层，均如前所述，在从电极所接触的p型GaN层的表面至深度20nm的区域内掺杂7×1019cm-3的Mg，在比其更深的区域中掺杂1×1019cm-3的Mg。
如图11(a)所示，在为未进行热处理(as-depo)的情况下，在m面GaN中和在c面GaN中，Mg的曲线都无变化。另一方面，如图11(b)所示，在GaN层上形成Mg层后进行热处理时，各Mg的曲线存在较大差异。
在进行了热处理的情况下，如图11(b)所示，可以看到c面GaN上的Mg在p型GaN层中以很大浓度扩散。另外，发现Mg也扩散至Pt层中。另一方面，可以确认m面GaN上的Mg几乎没有扩散至p型GaN层以及Pt层。若进一步详述，则在为c面GaN的情况下，热处理后Mg向Pt层的深层扩散，而且，扩散至更深层的GaN侧。另一方面，在为m面GaN时，在热处理后，Mg仅仅有少量扩散至Pt层侧，几乎没有扩散至GaN侧。这在600℃条件下、在630℃条件下都几乎没有差别。由此，在热处理之前和之后，c面GaN上的Mg的扩散与m面GaN上的Mg的扩散之间产生了显著的差异。其正确原因尚不明确，但可以推测是源于c面和m面的最表面原子的排列、极性的差别、或者原子的致密度。
图12示出了使用SIMS得到电极结构(Mg/Pt)中Ga原子的深度方向的曲线的结果。热处理前的Mg层厚度为7nm，Pt层厚度为75nm。坐标图的纵轴表示与原子浓度成比例关系的、SIMS的检测器的信号强度。图12中的横轴的距离0μm与p型GaN层和Mg层之间的界面的位置大致相当。此外，横轴的原点(0μm)与Ga峰值的位置吻合。横轴的数值为“-”的区域是电极侧，为“+”的区域是p型GaN侧。纵轴通过将as-depo的GaN结晶中的Ga浓度作为1而标准化。另外，若从母体的原子密度进行估算，则纵轴的强度的1×10-3以浓度形成与1×1019cm-3大致相当。
图12(a)示出了就在GaN层上形成有Mg层的构成(Mg/Pt电极)而言未进行热处理时(as-depo)的结果，另一方面，图12(b)表示热处理后的结果。此外，在图12(b)示出了热处理温度为600℃和630℃两种情况的结果。热处理的温度和时间在c面GaN的情况下为600℃、10分钟，在m面GaN的情况下为600℃、10分钟和630℃、10分钟。
如图12(a)所示，在未进行热处理(as-depo)的情况下，在m面GaN中和在c面GaN中Ga的曲线都无变化。另一方面，如图12(b)所示，在GaN层上形成Mg层后进行热处理时，Ga的曲线不同。
具体而言，如图12(b)所示，进行热处理时，可以确认Ga扩散至Mg层中。对于在m面GaN上形成Mg层并在600℃条件下进行热处理的试样而言，确认Ga扩散至Mg层中，接触电阻也降低。其原因的详细情况不明，但是可以确认Mg层中的Ga扩散量与接触电阻之间是相关的。
若进一步详述，则在为c面GaN的情况下，Ga扩散至Mg层和Pt层中，即使从GaN结晶中的深部开始，也有Ga移动至电极中。换言之，在为c面GaN的情况下，Ga整体性地从GaN层显著地向电极中扩散。另一方面，在为m面GaN且热处理温度为600℃的情况下，与c面GaN不同，仅界面附近有Ga原子发生移动。可以推测，与c面相比，m面中原子处于难以运动的状态。但是，即使在m面GaN的情况下，当热处理温度为630℃时，Ga也会整体性向Mg层和Pt层扩散。此外，关于m面接触电阻，在热处理温度为600℃的情况下比在630℃的情况下更低。可以认为，这是因为，在热处理温度为600℃的情况下，如后所述在m面中氮难以扩散，其结果是，与Ga的空穴作为受体而发挥功能相对应，在热处理温度为630℃的情况下，与600℃的情况相比，更多的氮原子会向电极侧扩散。
图13(a)是示出热处理前的Mg/Pt电极中氮原子的深度方向曲线的坐标图，图13(b)是示出热处理后的Mg/Pt电极中氮原子的深度方向曲线的坐标图。热处理前的Mg层厚度为7nm，Pt层厚度为75nm。图13(a)、图13(b)的坐标图的纵轴为N强度，横轴为深度方向的距离。1×10-3的N强度与1×1019cm-3的N浓度大致相当。横轴的数值为“-”的区域是电极侧，为“+”的区域是p型GaN侧。横轴的原点(0μm)与p型GaN层和Mg层之间界面的位置大致相当。关于电极的结构和p型GaN的掺杂条件，与参照图11而说明了的试样中的条件相同。
就蒸镀后未进行热处理的试样而言，可知如图13(a)所示，与c面GaN相对应的电极和与m面GaN相对应的电极的两者中，氮原子都未向电极侧扩散。
另一方面，在热处理后的与c面GaN相对应的电极中，如图13(b)所示，可以确认氮原子向电极侧扩散。然而，在热处理后的与m面GaN相对应的电极中，氮原子几乎未向电极侧扩散。因此，m面GaN上的Mg层的N浓度比Ga浓度更低。另一方面，c面GaN上的Mg层中的N浓度与Ga浓度为相同程度。即，在m面GaN中，仅Ga原子向电极侧扩散，氮原子不发生扩散，但是在c面GaN中，Ga原子和氮原子都向电极侧扩散。在p型GaN中，若Ga向电极侧扩散，则在p型GaN的最表面上出现Ga原子不足的状态，即形成Ga空穴。由于Ga空穴具有受体的性质，若在电极和p型GaN的界面的附近的Ga空穴增加，则空穴容易利用沟道而通过该界面的肖特基(schottky)障壁。然而，若氮原子也与Ga原子一起向电极侧扩散，则在p型GaN的最表面形成匮氮的状态，即也形成氮空穴。氮空穴具有供体的性质，会在其与Ga空穴之间引发电荷补偿。因此，如c面GaN那样，不但Ga向电极侧扩散，氮也向电极侧扩散时，不会使接触电阻特别下降。
此外，可以推测这样的各元素(Mg、Ga、N、Pt)的行为即使在Mg层所接触的GaN层中将Ga的一部分置换为Al、In的情况下，也同样会发生。另外也可以推测，在Mg层所接触的GaN系半导体层中作为掺杂剂掺杂有Mg以外的元素的情况下，也同样会发生。
接下来，图14中示出了在m面GaN层上形成有Mg层的电极结构(Mg/Pt)的剖面透射电子显微镜(TEM)照片。图14(a)表示不进行热处理时(as-depo)的结果。图14(b)表示在600℃、10分钟的热处理后的结果。
该例子中，如图14(a)所示，在GaN结晶上形成了7nm厚的Mg层。如图14(b)所示，热处理后，Pt层向Mg层侵蚀，Mg层的厚度为2nm。
由图14(b)可知，可以说Mg层(图3(a)中的层32)的厚度较薄(例如2nm)，可以确认由未被Pt层(图3(a)中的层34)合金化乃至吸收的Mg形成的Mg层(图3(a)中的层32)的存在。
接下来，在图15中示出了使用SIMS得到电极结构(Mg/Pt)中Pt的深度方向的曲线的结果。图15(a)和(b)是与上述的SIMS一样分别是未进行热处理时(as-depo)的结果和热处理后的结果。热处理前的Mg层厚度为7nm，Pt层厚度为75nm。图15(a)、(b)的坐标图的纵轴为Pt强度，横轴为深度方向的距离。1×10-3的Pt强度与1×1019cm-3的Pt浓度大致相当。横轴的数值为“-”的区域是电极侧，为“+”的区域是p型GaN侧。横轴的原点(0μm)与p型GaN层和Mg层的界面的位置大致相当。电极的结构和p型GaN的掺杂条件与参照图11所说明的试样中的条件相同。
如图15(a)所示，在为as-depo的情况下，在m面GaN和c面GaN的情况下，Pt的曲线均无变化。另一方面，如图15(b)所示，可知在热处理后，在c面GaN中Pt向GaN侧扩散。然而，在m面GaN中Pt曲线几乎没有变化，可以确认在GaN层中，Pt不发生扩散。若进一步详述，则在为c面GaN的情况下，热处理后，Pt大部分向Mg层侧扩散。另一方面，为m面GaN的情况下，热处理后，Pt仅少量向Mg层侧扩散(c面GaN的1/10左右)。即使热处理温度为600℃条件下或630℃条件下仍然没有差别。
这意味着在本实施方式的构成(Mg/Pt)中，在与GaN层接触的区域，与Au的情况相比较，并没有显著引起与Mg的合金化。
制作在m面GaN上形成了厚度2nm的Mg层之后、进行600℃条件下10分钟的热处理的试样。对该试样的剖面利用透射电子显微镜(TEM)进行观察。图16(a)是示出热处理前的Mg/Pt电极结构的示意图。图16(b)是示出热处理前的Mg/Pt电极结构的示意图。所有附图都是基于剖面TEM作成的。
Mg层的堆积时的厚度大于5nm时，通过600℃、10分钟的热处理，Mg层的厚度会减少，但是热处理后Mg层也实质上以连续的膜形式存在。然而，Mg层的堆积时的厚度变为2nm左右时，经过600℃、10分钟的热处理后，如图16(b)所示，有时可以确认到未在Mg和Pt的合金形成中被消耗的Mg以岛状存在。刚堆积之后的Mg层的厚度变为2nm左右时，根据所进行的热处理的条件不同，最终得到的Mg层的形态也是多样的。
此外，本说明书中的“Mg层”，也包括在p型半导体区域的表面存在的多个岛状(island状)Mg的集合。另外，该“Mg层”也可以由存在多个开口部的膜(例如多孔膜)构成。这样，只要未被Pt侵蚀的Mg与p型半导体区域的表面(m面)接触，就可以充分地得到接触电阻降低效果。
此外，可以认为在代替Pt层而使Mo层、Pd层或Ag层在Mg层上堆积的情况下，可以得到大致相同的结果(接触电阻降低效果)。
接下来，再一边参照图3(a)，一边进一步详述本实施方式的构成。
如图3(a)所示，在本实施方式的发光元件100中，形成有m面GaN基板10、和在基板10上形成的AluGavInwN层(u+v+w＝1，u≥0，v≥0，w≥0)22。在该例中，m面GaN基板10是n型GaN基板(例如厚度100μm)，AluGavInwN层22是n型GaN层(例如厚度2μm)。在AluGavInwN层22上形成有活性层24。换言之，在m面GaN基板10上形成有至少包含活性层24的半导体层叠结构20。
在半导体层叠结构20中，在AlxGayInzN层22上形成含有AlaInbGacN层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层24。活性层24例如由In组成比为约25％的InGaN阱层和GaN阻挡层构成，阱层的厚度为9nm，阻挡层的厚度为9nm，阱层周期为3周期。在活性层24上形成有第二导电型(p型)的AldGaeN层(d+e＝1，d≥0，e≥0)26。第二导电型(p型)的AldGaeN层(d+e＝1，d≥0，e≥0)26例如是Al组成比为10％的AlGaN层，厚度是0.2μm。在本实施方式的AldGaeN层26中，作为p型的掺杂剂，掺杂有Mg。在此，相对于AldGaeN层26，Mg以例如1018cm-3左右掺杂。另外，在该例中，在活性层24和AldGaeN层26之间，形成有非掺杂的GaN层(未图示)。
进而，在该例中，在AldGaeN层26上形成有第二导电型(例如p型)的GaN层(未图示)。进而，在由p+-GaN构成的接触层上形成有Mg层32，并且在其上形成有Pt层34。该Mg层32和Pt层34的层叠结构成为电极(p型电极)30。
此外，在半导体层叠结构20中，形成使AluGavInwN层22的表面露出的凹部(recess)42，在位于凹部42的底面的AluGavInwN层22上，形成有电极(n型电极)40。凹部42的尺寸例如为宽(或直径)20μm，深度为1μm。电极40是例如由Ti层、Al层和Pt层(例如厚度分别为5nm、100nm、10nm)的层叠结构构成的电极。
根据本实施方式的氮化物系半导体发光元件100，可以使动作电压(Vop)比以往的使用Pd/Pt电极的m面LED的情况降低约1.5V，可知其结果是降低了耗电。
接着，继续参照图3(a)，说明本实施方式的氮化物系半导体发光元件100的制造方法。
首先，准备m面基板10。在本实施方式中，作为基板10，使用GaN基板。本实施方式的GaN基板使用HVPE(Hydride Vapor Phase Epitaxy)法得到。
例如，首先，在c面蓝宝石基板上使数mm级别的厚膜GaN生长。然后，在与c面垂直的方向，在m面切出厚膜GaN，由此得到m面GaN基板。GaN基板的制作方法不限于上述方法，例如也可以使用钠熔剂法(sodium flux method)等液相生长、氨热法等熔液生长方法来制造块状GaN的锭，将其在m面切出的方法。
作为基板10，除了GaN基板外，例如可以使用氧化镓、SiC基板、Si基板、蓝宝石基板等。为了使由m面构成的GaN系半导体在基板上外延生长，SiC、蓝宝石基板的面方位也是m面即可。但是，由于也存在在r面蓝宝石基板上生长a面GaN的事例，所以根据生长条件，有时生长用表面也并非必须为m面。至少半导体层叠结构20的表面为m面即可。在本实施方式中，在基板10上，通过MOCVD(Metal Organic Chemical Vapor Deposition)法依次形成结晶层。
接下来，在m面GaN基板10上形成AluGavInwN层22。作为AluGavInwN层22，例如形成厚度3μm的AlGaN。在形成GaN时，在1100℃条件下向m面GaN基板10上供给TMG(Ga(CH3)3)、TMA(Al(CH3)3)和NH3，从而堆积GaN层。
接下来，在AluGavInwN层22上形成活性层24。在该例子中，活性层24具有厚度9nm的Ga0.9In0.1N阱层与厚度9nm的GaN阻挡层交替层叠而成的厚度为81nm的GaInN/GaN多重量子阱(MQW)结构。形成Ga0.9In0.1N阱层时，为了进行In的摄取，优选将生长温度降至800℃。
接下来，在活性层24上，堆积例如厚度30nm的非掺杂GaN层。接着，在非掺杂GaN层上形成AldGaeN层26。作为AldGaeN层26，例如通过供给TMG、NH3、TMA、TMI和作为p型杂质的Cp2Mg(环戊二烯镁，Cyclopentadienyl magnesium)，形成厚度70nm的p-Al0.14Ga0.86N。
接下来，在AldGaeN层26上堆积例如厚度0.5μm的p-GaN接触层。形成p-GaN接触层时，供给Cp2Mg作为p型杂质。
然后，通过进行氯系干法蚀刻，除去p-GaN接触层、AldGaeN层26、非掺杂GaN层和活性层24的一部分而形成凹部42，使AlxGayInzN层22的n型电极形成区域露出。接着，在位于凹部42的底部的n型电极形成区域上，形成Ti/Pt层作为n型电极40。
进而，在p-GaN接触层上形成Mg层32，再在Mg层32上形成Pt层34。由此，形成p型电极40。在本实施方式中，在Mg层32的形成中使用一边使原料金属脉冲式蒸发一边进行蒸镀的方法(脉冲蒸镀法)。更具体而言，对真空中保持在坩埚中的Mg金属脉冲式照射电子束，脉冲式地使原料金属蒸发。其原料金属分子或原子会附着在p-GaN接触层上，形成Mg层32。脉冲为例如脉冲宽0.5秒、频率1Hz。通过这样的方法，可以形成致密的具有良好品质的膜作为Mg层32。可以认为，Mg层致密形成的理由在于，通过进行脉冲式蒸镀，与p-GaN接触层撞击的Mg原子或Mg原子簇的动能会增加。
通常，Mg是易于因与水、空气的接触而被氧化的元素。然而，若使用本实施方式的脉冲式蒸镀法，则难以被氧化，可以得到耐水、耐氧性优良的Mg层。另外，这样形成的Mg层，即使以600℃以上的温度进行热处理也是稳定的。
此外，在本实施方式中，采用一边使原料金属(Mg金属)脉冲式蒸发一边进行蒸镀的方法，但是只要能形成Mg层32，则可以采用其他方法。作为形成致密且质优的Mg层的其他方法，可以采用例如热CVD法、分子束外延(MBE)等。
此外，然后，使用激光剥离(laser liftoff)、蚀刻、研磨等方法，除去基板10、AluGavInwN层22的一部分即可。这种情况下，可以仅去除基板10，也可以选择性地仅除去基板10和AluGavInwN层22的一部分。当然，也可以不除去基板10、AluGavInwN层22而将其残留。通过以上的工序，可以形成本实施方式的氮化物系半导体发光元件100。
在本实施方式的氮化物系半导体发光元件100中，若在n型电极40和p型电极30之间施加电压，则从p型电极30向活性层24注入空穴，并从n型电极40向活性层24注入电子，产生例如450nm波长的发光。
在此，在图17(a)中，示出了在m面GaN上使用由Mg/Pt层形成的电极的发光二极管的电流—电压特性。为了进行比较，示出了发光二极管的氮化物系半导体的结构相同但是使用了由Pd/Pt层形成的电极的发光二极管的特性、以及在c面GaN上使用了由Mg/Pt层形成的电极的发光二极管的特性。这3种发光二极管中的电极的构成和热处理条件如以下的表4所示。
[表4]
  面方位   p型电极   厚度(热处理前)   热处理温度和时间
  m面   Mg/Pt   7nm/75nm   600℃ 10分钟
  m面   Pd/Pt   40nm/35nm   500℃ 10分钟
该发光二极管的构成是在m面或c面GaN基板上，层叠有活性层和p型GaN层的构成，所述活性层是由n型GaN层、InGaN阱层(3层)和GaN阻挡层(2层)交替层叠而构成的。进而，在p型GaN层上，设有Mg/Pt电极或Pd/Pt电极作为p型电极。n型电极是通过蚀刻p型GaN层、活性层而使n型GaN层露出，从而形成在n型GaN层上。
由图17(a)可知，即便电流从0伏特开始增加，电流值大致为零的状态持续存在，但是当施加电压超过某种水平(升高电压)时，电流值伴随电压的增加而增加。升高电压在是由Pd/Pt层构成的电极(m面GaN上)的情况下为约3.1V。与此相对，在是由Mg/Pt层构成的电极(m面GaN上)的情况下升高电压为约2.5V，可见其降低。对于电流值20mA时的动作电压而言，可以确认由Mg/Pt层构成的电极与由Pd/Pt层构成的电极相比，降低1.5V以上。
接下来，对使用了在m面GaN上由Mg/Pt层构成的电极的发光二极管(m面发光二极管)、和使用了在c面GaN上由Mg/Pt层构成的电极的发光二极管(c面发光二极管)进行比较。在m面发光二极管中，升高电压比c面发光二极管低，可以确认接触电阻的降低效果。例如，在m面发光二极管中，在驱动电压3.2V条件下电流值可以为20mA。另一方面，在c面发光二极管中，在相同驱动电压下，为4.8mA的电流值。由于发光二极管的光输出与电流值相关，由此可知，在驱动电压3.2V条件下，在m面发光二极管中可以得到将近4倍于c面发光二极管的光输出。
另外，显示电流值—电压特性的曲线的斜率，与具有Pd/Pt电极的元件相比，具有Mg/Pt电极的元件更陡。发光二极管是内部具有p-n结的二极管，示出p-n结二极管的电流—电压特性的曲线通常近似于以下的式子。
I＝I0exp(V/n·KT)
在此，I表示流过p-n结二极管的电流值，I0表示电流常数，V表示施加电压，K表示玻耳兹曼常数，T表示温度，n是表示二极管的理想程度的n值。实验在室温下进行，因此KT＝0.025(V)。
p-n结二极管的n值由表示电流—电压特性的曲线的斜率来决定。在理想的p-n结二极管的情况下，n＝1，在现实的p-n结二极管中，n值不是1。n值越接近1越优选。根据本实验，在是具有Mg/Pt电极的元件的情况下，为n＝1.4，在是具有Pd/Pt电极的元件的情况下，n＝2.2。由此可知，通过使用Mg/Pt电极，可以实现优良的二极管特性。
如图17(b)所示，对于该发光二极管的接触电阻的值而言，在由Mg/Pt层构成的电极中可以得到3.8×10-4Ωcm2的值。这样的10的负4次方的接触电阻的值有极显著的效果。可知因此可以降低耗电。此外，在由Pd/Pt层构成的电极中，为约1×10-2Ωcm2的值。
接下来，一边参照图18，一边对使用了由Au层构成的电极和由Mg/Au层构成的电极的例(比较例)进行说明。图18(a)示出在m面的GaN层上形成Au层、或Mg/Au层的电极，并测定了其固有接触电阻(Ω·cm2)的结果。此外，该固有接触电阻是形成电极并进行了热处理后的固有接触电阻的值。
由图18(a)的结果可知，与Au层的电极相比，使用了Mg/Au层的电极的一方，其固有接触电阻的特性变差。这一点，与本实施方式的电极(例如Mg/Pt层)的构成中的特性改善的结果明显不同。此外，如上所述，Mg为易于因与水、空气接触而氧化的元素，因此可以将并不单独以Mg层作为电极而以与Au层的层叠体(Mg/Au层)的形式使用的构成作为一个候补研究的例子。然而，实际情况中，与Au层相比，除了Mg/Au层的接触电阻增加之外，接触特性也差。换言之，鉴于在Mg层层叠有Au层的情况的结果是很差的，所以本实施方式的构成(例如Mg/Pt层)的接触电阻的特性优异这一事实，对于本领域人员而言，是意想不到的。
另外，图18(b)是表示热处理后的Mg/Au层的电极的表面的代替附图的照片，另一方面，图18(c)是表示热处理后的Au层的电极的表面的代替附图的照片。两者相比可知，Mg/Au层的电极的一方的膜质差。
接下来，参照图19。图19表示基于Conical芯片的硬度映射(5mN，1μm conical)。图19(a)表示c面GaN基板(C-GaN)的结果，而且，图19(b)表示m面GaN基板(M-GaN)的结果。两者比较可知，m面GaN基板一方的硬度更低。此外，这样的m面GaN基板与c面GaN基板的物性差别，有可能对本实施方式的电极构成(例如Mg层/Pt层)的特性产生影响。
以上，通过优选的实施方式对本发明进行了说明，但是这样的记述并非限定事项，当然也可以有各种改变。
此外，虽然与本发明的实施方式在本质上的构成不同，但是相关结构公开在专利文献3、4中。然而，在专利文献3和4中，并未氮化镓系半导体层的结晶面为m面的记载，因此，这些文献的公开涉及在c面的氮化镓系半导体层上形成了电极的技术。特别是专利文献3涉及在Mg层上层叠Au层的构成，即使假定使该层叠结构的电极形成在m面上，也不能得到本实施方式的电极的效果。另外，虽然专利文献4谈到了由Ni、Cr、Mg构成的金属层，但是在公开的实施例中，仅为具有将Ni层作为下层的电极结构的例子。专利文献3、4都是涉及在c面的氮化镓系半导体层上形成的电极结构的技术，涉及相对于m面的氮化镓系半导体层的接触电阻的问题没有任何解决方案和启示。
实际的m面半导体层的表面(主面)并非必须为与m面完全平行的面，从m面倾斜较小角度(比0度大不到±1°)也是可以的。从制造技术的观点出发，难以形成具有表面与m面完全平行的表面的基板、半导体层。因此，在利用现在的制造技术而形成m面基板、m面半导体层时，现实的表面相对于理想的m面会有所倾斜。倾斜的角度和方位根据制造工序而存在偏差，难以正确控制表面的倾斜角度和倾斜方位。此外，有时也有意识地使基板、半导体的表面(主面)从m面倾斜1°以上的角度。以下说明的实施方式中的氮化镓系化合物半导体发光元件，具备将从m面倾斜1°以上的角度的面作为主面的p型半导体区域。
[其他实施方式]
图20示出了本实施方式的氮化镓系化合物半导体发光元件100a的剖面图。为了形成将从m面倾斜1°以上的角度的面作为主面的p型半导体区域，本实施方式的氮化镓系化合物半导体发光元件100a，使用以从m面倾斜1°以上的角度的面作为主面的GaN基板10a。主面为从m面倾斜1°以上的角度的基板一般称为“离轴基板(オフ基板)”。离轴基板是从单晶锭切出基板，并利用对基板的表面进行研磨的工序，有意识地以从m面向特定方位倾斜的面作为主面的方式制作而得的。在该GaN基板10a上形成半导体层叠结构20a。图20所示的半导体层22a、24a、26a，其主面从m面倾斜1°以上的角度。这是因为，若在倾斜的基板的主面上层叠各种半导体层，则这些半导体层的表面(主面)也从m面倾斜。可以代替GaN基板10a使用例如将从m面向特定方向倾斜的面作为表面的蓝宝石基板、SiC基板。在本发明的构成中，至少p型半导体区域的表面从m面倾斜1°以上的角度即可。
接下来，一边参照图21～图25，一边对本实施方式中的p型半导体区域的倾斜进行详细的说明。
图21(a)是示意性地表示GaN系化合物半导体的晶体结构(纤锌矿型晶体结构)的图，示出了使图2的晶体结构的方向旋转90°后的结构。在GaN结晶的c面上，存在+c面和-c面。+c面是Ga原子在表面上显现的(0001)面，称为“Ga面”。另一方面，-c面是N(氮)原子在表面显现的(000-1)面，称为“N面”。+c面与-c面处于平行的关系，都相对于m面垂直。由于c面有极性，因此可以将c面分为+c面和-c面，但是将非极性面的a面区别为+a面和-a面是没有意义的。
图21(a)所示的+c轴方向是从-c面指向+c面垂直延伸的方向。另一方面，a轴方向与图2的单位向量a2对应，朝向与m面平行的[-12-10]方向。图21(b)是表示m面的法线、+c轴方向和a轴方向的相互关系的立体图。m面的法线与[10-10]方向平行，如图21(b)所示，与+c轴方向和a轴方向两者垂直。
GaN系化合物半导体层的主面从m面倾斜1°以上的角度，是指该半导体层的主面的法线从m面的法线倾斜1°以上的角度。
接下来，参照图22。图22(a)和(b)分别是表示GaN系化合物半导体层的主面和m面的关系的剖面图。该图是与m面和c面的两者垂直的剖面图。在图22中，示出了表示+c轴方向的箭头。如图22所示，m面相对于+c轴方向平行。因此，m面的法线向量相对于+c轴方向垂直。
在图22(a)和(b)所示的例中，GaN系化合物半导体层中主面的法线向量从m面的法线向量向c轴方向倾斜。若更详细地表述，则在图22(a)的例中，主面的法线向量向+c面一侧倾斜，在图22(b)的例中，主面的法线向量向-c面一侧倾斜。本说明书中，在前者的情况下，主面的法线向量相对于m面的法线向量的倾斜角度(倾斜角度θ)取正值，在后者的情况下，倾斜角度θ取负值。在任一情况下，都称为“主面向c轴方向倾斜”。
本实施方式中，由于p型半导体区域的倾斜角度为1°以上5°以下的范围，以及倾斜角度处于-5°以上-1°以下的范围，因此可以与p型半导体区域的倾斜角度比0°大不到±1°的情况一样起到本发明的效果。以下，一边参照图23，一边说明其理由。图23(a)和(b)是分别与图22(a)和(b)对应的剖面图，其示出了从m面指向c轴方向倾斜的p型半导体区域中的主面的附近区域。在倾斜角度θ为5°以下的情况下，如图23(a)和(b)所示，在p型半导体区域的主面形成多个阶梯。各阶梯具有单原子层量的高度(
Figure BPA00001279824200301
)，以大致等间隔(
Figure BPA00001279824200302
以上)平行地排列。通过这样的阶梯的排列，作为整体形成从m面倾斜的主面，可以认为微观上多个m面区域是露出的。
图24是从m面向-c轴方向倾斜1°的p型半导体区域的剖面TEM照片。在p型半导体区域的表面，明确显示出m面，且可以确认倾斜是通过原子阶梯形成的。主面从m面倾斜的GaN系化合物半导体层的表面形成这样的结构，是因为m面作为结晶面本来就是非常稳定的。可以认为，相同的现象即使在主面的法线向量的倾斜方向朝向+c面和-c面以外的面方位时也会产生。可以认为，即使主面的法线向量向例如a轴方向倾斜，只要倾斜角度为1°以上5°以下的范围，就会相同。
由此可以认为，即使将p型氮化镓系化合物半导体层的表面(主面)从m面倾斜1°以上的角度时，与p型电极接触的面露出多个m面区域，因此接触电阻不依存于倾斜角。
图25是显示在从m面向-c轴方向倾斜0°、2°或5°的p型半导体区域上形成Mg/Pt层的电极并测定其接触电阻(Ω·cm2)的结果的坐标图。坐标图的纵轴是固有接触电阻，横轴是倾斜角度(m面的法线与p型半导体区域中的表面的法线所形成的角度)θ。此外，该固有接触电阻是形成电极并进行了热处理后的固有接触电阻的值。由图25的结果可知，如果倾斜角度θ为5°以下，接触电阻是大致一定的值。
由以上可以确认，只要p型半导体区域的表面的倾斜角度θ为5°以下，利用本发明的构成可以降低接触电阻。
此外，若倾斜角度θ的绝对值大于5°，则由于压电电场导致内部量子效率下降。因此，只要压电电场显著产生，利用m面生长来实现半导体发光元件的意义就变小。因此，在本发明中，将倾斜角度θ的绝对值限制为5°以下。然而，即使在将倾斜角度θ设定为例如5°时，由于制造偏差，现实的倾斜角度θ也有可能是从5°错开±1°左右。难以完全排除这种制造偏差，另外，这种程度的微小角度错开，并不妨碍本发明的效果。
[其他实施方式]
图26是显示本实施方式的氮化镓系化合物半导体发光元件100b的剖面图。在氮化镓系化合物半导体发光元件100b中，基本结构与图3所示的氮化镓系化合物半导体发光元件100相同，但是其特征在于，在p型半导体区域上设置的p型电极包含Mg合金层61b。
在Mg合金层61b中，以百分比数量级(例如1％)以上的浓度将Pt等金属在Mg中混和。在Mg合金层61b上有金属层34存在。也可以是金属层34的至少一部分合金化。
图27(a)～(c)是用于说明Mg层32与金属层34之间的合金化的图。图27(a)显示Mg层32和金属层34的一部分发生合金化的状态。这种情况下，如图27(a)所示，电极30A由与AldGaeN层26相接的Mg层32、在Mg层32上存在的Mg合金层61A和在Mg合金层61A上存在的金属层34构成。Mg合金层61A是Mg与构成金属层34的金属形成的合金。
图27(b)示出了Mg与构成金属层的金属的合金化一直进行至与AldGaeN层26相接的部分的状态。在图27(b)所示的状态中，电极30B的下部(电极30B中与AldGaeN层26接触的部分)由Mg合金层61B形成。在图27(b)所示的电极30B的例子中，在Mg合金层61B上有金属层34存在。
图27(c)中显示Mg层和金属层的整体发生合金化的状态的电极30C。这种情况下，电极30C仅由Mg合金层61C构成。
图27(a)～(c)所示的Mg合金层61A、61B、61C，是由Mg和构成金属层34的金属构成的(主成分为Mg以及构成金属层34的金属)。图27(a)～(c)所示的结构，是在Mg层上堆积了例如从Pt、Mo、Pd和Ag中选择的至少一种金属之后，通过进行热处理而适当形成的。通过将热处理温度设定得较高，将热处理时间设定得较长，Mg层易于发生合金化。
此外，表示图27(c)的结构可以是将构成金属层34的金属与Mg的混合物或化合物作为蒸镀源进行蒸镀后再进行热处理而形成的。
此外，“Mg合金层61A、61B、61C”也包括在p型半导体区域26的表面存在的多个岛状(island状)Mg合金的集合。另外，该“Mg合金层61A、61B、61C”也可以由存在多个开口部的膜(例如多孔膜)构成。
本申请发明人等于在先申请(日本特愿2009-058272号)中公开了以下信息：Mg合金层与以m面为表面的p型半导体区域接触的电极结构显示低接触电阻。
[发光装置的实施方式1]
本发明的上述的半导体发光元件，可以直接作为光源使用。然而，本发明的氮化物系半导体发光元件如果与具备用于波长转换的荧光物质的树脂等组合，则可以适当用作波长带得到了扩大的发光装置(例如白色光源)。
图28是示出这种白色光源的一例的示意图。图28的发光装置具备：具有图3(a)所示的构成的发光元件100、分散有将由该发光元件100放射出的光的波长转换为更长波长的荧光体(例如YAG：Yttrium Alumninum Garnet)的树脂层200。发光元件100搭载于在表面形成有布线图案的支承部件220上，且支承部件220上以包围发光元件100的方式配置反射部件240。树脂层200以覆盖发光元件100的方式形成。
如图28所示，本发明的氮化物系半导体发光元件优选以将形成有电极的面配置于支承部件220一侧的状态搭载于支承部件220上。以这样的配置在支承部件220上固定，通常称为“倒装片式安装”。在倒装片式安装的例子中，光从发光元件100的基板背面侧射出。
根据本发明人等的研究可知，通过倒装片式安装将利用m面生长而制作的氮化物系半导体发光元件固定在支承部件上时，氮化物系半导体发光元件会发生破碎，有时成品率会下降。
首先，为了理解该现象，本发明人等对以往的+c面GaN层表面的硬度和m面GaN层表面的硬度进行比较，从而进行了纳米压痕(indentation)试验。具体而言，进行将前端为纳米尺寸的金刚石针压入GaN层表面的试验(突进)。在基板面内的不同的位置将金刚石针压入GaN层，制作了测定结果的面内映射。
图29A是表示+c面GaN层表面的突进(pop-in)结果的坐标图，图29B是表示m面GaN层表面的突进结果的坐标图。坐标图的横轴都是金刚石针相对于GaN层表面的突进深度[nm]，纵轴是金刚石针的荷重[μN(微牛顿)]。图29A、图29B的坐标图中示出的多个曲线分别显示不同位置的测定结果。
由图29A、图29B的坐标图可观察到，在开始压入之后，随着压入载荷的增加，针的压入深度缓缓增大。另外，当针达到某荷重时，会观察到压入深度会发生急激变化的现象。该现象称为“突进现象”。突进现象可以在GaN发生塑性变形时被观察到。在发生突进现象的部位，在GaN层表面形成具有针尖的尺寸的深度70～100nm左右的“压痕”。
在为图29A的+c面GaN层表面的情况下，突进所产生的载荷的大小是稳定的，但在为图29B的m面GaN层表面的情况下，突进产生的载荷有很大偏差。+c面GaN层的晶体结构和与该层垂直的轴相关，具有六次对称性。因此，其易于将从外部向+c面GaN层施加的机械力分散，可以推测在面内具有一样的机械强度。另一方面，m面GaN层的晶体结构中的对称性比+c面GaN层的对称性更低。因此，不能同样地将从外部向m面GaN层施加的机械力分散，可以认为突进结果会产生偏差。即，可以认为与图19的硬度映射的结果吻合，与+c面GaN层相比，m面GaN层的表面的硬度更低，容易因局部的机械性负荷而发生变形。
通常，在进行公知的倒装片式安装时，一边对发光元件施加超声波一边将发光元件按压在安装基板等支承部件上，因此易于对m面GaN层施加不均匀的力。因此，在倒装片式安装工序时，存在以m面GaN层的机械强度低的位置为起点而发光元件发生破碎的危险。
这样的在m面GaN层表面上存在机械强度低的部分的情况，至今为止是未知的，是本发明人等通过研究首次发现的现象。另外，根据本发明人的研究可知，通过在接触电极的至少一部分使用Mg层，与使用了以往的接触电极的情况相比，可以抑制发光元件的破损。如上所述可知，通过Mg层的使用，不但可以降低相对于m面GaN层的接触电阻，还可以吸收安装时的机械应力，还可以增加倒装片式安装的成品率。
在图28所示的白色光源中，即使代替发光元件100而将发光元件100a、100b倒装片式安装的情况下，也可以得到与将氮化镓系化合物半导体发光元件100倒装片式安装的情况相同的效果。即，可以吸收安装时的机械应力，增加倒装片式安装的成品率。
以下，说明可以充分发挥Mg层或Mg合金层所具有的上述效果的发光装置的优选实施方式。
[发光装置的实施方式2]
参照图30，对本发明的发光装置的实施方式进行说明。
该发光装置具备：具有金属布线265的安装基板260、和倒装片式安装在安装基板260上的氮化物系半导体发光元件100。该氮化物系半导体发光元件100具备：具有表面为m面的p型半导体区域的氮化物系半导体层叠结构、和在p型半导体区域上设置的p型电极30。p型半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体构成。p型电极30包含与p型半导体区域的表面接触的Mg层32，与金属布线265连接。
以下，进一步说明本实施方式的发行装置。
图示的发光元件100是参照图3说明的本发明的氮化物系半导体发光元件的一例，其具备：m面GaN系基板10、在m面GaN系基板10的表面形成的n型氮化物半导体层22、在n型氮化物半导体层22上形成的活性层24、在活性层24上形成的p型氮化物半导体层26、与p型氮化物半导体层26相接的Mg层32、与Mg层32相接的金属层34、以及与n型氮化物半导体层22的一部分相接的n型电极40。本实施方式中的p型电极30由Mg层32和金属层34构成。n型电极40可以具有公知的构成。此外，在本实施方式中，可以代替发光元件100而使用发光元件100a、100b。
本实施方式的发光装置还具备分别与p型电极30和n型电极40相接的焊盘电极110、以及在这些焊盘电极110和金属布线265之间设置的突起115。
由于Mg在金属中是特别柔软的金属，在金属中振动吸收性(将振动的能量作为热吸收、并使其消散的衰减能力)最高，因此易于吸收振动、冲击。因此，p型电极30的Mg层32在进行倒装片式安装时，可以吸收对p型氮化物半导体层26的m面表面施加的机械应力，防止基板破碎。
如上所述，由于Mg具有易于吸收振动、冲击的性质，为了抑制发光元件的破损，p型电极30只要具有Mg层32即可，p型电极30中的金属层34可以由任何金属形成。
以下参照图31(a)～(e)，说明本实施方式的发光装置的制造方法。
参照图31(a)。首先，准备m面GaN系基板10。在该基板10上通过有机金属气相生长法(MOCVD法)，堆积厚度4μm左右的由n型GaN构成的n型氮化物半导体层22、活性层24、厚度500nm左右的由p型GaN层构成的m面p型氮化物半导体层26。活性层24具有由厚度3～10nm左右的InGaN量子阱层和厚度5～20nm左右的GaN阻挡层交替层叠而成的多重量子阱结构。在基于该MOCVD法的半导体层的生长工序中，可以在Ga的原料中使用三甲基镓，在In的原料中使用三甲基铟，在Al的原料中使用三甲基铝。另外，在n型的杂质中可使用Si，在p型的杂质中可使用Mg。
n型氮化物半导体层22除了可以是n型GaN层以外，也可以是n型AlGaN层，或者n型GaN层和n型AlGaN层的多层膜。活性层24可以具有由具有不同In组成的InGaN量子阱层和InGaN阻挡层构成的多重量子阱结构。p型氮化物半导体层26除了可以为p型GaN层以外，还可以是p型AlGaN层，或者p型GaN层和p型AlGaN层的多层膜。
接下来，如图31(b)所示，除去p型氮化物半导体层26和活性层24的一部分，使n电极形成区域露出。具体而言，将p型氮化物半导体层26的一部分利用未图示的抗蚀剂掩模覆盖后，通过干法蚀刻，除去p型氮化物半导体层26和活性层24的一部分。干法蚀刻使用氯系气体来进行。蚀刻的深度设定为例如1～1.5μm左右。
接下来，如图31(b)所示，形成p型电极30和n型电极40。具体而言，首先，形成具有厚度5～20nm的Ti层、厚度50～100nm的Al层、以及厚度5～10nm的Pt层的层叠结构的n型电极40。n型电极40可以利用电子束蒸镀来形成。电极图案的形成使用剥离法。在形成n电极层130后，以500～750℃的范围、氮气氛的条件下进行10分钟左右的热处理。
接下来，为了形成p型电极30，首先，进行Mg层32的堆积。如上所述，在Mg层32的形成中使用脉冲蒸镀法。Mg易氧化，因此以不在大气中暴露的方式，连续进行由厚度10～200nm左右的Pt层构成的金属层34的堆积。在电极图案的形成使用剥离法。在形成Mg层32和金属层34之后，在400～700℃的范围、氮气氛条件下，进行10分钟左右的热处理。
在该例子中，由Pt形成了金属层34，但是金属层34也可以适当由例如从Pt、Mo、Pd和Ag中选择的至少一种金属形成。在倒装片式安装的情况下，光从发光元件100的基板10的背面侧被取出，因此优选p型电极30具有光反射率高的构成。Ag对可见光的反射率极高，因此在重视反射率的情况下，作为金属层34，优选使用Ag层。
在p型氮化物半导体层26和金属层34之间配置的Mg层32，可以吸收在倒装片式安装时施加在m面GaN表面的机械应力，可以减轻安装时的基板破碎。Mg层32的厚度可以设定为2nm～50nm左右。但是，从机械应力吸收的观点出发，Mg层32的厚度优选设定为15nm以上。
接下来，如图31(d)所示，在n型电极40和p型电极30的一部分形成焊盘电极110。焊盘电极110通过将厚度10～50nm左右的Ti层、厚度30～100nm左右的Pt层以及厚度150～500nm左右的Au层层叠来得到。这样，完成氮化物系半导体发光元件100。焊盘电极110的形成可以使用电子束蒸镀装置来进行。焊盘电极110除了Ti、Pt、Au以外也可以使用W等材料来形成。
接下来，如图31(e)所示，通过倒装片式安装将发光元件100安装在陶瓷制的安装基板260上。安装基板260不限于陶瓷基板，也可以是金属基板、树脂基板等。在使用树脂基板时，为了改善散热性，优选设置贯通树脂基板的金属通孔。在安装基板260的表面形成由Cu层和Au层构成的金属布线265。
安装工序可以使用超声波倒装片式安装工法进行。首先，使由Au构成的突起115附着在安装基板260上的金属布线265上。在这种情况下，突起115的位置按照焊盘电极110的位置来决定。
接下来，在台(stage)温度120～160℃左右、安装时的荷重为8～12N左右的条件下将图31(d)的发光元件100安装在安装基板260上。这时，在本实施方式中，由于Mg层32吸收安装时的安装应力，因此难以发生基板破碎。另外，由于可以抑制基板破碎，因此可以增加安装时的荷重，其结果是可以增强安装基板260与发光元件100的密接性。
图32是制作Mg层32的厚度为2nm、15nm、45nm(热处理后的厚度)的发光元件各9个并比较各发光元件的升高电压的标准偏差的坐标图。升高电压有如下定义：对发光元件施加正向电压，当电流值达到10mA时的电压值。
金属层34由厚度75nm的Pt层形成。焊盘电极110具有由厚度40nm的Ti层、厚度80nm的Pt层以及厚度160nm的Au层构成的层叠结构。m面GaN系基板10的厚度为150μm。安装基板260为陶瓷基板，突起102由Au形成。
在图32中，作为比较例，示出了将在+c面GaN层上的发光元件中经常使用的Pd/Pt层的层叠结构用于m面GaN层上的发光元件时的升高电压的标准偏差。在该比较例中，Mg层32被厚度40nm的Pd替换。
由图32可知，在使用了Mg层的结构中，可以使升高电压的偏差比比较例小。另外可知，Mg层32越厚，升高电压的偏差越降低。特别是Mg层32的厚度达到15nm左右以上时，升高电压的偏差变得足够小。升高电压的偏差由安装时的机械应力引起，其原因在于发光元件中形成缺陷等。由以上所述可知，通过设定为15nm以上，可以更有效地抑制安装时的机械应力。
图33是本实施方式中的发光元件发光时表面的光学显微镜照片。m面GaN系基板的基板未发生破碎。发光时的电流值为20mA。没有特别观察到发光不均，可以实现均匀的发光。
[发光装置的实施方式3]
参照图34，说明本发明的发光装置的其他实施方式。
本实施方式中的发光装置与图30示出的发光装置的不同点仅在于p型电极30的构成。对于该不同点以外的部分，这里不重复说明。以下，说明p型电极30的构成。
本实施方式中的p型电极30具有从p型氮化物半导体层26起依次层叠有第一Mg层32a、第一金属层34a、第二Mg层32b和第二金属层34b的结构。本实施方式中的第一Mg层32a起到用来降低固有接触电阻的作用，第二Mg层32b起到减轻倒装片式安装时的安装应力的作用。
如上所述，固有接触电阻的大小在Mg层32的膜厚为2nm时为最小，随着Mg层32的厚度变厚，固有接触电阻变大(图5(a))。Mg层32的厚度若超过45nm，则Mg/Pt电极的接触电阻为与Pd/Pt电极相对于m面GaN层的接触电阻(图5(b))大致同等程度的大小。在Mg层32的厚度为45nm以下的范围时，层厚度越小，固有接触电阻也越小。
从固有接触电阻的降低这一观点出发，经过含有热处理的所有制造工序最终得到的发光元件中Mg层32的厚度优选为45nm以下，更优选为2nm～15nm的范围内。然而，Mg层薄时(例如，最终Mg层厚度小于2nm时)与Mg层厚时(例如，最终Mg层厚度为15nm时)相比，倒装片式安装时的安装应力并没有减轻。在本实施方式中，为了降低固有接触电阻，与p型氮化物半导体层相接的第一Mg层32a的厚度被设定为2nm以上15nm以下，而且，为了充分减轻倒装片式安装时的安装应力，第二Mg层32b的厚度设定为15nm以上45nm以下。
第二金属层34b与第一金属层34a相同，优选由比Au更难以与Mg形成合金的金属来形成。例如，优选含有从Pt、Mo、Pd和Ag中选择的至少一种金属。另外，第二金属层34b优选为从Pt、Mo、Pd和Ag中选择的至少一种金属与Mg的合金。虽然Pt、Mo、Pd和Ag与Au相比，是更难以与Mg之间进行合金化的金属，但是通过热处理，在第二Mg层32b与第二金属层34b的界面附近，可以与Mg的一部分发生反应形成薄的合金层。通过形成薄的合金层，第二Mg层32b与第二金属层34b之间的密接性增强。
根据本实施方式，不但可以充分减小固有接触电阻，还可以充分降低倒装片式安装时的安装应力。此外，p型电极30中所含的Mg层的层数不限于2层。另外，第一金属层34a和第二金属层34b可以由不同的材料形成。
(比较例)
作为比较例，使用在+c面GaN层上的发光元件中经常使用的Pd/Pt层的层叠结构，制作m面GaN基板上的发光元件。Pd层的膜厚为40nm，Pt层的膜厚为75nm，热处理条件为500℃、10分钟。
图35是将该比较例的发光元件的倒装片式安装后发光时的光学显微镜照片。如图35所示，存在多个一部分发生破碎的发光元件。基板破碎的原因是在倒装片式安装时对m面氮化物系半导体所施加的力。
图36是对上述的比较例中在倒装片式安装时未破损的发光元件流过10mA的电流而使其发光时的光学显微镜照片。在安装时未破碎的发光元件中，存在多个产生发光不均的试样。
此外，在与Mg层接触的p型半导体区域为GaN系半导体即由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体构成的情况下，本发明中的接触结构发挥前述的优良效果。这样的接触电阻降低的效果当然也可以在LED以外的发光元件(半导体激光器)、发光元件以外的器件(例如晶体管、感光元件)中得到。
【产业上的可利用性】
根据本发明，就在m面基板上进行结晶生长得到的氮化物系半导体发光元件，或以m面为表面的氮化物系半导体层叠结构体而言，可以降低其接触电阻。由此可以实现以往因接触电阻的特性差而难以积极利用的在m面基板上进行结晶生长得到的氮化物系半导体发光元件(或者以m面为表面的GaN系半导体层叠结构体)。
另外，根据本发明，由于可以解决将上述的氮化物系半导体发光元件进行倒装片式安装时会产生的安装应力的问题，所以可以实现发光不均、偏差少的m面GaN基板上的发光元件。
符号的说明：10、10a-基板(GaN系基板)，12、12a-基板的表面(m面)，20、20a-半导体层叠结构，22、22a-AluGavInwN层，24、24a-活性层，26、26a-AldGaeN层，30、30A、30B、30C、30a、30b-p型电极，32-Mg层，32a-第一Mg层，32b-第二Mg层，34-金属层(Pt层)，34a-第一金属层，34b-第二金属层，40、40a-n型电极，42、42a-凹部，61A、61B、61C、61b-Mg合金层，100、100a、100b-氮化物系半导体发光元件，110-焊盘电极，115-突起，200-树脂层，220-支承部件，240-反射部件，260-安装基板，265-金属布线。

Claims (26)

1.一种发光装置，其具备具有布线的安装基板、和倒装片式安装于所述安装基板上的氮化物系半导体发光元件，
所述氮化物系半导体发光元件具备：具有表面为m面的p型半导体区域的氮化物系半导体层叠结构以及设于所述p型半导体区域上的电极，
所述p型半导体区域由AlxInyGazN半导体构成，x+y+z＝1，x≥0，y≥0，z≥0，
所述电极含有与所述p型半导体区域的所述表面接触的Mg层，
所述电极与所述布线连接。
2.根据权利要求1所述的发光装置，其中，所述电极具有设于所述Mg层上的金属层。
3.根据权利要求2所述的发光装置，其中，所述金属层由从Pt、Mo、Pd和Ag中选择的至少一种金属形成。
4.根据权利要求3所述的发光装置，其中，所述Mg层与所述金属层之间形成有Mg合金层。
5.根据权利要求1～4任一项所述的发光装置，其中，所述Mg层的厚度为15nm以上45nm以下。
6.根据权利要求1所述的发光装置，其中，
所述电极具有设于所述Mg层上的第一金属层、设于所述第一金属层上的第二Mg层、以及设于所述第二Mg层上的第二金属层。
7.根据权利要求6所述的发光装置，其中，所述第一金属层由从Pt、Mo、Pd和Ag中选择的至少一种金属形成，
所述第二金属层由从Pt、Mo、Pd和Ag中选择的至少一种金属形成。
8.根据权利要求6或7所述的发光装置，其中，所述第二Mg层的厚度为15nm以上。
9.根据权利要求8所述的发光装置，其中，所述Mg层的厚度为2nm以上15nm以下。
10.一种氮化物系半导体发光元件，其是在权利要求1～9任一项所述的发光装置中使用的氮化物系半导体发光元件，
其具备：具有表面为m面的p型半导体区域的氮化物系半导体层叠结构和设于所述p型半导体区域上的电极，
所述p型半导体区域由AlxInyGazN半导体构成，x+y+z＝1，x≥0，y≥0，z≥0，
所述电极含有与所述p型半导体区域的所述表面接触的厚度15nm以上的Mg层。
11.根据权利要求10所述的氮化物系半导体发光元件，其中，所述电极具有设于所述Mg层上的金属层。
12.根据权利要求11所述的氮化物系半导体发光元件，其中，所述电极具有：
设于所述Mg层上的第一金属层、
设于所述第一金属层上的第二Mg层、以及
设于所述第二Mg层上的第二金属层。
13.一种发光装置的制造方法，其是包括准备具有布线的安装基板的工序(A)、和在所述安装基板上安装氮化物系半导体发光元件的工序(B)的发光装置的制造方法，其中，
所述氮化物系半导体发光元件具备：具有表面为m面的p型半导体区域的氮化物系半导体层叠结构和设于所述p型半导体区域上的电极，
所述p型半导体区域由AlxInyGazN半导体构成，x+y+z＝1，x≥0，y≥0，z≥0，
所述电极包含与所述p型半导体区域的所述表面接触的Mg层，
所述工序(B)包括一边对所述氮化物系半导体发光元件施加超声波、一边将所述氮化物系半导体发光元件的所述电极按压在所述安装基板的所述布线上、从而将所述氮化物系半导体发光元件固定在所述安装基板上的工序。
14.一种发光装置，其是具备具有布线的安装基板和倒装片式安装于所述安装基板上的氮化物系半导体发光元件的发光装置，
所述氮化物系半导体发光元件具备：具有表面为m面的p型半导体区域的氮化物系半导体层叠结构和设于所述p型半导体区域上的电极，
所述p型半导体区域由AlxInyGazN半导体构成，x+y+z＝1，x≥0，y≥0，z≥0，
所述电极包含与所述p型半导体区域的所述表面接触的Mg合金层，
所述电极与所述布线连接。
15.根据权利要求14所述的发光装置，其中，所述电极具有设于所述Mg合金层上的金属层。
16.根据权利要求15所述的发光装置，其中，所述金属层由从Pt、Mo、Pd和Ag中选择的至少一种金属形成。
17.根据权利要求14所述的发光装置，其中，所述电极仅由Mg合金层构成。
18.根据权利要求17所述的发光装置，其中，所述Mg合金层由Mg与从Pt、Mo、Pd和Ag中选择的至少一种金属的合金形成。
19.一种发光装置，其是具备具有布线的安装基板和倒装片式安装于所述安装基板上的氮化物系半导体发光元件的发光装置，
所述氮化物系半导体发光元件具备：具有p型半导体区域的氮化物系半导体层叠结构和设于所述p型半导体区域上的电极，
所述p型半导体区域由AlxInyGazN半导体构成，x+y+z＝1，x≥0，y≥0，z≥0，
所述p型半导体区域中的主面的法线与m面的法线所形成的角度为1°以上5°以下，
所述电极包含与所述p型半导体区域的所述表面接触的Mg层，
所述电极与所述布线连接。
20.根据权利要求19所述的发光装置，其中，所述电极具有设于所述Mg层上的金属层。
21.根据权利要求20所述的发光装置，其中，所述金属层由从Pt、Mo、Pd和Ag中选择的至少一种金属形成。
22.一种发光装置，其是具备具有布线的安装基板和倒装片式安装于所述安装基板上的氮化物系半导体发光元件的发光装置，
所述氮化物系半导体发光元件具备：具有p型半导体区域的氮化物系半导体层叠结构和设于所述p型半导体区域上的电极，
所述p型半导体区域由AlxInyGazN半导体构成，x+y+z＝1，x≥0，y≥0，z≥0，
所述p型半导体区域中的主面的法线与m面的法线所形成的角度为1°以上5°以下，
所述电极包含与所述p型半导体区域的所述表面接触的Mg合金层，
所述电极与所述布线连接。
23.根据权利要求22所述的发光装置，其中，所述电极具有设于所述Mg合金层上的金属层。
24.根据权利要求23所述的发光装置，其中，所述金属层由从Pt、Mo、Pd和Ag中选择的至少一种金属形成。
25.根据权利要求22所述的发光装置，其中，所述电极仅由Mg合金层构成。
26.根据权利要求25所述的发光装置，其中，所述Mg合金层由Mg与从Pt、Mo、Pd和Ag中选择的至少一种金属的合金形成。
CN2010800019258A 2009-04-06 2010-04-05 氮化物系半导体元件及其制造方法 Expired - Fee Related CN102067348B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-092001 2009-04-06
JP2009092001 2009-04-06
PCT/JP2010/002465 WO2010116703A1 (ja) 2009-04-06 2010-04-05 窒化物系半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
CN102067348A true CN102067348A (zh) 2011-05-18
CN102067348B CN102067348B (zh) 2013-03-27

Family

ID=42935999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800019258A Expired - Fee Related CN102067348B (zh) 2009-04-06 2010-04-05 氮化物系半导体元件及其制造方法

Country Status (4)

Country Link
US (1) US8058639B2 (zh)
JP (1) JP4676577B2 (zh)
CN (1) CN102067348B (zh)
WO (1) WO2010116703A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102511085A (zh) * 2009-12-25 2012-06-20 松下电器产业株式会社 氮化物系半导体元件及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971364B (zh) 2008-11-06 2013-05-15 松下电器产业株式会社 氮化物类半导体元件及其制造方法
US8357607B2 (en) 2009-03-11 2013-01-22 Panasonic Corporation Method for fabricating nitride-based semiconductor device having electrode on m-plane
CN102687292B (zh) * 2010-04-01 2014-09-24 松下电器产业株式会社 氮化物系半导体元件及其制造方法
JP5398644B2 (ja) * 2010-06-07 2014-01-29 株式会社東芝 半導体発光装置を用いた光源装置
JP5638922B2 (ja) * 2010-11-17 2014-12-10 パナソニック株式会社 発光装置および発光装置を備える照明装置
KR101734558B1 (ko) * 2011-02-28 2017-05-11 엘지이노텍 주식회사 발광 소자
KR20140048071A (ko) * 2011-09-12 2014-04-23 미쓰비시 가가꾸 가부시키가이샤 발광 다이오드 소자
EP2768013A4 (en) * 2011-10-13 2015-05-20 Tamura Seisakusho Kk CRYSTAL SHIELD STRUCTURE AND METHOD FOR THE PRODUCTION THEREOF AND SEMICONDUCTOR COMPONENT
JP5935703B2 (ja) * 2013-01-24 2016-06-15 豊田合成株式会社 半導体装置の製造方法
KR101471608B1 (ko) * 2013-06-12 2014-12-11 광주과학기술원 나노로드를 포함하는 질화물계 발광다이오드 및 이의 제조방법
KR102111140B1 (ko) * 2013-08-30 2020-05-14 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법
JP7146562B2 (ja) * 2018-10-17 2022-10-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
TWI746293B (zh) * 2020-11-27 2021-11-11 錼創顯示科技股份有限公司 微型發光二極體結構與使用其之微型發光二極體顯示裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160656A (ja) * 1999-12-01 2001-06-12 Sharp Corp 窒化物系化合物半導体装置
CN2694475Y (zh) * 2003-05-16 2005-04-20 洪瑞华 使用多导电层作为p型氮化镓欧姆接触的透明电极结构
CN1761080A (zh) * 2005-10-13 2006-04-19 南京大学 一种m面InGaN/GaN量子阱LED器件结构的生长方法
JP2008300638A (ja) * 2007-05-31 2008-12-11 Nichicon Corp ベアチップのフリップチップ実装方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283436A (ja) 1994-04-08 1995-10-27 Sumitomo Chem Co Ltd ３−５族化合物半導体と発光素子
JP3494478B2 (ja) * 1994-08-22 2004-02-09 日亜化学工業株式会社 窒化ガリウム系化合物半導体素子
JP3735960B2 (ja) * 1996-09-06 2006-01-18 松下電器産業株式会社 半導体発光素子
JP3299145B2 (ja) 1997-07-15 2002-07-08 日本電気株式会社 窒化ガリウム系半導体のｐ型電極およびその形成方法
JP3130292B2 (ja) 1997-10-14 2001-01-31 松下電子工業株式会社 半導体発光装置及びその製造方法
US6287947B1 (en) * 1999-06-08 2001-09-11 Lumileds Lighting, U.S. Llc Method of forming transparent contacts to a p-type GaN layer
JP2001308462A (ja) 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
JP2002368263A (ja) * 2001-06-06 2002-12-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2003332697A (ja) 2002-05-09 2003-11-21 Sony Corp 窒化物半導体素子及びその製造方法
US6744077B2 (en) * 2002-09-27 2004-06-01 Lumileds Lighting U.S., Llc Selective filtering of wavelength-converted semiconductor light emitting devices
US6900474B2 (en) * 2002-12-20 2005-05-31 Lumileds Lighting U.S., Llc Light emitting devices with compact active regions
US7087936B2 (en) * 2003-04-30 2006-08-08 Cree, Inc. Methods of forming light-emitting devices having an antireflective layer that has a graded index of refraction
TWI244221B (en) * 2004-03-01 2005-11-21 Epistar Corp Micro-reflector containing flip-chip light emitting device
TWI257714B (en) * 2004-10-20 2006-07-01 Arima Optoelectronics Corp Light-emitting device using multilayer composite metal plated layer as flip-chip electrode
EP2041794A4 (en) * 2006-06-21 2010-07-21 Univ California OPTOELECTRONIC AND ELECTRONIC DEVICES USING N-FACIAL OR M-PLANNED GAN SUBSTRATES PREPARED BY AMMONIOTHERMIC GROWTH
JP2008153285A (ja) * 2006-12-14 2008-07-03 Rohm Co Ltd 窒化物半導体装置および窒化物半導体製造方法
US7547908B2 (en) * 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
JP2008235804A (ja) 2007-03-23 2008-10-02 Rohm Co Ltd 発光素子
US7652301B2 (en) * 2007-08-16 2010-01-26 Philips Lumileds Lighting Company, Llc Optical element coupled to low profile side emitting LED
KR100889956B1 (ko) 2007-09-27 2009-03-20 서울옵토디바이스주식회사 교류용 발광다이오드
US20100308357A1 (en) * 2007-10-29 2010-12-09 Mitsubishi Chemical Corporation Semiconductor light emitting element and method for manufacturing the same
US7781780B2 (en) * 2008-03-31 2010-08-24 Bridgelux, Inc. Light emitting diodes with smooth surface for reflective electrode
JP2012507874A (ja) * 2008-10-31 2012-03-29 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 無極性または半極性ＡｌＩｎＮおよびＡｌＩｎＧａＮ合金に基づく光電子デバイス
US20100109025A1 (en) * 2008-11-05 2010-05-06 Koninklijke Philips Electronics N.V. Over the mold phosphor lens for an led
CN101971364B (zh) 2008-11-06 2013-05-15 松下电器产业株式会社 氮化物类半导体元件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160656A (ja) * 1999-12-01 2001-06-12 Sharp Corp 窒化物系化合物半導体装置
CN2694475Y (zh) * 2003-05-16 2005-04-20 洪瑞华 使用多导电层作为p型氮化镓欧姆接触的透明电极结构
CN1761080A (zh) * 2005-10-13 2006-04-19 南京大学 一种m面InGaN/GaN量子阱LED器件结构的生长方法
JP2008300638A (ja) * 2007-05-31 2008-12-11 Nichicon Corp ベアチップのフリップチップ実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102511085A (zh) * 2009-12-25 2012-06-20 松下电器产业株式会社 氮化物系半导体元件及其制造方法

Also Published As

Publication number Publication date
CN102067348B (zh) 2013-03-27
US8058639B2 (en) 2011-11-15
US20110198568A1 (en) 2011-08-18
JPWO2010116703A1 (ja) 2012-10-18
WO2010116703A1 (ja) 2010-10-14
JP4676577B2 (ja) 2011-04-27

Similar Documents

Publication Publication Date Title
CN102067348B (zh) 氮化物系半导体元件及其制造方法
JP4486701B1 (ja) 窒化物系半導体素子およびその製造方法
CN102007576B (zh) 氮化物系半导体元件及其制造方法
CN101981713B (zh) 氮化物系半导体元件及其制造方法
CN102203967B (zh) 氮化物类半导体元件以及其制造方法
CN102598320B (zh) 氮化物类半导体元件
JP4843123B2 (ja) 窒化物系半導体素子およびその製造方法
US20150318445A1 (en) Nitride-based semiconductor light-emitting device and method for fabricating the same
CN102696122A (zh) 氮化物系半导体元件及其制造方法
JP4843122B2 (ja) 窒化物系半導体素子およびその製造方法
CN102511086A (zh) 氮化物系半导体元件及其制造方法
WO2011135862A1 (ja) 窒化物系半導体素子およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130327

Termination date: 20200405