CN102511085A - 氮化物系半导体元件及其制造方法 - Google Patents

氮化物系半导体元件及其制造方法 Download PDF

Info

Publication number
CN102511085A
CN102511085A CN2010800410415A CN201080041041A CN102511085A CN 102511085 A CN102511085 A CN 102511085A CN 2010800410415 A CN2010800410415 A CN 2010800410415A CN 201080041041 A CN201080041041 A CN 201080041041A CN 102511085 A CN102511085 A CN 102511085A
Authority
CN
China
Prior art keywords
layer
semiconductor
face
nitride
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800410415A
Other languages
English (en)
Inventor
横川俊哉
大屋满明
山田笃志
加藤亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102511085A publication Critical patent/CN102511085A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/11—Automated chemical analysis
    • Y10T436/112499—Automated chemical analysis with sample on test slide

Abstract

本发明提供一种氮化物系半导体元件及其制造方法。本发明的氮化物系半导体元件具备：氮化物系半导体层叠结构(20)，其具有表面(12)从m面以1°以上且5°以下的角度倾斜的p型半导体区域；和设置在p型半导体区域上的电极(30)。p型半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体层(26)形成。电极(30)包括：与p型半导体区域的表面(12)接触的Mg层(32)、和形成在Mg层(32)上的金属层(34)。金属层(34)由从Pt、Mo和Pd所组成的组中选择的至少1种金属形成。

Description

氮化物系半导体元件及其制造方法
技术领域
本发明涉及氮化物系半导体元件及其制造方法。特别是，本发明涉及从紫外光到蓝色、绿色、橙色以及白色等可见光波段整个波段内的发光二极管、激光二极管等GaN系半导体发光元件。这样的发光元件在显示、照明以及光信息处理领域等中的应用备受瞩目。此外，本发明涉及在氮化物系半导体元件中使用的电极的制造方法。
背景技术
作为V族元素而具有氮(N)的氮化物半导体因为其带隙的大小，有望作为短波长发光元件的材料。其中，氮化镓系化合物半导体(GaN系半导体：AlxGayInzN(0≤x、y、z≤1，x+y+z＝1)的研究正在盛行，蓝色发光二极管(LED)、绿色LED以及以GaN系半导体为材料的半导体激光器也正在被实用化(例如参照专利文献1、2)。
GaN系半导体具有纤锌矿型结晶结构。图1示意性示出GaN的单位晶格。在AlxGayInzN(0≤x、y、z≤1、x+y+z＝1)半导体的结晶中，图1所示的Ga的一部分可被替换成Al和/或In。
图2示出为了用4指数标记(六方晶指数)表示纤锌矿型结晶结构的面而一般使用的4个基本向量a1、a2、a3、c。基本向量c在[0001]方向上延伸，该方向被称为“c轴”。垂直于c轴的面(plane)被称为“c面”或者“(0001)面”。另外，“c轴”和“c面”有时也分别标记为“C轴”和“C面”。在附图中，为了便于观察，使用了大写的文字标记。
在使用GaN系半导体制作半导体元件的情况下，作为使GaN系半导体结晶生长的基板，使用c面基板，即在表面上具有(0001)面的基板。但是，由于在c面中，Ga原子层和氮原子层的位置稍微偏向c轴方向，因此形成极化(Electrical Polarization)。因此，有时将“c面”称作“极性面”。极化的结果，在活性层的InGaN量子阱中沿着c轴方向会产生压电电场。若在活性层中产生这种压电电场，则因载流子的量子限制斯塔克效应，在活性层内的电子和空穴的分布中会产生位置偏移，内部量子效率会降低。因此，若是半导体激光器，则会引起阈值电流的增大。若是LED，则会引起功耗的增大或发光效率的降低。此外，随着注入载流子密度的上升会引起压电电场的屏蔽，也会引起发光波长的变化。
因此，为了解决这些课题，研究了在表面上具有非极性面、即例如垂直于[10-10]方向的被称为m面的(10-10)面的基板。在此，在表示密勒指数的括号内的数字的左边所附加的“-”意味着横杠。如图2所示，m面是平行于c轴(基本向量c)的面，且与c面正交。由于在m面中，Ga原子和氮原子位于同一原子面上，因此在垂直于m面的方向上不会产生极化。其结果，若在垂直于m面的方向上形成半导体层叠结构，则在活性层中也不会产生压电电场，因此能够解决上述课题。
m面是(10-10)面、(-1010)面、(1-100)面、(-1100)面、(01-10)面以及(0-110)面的总称。另外，在本说明书中，“X面生长”是指在垂直于六方晶纤锌矿结构的X面(X＝c、m)的方向上产生外延生长。在X面生长中，有时将X面称为“生长面”。此外，有时将通过X面生长形成的半导体的层称为“X面半导体层”。
现有技术文献
专利文献
专利文献1：日本特开2001-308462号公报
专利文献2：日本特开2003-332697号公报
专利文献3：日本特开平8-64871号公报
专利文献4：日本特开平11-40846号公报
发明内容
(发明想要解决的课题)
如上所述，在m面基板上生长的GaN系半导体元件与在c面基板上生长的GaN系半导体元件相比，可发挥显著的效果，但是存在如下的问题。即，与在c面基板上生长的GaN系半导体元件相比，在m面基板上生长的GaN系半导体元件的接触电阻大，这在使用在m面基板上生长的GaN系半导体元件的方面成为很大的技术障碍。
在这种情形下，本申请的发明人为了解决在作为非极性面的m面上生长的GaN系半导体元件所具有的接触电阻较高这样的课题而进行研究的结果，发现了能够降低接触电阻的方法。
本发明鉴于上述情况而完成，其主要目的在于，提供一种能够降低在m面基板上结晶生长的GaN系半导体元件中的接触电阻的结构及制造方法。
(用于解决课题的手段)
本发明的氮化物系半导体元件具备：具有p型半导体区域的氮化物系半导体层叠结构、和设置在所述p型半导体区域上的电极，所述p型半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体形成，所述p型半导体区域是从m面以1°以上的角度倾斜的半导体层，所述p型半导体区域中的主面的法线与m面的法线所形成的角度在1°以上且5°以下，所述电极包括与所述p型半导体区域的所述主面接触的Mg层和形成在所述Mg层上的金属层，所述金属层由从Pt、Mo和Pd所组成的组中选择的至少1种金属形成。
在某一实施方式中，在所述Mg层与所述金属层之间存在合金层，该合金层包含从Pt、Mo和Pd所组成的组中选择的至少1种金属和Mg。
在某一实施方式中，所述Mg层由在所述p型半导体区域的所述主面上存在的膜构成。
在某一实施方式中。所述Mg层由在所述p型半导体区域的所述主面上以岛状存在的多个Mg构成。
在某一实施方式中，所述氮化物系半导体层叠结构具有包含AlaInbGacN层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层，所述活性层发出光。
在某一实施方式中，所述Mg层的厚度在2nm以上且45nm以下。
在某一实施方式中，所述Mg层的厚度在2nm以上且15nm以下。
在某一实施方式中，所述Mg层的厚度为所述金属层的厚度以下。
在某一实施方式中，所述Mg层中的Ga浓度比所述Mg层中的氮浓度高。
在某一实施方式中，所述Ga浓度为所述氮浓度的10倍以上。
在某一实施方式中，具有支承所述氮化物系半导体层叠结构的半导体基板。
本发明的光源具备：氮化物系半导体发光元件；和包含对从所述氮化物系半导体发光元件放射的光的波长进行变换的荧光物质的波长变换部，其中，所述氮化物系半导体发光元件具备：具有p型半导体区域的氮化物系半导体层叠结构；和设置在所述p型半导体区域上的电极，所述p型半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体构成，所述p型半导体区域是从m面以1°以上的角度倾斜的半导体层，所述p型半导体区域中的主面的法线与m面的法线所形成的角度在1°以上且5°以下，所述电极包括与所述p型半导体区域的所述主面接触的Mg层和形成在所述Mg层上的金属层，所述金属层由从Pt、Mo和Pd所组成的组中选择的至少1种金属形成。
本发明的氮化物系半导体元件的制造方法，包括：工序(a)，准备基板；工序(b)，在所述基板上形成具有p型半导体区域的氮化物系半导体层叠结构，所述p型半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体构成，所述半导体的主面的法线与m面的法线所形成的角度在1°以上且5°以下；和工序(c)，在所述氮化物系半导体层叠结构的所述p型半导体区域的所述主面上形成电极，所述工序(c)包括：在所述p型半导体区域的所述主面上形成Mg层的工序；和形成所述Mg层之后形成金属层的工序，其中所述金属层由从Pt、Mo和Pd所组成的组中选择的至少1种金属形成。
在某一实施方式中，在所述工序(c)中，在形成所述金属层之后，执行对所述Mg层进行加热处理的工序。
在某一实施方式中，所述加热处理是在500℃以上且700℃以下的温度下执行的。
在某一实施方式中，所述加热处理是在550℃以上且650℃以下的温度下执行的。
在某一实施方式中，形成所述Mg层的工序通过以脉冲方式照射电子束来执行将Mg蒸镀到所述p型半导体区域的所述主面上。
在某一实施方式中，使所述加热处理后的所述Mg层的厚度在2nm以上且45nm以下。
在某一实施方式中，在所述工序(b)中，执行形成AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体的层的工序。
在某一实施方式中，在执行所述工序(b)之后，包括除去所述基板的工序。
某一实施方式中，所述Mg层中的Ga浓度高于所述Mg层中的氮浓度。
在某一实施方式中，所述Ga浓度是所述氮浓度的10倍以上。
在本发明的半导体器件用电极的形成方法中，通过向Mg照射脉冲状的电子束来使所述Mg蒸发，且在p型半导体区域上形成Mg薄膜之后，在所述Mg薄膜上形成金属层，该金属层由从Pt、Mo和Pd所组成的组中选择的至少1种金属形成，所述p型半导体区域是从m面以1°以上的角度倾斜的半导体层，所述p型半导体区域中的主面的法线与m面的法线所形成的角度在1°以上且5°以下。
在某一实施方式中，在不加热要形成所述Mg薄膜的支承体的情况下形成所述Mg薄膜。
本发明的另一氮化物系半导体元件具备：具有p型半导体区域的氮化物系半导体层叠结构；和设置在所述p型半导体区域上的电极，所述p型半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体形成，所述p型半导体区域是从m面以1°以上的角度倾斜的半导体层，所述p型半导体区域中的主面的法线与m面的法线所形成的角度在1°以上且5°以下，所述电极包括所述Mg层和形成在所述Mg层上的合金层，所述合金层由包含从Pt、Mo和Pd所组成的组中选择的至少1种金属和Mg的合金构成。
本发明的另一氮化物系半导体元件具备：具有p型半导体区域的氮化物系半导体层叠结构；和设置在所述p型半导体区域上的电极，所述p型半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体形成，所述p型半导体区域是从m面以1°以上的角度倾斜的半导体层，所述p型半导体区域中的主面的法线与m面的法线所形成的角度在1°以上且5°以下，所述电极包括与所述p型半导体区域的所述主面接触的Mg层、和形成在所述Mg层上的金属层，所述金属层由比Au难与Mg形成合金的金属形成。
在某一实施方式中，所述p型半导体区域由GaN系半导体形成。
在某一实施方式中，所述p型半导体区域是GaN。
本发明的其他光源具备：氮化物系半导体发光元件；和包括对从所述氮化物系半导体发光元件放射的光的波长进行变换的荧光物质的波长变换部，所述氮化物系半导体发光元件具备：具有p型半导体区域的氮化物系半导体层叠结构；和设置在所述p型半导体区域上的电极，所述p型半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体构成，所述p型半导体区域是从m面以1°以上的角度倾斜的半导体层，所述p型半导体区域中的主面的法线与m面的法线所形成的角度在1°以上且5°以下，所述电极包括与所述p型半导体区域的所述主面接触的Mg层、和形成在所述Mg层上的金属层，所述金属层由比Au难与Mg形成合金的金属形成。
在某一实施方式中，所述p型半导体区域由GaN系半导体形成。
在某一实施方式中，所述p型半导体区域是GaN。
本发明的氮化物系半导体元件的制造方法包括：工序(a)，准备基板；工序(b)，在所述基板上形成具有p型半导体区域的氮化物系半导体层叠结构，所述p型半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体构成，所述半导体的主面的法线与m面的法线所形成的角度在1°以上且5°以下；和工序(c)，在所述氮化物系半导体层叠结构的所述p型半导体区域的所述主面上形成电极，所述工序(c)包括：在所述p型半导体区域的所述主面上形成Mg层的工序；和形成所述Mg层之后形成金属层的工序，所述金属层由比Au难与Mg形成合金的金属形成。
在某一实施方式中，所述p型半导体区域由GaN系半导体形成。
在某一实施方式中，所述p型半导体区域是GaN。
(发明效果)
根据本发明的氮化物系半导体元件，半导体层叠结构上的电极包括Mg层，通过使该Mg层与p型半导体区域的主面(m面)接触，从而能够降低接触电阻。在本发明中，即使在利用了将从m面以1°以上且5°以下的角度倾斜的面作为主面的p型半导体区域的情况下，也能够起到与利用了将从m面倾斜的角度小于1°的面作为主面的p型半导体区域时同样的效果。
附图说明
图1是示意性表示GaN的单位晶格的立体图。
图2是表示纤锌矿型结晶结构的基本向量a1、a2、a3、c的立体图。
图3(a)是本发明的实施方式所涉及的氮化物系半导体发光元件100的剖面示意图，(b)是表示m面的结晶结构的图，(c)是表示c面的结晶结构的图。
图4(a)至(c)是表示与GaN相接触的金属的功函数(eV)和固有接触电阻(Ω·cm2)之间的关系的曲线图。
图5(a)是表示Mg/Pt电极中的Mg层厚度(热处理后的值)与固有接触电阻之间的关系的曲线图，(b)是表示Pd/Pt电极的固有接触电阻的曲线图。
图6(a)～(c)分别是表示Mg层厚度为2nm、15nm、45nm时热处理后的电极的表面状态的照片。
图7是表示对于Mg/Pt电极和Pd/Pt电极的各自的接触电阻而言，接触面为m面时和c面时的接触电阻的曲线图。
图8是对于接触电阻表示热处理温度的依赖性的曲线图。
图9是表示在各温度下进行热处理之后的电极的表面状态的光学显微镜的附图代替用照片。
图10(a)和(b)分别是表示在800℃和900℃下进行了热处理时的GaN层的光致发光测量结果的曲线图。
图11(a)和(b)是基于SIMS分析的电极结构(Mg/Pt)中的Mg的深度方向的分布图。
图12(a)和(b)是基于SIMS分析的电极结构(Mg/Pt)中的Ga的深度方向的分布图。
图13(a)和(b)是基于SIMS分析的电极结构(Mg/Pt)中的N的深度方向的分布图。
图14(a)和(b)是在m面GaN层上形成了Mg层的电极结构(Mg/Pt)的截面透过电子显微镜(TEM)的附图代替用照片。
图15(a)和(b)是基于SIMS分析的电极结构(Mg/Pt)中的Pt的深度方向的分布图。
图16(a)是表示在m面GaN层上形成了Mg层的热处理前的电极结构(Mg/Pt)的截面的图，(b)是表示热处理后的电极结构(Mg/Pt)的截面的图。
图17(a)是表示使用了由Mg/Pt层构成的电极的发光二极管的电流-电压特性的曲线图，(b)是表示发光二极管的接触电阻的值的曲线图。
图18(a)是表示使用了Au层构成的电极和Mg/Au层构成的电极时的接触电阻的曲线图，(b)和(c)是分别表示Mg/Au层和Au层的电极的表面的光学显微镜的附图代替用照片。
图19(a)和(b)分别是表示c面和m面的GaN基板的硬度分布的图。
图20是表示白色光源的实施方式的剖视图。
图21是表示本发明的其他实施方式所涉及的氮化镓系化合物半导体发光元件100a的剖视图。
图22(a)是示意性表示GaN系化合物半导体的结晶结构(纤锌矿型结晶结构)的图，(b)是表示m面的法线与+c轴方向和a轴方向之间的关系的立体图。
图23(a)和(b)是分别表示GaN系化合物半导体层的主面与m面的配置关系的剖视图。
图24(a)和(b)是分别示意性表示p型GaN系化合物半导体层的主面与其附近区域的剖视图。
图25是从m面向-c轴方向倾斜了1°的p型半导体区域的截面TEM照片。
图26是表示在从m面向-c轴方向倾斜了0°、2°或者5°的p型半导体区域上形成Mg/Pt层的电极并测量了其接触电阻(Ω·cm2)的结果的图。
具体实施方式
以下，参照附图说明本发明的实施方式。在以下的附图中，为了便于说明，利用同一参考符号表示实质上具有同一功能的构成要素。另外，本发明并不限于以下的实施方式。
图3(a)示意性示出了本发明的实施方式所涉及的氮化物系半导体发光元件100的截面构成。图3(a)示出的氮化物系半导体发光元件100是由GaN系半导体构成的半导体器件，具有氮化物系半导体层叠结构。
本实施方式的氮化物系半导体发光元件100具备以m面作为表面12的GaN系基板10、形成在GaN系基板10上的半导体层叠结构20、和形成在半导体层叠结构20上的电极30。在本实施方式中，半导体层叠结构20是通过m面生长形成的m面半导体层叠结构，其表面是m面。另外，有时也会在r面蓝宝石基板上使a面GaN生长，因此根据生长条件的不同，GaN系基板10的表面不一定就是m面。在本发明的结构中，至少半导体层叠结构20中的与电极接触的p型半导体区域的表面为m面即可。
本实施方式的氮化物系半导体发光元件100具备支承半导体层叠结构20的GaN基板10，但是也可以代替GaN基板10而具备其他基板，也可以在卸下基板的状态下使用。
图3(b)示意性示出表面为m面的氮化物系半导体的截面(垂直于基板表面的截面)中的结晶结构。Ga原子和氮原子存在于与m面平行的同一原子面上，因此在垂直于m面的方向上不会产生极化。即，m面是非极性面，在垂直于m面的方向上生长的活性层内不会产生压电电场。另外，添加的In和Al位于Ga的位上，替换Ga。即使Ga的至少一部分被In或Al替换，也不会在垂直于m面的方向上产生极化。
在表面具有m面的GaN系基板于本说明书中被称为“m面GaN系基板”。为了获得在垂直于m面的方向上生长的m面氮化物系半导体层叠结构，典型的是利用m面GaN基板并在该基板的m面上使半导体生长即可。这是因为，GaN系基板的表面的面方位反映在半导体层叠结构的面方位中。但是，如前所述，基板的表面不需要一定是m面，而且也不需要一定在最终的器件中保留基板。
为了进行参考，在图3(c)中示意性示出表面为c面的氮化物系半导体的截面(垂直于基板表面的截面)中的结晶结构。Ga原子和氮原子未存在于与c面平行的同一原子面上。其结果，会在垂直于c面的方向上产生极化。将在表面具有c面的GaN系基板在本说明书中称为“c面GaN系基板”。
c面GaN系基板是用于使GaN系半导体结晶生长的一般的基板。由于平行于c面的Ga的原子层和氮的原子层的位置稍微偏向c轴方向，因此沿着c轴方向产生极化。
再次参照图3(a)。在m面GaN系基板10的表面(m面)12上形成有半导体层叠结构20。半导体层叠结构20具备包括AlaInbGacN层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层24、和AldGaeN层(d+e＝1，d≥0，e≥0)26。AldGaeN层26以活性层24为基准位于与m面12的一侧相反的一侧。在此，活性层24是氮化物系半导体发光元件100中的电子注入区域。
本实施方式的半导体层叠结构20还包括其他层，在活性层24与基板10之间形成有AluGavInwN层(u+v+w＝1，u≥0，v≥0，w≥0)22。本实施方式的AluGavInwN层22是第1导电型(n型)的AluGavInwN层22。此外，也可以在活性层24与AldGaeN层26之间设置未掺杂的GaN层。
在AldGaeN层26中，Al的组成比率d不需要在厚度方向上是均匀的。在AldGaeN层26中，Al的组成比率d可以沿着厚度方向连续或者阶段性地产生变化。即，AldGaeN层26可以具有Al的组成比率d不同的多个层被层叠的多层结构，掺杂物的浓度也可以在厚度方向上产生变化。另外，从降低接触电阻的观点出发，优选AldGaeN层26的最上部(半导体层叠结构20的上表面部分)由Al的组成比率d为零的层(GaN层)构成。此时，后述的Mg层32与GaN层接触。此外，Al组成d也可以不为零。也可以利用将Al组成d设为0.05左右的Al0.05Ga0.95N。此时，后述的Mg层32与该Al0.05Ga0.95N层接触。
在半导体层叠结构20上形成有电极30。本实施方式的电极30是包括由Mg构成的Mg层32的电极，在Mg层32上形成有由Pt构成的Pt层。电极30中的Mg层32与半导体层叠结构20的p型半导体区域接触，作为p型电极(p侧电极)的一部而发挥功能。在本实施方式中，Mg层32与掺杂了第2导电型(p型)掺杂物的AldGaeN层26接触。在AldGaeN层26中，例如作为掺杂物而掺杂Mg。作为Mg以外的p型掺杂物，例如也可以掺杂Zn、Be等。
作为与Mg层32的表面接触的金属层34，例如，除了Pt层之外，也可以使用与Au相比难以与Mg形成合金的金属层。相反，作为与Mg层32接触的金属层34，不优选容易与Mg形成合金的Au(金)。Mg层32在与构成金属层34的Pt等金属之间并没有合金化。另外，“在与Pt等金属之间未合金化”还包括在Mg中以小于％等级(例如1％)的浓度混合了Pt等金属的状态。换言之，“在与Pt等金属之间合金化”是指在Mg中以％等级(例如1％)以上的浓度混合了Pt等金属的状态。另外，Mg层32和金属层34还可以包括在制造这些层的工序中混入的杂质等。
另外，也可以在Mg层32与金属层34之间形成含有Mg的合金层。与Au相比，Pt、Mo和Pd是难以在与Mg之间合金化的金属，但是通过后述的热处理，能够与Mg层32的一部分产生反应而形成合金层。
另外，在Mg层32上堆积了比较薄的金属层的情况下，在热处理之后，有时薄的金属层的全部都与Mg层中的Mg的一部分形成合金。在该情况下，在Mg层上仅存在合金层。
在上述的各电极上，也可以与上述的金属层34或合金层分开形成由这些金属以外的金属或合金构成的电极层或布线层。
本实施方式的电极30的厚度例如是10～200nm。电极30中的Mg层32的厚度例如是2nm～45nm。另外，这里的Mg层32的厚度是热处理之后的Mg层的厚度。
此外，位于Mg层32上的金属层34(从由Pt、Mo和Pd组成的组中选择的至少1种金属所构成的层)的厚度例如在200nm以下(或者10nm～200nm)。另外，优选Mg层32的厚度比金属层34的厚度薄。这是为了使得不会因Mg层32与金属层34的应变平衡被破坏而导致在Mg层32与AldGaeN层26之间发生剥离。
此外，具有m面的表面12的GaN系基板10的厚度例如是100～400μm。这是因为若是约100μm以上的基板厚度则在晶片的操作时不会产生障碍。另外，若本实施方式的基板10具有由GaN系材料构成的m面的表面12，则也可以具有层叠结构。即，本实施方式的GaN系基板10还包括至少m面存在于表面12的基板，因此，可以是基板整体为GaN系，也可以是与其他材料的组合。
本实施方式的结构中，在基板10上，在n型AluGavInwN层(例如厚度为0.2～2μm)22的一部分上形成了电极40(n型电极)。图示的例子中，在半导体层叠结构20的形成有电极40的区域，按照使n型AluGavInwN层22的一部分露出的方式形成了凹部42。在该凹部42露出的n型AluGavInwN层22的表面上设有电极40。电极40例如由Ti层、Al层、和Pt层的层叠结构构成，电极40的厚度例如是100～200nm。
本实施方式的活性层24具有Ga0.9In0.1N阱层(例如厚度为9nm)和GaN阻挡层(例如厚度为9nm)交替地层叠的GaInN/GaN多重量子阱(MQW)结构(例如厚度为81nm)。
在活性层24上设有p型AldGaeN层26。p型AldGaeN层26的厚度例如是0.2～2μm。另外，如上所述，在活性层24和AldGaeN层26之间也可以设置未掺杂的GaN层。
除此之外，在AldGaeN层26上也可以形成第2导电型(例如p型)的GaN层。并且，也可以在该GaN层上形成由p+-GaN构成的接触层，进一步在由p+-GaN构成的接触层上形成Mg层32。另外，可以将由GaN构成的接触层认为是不同于AldGaeN层26的层，也可以将其认为是AldGaeN层26的一部分。
接着，参照图4至图15，更详细地说明本实施方式的特征。
首先，图4(a)和(b)是表示与m面GaN接触的金属的功函数(eV)和固有接触电阻(Ω·cm2)之间的关系的曲线图。更详细而言，图4(a)和(b)示出在掺杂了Mg的p型GaN层(Mg浓度：约为1×1019cm-3)上形成各种金属层(Mg层的厚度：2nm，除此之外的金属层的厚度：200nm)，并利用TLM(Transmission Line Method)法评价了其接触电阻的结果。另外，纵轴所示的“1.0E-01”表示“1.0×10-1”，“1.0E-02”表示“1.0×10-2”，即“1.0E+X”表示“1.0×10X”。
接触电阻一般与接触的面积S(cm2)成反比。在此，若将接触电阻设为R(Ω)，则R＝Rc/S的关系成立。比例常数Rc被称为固有接触电阻，相当于接触面积S为1cm2时的接触电阻R。即，固有接触电阻的大小不依赖于接触面积S，是用于评价接触特性的指标。以下，有时将“固有接触电阻”略记为“接触电阻”。
图4(a)表示形成金属之后不进行热处理的情况(as-depo)。另一方面，在图4(b)中，对于Mg表示了在600℃下且在氮气气氛中进行了10分钟的热处理后的情况，并且对于Al、Au、Pd、Ni和Pt，表示了在500℃下且在氮气气氛中进行了10分钟的热处理后的结果。另外，该温度的差异是基于以下的理由确定的，即：由于最佳热处理温度不同，对于Mg以外的金属在500℃下接触电阻最低。
从图4(a)可以看出，各种金属的功函数增加，并且接触电阻降低。这与在c面基板上制作GaN系半导体元件时通常将功函数大的金属(例如Au)用作p型电极这一点一致。
在加热处理后的结果中，从图4(b)可以看出，在Al、Au、Pd、Ni、Pt中各种金属的功函数增加，并且接触电阻降低。但是，尽管Mg为功函数小的金属，也可以看出其接触电阻急剧降低。另外，图4(c)示出在图4(b)的曲线图上追加了表示Mg以外的各种金属的倾向的虚线的情形。根据现有技术的常识，由于在不进行热处理的情况下Mg是进行了评价的金属中功函数最小的金属，因此推测出接触电阻会变大，但是相反，根据图4可知Mg通过热处理表现出接触电阻的急剧降低。
图5(a)是表示Mg/Pt电极(在Mg上形成Pt)中的Mg层厚度与固有接触电阻之间的关系的曲线图。在此，Pt层的厚度(热处理前)被固定为75nm。图5(b)是为了进行比较而示出Pd/Pt电极(Pd厚度为40nm，Pt厚度为35nm)的固有接触电阻的曲线图。曲线图的横轴是热处理温度。Mg层以外的金属层的厚度都是热处理前的厚度。
图5(a)所示的数据是从利用脉冲蒸镀法堆积了Mg层的样品中得到的。将在后面叙述脉冲蒸镀法。图5(b)所示的数据是从利用通常的电子束蒸镀法堆积了Pd、Pt层的样品中得到的。在本申请说明书中的本发明的实施例中，都是通过脉冲蒸镀法堆积Mg层。另外，在本申请说明书中，c面GaN层上的Mg层也是通过脉冲蒸镀法堆积的，但是Mg以外的金属(Pd、Pt、Au)都是通过通常的电子束蒸镀法堆积的。
Mg/Pt电极和Pd/Pt电极与掺杂了Mg的m面GaN层接触。这些电极所接触的m面GaN层中，在距表面的深度为20nm的区域(厚度为20nm的最表面区域)中掺杂了7×1019cm-3的Mg。此外，在距m面GaN层的表面的深度超过20nm的区域中掺杂了1×1019cm-3的Mg。由此，在p型电极所接触的GaN层的最表面区域中，若局部提高p型杂质的浓度，则能够将接触电阻降低到最低。此外，通过进行这种杂质的掺杂，还可以降低电流-电压特性的面内偏差，因此还具有能够降低驱动电压在芯片间的偏差的优点。因此，在本申请所公开的实验例中，都是在距电极所接触的p型GaN层的表面的深度为20nm的区域中掺杂了7×1019cm-3的Mg，在比该深度还要深的区域中掺杂了1×1019cm-3的Mg。另外，图4(b)所示的Mg的接触电阻高于图5(a)所示的Mg的接触电阻的理由在于，在图4(b)的例子中没有进行在表面局部提高Mg掺杂量的处理。
图5(a)的曲线图中的横轴表示热处理后的Mg层的厚度。如后所述，根据透过电子显微镜的评价可知，与热处理前相比，热处理后的Mg层的厚度会减小。在热处理(600℃、10分钟)前的Mg层的厚度为7nm的情况下，热处理后的Mg层的厚度变为2nm。同样地，在热处理(600℃、10分钟)前的Mg层的厚度为50nm、20nm的情况下，热处理后的Mg层的厚度分别变为45nm、15nm。
在图5(a)的曲线图中，针对进行了600℃、10分钟的热处理之后的样品，记载了表示接触电阻的测量值与Mg厚度之间的关系的实验结果。在其他热处理条件下也通过实验确定了接触电阻的Mg层厚度依赖性具有同样的倾向。
根据本申请的发明人的实验，若Mg层厚度超过45nm，则相对于m面GaN层的Mg/Pt电极的接触电阻，成为与相对于m面GaN层的Pd/Pt电极的接触电阻(图5(b)所示)大致相同程度的大小，因此没有发现相对于现有例的优越性。另一方面，如图5(a)所示，若Mg层厚度在45nm以下，则接触电阻变得比m面GaN上的Pd/Pt电极低，确认了本发明的优越性。
在Mg层厚度为45nm以下的范围内观测到：Mg层厚度越小，接触电阻也会减少。观测到Mg层厚度从15nm附近开始，随着层厚度的减少而接触电阻急剧地减少。在Mg层厚度为2nm的附近时得到了最低的接触电阻。
根据以上的情形，优选经过包括热处理在内的所有制造工序而最终得到的半导体元件中的Mg层32的厚度在45nm以下，更优选在2nm～15nm的范围内。
图6(a)～(c)是分别表示Mg层厚度为2nm、15nm以及45nm时热处理后的电极的表面状态的照片。其中，Mg层厚度是在600℃下进行了10分钟的热处理后的值。
如图6(c)所示，在Mg层厚度为45nm的样品中，观测到电极表面粗糙化(凹凸)。认为电极表面粗糙化是在Mg层厚度超过45nm时成为使接触电阻增加的主要原因。此外，当Mg层厚度超过45nm时，还观察到Mg层部分浮起的现象。通过透过电子显微镜的观察，还确定了在Mg层和GaN层之间的界面产生了空隙。认为这是因为，Mg层厚度超过45nm时，Mg层的应变增大，在Mg与GaN之间的界面产生了Mg层的剥离。根据以上的情形，优选将Mg层的厚度设定在45nm以下。
另外，若Mg层厚度约为15nm以下，则电极表面的平坦性变得极其好。因此，优选Mg层厚度在15nm以下。
图7是表示针对Mg/Pt电极和Pd/Pt电极各自的接触电阻比较了接触面为m面时和c面时的接触电阻(测量值)的曲线图。在所有样品中，电极都与p型GaN层接触。在该p型GaN层中掺杂了具有前述的浓度分布的Mg。
热处理前的各层的厚度如以下的表1所示。
[表1]
  面方位   p型电极   厚度(热处理前)
  m面   Mg/Pt   7nm/75nm
  m面   Pd/Pt   40nm/35nm
  c面   Mg/Pt   7nm/75nm
  c面   Pd/Pt   40nm/35nm
此外，热处理温度和热处理时间如以下的表2所示。
[表2]
  面方位   p型电极   热处理温度与时间
  m面   Mg/Pt   600℃10分钟
  m面   Pd/Pt   500℃10分钟
  c面   Mg/Pt   600℃10分钟
  c面   Pd/Pt   500℃10分钟
从图7观察到，根据Mg/Pt电极，即使在接触面为c面的情况下，与Pd/Pt电极相比，接触电阻也降低了一些。而在接触面为m面的情况下，判断出Mg/Pt电极的接触电阻显著降低。
接着，参照图8，对接触电阻说明热处理温度的依赖性。图8示出在p型GaN层的m面(以下标记为“m面GaN”)上形成Mg层、在该Mg层上形成了Pt层时(即m面GaN(Mg/Pt))的结果。此外，作为对比，还表示了在p型m面GaN层上形成Pd层、在该Pd层上形成了Pt层时(m面GaN(Pd/Pt)的结果，以及在p型GaN层的c面(以下标记为“c面GaN”)上形成Pd层、在该Pd层上形成了Pt层时(c面GaN(Pd/Pt))的结果。在p型GaN层中都掺杂了具有前述的浓度分布的Mg。
热处理前的各层的厚度如以下的表3所示。
[表3]
  面方位   p型电极   厚度
  m面   Mg/Pt   7nm/75nm
  m面   Pd/Pt   40nm/35nm
  c面   Pd/Pt   40nm/35nm
首先，在Pd/Pt层的电极的情况下，与c面GaN的接触电阻相比，m面GaN的接触电阻是较高的值。并且，在m面和c面GaN中都发现在超过500℃的热处理温度下，接触电阻会上升。
另一方面，m面GaN(Mg/Pt)的电极在没有进行热处理时，与Pd/Pt的电极相比其接触电阻较高。这与功函数小的金属其接触电阻较高的技术常识相吻合。但是，在m面GaN(Mg/Pt)的电极的情况下，提高热处理温度时，接触电阻随之变小，在500℃的热处理温度的情况下，m面GaN(Mg/Pt)的接触电阻与m面GaN(Pd/Pt)的接触电阻相等或者在其以下。
除此之外，若是超过500℃的温度(例如600℃)，则m面GaN(Mg/Pt)的接触电阻进一步降低，变得与c面GaN(Mg/Pt)的接触电阻相等，或者在其以下。在图8所示的曲线图中，若大致在550℃以上，则m面GaN(Mg/Pt)的接触电阻变成在c面GaN(Mg/Pt)的接触电阻的值以下(或者小于该值)。
在600℃的温度下，m面GaN(Mg/Pt)的接触电阻比600℃温度下的m面和c面GaN(Mg/Pt)的任何一个接触电阻都低，具体而言，约降低至1.0E-02Ωcm-2或者该值的附近。此外，在700℃的温度下，m面GaN(Mg/Pt)的接触电阻虽然变得比600℃温度时还要高，但是比700℃温度下的m面和c面GaN(Mg/Pt)的任何一个接触电阻都低。
因此，作为m面GaN(Mg/Pt)的热处理温度，例如优选500℃以上的温度。若超过700℃而到达规定温度(例如800℃)以上，则会促使电极或GaN层的膜质量的劣化，因此优选上限在700℃以下。并且，600℃附近(例如600℃±50℃)是更适合的热处理温度。
接着，图9示出表示在各温度下进行热处理之后的电极的表面状态的照片。在图9中，示出了As-depo(没有进行热处理的情况)、热处理温度为500℃、600℃、700℃的结果。
从图9可知，在p型c面GaN层上形成Pd层、在该Pd层上形成了Pt层的情况(C-GaN(Pd/Pt)的情况)下，无论是在500℃、600℃、700℃的哪一个热处理中都没有发现金属表面的劣化。基于AFM测量的表面的算术平均粗糙度(Ra)在500℃时约为2nm、在600℃时约为2nm、在700℃时约为4nm。
另一方面，在p型m面GaN层上形成Pd层、在该Pd层上形成了Pt层的情况(M-GaN(Pd/Pt)的情况)下，在600℃、700℃的热处理中发现了金属表面的粗糙化，认为产生了劣化。基于AFM测量的Ra在600℃时约为30nm、在700℃时约为77nm。即，由此可知热处理引起的电极的劣化是m面GaN电极所特有的课题。
并且，在p型m面GaN层上形成Mg层、在该Mg层上形成了Pt层的情况(M-GaN(Mg/Pt)的情况)下，虽然在700℃的热处理温度下发现了一些凹凸，但是确认了在500℃、600℃、700℃的所有热处理温度下没有产生电极的劣化。基于AFM测量的表面的Ra在500℃时约为1.5nm、在600℃时约为1.5nm、在700℃时约为4.5nm，得到了良好的表面状态。并且，在本实施方式的构成中，优选电极表面的Ra约在4.5nm以下，更优选约在1.5nm以下。
另外，图10示出在GaN层上形成Mg层(30nm)、并在800℃和900℃下进行了10分钟的热处理后的GaN层的光致发光测量结果。图10(a)表示在800℃下进行了热处理的结果，图10(b)表示在900℃下进行了热处理的结果。图10(a)和(b)中的纵轴的PL强度是指光致发光强度。图10(a)和(b)的曲线图中分别示出了在热处理前获得的PL强度(标记为“Ref”的曲线)。
首先，根据本申请的发明人的实验，在700℃以下的热处理中没有发现热处理前后的光致发光的光谱变化。另一方面，如图10(a)所示，在800℃的情况下，在530nm附近发现了被称为黄色带的、认为是因为空位缺陷而引起的发光。若进一步提高热处理温度，则如图10(b)所示，530nm附近的发光的强度增加，表示空位缺陷的密度增加。由此，从保持GaN的品质的观点出发，期望使用了Mg层的电极的热处理温度在700℃以下。
接着，图11示出在电极结构(Mg/Pt)中利用SIMS(SecondaryIon-microprobe Mass Spectrometer)获得了Mg原子的深度方向的截面的结果。图11(a)表示在GaN层上形成了Mg层的构成(Mg/Pt电极)中没有进行热处理时(as-depo)的结果，而图11(b)表示热处理后的结果。另外，热处理的温度和时间在c面GaN时为600℃且10分钟，在m面GaN时为600℃且10分钟、以及630℃且10分钟。
无论在哪一个电极中，热处理前的Mg层厚度为7nm，Pt层厚度为75nm。
图11(a)、图11(b)的曲线图的纵轴是Mg浓度，横轴是深度方向的距离。横轴的数值在“-”区域中是电极侧，在“+”区域中是p型GaN侧。横轴的原点(0μm)是Mg的峰值位置，相当于p型GaN层与Mg层之间的界面的位置。这些事项在之后说明的图12、图13以及图15的曲线图中也是同样的。
在图11(a)、(b)的曲线图中，“◆”表示与在c面GaN上形成的热处理温度为600℃的样品相关的数据。此外，曲线图中的“△”表示在m面GaN上形成的热处理温度为600℃的样品相关的数据，“○”表示在m面GaN上形成的热处理温度为630℃的样品相关的数据。在后述的图12、图13及图15的曲线图中也是同样的。另外，在热处理前的p型GaN层中，均如前所述那样在距电极所接触的p型GaN层的表面的深度为20nm的区域中掺杂了7×1019cm-3的Mg，且在比该深度更深的区域中掺杂了1×1019cm-3的Mg。
如图11(a)所示，在as-depo的情况下，在m面GaN和c面GaN中都不存在Mg的分布变化。另一方面，如图11(b)所示，在GaN层上形成Mg层之后进行了热处理的情况下，Mg的分布分别相差较大。
在进行了热处理的情况下，如图11(b)所示，发现c面GaN上的Mg以相当高的浓度向p型GaN层扩散。此外，发现Mg还向Pt层扩散。另一方面，确认了m面GaN上的Mg几乎不向p型GaN层以及Pt层扩散。更详细而言，在c面GaN的情况下，在热处理之后，Mg不仅向Pt层深处扩散，而且还向GaN侧深处扩散。另一方面，在m面GaN的情况下，在热处理之后，Mg虽然向Pt层侧扩散了一些，但是几乎不向GaN侧扩散。这种情形在600℃和630℃下几乎没有差异。由此，在热处理前后，在c面GaN上的Mg的扩散和m面GaN上的Mg的扩散之间产生显著的差异。虽然尚不清楚其原因，但推测是因c面与m面的最表面原子的排列、极性差异或原子的密度(density)引起的。
图12表示在电极结构(Mg/Pt)中利用SIMS获得的Ga原子的深度方向的分布的结果。热处理前的Mg层厚度是7nm，Pt层厚度是75nm。曲线图的纵轴表示与原子浓度具有比例关系的、SIMS检测器的信号强度。图12的横轴的距离0μm大致相当于p型GaN层与Mg层之间的界面的位置。另外，横轴的原点(0μm)与Mg峰值位置一致。横轴的数值在“-”区域是电极侧，在“+”区域是p型GaN侧。纵轴将as-depo的GaN结晶中的Ga浓度归一化为1。此外，根据母体的原子密度推算时，纵轴的强度1×10-3大致相当于作为浓度时的1×1019cm-3。
图12(a)表示在GaN层上形成了Mg层的构成(Mg/Pt电极)中没有进行热处理时(as-depo)的结果，而另一方面，图12(b)表示热处理后的结果。另外，图12(b)示出了热处理温度为600℃和630℃的两种结果。热处理的温度和时间在c面GaN的情况下是600℃且10分钟，在m面GaN的情况下是600℃且10分钟、以及630℃且10分钟。
如图12(a)所示，在as-depo的情况下，无论在m面GaN还是在c面GaN中都不存在Ga的分布变化。另一方面，如图12(b)所示，在GaN层上形成Mg层之后进行了热处理的情况下，Ga的分布变得不同。
具体而言，如图12(b)所示，确认了在进行了热处理时Ga向Mg层中扩散。在m面GaN上形成Mg层之后在600℃下进行了热处理的样品中，可看出Ga向Mg层中扩散，接触电阻也变低。虽然不明确其详细的原因，但是可以确认Mg层中的Ga扩散量与接触电阻之间存在关联。
更详细而言，在c面GaN的情况下，Ga向Mg层和Pt层中扩散，且Ga还从GaN结晶中的深处向电极中移动。换言之，在c面GaN的情况下，Ga在整体上显著地从GaN层向电极中扩散。另一方面，在m面GaN中，在热处理温度为600℃的情况下，不同于c面GaN，Ga原子仅在界面附近移动。推测这是因为与c面相比，在m面中原子处于难以移动的状态。但是，在m面GaN的情况下，当热处理温度为630℃时，Ga向整个Mg层和Pt层扩散。另外，热处理温度为600℃时的m面接触电阻比630℃时的m面接触电阻低。认为这可能是因为，在热处理温度为600℃的情况下，如后述那样，氮很难在m面中扩散，其结果，Ga的空位起到受体的作用，而在热处理温度为630℃的情况下，与600℃的情况相比，更多的氮原子向电极侧扩散。
图13(a)是表示热处理前的Mg/Pt电极中的氮原子的深度方向分布的曲线图，图13(b)是表示热处理后的Mg/Pt电极中的氮原子的深度方向分布的曲线图。热处理前的Mg层厚度是7nm，Pt层厚度是75nm。图13(a)、图13(b)的曲线图的纵轴是N强度，横轴是深度方向的距离。1×10-3的N强度大致相当于1×1019cm-3的N浓度。横轴的数值在“-”区域是电极侧，在“+”区域是p型GaN侧。横轴的原点(0μm)大致相当于p型GaN层和Mg层之间的界面的位置。电极的结构和p型GaN的掺杂条件与参照图11说明的样品相同。
如图13(a)所示，可知在蒸镀之后没有进行热处理的样品中，相对于c面GaN的电极和相对于m面GaN的电极这两者中氮原子都没有向电极侧扩散。
另一方面，如图13(b)所示，在热处理后的相对于c面GaN的电极中，确认了氮原子向电极侧扩散。但是，在热处理后的相对于m面GaN的电极中，氮原子几乎没有向电极侧扩散。即，在m面GaN中，只有Ga原子向电极侧扩散，而氮原子并不扩散。相对于此，在c面GaN中，Ga原子和氮原子都向电极侧扩散。在p型GaN中若Ga向电极侧扩散，则形成在p型GaN的最表面处Ga原子不足的状态、即Ga空位。由于Ga空位具有受体的性质，因此若在电极和p型GaN之间的界面的附近Ga空位增加，则空穴因隧道效应而容易通过该界面的消特基势垒。但是，若氮原子也与Ga原子一起向电极侧扩散，则在p型GaN的最表面还形成氮不足的状态、即氮空位。氮空位具有施主的性质，在与Ga空位之间引起电荷补偿。因此，若如c面GaN那样除了Ga之外氮也向电极侧扩散，则不会特别发生接触电阻的下降。
接着，详细叙述Mg层中的N(氮)浓度与Ga浓度之间的关系。如图12(b)所示，在600℃下进行了热处理的情况下，m面GaN层上的Mg层中的Ga的SIMS检测浓度是4×1.0E-02。SIMS的检测强度与其原子浓度成比例。因此，在将GaN层的母体的Ga浓度设为1×1022cm-3左右的情况下，认为Mg层中存在4×1019cm-3左右的Ga。在630℃下进行了热处理的情况下，SIMS的检测强度是3×1.0E-02。根据同样的假设，认为在m面GaN层上的Mg层中存在3×1019cm-3左右的Ga。
另一方面，如图13(b)所示，无论是在600℃下还是在630℃下进行了热处理，m面GaN层上的Mg层中的N(氮)的SIMS检测浓度都是检测灵敏度的界限即1×1.0E-03。根据同样的假设，认为m面GaN层上的Mg层中所包含的N(氮)在1×1018cm-3以下。因此，m面GaN层上的Mg层中的Ga原子浓度比N原子浓度大1位数(10倍)以上。
相对于此，在c面GaN层上的Mg层中，认为Ga和N的SIMS检测强度都是1E-2，都存在1×1019cm-3左右。即，c面GaN层上的Mg层中的Ga原子和N原子的浓度大致相同。
另外，这样的各元素(Mg、Ga、N、Pt)的特性，推测在Mg层所接触的GaN层中即使Ga的一部分被Al或In替换也同样会产生。此外，推测为即使在Mg层所接触的GaN系半导体层中作为掺杂物而添加了Mg以外的元素的情况下也同样会产生。
接着，图14示出在m面GaN层上形成了Mg层的电极结构(Mg/Pt)的截面透过电子显微镜(TEM)照片。图14(a)示出没有进行热处理时(as-depo)的结果。图14(b)示出在600℃下进行了10分钟的热处理之后的结果。
在该例子中，如图14(a)所示，在GaN结晶上形成了7nm厚的Mg层。如图14(b)所示，热处理之后，Pt层被Mg层侵蚀，Mg层的厚度变为2nm。
从图14(b)可知，可以说Mg层(图3(a)中的层32)的厚度薄(例如2nm)，确认了存在由未被Pt层(图3(a)中的层34)合金化或吸收的Mg所构成的Mg层(图3(a)中的层32)。推测该薄层的Mg层(32)的存在是能够降低现有技术中接触电阻非常大的m面GaN的接触电阻的主要原因之一。
接着，图15示出在电极结构(Mg/Pt)中利用SIMS获得Pt的深度方向的分布的结果。图15(a)和(b)与上述的SIMS同样地分别是没有进行热处理时(as-depo)和热处理后的结果。热处理前的Mg层厚度是7nm，Pt层厚度是75nm。图15(a)、(b)的曲线图的纵轴是Pt强度，横轴是深度方向的距离。1×10-3的Pt强度大致相当于1×1019cm-3的Pt浓度。横轴的数值中，“-”区域是电极侧，“+”区域是p型GaN侧。横轴的原点(0μm)大致相当于p型GaN层与Mg层之间的界面的位置。电极的结构和p型GaN的掺杂条件与参照图11说明的样品相同。
如图15(a)所示，在as-depo的情况下，无论是在m面GaN还是在c面GaN中，都没有Pt的分布变化。另一方面，如图15(b)所示，可知在热处理之后，在c面GaN中Pt向GaN侧扩散。但是，在m面GaN中Pt分布几乎没有变化，确认了Pt没有向GaN层中扩散。更详细而言，在c面GaN的情况下，在热处理之后，Pt向Mg层侧较大程度地扩散。另一方面，在m面GaN的情况下，在热处理之后，Pt只稍微向Mg层侧扩散(c面GaN的1/10左右)。无论热处理温度为600℃还是630℃，都几乎没有差异。
这意味着在本实施方式的构成(Mg/Pt)中，在GaN层所接触的区域内，与Au相比，并没有显著地产生与Mg形成合金的情形。
制作了在m面GaN上形成厚度为2nm的Mg层之后，在600℃下进行了10分钟的热处理的样品。对该样品的截面进行了基于透过电子显微镜(TEM)的观察。图16(a)是表示热处理前的Mg/Pt电极结构的示意图。图16(b)是表示热处理前的Mg/Pt电极结构的示意图。两幅图都是基于截面TEM生成的。
在堆积Mg层时的厚度超过5nm的情况下，通过600℃下10分钟的热处理，Mg层的厚度会减少，但是热处理之后，Mg层还是会以实质上连续的膜的形式存在。但是，若堆积Mg层时的厚度为2nm左右，则在600℃下进行10分钟的热处理之后，如图16(b)所示，确认了在Mg和Pt形成合金时未消耗的Mg有时以岛状存在。若堆积刚刚完成时的Mg层的厚度为2nm左右，则根据进行的热处理的条件，最终得到的Mg层的形态是多样的。
另外，设本说明书中的“Mg层”还包括存在于p型半导体区域的表面的多个岛状(islands)Mg的集合。此外，该“Mg层”也可以由存在多个开口部的膜(例如多孔膜)构成。由此，若未被Pt侵蚀的Mg与p型半导体区域的表面(m面)接触，则能够充分得到接触电阻降低效果。
另外，在代替Pt层而在Mg层上堆积了Mo层或Pd层的情况下，认为可获得大致相同的结果(接触电阻降低效果)。获得接触电阻降低效果的重要的一点是Mg层与GaN系半导体接触、以及Mg层上的金属由比Au难与Mg形成合金的材料构成。
接着，再次参照图3(a)，更详细地说明本实施方式的构成。
如图3(a)所示，在本实施方式的发光元件100中，形成有m面GaN基板10、和在基板10上形成的AluGavInwN层(u+v+w＝1，u≥0，v≥0，w≥0)22。在该例子中。m面GaN基板10是n型GaN基板(例如厚度为100μm)，AluGavInwN层22是n型GaN层(例如厚度为2μm)。在AluGavInwN层22上形成有活性层24。换言之，在m面GaN基板10上形成有至少包括活性层24的半导体层叠结构20。
在半导体层叠结构20中，在AlxGayInzN层22上形成有包括AlaInbGacN层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层24。活性层24例如由In组成比约为25％的InGaN阱层和GaN阻挡层构成，阱层的厚度为9nm，阻挡层的厚度为9nm，阱层周期为3周期。在活性层24上形成有第2导电型(p型)的AldGaeN层(d+e＝1，d≥0，e≥0)26。第2导电型(p型)的AldGaeN层(d+e＝1，d≥0，e≥0)26例如是Al组成比为10％的AlGaN层，其厚度为0.2μm。在本实施方式的AldGaeN层26中掺杂了Mg，作为p型掺杂物。在此，相对于AldGaeN层26，例如将Mg掺杂了1018cm-3左右。此外，在该例子中，在活性层24和AldGaeN层26之间形成有未掺杂的GaN层(未图示)。
并且，在该例子中，在AldGaeN层26上形成有第2导电型(例如p型)的GaN层(未图示)。而且，在由p+-GaN构成的接触层上形成有Mg层32，在该Mg层32上形成有Pt层34。该Mg层32和Pt层34的层叠结构成为电极(p型电极)30。
另外，在半导体层叠结构20中形成有使AluGavInwN层22的表面露出的凹部(recess)42，在位于凹部42的底面的AluGavInwN层22上形成有电极(n型电极)40。凹部42的大小例如是宽度(或者直径)为20μm，深度为1μm。电极40例如是由Ti层、Al层和Pt层(例如厚度分别为5nm、100nm、10nm)的层叠结构构成的电极。
根据本实施方式的氮化物系半导体发光元件100，可知与使用了现有的Pd/Pt电极的m面LED相比，能够将动作电压(Vop)降低约1.5V，其结果能够降低功耗。
接着，继续参照图3(a)，说明本实施方式的氮化物系半导体发光元件100的制造方法。
首先，准备m面基板10。在本实施方式中，作为基板10，利用GaN基板。本实施方式的GaN基板是利用HVPE(Hydride Vapor Phase Epitaxy)法得到的。
例如，首先，在c面蓝宝石基板上生长几mm等级的厚膜GaN。之后，通过在垂直于c面的方向的m面上切取厚膜GaN，从而获得m面GaN基板。GaN基板的制作方法不限于上述方法，例如也可以是利用钠熔剂法等液相生长或氨热法等熔融生长方法来制作大GaN的结晶块，并在m面上将其切取的方法。
作为基板10，除了GaN基板外，例如也可以使用氧化镓、SiC基板、Si基板、蓝宝石基板等。为了在基板上使由m面构成的GaN系半导体外延生长，最好SiC或蓝宝石基板的面方位也是m面。但是，有时也在r面蓝宝石基板上使a面GaN生长，因此有时根据生长条件，不一定生长用表面就是m面。只要至少半导体层叠结构20的表面为m面即可。在本实施方式中，在基板10上通过MOCVD(Metal Organic Chemical VaporDeposition)法依次形成结晶层。
接着，在m面GaN基板10上形成AluGavInwN层22。作为AluGavInwN层22，例如形成厚度为3μm的AlGaN。在形成GaN时，在1100℃下，向m面GaN基板10上供给TMG(Ga(CH3)3)、TMA(Al(CH3)3)以及NH3，从而堆积GaN层。
接着，在AluGavInwN层22上形成活性层24。在该例子中，活性层24具有交替地层叠了厚度为9nm的Ga0.9In0.1N阱层和厚度为9nm的GaN阻挡层的厚度为81nm的GaInN/GaN多重量子阱(MQW)结构。在形成Ga0.9In0.1N阱层时，为了捕获In，优选使生长温度降低至800℃。
接着，在活性层24上堆积例如厚度为30nm的未掺杂GaN层。接着，在未掺杂的GaN层上形成AldGaeN层26。作为AldGaeN层26例如供给TMG、NH3、TMA、TMI，以及作为p型杂质而供给Cp2Mg(二茂镁)，从而形成厚度为70nm的p-Al0.14Ga0.86N。
接着，在AldGaeN层26上堆积例如厚度为0.5μm的p-GaN接触层。在形成p-GaN接触层时，作为p型杂质而供给Cp2Mg。
之后，通过进行氯系干式蚀刻，除去p-GaN接触层、AldGaeN层26、未掺杂的GaN层以及活性层24的一部分之后形成凹部42，使AlxGayInzN层22的n型电极形成区域露出。接着，在位于凹部42的底部的n型电极形成区域上形成Ti/Pt层，作为n型电极40。
进而，在p-GaN接触层上形成Mg层32，之后在Mg层32上形成Pt层34。由此，形成p型电极40。在本实施方式中，在形成Mg层32时利用使原料金属以脉冲方式蒸发的同时进行蒸镀的方法(脉冲蒸镀法)。更具体而言，向保持在真空中(例如5×10-6Torr)的坩埚中的Mg金属以脉冲方式照射电子束，以脉冲方式使原料金属蒸发。该原料金属分子或原子附着在p-GaN接触层上，形成Mg层32。脉冲例如是脉冲宽度为0.5秒、重复频率为1Hz。优选脉冲宽度在0.005秒以上且5秒以下，且脉冲频率在0.1Hz以上且100Hz以下。通过这种方法，作为Mg层32而形成了致密且品质良好的膜。认为Mg层变得致密是因为，通过进行脉冲式蒸镀，从而与p-GaN接触层碰撞的Mg原子或Mg原子团的动能增加。即，通过电子束的照射，原料Mg的一部分瞬间变成具有高能量的Mg原子从而被气化或者蒸发。并且，Mg原子到达p-GaN接触层。到达了p-GaN接触层的Mg原子引起原子移动(migration)，以原子级别形成致密且均匀的Mg薄膜。通过1脉冲的电子束，形成1～20原子层左右的Mg薄膜。通过反复照射脉冲状的电子束，从而在p-GaN接触层上层叠Mg薄膜，形成期望厚度的Mg层32。优选电子束具有高峰值强度，以使能够向Mg原子提供吸附Mg原子之后引起原子移动所需的动能。此外，优选将电子枪的驱动功率决定为通过电子束的每1脉冲以20原子层(约为5nm)以下的厚度形成Mg薄膜。若根据电子束的每1脉冲形成的Mg薄膜比20原子层厚，则很难获得致密且均匀的Mg薄膜。更优选的是，堆积速度在电子束的每1脉冲内是5原子层以下。这是因为，若Mg原子过多，则Mg原子在原子移动中相互碰撞，从而会失去Mg原子所具有的动能。
一般，Mg是与水或空气接触时容易被氧化的元素。在将通过通常的蒸镀方法形成在支承基板上的Mg薄膜放置在空气中时，会迅速被氧化。其结果，Mg薄膜逐渐失去金属光泽，最终生锈而从支承体剥落。相对于此，根据本实施方式的形成方法(脉冲蒸镀)生成的Mg层32是原子级别且致密而均匀，如外延生长那样具有非常整齐的原子排列的结构。而且，几乎不存在成为氧化原因的孔(pinhole)，因此不易被氧化。即使在空气中放置数月，也能够保持干净的镜面。
此外，一般，Mg具有超过其熔点时立即被气化的性质。因此，通过调整Mg薄膜的堆积速度，从而以纳米量级正确地控制要形成的Mg薄膜的厚度是非常困难的。相对于此，根据本实施方式的形成方法生成的Mg层32，可通过适当设定脉冲状电子束的照射时间等来以纳米量级正确地控制其厚度。
另外，本实施方式的形成方法在Si基板或玻璃基板上形成Mg薄膜时也很有效。因此，本实施方式的形成方法并不限于GaN，可以在各种物质上形成Mg薄膜。并且，本实施方式的形成方法特别是可以很好地被用于半导体领域的电极的形成中。此外，本实施方式的形成方法在进行Mg蒸镀时无需对要形成Mg薄膜的基板或支承体进行加热。因此，即使在不能加热或者难以加热的形状的基板或支承体上，也能够在室温左右的温度下形成致密且均匀的Mg薄膜。
此外，根据本实施方式的形成方法生成的Mg层32即使是在600℃以上的温度下进行热处理也是稳定的。
另外，在本实施方式中，采用了使原料金属(Mg金属)脉冲式蒸发的同时进行蒸镀的方法，但是只要能够形成Mg层32，也可以采用其他方法。作为形成致密且质量良好的Mg层的其他方法，例如可以采用热CVD法或分子束外延生长(MBE)等。
另外，之后也可以利用激光剥离(laser lift-off)、蚀刻、研磨等方法除去基板10、AluGavInwN层22的一部分。此时，可以只除去基板10，也可以选择性地只除去基板10和AluGavInwN层22的一部分。当然，也可以不除去基板10、AluGavInwN层22而是将它们留下。通过以上的工序，形成本实施方式的氮化物系半导体发光元件100。
在本实施方式的氮化物系半导体发光元件100中，在n型电极40与p型电极30之间施加电压时，从p型电极30向活性层24注入空穴，从n型电极40向活性层24注入电子，例如产生450nm波长的发光。
在此，图17(a)示出在m面GaN上使用了由Mg/Pt层构成的电极的发光二极管的电流-电压特性。为了进行比较，还示出了发光二极管的氮化物系半导体的结构相同且使用了由Pd/Pt层构成的电极的发光二极管的特性、以及在c面GaN上使用了由Mg/Pt层构成的电极的发光二极管的特性。这三种发光二极管中的电极的结构及热处理条件如以下的表4所示。
[表4]
  面方位   p型电极   厚度(热处理前)   热处理温度与时间
  m面   Mg/Pt   7nm/75nm   600℃10分钟
  m面   Pd/Pt   40nm/35nm   500℃10分钟
  c面   Mg/Pt   7nm/75nm   600℃10分钟
该发光二极管的结构是在m面或c面GaN基板上层叠了n型GaN层、活性层和p型GaN层，其中，在活性层中交替地层叠了InGaN阱层(3层)和GaN阻挡层(2层)。并且，作为p型电极，在p型GaN层上设有Mg/Pt电极或Pd/Pt电极。对p型GaN层和活性层进行蚀刻来使n型GaN层露出，从而在n型GaN层上形成n型电极。
从图17(a)可知，即使电压从0伏特增加，电流值也维持大致为零的状态，但是若施加电压超过某一电平(上升电压)，则电流值随着电压的增加而增加。上升电压在由Pd/Pt层构成的电极(m面GaN上)时约为3.1V。相对于此，由Mg/Pt层构成的电极(m面GaN上)时的上升电压约为2.5V，可见其值降低。可以明确，与由Pd/Pt层构成的电极相比，在由Mg/Pt层构成的电极中，纵轴的电流值为20mA的动作电压降低了1.5V以上。
接着，比较在m面GaN上使用了由Mg/Pt层构成的电极的发光二极管(m面发光二极管)、和在c面GaN上使用了由Mg/Pt层构成的电极的发光二极管(c面发光二极管)。在m面发光二极管中，上升电压比c面发光二极管低，可以明确接触电阻的降低效果。例如，在m面发光二极管中，在驱动电压3.2V下得到了电流值为20mA。另一方面，在c面发光二极管中，在相同的驱动电压下电流值为4.8mA。由于发光二极管的光输出依赖于电流值，因此可知在驱动电压3.2V下，在m面发光二极管中得到了将近c面发光二极管的4倍的光输出。
此外，与具有Pd/Pt电极的元件相比，表示电流值-电压特性的曲线的斜率在具有Mg/Pt电极的元件中更陡。发光二极管是在内部具有p-n结的二极管，表示p-n结二极管的电流-电压特性的曲线一般近似为下式。
I＝I0exp(V/n·KT)
其中，I是流过p-n结二极管的电流值，I0是电流常数，V是施加电压，K是玻尔兹曼常熟，T是温度，n是表示二极管的理想程度的n值。由于实验是在室温下进行的，因此KT＝0.025(V)。
p-n结二极管的n值是根据表示电流-电压特性的曲线的斜率决定的。在理想的p-n结二极管的情况下，n＝1，但是在实际的p-n结二极管中，n值不等于1。n值越接近1越好。根据本实验，是具有Mg/Pt电极的元件时，n＝1.4，是具有Pd/Pt电极的元件时，n＝2.2。由此可知，通过使用Mg/Pt电极，能够实现出色的二极管特性。
如图17(b)所示，该发光二极管的接触电阻的值在由Mg/Pt层构成的电极中得到了3.8×10-4Ωcm2的值。这样的10的负四次方级的接触电阻的值在p型m面GaN中是首例，这是惊人的结果。由此可知，能够降低功耗。除此之外，还发现在m面GaN元件中可以提供极大的技术意义。另外，在由Pd/Pt层构成的电极中是约为1×10-2Ωcm2的值。
接着，参照图18，说明使用了Au层构成的电极以及由Mg/Au层构成的电极的例子(比较例)。图18(a)示出在m面GaN层上形成Au层的电极或者Mg/Au层的电极，并测量了其固有接触电阻(Ω·cm2)的结果。另外，该固有接触电阻是形成电极并进行热处理之后的固有接触电阻的值。
从图18(a)的结果可知，与Au层的电极相比，使用Mg/Au层的电极时其固有接触电阻的特性更加劣化。这一点与本实施方式的电极(例如Mg/Pt层)结构中的特性被提高的结果具有显著差异。另外，如上所述，由于Mg是与水或空气接触时容易被氧化的元素，因此不是单独Mg层的电极而是作为与Au层的层叠体(Mg/Au层)而使用的结构可以成为研究候补之一。但是，实际上，与Au层相比，由于Mg/Au层的接触电阻会增加，因此接触特性劣化。换言之，鉴于在Mg层上层叠了Au层时的结果很不好，因此认为具有本实施方式的结构(例如Mg/Pt层)的接触电阻的特性很出色是本领域的技术人员所不能预见的效果。
此外，图18(b)是表示热处理后的Mg/Au层的电极表面的附图代替用照片，另一方面，图18(c)是表示热处理后的Au层的电极表面的附图代替用照片。比较两者可知Mg/Au层的电极的膜质量更差。
接着，参照图19。图19表示Conical芯片的硬度分布(5mN、1μmconical)。图19(a)表示c面GaN基板(C-GaN)的结果，图19(b)表示m面GaN基板(M-GaN)的结果。比较两者可知，m面GaN基板的硬度更低。另外，这种m面GaN基板与c面GaN基板的物性差异有可能影响本实施方式的电极结构(例如Mg层/Pt层)的特性。
以上，根据优选的实施方式说明了本发明，但这种记载并不是限定事项，当然可以进行各种改变。
另外，虽然本质的结构不同于本发明的实施方式，但是专利文献3、4公开了相关联的结构。但是，在专利文献3和4中，并没有任何关于氮化镓系半导体层的结晶面为m面的记载，因此这些文献的公开内容涉及的是在c面的氮化镓系半导体层上形成了电极的技术。特别是，专利文献3涉及在Mg层上层叠了Au层的构成，即使假设将该层叠结构的电极形成在m面上，也不能获得本实施方式的电极的效果。此外，专利文献4提到了由Ni、Cr和Mg构成的金属层，但是所公开的实施例仅仅是具有将Ni层作为下层的电极结构。专利文献3、4都涉及在c面的氮化镓系半导体层上形成的电极结构，对于m面的氮化镓系半导体层的接触电阻所相关的问题以及解决对策，均没有给出启示。
本发明所涉及的上述的发光元件可以直接被用作光源。但是，本发明所涉及的发光元件若与具备用于波长变换的荧光物质的树脂等组合起来，则可以很好地被用作扩大了波段的光源(例如白色光源)。
图20是表示这种白色光源的一例的示意图。图20的光源包括具有图3(a)所示的结构的发光元件100、和分散有将从该发光元件100放射的光的波长变换为更长的波长的荧光体(例如YAG：Yttrium AlumninumGarnet)的树脂层200。发光元件100被搭载在表面上形成有布线图案的支承部件220上，在支承部件220上以包围发光元件100的方式配置有反射部件240。树脂层200形成为覆盖发光元件100。
另外，说明了与Mg层32接触的p型半导体区域由GaN或者AlGaN构成的情况，但是也可以是含有In的层，例如InGaN。此时，可以将In的组成例如被设为0.2的“In0.2Ga0.8N”用作与电极30接触的接触层。通过使GaN含有In，能够使AlaGabN(a+b＝1，a≥0，b＞0)的带隙小于GaN的带隙，因此能够降低接触电阻。由此，Mg层所接触的p型半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体形成即可。
接触电阻降低的效果当然在LED以外的发光元件(半导体激光器)或发光元件以外的设备(例如晶体管或受光元件)中也能够得到。
实际的m面半导体层的表面(主面)不需要一定是相对于m面而完全平行的面，可以是以很小的角度(大于0度且小于±1°)从m面倾斜。从制造技术的观点出发，形成具有表面相对于m面完全平行的表面的基板或半导体层是很难的。因此，在通过当前的制造技术形成了m面基板或m面半导体层的情况下，实际的表面会从理想的m面倾斜。倾斜的角度和方位随着制造工序而不同，因此很难准确地控制表面的倾斜角度及倾斜方位。另外，有时故意使基板或半导体的表面(主面)从m面以1°以上的角度倾斜。以下说明的实施方式中的氮化镓系化合物半导体发光元件具备将从m面以1°以上的角度倾斜的面作为主面的p型半导体区域。
(其他实施方式)
图21是表示本实施方式的氮化镓系化合物半导体发光元件100a的剖视图。为了形成从m面以1°以上的角度倾斜的面作为主面的p型半导体区域，本实施方式的氮化镓系化合物半导体发光元件100a使用了从m面以1°以上的角度倾斜的面作为主面的GaN基板10a。主面从m面以1°以上的角度倾斜的基板一般被称为“倾斜基板(off-axis substrate)”。可按照以下方法制造倾斜基板，即：从单结晶块切取基板，并通过研磨基板表面的工序，故意将从m面向特定方位倾斜的面作为主面。在该GaN基板10a上形成半导体层叠结构20a。图21所示的半导体层22a、24a、26a的主面从m面倾斜了1°以上的角度。这是因为，若在倾斜的基板主面上层叠各种半导体层，则这些半导体层的表面(主面)也会从m面倾斜。也可以代替GaN基板10a而例如使用将从m面向特定方向倾斜的面作为表面的蓝宝石基板或SiC基板。
接着，参照图22～图26，详细说明本实施方式中的p型半导体区域的倾斜。
图22(a)是示意性表示GaN系化合物半导体的结晶结构(纤锌矿型结晶结构)的图，示出了使图2的结晶结构的朝向旋转90°的结构。GaN结晶的c面存在+c面和-c面。+c面是在表面出现了Ga原子的(0001)面，被称为“Ga面”。另一方面，-c面是在表面出现了N(氮)原子的(000-1)面，被称为“N面”。+c面和-c面是平行的关系，都垂直于m面。由于c面具有极性，因此可以这样将c面分为+c面和-c面，但将作为非极性面的a面分为+a面和-a面是没有意义的。
图22(a)所示的+c轴方向是从-c面向+c面垂直延伸的方向。另一方面，a轴方向对应于图2的单位向量a2，朝向平行于m面的[-12-10]方向。图22(b)是表示m面的法线、+c轴方向、和a轴方向的相互关系的立体图。m面的法线平行于[10-10]方向，如图22(b)所示，垂直于+c轴方向和a轴方向这两个方向。
GaN系化合物半导体层的主面从m面以1°以上的角度倾斜，意味着该半导体层的主面的法线从m面的法线以1°以上的角度倾斜。
接着，参照图23。图23(a)和(b)是分别表示GaN系化合物半导体层的主面和m面的关系的剖视图。该图是垂直于m面和c面这两个面的剖视图。图23示出表示+c轴方向的箭头。如图23所示，m面平行于+c轴方向。因此，m面的法线向量垂直于+c轴方向。
在图23(a)和(b)所示的例子中，GaN系化合物半导体层中的主面的法线向量从m面的法线向量向c轴方向倾斜。更详细而言，在图23(a)的例子中，主面的法线向量向+c面侧倾斜，但是在图23(b)的例子中，主面的法线向量向-c面侧倾斜。在本说明书中，将前一情况下的主面的法线向量相对于m面的法线向量的倾斜角度(倾斜角度θ)设为正的值，将后一情况下的倾斜角度θ设为负的值。无论是在哪个情况下，都可以说是“主面向c轴方向倾斜”。
在本实施方式中，由于p型半导体区域的倾斜角度在1°以上且5°以下的范围内、以及倾斜角度在-5°以上且-1°以下的范围内，因此与p型半导体区域的倾斜角度大于0°且小于±1°的情况同样能够起到本发明的效果。以下，参照图24来说明其理由。图24(a)和(b)分别是对应于图23(a)和(b)的剖视图，表示从m面向c轴方向倾斜的p型半导体区域中的主面的附近区域。在倾斜角度θ为5°以下的情况下，如图24(a)和(b)所示，在p型半导体区域的主面形成多个台阶。各台阶具有与单原子层相对应的高度
Figure BDA0000143694600000321
大致以等间隔(
Figure BDA0000143694600000322
以上)平行地排列了各台阶。认为通过这种台阶的排列，形成整体从m面倾斜的主面，但是微观上有多个m面区域露出。
图25是从m面向-c轴方向倾斜了1°的p型半导体区域的截面TEM照片。在p型半导体区域的表面明确表示出了m面，确定了倾斜是通过原子台阶形成的。主面从m面倾斜的GaN系化合物半导体层的表面形成这种结构的原因在于，m面作为结晶面原本就非常稳定。认为同样的现象在主面的法线向量的倾斜方向朝向+c面和-c面以外的面方位时也会产生。认为即使主面的法线向量例如向a轴方向倾斜，只要倾斜角度在1°以上且5°以下的范围内，则效果是一样的。
根据以上情况认为：即便在使p型氮化镓系化合物半导体层的表面(主面)从m面以1°以上的角度倾斜的情况下，由于与p型电极接触的面的多个m面区域露出，因此接触电阻不依赖于倾斜角。
图26是在从m面向-c轴方向倾斜了0°、2°或者5°的p型半导体区域上形成Mg/Pt层的电极并测量了其接触电阻(Ω·cm2)的结果的曲线图。曲线图的纵轴是固有接触电阻，横轴是倾斜角度(m面的法线与p型半导体区域的表面的法线所形成的角度)θ。另外，该固有接触电阻是形成电极并进行了热处理之后的固有接触电阻的值。从图26的结果可知，若倾斜角度θ在5°以下，则接触电阻成为大致恒定的值。
根据以上情况，确认了若p型半导体区域的表面的倾斜角度θ在5°以下，则通过本发明的构成，接触电阻会降低。
另外，若倾斜角度θ的绝对值大于5°，则因压电电场，内部量子效率会降低。因此，若显著地产生了压电电场，则通过m面生长实现半导体发光元件的意义降低。因此，在本发明中，将倾斜角度θ的绝对值限制在5°以下。但是，即使将倾斜角度θ例如设定为5°的情况下，由于制造偏差，实际的倾斜角度θ也有可能从5°偏离±1°左右。这种制造偏差是很难完全排除的，而且这种微小的角度偏差也不会妨碍本发明的效果。
在本实施方式的半导体发光元件中，也可以与具备荧光物质的树脂组合在一起而很好地用作扩大了波段的光源(例如白色光源)。
(产业上的可利用性)
根据本发明，在m面基板上使结晶生长的GaN系半导体元件、或以m面作为表面的GaN系半导体层叠结构体中，能够降低其接触电阻。因此，提高了以往因接触电阻的特性差而很难积极利用的在m面基板上使结晶生长的GaN系半导体元件(或者以m面作为表面的GaN系半导体层叠结构体)的产业上的可利用性。
符号说明
10    基板(GaN系基板)
12    基板的表面(m面)
20    半导体层叠结构
22    AluGavInwN层
24    活性层
26    AldGaeN层
30    p型电极
32    Mg层
34    金属层(Pt层)
40    n型电极
42    凹部
100   氮化物系半导体发光元件
200   树脂层
220   支承部件
240   反射部件

Claims (34)

1.一种氮化物系半导体元件，具备：
具有p型半导体区域的氮化物系半导体层叠结构；和
设置在所述p型半导体区域上的电极，
所述p型半导体区域由AlxInyGazN半导体形成，其中x+y+z＝1，x≥0，y≥0，z≥0，
所述p型半导体区域是从m面以1°以上的角度倾斜的半导体层，所述p型半导体区域中的主面的法线与m面的法线所形成的角度在1°以上且5°以下，
所述电极包括与所述p型半导体区域的所述主面接触的Mg层和形成在所述Mg层上的金属层，
所述金属层由从Pt、Mo和Pd所组成的组中选择的至少1种金属形成。
2.根据权利要求1所述的氮化物系半导体元件，其中，
在所述Mg层与所述金属层之间存在合金层，该合金层包含从Pt、Mo和Pd所组成的组中选择的至少1种金属和Mg。
3.根据权利要求1或2所述的氮化物系半导体元件，其中，
所述Mg层由所述p型半导体区域的所述主面上存在的膜构成。
4.根据权利要求1至3的任一项所述的氮化物系半导体元件，其中，
所述Mg层由在所述p型半导体区域的所述主面上以岛状存在的多个Mg构成。
5.根据权利要求1至4的任一项所述的氮化物系半导体元件，其中，
所述氮化物系半导体层叠结构具有包含AlaInbGacN层的活性层，所述活性层发出光，其中a+b+c＝1，a≥0，b≥0，c≥0。
6.根据权利要求1至5的任一项所述的氮化物系半导体元件，其中，
所述Mg层的厚度在2nm以上且45nm以下。
7.根据权利要求6所述的氮化物系半导体元件，其中，
所述Mg层的厚度在2nm以上且15nm以下。
8.根据权利要求1至7的任一项所述的氮化物系半导体元件，其中，
所述Mg层的厚度在所述金属层的厚度以下。
9.根据权利要求1至8的任一项所述的氮化物系半导体元件，其中，
所述Mg层中的Ga浓度高于所述Mg层中的氮浓度。
10.根据权利要求9所述的氮化物系半导体元件，其中，
所述Ga浓度是所述氮浓度的10倍以上。
11.根据权利要求1至10的任一项所述的氮化物系半导体元件，其中，
所述氮化物系半导体元件具有支承所述氮化物系半导体层叠结构的半导体基板。
12.一种光源，具备：
氮化物系半导体发光元件；和
波长变换部，其包含对从所述氮化物系半导体发光元件放射的光的波长进行变换的荧光物质，
所述氮化物系半导体发光元件具备：
具有p型半导体区域的氮化物系半导体层叠结构；和
设置在所述p型半导体区域上的电极，
所述p型半导体区域由AlxInyGazN半导体构成，其中x+y+z＝1，x≥0，y≥0，z≥0，
所述p型半导体区域是从m面以1°以上的角度倾斜的半导体层，所述p型半导体区域中的主面的法线与m面的法线所形成的角度在1°以上且5°以下，
所述电极包括与所述p型半导体区域的所述主面接触的Mg层和形成在所述Mg层上的金属层，
所述金属层由从Pt、Mo和Pd所组成的组中选择的至少1种金属形成。
13.一种氮化物系半导体元件的制造方法，包括：
工序(a)，准备基板；
工序(b)，在所述基板上形成具有p型半导体区域的氮化物系半导体层叠结构，所述p型半导体区域由AlxInyGazN半导体构成，并且所述半导体的主面的法线与m面的法线所形成的角度在1°以上且5°以下，其中x+y+z＝1，x≥0，y≥0，z≥0；和
工序(c)，在所述氮化物系半导体层叠结构的所述p型半导体区域的所述主面上形成电极，
所述工序(c)包括：在所述p型半导体区域的所述主面上形成Mg层的工序；和形成所述Mg层之后形成金属层的工序，所述金属层由从Pt、Mo和Pd所组成的组中选择的至少1种金属形成。
14.根据权利要求13所述的氮化物系半导体元件的制造方法，其中，
在所述工序(c)中，在形成所述金属层之后，执行对所述Mg层进行加热处理的工序。
15.根据权利要求14所述的氮化物系半导体元件的制造方法，其中，
所述加热处理是在500℃以上且700℃以下的温度下执行的。
16.根据权利要求15所述的氮化物系半导体元件的制造方法，其中，
所述加热处理是在550℃以上且650℃以下的温度下执行的。
17.根据权利要求13至16的任一项所述的氮化物系半导体元件的制造方法，其中，
形成所述Mg层的工序，通过以脉冲方式照射电子束来执行将Mg蒸镀到所述p型半导体区域的所述主面上。
18.根据权利要求14至16的任一项所述的氮化物系半导体元件的制造方法，其中，
使所述加热处理后的所述Mg层的厚度在2nm以上且45nm以下。
19.根据权利要求13至18的任一项所述的氮化物系半导体元件的制造方法，其中，
在所述工序(b)中，执行形成AlxInyGazN半导体的层的工序，其中x+y+z＝1，x≥0，y≥0，z≥0。
20.根据权利要求13至19的任一项所述的氮化物系半导体元件的制造方法，其中，
在执行所述工序(b)之后，包括除去所述基板的工序。
21.根据权利要求13至20的任一项所述的氮化物系半导体元件的制造方法，其中，
所述Mg层中的Ga浓度高于所述Mg层中的氮浓度。
22.根据权利要求21所述的氮化物系半导体元件的制造方法，其中，
所述Ga浓度是所述氮浓度的10倍以上。
23.一种半导体器件用电极的形成方法，其中，
通过向Mg照射脉冲状的电子束来使所述Mg蒸发，在p型半导体区域上形成Mg薄膜之后，在所述Mg薄膜上形成金属层，该金属层由从Pt、Mo和Pd所组成的组中选择的至少1种金属形成，
所述p型半导体区域是从m面以1°以上的角度倾斜的半导体层，所述p型半导体区域中的主面的法线与m面的法线所形成的角度在1°以上且5°以下。
24.根据权利要求23所述的半导体器件用电极的形成方法，其中，
在不加热要形成所述Mg薄膜的支承体的情况下形成所述Mg薄膜。
25.一种氮化物系半导体元件，具备：
具有p型半导体区域的氮化物系半导体层叠结构；和
设置在所述p型半导体区域上的电极，
所述p型半导体区域由AlxInyGazN半导体形成，其中x+y+z＝1，x≥0，y≥0，z≥0，
所述p型半导体区域是从m面以1°以上的角度倾斜的半导体层，所述p型半导体区域中的主面的法线与m面的法线所形成的角度在1°以上且5°以下，
所述电极包括Mg层和形成在所述Mg层上的合金层，
所述合金层由包含从Pt、Mo和Pd所组成的组中选择的至少1种金属和Mg的合金构成。
26.一种氮化物系半导体元件，具备：
具有p型半导体区域的氮化物系半导体层叠结构；和
设置在所述p型半导体区域上的电极，
所述p型半导体区域由AlxInyGazN半导体形成，其中x+y+z＝1，x≥0，y≥0，z≥0，
所述p型半导体区域是从m面以1°以上的角度倾斜的半导体层，所述p型半导体区域中的主面的法线与m面的法线所形成的角度在1°以上且5°以下，
所述电极包括与所述p型半导体区域的所述主面接触的Mg层和形成在所述Mg层上的金属层，
所述金属层由比Au难与Mg形成合金的金属形成。
27.根据权利要求1至11、25、26的任一项所述的氮化物系半导体元件，其中，
所述p型半导体区域由GaN系半导体形成。
28.根据权利要求27所述的氮化物系半导体元件，其中，
所述p型半导体区域是GaN。
29.一种光源，具备：
氮化物系半导体发光元件；和
波长变换部，其包含对从所述氮化物系半导体发光元件放射的光的波长进行变换的荧光物质，
所述氮化物系半导体发光元件具备：
具有p型半导体区域的氮化物系半导体层叠结构；和
设置在所述p型半导体区域上的电极，
所述p型半导体区域由AlxInyGazN半导体构成，其中x+y+z＝1，x≥0，y≥0，z≥0，
所述p型半导体区域是从m面以1°以上的角度倾斜的半导体层，所述p型半导体区域中的主面的法线与m面的法线所形成的角度在1°以上且5°以下，
所述电极包括与所述p型半导体区域的所述主面接触的Mg层和形成在所述Mg层上的金属层，
所述金属层由比Au难与Mg形成合金的金属形成。
30.根据权利要求12或29所述的光源，其中，
所述p型半导体区域由GaN系半导体形成。
31.根据权利要求30所述的光源，其中，
所述p型半导体区域是GaN。
32.一种氮化物系半导体元件的制造方法，包括：
工序(a)，准备基板；
工序(b)，在所述基板上形成具有p型半导体区域的氮化物系半导体层叠结构，所述p型半导体区域由AlxInyGazN半导体构成，所述半导体的主面的法线与m面的法线所形成的角度在1°以上且5°以下，其中x+y+z＝1，x≥0，y≥0，z≥0；和
工序(c)，在所述氮化物系半导体层叠结构的所述p型半导体区域的所述主面上形成电极，
所述工序(c)包括：
在所述p型半导体区域的所述主面上形成Mg层的工序；和
在形成所述Mg层之后形成金属层的工序，所述金属层由比Au难与Mg形成合金的金属形成。
33.根据权利要求13至22、32的任一项所述的氮化物系半导体元件的制造方法，其中，
所述p型半导体区域由GaN系半导体形成。
34.根据权利要求33所述的氮化物系半导体元件的制造方法，其中，
所述p型半导体区域是GaN。
CN2010800410415A 2009-12-25 2010-12-21 氮化物系半导体元件及其制造方法 Pending CN102511085A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-294617 2009-12-25
JP2009294617 2009-12-25
PCT/JP2010/007400 WO2011077704A1 (ja) 2009-12-25 2010-12-21 窒化物系半導体素子およびその製造方法

Publications (1)

Publication Number Publication Date
CN102511085A true CN102511085A (zh) 2012-06-20

Family

ID=44195258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800410415A Pending CN102511085A (zh) 2009-12-25 2010-12-21 氮化物系半导体元件及其制造方法

Country Status (6)

Country Link
US (1) US8748899B2 (zh)
EP (1) EP2479807B1 (zh)
JP (1) JP4843122B2 (zh)
KR (1) KR101171722B1 (zh)
CN (1) CN102511085A (zh)
WO (1) WO2011077704A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7244745B2 (ja) * 2019-02-15 2023-03-23 日亜化学工業株式会社 発光装置、及び、光学装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102067348A (zh) * 2009-04-06 2011-05-18 松下电器产业株式会社 氮化物系半导体元件及其制造方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0711429A (ja) 1993-06-23 1995-01-13 Toshiba Corp 金属蒸気発生方法および装置
JPH0711430A (ja) * 1993-06-29 1995-01-13 Mitsubishi Electric Corp 電子ビーム蒸着装置と電子ビームを用いた溶接装置及び自由電子レーザ装置
US5708301A (en) 1994-02-28 1998-01-13 Sumitomo Chemical Company, Limited Electrode material and electrode for III-V group compound semiconductor
JP3494478B2 (ja) 1994-08-22 2004-02-09 日亜化学工業株式会社 窒化ガリウム系化合物半導体素子
US6072197A (en) 1996-02-23 2000-06-06 Fujitsu Limited Semiconductor light emitting device with an active layer made of semiconductor having uniaxial anisotropy
JP3735960B2 (ja) * 1996-09-06 2006-01-18 松下電器産業株式会社 半導体発光素子
JPH10341039A (ja) 1997-04-10 1998-12-22 Toshiba Corp 半導体発光素子およびその製造方法
JP4013288B2 (ja) 1997-06-25 2007-11-28 住友化学株式会社 ３−５族化合物半導体用電極の製造方法と３−５族化合物半導体素子
JP3299145B2 (ja) 1997-07-15 2002-07-08 日本電気株式会社 窒化ガリウム系半導体のｐ型電極およびその形成方法
JPH11233890A (ja) 1998-02-12 1999-08-27 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体素子
JP4183299B2 (ja) * 1998-03-25 2008-11-19 株式会社東芝 窒化ガリウム系化合物半導体発光素子
JP3494880B2 (ja) 1998-03-26 2004-02-09 株式会社東芝 窒化物系半導体発光素子のｐ側電極及び窒化物系半導体発光素子
JP2000049114A (ja) * 1998-07-30 2000-02-18 Sony Corp 電極およびその形成方法ならびに半導体装置およびその製造方法
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP2000174333A (ja) * 1998-12-02 2000-06-23 Toshiba Corp 窒化ガリウム系化合物半導体発光素子及び製造方法
JP4627850B2 (ja) 1999-09-09 2011-02-09 シャープ株式会社 Ｉｉｉ族窒化物半導体の電極形成方法
JP2001160656A (ja) * 1999-12-01 2001-06-12 Sharp Corp 窒化物系化合物半導体装置
JP3929008B2 (ja) * 2000-01-14 2007-06-13 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
JP2001308462A (ja) 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
JP2002170989A (ja) * 2000-12-04 2002-06-14 Sharp Corp 窒化物系化合物半導体発光素子
JP3453558B2 (ja) * 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
JP2003332697A (ja) 2002-05-09 2003-11-21 Sony Corp 窒化物半導体素子及びその製造方法
KR100506741B1 (ko) * 2003-12-24 2005-08-08 삼성전기주식회사 플립칩용 질화물 반도체 발광소자 및 그 제조방법
KR100586943B1 (ko) * 2003-12-26 2006-06-07 삼성전기주식회사 질화갈륨계 반도체 발광소자의 제조방법
JP4439955B2 (ja) 2004-03-15 2010-03-24 パナソニック株式会社 半導体装置及び半導体レーザ装置の製造方法
KR100773538B1 (ko) 2004-10-07 2007-11-07 삼성전자주식회사 반사 전극 및 이를 구비하는 화합물 반도체 발광소자
TW200711171A (en) * 2005-04-05 2007-03-16 Toshiba Kk Gallium nitride based semiconductor device and method of manufacturing same
DE102005061828B4 (de) 2005-06-23 2017-05-24 Osram Opto Semiconductors Gmbh Wellenlängenkonvertierendes Konvertermaterial, lichtabstrahlendes optisches Bauelement und Verfahren zu dessen Herstellung
KR100742988B1 (ko) * 2005-11-25 2007-07-26 (주)더리즈 ｐ형 질화갈륨계 디바이스 제조방법
JP2009526370A (ja) 2006-02-09 2009-07-16 キユーデイー・ビジヨン・インコーポレーテツド 半導体ナノ結晶およびドープされた有機材料を含む層を含むデバイスおよび方法
JP5604102B2 (ja) * 2006-06-21 2014-10-08 独立行政法人科学技術振興機構 安熱法による成長で作製された、窒素面またはＭ面ＧａＮ基板を用いた光電子デバイスと電子デバイス
JP2008109066A (ja) 2006-09-29 2008-05-08 Rohm Co Ltd 発光素子
WO2008073384A1 (en) * 2006-12-11 2008-06-19 The Regents Of University Of California Non-polar and semi-polar light emitting devices
JP2010512661A (ja) * 2006-12-11 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 高特性無極性ｉｉｉ族窒化物光デバイスの有機金属化学気相成長法（ｍｏｃｖｄ）による成長
JP2008153285A (ja) * 2006-12-14 2008-07-03 Rohm Co Ltd 窒化物半導体装置および窒化物半導体製造方法
US7547908B2 (en) * 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
JP2008235804A (ja) * 2007-03-23 2008-10-02 Rohm Co Ltd 発光素子
JP2008258503A (ja) * 2007-04-06 2008-10-23 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、および窒化物系半導体発光素子を作製する方法
KR100835116B1 (ko) * 2007-04-16 2008-06-05 삼성전기주식회사 질화물 반도체 발광 소자
JP4924185B2 (ja) 2007-04-27 2012-04-25 住友電気工業株式会社 窒化物半導体発光素子
JP2009043613A (ja) 2007-08-09 2009-02-26 Toyota Motor Corp パルス電子ビーム発生装置およびパルス電子ビーム成膜装置
US7652301B2 (en) * 2007-08-16 2010-01-26 Philips Lumileds Lighting Company, Llc Optical element coupled to low profile side emitting LED
KR100889956B1 (ko) * 2007-09-27 2009-03-20 서울옵토디바이스주식회사 교류용 발광다이오드
JP2009135466A (ja) * 2007-10-29 2009-06-18 Mitsubishi Chemicals Corp 半導体発光素子およびその製造方法
US7781780B2 (en) * 2008-03-31 2010-08-24 Bridgelux, Inc. Light emitting diodes with smooth surface for reflective electrode
CN102084504B (zh) * 2008-09-09 2013-07-17 松下电器产业株式会社 氮化物类半导体发光元件及其制造方法
US8084763B2 (en) * 2008-10-31 2011-12-27 The Regents Of The University Of California Optoelectronic device based on non-polar and semi-polar aluminum indium nitride and aluminum indium gallium nitride alloys
US20100109025A1 (en) * 2008-11-05 2010-05-06 Koninklijke Philips Electronics N.V. Over the mold phosphor lens for an led
WO2010052810A1 (ja) * 2008-11-06 2010-05-14 パナソニック株式会社 窒化物系半導体素子およびその製造方法
WO2010103804A1 (ja) * 2009-03-11 2010-09-16 パナソニック株式会社 窒化物系半導体素子およびその製造方法
WO2010113238A1 (ja) * 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法
CN102203967B (zh) * 2010-01-18 2012-10-03 松下电器产业株式会社 氮化物类半导体元件以及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102067348A (zh) * 2009-04-06 2011-05-18 松下电器产业株式会社 氮化物系半导体元件及其制造方法

Also Published As

Publication number Publication date
EP2479807B1 (en) 2014-06-18
JPWO2011077704A1 (ja) 2013-05-02
US20120199844A1 (en) 2012-08-09
JP4843122B2 (ja) 2011-12-21
EP2479807A1 (en) 2012-07-25
EP2479807A4 (en) 2012-10-24
KR20120032048A (ko) 2012-04-04
US8748899B2 (en) 2014-06-10
WO2011077704A1 (ja) 2011-06-30
KR101171722B1 (ko) 2012-08-06

Similar Documents

Publication Publication Date Title
CN101971364B (zh) 氮化物类半导体元件及其制造方法
CN101981713B (zh) 氮化物系半导体元件及其制造方法
CN101438429B (zh) Ⅲ族氮化物化合物半导体叠层结构体
CN102067348B (zh) 氮化物系半导体元件及其制造方法
CN102203967B (zh) 氮化物类半导体元件以及其制造方法
CN102341922A (zh) 氮化物半导体元件及其制造方法
CN102598320B (zh) 氮化物类半导体元件
CN102687292B (zh) 氮化物系半导体元件及其制造方法
CN102696122A (zh) 氮化物系半导体元件及其制造方法
CN102859724A (zh) 氮化物系半导体元件及其制造方法
CN102511085A (zh) 氮化物系半导体元件及其制造方法
CN102511086A (zh) 氮化物系半导体元件及其制造方法
CN102754226A (zh) 氮化物系半导体元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120620