CN101438429B - Ⅲ族氮化物化合物半导体叠层结构体 - Google Patents

Ⅲ族氮化物化合物半导体叠层结构体 Download PDF

Info

Publication number
CN101438429B
CN101438429B CN2007800165680A CN200780016568A CN101438429B CN 101438429 B CN101438429 B CN 101438429B CN 2007800165680 A CN2007800165680 A CN 2007800165680A CN 200780016568 A CN200780016568 A CN 200780016568A CN 101438429 B CN101438429 B CN 101438429B
Authority
CN
China
Prior art keywords
compound semiconductor
layer
nitride compound
iii nitride
ground floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800165680A
Other languages
English (en)
Other versions
CN101438429A (zh
Inventor
三木久幸
酒井浩光
塙健三
横山泰典
佐佐木保正
加治亘章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN101438429A publication Critical patent/CN101438429A/zh
Application granted granted Critical
Publication of CN101438429B publication Critical patent/CN101438429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明的目的是在异种基板上稳定地得到层叠了良好结晶性的III族氮化物化合物半导体层的III族氮化物化合物半导体叠层结构体。本发明的III族氮化物化合物半导体叠层结构体，其特征在于，在基板上具备由III族氮化物化合物半导体形成的第一层和与该第一层邻接的由III族氮化物化合物半导体形成的第二层，该第一层含有晶界面清晰的柱状晶，其密度为1×103个/μm2～1×105个/μm2。

Description

III族氮化物化合物半导体叠层结构体
技术领域
本发明涉及发光二极管(LED)、激光二极管(LD)和电子器件等的制造所使用的结晶性好的III族氮化物化合物半导体(以下，III族氮化物化合物半导体规定为由AlGaInN表示的化合物半导体)叠层结构体及其制造方法。特别是涉及为了使结晶性好的III族氮化物化合物半导体晶体在蓝宝石基板上外延生长而可很好地使用的III族氮化物化合物半导体叠层结构体及其制造方法。
背景技术
III族氮化物化合物半导体，由于具有相当于可见光到紫外光区的能量直接迁移型的带隙，能够进行高效率的发光，因此实现了作为LED和LD的制品化。另外，作为电子器件也具有能得到以往的III-V族化合物半导体所不能得到的特性的电位。
III-V族(第三主族～第五主族)化合物半导体的单晶片尚未市售，III-V族化合物半导体一般是采用使不同的材料的单晶片上生长晶体的方法。在这样的异种基板与在其上面外延生长的III族氮化物化合物半导体晶体之间存在较大的晶格不整合(不一致)。例如，在蓝宝石(Al2O3)与氮化镓(GaN)之间存在16％的晶格不整合，在SiC与氮化镓之间存在6％的晶格不整合。一般在存在这样的较大的晶格不整合时，难以使晶体在基板上直接外延生长，即使生长也得不到结晶性良好的晶体。因此，在采用金属有机物化学气相淀积法(MOCVD)在蓝宝石单晶基板或SiC单晶基板上使III族氮化物化合物半导体晶体外延生长的场合，一般采用下述方法：如日本专利第3026087号公报和日本特开平4-297023号公报所述，首先在基板上堆积由氮化铝(AlN)、AlGaN构成的被称为低温缓冲层的层，在高温下在其上面使III族氮化物化合物半导体晶体外延生长。
另外，日本特开2003-243302号公报、Journal of Crystal Growth，1991年，Vol.115，pp.628-633中记载了使用柱状晶的集合组织的层作为缓冲层的技术。这些文献所公开的技术，与上述的现有技术同样在成膜时采用了MOCVD法。MOCVD法适合于以高的生长速度形成高品质的结晶膜，但要均匀性良好地形成柱状晶那样的结构的膜，溅射法等的使用等离子体化了的金属原料的成膜法较适合。另外，这些文献没有关于柱状晶密度的记述。
另外，关于采用MOCVD以外的方法形成缓冲层的技术也有几个报告。例如，日本特公平5-86646号公报记载了在采用高频溅射法成膜的缓冲层上，采用MOCVD使相同组成的晶体生长的技术。然而，在日本专利第3440873号公报和日本专利第3700492号公报中记载了：若只采用该日本特公平5-86646号公报所述的技术不能够稳定地得到良好的晶体的内容。为了稳定地得到良好的晶体，日本专利第3440873号公报记载了在缓冲层生长后，在包含氨和氢的混合气体中进行退火很重要；日本专利第3700492号公报记载了在400℃以上的温度下采用DC溅射形成缓冲层很重要。
然而，上述特许公报没有记载希望在基板上形成怎样的结晶性的层。实际上根据本发明者潜心实验的结果，若只为上述特许公报所述的条件，不能稳定地得到作为良好的晶体的III族氮化物化合物半导体晶体。
另外，关于基板，日本专利第3440873号公报和日本专利第3700492号公报中，举出了蓝宝石、硅、碳化硅、氧化锌、磷化镓、砷化镓、氧化镁、氧化锰和III族氮化物系化合物半导体单晶等，其中记载了蓝宝石的a面基板最适合。
发明内容
本发明的目的是在形成III族氮化物化合物半导层时，使用控制了结构的缓冲层，稳定地得到良好结晶性的III族氮化物化合物半导体层。
本发明的另一目的是提供一种上述的控制了结构的缓冲层的高效率的制造方法。
本发明提供下述发明。
(1)一种III族氮化物化合物半导体叠层结构体，其特征在于，在基板上具备由III族氮化物化合物半导体形成的第一层和与该第一层邻接的由III族氮化物化合物半导体形成的第二层，该第一层含有晶界面清晰的柱状晶，其密度为1×103个/μm2～1×105个/μm2。
(2)根据上述(1)所述的III族氮化物化合物半导体叠层结构体，其中，第一层覆盖了基板表面的至少90％。
(3)根据上述(1)或(2)所述的III族氮化物化合物半导体叠层结构体，其中，晶界面清晰的柱状晶的宽度为1nm～50nm。
(4)根据上述(3)所述的III族氮化物化合物半导体叠层结构体，其中，晶界面清晰的柱状晶的宽度为2nm～30nm。
(5)根据上述(1)～(4)的任一项所述的III族氮化物化合物半导体叠层结构体，其中，第一层的厚度为10nm～500nm。
(6)根据上述(5)所述的III族氮化物化合物半导体叠层结构体，其中，第一层的厚度为20nm～100nm。
(7)根据上述(1)～(6)的任一项所述III族氮化物化合物半导体叠层结构体，其中，第一层是含有Al的III族氮化物化合物半导体。
(8)根据上述(7)所述的III族氮化物化合物半导体叠层结构体，其中，第一层由AlN形成。
(9)根据上述(1)～(8)的任一项所述的III族氮化物化合物半导体叠层结构体，其中，第二层为AlGaN。
(10)根据上述(1)～(8)的任一项所述的III族氮化物化合物半导体叠层结构体，其中，第二层为GaN。
(11)根据上述(1)～(10)的任一项所述的III族氮化物化合物半导体叠层结构体，其中，形成第一层的III族氮化物化合物半导体和形成第二层的III族氮化物化合物半导体是不同的材料。
(12)根据上述(11)所述的III族氮化物化合物半导体叠层结构体，其中，第一层为AlN，并且第二层为GaN。
(13)根据上述(1)～(12)的任一项所述的III族氮化物化合物半导体叠层结构体，其中，基板由选自蓝宝石、SiC、硅、氧化锌、氧化镁、氧化锰、氧化锆、氧化锰锌铁、氧化镁铝、硼化锆、氧化镓、氧化铟、氧化锂镓、氧化锂铝、氧化钕镓、氧化镧锶铝钽、氧化锶钛、氧化钛、铪、钨和钼中的材料构成。
(14)一种III族氮化物化合物半导体叠层结构体的制造方法，其特征在于，利用等离子体将III族金属原料和含有氮元素的气体活化使其反应，由此在基板上形成含有III族氮化物化合物半导体的柱状晶的第一层，然后形成与该第一层邻接的由III族氮化物化合物半导体形成的第二层。
(15)根据上述(14)所述的III族氮化物化合物半导体叠层结构体的制造方法，第一层的成膜法是选自溅射、PLD、PED和CVD中的一种。
(16)根据上述(15)所述的III族氮化物化合物半导体叠层结构体的制造方法，第一层的成膜法是溅射法。
(17)根据上述(16)所述的III族氮化物化合物半导体叠层结构体的制造方法，第一层的成膜法是一边使氮源在反应器内流通一边进行的反应性溅射。
(18)根据上述(17)所述的III族氮化物化合物半导体叠层结构体的制造方法，第一层的成膜法是利用氨作为氮源的溅射法。
(19)根据上述(17)所述的III族氮化物化合物半导体叠层结构体的制造方法，第一层的成膜法是利用氮气作为氮源的溅射法。
(20)根据上述(16)～(19)的任一项所述的III族氮化物化合物半导体叠层结构体的制造方法，第一层的成膜法是RF溅射法。
(21)根据上述(20)所述的III族氮化物化合物半导体叠层结构体的制造方法，第一层的成膜法是一边使阴极的磁铁的位置移动一边进行的RF溅射法。
(22)根据上述(16)～(21)的任一项所述的III族氮化物化合物半导体叠层结构体的制造方法，形成第一层时的基板温度为400℃～800℃。
(23)根据上述(14)～(22)的任一项所述的III族氮化物化合物半导体叠层结构体的制造方法，第二层的成膜法是MOCVD法。
(24)根据上述(14)～(22)的任一项所述的III族氮化物化合物半导体叠层结构体的制造方法，第二层的成膜法是反应性溅射法。
(25)根据上述(14)～(24)的任一项所述的III族氮化物化合物半导体叠层结构体的制造方法，形成第二层时的基板温度为900℃以上。
(26)一种III族氮化物化合物半导体发光元件，包括上述(1)～(13)的任一项所述的III族氮化物化合物半导体叠层结构体。
(27)一种灯，包括上述(26)所述的III族氮化物化合物半导体发光元件。
本发明的III族氮化物化合物半导体叠层结构体，具备由结晶性良好的III族氮化物化合物半导体形成的表层，因此使用它制造的LED等III族氮化物化合物半导体元件具有良好的特性。另外，本发明的III族氮化物化合物半导体叠层结构体的制造方法，由于采用利用等离子体将原料活化的方法形成第一层，因此能够以短时间得到均匀性良好的结晶膜，生产效率得到改进。
附图说明
图1是表示在本发明的实施例2中制造的半导体发光元件用的具有外延层结构的外延晶片的截面的模式图。
图2是表示在本发明的实施例2中制造的半导体发光元件的电极结构的平面图。
图3是在本发明的实施例1中制造的III族氮化物化合物半导体叠层结构的第一层的平面TEM照片。
图4是模式地表示图3的图。
图5是在本发明的实施例1中制造的III族氮化物化合物半导体叠层结构体的截面TEM照片。
图6是模式地表示图5的图。
图7是在本发明的比较例中制造的III族氮化物化合物半导体叠层结构体的第一层的平面TEM照片。
图8是模式地表示图7的图。
具体实施方式
本发明的III族氮化物化合物半导体叠层结构体，是在基板上使III族氮化物化合物半导体晶体外延生长时，基板上作为第一层使用了含有晶界面清晰的柱状晶的层的叠层结构体。柱状晶清晰的界面，起到用于在其正上方制膜的第二层的发生的晶种的作用，能够以适度的密度发生晶种。在所发生的晶种逐渐地进行横向生长的过程中，位错被环化而减少，能够形成低位错的良好结晶性的层。
可以认为在柱状晶的界面产生台阶差，成为活性点，发生晶种，还可以认为在界面部分产生微小的间隙从而发生晶种。以怎样的机理发生晶种的详细情况还不能够特定。
本发明中所说的晶界面清晰的柱状晶，是从平面方向观察的场合形成以六边形为基调的截面形状，具有清晰的晶界面的晶粒。有时层的全部由该晶粒填埋，还有时分散地存在于不具有清晰的晶界面的层中。
图3是从平面方向观察本发明的实施例1所制造的III族氮化物化合物半导体叠层结构体的第一层的TEM照片。图4是模式地表示图3的图。判明由具有以六边形为基调的截面形状的清晰的晶界面包围的晶粒，以点状存在于不具有清晰的界面的结晶层中。大小按直径计为5nm～10nm左右。其密度在以1μm包围的正方形中为5000个左右，(照片为85nm×120nm的范围，在其中，可看到47个晶界面清晰的柱状晶)。
本说明书所公开的技术中，晶界面清晰的柱状晶的适宜密度，在以1μm包围的正方形中是1000个～100000个左右。当为其以上的密度时，过多地含有结晶的界面，相当于结晶性低。其结果，第二层的结晶性不能提高。而当为其以下的密度时，结晶的界面过少，第二层的结晶性也不能提高。更优选为1500个～50000个，特别优选为2000个～10000个。
例如，图7是从平面方向观察本发明的比较例1所制造的III族氮化物化合物半导体叠层结构体的第一层的TEM照片。图8是模式地表示图7的图。如图7所示的TEM像那样，使用只含有在1μm2中具有500个左右的清晰界面的柱状晶的AlN结晶层作为第一层的场合，不能得到良好的结晶性的第二层。在严重的场合，第二层不成为镜状表面而呈白浊。由这样的III族氮化物化合物半导体叠层结构体制造的LED，在其上面层叠的n型层、发光层和p型层的结晶性也差，发生漏电流，ESD耐性和老化特性差。
如上所述，第一层中所含的柱状晶是否是具有清晰的界面的柱状晶，能够由平面TEM照片判断。另外，其密度也可以由平面TEM照片进行测定。
再者，所谓柱状晶，是指作为纵截面形状为柱状的晶体，是否为柱状可以由截面TEM照片判断。图5是本发明的实施例1所制造的III族氮化物化合物半导体叠层结构体的与图3大致同一位置的截面的TEM照片，图6是模式地表示图5的图。第一层被图6中实线所示的界面分割开，位于界面与界面之间的一个个的结晶块呈六边形的柱形状。
所谓较多地含有晶界面清晰的柱状晶的结晶层，意指相对于基板面的晶格面很整齐一致的晶体的集合体。在为相对于基板面的晶格面稍微倾斜的晶体的集合体的场合，晶体彼此可连续地连接，因此形成晶界面不清晰的集合体。
这样的结晶性特性，反映在X射线测定的结果上。由一般的二晶体X射线摇摆曲线测定与基板平行的(0002)面的晶格常数的场合，半值宽小相当于是本发明所规定的较多地含有晶界面清晰的柱状晶的集合体。因此，优选第一层的(0002)面的X射线摇摆曲线测定的半值宽为0.5度以下，更优选为0.1度以下。
在本发明中，为了使第二层成为良好的结晶性，必须适当地控制柱状晶的一个个晶粒的宽度。具体地，各柱状晶的宽度优选为0.1nm～100nm间的值。更优选为1nm～70nm之间的值。此外，柱状晶的晶界面的密度较重要，因此优选柱状晶的大小在某个一定的范围，以使得晶界面的密度在适当的范围内。例如，各柱状晶的宽度优选为1nm～50nm之间的值，更优选为2nm～30nm之间的值，特别优选为3nm～20nm之间的值。
各柱状晶的宽度能够由上述平面TEM照片容易地测定。即，在图4中，各柱状晶的径是各柱状晶的宽度。例如，柱状晶A的宽度为a，柱状晶B的宽度为b。观察图3也可判明，各柱状晶的宽度并不是能够精密地规定的值，而是具有某种程度的分布。因此，即使各柱状晶的宽度脱离上述范围的晶体有几个百分比左右，也并不对本发明的效果造成影响。优选90％以上在上述范围内。
另外，第一层的层厚优选为10nm～500nm。当比其薄时，不能够充分地发挥作为缓冲层的作用，当比其厚时功能也没有变化，因此只是无谓地延长处理时间。更优选层厚为20nm～100nm。第一层的层厚也可以由上述截面TEM照片容易地测定。
包含这样的柱状晶的第一层(缓冲层)，优选没有间隙地覆盖基板上。第一层不覆盖基板从而基板的表面一部分露出时，由于在第一层上成膜的第二层和在基板上直接成膜的第二层，晶体的晶格常数不同，因此未成为均一的晶体。作为结果，产生凸起和凹坑。
为此，第一层必须覆盖基板表面的至少60％。更优选为覆盖80％以上，最优选覆盖90％以上。
第一层覆盖基板的比例，可以由上述截面TEM照片进行测定。特别是第一层与第二层的材料不同的场合，通过使用EDS等与基板面平行地扫描基板与层的界面，也可以估算出没有形成第一层的区域的比例。另外，还可以通过准备只形成了第一层的试样，采用AFM等方法测定基板露出的面积。本发明中由上述截面TEM照片测定。
作为构成第一层的材料，只要是由通式AlGaInN表示的III族氮化物化合物半导体，则可以使用任何的材料。此外，还可以含有作为V族的As、P。但是，其中优选为含有Al的组成。另外，特别优选为GaAlN，Al组分优选为50％以上。此外，通过使其为AlN，能够高效率地形成为柱状晶集合体，因而更优选。
作为第一层的制膜方法，可以没有任何问题地利用作为III族氮化物化合物半导体的结晶生长方法而一般已知的方法。一般所使用的结晶生长方法有MOCVD法、MBE法、溅射法和HVPE法等。
特别是通过利用等离子体将III族金属原料和含有氮元素的气体活化、使其反应来进行成膜的方法，由于容易生成晶界面清晰的柱状晶因而优选。
作为将III族金属原料等离子体化的成膜方法，已知有溅射、PLD、PED和CVD等。作为产生等离子体的方法有：在特定的真空度下施加高电压引起放电的溅射法；通过照射高能密度的激光来使之发生的PLD法；以及，通过照射电子束而使其发生的PED法，其中，溅射法由于最简便，容易以适度的密度发生晶界面清晰的柱状晶，还适于大量生产，因此是优选的方法。DC溅射法由于招致靶表面的充电，成膜速度不稳定的可能性高，因此优选脉冲DC溅射或RF溅射法。
溅射法中，通过将等离子体封入磁场内来提高效率一般已实用化，作为避免充电的方法，优选使磁铁的位置在靶内移动。具体的运动方法可根据装置进行选择，可以使其摇动或使其旋转运动。通过这样的操作，能够形成以适宜的密度具有晶界面清晰的柱状晶的第一层。
根据本发明者的实验判明，成膜时的基板温度优选为300～800℃。当为其以下的温度时，第一层不能够覆盖基板整个面，有时基板面露出。当为其以上的温度时，金属原料的迁移变得活跃，难以形成晶界面清晰的柱状晶，不适合作为第一层。更优选为400～800℃。
采用溅射法形成第一层的场合，重要的参数除了基板温度以外，还有炉内的压力和氮分压。炉内的压力优选为0.3Pa以上。当为该值之下的压力时，氮的存在量少，被溅射的金属不成为氮化物而附着。压力的上限没有特别限定，但不用说需要是能够发生等离子体的程度的低压。氮流量相对于氮和氩的流量的比，优选氮为20％～90％。当为其以下的流量比时，溅射金属以金属态附着，当为其以上的流量比时，氩的量少，溅射速度降低。特别优选氮为25％～70％。
通过使用这些条件，能够形成以所希望的密度含有晶界面清晰的柱状晶的第一层。
成膜速度优选为0.01nm/秒～10nm/秒。当为其以上的速度时，膜不成为结晶体而成为非晶。当为其以下的成膜速度时，膜不成为层而生长成岛状，不能够覆盖基板的表面。
在想要采用将III族金属原料等离子体化的成膜法，形成混晶作为第一层时，既有起初就使成为靶的金属为金属材料的混合物(可以未必形成合金)的方法，还可以采取准备由不同的材料形成的2个靶，同时地进行溅射的方法。一般地，如果想形成已决定的组成的膜，则使用混合材料的靶，如果想形成组成不同的几种膜，则将多个靶设置在室内。
作为本技术所使用的氮原料，可以没有任何问题地使用一般所知的化合物，特别是氨和氮，由于容易操作且可比较价廉地得到，因此优选。氨分解效率也高，能够以高的生长速度成膜，但反应性和毒性高，需要除害设备和气体检测器，需使反应装置所用的构件的材料为化学稳定性高的材料，在上述等等方面需要研究。相反当使用氮作为原料时，装置简单，但得不到高的反应速度。通过电场、热等来分解氮后导入装置的方法，虽然比使用氨时差，但能够得到可利用的程度的成膜速度，如果考虑与装置成分的兼顾，则是最适合的氮源。
构成第二层的材料不需要与第一层相同。
本发明者实验的结果，作为第二层的材料优选含有Ga的III族氮化物。需要通过移动使位错环化，以避免原样地继承作为晶界面清晰的柱状晶的集合体的第一层的结晶性，所谓容易发生位错环化的材料，是含有Ga的氮化物。特别优选AlGaN，GaN也适合。
第二层的厚度没有特别的限制，一般优选为0.5μm～20μm的范围。在0.5μm以下时，有时上述位错的环化不充分，在20μm以上时功能没有变化，只会无谓地延长处理时间。优选为1μm～15μm。
第二层，根据需要既可以形成为掺杂有掺杂物的结构，又可以形成为不掺杂的结构。使用导电性基板的场合，对第二层进行掺杂使层结构中可沿纵向流通电流，因此优选形成为在芯片的两面附带电极的结构。使用绝缘性基板的场合，采取在芯片的相同的面形成电极的芯片结构，因此基板正上方的层为不掺杂的晶体时结晶性良好。
层叠第二层的方法没有特别限定。只要是能够产生如上所述的位错环化的结晶生长方法就没有问题。特别是MOCVD法、MBE法和VPE法，一般地能够产生这样的迁移，因此可形成良好的结晶性的膜，因此优选。其中，MOCVD法能够得到结晶性最好的膜因而优选。
另外，还能够采用溅射法形成第二层。溅射法的场合，与MOCVD法和MBE法相比，可简便地制造装置。
第一层成膜后、第二层成膜前的退火并不特别需要。
但是，采用MOCVD、MBE和VPE等的气相化学成膜方法实施第二成膜的场合，一般地经过不伴有成膜的升温过程和温度的稳定化过程。在这些过程中，流通V族的原料气体的情况较多，因此作为结果有产生退火效果的可能性。然而，这并未特别地利用退火的效果，而是一般公知的技术。
另外，此时流通的载气可以无问题地使用一般的载气。即，可以使用在MOCVD等气相化学成膜法中广泛使用的氢、氮。然而，在化学上较有活性的氢中的升温有可能损害结晶性和晶体表面的平坦性，不长时间地进行为好。
形成第二层时的基板温度优选为800℃以上。基板温度高时容易发生原子的迁移，容易进行位错的环化。更优选为900℃以上，特别优选为1000℃以上。
不用说，成膜需为低于晶体分解的温度的温度。1200℃以上的温度不适合作为第二层的生长温度。
作为本发明中可使用的基板，一般地只要是能够形成III族氮化物化合物半导体晶体膜的基板，则可以使用任何的材料。例如是蓝宝石、SiC、硅、氧化锌、氧化镁、氧化锰、氧化锆、氧化锰锌铁、氧化镁铝、硼化锆、氧化镓、氧化铟、氧化锂镓、氧化锂铝、氧化钕镓、氧化镧锶铝钽、氧化锶钛、氧化钛、铪、钨和钼等。
对于当采用不使用氨的方法形成第一层、采用使用氨的方法形成第二层时，可知由于在高温下与氨接触而引起化学改性的氧化物基板和金属基板等，由于第一层作为涂层发挥作用，因此具有防止化学改质的效果，可作为有效的成膜方法应用。
基板，优选进行湿式的前处理。例如对于硅基板，进行熟知的RCA清洗方法等，使表面形成氢末端，从而成为稳定的工艺。
另外，可以在向反应器中导入后，采用溅射等的方法进行前处理。具体地，可通过置于Ar、N2的等离子体中来修整表面。例如，通过使Ar气、N2气等的等离子体作用于基板表面，可除去附着在表面上的有机物、氧化物。该场合通过在基板与室间施加电压，等离子体粒子就高效地作用于基板。
在第二层的上面层叠具有功能性的半导体叠层结构，可制成各种的半导体元件。
例如，形成用于发光元件的叠层结构的场合，有掺杂了Si、Ge和Sn等n型掺杂物的n型导电性层、掺杂了镁等p型掺杂物的p型导电性层等。作为材料，发光层等广泛地使用InGaN，覆层等可使用AlGaN。
作为器件，除了发光元件以外，还可用于激光元件和受光元件等的光电转换元件、或者HBT和HEMT等电子器件等。这些半导体元件已知多数的各种结构的半导体元件，本发明的III族氮化物化合物半导体叠层结构体的在第二层上层叠的元件结构，包括这些周知的元件结构在内没有任何限制。
特别是发光元件的场合，可将由本技术制造的元件封装，制成灯使用。另外，还知道通过与荧光体组合来改变发光色的技术，可以没有任何问题地利用它。例如，通过适当地选定荧光体，可以由发光元件得到长波长的发光，通过使发光元件自身的发光波长和由荧光体转换的波长混合，可以形成为白色的组件。
实施例
以下基于实施例具体地说明本发明。然而，本发明不只限于这些实施例。
实施例1
本实施例中，在c面蓝宝石基板上，作为第一层采用RF溅射法形成由AlN形成的含有晶界面清晰的柱状晶的层，在第一层上，作为第二层采用MOCVD法形成由GaN形成的层。
首先，只将一面镜面研磨成能够用于外延生长的程度的c面蓝宝石基板，不特别地进行湿式的前处理就导入到溅射机中。使用的溅射机具有高频式电源，并具有可在靶内使磁铁的位置移动的机构。
起初，在溅射装置内将基板加热到750℃，以15sccm的流量导入氮气后，将室内的压力保持在0.08Pa，对基板侧施加50W的高频偏压，通过暴露在氮等离子体中来洗涤基板表面。
接着，导入氩和氮气后，使基板温度降到500℃。对金属Al靶侧施加2000W的高频偏压，将炉内的压力保持在0.5Pa，在流通氩气15sccm、氮气5sccm的条件(氮相对于气体全体的比为25％)下，在蓝宝石基板上形成AlN膜。生长速度为0.12nm/秒。
靶内的磁铁，在基板洗涤时和成膜时都使其摇动。
形成50nm的AlN后，停止发生等离子体，使基板温度降低。
接着，将从溅射机中取出的基板导入到MOCVD炉中。
导入后，含有GaN层的试样的制造是采用MOCVD法按以下的步骤进行。首先，将蓝宝石基板导入反应炉中。蓝宝石基板在经氮气置换的手套箱中，载置在加热用的碳制基座上。
流通氮气后，使加热器工作，使基板温度升温到1150℃。确认在1150℃下温度稳定后，打开氨配管的阀，开始向炉内流通氨。接着向反应炉内供给含有三甲基镓(TMGa)蒸气的氢，开始使蓝宝石基板上附着构成第二层的III族氮化物化合物半导体的工序。氨的量进行了调节使得V族元素/III族元素比为6000。进行约1小时的上述的GaN层生长后，切换TMGa配管的阀，结束向反应炉供给原料，停止生长。结束GaN层的生长后，停止对加热器通电，将基板的温度降温到室温。
采用以上的工序制造了在蓝宝石基板上形成具有晶界面清晰的柱状晶结构的AlN的第一层，并在该第一层上形成非掺杂的2μm膜厚的GaN层的本发明的III族氮化物化合物半导体叠层结构体。取出的基板呈无色透明的镜面状。
接着，进行了采用上述的方法进行生长的非掺杂GaN层的四晶体X射线摇摆曲线(XRC)测定。该测定的结果，采用本发明的方法制造的非掺杂GaN层，在(0002)面的测定中显示出半值宽50arcsec，对于(10-10)面而言，显示出半值宽250arcsec。
另外，使用透射型电子显微镜(TEM)观察了制得的叠层结构体的截面。图5是其TEM照片，图6是模式地表示图5的图。由这些图判明，在蓝宝石基板与由氮化镓形成的第二层之间，观察到在与基板面大致垂直的方向具有多个晶界面的由AlN膜形成的第一层。膜厚为50nm左右。可认为该层是含有纵长的柱状晶的层。另外，第一层覆盖了基板整个面。
此外，通过溅射形成第一层时，制造了在同一室内同时地只形成第一层的试样。由透射型电子显微镜(TEM)观察了所得到的试样的AlN层的平面。图3是其TEM照片，图4是模式地表示图3的图。由这些图判明，第一层以5×103个/μm2左右的密度含有晶界面清晰的大小为5nm～10nm左右的六棱柱状的晶体。
采用该相同试样测定了第一层的二晶体X射线摇摆曲线，在(0002)面的测定中，显示出半值宽0.07度。
实施例2
本实施例中，对使用本发明的III族氮化物化合物半导体叠层结构体的III族氮化物化合物半导体发光元件的制造进行说明。本实施例中，采用与实施例1相同的条件，在遍及6μm而制造的非掺杂GaN晶体(第二层)上，形成以Si为掺杂物的n型接触层等，最终制造了图1所示的半导体发光元件用的具有外延层结构的外延晶片，即，外延晶片具有下述结构：在具有c面的蓝宝石基板9上采用与实施例1所述的方法相同的生长方法形成的含有晶界面清晰的柱状晶结构的厚度50nm的AlN层8(第一层)上，从基板侧顺序地层叠下述层，所述层为：厚度6μm的非掺杂GaN层7(第二层)；具有1×1019cm-3的电子浓度的厚度2μm的Si掺杂GaN层6；具有1×1018cm-3的电子浓度的厚度
Figure G2007800165680D00151
的In0.1Ga0.9N覆层5；始于GaN势垒层终于GaN势垒层的多量子阱结构20，其中该结构包括层厚为
Figure G2007800165680D00152
的6层的GaN势垒层3和层厚为
Figure G2007800165680D00153
的5层的非掺杂的In0.2Ga0.8N阱层4；厚度
Figure G2007800165680D00154
的掺杂Mg的Al0.1Ga0.9N覆层2；膜厚0.2μm的掺杂Mg的Al0.02Ga0.98N层1。
具有上述的半导体发光元件结构的外延层的晶片的制造，对于Si掺杂GaN层6以后的叠层，使用与在实施例1中使用的装置相同的MOCVD装置，与实施例1中的第二层的成膜同样地进行。
根据以上的步骤，制造了半导体发光元件用的具有外延层结构的外延晶片。在此，Mg掺杂Al0.02Ga0.98N层，即使不进行用于将p型载流子活化用的退火处理也显示出p型。
接着，使用在上述的蓝宝石基板上层叠有外延层的外延晶片，制造了作为半导体发光元件的一种的发光二极管。图2是本实施例所制造的发光二极管的电极结构的平面图。图中，10是n侧电极，11是用于形成n侧电极的Si掺杂GaN层6的露出面，12是p电极焊盘，13是透光性p电极。
对于制作的晶片，采用公知的光刻技术，在Mg掺杂Al0.02Ga0.98N层的表面上，形成由ITO形成的透光性p电极13、和具有在其上从p电极13的表面侧顺序地层叠了Cr、Ti和Au的结构的p电极焊盘12，制成了p侧电极。然后，对晶片进行干蚀刻，使Si掺杂GaN层的形成n侧电极的部分11露出，在露出的部分制作了从半导体侧顺序地包括Cr、Ti和Au这三层的n侧电极10。通过这些作业，在晶片上制作了具有图2所示形状的电极。
对于这样形成p侧和n侧的电极的晶片，将蓝宝石基板的背面进行磨削和研磨，形成为镜面状面。然后将该晶片切成350μm见方的片，使电极朝上载置在引线框上，采用金线与引线框连接，制成发光二极管，如上所述制造的发光二极管的p侧和n侧的电极间流通正向电流，结果在20mA电流下的正向电压为3.0V。另外，通过p侧的透光性电极观察发光，结果发光波长为470nm，发光输出功率在电流20mA下显示15mw。由制作的晶片的大致整个面制作的发光二极管，可以没有偏差地得到这样的发光二极管的特性。
比较例1
本比较例，在a面蓝宝石基板上，作为第一层采用DC溅射法形成AlN层，再在其上作为第二层采用MOCVD法形成GaN层。溅射时的基板温度为500℃。膜厚等与实施例1相同。
结果，采用MOCVD法使GaN层生长后，从反应装置中取出的晶片的表面呈白浊，表面可发现多个凹坑。
采用与实施例1同样的方法观察该工艺中的第一层的结果示于图7。图8是模式地表示图7的图。由这些图判明，采用DC溅射成膜的由AlN形成的第一层，晶界面清晰的柱状晶的密度为5×102个/μm2左右，判明并没有以本发明规定的密度含有晶界面清晰的柱状晶。
使用该相同试样，测定第一层的二晶体X射线摇摆曲线的结果，(0002)面的测定显示出半值宽0.7度。
实施例3
本实施例，采用旋转阴极式的RF溅射法，在蓝宝石c面基板上形成由AlN形成的含有晶界面清晰的柱状晶的层作为第一层，在第一层上采用MOCVD法形成GaN层作为第二层，在第二层上形成与实施例2相同的LED用外延层。溅射时的基板温度为700℃，其他的条件与实施例2相同。
结果，采用MOCVD法使LED用外延层生长后，从反应装置中取出的晶片的表面为镜面。
采用与实施例1同样的方法观察第一层的结果，采用RF溅射成膜的由AlN形成的第一层，含有各晶体的宽度为5～10nm左右、密度为5×103个/μm2左右的晶界面清晰的柱状晶。
将如上所述地制造的晶片，与实施例2同样地制成发光二极管芯片，在电极间流通正向电流的结果，在电流20mA下的正向电压为3.1V。另外，通过p侧的透光性电极观察发光的结果，发光波长为460nm，发光输出功率在20mA下显示13mw。由制作的晶片的大致整个面制造的发光二极管，可以没有偏差地得到这样的发光二极管的特性。
实施例4
本实施例中，采用旋转阴极式的RF溅射法，在Si(111)基板上形成由AlGaN形成的含有晶界面清晰的柱状晶的层作为第一层，再在第一层上采用MOCVD法形成掺杂Si的AlGaN层作为第二层，再在第二层上形成与实施例2相同的LED用外延层。第一层的Al组分为70％，第二层的Al组分为15％。溅射时的基板温度为500℃。其他的条件与实施例2相同。
结果，采用MOCVD法使LED用外延层生长后，从反应装置中取出的晶片的表面为镜面。
采用与实施例1同样的方法观察了第一层。采用RF溅射成膜的AlGaN层，含有各晶体的宽度为20nm左右、密度为2×103个/μm2左右的晶界面清晰的柱状晶。
将如上所述地制造的晶片与实施例2同样地制成发光二极管芯片。此时在叠层结构侧与基板侧的上下设置电极，在电极间流通正向电流，结果在电流20mA下的正向电压为2.9V。另外，通过p侧的透光性电极观察发光的结果，发光波长为460nm，发光输出功率在电流20mA下显示10mV。由制造的晶片的大致整个面制造的发光二极管，可没有偏差地得到这样的发光二极管特性。
实施例5
本实施例中，采用由CO2激光器激发靶的PLD法，在ZnO(0001)基板上形成由GaN形成的含有晶界面清晰的柱状晶的层作为第一层，再在第一层上采用MOCVD法形成掺杂Ge的AlGaN层作为第二层，再在第二层上形成与实施例2相同的LED用外延层。第二层的Al组分为10％。第一层成膜时的基板温度为750℃。另外，此时由于试着制造了525nm附近的绿色LED，因此增大了发光层成膜时的In原料的流量。
结果，采用MOCVD法使LED用外延层生长后，从反应装置中取出的晶片的表面为镜面。
采用与实施例1同样的方法观察了第一层，采用PLD法成膜的GaN层，含有各晶体的宽度为5nm左右、密度为5×103个/μm2左右的晶界面清晰的柱状晶。
将如上所述制造的晶片与实施例2同样地制成发光二极管芯片。与实施例4同样地将电极设置在叠层结构侧与基板侧的上下。在电极间流通正向电流的结果，在电流20mA下的正向电压为3.3V。另外，通过p侧的透光性电极观察发光的结果，发光波长为525nm，发光输出功率在电流20mA下显示10mw。由制造的晶片的大致整个面制造的发光二极管，可没有偏差地得到这样的发光二极管特性。
实施例6
本实施例中，对使用了本发明的III族氮化物化合物半导体叠层结构体的III族氮化物化合物半导体发光元件的制造方法进行说明。本实施例中，采用与实施例1相同的条件在遍及6μm而制造的非掺杂GaN晶体(第二层)上，形成以Ge为掺杂物的n型接触层等，最终制造了具有图1所示的半导体发光元件用的外延层结构的外延晶片。即，外延晶片具有下述结构：在具有c面的蓝宝石基板9上采用与实施例1所述的方法相同的生长方法形成的具有柱状晶结构的厚度50μm的AlN层8(第一层)上，从基板侧顺序地层叠下述层，所述层为：厚度6μm的非掺杂GaN层7(第二层)；具有1×1019cm-3的电子浓度的2μm的Ge掺杂GaN层6；具有1×1018cm-3的电子浓度的
Figure G2007800165680D00181
的In0.1Ga0.9N覆层5；始于GaN势垒层终于GaN势垒层的多量子阱结构20，其中该结构包括层厚为
Figure G2007800165680D00182
的6层的GaN势垒层3和层厚为
Figure G2007800165680D00183
的5层的非掺杂的In0.2Ga0.8N阱层4；厚度的掺杂Mg的Al0.1Ga0.9N覆层2；膜厚0.2μm的掺杂Mg的Al0.02Ga0.98N层1。
另外，将本实施例中制造的半导体发光元件的电极结构的平面图示于图2。图中，10是n侧电极，11是用于形成n电极的Ge掺杂GaN层6的露出面，12是p电极焊盘，13是透光性p电极。
采用MOCVD法按以下的步骤进行具有上述的半导体发光元件结构的外延层的晶片的制造。直到在蓝宝石基板上形成具有柱状晶结构的AlN层(第一层)8采用了与实施例1相同的步骤。
其后的叠层结构的层叠，也使用与实施例1中使用的装置相同的MOCVD装置，与实施例1中的第二层的成膜同样地进行。
按照以上的步骤制作了半导体发光元件用的具有外延层结构的外延晶片，在此，Mg掺杂Al0.02Ga0.98N层即使不进行用于将p型载流子活化的退火处理也显示出p型。
接着，使用在上述的蓝宝石基板上层叠有外延层结构的外延晶片制作了作为半导体发光元件的一种的发光二极管。对制作的晶片，采用公知的光刻技术在Mg掺杂Al0.02Ge0.98N层的表面上，形成由ITO形成的透明p电极13和具有在其上面从表面侧顺序地层叠了钛、铝和金的结构的p电极焊盘12，制为p侧电极。然后，对晶片进行干蚀刻，使Ge掺杂GaN层的形成n侧电极的部分11露出，在露出的部分上制作了包括Ni、Al、Ti和Au这4层的n侧电极10。通过这些作业，在晶片上制作了具有图2所示形状的电极。
对这样地形成p侧和n侧的电极的晶片，将蓝宝石基板的背面进行磨削和研磨，形成为镜面状的面。然后，将该晶片切成350μm见方的正方形片，使电极朝上地载置在引线框上，采用金线与引线框连接，制成发光元件。在这样地制造的发光二极管的p侧和n侧的电极间流通正向电流，结果在电流20mA下的正向电压为3.0V。另外，通过p侧的透光性电极观察发光的结果，发光波长为470nm，发光输出功率显示15mw。由制作的晶片的大致整个面制造的发光二极管，可没有偏差地得到这样的发光二极管特性。
实施例7
本实施例中，采用RF溅射法在c面蓝宝石基板上形成AlGaN层作为第一层，再在第一层上采用MOCVD法形成AlGaN层作为第二层。溅射时的基板温度为300℃，其他的条件与实施例1相同。第一层与第二层的Al的组分相同，Al为20％。
结果，采用MOCVD法使AlGaN层生长后，从反应装置中取出的晶片的表面为镜面，但由光学显微镜观察，含有微细的凹凸。
采用截面TEM法观察了该晶片。采用RF溅射成膜的AlGaN层为柱状晶，但到处都有未形成AlN的部分，不是连续膜，只覆盖了基板的约60％。
与实施例6同样地将如上所述地制造的晶片制成发光二极管芯片。在电极间流通正向电流的结果，在电流20mA下的正向电压为2.9V。该值过低，显示出漏电。另外，通过p侧的透光性电极观察发光的结果，发光波长为460nm，发光输出功率只显示出7mw。
实施例8
本实施例中，采用由CO2激光器激发靶的PLD法在ZnO(0001)基板上形成GaN的柱状晶的集合体作为第一层，再在第一层上采用MOCVD法形成掺杂Ge的AlGaN层作为第二层，再在第二层上形成与实施例6相同的LED结构。第二层的Al组分为10％。溅射时的基板温度为750℃。另外，本次由于试着制造525nm附近的绿色LED，因此增大了发光层的In原料的流量。
结果，采用MOCVD法使LED叠层结构生长后，从反应装置中取出的晶片的表面为镜面。
采用截面TEM法观察了该晶片。采用PLD法成膜的GaN层，含有各晶体的宽度为5nm左右的柱状晶。另外，第一层覆盖了基板整个面。
将这样地制造的晶片制成发光二极管芯片。与实施例9同样地将电极设置在叠层结构侧与基板侧的上下。在电极间流通正向电流的结果，在电流20mA下的正向电压为3.3V。另外，通过p侧的透光性电极观察发光的结果，发光波长为525nm，发光输出功率显示10mw。由制作的晶片的大致整个面制造的发光二极管，可没有偏差地得到这样的发光二极管特性。
产业上的利用可能性
本发明的III族氮化物化合物半导体叠层结构体，具有包含具有良好的结晶性的III族氮化物化合物半导体晶体的表面层。因此，通过在该叠层结构体的上面进一步形成具有功能的III族氮化物化合物半导体晶体层，能够制造具有优异的特性的发光二极管、激光二极管或电子器件等半导体元件。
本发明中表示数值范围的“以上”和“以下”均包括本数。

Claims (11)

1.一种III族氮化物化合物半导体叠层结构体的制造方法，其特征在于，利用等离子体将III族金属原料和含有氮元素的气体活化使其反应，由此在基板上在400℃～800℃的基板温度下形成含有III族氮化物化合物半导体的柱状晶的第一层，然后形成与该第一层邻接的由III族氮化物化合物半导体形成的第二层。
2.根据权利要求1所述的III族氮化物化合物半导体叠层结构体的制造方法，第一层的成膜法是选自溅射、PLD、PED和CVD中的一种。
3.根据权利要求2所述的III族氮化物化合物半导体叠层结构体的制造方法，第一层的成膜法是溅射法。
4.根据权利要求3所述的III族氮化物化合物半导体叠层结构体的制造方法，第一层的成膜法是一边使氮源在反应器内流通一边进行的反应性溅射。
5.根据权利要求4所述的III族氮化物化合物半导体叠层结构体的制造方法，第一层的成膜法是利用氨作为氮源的溅射法。
6.根据权利要求4所述的III族氮化物化合物半导体叠层结构体的制造方法，第一层的成膜法是利用氮气作为氮源的溅射法。
7.根据权利要求3所述的III族氮化物化合物半导体叠层结构体的制造方法，第一层的成膜法是RF溅射法。
8.根据权利要求7所述的III族氮化物化合物半导体叠层结构体的制造方法，第一层的成膜法是一边使阴极的磁铁的位置移动一边进行的RF溅射法。
9.根据权利要求1所述的III族氮化物化合物半导体叠层结构体的制造方法，第二层的成膜法是MOCVD法。
10.根据权利要求1所述的III族氮化物化合物半导体叠层结构体的制造方法，第二层的成膜法是反应性溅射法。
11.根据权利要求1所述的III族氮化物化合物半导体叠层结构体的制造方法，形成第二层时的基板温度为900℃以上。
CN2007800165680A 2006-05-10 2007-05-08 Ⅲ族氮化物化合物半导体叠层结构体 Active CN101438429B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP131530/2006 2006-05-10
JP2006131530 2006-05-10
JP2006231862 2006-08-29
JP231862/2006 2006-08-29
PCT/JP2007/059820 WO2007129773A1 (ja) 2006-05-10 2007-05-08 Iii族窒化物化合物半導体積層構造体

Publications (2)

Publication Number Publication Date
CN101438429A CN101438429A (zh) 2009-05-20
CN101438429B true CN101438429B (zh) 2011-04-27

Family

ID=38667877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800165680A Active CN101438429B (zh) 2006-05-10 2007-05-08 Ⅲ族氮化物化合物半导体叠层结构体

Country Status (7)

Country Link
US (1) US8148712B2 (zh)
EP (1) EP2019437B1 (zh)
JP (1) JPWO2007129773A1 (zh)
KR (1) KR101066135B1 (zh)
CN (1) CN101438429B (zh)
TW (1) TW200814369A (zh)
WO (1) WO2007129773A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053665A (ja) * 2006-08-28 2008-03-06 Kanagawa Acad Of Sci & Technol 半導体基板の製造方法、半導体基板の製造装置及び半導体基板
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
WO2009066466A1 (ja) * 2007-11-21 2009-05-28 Mitsubishi Chemical Corporation 窒化物半導体および窒化物半導体の結晶成長方法ならびに窒化物半導体発光素子
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009155672A (ja) * 2007-12-25 2009-07-16 Showa Denko Kk Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5526478B2 (ja) * 2008-01-16 2014-06-18 豊田合成株式会社 光源、発光装置および表示装置
WO2009096270A1 (ja) * 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置
KR101020958B1 (ko) 2008-11-17 2011-03-09 엘지이노텍 주식회사 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
DE102009060749B4 (de) * 2009-12-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
JP5492984B2 (ja) * 2010-04-28 2014-05-14 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
KR20130112868A (ko) * 2010-09-10 2013-10-14 엔지케이 인슐레이터 엘티디 반도체 소자용 에피택셜 기판, 반도체 소자용 에피택셜 기판의 제조방법, 및 반도체 소자
JP5361925B2 (ja) * 2011-03-08 2013-12-04 株式会社東芝 半導体発光素子およびその製造方法
CN102299169A (zh) * 2011-06-13 2011-12-28 协鑫光电科技（张家港）有限公司 便于去除蓝宝石衬底的外延结构
DE102011114670A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR20140108110A (ko) * 2011-12-28 2014-09-05 파나소닉 주식회사 유기 el 소자의 제조 방법
JP5880383B2 (ja) * 2012-10-11 2016-03-09 豊田合成株式会社 半導体発光素子、発光装置
US9202906B2 (en) 2013-03-14 2015-12-01 Northrop Grumman Systems Corporation Superlattice crenelated gate field effect transistor
JP2014123765A (ja) * 2014-02-27 2014-07-03 Sumitomo Electric Ind Ltd ウエハ生産物、窒化ガリウム系半導体光素子
JP2017122028A (ja) 2016-01-07 2017-07-13 Ｊｆｅミネラル株式会社 窒化アルミニウム単結晶
JP6605345B2 (ja) * 2016-02-01 2019-11-13 スタンレー電気株式会社 積層体を構成する元素割合の算出方法
JP2019142771A (ja) * 2019-06-06 2019-08-29 Ｊｆｅミネラル株式会社 窒化アルミニウムウェーハの製造方法
CN114651084A (zh) * 2019-10-31 2022-06-21 东曹株式会社 层叠膜结构体和其制造方法
CN112756006B (zh) * 2019-11-06 2022-03-22 中国科学院物理研究所 氮化钛/氮化镓异质结构材料及其制备方法和应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165812A (en) * 1996-01-19 2000-12-26 Matsushita Electric Industrial Co., Ltd. Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor
CN1910738A (zh) * 2004-01-26 2007-02-07 昭和电工株式会社 Ⅲ族氮化物半导体多层结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173829A (ja) 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP3361285B2 (ja) * 1996-01-19 2003-01-07 松下電器産業株式会社 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US6713789B1 (en) * 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
JP3656606B2 (ja) 2002-02-15 2005-06-08 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶の製造方法
JP3991823B2 (ja) * 2002-09-04 2007-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
JP2005210091A (ja) * 2003-12-22 2005-08-04 Showa Denko Kk Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
WO2005071720A1 (en) * 2004-01-26 2005-08-04 Showa Denko K.K. Group iii nitride semiconductor multilayer structure
JP2005244202A (ja) * 2004-01-26 2005-09-08 Showa Denko Kk Ｉｉｉ族窒化物半導体積層物

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165812A (en) * 1996-01-19 2000-12-26 Matsushita Electric Industrial Co., Ltd. Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor
CN1910738A (zh) * 2004-01-26 2007-02-07 昭和电工株式会社 Ⅲ族氮化物半导体多层结构

Also Published As

Publication number Publication date
US20090146161A1 (en) 2009-06-11
WO2007129773A1 (ja) 2007-11-15
KR101066135B1 (ko) 2011-09-20
EP2019437A4 (en) 2014-05-07
US8148712B2 (en) 2012-04-03
EP2019437B1 (en) 2018-07-11
TW200814369A (en) 2008-03-16
CN101438429A (zh) 2009-05-20
KR20080098550A (ko) 2008-11-10
TWI352436B (zh) 2011-11-11
EP2019437A1 (en) 2009-01-28
JPWO2007129773A1 (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
CN101438429B (zh) Ⅲ族氮化物化合物半导体叠层结构体
TWI413279B (zh) Iii族氮化物半導體發光元件及其製造方法、以及燈
CN102017082B (zh) Ⅲ族氮化物半导体元件及其制造方法、ⅲ族氮化物半导体发光元件及其制造方法和灯
CN101925979B (zh) Iii族氮化物半导体的制造方法、iii族氮化物半导体发光元件的制造方法
CN100481540C (zh) 基于氮化镓的化合物半导体多层结构及其制造方法
TWI408733B (zh) Ｉｉｉ族氮化物化合物半導體發光元件之製造方法、及ｉｉｉ族氮化物化合物半導體發光元件、以及燈
CN101506946B (zh) Ⅲ族氮化物化合物半导体发光元件的制造方法、ⅲ族氮化物化合物半导体发光元件和灯
CN101689592B (zh) Ⅲ族氮化物半导体发光元件及其制造方法和灯
CN102714145B (zh) 第iii族氮化物半导体生长基板、外延基板、元件、自立基板及其制造方法
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
KR100692267B1 (ko) Ⅲ족 질화물 반도체 결정의 제조 방법
CN101874306A (zh) Ⅲ族氮化物半导体发光元件及其制造方法以及灯
CN100524625C (zh) 氮化镓基半导体层叠结构、其制造方法以及采用该层叠结构的化合物半导体和发光器件
CN101522942B (zh) Ⅲ族氮化物化合物半导体叠层结构体的成膜方法
CN101778967A (zh) Ⅲ族氮化物半导体外延基板
JP2008177525A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
CN101517759B (zh) Ⅲ族氮化物化合物半导体发光元件的制造方法
CN103918061A (zh) 结晶层叠结构体及其制造方法以及半导体元件
US8957426B2 (en) Laminate substrate and method of fabricating the same
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
CN107794567A (zh) 用于制造iii族氮化物半导体的方法
JP2006024903A (ja) 窒化ガリウム系半導体積層構造体
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
CN101542756A (zh) Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯
KR20060133279A (ko) 질화갈륨계 화합물 반도체 소자와, 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TOYODA GOSEI CO., LTD.

Free format text: FORMER OWNER: SHOWA DENKO K.K.

Effective date: 20130125

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130125

Address after: Aichi

Patentee after: Toyoda Gosei Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Showa Denko K. K.