CN100524625C - 氮化镓基半导体层叠结构、其制造方法以及采用该层叠结构的化合物半导体和发光器件 - Google Patents

氮化镓基半导体层叠结构、其制造方法以及采用该层叠结构的化合物半导体和发光器件 Download PDF

Info

Publication number
CN100524625C
CN100524625C CN200580021454.6A CN200580021454A CN100524625C CN 100524625 C CN100524625 C CN 100524625C CN 200580021454 A CN200580021454 A CN 200580021454A CN 100524625 C CN100524625 C CN 100524625C
Authority
CN
China
Prior art keywords
layer
low temperature
resilient coating
stacked structure
temperature depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200580021454.6A
Other languages
English (en)
Other versions
CN1989595A (zh
Inventor
宇田川隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN1989595A publication Critical patent/CN1989595A/zh
Application granted granted Critical
Publication of CN100524625C publication Critical patent/CN100524625C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种氮化镓基半导体层叠结构，包括低温沉积缓冲层和有源层。所述低温沉积缓冲层由III族氮化物材料构成，其已在低温下生长并以生长状态包括单晶层，所述单晶层存在于与蓝宝石衬底的(0001)(c)面接触的结区域的附近。所述有源层由设置在所述低温沉积缓冲层上的氮化镓(GaN)基半导体层构成。所述单晶层由包含相对于镓占多数的铝的六方AlXGaYN(0.5＜X≤1，X+Y＝1)晶体构成，以便AlXGaYN晶体的[2.-1.-1.0.]方向沿着所述蓝宝石衬底的(0001)底面的[2.-1.-1.0.]方向取向。

Description

氮化镓基半导体层叠结构、其制造方法以及采用该层叠结构的化合物半导体和发光器件
相关申请的交叉引用
本申请是基于35 U.S.C.§111(a)提交的申请，根据35 U.S.C.§119(e)(1)，要求基于35 U.S.C.§111(b)于2004年5月27日提交的日本专利申请2004-157132的优先权。
技术领域
本发明涉及一种具有有利于提高氮化镓基III-V族化合物半导体层的取向特性的特定的低温沉积缓冲层(即，在相对低的温度下形成的缓冲层)的氮化镓基半导体层叠结构、制造该层叠结构的方法以及采用该层叠结构的化合物半导体器件和发光器件。
背景技术
常规地，将立方闪锌矿晶体类型或纤锌矿晶体类型的氮化镓(GaN)基III-V族化合物半导体用于制造半导体器件，例如发射短波长可见光的发光器件(见，例如，JP-A HEI 2-288388)。
用于制造氮化镓基半导体器件的层叠结构是通过采用由高耐热性的氧化铝构成的单晶衬底例如蓝宝石(α-Al2O3单晶)或石榴石固体单晶制造的(见，例如，JP-A HEI 7-288231)。
由氧化铝(例如，蓝宝石)构成的上述单晶衬底的晶格常数与氮化镓(GaN)基半导体材料的晶格常数显著不同。
因此，用于制造氮化镓基半导体器件的层叠结构通常通过缓冲层的媒介作用形成在单晶衬底上。用于减轻与晶格常数相关的失配的缓冲层通常被称为“低温沉积缓冲层”，因为该层通常在相对低的温度下形成(见，例如，由Isamu AKASAKI所著、Baifukan Co.，Ltd.出版的书“Group III-VCompound Semiconductors”第一版(1995年5月20日)，第13章)。
低温沉积缓冲层由例如氮化铝(AlN)形成(见上述书)。为了减轻相对于晶体衬底的晶格常数失配，低温沉积缓冲层优选以生长状态(as-grown state)由多晶材料形成(见，例如，JP-A HEI 2-81484)。
同时，公开了形成采用以生长状态形成的用作相对于晶体衬底的结区域的单晶层的低温沉积缓冲层的另一种技术(见，例如，JP-A HEI10-321905)。
然而，形成在蓝宝石衬底上的低温沉积缓冲层的缺点在于，包括在缓冲层中的单晶层的取向在蓝宝石衬底的表面上不充分相同，因而在衬底上不能实现具有完全相同的取向和优良的单晶特性的GaN基III族氮化物半导体层的稳定形成。
发明内容
因此，本发明的一个目的是提供一种包括在低温沉积缓冲层中的单晶层的特定晶体特征，以便在包括存在于与蓝宝石衬底接触的结区域附近的单晶层的AlXGaYN(0<X，Y<1，X+Y＝1)低温沉积缓冲层上，适当地形成具有优良单晶特性的氮化镓基半导体层。本发明的另一个目的是提供一种包括具有优良结晶性的GaN基氮化物半导体层的层叠结构，该层由包括具有上述晶体特征的单晶层的低温沉积缓冲层形成，并提供制造该氮化镓基半导体层叠结构的方法。本发明的又一个目的是提供一种通过采用该层叠结构而呈现优良特性的化合物半导体器件以及发光器件。
为了实现上述目的，本发明的第一方面提供了一种氮化镓基半导体层叠结构，包括：由III族氮化物材料构成的低温沉积缓冲层，其已在低温下生长并包括处于生长状态的单晶层，所述单晶层存在于与蓝宝石衬底的(0001)(c)面接触的结区域附近；以及有源层，由设置在所述低温沉积缓冲层上的氮化镓基半导体层构成，其中以生长状态包括在所述低温沉积缓冲层中的所述单晶层由包含相对于镓占多数的铝的六方AlXGaYN晶体构成，其中0.5<X≤1，X+Y＝1，以便AlXGaYN晶体的[2.-1.-1.0.]方向沿着所述蓝宝石衬底的(0001)底面的[2.-1.-1.0.]方向取向。
根据本发明，提供了一种形成在蓝宝石衬底上并包括与衬底接触的结区域的单晶层的低温沉积缓冲层，其中单晶层由包含相对于Ga占多数的Al的六方AlXGaYN(0.5<X≤1，X+Y＝1)单晶构成，以便AlXGaYN晶体的[2.-1.-1.0.]方向与蓝宝石衬底的a轴重合，从而获得完全一致的取向。
在本发明的第二方面中，根据第一方面的氮化镓基半导体层叠结构还包括薄膜层，其设置在所述低温沉积缓冲层与所述有源层之间并由包含铟或铝的氮化镓基III族氮化物半导体构成。
本发明的第三方面提供了根据第二方面的氮化镓基半导体层叠结构，其中由包含铟或铝的氮化镓基III族氮化物半导体构成的所述薄膜层具有2nm至100nm的层厚度。
在本发明的第四方面中，根据第一至第三方面的任何一项的氮化镓基半导体层叠结构还包括超晶格结构，其设置在所述低温沉积缓冲层与所述有源层之间并具有由包含铟或铝的氮化镓基III族氮化物半导体构成的薄膜层。
本发明的第五方面提供了根据第二方面的氮化镓基半导体层叠结构，其中由包含铟或铝的氮化镓基III族氮化物半导体构成的所述薄膜层设置在所述有源层与设置在所述低温沉积缓冲层上的氮化铝镓铟AlαGaβIn1-α-βN层之间，其中0≤α，β≤1，0≤α+β≤1。
本发明的第六方面提供了根据第四方面的氮化镓基半导体层叠结构，其中具有所述薄膜层的所述超晶格结构层设置在所述有源层与设置在所述低温沉积缓冲层上的氮化铝镓铟AlαGaβIn1-α-βN层之间，其中0≤α，β≤1，0≤α+β≤1。
本发明的第七方面提供了根据第五或第六方面的氮化镓基半导体层叠结构，其中由包含铟或铝的氮化镓基III族氮化物半导体构成的所述薄膜层的取向与包括在所述低温沉积缓冲层中的所述单晶层的取向重合。
本发明的第八方面提供了一种制造氮化镓基半导体层叠结构的方法，包括以下步骤：在250℃至500℃的生长温度下，在蓝宝石衬底的(0001)(c)面上形成由用作与所述衬底接触的结区域的六方单晶层构成的AIXGaYN低温沉积缓冲层，以便以生长状态包括在所述低温沉积缓冲层中的所述单晶层由六方AlXGaYN晶体构成，其中0.5<X≤1，X+Y＝1，所述六方AIXGaYN晶体包含相对于镓占多数的铝且其[2.-1.-1.0.]方向沿着所述蓝宝石衬底的(0001)底面的[2.-1.-1.0.]方向取向；以及随后，在所述缓冲层上形成用作有源层的氮化镓基半导体层。
本发明的第九方面提供了一种由根据第一至第七方面的任何一项的层叠结构制造的化合物半导体器件。
本发明的第十方面提供了一种由根据第一至第七方面的任何一项的层叠结构制造的发光器件。
根据本发明的第一方面的氮化镓基半导体层叠结构包括：由III族氮化物材料构成的低温沉积缓冲层，其已在低温下生长且包括处于生长状态的单晶层，所述单晶层存在于与蓝宝石衬底的(0001)(c)面接触的结区域附近；以及设置在低温沉积缓冲层上的氮化镓(GaN)基半导体层。在该层叠结构中，所述低温沉积缓冲层设置在衬底的表面上并包括处于生长状态的单晶层，该单晶层由六方AlXGaYN(0.5<X≤1，X+Y＝1)晶体构成并具有完全一致的取向，以便AlXGaYN晶体的[2.-1.-1.0.]方向与(0001)蓝宝石衬底的[2.-1.-1.0.]方向重合。在低温沉积缓冲层上，设置由GaN基半导体层构成的有源层。因此，层叠结构可以有利地由具有完全一致的取向和优良的单晶特性的GaN基半导体层制造。
在根据本发明的第二方面的氮化镓基半导体层叠结构中，由GaN基III族氮化物半导体构成的薄膜层设置在低温沉积缓冲层与有源层之间。因此，可以制造用于发光器件例如发光二极管(LED)和激光二极管(LD)中的具有高质量发光层的层叠结构。另外，当其上设置有上层时，薄膜层能够以很少的错配位错形成具有优良结晶性的有源层。
根据本发明的第三方面，规定薄膜层的厚度。因此，可以可靠地制造高质量的有源层。
在根据本发明的第四方面的氮化镓基半导体层叠结构中，包括GaN基III族氮化物半导体薄膜层的超晶格结构层设置在低温沉积缓冲层与有源层之间。因此，可以制造用于发光器件例如发光二极管(LED)和激光二极管(LD)中的具有高质量发光层的层叠结构。
根据本发明的第五和第六方面，上述薄膜层或超晶格结构层设置在有源层与设置在低温沉积缓冲层上的AlαGaβIn1-α-βN(0≤α，β≤1，0≤α+β≤1)层之间。因此，可以容易地制造具有高度平坦表面的有源层。
根据本发明的第七方面，GaN基III族氮化物半导体薄膜层的取向与包括在低温沉积缓冲层中的单晶层的取向重合。因此，可以防止否则将由取向的不同造成的变形。因而，可以显著地且容易地制造具有很少错配位错的高质量有源层。
根据本发明的第八方面，可以容易地制造第一方面的上述氮化镓基半导体层叠结构。具体地说，可以形成充分且均匀地覆盖蓝宝石衬底的连续单晶层。通过将生长温度控制在350℃至450℃范围内，可以形成具有特定方向的晶体取向的低温沉积缓冲层。此外，通过将生长速率控制在1nm/min至3nm/min的范围内，可以更有效地且可靠地形成缓冲层。
根据本发明的第九方面或第十方面，一种化合物半导体器件或发光器件由包括具有完全一致的取向的GaN基半导体单晶层的层叠结构制造。本发明可用于提供半导体器件，例如呈现优良发射特性即在反向电压方向上引起很少的局部击穿的发光二极管。
根据参考附图在下面给出的说明，对于本领域的技术人员，上述和其它目的、特性特征和优点将变得显而易见。
附图说明
图1是实例1的GaN基半导体层叠结构的示意性截面；
图2是实例2的GaN基半导体层叠结构的示意性截面；
图3是实例3的LED的示意性截面；以及
图4是实例4的LED的示意性截面。
具体实施方式
通过例如金属有机化学气相沉积(简写为MOCVD)方法，在蓝宝石衬底上形成AlXGaYN低温沉积缓冲层。例如，通过采用金属有机(MO)化合物例如三甲基铝((CH3)3Al)、三甲基镓((CH3)3Ga)或三乙基镓((C2H5)3Ga)作为源的MOCVD方法，形成AlXGaYN层。氨(NH3)或类似化合物可以用作氮源。在较低温度下热分解的三异丁基铝((i-C4H9)3Al)和联氨也可以用作生长低温沉积缓冲层的源。
当在蓝宝石衬底上特别地在其(0001)面(即c面)上形成包括用作结部分的六方单晶层的AlXGaYN低温沉积缓冲层时，必须将生长温度控制在合适的范围内。具体地说，优选将生长温度控制在250℃至500℃。当生长温度低于250℃时，由于生长源的不充分的热分解，不令人满意地实现AlXGaYN低温沉积缓冲层的形成，而当生长温度高于500℃时，大量柱状晶体随意地生长，从而不能可靠地形成充分地且均匀地覆盖衬底表面的连续单晶层。
在本发明中，单晶层可以以低温沉积缓冲层的生长状态形成为用作相对于衬底的结部分。因此，即使当在随后的膜形成步骤中或器件制造步骤中单晶层被置于高温条件下，也维持单晶层的晶体结构。换句话说，本发明将低温沉积缓冲层的晶体结构限定在生长状态下，这意味着本发明也限定了在器件制造后低温沉积缓冲层的最终晶体结构。
更具体地说，AlXGaYN低温沉积缓冲层在350℃至450℃下生长。当生长温度在该温度范围内时，形成的低温沉积缓冲层由具有特定取向的AlXGaYN晶体构成。特别地，当低温沉积缓冲层由包含相对于镓占多数的铝的AlXGaYN(0.5<X≤1，X+Y＝1)晶体形成时，形成的低温沉积缓冲层包含由AlXGaYN(0.5<X≤1，X+Y＝1)构成的单晶层，以便AlXGaYN晶体的a轴与蓝宝石衬底的c面的a轴重合。形成的层是否是单晶层可以根据在电子衍射图像中的衍射斑点的出现确定。当晕或环形衍射图像出现时，形成的层可以被确定为非晶或多晶。
当将生长速率调节为1nm/min至3nm/min时，可以更有效地且可靠地形成包括其取向与蓝宝石衬底的特定晶轴完全一致的单晶层的AlXGaYN(0.5<X≤1，X+Y＝1)低温沉积缓冲层。通过修改每单位时间供给到用于生长低温沉积缓冲层的反应系统的III族元素(例如铝)源的量(供给速率)来控制生长速率。因此，当供给到生长反应系统的铝或镓的量或者它们的总量增加时，生长速率可以增加。在将铝和镓供给到生长反应系统期间铝浓度大于镓浓度的情况下，可以形成由包含相对于Ga占多数的Al的AlXGaYN(0.5<X≤1，X+Y＝1)晶体构成的低温沉积缓冲层。
通过例如电子衍射方法，可以确定包括在低温沉积缓冲层中并存在于与蓝宝石衬底接触的结区域处的单晶层的取向特征。具体地说，获得了相对于与用作衬底的蓝宝石的[2.-1.-1.0.]方向(a轴)平行的入射电子束的AlXGaYN低温沉积缓冲层的电子衍射图形。当在电子衍射图形中出现从[2.-1.-1.0.]方向观测的AlXGaYN低温沉积缓冲层的倒易点阵图像时，包括在低温沉积缓冲层中的AlXGaYN单晶层被确定，因而AlXGaYN晶体的[2.-1.-1.0.]方向(a轴)沿着(0001)蓝宝石的[2.-1.-1.0.]方向(a轴)取向(见P.Hirsch et al.，“Electron Microscopy of Thin Crystal”，Krieger Pub.Com.(1977，U.S.A.))。
本发明的AlXGaYN低温沉积缓冲层可以整个由单晶层形成或者可以仅在与蓝宝石衬底接触的结区域中包括单晶层。
后一种情况的实例包括其中非晶AlXGaYN以生长状态存在于包括在低温沉积缓冲层中的单晶层上的情况。可以在截面TEM(透射电子显微镜)图像中观测到该特征。当在高于在低温沉积缓冲层上生长低温沉积缓冲层的温度(250℃至500℃)的温度下生长GaN基半导体层时，已知这种非晶半导体被结晶化。在上述情况下，因为具有上述完全一致的取向的单晶层存在以用作底层(base layer)，一致的取向特征反射到非晶半导体，这有利于将非晶半导体转变为具有一致取向的对应晶体。具体地说，存在于与蓝宝石衬底的表面接触的结区域中的单晶层还可以被有效地用于将包含在低温沉积缓冲层中的非晶半导体转变为具有一致取向的对应晶体，这与其中由GaN基半导体层构成的有源层具有优良的完全一致的取向和优良的单晶特性的情况类似。
如上所述，存在于与蓝宝石衬底的表面接触的结区域中的单晶层具有至少1nm的厚度并可以由单晶层构成。在单晶层中，构成原子(即铝、镓和氮)彼此紧密地化学键合并且强有力地附着到蓝宝石衬底。因此，尽管层厚度约为1nm，即使当该层被置于在低温沉积缓冲层上已形成GaN基半导体层的高温条件下时，单晶层仍保持在蓝宝石衬底的表面上。结果，防止了蓝宝石衬底的表面的暴露，且有利地形成了用作上层的具有完全一致的取向的GaN基半导体层。
形成在低温沉积缓冲层上以用作有源层的GaN基半导体层典型地是GaN基III族氮化物半导体层。该半导体层可以通过已知的气相生长方法，例如卤素方法、氢化物方法或MOCVD，或者通过分子束外延形成。
例如，在上述结构的低温沉积缓冲层上，顺序地层叠以下的GaN基III族氮化物半导体层a)至f)，从而可以形成适于制造发光二极管的GaN基半导体层叠结构。
a)锗(Ge)掺杂的n型GaN层
b)由Ge掺杂的n型GaN层以及n型氮化镓铟(GaY1InZ1N：0<Z1≤1，Y1+Z1＝1)层构成的超晶格结构
c)由n型GaN层和n型GaY2InZ2N(0<Z2≤1，Z1≠Z2，Y2+Z2＝1)层构成的量子阱(QW)结构
d)由AlX1GaY1N(0<X1，Y1≤1，X1+Y1＝1)层和GaY3InZ3N(0<Z3≤1，Z1≠Z3，Y3+Z3＝1)层构成的超晶格结构
e)p型AlX2GaY2N(0<X2，Y2<1，X1≠X2，X2+Y2＝1)层
f)p型GaN层
GaN基III族氮化物半导体层a)至f)可以通过不同的方法生长。然而，从制造这种层叠结构的观点来看，所有这些层，包括低温沉积缓冲层，优选通过单一的方法(例如MOCVD)生长。
代替上述p型III族氮化物半导体层e)或p型层e)和f)，可以层叠p型III-V族半导体层，以形成层叠结构。在这种情况下，基于磷化硼的半导体层或类似层可以用作p型III-V族半导体层。特别地，采用具有与GaN的a轴相等的晶格间距(＝0.319nm)的一磷化硼(BP)有利于制造具有与GaN良好匹配的p型层的层叠结构。
通过适当地处理上述GaN基半导体层叠结构并形成电极和其它元件，制造本发明的化合物半导体器件。例如，将上述GaN基半导体层叠结构的由上述p型GaN层f)构成的最顶层用作在其上形成欧姆电极的接触层。在上述n型III族氮化物半导体层a)或b)上，设置具有相反极性的欧姆电极。通过以这样的方式设置这些电极，n型III族氮化物半导体层a)或b)用作n型包覆层，量子阱结构c)用作发光层，以及p型III族氮化物半导体层d)或e)用作p型包覆层。由这些层制造pn结双异质(DH)结构LED。
在本发明中，通过包括具有完全一致的取向的单晶层的低温沉积缓冲层的媒介作用，生长包括在GaN基半导体层叠结构中的构成层。因此，各层呈现具有特定一致的取向，即没有晶粒边界的单晶层形式。另外，包括在生长于蓝宝石衬底上的低温沉积缓冲层中的单晶层具有这样的表面晶面，其特性等效于蓝宝石衬底的表面的特性。因此，将包括具有形成表面的(0001)晶面的单晶层的低温沉积缓冲层设置在具有形成该表面的(0001)面的蓝宝石衬底上。因此，上面的III族氮化物半导体层变为一致取向的表面晶体。通过采用这种层叠结构，制造了上述LED。在这种情况下，由通过例如具有不同取向的晶粒的聚集形成的晶粒边界导致的不必要的漏电流可以减小，且LED呈现优良的电特性。
在其中形成用于发光器件例如发光二极管(LED)或激光二极管(LD)的层叠结构的情况下，可以使由包含铟(In)或铝(Al)的GaN基III族氮化物半导体构成的薄膜层或者包括该薄膜层的超晶格结构层介于有源层
(即，发光层)与具有上述结构的低温沉积缓冲层之间，从而可以制造高质量的发光层。例如，通过由氮化铝镓混合晶体(AlQGa1-QN：0<Q≤1)构成的薄膜层的媒介作用，通过在低温沉积缓冲层上形成发光层，制造层叠结构。
此外，介于有源层与低温沉积缓冲层之间的上述GaN基III族氮化物半导体薄膜层可以以很少错配位错提供具有优良结晶性的上有源层。为了稳定地提供高质量的有源层，该薄膜层优选具有2nm至100nm的厚度。当该薄膜层的厚度小于2nm时，下层(即，低温沉积缓冲层)的表面不能被充分覆盖，这是不优选的，而当该薄膜层的厚度大于100nm时，不能稳定地提供具有高度平坦表面的GaN基III族氮化物半导体薄膜层。特别地，当GaN基III族氮化物半导体薄膜层包含铟(In)时，当厚度大于100nm时表面粗糙度急剧增加。因此，难以形成具有高度平坦的表面的薄膜层。
通过使包括n型氮化镓铟(GaY1InZ1N：0<Z1≤1，Y1+Z1＝1)薄膜层的超晶格结构层介于设置在低温沉积缓冲层上的发光层与GaN基III族氮化物半导体薄膜层之间，可以制造具有用于获得高强度光发射的发光层的层叠结构。例如，通过交替重复地层叠具有不同铟(In)组分比例(＝Z2)的GaY2InZ2N(0<Z2<1，Z1≠Z2，Y2+Z2＝1)薄膜层形成的超晶格结构层可以抑制晶体缺陷例如错配位错传播到上有源层。
可选地，在低温沉积缓冲层上可以形成AlαGaβIn1-α-βN(0≤α，β≤1，0≤α+β≤1)或包含非氮(N)V族元素例如砷(As)或磷(P)的GaN基III族氮化物半导体层，然后在该半导体层上可以形成上述薄膜层或超晶格结构层。另外，还可以形成有源层。以上述方式，在低温沉积缓冲层上设置GaN基III族氮化物半导体层，并在半导体层与有源层之间设置上述薄膜层或超晶格结构层，从而可以容易地制造具有优良的表面平坦度的有源层。
在其中用作低温沉积缓冲层的上述单晶层以及GaN基III族氮化物半导体薄膜层由单晶形成且其中这两层的取向相互匹配的情况下，可以显著且容易地形成具有很少错配位错的高质量的上有源层。换句话说，可以防止由取向失配导致的变形，从而提供高质量的有源层。
以生长状态设置在与蓝宝石衬底的表面接触的结区域中的低温沉积缓冲层中的单晶层可以获得沉积在低温沉积缓冲层上的GaN基III族氮化物半导体层的完全一致的取向。
实例1：
接下来，将通过实例1详细说明本发明。在实例1中，通过包括单晶层的低温沉积缓冲层的媒介作用，在蓝宝石衬底上生长GaN基III族氮化物半导体层，从而制造GaN基半导体层叠结构10。
图1是实例1的GaN基半导体层叠结构10的示意性截面图。
通过由氮化铝镓混合晶体(Al0.90Ga0.10N)构成的低温沉积缓冲层101的媒介作用，在蓝宝石衬底100的(0001)表面上形成包括在GaN基半导体层叠结构10中的III族氮化物半导体层102至109。
通过将三甲基铝((CH3)3Al)用作铝(Al)源、三甲基镓((CH3)3Ga)用作镓(Ga)源以及氨(NH3)用作氮(N)源，通过大气压力(接近大气压力)MOCVD，在420℃下生长低温沉积缓冲层101。通过控制每单位时间供给到MOCVD反应系统的(CH3)3Al的浓度，将生长速率调节为2nm/min。将低温沉积缓冲层101的厚度控制在15nm。
通过电子衍射方法分析在生长状态下低温沉积缓冲层101的内部晶体结构。衍射图形呈现斑点状图形，表明层形式的单晶存在于从蓝宝石衬底100的(0001)表面到约5nm厚度的部分中。电子衍射图形还表明该单晶层由层叠在蓝宝石衬底的(0001)表面上的六方晶体构成，因而六方晶体的(0001)面与蓝宝石衬底的(0001)表面在同一方向上对准。根据衍射与电子束的入射方向之间的关系，单晶层的[2.-1.-1.0.]方向与蓝宝石衬底100的[2.-1.-1.0.]方向重合。注意到具有约10nm高度的非晶物质离散地存在于单晶层上。
在Al0.09Ga0.10N低温沉积缓冲层101上，通过MOCVD顺序地生长以下GaN基III族氮化物半导体层(a)至(h)，从而制造实例1的GaN基半导体层叠结构。
(a)锗(Ge)掺杂的n型GaN层(载流子浓度(n)＝1×1018cm-3，层厚度(t)＝3,200nm)102
(b)Ge掺杂的n型氮化镓铟混合晶体(Ga0.95In0.05N，n＝1×1018cm-3，t＝150nm)103
(c)Ge掺杂的n型Al0.10Ga0.90N层(n＝6×1017cm-3，t＝12nm)104
(d)Ge掺杂的n型GaN层(t＝10nm)105
(e)通过交替层叠n型GaN(t＝15nm)层(两层)和n型Ga0.95In0.05N(t＝3nm)层(三层)形成的量子阱结构层106
(f)与n型GaN层105类似的n型GaN层(t＝10nm)107
(g)p型Al0.20Ga0.80N层(载流子浓度(p)＝8×1017cm-3，t＝20nm)108
(h)p型Al0.05Ga0.95N层(载流子浓度(p)＝9×1017cm-3，t＝50nm)109
因为上述III族氮化物半导体层(a)至(h)是通过包括单晶层的低温沉积缓冲层101的媒介作用生长的，因此所有生长的层呈现单晶层。通过基于截面TEM的观测，在低温沉积缓冲层101与在1,100℃的较高温度下生长的n型GaN层102之间的结界面中未观测到非晶物质，表明n型GaN层102被视为生长为直接接合至以生长状态存在于低温沉积缓冲层101中的单晶层。因此，分散在以生长状态存在于低温沉积缓冲层中的单晶层上的非晶物质可以在1,100℃的高温下在沉积n型GaN层102期间升华。另外，因为III族氮化物半导体层102至109沉积在包括具有完全一致的取向的单晶层的低温沉积缓冲层101上，因此所有这些层被确定为均具有与蓝宝石衬底100的[2.-1.-1.0.]方向重合的[2.-1.-1.0.]方向的六方单晶层。因此，提供了包括均具有完全一致的取向和单晶特性的GaN基III族氮化物半导体单晶层的GaN基半导体层叠结构。
实例2：
接下来，将通过实例2详细说明本发明。在实例2中，通过具有与实例1中采用的组分不同的组分的低温沉积缓冲层的媒介作用，在蓝宝石衬底上生长与实例1的不同的GaN基III族氮化物半导体层，从而制造GaN基半导体层叠结构20。
图2是实例2的GaN基半导体层叠结构20的示意性截面图。
通过由氮化铝(AlN)构成的低温沉积缓冲层201的媒介作用，在蓝宝石衬底200的(0001)表面上形成包括在GaN基半导体层叠结构20中的III族氮化物半导体层202至208。通过将三异丁基铝((i-C4H9)3Al)用作铝(Al)源以及氨(NH3)用作氮(N)源，通过降低压力的MOCVD，在450℃下生长低温沉积缓冲层201。通过控制每单位时间供给到MOCVD反应系统的(i-C4H9)3Al的浓度，将生长速率调节为3nm/min。
通过电子衍射方法分析在生长状态下低温沉积缓冲层201的内部晶体结构。衍射图形是斑点状图形，表明单晶的层存在于从蓝宝石衬底200的(0001)表面到层的厚度达到6nm的部分。电子衍射图形还表明单晶层由层叠在蓝宝石衬底的(0001)表面上的六方晶体形成，因而六方晶体的(0001)面与蓝宝石衬底的(0001)表面在同一方向上对准。根据衍射图形与电子束的入射方向之间的关系，单晶层的[2.-1.-1.0.]方向沿着蓝宝石衬底200的[2.-1.-1.0.]方向取向。具有常规圆形或悬钟状截面的非晶物质离散地存在。AlN低温沉积缓冲层201具有约45nm的总厚度，包括单晶层厚度(平均厚度：6nm)和存在于其上的非晶物质的高度。
在AlN低温沉积缓冲层201上，通过MOCVD顺序地生长以下GaN基III族氮化物半导体层(i)至(o)，从而制造实例2的GaN基半导体层叠结构。
(i)锗(Ge)掺杂的n型GaN层(载流子浓度(n)＝3×1018cm-3，层厚度(t)＝4,000nm)202
(j)通过交替层叠硅(Si)掺杂的n型氮化镓铟混合晶体(Ga0.99In0.01N，t＝2nm)层(十层)和具有与Si掺杂层的In组分不同的In组分的Ga0.98In0.02N(t＝2nm)层(十层)形成的超晶格结构层203
(k)Si掺杂的n型GaN层(n＝9×1017cm-3，t＝20nm)204(l)通过交替层叠n型GaN(t＝15nm)层(三层)和n型Ga0.95In0.05N(t＝3nm)层(四层)形成的量子阱结构层205
(m)Si掺杂的n型GaN层(n＝9×1017cm-3，t＝20nm)206
(n)镁(Mg)掺杂的p型Al0.05Ga0.95N层(载流子浓度(p)＝9×1017cm-3，t＝25nm)207
(o)Mg掺杂的p型GaN层(p＝9×1017cm-3，t＝80nm)208因为上述III族氮化物半导体层(i)至(o)是通过包括单晶层的低温沉积缓冲层201的媒介作用生长的，因此所有生长的层是单晶层。另外，因为III族氮化物半导体层202至208沉积在包括具有完全一致的取向的单晶层的低温沉积缓冲层201上，因此所有这些层是均具有沿着蓝宝石衬底200的[2.-1.-1.0.]方向(a轴)的[2.-1.-1.0.]方向(a轴)的六方单晶层。
实例3：
接下来，将通过实例3详细说明本发明，其中LED 1A是由实例1的GaN基半导体层叠结构10制造的。
图3是实例3的LED 1A的示意性截面图。
通过常规等离子体蚀刻方法处理实例1的GaN基半导体层叠结构10，从而使通过低温沉积缓冲层101的媒介作用设置的n型GaN层102的部分表面暴露，该部分仅仅是其中将要设置n型欧姆电极302的区域。随后，在n型GaN层102的由此暴露的表面上，顺序层叠铝(Al)-钒(V)合金膜和Al膜，从而提供n型欧姆电极302。在用作层叠结构10的表面的p型Al0.05Ga0.95N层109的一个拐角部分上，沉积金(Au)-铬(Cr)-钴(Co)合金膜和Au-Cr合金膜，从而形成p型欧姆电极301。
通过上述工序，制成具有包括实例1的GaN基半导体层叠结构10的pn结双异质(DH)结构的LED 1A，该DH结构由用作n型包覆层的n型GaN层102、用作发光层的量子阱结构107(GaN层/n型Ga0.95In0.05N层)以及用作p型包覆层的p型Al0.20Ga0.80N层109构成。
当使正向器件工作电流(20mA)在n型欧姆电极302与p型欧姆电极301之间流动时，评估LED芯片1A的发射特性。发现LED芯片1A发射具有460nm中心波长的蓝光。通过典型积分球所确定的在树脂模制前各芯片的发射强度高达约4mW。发现正向电压(Vf)低达3.4V。因为n型欧姆电极302和p型欧姆电极301形成在III族氮化物半导体层上，该III族氮化物半导体层通过以生长状态包括具有完全一致的取向的单晶层的低温沉积缓冲层101的媒介作用而具有优良结晶性，因此LED芯片呈现很小的局部击穿。由此，发现在10μA的反向电流下的反向电压高于15V。
实例4：
接下来，将通过实例4详细说明本发明，其中LED 2A是由实例2的GaN基半导体层叠结构20制造的。
图4是实例4的LED 2A的示意性截面图。
如实例3中所述，通过常规等离子体蚀刻方法处理实例2的GaN基半导体层叠结构20，从而使通过低温沉积缓冲层201的媒介作用设置的n型GaN层202的部分表面暴露，该部分仅仅是其中将要设置n型欧姆电极402的区域。随后，在n型GaN层202的由此暴露的表面上，顺序层叠Al膜和钨(W)-钛(Ti)合金膜，从而提供n型欧姆电极402。在用作层叠结构20的表面的p型GaN层208的一个拐角部分上，沉积包含Al、Au、镓(Ga)、镍(Ni)和氧(O)的氧化物膜，从而形成p型欧姆电极401。
通过上述工序，制成具有包括实例2的GaN基半导体层叠结构20的pn结双异质(DH)结构的LED 2A，该DH结构由用作n型包覆层的n型GaN层202、用作发光层的量子阱结构层205(n型GaN/n型Ga0.95In0.05N)以及用作p型包覆层的p型Al0.05Ga0.95N层207构成。
当使正向器件工作电流(20mA)在n型欧姆电极402与p型欧姆电极401之间流动时，评估LED芯片2A的发射特性。发现LED芯片2A发射具有455nm中心波长的蓝光。通过典型积分球所确定的在树脂模制前各芯片的发射强度高达约3mW。发现正向电压(Vf)低达3.5V。因为n型欧姆电极402和p型欧姆电极401形成在III族氮化物半导体层上，该III族氮化物半导体层通过以生长状态包括具有完全一致的取向的单晶层的低温沉积缓冲层201的媒介作用而具有优良结晶性，因此LED芯片呈现很小的局部击穿。由此，发现在10μA的反向电流下的反向电压约为15V。
工业适用性：
对用于各种发光器件例如发光二极管(LED)和激光二极管(LD)中的层叠结构而言，本发明的半导体层叠结构是有希望的候选者。

Claims (10)

1.一种氮化镓基半导体层叠结构，包括：
由III族氮化物材料构成的低温沉积缓冲层，其已在低温下生长并包括处于生长状态的单晶层，所述单晶层存在于与蓝宝石衬底的(0001)(c)面接触的结区域附近；以及
有源层，由设置在所述低温沉积缓冲层上的氮化镓基半导体层构成；
其中以生长状态包括在所述低温沉积缓冲层中的所述单晶层由包含相对于镓占多数的铝的六方AlXGaYN晶体构成，其中0.5<X≤1，X+Y＝1，以便AlXGaYN晶体的[2.-1.-1.0.]方向沿着所述蓝宝石衬底的(0001)底面的[2.-1.-1.0.]方向取向。
2.根据权利要求1的氮化镓基半导体层叠结构，还包括薄膜层，其设置在所述低温沉积缓冲层与所述有源层之间并由包含铟或铝的氮化镓基III族氮化物半导体构成。
3.根据权利要求2的氮化镓基半导体层叠结构，其中由包含铟或铝的氮化镓基III族氮化物半导体构成的所述薄膜层具有2nm至100nm的层厚度。
4.根据权利要求1至3的任何一项的氮化镓基半导体层叠结构，还包括超晶格结构，其设置在所述低温沉积缓冲层与所述有源层之间并具有由包含铟或铝的氮化镓基III族氮化物半导体构成的薄膜层。
5.根据权利要求2的氮化镓基半导体层叠结构，其中由包含铟或铝的氮化镓基III族氮化物半导体构成的所述薄膜层设置在所述有源层与设置在所述低温沉积缓冲层上的氮化铝镓铟AlαGaβIn1-α-βN层之间，其中0≤α，β≤1，0≤α+β≤1。
6.根据权利要求4的氮化镓基半导体层叠结构，其中具有所述薄膜层的所述超晶格结构层设置在所述有源层与设置在所述低温沉积缓冲层上的氮化铝镓铟AlαGaβIn1-α-βN层之间，其中0≤α，β≤1，0≤α+β≤1。
7.根据权利要求5或权利要求6的氮化镓基半导体层叠结构，其中由包含铟或铝的氮化镓基III族氮化物半导体构成的所述薄膜层的取向与包括在所述低温沉积缓冲层中的所述单晶层的取向重合。
8.一种制造氮化镓基半导体层叠结构的方法，包括以下步骤：
在250℃至500℃的生长温度下，在蓝宝石衬底的(0001)(c)面上形成由用作与所述衬底接触的结区域的六方单晶层构成的AlXGaYN低温沉积缓冲层，以便以生长状态包括在所述低温沉积缓冲层中的所述单晶层由六方AlXGaYN晶体构成，其中0.5<X≤1，X+Y＝1，所述六方AlXGaYN晶体包含相对于镓占多数的铝且其[2.-1.-1.0.]方向沿着所述蓝宝石衬底的(0001)底面的[2.-1.-1.0.]方向取向；以及
随后，在所述缓冲层上形成用作有源层的氮化镓基半导体层。
9.一种由根据权利要求1至7的任何一项的层叠结构制造的化合物半导体器件。
10.一种由根据权利要求1至7的任何一项的层叠结构制造的发光器件。
CN200580021454.6A 2004-05-27 2005-05-25 氮化镓基半导体层叠结构、其制造方法以及采用该层叠结构的化合物半导体和发光器件 Active CN100524625C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP157132/2004 2004-05-27
JP2004157132 2004-05-27

Publications (2)

Publication Number Publication Date
CN1989595A CN1989595A (zh) 2007-06-27
CN100524625C true CN100524625C (zh) 2009-08-05

Family

ID=37667818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580021454.6A Active CN100524625C (zh) 2004-05-27 2005-05-25 氮化镓基半导体层叠结构、其制造方法以及采用该层叠结构的化合物半导体和发光器件

Country Status (7)

Country Link
US (1) US7772599B2 (zh)
EP (1) EP1756854A4 (zh)
JP (1) JP4652888B2 (zh)
KR (1) KR100903782B1 (zh)
CN (1) CN100524625C (zh)
TW (1) TWI289941B (zh)
WO (1) WO2005117078A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214384A (ja) 2006-02-09 2007-08-23 Rohm Co Ltd 窒化物半導体素子
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
JP5251893B2 (ja) * 2010-01-21 2013-07-31 日立電線株式会社 導電性ｉｉｉ族窒化物結晶の製造方法及び導電性ｉｉｉ族窒化物基板の製造方法
JP4865047B2 (ja) 2010-02-24 2012-02-01 株式会社東芝 結晶成長方法
JP5238867B2 (ja) * 2011-11-08 2013-07-17 株式会社東芝 半導体発光素子の製造方法
TWI482276B (zh) * 2012-10-12 2015-04-21 Ind Tech Res Inst 氮化物半導體結構
CN104638068B (zh) * 2013-11-07 2018-08-24 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
TW201530806A (zh) * 2014-01-29 2015-08-01 Rigidcrystal Technology Co Ltd 發光元件
US10537402B2 (en) 2014-11-24 2020-01-21 The Board Of Regents Of The University Of Oklahoma Surgical cleaning tool, system, and method
US11280027B2 (en) 2017-12-21 2022-03-22 Panasonic Intellectual Property Management Co., Ltd. Composite nitride-based film structure and method for manufacturing same
JP6998798B2 (ja) * 2018-03-02 2022-01-18 株式会社サイオクス ＧａＮ積層体およびその製造方法
CN108808446B (zh) * 2018-06-27 2020-11-27 潍坊华光光电子有限公司 一种具有位错折断结构的GaN基激光器外延结构及其生长方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0281484A (ja) 1988-09-16 1990-03-22 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体発光素子
JP2809691B2 (ja) 1989-04-28 1998-10-15 株式会社東芝 半導体レーザ
JP3466314B2 (ja) 1994-02-28 2003-11-10 京セラ株式会社 単結晶育成用基体
JP3700283B2 (ja) 1996-10-02 2005-09-28 昭和電工株式会社 窒化物化合物半導体素子
JP3757544B2 (ja) * 1997-05-21 2006-03-22 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子
JP3752810B2 (ja) 1997-11-26 2006-03-08 昭和電工株式会社 エピタキシャルウェハおよびその製造方法並びに半導体素子
JP3257976B2 (ja) 1997-12-25 2002-02-18 昭和電工株式会社 窒化物半導体発光素子
JPH11224859A (ja) * 1998-02-05 1999-08-17 Sanyo Electric Co Ltd 窒化ガリウム系化合物半導体のドーピング方法および半導体素子の製造方法
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP3896718B2 (ja) * 1999-03-02 2007-03-22 日亜化学工業株式会社 窒化物半導体
US6430202B1 (en) 1999-04-09 2002-08-06 Xerox Corporation Structure and method for asymmetric waveguide nitride laser diode
JP2002075873A (ja) * 2000-08-25 2002-03-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
TW546859B (en) 2002-09-20 2003-08-11 Formosa Epitaxy Inc Structure and manufacturing method of GaN light emitting diode
JP4738748B2 (ja) 2004-02-05 2011-08-03 日本碍子株式会社 Ｉｉｉ族窒化物単結晶の作製方法

Also Published As

Publication number Publication date
WO2005117078A1 (en) 2005-12-08
TW200603445A (en) 2006-01-16
US20080067522A1 (en) 2008-03-20
US7772599B2 (en) 2010-08-10
JP2006013467A (ja) 2006-01-12
CN1989595A (zh) 2007-06-27
EP1756854A4 (en) 2010-08-25
KR100903782B1 (ko) 2009-06-19
TWI289941B (en) 2007-11-11
EP1756854A1 (en) 2007-02-28
JP4652888B2 (ja) 2011-03-16
KR20070034000A (ko) 2007-03-27

Similar Documents

Publication Publication Date Title
CN100524625C (zh) 氮化镓基半导体层叠结构、其制造方法以及采用该层叠结构的化合物半导体和发光器件
TWI352436B (zh)
KR100902576B1 (ko) Ｎ형 ⅲ족 질화물 반도체 적층구조
CN102403428B (zh) Ⅲ族氮化物纳米棒发光装置及其制造方法
TWI413279B (zh) Iii族氮化物半導體發光元件及其製造方法、以及燈
TWI408733B (zh) Ｉｉｉ族氮化物化合物半導體發光元件之製造方法、及ｉｉｉ族氮化物化合物半導體發光元件、以及燈
TWI252599B (en) N-type group III nitride semiconductor layered structure
WO2002101840A1 (fr) Element semi-conducteur a base de nitrure du groupe iii et procede de fabrication associe
JPH10335700A (ja) 半導体発光素子およびその製造方法
CN101506946A (zh) Ⅲ族氮化物化合物半导体发光元件的制造方法、ⅲ族氮化物化合物半导体发光元件和灯
CN101522942A (zh) Ⅲ族氮化物化合物半导体叠层结构体的成膜方法
WO2014196471A1 (ja) Ｓｉ基板上に成長した閃亜鉛鉱型（立方晶とも言う。）ＡｌｙＩｎｘＧａ１－ｙ－ｘＮ結晶（ｙ≧０、ｘ＞０）からなる母結晶にナノドット（「量子ドット」とも言う。）を有する活性領域及びこれを用いた発光デバイス（ＬＥＤ及びＬＤ）
US7732832B2 (en) Compound semiconductor light-emitting device including p-type undoped boron-phosphide-based semiconductor layer joined to thin-film layer composed of an undoped hexagonal group III nitride semiconductor
JP2713094B2 (ja) 半導体発光素子およびその製造方法
JP2006237539A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2008226868A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体
US7759149B2 (en) Gallium nitride-based semiconductor stacked structure
US8957426B2 (en) Laminate substrate and method of fabricating the same
TW200903839A (en) Optoelectronic device and the forming method thereof
CN100541842C (zh) 具区域性粗化表面的固态发光设备及其制作方法
US10763395B2 (en) Light emitting diode element and method for manufacturing same
JP2006024903A (ja) 窒化ガリウム系半導体積層構造体
CN100413086C (zh) 磷化硼基化合物半导体器件、其制造方法以及发光二极管
CN101542756A (zh) Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯
JP2006108586A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TOYODA GOSEI CO., LTD.

Free format text: FORMER OWNER: SHOWA DENKO K.K.

Effective date: 20130123

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130123

Address after: Aichi

Patentee after: Toyoda Gosei Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Showa Denko K. K.