CN100481540C - 基于氮化镓的化合物半导体多层结构及其制造方法 - Google Patents

基于氮化镓的化合物半导体多层结构及其制造方法 Download PDF

Info

Publication number
CN100481540C
CN100481540C CNB2005800043580A CN200580004358A CN100481540C CN 100481540 C CN100481540 C CN 100481540C CN B2005800043580 A CNB2005800043580 A CN B2005800043580A CN 200580004358 A CN200580004358 A CN 200580004358A CN 100481540 C CN100481540 C CN 100481540C
Authority
CN
China
Prior art keywords
gallium nitride
compound semiconductor
layer
nitride compound
sandwich construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005800043580A
Other languages
English (en)
Other versions
CN1918717A (zh
Inventor
小早川真人
武田仁志
三木久幸
桜井哲朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN1918717A publication Critical patent/CN1918717A/zh
Application granted granted Critical
Publication of CN100481540C publication Critical patent/CN100481540C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Luminescent Compositions (AREA)

Abstract

本发明的一个目的是提供一种氮化镓化合物半导体多层结构，用于制造氮化镓化合物半导体发光器件，所述器件在低电压下工作，同时维持令人满意的发光输出。本发明的氮化镓化合物半导体多层结构包括衬底以及形成在所述衬底上的n型层、发光层和p型层，所述发光层具有其中阱层和势垒层重复地交替层叠的多量子阱结构，所述发光层被夹在所述n型层和所述p型层之间，其中所述阱层包括厚部分和薄部分，以及所述势垒层包含掺杂剂。

Description

基于氮化镓的化合物半导体多层结构及其制造方法
相关申请的交叉引用
本申请是基于35 U.S.C.§111(a)提交的申请，根据35 U.S.C.§119(e)(1)，要求根据35 U.S.C.§111(b)于2004年3月3日提交的临时申请No.60/549,440的优先权。
技术领域
本发明涉及一种氮化镓化合物半导体多层结构，用于制造发射紫外至蓝光或绿光的高功率发光器件，还涉及制造该半导体多层结构的方法。
背景技术
近年来，作为用于制造发射短波长光的发光器件的材料，氮化镓化合物半导体已经引起了兴趣。通常，通过例如金属有机化学气相沉积(MOCVD)、分子束外延(MBE)或氢化物气相外延(HVPE)的方法，在由氧化物晶体例如蓝宝石单晶、碳化硅单晶或III-V族化合物单晶制成的衬底上生长氮化镓化合物半导体。
目前，工业中最广泛采用的晶体生长方法包括，通过金属有机化学气相沉积(MOCVD)在衬底例如蓝宝石、SiC、GaN或AlN上生长半导体晶体。具体地说，在约700℃至约1,200℃下，通过采用III族有机金属化合物和V族源气体，在置于反应器管中的上述衬底上生长n型层、发光层和p型层。
在生长上述层后，在衬底或n型层上形成负电极，并且在p型层上形成正电极，从而制得发光器件。
常规地，这样的发光层由InGaN形成，其组分受到控制以调制发光波长。有源层被夹在器带隙高于InGaN的带隙的层之间，从而形成双异质结构，或被包括在基于量子阱效应的多量子阱结构中。
在具有多量子阱结构的发光层的氮化镓化合物半导体发光器件中，当阱层的厚度调节为2至3nm时，获得令人满意的输出，但是需要高得成问题的工作电压。相比而言，当阱层的厚度小于等于2nm时，工作电压降低，但输出很差。
还提出一种量子点结构，其中如下所述形成点图形形式的发光层。
例如，日本专利申请公开号10-79501和11-354839公开了具有量子点结构的发光层的发光器件。通过抗表面活性剂效应形成量子点结构。然而，上述量子点结构存在问题。也就是说，因为相对于电流流动的面积，点(发光点)的总面积过小，即使各发光点的发射效率提高，相对于输入电流，总的发射输出降低。这些专利文件没有规定被点覆盖的面积。然而，由对在说明书中描述的点尺寸和优选点密度的计算，未被点覆盖的面积明显大于被点覆盖的面积。
另外，提出了一种量子箱结构，包括其面积大于发光点的面积的发光箱。
例如，日本专利申请公开号2001-68733公开了一种包含In的量子箱结构，其通过在氢气中对形成的量子阱结构进行退火以使阱层升华而形成。优选各发光箱的尺寸如下：0.5nm≤高度≤50nm以及0.5nm≤宽度≤200nm，发光箱(高度：6nm，宽度：40nm)在制造实例中制得。虽然没有规定发光箱密度，未被发光箱覆盖的面积大于或等于被发光箱覆盖的面积，如附图所示。
简而言之，基于上述技术的各结构在其上未提供量子点或量子箱的区域中不包括量子点或量子箱。另外，被量子箱或量子点覆盖的面积非常小，相比而言，未被量子箱或量子点覆盖的面积很大。
在其中被发光箱或发光点覆盖的面积非常小并且在未被量子箱或量子点覆盖的区域中未提供发光元的这样的结构中，可以降低工作电压，但是发射输出成问题地降低。因此，实际上不能采用这样的结构。
日本专利申请公开号2001-68733还公开了，通过形成常规量子阱结构并在氢气中对该结构进行退火，从而使设置于通孔位错上的InGaN晶体分解，制造量子箱结构。然而，在氢气中对量子阱结构进行退火导致In从作为量子箱结构的部分释放，从而使发射波长蓝移，这不是优选的。
并且，在美国专利申请公开号US2003/0160229A1中，公开了一种多量子阱结构，其中阱层具有周期性变化的厚度。然而，关于发光器件的具体结构，仅仅公布了这样的结构，其中具有未掺杂的多量子阱结构的发光层被夹在Si掺杂的n型层和Mg掺杂的p型层之间。
发明内容
本发明的一个目的是提供一种氮化镓化合物半导体多层结构，用于制造在低电压下工作同时维持令人满意的发光输出的氮化镓化合物半导体发光器件。
本发明的另一个目的是提供一种形成防止发射光蓝移的发光层的方法。
本发明提供以下方面。
(1)一种氮化镓化合物半导体多层结构，包括衬底以及形成在所述衬底上的n型层、发光层和p型层，所述发光层具有其中阱层和势垒层重复地交替层叠的多量子阱结构，所述发光层被夹在所述n型层和所述p型层之间，其中所述阱层包括厚部分和薄部分，以及所述势垒层包含掺杂剂。
(2)根据上述(1)的氮化镓化合物半导体多层结构，其中所述阱层包含In。
(3)根据上述(2)的氮化镓化合物半导体多层结构，其中所述阱层的上表面被不包含In的薄层覆盖。
(4)根据上述(1)至(3)中任何一项的氮化镓化合物半导体多层结构，其中所述掺杂剂是选自C、Si、Ge、Sn、Pb、O、S、Se、Te、Po、Be、Mg、Ca、Sr、Ba和Ra中的至少一种。
(5)根据上述(1)至(4)中任何一项的氮化镓化合物半导体多层结构，其中所包含的所述掺杂剂的浓度为1×1017cm-3至1×1019cm-3。
(6)根据上述(1)至(5)中任何一项的氮化镓化合物半导体多层结构，其中所述厚部分具有1.5nm至5nm的厚度。
(7)根据上述(1)至(6)中任何一项的氮化镓化合物半导体多层结构，其中所述厚部分具有在所述多层结构的截面中测得的大于等于10nm的算术平均宽度。
(8)根据上述(1)至(7)中任何一项的氮化镓化合物半导体多层结构，其中所述薄部分具有小于1.5nm的厚度。
(9)根据上述(1)至(8)中任何一项的氮化镓化合物半导体多层结构，其中所述薄部分具有在所述多层结构的截面中测得的小于等于100nm的算术平均宽度。
(10)根据上述(1)至(9)中任何一项的氮化镓化合物半导体多层结构，其中所述厚部分与所述薄部分之间的厚度差在1nm至3nm的范围内。
(11)根据上述(1)至(10)中任何一项的氮化镓化合物半导体多层结构，其中所述厚部分具有在所述多层结构的截面中测得的占所述阱层整体宽度的大于等于30％的总宽度。
(12)根据上述(1)至(11)中任何一项的氮化镓化合物半导体多层结构，其中所述多量子阱结构重复地层叠3至10次。
(13)根据上述(1)至(12)中任何一项的氮化镓化合物半导体多层结构，其中所述势垒层由选自GaN、AlGaN和InGaN的氮化镓化合物半导体形成，所述InGaN的In含量低于形成所述阱层的InGaN的In含量。
(14)根据上述(13)的氮化镓化合物半导体多层结构，其中所述势垒层由GaN形成。
(15)根据上述(1)至(14)中任何一项的氮化镓化合物半导体多层结构，其中所述势垒层具有7nm至50nm的厚度。
(16)根据上述(15)的氮化镓化合物半导体多层结构，其中所述势垒层具有大于等于14nm的厚度。
(17)一种氮化镓化合物半导体发光器件，其中所述器件具有负电极和正电极，所述负电极和所述正电极分别设置在根据上述(1)至(16)中任何一项的氮化镓化合物半导体多层结构的所述n型层和所述p型层上。
(18)根据上述(17)的氮化镓化合物半导体发光器件，其具有倒装芯片型器件结构。
(19)根据上述(18)的氮化镓化合物半导体发光器件，其中所述正电极具有反射型结构。
(20)根据上述(17)至(19)中任何一项的氮化镓化合物半导体发光器件，其中电流为20mA时，工作电压在2.9V至3.2V的范围内。
(21)根据上述(17)至(19)中任何一项的氮化镓化合物半导体发光器件，其中跳变电压在2.5V至3.2V的范围内。
(22)一种灯，包括根据上述(17)至(21)中任何一项的氮化镓化合物半导体发光器件。
(23)一种灯，包括荧光材料和根据上述(17)至(21)中任何一项的氮化镓化合物半导体发光器件。
(24)一种制造氮化镓化合物半导体多层结构的方法，所述多层结构包括衬底以及形成在所述衬底上的n型层、发光层和p型层，所述发光层具有其中阱层和势垒层重复地交替层叠的多量子阱结构，所述发光层被夹在所述n型层和所述p型层之间，其中所述方法包括通过利用掺杂剂掺杂所述势垒层，在所述阱层中形成厚部分和薄部分。
(25)根据上述(24)的制造氮化镓化合物半导体多层结构的方法，其中所包含的所述掺杂剂的浓度为1×1017cm-3至1×1019cm-3。
(26)一种制造根据上述(1)至(16)中任何一项的氮化镓化合物半导体多层结构的方法，其中所述方法包括形成所述阱层的步骤，所述步骤包括生长氮化镓化合物半导体的步骤以及使部分所述氮化镓化合物半导体分解或升华的步骤。
(27)根据上述(26)的制造氮化镓化合物半导体多层结构的方法，其中在衬底温度T1下进行所述生长步骤，以及在衬底温度T2下进行所述分解或升华步骤，其中T1和T2满足关系式：T1≤T2。
(28)根据上述(27)的制造氮化镓化合物半导体多层结构的方法，其中T1在650至900℃的范围内。
(29)根据上述(28)的制造氮化镓化合物半导体多层结构的方法，其中T2在700至1,000℃的范围内。
(30)根据上述(27)至(29)中任何一项的制造氮化镓化合物半导体多层结构的方法，其中当将所述衬底温度T1升高到T2时，进行所述分解或升华步骤。
(31)根据上述(30)的制造氮化镓化合物半导体多层结构的方法，其中以1℃/min至100℃/min的升温速率将所述衬底温度T1升高到T2。
(32)根据上述(31)的制造氮化镓化合物半导体多层结构的方法，其中所述升温速率为5℃/min至50℃/min。
(33)根据上述(30)至(32)中任何一项的制造氮化镓化合物半导体多层结构的方法，其中在30秒至10分钟内将所述衬底温度T1升高到T2。
(34)根据上述(33)的制造氮化镓化合物半导体多层结构的方法，其中在一分钟至五分钟内将所述衬底温度T1升高到T2。
(35)根据上述(27)至(34)中任何一项的制造氮化镓化合物半导体多层结构的方法，其中在T2下生长所述势垒层。
(36)根据上述(35)的制造氮化镓化合物半导体多层结构的方法，其中在T2下生长所述势垒层，随后将所述衬底温度降低至T3，在T3下进行进一步的生长。
(37)根据上述(36)的制造氮化镓化合物半导体多层结构的方法，其中T3等于T1。
(38)根据上述(26)至(37)中任何一项的制造氮化镓化合物半导体多层结构的方法，其中在包含氮源和III族金属源的气体中进行所述生长步骤，以及在包含氮源但不包含III族金属源的气氛中进行所述分解或升华步骤。
根据本发明的主旨，包括在用于形成所述发光层的所述多量子阱结构中的所述势垒层包含掺杂剂，以及所述阱层由厚部分和薄部分形成。从而，可以制造出氮化镓化合物半导体发光器件，其维持令人满意的输出并且呈现降低的工作电压。
通过利用掺杂剂掺杂所述势垒层，在所述阱层中形成所述厚部分和所述薄部分，可以防止从所述阱层发射的光的蓝移。
附图说明
图1是在实例1中制得的氮化镓化合物半导体多层结构的示例性的截面TEM照片；
图2是在实例1中制得的氮化镓化合物半导体多层结构的另一示例性的截面TEM照片；
图3是在实例1～3中制得的氮化镓化合物半导体多层结构的截面的示意图；
图4是在实例1～3中制得的发光二极管的电极结构示意图；
图5是在比较实例1中制得的氮化镓化合物半导体多层结构的示例性的截面TEM照片；以及
图6是在比较实例1中制得的氮化镓化合物半导体多层结构的另一示例性的截面TEM照片。
具体实施方式
众所周知，氮化镓化合物半导体发光器件的n型层、发光层和p型层由用分子式：AlxInyGa1-x-yN(0≤x<1；0≤y<1；0≤x+y<1)表示的各种氮化镓化合物半导体形成。对用于形成本发明中采用的n型层、发光层和p型层的氮化镓化合物半导体没有特定的限制，并且也可以采用用分子式：AlxInyGa1-x-yN(0≤x<1；0≤y<1；0≤x+y<1)表示的各种氮化镓化合物半导体。
对衬底类型没有特定的限制，可以采用常规已知的衬底种类，例如蓝宝石、SiC、GaP、GaAs、Si、ZnO和GaN。
为了在理论上与氮化镓化合物晶格不匹配的上述衬底(除了GaN衬底以外)的任何一种上形成氮化镓化合物半导体，可以采用低温缓冲方法(例如在日本专利3026087和日本专利申请公开号4-297023中所公开的)和被称为“引晶工艺(SP)”的晶格失配晶体外延生长技术(例如在日本专利申请公开号2003-243302中所公开的)。在这些方法中，从生产率和其它因素的观点来看，SP方法是一种尤其有利的晶格失配晶体外延生长技术，该技术可在能够形成GaN晶体的高温下制造AlN晶体膜。
当采用晶格失配晶体外延生长技术例如低温缓冲方法或SP方法时，形成在缓冲层上作为底衬层的氮化镓化合物半导体优选未掺杂或轻掺杂(掺杂剂浓度约为5×1017cm-3)的GaN。底衬层的厚度优选为1至20μm，更优选为5至15μm。
在本发明中，包括在用于形成发光层的多量子阱结构中的阱层由厚部分和薄部分形成。上表面和下表面优选具有凹陷和凸起。这里所用的术语“厚部分”是指其厚度不小于阱层的平均厚度的部分，以及术语“薄部分”是指其厚度小于阱层的平均厚度的部分。术语“平均厚度”是最大厚度和最小厚度的算术平均。当薄部分包括未被阱层覆盖或具有非常薄的阱层的区域时，厚部分是指其厚度不小于阱层的最大厚度的1/2的部分，以及薄部分是指其厚度小于阱层的最大厚度的1/2的部分。
从氮化镓化合物半导体的TEM截面照片可以目视地且定量地确定厚部分和薄部分。例如，从放大率为500,000至2,000,000的化合物半导体的TEM截面照片，可以确定厚部分或薄部分的厚度和宽度。图1示出了在实例1中制得的半导体样品的TEM截面照片，放大率为2,000,000。在图1中，参考标号1表示阱层，以及A、B和C各表示薄部分。参考标号2、3和4分别表示势垒层、n型包覆层和p型包覆层。通过利用放大率，可以计算厚部分或薄部分的宽度和厚度。图2示出了同一样品1的TEM截面照片，放大率为500,000。在图2中，参考标号1表示阱层，以及D、E、F和G各表示薄部分。参考标号2、3和4分别表示势垒层、n型包覆层和p型包覆层。通过利用放大率，可以计算厚部分或薄部分的宽度和厚度。
厚部分或薄部分的厚度或宽度是在TEM截面照片中多个用于测量的观测区域(例如，在10个区域中观测，相邻区域以10μm的间距间隔)中获得的算术平均值。
厚部分的厚度优选为约1.5nm至约5nm。当厚部分的厚度在该范围之外时，发射输出降低。更优选地，厚度为1.5nm至3.0nm。厚部分的宽度优选为10至5,000nm，更优选为100至1,000nm。
优选地，厚部分的面积占阱层整个面积的30至90％。当该面积在此范围内时，可以获得工作电压的降低并保持输出。更优选地，被厚部分覆盖的面积大于被薄部分覆盖的面积(即占整个有源层的50％或更多)。厚部分的面积比和薄部分的面积比能够从截面TEM图片中测量的宽度计算得出。
薄部分的宽度优选为1至100nm，更优选为5至50nm。
优选地，厚部分与薄部分之间的厚度差在约1至3nm的范围内。薄部分的厚度优选为小于1.5nm。
阱层可以包括其厚度为0的薄部分。换句话说，阱层可以包括未被阱层覆盖的区域。然而，为了防止发射输出的降低，优选这样的区域很窄。因此，优选其面积占阱层的整个面积的30％或更少，更优选20％或更少，尤其优选10％或更少。面积比可从截面TEM照片测量的宽度计算得出。
优选地，阱层中的厚部分和薄部分通过用掺杂剂掺杂势垒层而形成。掺杂元素的实例包括C、Si、Ge、Sn、Pb、O、S、Se、Te、Po、Be、Mg、Ca、Sr、Ba和Ra。当然，优选Si和Ge，最优选Si。
优选地，掺杂剂浓度为1×1017cm-3至1×1019cm-3。当浓度低于1×1017cm-3时，形成的阱层具有均匀的厚度，使得很难形成厚部分或薄部分，而当浓度高于1×1019cm-3时，阱层不能发光。更优选地，浓度为2×1017cm-3至5×1018cm-3。当浓度在该更优选范围内时，阱层的层厚度分布得以适当的控制，并且可以降低直流下阱层的电阻。尤其优选地，掺杂剂浓度在3×1017cm-3至2×1018cm-3范围内。
势垒层可具有这样的结构，其中多个势垒子层层叠。在这种情况下，与阱层接触的势垒子层优选包含掺杂剂。优选该层的厚度大于等于2.5nm，更优选大于等于5nm，尤其优选大于等于7.5nm。当与阱层接触的包含掺杂剂的势垒层厚度小于
Figure C200580004358D00151
时，很难在阱层中形成厚部分和薄部分。
当在上述条件下形成势垒层时，阱层的上表面和下表面形成凹陷和凸起。通过采用与掺杂的阱层结合的该结构，可以获得高输出强度，且可以进一步降低工作电压。另外，可以防止由于老化引起的劣化。
势垒层的厚度优选为大于等于7nm，更优选为大于等于14nm。当势垒层过薄时，阻止在阱层中形成厚部分和薄部分，导致发射效率的降低和由于老化引起的特性劣化，而当势垒层过厚时，工作电压升高，且发射减弱。所以，势垒层的厚度优选为小于等于50nm。
在多量子阱结构中层叠的重复优选为约3至约10次，更优选为约3至约6次。包括在多量子阱结构中的阱层不必都具有厚部分和薄部分，并各厚部分和薄部分的尺寸和面积比可以在层与层之间变化。
优选地，阱层由包含In的氮化镓化合物半导体形成，因为包含In的氮化镓化合物半导体属于易于获得具有厚部分和薄部分的结构的晶系。另外，包含In的氮化镓化合物半导体可以发射蓝光波长范围的高强度光。
当阱层由包含In的氮化镓化合物半导体形成时，阱层的上表面优选被不含In的薄层覆盖。利用该薄层，可以抑制包含在阱层中的In的分解/升华，由此可以始终如一地控制发射波长，这是优选的。
势垒层可以由GaN、AlGaN和InGaN形成，该InGaN的In含量低于形成阱层的InGaN的In含量。其中，优选GaN。
n型层的厚度通常为约1至约10μm，优选为约2至约5μm。n型层由n型接触层和n型包覆层形成，其中n型接触层用于形成负电极，n型包覆层的带隙大于发光层的带隙，且n型包覆层与发光层接触。n型接触层还可以用作n型包覆层。优选用高浓度的Si或Ge掺杂n型接触层。如此掺杂的n型层的载流子浓度优选被控制在约5×1018cm-3至约2×1019cm-3。
n型包覆层可以由半导体例如AlGaN、GaN或InGaN形成。不必说，采用InGaN时，InGaN优选具有这样的组分，以使其带隙大于形成发光层的InGaN的带隙。n型包覆层的载流子浓度可以等于或大于或小于n型接触层的载流子浓度。通过适当调整生长条件，包括生长速率、生长温度、生长压强和掺杂剂浓度，n型包覆层的表面优选具有高平坦度，以便获得形成于其上的发光层的高结晶度。
n型包覆层可以通过重复地交替层叠层形成，各层具有特定的组分和晶格常数。在这种情况下，除了组分以外，还可以改变层叠的层的掺杂量、膜厚度等。
p型层的厚度通常为0.01至1μm，并且由与发光层接触的p型包覆层和用于形成正电极的p型接触层形成。p型接触层还可以作为p型包覆层。p型包覆层由半导体例如GaN或AlGaN形成，且掺杂有作为p型掺杂剂的Mg。为了防止电子溢出，p型包覆层优选由这种材料形成，其带隙大于用于形成发光层的材料带隙。此外，为了有效地向发光层注入载流子，p型包覆层优选具有高载流子浓度。
与n型包覆层类似，p型包覆层可以通过重复地交替层叠置层而形成，各层具有特定的组分和晶格常数。在这种情况下，除了组分以外，还可以改变层叠的层的掺杂量、膜厚度等。
p型接触层可以由半导体例如GaN、AlGaN或InGaN形成，并且掺杂有作为杂质元素的Mg。当将其从反应器取出时，刚取出的Mg掺杂的氮化镓化合物半导体通常呈现高电阻。然而，通过激活退火、电子束辐照或微波辐照等，Mg掺杂的化合物半导体呈现p型电导率。
p型接触层可以由掺杂有p型杂质元素的磷化硼形成，即使未进行上述用于获得p型电导率的处理，p型接触层也呈现p型电导率。
对生长用于形成上述n型层、发光层和p型层的氮化镓化合物半导体的方法没有特定的限制，可以在众所周知的条件下，采用任何众所周知的方法，例如MBE、MOCVD和HVPE。其中，优选MOCVD。
关于用于形成半导体的源，可以将氨、肼、叠氮化物或类似的化合物用作氮源。本发明中可以采用的III族有机金属源的实例包括三甲基镓(TMGa)、三乙基镓(TEGa)、三甲基铟(TMIn)和三甲基铝(TMAl)。可采用的掺杂剂源的实例包括硅烷、乙硅烷、锗烷、有机锗源、双环戊二烯基镁(Cp2Mg)、其它有机金属化合物和氢化物。氮气或氢气可以用作载气。
优选在650至900℃的衬底温度下生长包含In的阱层。当衬底温度等于或低于650℃时，不能形成高结晶度的阱层，而当衬底温度等于或高于900℃时，包括在阱层中的In量减少，从而不能制得发射希望波长的光的发光器件。
如上所述，当阱层包含In时，优选在阱层的表面上形成不包含In的薄层。在这种情况下，在包含In的氮化镓化合物半导体的生长完成后，在同一衬底温度下生长氮化镓化合物半导体，同时停止In源的供给。
如前所述，阱层中的厚部分和薄部分优选通过用掺杂剂掺杂势垒层而形成。然而，阱层中的厚部分和薄部分也可以通过生长氮化镓化合物半导体至预定厚度，并使生长的半导体的一部分分解或升华而形成。
也就是，通过连续不断地供给III族金属(包含In)源和氮源使包含In的氮化镓化合物半导体生长到预定厚度之后，停止III族金属源的供给。在上述条件下，保持或升高衬底温度，从而使部分化合物半导体分解或升华。载气优选氮气。优选当衬底温度从上述生长温度升高到700至1,000℃时，或当衬底温度升高时，进行分解或升华。
优选在高于阱层生长所采用的温度的衬底温度下生长势垒层。该衬底温度优选为约700至约1,000℃。当生长阱层的温度用T1表示以及生长势垒层的温度用T2表示时，T1和T2满足关系式：T1≤T2。在阱层生长之后温度由T1升高至T2期间，停止III族源的供给，同时连续不断地供给氮源和包含氮的载气，从而在阱层中有效地形成厚部分和薄部分。在上述工序过程期间，不需要改变载气。如果将载气改变为氢气，发光波长蓝移。因为难以可靠地控制这样的波长变化，该变化使器件的生产率降低。
温度从T1升高到T2的速率优选为约1至约100℃/min，更优选为约5至约50℃/min。温度从T1升高到T2所需的时间优选为约30秒至约10分钟，更优选为约1分钟至约5分钟。
势垒层的生长可以包括在不同生长温度下进行的多个步骤。例如，在T2下，在具有厚部分和薄部分的阱层上形成具有预定厚度的势垒层，随后在生长温度T3下，在其上形成另一个势垒层。当T3低于T2时，可以防止由于老化引起的特性劣化，这是优选的。T3可以等于T1。
众所周知各种组分和结构的负电极，并且对本发明中可以采用的负电极没有特定的限制。可采用的用于与n型接触层接触的负电极的接触材料的实例包括Al、Ti、Ni、Au、Cr、W和V。不必说，负电极可以整体地具有多层结构，从而赋予电极接合特性和其它特性。
众所周知各种组分和结构的正电极，并且对可用于本发明中的正电极没有特定的限制。
可透光的正电极材料的实例包括Pt、Pd、Au、Cr、Ni、Cu和Co。已知通过正电极的部分氧化，增强透光性。可采用的反射型正电极材料的实例包括上述材料、Rh、Ag和Al。
可以通过例如溅射或真空气相沉积的方法形成正电极。具体地说，当在适当控制的溅射条件下采用溅射时，即使在电极膜形成后未进行退火，也可以形成欧姆接触，这是优选的。
发光器件可以具有包括反射型正电极的倒装芯片型结构或具有包括可透光正电极或点阵状或梳状正电极的面朝上型(face-up-type)结构。
根据本发明的包括厚部分和薄部分的发光层，在厚部分与薄部分之间的边界区域中，阱层和由与阱层的材料不同的材料构成的势垒层之间的界面向衬底表面倾斜。因此，在与衬底表面垂直的方向上提取的光量增加。尤其是，当发光器件具有包括反射型电极的倒装芯片型结构时，发射强度进一步增强。
采用本发明的氮化镓化合物半导体多层结构获得的发光器件的工作电压在一定程度上可以自由地降低。然而，当它非常大程度地下降时，发光输出也一起下降。电流为20mA时，发光输出不下降的工作电压为2.5V或更高。更优选地，工作电压为2.9V或更高。因为当发光器件被包括在设备中时非常高的工作电压是不利的，所以工作电压必须小于等于3.5V。
跳变(take-off)电压，即在电流-电压曲线中电流迅速增加处的电压，是二极管特性。采用本发明的氮化镓化合物半导体多层结构获得的发光器件的跳变电压可以降低。然而，对于跳变电压，当它非常大程度地下降时，发光输出也下降。电流为20mA时，发光输出不下降的跳变电压为2.3V或更高。更优选地，跳变电压为2.5V或更高。因为当发光器件被包括在设备中时非常高的跳变电压是不利的，所以跳变电压必须小于等于3.2V。
本发明的氮化镓化合物半导体多层结构可用于例如发光二极管(LED)和激光二极管(LD)。
由本发明的氮化镓化合物半导体多层结构制得半导体发光器件，并且通过本领域公知的常规方法，将透明覆盖物附到该半导体发光器件上，从而制得灯。还可以将包含磷的覆盖物附到半导体发光器件上，从而制得白光灯。
总之，可以由本发明的氮化镓化合物半导体多层结构制造具有高发光输出的半导体发光器件。通过上述技术，可以由本发明的氮化镓化合物半导体多层结构制造非常亮的LED灯。此外，其中包括通过上述技术制造的芯片的电子仪器，例如便携电话、显示器和控制板(panel)，以及其中包括这些电子仪器的机器，例如汽车、计算机和游戏机，可以在低电功率下工作，并可以获得高性能。具体地说，通过电池工作的设备，例如便携电话、游戏机和汽车部件，可以获得节能的效果。
实例
下面，将通过实例更详细地描述本发明，这些实例不应被解释为限制本发明。
<实例1>
图3示意性示出了在实例1中制得的用于制造半导体发光器件的氮化镓化合物半导体多层结构(示意性示出了发光层中阱层和势垒层的结构)。如图3所示，通过晶格失配晶体外延生长方法，在具有c面的蓝宝石衬底上层叠由AlN形成的SP层。在SP层上，依次形成以下各层：未掺杂的GaN底衬层(厚度：2μm)；高度Si掺杂的GaN接触层(电子浓度：1×1019cm-3，厚度：2μm)；In0.1Ga0.9N包覆层(电子浓度：1×1018cm-3，厚度：12.5nm)；多量子阱结构的发光层，包括Si掺杂(1×1018cm-3)的GaN势垒层(6层，每层厚度：16nm)以及阱层(5层，每层由未掺杂的In0.2Ga0.8N层(厚度：2.5nm)和GaN层(厚度：0至0.5nm)形成)；Mg掺杂的p型Al0.07Ga0.93N包覆层(厚度：10nm)；以及Mg掺杂的p型GaN接触层(空穴浓度：8×1017cm-3，厚度：0.1μm)。
通过以下的工序，采用MOCVD制造上述氮化镓化合物半导体多层结构。
首先，将蓝宝石衬底置于干净的反应炉中，该反应炉通过由感应加热器加热的碳基座(susceptor)可以加热多个衬底。该基座具有如下的机构，以便基座本身可旋转，从而使衬底旋转。蓝宝石衬底被置于用于加热的碳基座上，在氮替换的手套箱中进行该操作。装入衬底之后，用氮气净化反应炉。
在通8分钟的氮气后，通过感应加热器，在10分钟内将衬底温度升高至600℃，并且将炉内的压力调整到150bar(15kPa)。当衬底温度保持在600℃时，通过使衬底在氢气和氮气流下维持2分钟，热清洗衬底表面。
完成热清洗之后，关闭氮气载气供给管的阀门，从而仅仅将氢气供给到反应炉。
在载气改变为氢气后，将衬底温度升高至1,180℃。在确定达到1,180℃的恒定温度后，通过打开相应的阀门，向反应炉中供给包含TMAl蒸气的气体。使被供给的TMAl与通过反应炉内壁上的沉积物的分解被释放的N原子反应，从而在蓝宝石衬底上沉积AlN。
在供给TMAl 8分30秒后，关闭阀门以停止向反应炉中供给包含TMAl蒸气的气体。维持该条件4分钟，从而完全除去炉中剩余的TMAl蒸气。随后，通过打开相应的阀门，向炉中供给氨气。
在开始供给氨气后四分钟，在氨气流下，将基座温度降低至1,040℃。在降低基座温度期间，通过流量控制器调节TMGa的流速。
在确认基座温度降低至1,040℃，且基座维持1,040℃的恒定温度后，通过打开相应的阀门，向炉中供给TMGa，以便生长未掺杂的GaN。生长进行约一小时，从而形成上述GaN层。
这样，形成厚度为2μm的未掺杂的GaN底衬层。
在未掺杂的GaN底衬层上，生长高度Si掺杂的n型GaN层。完成未掺杂的GaN底衬层的生长后，将向炉中TMGa的供给中断一分钟，并且在中断气流期间调整SiH4的流速。预先预定所关心的流速，并且调节气流以便将高度Si掺杂的GaN层的电子浓度控制在1×1019cm-3。连续不断地向炉中供给氨气，并且流速不变。在上述一分钟的TMGa的供给中断期间，将基座的温度从1,040℃升高至1,060℃。
在中断TMGa供给一分钟后，供给TMGa和SiH4，并且进行一小时的生长，从而形成厚度为2μm的高度Si掺杂的GaN接触层。
在生长高度Si掺杂的GaN接触层之后，通过关闭相应的阀门，停止向炉中供给TMGa和SiH4。通过阀门操作，将载气由氢气变为氮气，同时连续不断地供给氨气。此后，将衬底温度从1,060℃降低至730℃。
在炉内温度降低期间，改变SiH4的流速。预先预定所关心的流速，并且调节气流以便将Si掺杂的InGaN包覆层的电子浓度控制在1×1018cm-3。连续不断地向炉中供给氨气，并且流速不变。
随后，在炉内的条件稳定之后，通过同时打开相应的阀门，向炉中供给TMIn、TEGa和SiH4。持续预定时间的供给，从而形成厚度为12.5nm的Si掺杂的In0.1Ga0.9N包覆层。通过关闭相应的阀门，停止源(TMIn、TEGa和SiH4)的供给。
在Si掺杂的In0.1Ga0.9N包覆层的生长完成之后，将基座温度升高至930℃。将基座的温度保持在恒定温度930℃后，通过打开相应的阀门，向炉中供给TEGa和SiH4，同时维持衬底温度、炉内压力、氨气和载气的流速以及载气的类型不变。在930℃的基座温度下，进行预定时间的生长。随后，将基座温度降低至730℃，并供给TEGa和SiH4，以便进行生长。通过关闭相应的阀门，停止供给TEGa和SiH4，从而终止GaN势垒层的生长。结果，形成总厚度为16nm的GaN势垒层。
在GaN势垒层的生长完成之后，停止TEGa的供给30秒。随后，通过打开相应的阀门，向炉中供给TEGa和TMIn，同时维持衬底温度、炉内压力、氨气和载气的流速以及载气的类型不变。供给预定时间的TEGa和TMIn，接着通过关闭相应的阀门，停止TMIn的供给，从而终止In0.2Ga0.8N阱层的生长。在这种情况下，形成厚度为2.5nm的In0.2Ga0.8N层。
在In0.2Ga0.8N层的生长完成之后，连续不断地向炉中供给预定时间的TEGa和SiH4，从而在InGaN层上形成Si掺杂的GaN薄膜，用于防止In的释放。随后，停止供给TEGa和SiH4。
重复上述工序五次，从而形成五层Si掺杂的GaN势垒层和五层In0.2Ga0.8N阱层。最后，形成另一层Si掺杂的GaN势垒层，从而制得具有多量子阱结构的发光层。
在发光层的最外层的Si掺杂的GaN势垒层上，形成Mg掺杂的p型Al0.07Ga0.93N包覆层。
在通过停止供给TEGa和SiH4完成最后的Si掺杂的GaN势垒层的生长之后，将衬底温度升高至1,020℃。将载气改变为氢气，并且将炉内压力调整为150mbar(15kPa)。在炉内的压力变为恒定后，通过打开相应的阀门，向炉中供给源(TMGa、TMAl和Cp2Mg)。进行约三分钟的生长，此后停止供给TEGa和TMAl，从而终止Mg掺杂的p型Al0.07Ga0.93N包覆层的生长。结果，形成厚度为10nm的Mg掺杂的p型Al0.07Ga0.93N包覆层。
在Mg掺杂的p型Al0.07Ga0.93N包覆层上，形成Mg掺杂的p型GaN接触层。
在通过停止供给TMGa、TMAl和Cp2Mg完成Mg掺杂的Al0.07Ga0.93N包覆层的生长之后，将炉内压力调整为200mbar(20kPa)。在炉内的压力变为恒定后，通过打开相应的阀门，向炉中供给源(TMGa和Cp2Mg)。预先预定Cp2Mg的流速，并且调节气流，以便将Mg掺杂的GaN接触层的空穴浓度控制为8×1017cm-3。随后，进行约四分钟的生长，此后停止供给TMGa和Cp2Mg，从而终止Mg掺杂的GaN层的生长。结果，形成厚度为0.1μm的Mg掺杂的GaN接触层。
在完成Mg掺杂的GaN接触层的生长之后，停止对感应加热器的电力供给，并且在20分钟内将衬底的温度降至室温。在降温的过程中，反应炉中的气体只有氮气。当确认衬底温度已经降到室温时，将由此制得的氮化镓化合物半导体多层结构取出到空气中。
通过上述工序，制得用于制造半导体发光器件的氮化镓化合物半导体多层结构。即使Mg掺杂的GaN层不经历用于激活p型载流子的退火，GaN层也呈现p型电导率。
通过采用上述氮化镓化合物半导体多层结构，制得发光二极管，即一种半导体发光器件。
在由此制得的氮化镓化合物半导体多层结构的p型GaN接触层的表面上，形成具有如下结构的反射型正电极，其中通过常规光刻方法在接触层侧上依次形成Pt、Rh和Au。
随后，干法蚀刻上述氮化镓化合物半导体多层结构，以使高度Si掺杂的n型GaN接触层的负电极部分暴露。在接触层的暴露部分上依次形成Ti和Al，从而形成负电极。通过这些操作，制得图4中所示形状的电极。
研磨并抛光氮化镓化合物半导体多层结构的蓝宝石衬底的背面，从而提供镜面，其中该多层结构具有以上述方式设置的正电极和负电极。随后，将氮化镓化合物半导体多层结构切割成正方形(350μm×350μm)芯片，并且将各芯片附接在下固定件(sub-mount)上，以使电极与下固定件接触。将由此形成的下固定的芯片置于引线框架上，并用金丝将芯片接线到引线框架，从而制得发光器件。
当对由此制得的发光二极管的正电极和负电极施加正向工作电流时，二极管呈现在20mA的电流下的3.0V的正向电压、455nm的发射波长以及10mW的发射输出。可以获得具有这些特性的发光二极管，而在从以上制得的氮化镓化合物半导体多层结构的整体实际切割并制造的发光二极管之间没有变化。
在截面TEM下观测由此制得的氮化镓化合物半导体多层结构，图1和2示出了其照片(放大率：2,000,000(图1)和500,000(图2))。
如图1和图2所示，确认各阱层由厚部分和薄部分形成，并且上表面和下表面具有凹陷和凸起。
发现观测到的厚部分的厚度为2.5nm，宽度为50nm，并且发现观测到的薄部分的宽度约为5nm，厚度为小于等于1nm。
发现势垒层的厚度为16nm。各势垒层填满各阱层中的凹陷。
<比较实例1>
在比较实例1中，除了采用不同的发光层外，重复实例1的工序，从而制得相同结构的氮化镓化合物半导体多层结构。比较实例1的发光层与实例1的发光层的不同之处在于，采用未掺杂Si的势垒层，并且重复层叠具有均匀厚度的阱层和具有均匀厚度的势垒层。
采用与实例1中类似的方法，进行形成InGaN包覆层步骤的初始步骤。
在Si掺杂的In0.1Ga0.9N包覆层的生长完成后，将基座的温度升高至930℃。在基座保持在恒定温度930℃之后，通过打开相应的阀门，向炉中供给TEGa，同时维持衬底温度、炉内压力、载气的流速以及载气的类型不变。在930℃的基座温度下，进行预定时间的生长。随后，将基座的温度降至730℃，并供给TEGa以便进行生长。通过关闭相应的阀门，停止供给TEGa，从而终止GaN势垒层的生长。结果，形成总厚度为16nm的未掺杂的GaN势垒层。
在未掺杂的GaN势垒层的生长完成之后，停止TEGa的供给30秒。随后，通过打开相应的阀门，向炉中供给TEGa和TMIn，同时维持衬底温度、炉内压力、载气的流速以及载气的类型不变。供给预定时间的TEGa和TMIn，接着通过关闭相应的阀门，停止TEGa和TMIn的供给，从而终止In0.2Ga0.8N阱层的生长。在这种情况下，形成厚度为2.5nm的In0.2Ga0.8N层。
在In0.2Ga0.8N层的生长完成之后，连续不断地向炉中供给预定时间的TEGa，从而在InGaN层上形成GaN薄膜，用于防止In的释放。
重复上述工序五次，从而形成包括五层未掺杂的GaN势垒层和五层In0.2Ga0.8N阱层的多层结构。最后，形成另一层未掺杂的GaN势垒层，从而制得具有多量子阱结构的发光层。
随后，采用与实例1中相同的工序，形成Mg掺杂的p型Al0.07Ga0.93N包覆层和Mg掺杂的p型GaN层。
以与实例1类似的方式，对由氮化镓化合物半导体多层结构制造的发光二极管进行评价。结果，二极管呈现在20mA的电流下的3.9V的正向电压、455nm的发射波长和8.5mW的发射输出。
在截面TEM下观测由此制得的氮化镓化合物半导体多层结构，图5和6示出了其照片(放大率：2,000,000(图5)和500,000(图6))。在这些图中，参考标号1、2、3和4分别表示阱层、势垒层、n型包覆层和p型包覆层。如图5和6所示，各阱层具有约2.5nm的实际上均匀的厚度，并且发现厚度没有位置相关的变化。
<实例2>
用于制造氮化镓化合物半导体多层结构的实例2的工序与实例1的工序的不同之处如下。具体地说，在实例2中，在生长势垒层和构成阱层的GaN薄层的步骤期间，供给TEGa和GeH4，因此势垒层和构成阱层的GaN薄层由Ge掺杂的GaN层形成。调节GeH4的流速，以便将Ge掺杂剂的浓度调整为1×1018cm-3。
以与实例1类似的方式，在由此获得的氮化镓化合物半导体多层结构上提供正电极和负电极。正电极具有这样的结构，其中在p型GaN接触层侧上依次形成透明电极(Au和NiO)和焊盘电极(Ti、Au、Al和Au)。
以与实例1类似的方式，对制得的发光二极管进行评价。结果，二极管呈现在20mA的电流下的3.0V的正向电压、455nm的发射波长和5mW的发射输出。可以获得发光二极管的这些特性，而在从如上制得的氮化镓化合物半导体多层结构的整体实际切割并制造的发光二极管之间没有变化。通过在TEM下观测发光二极管的截面，发现各阱层由厚部分和薄部分形成。
<比较实例2>
在比较实例2中，通过利用在比较实例1中制得的氮化镓化合物半导体多层结构，制造其电极结构与实例2的二极管中所采用的电极结构相同的发光二极管。
以与实例1类似的方法，对制得的发光二极管进行评价。结果，二极管呈现在20mA的电流下的3.9V的正向电压、455nm的发射波长和5mW的发射输出。
<实例3>
在该实例中，如下制造氮化镓化合物半导体多层结构。
通过晶格失配晶体外延生长方法，在具有c面的蓝宝石衬底上层叠由AlN形成的SP层。在SP层上，依次形成以下各层：未掺杂的GaN底衬层(厚度：8μm)；n-GaN接触层，其中交替层叠100次Ge高掺杂的层和Ge低掺杂的层(平均电子浓度：5×1018cm-3，厚度：4μm)；n-In0.1Ga0.9N包覆层(电子浓度：1×1018cm-3，厚度：180)；多量子阱结构的发光层，包括Si掺杂的GaN势垒层(6层，Si浓度：8×1017cm-3，每层厚度：160)和阱层(5层，每层由未掺杂的In0.2Ga0.8N层(厚度：25)和GaN层(厚度：0至5)形成)；Mg掺杂的p型Al0.07Ga0.93N包覆层(厚度：100)；以及Mg掺杂的p-GaN接触层(空穴浓度：8×1017cm-3，厚度：0.1μm)。
通过与实例1类似的工序，通过MOCVD制造上述氮化镓化合物半导体多层结构。
接着，通过以下工序，通过采用上述氮化镓化合物半导体多层结构制造发光二极管，即一种半导体发光器件。
在由此制得的氮化镓化合物半导体多层结构的p型GaN接触层的表面上，形成具有如下结构的透明型正电极，其中通过常规光刻方法在接触层侧上依次形成Pt和Au。然后，在正电极上，形成具有这种结构的焊盘电极，其中在正电极侧上依次形成Ti、Au、Al和Au。
随后，干法蚀刻氮化镓化合物半导体多层结构，以使n型GaN接触层的负电极部分暴露。在接触层的暴露部分上依次形成Ti和Al，从而形成负电极。通过这些操作，制得图4中所示形状的电极。
研磨并抛光氮化镓化合物半导体多层结构的蓝宝石衬底的背面，从而提供镜面，该多层结构具有以上述方式设置的正电极和负电极。随后，将氮化镓化合物半导体多层结构切割成正方形(350μm×350μm)芯片。将由此形成的芯片置于引线框架上，并且利用金丝将其接线至引线框架，从而制得发光器件。
当对由此制得的发光二极管的正电极和负电极施加正向工作电流时，二极管呈现在20mA电流下的3.2V的正向电压，470nm的发射波长以及6mW的发射输出。可以获得发光二极管的这些特性，而在从以上制得的氮化镓化合物半导体多层结构的整体实际切割并制造的发光二极管之间没有变化。
工业适用性
由本发明的氮化镓化合物半导体多层结构制造的发光器件在低电压下工作，同时维持令人满意的发光输出。因此，本发明具有非常高的工业价值。

Claims (34)

1.一种氮化镓化合物半导体多层结构，包括衬底以及形成在所述衬底上的n型层、发光层和p型层，所述发光层具有其中阱层和势垒层重复地交替层叠的多量子阱结构，所述发光层被夹在所述n型层和所述p型层之间，其中所述阱层包括厚部分和薄部分，所述厚部分具有1.5nm至5nm的厚度，所述薄部分具有小于1.5nm的厚度，所述厚部分具有在所述多层结构的截面中测得的大于等于10nm的算术平均宽度，所述薄部分具有在所述多层结构的截面中测得的小于等于100nm的算术平均宽度，所述薄部分的厚度为0nm的区域是所述阱层整体的10％或更少，以及所述势垒层包含掺杂剂。
2.根据权利要求1的氮化镓化合物半导体多层结构，其中所述阱层包含In。
3.根据权利要求2的氮化镓化合物半导体多层结构，其中所述阱层的上表面被不包含In的薄层覆盖。
4.根据权利要求1的氮化镓化合物半导体多层结构，其中所述掺杂剂是选自C、Si、Ge、Sn、Pb、O、S、Se、Te、Po、Be、Mg、Ca、Sr、Ba和Ra中的至少一种。
5.根据权利要求1的氮化镓化合物半导体多层结构，其中所包含的所述掺杂剂的浓度为1×1017cm-3至1×1019cm-3。
6.根据权利要求1的氮化镓化合物半导体多层结构，其中所述厚部分与所述薄部分之间的厚度差在1nm至3nm的范围内。
7.根据权利要求1的氮化镓化合物半导体多层结构，其中所述厚部分具有在所述多层结构的截面中测得的占所述阱层整体宽度的大于等于30％的总宽度。
8.根据权利要求1的氮化镓化合物半导体多层结构，其中所述多量子阱结构重复地层叠3至10次。
9.根据权利要求1的氮化镓化合物半导体多层结构，其中所述势垒层由选自GaN、AlGaN和InGaN的氮化镓化合物半导体形成，所述阱层包含InGaN，形成所述势垒层的InGaN的In含量低于形成所述阱层的InGaN的In含量。
10.根据权利要求9的氮化镓化合物半导体多层结构，其中所述势垒层由GaN形成。
11.根据权利要求1的氮化镓化合物半导体多层结构，其中所述势垒层具有7nm至50nm的厚度。
12.根据权利要求11的氮化镓化合物半导体多层结构，其中所述势垒层具有大于等于14nm的厚度。
13.一种氮化镓化合物半导体发光器件，其中所述器件具有负电极和正电极，所述负电极和所述正电极分别设置在根据权利要求1的氮化镓化合物半导体多层结构的所述n型层和所述p型层上。
14.根据权利要求13的氮化镓化合物半导体发光器件，其具有倒装芯片型器件结构。
15.根据权利要求14的氮化镓化合物半导体发光器件，其中所述正电极具有反射型结构。
16.根据权利要求13的氮化镓化合物半导体发光器件，其中电流为20mA时，工作电压在2.9V至3.2V的范围内。
17.根据权利要求13的氮化镓化合物半导体发光器件，其中跳变电压在2.5V至3.2V的范围内。
18.一种灯，包括根据权利要求13的氮化镓化合物半导体发光器件。
19.一种灯，包括荧光材料和根据权利要求13的氮化镓化合物半导体发光器件。
20.一种制造氮化镓化合物半导体多层结构的方法，所述多层结构包括衬底以及形成在所述衬底上的n型层、发光层和p型层，所述发光层具有其中阱层和势垒层重复地交替层叠的多量子阱结构，所述发光层被夹在所述n型层和所述p型层之间，其中所述方法包括通过利用掺杂剂掺杂所述势垒层，在所述阱层中形成厚部分和薄部分，使所述厚部分具有1.5nm至5nm的厚度，使所述薄部分具有小于1.5nm的厚度，使所述厚部分具有在所述多层结构的截面中测得的大于等于10nm的算术平均宽度，使所述薄部分具有在所述多层结构的截面中测得的小于等于100nm的算术平均宽度，使所述薄部分的厚度为0nm的区域是所述阱层整体的10％或更少。
21.根据权利要求20的制造氮化镓化合物半导体多层结构的方法，其中所包含的所述掺杂剂的浓度为1×1017cm-3至1×1019cm-3。
22.一种制造根据权利要求1的氮化镓化合物半导体多层结构的方法，其中所述方法包括形成所述阱层的步骤，所述步骤包括生长氮化镓化合物半导体的步骤以及使部分所述氮化镓化合物半导体分解或升华的步骤。
23.根据权利要求22的制造氮化镓化合物半导体多层结构的方法，其中在衬底温度T1下进行所述生长步骤，以及在衬底温度T2下进行所述分解或升华步骤，其中T1和T2满足关系式：T1≤T2。
24.根据权利要求23的制造氮化镓化合物半导体多层结构的方法，其中T1在650至900℃的范围内。
25.根据权利要求23的制造氮化镓化合物半导体多层结构的方法，其中T2在700至1,000℃的范围内。
26.根据权利要求23的制造氮化镓化合物半导体多层结构的方法，其中当将所述衬底温度T1升高到T2时，进行所述分解或升华步骤。
27.根据权利要求26的制造氮化镓化合物半导体多层结构的方法，其中以1℃/min至100℃/min的升温速率将所述衬底温度T1升高到T2。
28.根据权利要求27的制造氮化镓化合物半导体多层结构的方法，其中所述升温速率为5℃/min至50℃/min。
29.根据权利要求26的制造氮化镓化合物半导体多层结构的方法，其中在30秒至10分钟内将所述衬底温度T1升高到T2。
30.根据权利要求29的制造氮化镓化合物半导体多层结构的方法，其中在一分钟至五分钟内将所述衬底的温度T1升高到T2。
31.根据权利要求23的制造氮化镓化合物半导体多层结构的方法，其中在T2下生长所述势垒层。
32.根据权利要求31的制造氮化镓化合物半导体多层结构的方法，其中在T2下生长所述势垒层，随后将所述衬底温度降低至T3，在T3下进行进一步地生长另一个势垒层。
33.根据权利要求32的制造氮化镓化合物半导体多层结构的方法，其中T3等于T1。
34.根据权利要求22的制造氮化镓化合物半导体多层结构的方法，其中在包含氮源和III族金属源的气氛中进行所述生长步骤，以及在包含氮源但不包含III族金属源的气氛中进行所述分解或升华步骤。
CNB2005800043580A 2004-02-24 2005-02-23 基于氮化镓的化合物半导体多层结构及其制造方法 Active CN100481540C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004048500 2004-02-24
JP048500/2004 2004-02-24
US60/549,440 2004-03-03

Publications (2)

Publication Number Publication Date
CN1918717A CN1918717A (zh) 2007-02-21
CN100481540C true CN100481540C (zh) 2009-04-22

Family

ID=37738727

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800043580A Active CN100481540C (zh) 2004-02-24 2005-02-23 基于氮化镓的化合物半导体多层结构及其制造方法

Country Status (6)

Country Link
US (2) US7482635B2 (zh)
KR (1) KR100831956B1 (zh)
CN (1) CN100481540C (zh)
DE (1) DE112005000296B4 (zh)
TW (1) TWI270217B (zh)
WO (1) WO2005081329A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244207A (ja) * 2004-01-30 2005-09-08 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
US7521777B2 (en) * 2005-03-31 2009-04-21 Showa Denko K.K. Gallium nitride-based compound semiconductor multilayer structure and production method thereof
CN101393952B (zh) * 2007-09-17 2011-01-05 广镓光电股份有限公司 光电元件及其制造方法
KR100881053B1 (ko) * 2007-09-20 2009-02-27 서울옵토디바이스주식회사 질화물계 발광소자
JP4539752B2 (ja) * 2008-04-09 2010-09-08 住友電気工業株式会社 量子井戸構造の形成方法および半導体発光素子の製造方法
TW201037766A (en) * 2009-04-06 2010-10-16 Univ Nat Chiao Tung A method of manufacturing III-V group nitride thick film and the structure thereof
US20110220945A1 (en) * 2010-03-09 2011-09-15 Dae Sung Kang Light emitting device and light emitting device package having the same
JP5718072B2 (ja) * 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US9099593B2 (en) * 2012-09-14 2015-08-04 Tsmc Solid State Lighting Ltd. III-V group compound devices with improved efficiency and droop rate
US9391218B2 (en) 2014-06-27 2016-07-12 IntriEnergy Inc. Voltaic cell powered by radioactive material
DE102015109793A1 (de) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
CN105699139B (zh) * 2016-01-20 2019-04-23 西安电子科技大学 基于反应离子刻蚀的GaN薄膜透射电子显微镜截面样品制备方法
CN105789393B (zh) * 2016-03-28 2018-06-19 中国科学院半导体研究所 高发光效率InGaN基多量子阱外延片及其制备方法
US10373825B1 (en) * 2018-05-29 2019-08-06 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using core-shell nanoparticle
JP7137070B2 (ja) * 2018-12-03 2022-09-14 日本電信電話株式会社 窒化物半導体光電極の製造方法
CN114613890B (zh) * 2022-03-24 2023-10-20 淮安澳洋顺昌光电技术有限公司 一种具有n型电流拓展层的发光二极管外延结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0772249B1 (en) 1995-11-06 2006-05-03 Nichia Corporation Nitride semiconductor device
JP3374737B2 (ja) 1997-01-09 2003-02-10 日亜化学工業株式会社 窒化物半導体素子
CA2276335C (en) 1997-01-09 2006-04-11 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP2003078169A (ja) 1998-09-21 2003-03-14 Nichia Chem Ind Ltd 発光素子
US6608330B1 (en) * 1998-09-21 2003-08-19 Nichia Corporation Light emitting device
US6906352B2 (en) * 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US6881983B2 (en) 2002-02-25 2005-04-19 Kopin Corporation Efficient light emitting diodes and lasers
JP2003289156A (ja) 2002-03-28 2003-10-10 Stanley Electric Co Ltd 窒化ガリウム系半導体結晶の成長方法及び化合物半導体発光素子
JP4507532B2 (ja) 2002-08-27 2010-07-21 日亜化学工業株式会社 窒化物半導体素子
JP4085782B2 (ja) 2002-11-05 2008-05-14 日亜化学工業株式会社 窒化物半導体素子
EP1712662A4 (en) * 2003-06-30 2009-12-02 Kenichiro Miyahara SUBSTRATE FOR THE MANUFACTURE OF THIN FILMS, SUBSTRATE FOR THIN FILMS AND LIGHT EMITTING ELEMENT
TWI243399B (en) * 2003-09-24 2005-11-11 Sanken Electric Co Ltd Nitride semiconductor device
CN100481539C (zh) * 2004-01-29 2009-04-22 昭和电工株式会社 基于氮化镓的化合物半导体多层结构及其制造方法
ATE527571T1 (de) * 2004-04-15 2011-10-15 Univ Boston Optische bauelemente mit texturierten halbleiterschichten

Also Published As

Publication number Publication date
KR20070007785A (ko) 2007-01-16
US7858419B2 (en) 2010-12-28
CN1918717A (zh) 2007-02-21
DE112005000296T5 (de) 2007-01-25
TWI270217B (en) 2007-01-01
KR100831956B1 (ko) 2008-05-23
US7482635B2 (en) 2009-01-27
US20090104728A1 (en) 2009-04-23
TW200529476A (en) 2005-09-01
WO2005081329A1 (en) 2005-09-01
DE112005000296B4 (de) 2015-10-15
US20070170457A1 (en) 2007-07-26

Similar Documents

Publication Publication Date Title
CN100481540C (zh) 基于氮化镓的化合物半导体多层结构及其制造方法
CN101438429B (zh) Ⅲ族氮化物化合物半导体叠层结构体
CN100481539C (zh) 基于氮化镓的化合物半导体多层结构及其制造方法
US7727873B2 (en) Production method of gallium nitride-based compound semiconductor multilayer structure
JP4762023B2 (ja) 窒化ガリウム系化合物半導体積層物およびその製造方法
KR100659520B1 (ko) Ⅲ족 질화물 반도체 결정의 제조 방법
US7521777B2 (en) Gallium nitride-based compound semiconductor multilayer structure and production method thereof
JP2008034444A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子及びランプ
JP2008218740A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
EP1474824B1 (en) Production method for group iii nitride semiconductor layer
JP2007329312A (ja) Ｉｉｉ族窒化物半導体積層構造体の製造方法
JP5105738B2 (ja) 窒化ガリウム系化合物半導体積層物の製造方法
JP2005277401A (ja) 窒化ガリウム系化合物半導体積層物およびその製造方法
JP2005340762A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2007201099A (ja) 窒化物半導体発光素子を作製する方法
CN110379895A (zh) Led外延生长方法
JP4222287B2 (ja) Ｉｉｉ族窒化物半導体結晶の製造方法
CN110350056A (zh) 一种led外延层生长方法
CN100576586C (zh) 制造ⅲ族氮化物半导体元件的方法
JP2006019713A (ja) Ｉｉｉ族窒化物半導体発光素子およびそれを用いたｌｅｄ
JP2008177523A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
WO2005106981A1 (en) Group iii nitride semiconductor light-emitting device
JP2007220745A (ja) ＩＩＩ族窒化物ｐ型半導体の製造方法
JP2005197346A (ja) ＧａＮＡｓ結晶の成長方法及びＧａＮＡｓ結晶並びにＧａＮＡｓ結晶を備えた半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TOYODA GOSEI CO., LTD.

Free format text: FORMER OWNER: SHOWA DENKO K.K.

Effective date: 20130123

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130123

Address after: Aichi

Patentee after: Toyoda Gosei Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Showa Denko K. K.