KR20070007785A - 질화갈륨계 화합물 반도체 다층구조 및 그 제조방법 - Google Patents

질화갈륨계 화합물 반도체 다층구조 및 그 제조방법 Download PDF

Info

Publication number
KR20070007785A
KR20070007785A KR1020067016338A KR20067016338A KR20070007785A KR 20070007785 A KR20070007785 A KR 20070007785A KR 1020067016338 A KR1020067016338 A KR 1020067016338A KR 20067016338 A KR20067016338 A KR 20067016338A KR 20070007785 A KR20070007785 A KR 20070007785A
Authority
KR
South Korea
Prior art keywords
gallium nitride
compound semiconductor
layer
nitride compound
multilayer structure
Prior art date
Application number
KR1020067016338A
Other languages
English (en)
Other versions
KR100831956B1 (ko
Inventor
마사토 고바야카와
히토시 타케다
히사유키 미키
테츠오 사쿠라이
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20070007785A publication Critical patent/KR20070007785A/ko
Application granted granted Critical
Publication of KR100831956B1 publication Critical patent/KR100831956B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Led Devices (AREA)
  • Luminescent Compositions (AREA)

Abstract

본 발명의 목적은 만족스러운 발광출력을 유지하며 낮은 전압에서 작동하는 질화갈륨 화합물 반도체 발광소자의 제조에 유용한 질화갈륨 화합물 반도체 적층구조를 제공하는 것이다.
본 발명은 기판, 및 상기 기판 위에 형성된 n-형층, 발광층 및 p-형층을 포함하고, 발광층은 우물층과 배리어층이 교대로 반복 적층된 다중 양자우물 구조를 갖고, 상기 발광층은 n-형층 및 p-형층으로 샌드위치되어 있는 질화갈륨 화합물 반도체 다층구조에 있어서, 상기 우물층은 후막부 및 박막부를 포함하고, 상기 배리어층은 도펀트를 함유하는 것을 특징으로 하는 질화갈륨 화합물 반도체 적층구조에 관한 것이다.

Description

질화갈륨계 화합물 반도체 다층구조 및 그 제조방법{GALLIUM NITRIDE-BASED COMPOUND SEMICONDUCTOR MULTILAYER STRUCTURE AND PRODUCTION METHOD THEREOF}
(관련출원의 상호참조)
본 출원은 35 U.S.C. §111(b)의 조항하에 2004년 3월 3일에 출원된 미국 가출원 제60/549,440호의 출원일의 이익을 35 U.S.C. §119(e)(1)에 따라 주장하는 35 U.S.C. §111(a)의 규정하에 출원된 출원이다.
본 발명은 자외선을 청색광 또는 녹색광으로 방사하는 고출력 발광소자를 제조하는데 유용한 질화갈륨 화합물 반도체 다층구조, 및 그 반도체 다층구조를 제조하는 방법에 관한 것이다.
최근, 질화갈륨 화합물 반도체가 단파장의 광을 방사하는 발광소자를 제조하기 위한 재료로서 주목받고 있다. 일반적으로, 질화갈륨 화합물 반도체는 사파이어 단결정과 같은 산화물 결정, 탄화규소 단결정 또는 Ⅲ-Ⅴ족 화합물 단결정으로 이루어진 기판 상에, 유기금속화학증착(MOCVD), 분자선 에피택시(MBE), 또는 수소화물기상 에피택시(HVPE) 등의 방법을 통해 성장된다.
현재, 산업상 가장 널리 사용되는 결정성장법은 사파이어, SiC, GaN 또는 AlN과 같은 기판 위에, 유기금속화학증착(MOCVD)을 통해 반도체 결정을 성장시키는 것이다. 구체적으로, n-형층, 발광층 및 p-형층을 반응기 튜브에 놓인 상기 기판 위에서, Ⅲ족 유기금속 화합물 및 Ⅴ족 원료가스를 사용하여 약 700℃~1,200℃에서 성장시킨다.
상기 층의 성장 후에, 음극이 기판 또는 n-형층 위에 형성되고, 양극이 p-형층 위에 형성되어, 발광소자가 제조된다.
통상적으로, 이러한 발광층은 발광파장을 조정하기 위해서 조성이 조절되는 InGaN으로부터 형성된다. 활성층은 InGaN보다 밴드갭이 큰 층으로 샌드위치되므로, 더블-헤테로 구조를 형성하거나, 또는 양자우물 효과를 기초로 하여 다중 양자우물 구조로 형성된다.
다중 양자우물 구조의 발광층을 갖는 질화갈륨 화합물 반도체 발광소자에 있어서, 우물층의 두께가 2~3nm로 조정되는 경우, 충분한 출력을 달성하지만, 높은 구동전압이 필요하다는 문제가 있다. 반면에, 우물층의 두께가 2nm 이하인 경우, 구동전압은 낮지만, 출력이 불충분하다.
또한, 후술하는 바와 같이 도트 패턴 형태의 발광층이 형성된 양자 도트 구조가 제안되었다.
예컨대, 일본특허공개 평10-79501호 공보 및 평11-354839호 공보는 양자 도트 구조의 발광층을 갖는 발광소자를 개시하고 있다. 양자 도트 구조는 안티-계면활성제 효과를 통해 형성된다. 그러나, 상기 제안된 양자 도트 구조는 문제가 있다. 즉, 도트(발광도트)의 총면적이 전류가 흐르는 면적에 비하여 지나치게 작기 때문에, 각 발광도트의 발광효율이 향상되어도, 입력전류에 대한 전체 발광출력이 낮아진다. 이들 특허문헌은 도트로 피복된 면적은 규정하지 않았다. 그러나, 본 명세서에 기재된 도트 사이즈 및 바람직한 도트 밀도로부터 산출한 바와 같이, 도트로 피복되지 않은 면적은 도트로 피복된 면적보다 상당히 크다.
또한, 발광도트보다 큰 면적을 갖는 발광박스를 포함하는 양자박스 구조가 제안되었다.
예컨대, 일본특허공개 제2001-68733호 공보는, 우물층을 승화시키기 위해 형성된 양자우물 구조를 수소 중에서 아닐링하여 형성한 In-함유 양자박스 구조를 개시하고 있다. 각 발광박스의 치수는 바람직하게는 다음과 같고: 0.5nm≤높이≤50nm 및 0.5nm≤폭≤200nm, 또한 발광박스(높이: 6nm, 폭: 40nm)를 실시예에서 제조하였다. 발광박스 밀도는 규정하지 않았지만, 첨부한 도면에 나타낸 바와 같이, 발광박스로 피복되지 않은 면적은 발광박스로 피복된 면적보다 크거나 같았다.
간단히 말해서, 상기 기술에 기초한 각 구조는 양자도트 또는 박스가 형성되지 않은 면적 내에는 양자도트 또는 양자박스를 포함하지 않는다. 또한, 양자박스 또는 도트로 피복된 면적은 매우 작고, 반면에, 양자박스 또는 도트로 피복되지 않은 면적은 크다.
이러한 발광박스 또는 도트가 피복된 면적이 매우 작고, 발광소자가 양자박스 또는 도트로 피복된 영역에 형성되어있지 않은 구조에 있어서, 구동전압은 낮아질 수 있지만, 발광출력이 저하되는 문제가 있다. 그래서, 이러한 구조는 실제로 사용할 수 없다.
또한, 일본특허공개 제2001-68733호는 통상적인 양자우물 구조를 형성하고, 그 구조를 수소 중에서 아닐링하여, 스루홀 전위상에 형성된 InGaN 결정을 분해하여 양자박스 구조를 제조하는 것을 개시하고 있다. 그러나, 수소 중에서 양자우물 구조를 아닐링하는 것은 양자박스 구조로서 기능하는 부분으로부터 In의 방출을 야기하여, 발광파장을 청색-이동시키므로 바람직하지 않다.
또한, 미국특허공개 제2003/0160229A1호 공보는, 우물층의 두께가 주기적으로 변하는 다중 양자우물 구조를 개시하고 있다. 그러나, 발광소자의 구체적인 구조에 관해서는, 언도프 다중 양자우물 구조를 갖는 발광층이 Si-도프 n-형층 및 Mg-도프 p-형층으로 샌드위치된 구조만을 개시하고 있다.
본 발명의 목적은 만족스러운 발광출력을 유지하면서 낮은 전압에서 구동하는 질화갈륨 화합물 반도체 발광소자의 제조에 유용한 질화갈륨 화합물 반도체 다층구조를 제공하는 것이다.
본 발명의 또 다른 목적은 발광의 청색-이동을 방지하는 발광층을 형성하는 방법을 제공하는 것이다.
본 발명은 다음을 제공한다.
(1) 기판, 및 상기 기판 상에 형성된 n-형층, 발광층 및 p-형층을 포함하고, 상기 발광층은 우물층과 배리어층이 교대로 반복 적층된 다중 양자우물 구조를 갖고, 상기 발광층은 n-형층 및 p-형층으로 샌드위치되어 있는 질화갈륨 화합물 반도체 다층구조에 있어서, 상기 우물층은 후막부 및 박막부를 포함하고, 상기 배리어층은 도펀트를 함유하는 것을 특징으로 하는 질화갈륨 화합물 반도체 적층구조.
(2) (1)에 있어서, 상기 우물층은 In을 함유하는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
(3) (2)에 있어서, 상기 우물층의 상부표면은 In을 함유하지 않은 박막층으로 피복되어 있는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
(4) (1)~(3) 중 어느 하나에 있어서, 상기 도펀트는 C, Si, Ge, Sn, Pb, O, S, Se, Te, Po, Be, Mg, Ca, Sr, Ba 및 Ra로 이루어진 군에서 선택된 1종 이상인 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
(5) (1)~(4) 중 어느 하나에 있어서, 상기 도펀트는 1×1017cm-3~1×1019cm-3의 농도로 함유된 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
(6) (1)~(5) 중 어느 하나에 있어서, 상기 후막부는 1.5nm~5nm의 두께를 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
(7) (1)~(6) 중 어느 하나에 있어서, 상기 후막부는 상기 다층구조의 단면에서 측정시 10nm 이상의 산술평균 폭을 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
(8) (1)~(7) 중 어느 하나에 있어서, 상기 박막부는 1.5nm 미만의 두께를 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
(9) (1)~(8) 중 어느 하나에 있어서, 상기 박막부는 다층구조의 단면에서 측정시 100nm 이하의 산술평균 폭을 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
(10) (1)~(9) 중 어느 하나에 있어서, 상기 후막부와 박막부 사이의 두께차가 1nm~3nm의 범위 내인 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
(11) (1)~(10) 중 어느 하나에 있어서, 상기 후막부는 다층구조의 단면에서 측정시 우물층 전체폭의 30% 이상을 차지하는 총폭을 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
(12) (1)~(11) 중 어느 하나에 있어서, 상기 다중 양자우물 구조는 3~10회 반복 적층된 것임을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
(13) (1)~(12) 중 어느 하나에 있어서, 상기 배리어층은 GaN, AlGaN, 및 우물층을 형성하는 InGaN보다 적은 In 함유량을 갖는 InGaN 중에서 선택된 질화갈륨 화합물 반도체로 형성된 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
(14) (13)에 있어서, 상기 배리어층은 GaN으로 형성된 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
(15) (1)~(14)에 있어서, 상기 배리어층은 7nm~50nm의 두께를 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
(16) (15)에 있어서, 상기 배리어층은 14nm 이상의 두께를 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
(17) 질화갈륨 화합물 반도체 발광소자로서, 상기 소자는 (1)~(16) 중 어느 하나에 기재된 질화갈륨 화합물 반도체 다층구조의 n-형층 및 p-형층에 각각 형성되어 있는 음극 및 양극을 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 발광소자.
(18) (17)에 있어서, 플립칩형 소자 구조를 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 발광소자.
(19) (18)에 있어서, 상기 양극은 반사형 구조를 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 발광소자.
(20) (17)~(19) 중 어느 하나에 있어서, 구동전압이 20mA의 전류에서 2.9V~3.2V의 범위 내인 것을 특징으로 하는 질화갈륨 화합물 반도체 발광소자.
(21) (17)~(19) 중 어느 하나에 있어서, 테이크-오프 전압이 2.5V~3.2V의 범위 내인 것을 특징으로 하는 질화갈륨 화합물 반도체 발광소자.
(22) (17)~(21) 중 어느 하나에 기재된 질화갈륨 화합물 반도체 발광소자를 포함하는 램프.
(23) (17)~(21) 중 어느 하나에 기재된 질화갈륨 화합물 반도체 발광소자 및 형광물질을 포함하는 램프.
(24) 기판, 및 상기 기판 상에 형성된 n-형층, 발광층 및 p-형층을 포함하고, 상기 발광층은 우물층과 배리어층이 교대로 반복 적층된 다중 양자우물 구조를 갖고, 상기 발광층은 n-형층 및 p-형층으로 샌드위치되어 있는 질화갈륨 화합물 반도체 다층구조의 제조방법에 있어서, 상기 배리어층을 도펀트로 도핑하여 우물층에 후막부 및 박막부를 형성하는 것을 포함하는 것을 특징으로 하는 질화갈륨 화합물 반도체 적층구조의 제조방법.
(25) (24)에 있어서, 상기 도펀트는 1×1017cm-3~1×1019cm-3의 농도로 함유된 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
(26) 우물층을 형성하는 단계가 질화갈륨 화합물 반도체를 성장시키는 단계 및 질화갈륨 화합물 반도체의 일부를 분해 또는 승화시키는 단계를 포함하는 것을 특징으로 하는 (1)~(16) 중 어느 하나에 기재된 질화갈륨 화합물 반도체 다층구조의 제조방법.
(27) (26)에 있어서, 상기 성장단계는 T1의 기판온도에서 행하고, 상기 분해 또는 승화단계는 T2의 기판온도에서 행하고, 상기 T1 및 T2는 T1≤T2의 관계를 만족시키는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
(28) (27)에 있어서, 상기 T1은 650~900℃의 범위 내인 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
(29) (28)에 있어서, 상기 T2는 700~1,000℃의 범위 내인 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
(30) (27)~(29) 중 어느 하나에 있어서, 상기 분해 또는 승화단계는 기판온도 T1이 T2로 상승하는 동안 행하는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
(31) (30)에 있어서, 상기 기판온도 T1을 1℃/min~100℃/min의 승온속도로 T2로 상승시키는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
(32) (31)에 있어서, 상기 승온속도는 5℃/min~50℃/min인 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
(33) (30)~(32)중 어느 하나에 있어서, 상기 기판온도 T1을 30초~10분 동안 T2로 상승시키는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
(34) (33)에 있어서, 상기 기판온도 T1을 1분~5분 동안 T2로 상승시키는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
(35) (27)~(34) 중 어느 하나에 있어서, 상기 배리어층을 T2에서 성장시키는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
(36) (35)에 있어서, 상기 배리어를 T2에서 성장시킨 다음, 기판온도를 T3로 강온시켜 더 성장시키는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
(37) (36)에 있어서, 상기 T3는 T1과 동일한 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
(38) (26)~(37) 중 어느 하나에 있어서, 상기 성장단계는 질소원 및 Ⅲ족 금속원을 함유하는 분위기에서 행하고, 상기 분해 또는 승화단계는 질소원을 함유하지만 Ⅲ족 금속원은 함유하지 않는 분위기에서 행하는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
본 발명의 요지에 따르면, 발광층을 형성하기 위한 다중 양자우물 구조에 포함되는 배리어층은 도펀트를 함유하고, 상기 우물층은 후막부 및 박막부로부터 이루어진다. 따라서, 만족스러운 출력을 유지하고, 저감된 구동전압을 나타내는 질화갈륨 화합물 반도체 발광소자를 제조할 수 있다.
배리어층을 도펀트로 도핑하여 우물층에 후막부 및 박막부를 형성하는 것을 통해, 우물층으로부터 방사되는 광의 청색-이동을 방지할 수 있다.
질화갈륨 화합물 반도체 발광소자의 n-형층, 발광층 및 p-형층은 일반식 AlxInyGa1-x-yN(0≤x＜1; 0≤y＜1; 0≤x+y＜1)으로 표시되는 다양한 질화갈륨 화합물 반도체로부터 형성되는 것으로 널리 알려져 있다. 본 발명에서 사용하는 n-형층, 발광층 및 p-형층을 형성하기 위한 질화갈륨 화합물 반도체에 특별한 제한을 부여하지 않고, 일반식 AlxInyGa1 -x-yN(0≤x＜1; 0≤y＜1; 0≤x+y＜1)으로 표시되는 다양한 질화갈륨 화합물 반도체를 사용해도 좋다.
기판의 형태에 특별한 제한을 부여하지 않고, 사파이어, SiC, GaP, GaAs, Si, ZnO 및 GaN과 같은 통상적으로 알려진 기판종류를 사용해도 좋다.
이론적으로 질화갈륨 화합물과 격자-정합하지 않는 상기 기판 중 임의의 기판(GaN 기판 제외) 위에 질화갈륨 화합물 반도체를 형성하기 위해서, 저온완충법(예컨대, 일본특허 제3026087호 공보 및 일본특허공개 평4-297023호 공보에 개시) 및 "씨딩 프로세스(SP)"라고 불리는 격자-부정합 결정 에피택셜 성장기술(예컨대, 일본특허공개 제2003-243302호 공보에 개시)을 사용해도 좋다. 이들 방법 중에서, 생산성 및 기타 요인의 관점에서, SP법이 GaN 결정을 형성할 수 있는 고온에서 AlN 결정막을 제조할 수 있는 격자-부정합 결정 에피택셜 성장기술에 특히 유리하다.
저온완충법 또는 SP법과 같은 격자-부정합 결정 에피택셜 성장기술을 사용하는 경우에, 언더코트층으로서 완충층 위에 형성되는 질화갈륨 화합물 반도체는 언도프 또는 약간 도프(도펀트 농도는 약 5×1017cm-3)된 GaN이 바람직하다. 언더코트층은 1~20㎛의 두께를 갖는 것이 바람직하고, 보다 바람직하게는 5~15㎛이다.
본 발명에 있어서, 발광층을 형성하기 위한 다중 양자우물 구조에 포함되는 우물층은 후막부 및 박막부로부터 이루어진다. 상부표면 및 하부표면은 함몰부분 및 돌출부분를 갖는 것이 바람직하다. 여기서 사용되는 "후막부"는 우물층의 평균두께 이상의 두께를 갖는 부분을 의미하고, "박막부"는 우물층의 평균두께 미만의 두께를 갖는 부분을 의미한다. "평균두께"는 최대두께와 최소두께의 산술평균을 의미한다. 박막부가 우물층으로 피복되지 않은 부분을 포함하지 않거나, 또는 매우 얇은 우물층을 갖는 경우에, 후막부는 우물층의 최대두께의 1/2 이상의 두께를 갖는 부분을 의미하고, 박막부는 우물층의 최대두께의 1/2 미만의 두께를 갖는 부분을 의미한다.
후막부 및 박막부는 질화갈륨 화합물 반도체의 TEM 단면사진으로부터 육안 및 양적으로 측정할 수 있다. 예컨대, 500,000~2,000,000배 확대된 화합물 반도체의 TEM 단면사진으로부터, 후막부 또는 박막부의 두께 및 폭을 측정할 수 있다. 도1은 실시예1에서 제조한 반도체 샘플의 2,000,000배 확대된 TEM 단면사진을 나타낸다. 도1에서, 참조번호 1은 우물층을 표시하고, A, B 및 C는 각각 박막부를 표시한다. 참조번호 2, 3 및 4는 배리어층, n-형 클래드층 및 p-형 클래드층을 각각 표시한다. 후막부 또는 박막부의 폭 및 두께는 상기 배율을 사용하여 산출할 수 있다. 도2는 동일한 샘플1의 500,000배 확대된 TEM 단면사진을 나타낸다. 도2에서, 참조번호 1은 우물층을 표시하고, D, E, F 및 G는 각각 박막부를 표시한다. 참조번호 2, 3 및 4는 배리어층, n-형 클래드층 및 p-형 클래드층을 각각 표시한다. 후막부 또는 박막부의 폭 및 두께는 상기 배율을 사용하여 산출할 수 있다.
후막부 또는 박막부의 두께 또는 폭은 TEM 단면사진에서 측정하기 위한 관찰영역의 복수개(예컨대, 10㎛의 피치간격을 둔 이웃영역, 10영역 관찰)에서 얻는 산술평균치이다.
후막부는 약 1.5nm~약 5nm의 두께를 갖는 것이 바람직하다. 후막부의 두께가 상기 범위 이외인 경우에, 발광출력이 낮아진다. 보다 바람직하게는, 두께는 1.5nm~3.0nm이다. 후막부의 폭은 바람직하게는 10~5,000nm이고, 보다 바람직하게는 100~1,000nm이다.
후막부의 면적은 우물층 전체면적의 30~90%를 차지하는 것이 바람직하다. 면적이 상기 범위 내이면, 구동전압의 감소 및 유지출력을 달성할 수 있다. 보다 바람직하게는, 후막부로 피복된 면적이 박막부로 피복된 면적보다 크다(즉, 전체활성층의 50% 이상을 차지). 후막부의 면적비율 및 박막부의 면적비율은 단면 TEM사진으로부터 측정한 폭으로부터 산출할 수 있다.
박막부는 1~100nm의 폭를 갖고, 보다 바람직하게는 5~50nm이다.
후막부과 박막부 사이의 두께차는 약 1~3nm의 범위 내이다. 박막부의 두께는 1.5nm 미만인 것이 바람직하다.
우물층은 0의 두께를 갖는 박막층을 포함해도 좋다. 즉, 우물층은 우물층으로 피복되지 않은 영역을 포함해도 좋다. 그러나, 이러한 면적은 발광출력의 저하를 방지하기 위해서 좁은 것이 바람직하다. 따라서, 상기 면적은 우물층 전체면적의 30% 이하를 차지하는 것이 바람직하고, 보다 바람직하게는 20% 이하이고, 더욱 바람직하게는 10% 이하이다. 면적비율은 단면 TEM사진으로부터 측정한 폭으로부터 산출할 수 있다.
우물층내의 후막부 및 박막부는 배리어층을 도펀트로 도핑하여 형성하는 것이 바람직하다. 도펀트 원소의 예로는 C, Si, Ge, Sn, Pb, O, S, Se, Te, Po, Be, Mg, Ca, Sr, Ba 및 Ra가 열거된다. 이들 중에서, Si 및 Ge가 바람직하고, Si가 가장 바람직하다.
도펀트 농도는 1×1017cm-3~1×1019cm-3인 것이 바람직하다. 농도가 1×1017cm-3 미만이면, 형성된 우물층이 균일한 두께를 가져서, 후막부 또는 박막부의 형성이 어려워지고, 반면에 농도가 1×1019cm-3을 초과하면, 우물층은 발광할 수 없다. 보다 바람직하게는, 농도가 2×1017cm-3~5×1018cm-3이다. 농도가 상기보다 바람직한 범위 내이면, 우물층의 층두께 분포가 적절하게 조절되어, 직류에 대한 우물층의 전기저항이 낮아질 수 있다. 도펀트 농도가 3×1017cm-3~2×1018cm-3인 것이 특히 바람직하다.
배리어층은 배리어 서브층의 복수개가 적층된 구조를 가져도 좋다. 이 경우에, 우물층과 접촉하는 배리어 서브층은 도펀트를 함유하는 것이 바람직하다. 그 층은 2.5nm 이상의 두께를 갖는 것이 바람직하고, 보다 바람직하게는 5nm 이상이고, 특히 바람직하게는 7.5nm 이상이다. 우물층과 접촉하는 도펀트-함유 배리어층의 두께가 5Å 미만이면, 우물층에 후막부 및 박막부를 형성하는 것이 어렵다.
배리어층이 상기 조건하에서 형성되는 경우에, 우물층의 상부표면 및 하부표면은 함몰부분 및 돌출부분를 형성한다. 이러한 도프된 배리어층과 조합된 구조의 사용을 통해서, 높은 발광강도를 달성할 수 있어, 구동전압은 더욱 낮아질 수 있다. 또한, 에이징에 의한 열화를 방지할 수 있다.
배리어층은 7nm 이상의 두께를 갖는 것이 바람직하고, 보다 바람직하게는 14nm 이상이다. 배리어층이 과도하게 얇은 경우에는, 우물층에 후막부 및 박막부를 형성하는 것이 저해되어, 발광효율의 감소 및 에이징으로 인한 특성 열화를 초래한다. 반면에, 배리어층이 과도하게 두꺼운 경우에는, 구동전압이 증가하고 발광이 약해진다. 그러므로, 배리어층은 50nm 이하의 두께를 갖는 것이 바람직하다.
다중 양자우물 구조의 적층의 반복은 약 3~10회가 바람직하고, 보다 바람직하게는 약 3~약 6회이다. 다중 양자우물 구조에 포함된 모든 우물층은 후막부 및 박막부를 반드시 포함할 필요는 없고, 각 후막부 및 박막부의 치수 및 면적비는 층마다 달라도 좋다.
In-함유 질화갈륨 화합물 반도체는 후막부 및 박막부를 갖는 구조를 용이하게 달성하기 위한 결정계이기 때문에, 우물층은 바람직하게는 In을 함유하는 질화갈륨 화합물 반도체로 이루어진다. 또한, In-함유 질화갈륨 화합물 반도체는 청색광 파장영역에서 높은 강도의 광을 방사할 수 있다.
우물층이 In-함유 질화갈륨 화합물 반도체로 이루어진 경우에, 우물층의 상부표면은 In을 함유하지 않은 박막층으로 피복되는 것이 바람직하다. 박막에 의해, 우물층에 함유된 In의 분해/승화를 억제할 수 있어, 발광파장이 일정하게 조절될 수 있어 바람직하다.
배리어층은 우물층을 형성하는 InGaN보다 적은 In 함유량을 갖는 GaN, AlGaN 및 InGaN으로 형성되어도 좋다. 이들 중에서, GaN이 바람직하다.
n-형층은 일반적으로 약 1~약 10㎛의 두께를 갖고, 바람직하게는 약 2~약 5㎛이다. n-형층은 음극을 형성하기 위한 n-형 접촉층 및 발광층보다 큰 밴드갭을 갖고 발광층과 접촉하는 n-형 클래드층으로 형성된다. n-형 접촉층은 또한 n-형 클래드층으로서 기능한다. n-형 접촉층은 고농도로 Si 또는 Ge로 도프되는 것이 바람직하다. 이렇게 도프된 n-형층은 약 5×1018cm-3~약 2×1019cm-3로 조절된 캐리어 농도를 갖는 것이 바람직하다.
n-형 클래드층은 AlGaN, GaN 또는 InGaN과 같은 반도체로부터 형성되어도 좋다. 말할 필요도 없이, InGaN이 사용되는 경우에, InGaN은 발광층을 형성하는 InGaN보다 큰 밴드갭을 갖기 위한 조성을 갖는 것이 바람직하다. n-형 클래드층의 캐리어 농도는 n-형 접촉층과 같아도 좋고 크거나 작아도 좋다. n-형 클래드층은 그 위에 형성된 발광층의 높은 결정성을 달성하기 위해, 성장속도, 성장온도, 성장압력 및 도펀트 농도를 포함하는 성장조건을 적당히 조정하여 평탄성이 높은 표면을 갖는 것이 바람직하다.
n-형 클래드층은 특정한 조성 및 격자상수를 갖는 각 층이 교대로 반복해서 적층된 층으로 형성해도 좋다. 이 경우에, 조성 이외에, 적층된 층의 도펀트의 양, 막두께 등을 변화시켜도 좋다.
일반적으로 p-형층은 0.01~1㎛의 두께를 갖고, 발광층과 접촉하는 p-형 클래드층 및 양극을 형성하기 위한 p-형 접촉층으로 형성된다. p-형 접촉층은 또한 p-형 클래드층으로서 기능한다. p-형 클래드층은 GaN 또는 AlGaN과 같은 반도체로부터 형성되고 p-형 도펀트로서 기능하는 Mg가 도프된다. 전자의 오버플로우를 방지하기 위하여, p-형 클래드층은 발광층을 형성하기 위한 물질의 밴드갭보다 큰 밴드갭을 갖는 물질로부터 형성되는 것이 바람직하다. 또한, 발광층에 캐리어를 효과적으로 주입하기 위해서, p-형 클래드층은 높은 캐리어 농도를 갖는 것이 바람직하다.
n-형 클래드층과 마찬가지로, p-형 클래드층은 특정한 조성 및 격자상수를 갖는 각 층이 반복해서 교대로 적층된 층으로 형성해도 좋다. 이 경우에, 조성 이외에, 적층된 층의 도펀트의 양, 막두께 등을 변화시켜도 좋다.
p-형 접촉층은 GaN, AlGaN 또는 InGaN과 같은 반도체로부터 형성되어도 좋고, 불순물 성분으로서 기능하는 Mg로 도프한다. 반응기로부터 꺼내는 경우에, 꺼낸 Mg-도프 질화갈륨 화합물 반도체는 일반적으로 높은 전기저항을 나타낸다. 그러나, Mg-도프 화합물 반도체는 아닐링, 전자선 조사, 또는 마이크로파 조사와 같은 활성화를 통해 p-형 도전성을 나타낸다.
p-형 접촉층은 p-형 도전성을 달성하기 위한 상기 처리를 행하지 않아도 p-형 도전성을 나타내는 p-형 불순물 원소로 도프된 인화붕소로부터 형성되어도 좋다.
상기 n-형층, 발광층 및 p-형층을 형성하기 위한 질화갈륨 화합물 반도체의 성장방법에는 특별한 제한을 부여하지 않고, MBE, MOCVD 및 HVPE와 같은 널리 알려진 임의의 방법을 널리 알려진 조건하에서 사용할 수 있다. 이들 중에서, MOCVD가 바람직하다.
반도체를 형성하기 위한 원료에 관하여, 암모니아, 히드라진, 아지드, 또는 유사한 화합물을 질소원으로서 사용해도 좋다. 본 발명에서 사용해도 좋은 Ⅲ족 유기금속원의 예로서 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa), 트리메틸인듐(TMIn) 및 트리메틸알루미늄(TMAl)이 열거된다. 사용가능한 도펀트원의 예로서 실란, 디실란, 게르만, 유기 게르마늄원, 비스시클로펜타디에닐마그네슘(Cp2Mg), 기타 유기금속 화합물 및 수소화물이 열거된다. 질소 또는 수소를 캐리어 가스로서 사용해도 좋다.
In-함유 우물층은 650~900℃의 기판온도에서 성장시키는 것이 바람직하다. 기판온도가 650℃ 이하이면, 고결정성의 우물층을 형성할 수 없고, 반면에에 기판온도가 900℃ 이상이면, 우물층에 혼화되는 In의 양이 감소하여, 의도하는 파장의 광을 방사하는 발광소자를 제조하기 어렵다.
상술한 바와 같이, 우물층이 In을 함유하는 경우에, In을 함유하지 않은 박막층이 우물층의 표면 위에 바람직하게 형성된다. 이 경우에, In-함유 질화갈륨 화합물 반도체의 성장의 종료 후에, In원의 공급을 정지하는 동안 질화갈륨 화합물 반도체가 동일한 기판온도에서 성장한다.
상술한 바와 같이, 우물층의 후막부 및 박막부는 도펀트로 배리어층을 도핑하여 형성하는 것이 바람직하다. 그러나, 우물층의 후막부 및 박막부는, 또한 질화갈륨 화합물 반도체를 소정의 두께로 성장시키고, 그 성장된 반도체 일부를 분해 또는 승화시킴으로써 형성된다.
즉, In-함유 질화갈륨 화합물 반도체를 Ⅲ족 금속(In 함유)원 및 질소원을 계속해서 공급하여 소정의 두께로 성장시킨 후에, Ⅲ족 금속원의 공급을 정지한다. 기판온도는 상기 조건하에서 유지하거나 상승시켜서, 화합물 반도체 일부를 분해 또는 승화시킨다. 캐리어 가스는 질소가 바람직하다. 분해 또는 승화는, 기판온도를 상기 성장온도로부터 700~1,000℃로 상승되었을 때 또는 기판온도를 상승시키면서 행하는 것이 바람직하다.
배리어층은 우물층의 성장을 위해 사용하는 기판온도 이상의 기판온도에서 성장시키는 것이 바람직하다. 기판온도는 약 700~약 1,000℃가 바람직하다. 우물층이 성장하는 온도는 T1으로 표시되고, 배리어층이 성장하는 온도는 T2로 표시하면, T1 및 T2는 T1≤T2 관계를 만족한다. 우물층의 성장 후의 온도가 T1에서 T2로 상승하는 동안, 질소원 및 질소-함유 캐리어 가스가 연속적으로 공급하면서 Ⅲ족원의 공급을 정지하여, 후막부 및 박막부가 우물층에 효과적으로 형성된다. 이러한 과정에서, 캐리어 가스의 변경은 필요하지 않다. 캐리어 가스를 수소로 변경하면, 발광의 파장이 청색-이동한다. 이러한 파장의 변화는 안정적으로 조절하기 어렵기 때문에, 그 변화는 소자 생산성을 감소시킨다.
T1에서 T2로의 온도상승의 속도은 약 1~약 100℃/min이 바람직하고, 보다 바람직하게는 약 5~약 50℃/min이다. T1에서 T2로의 온도상승에 요구되는 시간은 약 30초~약 10분이고, 보다 바람직하게는 약 1분~약 5분이다.
배리어층의 성장은 다른 성장온도에서 행하는 복수의 단계를 포함해도 좋다. 예컨대, 소정의 두께를 갖는 배리어층은 후막부 및 박막부를 갖는 우물층 위에 T2에서 형성한 다음, 그 위에 또 다른 배리어층을 성장온도 T3에서 형성한다. T3이 T2보다 낮으면, 에이징에 의한 특성의 열화를 방지할 수 있어 바람직하다. T3은 T1과 같아도 좋다.
다양한 조성 및 구조의 음극은 널리 알려져 있고, 본 발명에서 사용해도 좋은 음극에 특별한 제한을 부여하지 않는다. n-형 접촉층과 접촉하는 음극에 사용가능한 접촉재의 예로는 Al, Ti, Ni, Au, Cr, W 및 V가 열거된다. 말할 필요도 없이, 음극이 그 전체에 다층구조를 갖는 경우가 있어, 전극에 결합특성 및 기타 특성을 부여한다.
다양한 조성 및 구조의 양극은 널리 알려져 있고, 본 발명에서 사용해도 좋은 양극에 특별한 제한을 부여하지 않는다.
투광성 양극재의 예로는 Pt, Pd, Au, Cr, Ni, Cu 및 Co가 열거된다. 양극의 부분산화를 통해서, 투광성이 향상되는 것으로 알려져 있다. 사용가능한 반사형 양극재의 예로는 상술한 재료, Rh, Ag 및 Al이 열거된다.
양극은 스퍼터링 또는 진공증착법 등을 통해 형성해도 좋다. 특히 스퍼터링을 적당히 조절된 스퍼터링 조건하에서 사용하는 경우에, 전극막을 막의 형성 후에 아닐링하지 않아도 옴접촉을 달성할 수 있어 바람직하다.
발광소자는 반사형 양극을 포함하는 플립칩형 구조 또는 투광성 양극 또는 격자형이나 빗형 양극을 포함하는 페이스업형 구조를 가질 수 있다.
후막부 및 박막부를 포함하는 본 발명의 발광층에 있어서, 후막부와 박막부 사이의 경계영역에서 우물층과 다른 재료로 이루어진 우물층과 배리어층 사이의 계면이 기판 표면에 대해서 기울어져 있다. 그러므로, 기판 표면으로 수직방향으로 추출되는 광의 양이 증가한다. 특히 발광소자가 반사형 전극을 포함하는 플립칩형 구조를 갖는 경우에, 발광강도는 더욱 향상된다.
본 발명의 질화갈륨 화합물 반도체 다층구조를 사용하여 얻는 발광소자의 구동전압은 얼마정도 자유롭게 감소되어도 좋다. 그러나, 너무 많이 감소되면, 발광출력도 함께 감소한다. 발광출력이 감소하지 않는 구동전압은, 20mA의 전류에서 2.5V 이상이다. 보다 바람직하게는, 구동전압은 2.9V 이상이다. 매우 높은 구동전압은 발광소자가 장치와 결합하는 경우에 불리하기 때문에, 구동전압은 3.5V 이하일 필요가 있다.
전류가 전류-전압 커브에서 급격히 증가하는 테이크-오프 전압은 다이오드 특성이다. 본 발명의 질화갈륨 화합물 반도체 다층구조를 사용하여 얻은 발광소자의 테이크-오프 전압은 낮아도 좋다. 그러나, 또한 테이크-오프 전압에 대하여, 너무 많이 감소되면, 발광출력도 감소된다. 발광출력이 감소되지 않는 테이크-오프 전압은, 20mA의 전류에서 2.3V 이상이다. 보다 바람직하게는, 테이크-오프 전압은 2.5V 이상이다. 그러나 너무 높은 테이크-오프 전압은 발광소자가 장치와 결합하는 경우에 불리하므로, 테이크-오프 전압은 3.2V 이하일 것이 필요하다.
본 발명의 질화갈륨 화합물 반도체 다층구조는, 예컨대 발광 다이오드(LED) 및 레이저 다이오드(LD)에 사용된다.
반도체 발광소자는 본 발명의 질화갈륨 화합물 반도체 다층구조로부터 제조되고, 본 기술분야에서 잘 알려진 통상적인 수단을 통해, 투명커버를 반도체 발광소자에 부착하여, 램프를 제조한다. 또한, 인광물질-함유 커버를 반도체 발광소자에 부착하여, 백색광 램프를 제조한다.
결국, 높은 발광출력을 갖는 반도체 발광소자를 본 발명의 질화갈륨 화합물 반도체 다층구조로부터 제조할 수 있다. 매우 밝은 LED램프를 상기 기술에 의해 본 발명의 질화갈륨 화합물 반도체 다층구조로부터 제조할 수 있다. 더욱이, 상기 기술에 의해 제조한 칩이 조합된 휴대폰, 디스플레이 및 패널과 같은 전자기기, 및 이러한 전자기기가 조합된 자동차, 컴퓨터 및 게임기와 같은 기기는 낮은 전력에서 구동할 수 있어, 높은 성능을 달성할 수 있다. 특히, 휴대전화, 게임기기 및 자동차 부품과 같은 전지로 구동하는 기기는, 에너지-절감 효과를 얻을 수 있다.
도1은 실시예1에서 제조한 질화갈륨 화합물 반도체 다층구조의 예시 단면 TEM사진이다.
도2는 실시예1에서 제조한 질화갈륨 화합물 반도체 다층구조의 또 다른 예시 단면 TEM사진이다.
도3은 실시예1~3에서 제조한 질화갈륨 화합물 반도체 다층구조의 단면의 모 식도이다.
도4는 실시예1~3에서 제조한 발광 다이오드의 전극형상의 모식도이다.
도5는 비교예1에서 제조한 질화갈륨 화합물 반도체 다층구조의 예시 단면 TEM사진이다.
도6은 비교예1에서 제조한 질화갈륨 화합물 반도체 다층구조의 또 다른 예시 단면 TEM사진이다.
본 발명을 실시예에 의해 더욱 상세히 설명하지만, 본 발명이 이들 실시예에 한정되는 것은 아니다.
<실시예1>
도3은 실시예1에서 제조된 구조의 반도체 발광소자의 제조를 위한 질화갈륨 화합물 반도체 다층구조를 개략적으로 나타낸다(개략적으로 나타낸 발광층의 우물층 및 배리어층의 형상). 도3에 나타낸 바와 같이, AlN으로 이루어진 SP층을 c-면을 갖는 사파이어 기판 위에 격자-부정합 결정 에피택셜 성장법을 통해 적층했다. SP층 위에, 하기 층을 순서대로 형성했다: 언도프 GaN 언더코트층(두께: 2㎛); 고-Si-도프 GaN 접촉층(전자농도: 1×1019cm-3, 두께: 2㎛); In0 .1Ga0 .9N 클래드층(전자농도: 1×1018cm-3, 두께: 12.5nm); Si-도프(1×1018cm-3) GaN 배리어층(6층, 각 층의 두께: 16nm) 및 우물층(5층, 각 층은 언도프 In0 .2Ga0 .8N층(두께: 2.5nm) 및 GaN층(두 께: 0~0.5nm)으로 형성)을 포함하는 다중 양자우물 구조의 발광층; Mg-도프 p형 Al0.07Ga0.93N 클래드층(두께: 10nm); 및 Mg-도프 p-형 GaN 접촉층(홀농도: 8×1017cm-3, 두께: 0.1㎛).
상기 질화갈륨 화합물 반도체 다층구조는 다음 공정을 통해 MOCVD법으로 제조했다.
첫째로, 사파이어 기판을 유도가열기로 가열한 탄소 서셉터를 사용하여 복수개의 기판을 가열할 수 있는 스테인레스 반응기 로에 놓았다. 그 서셉터는 서셉터 자체가 회전가능하고 기판을 회전시키는 메커니즘을 갖는다. 사파이어 기판을 가열하기 위해 탄소 서셉터위에 놓고, 질소-치환 글로브 박스 안에서 작동을 행한다. 기판의 도입 후에, 반응기 로를 질소로 퍼지했다.
8분 동안 질소를 통과시킨 후, 기판온도를 유도가열기를 사용하여 10분 동안 600℃로 상승시키고, 로 내부의 압력을 150mbar(15kPa)로 조정했다. 기판온도를 600℃로 유지하는 동안, 기판을 수소 및 질소의 흐름하에서 2분간 놓아 기판 표면을 열세척 했다.
열세척의 종료 후에, 질소 캐리어 가스 주입관의 밸브를 닫고, 수소만을 반응기 로에 공급했다.
캐리어 가스를 수소로 변경한 후에, 기판온도를 1,180℃로 상승시켰다. 1,180℃의 일정한 온도를 달성했는지 확인한 후에, TMAl 증기를 함유하는 가스를 상응하는 밸브를 열어 반응기 로에 공급했다. 공급된 TMAl은 반응기 로의 내벽 위 에 침전물의 분해를 통해 방출된 N원자와 반응시켜서, 사파이어 기판 위에 AlN을 침전시켰다.
TMAl을 8분 30초 동안 공급한 후에, TMAl 증기를 함유하는 가스의 반응기 로에의 공급을 정지시키기 위해 밸브를 닫았다. 이러한 조건을 4분간 유지하여, 로에 잔존하는 TMAl 증기를 완전히 제거했다. 계속해서, 상응하는 밸브를 열어 암모니아 가스를 로에 공급했다.
암모니아 가스의 공급의 시작 후 4분에, 암모니아 흐름하에서 서셉터 온도를 1,040℃로 낮추었다. 서셉터 온도를 낮추는 동안, TMGa의 유속을 유속 조절기를 사용하여 조정했다.
서셉터 온도가 1,040℃로 낮아진 것을 확인하고 서셉터를 1,040℃의 일정한 온도로 유지한 후에, 언도프 GaN을 성장시키기 위해, 상응하는 밸브를 열어 TMGa를 로에 공급했다. 성장을 약 1시간 동안 행하여, 상기 GaN층을 형성했다.
따라서, 2㎛의 두께를 갖는 언도프 GaN 언더코트층을 형성했다.
언도프 GaN 언더코트층 위에, 고-Si-도프 n-형 GaN층을 성장시켰다. 언도프 GaN 언더코트층의 성장의 종료 후에, 로에 TMGa의 공급을 1분간 정지하고, 정지하는 동안 SiH4의 유속을 조정했다. 소정의 유속을 미리 설정하고, 유속을 조정하여, 고-Si-도프 GaN층의 전자농도를 1×1019cm-3으로 조절했다. 암모니아를 로에 계속 공급하고, 유속은 변경하지 않았다. 상기 TMGa 공급을 1분간 정지하는 동안, 서셉터 온도를 1,040℃~1,060℃로 상승시켰다.
TMGa 공급을 1분간 정지한 후에, TMGa 및 SiH4를 공급하고, 성장을 1시간 동안 행하여, 2㎛의 두께를 갖는 고-Si-도프 GaN 접촉층을 형성했다.
고-Si-도프 GaN 접촉층의 성장 후에, 상응하는 밸브를 닫아 로에 TMGa 및 SiH4의 공급을 정지했다. 암모니아를 계속 공급하면서, 밸브를 조작하여 캐리어 가스를 수소에서 질소로 변경하였다. 그 후, 기판온도를 1,060℃에서 730℃로 낮추었다.
로 내부의 온도를 낮추는 동안, SiH4의 유속을 변경하였다. 소정의 유속을 미리 설정하고, 유속을 조정하여 상기 Si-도프 InGaN 클래드층의 전자농도를 1×1018cm-3으로 조절했다. 암모니아를 계속 로에 공급하고, 유속을 변경했다.
계속해서, 로의 조건을 안정화한 후에, 상응하는 밸브를 동시에 열어 TMIn, TEGa 및 SiH4를 로에 공급했다. 공급을 소정의 시간동안 계속하여, 12.5nm의 두께를 갖는 Si-도프 In0 .1Ga0 .9N 클래드층을 형성했다. 상응하는 밸브를 닫아 원료(TMIn, TEGa 및 SiH4)의 공급을 정지했다.
Si-도프 In0 .1Ga0 .9N 클래드층의 성장을 종료한 후에, 서셉터 온도를 930℃로 상승시켰다. 서셉터를 930℃의 일정한 온도로 유지한 후에, 기판온도, 로 내부압력, 암모니아 및 캐리어 가스의 유속, 및 캐리어 가스의 종류를 일정하게 유지하면서 상응하는 밸브를 열어 TEGa 및 SiH4를 공급했다. 성장을 930℃의 서셉터 온도에 서 소정의 시간동안 행했다. 계속해서, 서셉터 온도를 730℃로 낮추고, 성장을 행하기 위해 TEGa 및 SiH4를 공급했다. 상응하는 밸브를 닫아 TEGa 및 SiH4의 공급을 정지하여, GaN 배리어층의 성장을 종료했다. 결과적으로, 6nm의 총두께를 갖는 GaN 배리어층을 형성했다.
GaN 배리어층의 성장의 종료 후에, TEGa의 공급을 30초 동안 정지했다. 계속해서, 기판온도, 로 내부압력, 암모니아 및 캐리어 가스의 유속, 및 캐리어 가스의 종류를 일정하게 유지하면서 상응하는 밸브를 열어 TEGa 및 SiH4를 로에 공급했다. TEGa 및 TMIn을 소정의 시간동안 공급하고, 상응하는 밸브를 닫아 TMIn의 공급을 정지하여 IN0 .2Ga0 .8N 우물층의 성장을 종료했다. 결과적으로, 2.5nm의 두께를 갖는 IN0.2Ga0.8N층을 형성했다.
IN0 .2Ga0 .8N층의 성장의 종료 후에, TEGa 및 SiH4를 계속해서 로에 소정의 시간동안 공급하여, InGaN층 위에, In의 방출을 방지하기 위한 Si-도프 GaN 박막을 형성했다. 그 후, TEGa 및 SiH4의 공급을 정지했다.
상기 공정을 5번 반복하여, 5층의 Si-도프 GaN 배리어층 및 5층의 IN0 .2Ga0 .8N층을 형성했다. 마지막으로, 또 다른 Si-도프 GaN 배리어층을 형성하여, 다중 양자우물 구조를 갖는 발광층을 형성했다.
발광층의 최외측 Si-도프 GaN 배리어층 위에, Mg-도프 p-형 Al0 .07Ga0 .93N 클래드층을 형성했다.
TEGa 및 SiH4의 공급을 정지하여 최후의 Si-도프 GaN 배리어층의 성장을 종료한 후에, 기판온도를 1,020℃로 상승시켰다. 캐리어 가스를 수소로 변경하고, 로 내부압력을 150mbar(15kPa)로 조정했다. 로 내부압력을 일정하게 한 후, 상응하는 밸브를 열어 원료(TMGa, TMAl 및 Cp2Mg)를 로에 공급했다. 성장을 약 3분간 행한 후, 상응하는 TEGa 및 TMAl의 공급을 정지하여, Mg-도프 p-형 Al0 .07Ga0 .93N 클래드층의 성장을 종료했다. 결과적으로, 10nm의 두께를 갖는 Mg-도프 p-형 Al0 .07Ga0 .93N 클래드층을 형성했다.
상기 Mg-도프 p-형 Al0 .07Ga0 .93N 클래드층 위에, Mg-도프 p-형 GaN 접촉층을 형성했다.
TMGa, TMAl 및 Cp2Mg의 공급을 정지하여 Mg-도프 Al0 .07Ga0 .93N 클래드층의 성장을 종료한 후에, 로의 내부압력을 200mbar(20kPa)로 조정했다. 로 내부압력을 일정하게 한 후에, 상응하는 밸브를 열어 원료(TMGa 및 Cp2Mg)를 로에 공급했다. Cp2Mg의 유속을 미리 설정하고, 유속을 조정하여 Mg-도프 GaN 접촉층의 홀농도를 8×1017cm-3으로 조절했다. 그 후에, 성장을 약 4분간 행한 후, TMGa 및 Cp2Mg의 공급을 정지하여, Mg-도프 GaN층의 성장을 종료했다. 결과적으로, 0.1㎛의 두께를 갖는 Mg-도프 GaN 접촉층을 형성했다.
Mg-도프 GaN 접촉층의 성장의 종료 후에, 유도가열장치로의 전기공급을 정지 하고, 기판온도를 20분간 실온으로 낮추었다. 온도를 낮추는 동안, 반응기 로의 분위기는 질소뿐이었다. 기판온도가 실온으로 낮추어졌는지 확인하고, 이렇게 해서 제조한 질화갈륨 화합물 반도체 다층구조를 대기중으로 꺼냈다.
상술한 공정을 통해서, 반도체 발광소자를 제조하기 위한 질화갈륨 화합물 반도체 다층구조를 제조했다. Mg-도프 GaN층을 p-형 캐리어를 활성화하기 위한 아닐링 처리를 하지 않았더라도, GaN층은 p-형 도전성을 나타냈다.
상기 질화갈륨 화합물 반도체 다층구조를 사용함으로써, 반도체 발광소자의 일종인 발광 다이오드를 제조했다.
이렇게 해서 제조한 질화갈륨 화합물 반도체 다층구조의 p-형 GaN 접촉층의 표면 위에, 통상적인 포토리소그래피법을 통해 Pt, Rh 및 Au가 접촉층면 위에 순서대로 형성된 구조를 갖는 반사형 양극을 형성했다.
계속해서, 고-Si-도프 n-형 GaN 접촉층의 음극 부분를 노출하기 위해 상기 질화갈륨 화합물 반도체 다층구조를 건식-에칭했다. Ti 및 Al을 접촉층의 노출된 부분위에 연속으로 형성하여, 음극을 형성했다. 이들 조작을 통해, 도4에 나타낸 형상의 전극을 제조했다.
이러한 조건에서 양극 및 음극을 제공한 질화갈륨 화합물 반도체 다층구조의 사파이어 기판의 뒷면을 연마하고 광택을 내어, 미러표면을 형성했다. 계속해서, 질화갈륨 화합물 반도체 다층구조를 정사각형(350㎛×350㎛) 칩으로 절단하고, 전극을 서브-마운트에 접촉하도록 각 칩을 서브-마운트 위에 부착했다. 이렇게 해서 형성한 서브-마운트 칩을 리드프레임 위에 놓고 골드 와이어로 리드프레임에 배선 하여, 발광소자를 제조했다.
이렇게 제조한 발광 다이오드의 양극 및 음극에 작동전류를 순방향으로 공급하는 경우에, 다이오드는 20mA의 전류에서 3.0V의 순방향 전압, 455nm의 발광파장 및 10mW의 발광출력을 나타냈다. 이러한 발광 다이오드의 특성은 상기 제조한 질화갈륨 화합물 반도체 다층구조의 거의 전체로부터 절단되고 제조된 발광 다이오드 중에서 변동없이 달성할 수 있다.
이렇게 해서 제조한 질화갈륨 화합물 반도체 다층구조를 단면 TEM에서 관찰하였고, 도1 및 2는 그 사진을 나타낸다(배율: 2,000,000(도1) 및 500,000(도2))
도1 및 2에 나타낸 바와 같이, 각 우물층은 후막부 및 박막부로 형성되고 상부표면 및 하부표면은 함몰부분 및 돌출부분을 갖고 있는 것을 확인하였다.
관찰된 후막부는 2.5nm의 두께 및 50nm의 폭을 갖는 것을 발견하였고, 관찰된 박막부는 약 5nm의 폭 및 1nm 이하의 두께를 갖는 것을 발견하였다.
배리어층은 16nm의 두께를 갖는 것을 발견하였다. 각 배리어층은 각 우물층 내에 함몰부분을 메우고 있었다.
<비교예1>
비교예1에서, 다른 발광층을 사용한 것을 제외하고 실시예1의 공정을 반복하여, 동일한 형상의 질화갈륨 화합물 반도체 다층구조를 제조했다. 비교예1의 발광층은 Si-비도프 배리어층을 사용하고 균일한 두께를 갖는 우물층 및 균일한 두께를 갖는 배리어층을 반복 적층하는 점에서 실시예1과 다르다.
InGaN 클래드층 형성단계의 초기단계는 실시예1에서 사용한 방법과 동일한 방법으로 행했다.
Si-도프 In0 .1Ga0 .9N 클래드층의 성장의 종료 후에, 서셉터 온도를 930℃로 상승시켰다. 서셉터를 930℃의 일정한 온도로 유지한 후에, 기판온도, 로의 내부압력, 캐리어 가스의 유속, 및 캐리어 가스의 종류를 일정하게 유지하면서 상응하는 밸브를 열어 TEGa를 로에 공급했다. 성장을 930℃의 서셉터 온도에서 미리 설정한 시간동안 행했다. 계속해서, 서셉터 온도를 730℃로 낮추고, 성장을 행하기 위해 TEGa를 공급했다. TEGa의 공급을 상응하는 밸브를 닫아 정지하여, GaN 배리어층의 성장을 종료했다. 결과적으로, 16nm의 총두께를 갖는 언도프 GaN 배리어층을 형성했다.
언도프 GaN 배리어층의 성장의 종료 후에, TEGa의 공급을 30초 동안 정지했다. 계속해서, 기판온도, 로의 내부압력, 캐리어 가스의 유속, 및 캐리어 가스의 종류를 일정하게 유지하면서 상응하는 밸브를 열어 TEGa 및 TMIn을 로에 공급했다. TEGa 및 TMIn를 미리 설정한 시간동안 공급하고, 상응하는 밸브를 닫아 TEGa 및 TMIn의 공급을 정지하여, In0 .2Ga0 .8N층의 성장을 종료했다. 결과적으로, 2.5nm의 두께를 갖는 In0 .2Ga0 .8N층을 형성했다.
In0 .2Ga0 .8N층의 성장의 종료 후에, 로에 미리 설정한 시간동안 TEGa를 연속적으로 공급하여, InGaN층 위에 In의 방출을 방지하기 위해 GaN 박막을 형성했다.
상기 공정을 5번 반복하여, 5층의 언도프 GaN 배리어층 및 5층의 In0 .2Ga0 .8N 우물층을 포함하는 다층구조를 형성했다. 마지막으로, 또 다른 언도프 GaN 배리어층을 형성하여, 다중 양자우물 구조를 갖는 발광층을 제조했다.
계속해서, 실시예1에서 사용한 것과 동일한 과정을 통해 Mg-도프 p-형 Al0.07Ga0.93N 클래드층 및 Mg-도프 p-형 GaN층을 형성했다.
실시예1과 동일한 방법으로, 질화갈륨 화합물 반도체 다층구조로부터 제조한 발광 다이오드를 평가했다. 결과적으로, 다이오드는 20mA의 전류에서 3.9V의 순방향 전압, 455nm의 발광파장 및 8.5mW의 발광출력을 나타냈다.
이렇게 해서 제조한 질화갈륨 화합물 반도체 다층구조를 단면 TEM에서 관찰하였고, 도5 및 6은 그 사진을 나타낸다(배율: 2,000,000(도5) 및 500,000(도6)). 이들 도면에서, 참조번호 1, 2, 3 및 4는 각각 우물층, 배리어층, n-형 클래드층 및 p-형 클래드층을 표시한다. 도5 및 6에서 나타낸 바와 같이, 각 우물층은 약 2.5nm의 거의 균일한 두께를 갖고, 두께에서 양극-종속 변화가 발견되지 않았다.
<실시예2>
질화갈륨 화합물 반도체 다층구조를 제조하기 위한 실시예2의 과정은 하기에 있어서 실시예1과 다르다. 구체적으로, 실시예2에서, 우물층을 구성하는 배리어층 및 GaN 박막층을 성장시키는 단계동안, TEGa 및 GeH4를 공급하여, 우물층을 구성하는 배리어층 및 GaN 박막층을 Ge-도프 GaN층으로 형성하였다. GeH4의 유속을 조절하여, Ge 도펀트 농도를 1×1018cm-3으로 조정하였다.
실시예1과 동일한 방법으로, 상기 이렇게 해서 얻은 질화갈륨 화합물 반도체 다층구조 위에 양극 및 음극을 형성했다. 양극은 투명전극(Au 및 NiO) 및 패드전극(Ti, Au, Al 및 Au)가 p-형 GaN 접촉층측 위에 연속적으로 형성된 구조를 갖는다.
실시예1과 동일한 방법으로, 제조된 발광 다이오드를 평가했다. 결과적으로, 다이오드는 20mA의 전류에서 3.0V의 순방향 전압, 455nm의 발광파장, 및 5mW의 발광출력을 나타냈다. 이러한 발광 다이오드의 특성은 상기 제조한 질화갈륨 화합물 반도체 다층구조의 거의 전체로부터 절단되고 제조되는 발광 다이오드 중에서 변동없이 달성할 수 있다. TEM에서 발광 다이오드의 단면의 관찰을 통해, 각 우물층은 후막부 및 박막부로 형성된 것을 발견하였다.
<비교예2>
비교예2에서, 실시예2의 다이오드에서 사용된 것과 동일한 전극구조를 갖는 발광 다이오드를 비교예1에서 제조한 질화갈륨 화합물 반도체 다층구조를 사용하여 제조했다.
실시예1과 동일한 조건에서, 제조한 발광 다이오드를 평가했다. 결과적으로, 다이오드는 20mA의 전류에서 3.9V의 순방향 전압, 455nm의 발광파장, 및 5mW의 발광출력을 나타냈다.
<실시예3>
본 예에서, 질화갈륨 화합물 반도체 다층구조를 하기와 같이 제조했다.
Aln으로 형성된 SP층을 c-면을 갖는 사파이어 기판 위에 격자-부정합 결정 에피택셜 성장법을 통해 적층했다. SP층 위에, 하기 층을 순차적으로 형성했다: 언도프 GaN 언더코트층(두께: 8㎛); 고-Ge-도프층 및 저-Ge-도프층을 교대로 100회 적층한 n-GaN 접촉층(평균 전자농도: 5×1018cm-3, 두께: 4㎛); n-In0 .1Ga0 .9N 클래드층(전자농도: 1×1018cm-3, 두께: 180Å); Si-도프 GaN 배리어층(6층, Si 농도: 8×1017cm-3, 각 층의 두께: 160Å) 및 우물층(5층, 각 층은 언도프 In0 .2Ga0 .8N층(두께: 25Å) 및 GaN층(두께: 0~5Å)으로 형성)을 포함하는 다중 양자우물 구조의 발광층; Mg-도프 p-형 Al0 .07Ga0 .93N 클래드층(두께: 100Å); 및 Mg-도프 p-GaN 접촉층(홀농도: 8×1017cm-3, 두께: 0.1㎛).
상기 질화갈륨 화합물 반도체 다층구조를 실시예1과 동일한 공정을 통해 MOCVD법으로 제조했다.
다음에, 상기 질화갈륨 화합물 반도체 다층구조를 사용하여, 반도체 발광소자의 일종인 발광 다이오드를 하기 공정을 통해 제조했다.
이렇게 해서 제조한 질화갈륨 화합물 반도체 다층구조의 p-형 GaN 접촉층의 표면 위에, 통상적인 노광법을 통해, Pt 및 Au를 접촉층면 위에 순차적으로 형성된 구조를 갖는 투명형 양극을 형성했다. 그 다음, 양극 위에, Ti, Au, Al 및 Au가 양극면 위에 순차적으로 형성된 구조를 갖는 패드전극을 형성했다.
계속해서, n-형 GaN 접촉층의 음극 부분을 노출하기 위해 질화갈륨 화합물 반도체 다층구조를 건식-에칭했다. Ti 및 Al을 접촉층의 노출된 부분 위에 순차적으로 형성하여, 음극을 형성했다. 이러한 조작을 통해, 도4에 나타낸 형상의 전극을 제조했다.
상기 조건에서 음극 및 양극을 제공한 질화갈륨 화합물 반도체 다층구조의 사파이어 기판의 뒷면을 연마하고 광택을 내어, 미러표면을 제공했다. 계속해서, 질화갈륨 화합물 반도체 다층구조를 정사각형(350㎛×350㎛) 칩으로 절단했다. 이렇게 해서 형성한 칩을 리드프레임 위에 놓고 골드와이어로 리드프레임에 배선하여, 발광소자를 제조했다.
이렇게 해서 제조한 발광 다이오드의 양극 및 음극에 작동전류를 순방향으로 공급하는 경우에, 다이오드는 20mA의 전류에서 3.2V의 순방향 전압, 470nm의 발광파장, 및 6mW의 발광출력을 나타냈다. 이러한 발광 다이오드의 특성은 상기 제조한 질화갈륨 화합물 반도체 다층구조의 거의 전체로부터 절단하고 제조된 발광 다이오드 중에서 변동없이 달성할 수 있다.
본 발명의 질화갈륨 화합물 반도체 다층구조로부터 제조된 발광소자는, 양호한 발광출력을 유지하며 낮은 전압에서 작동한다. 따라서, 본 발명은 산업상 가치는 월등히 크다.

Claims (38)

  1. 기판, 및 상기 기판 상에 형성된 n-형층, 발광층 및 p-형층을 포함하고, 상기 발광층은 우물층과 배리어층이 교대로 반복 적층된 다중 양자우물 구조를 갖고, 상기 발광층은 n-형층 및 p-형층으로 샌드위치되어 있는 질화갈륨 화합물 반도체 다층구조에 있어서, 상기 우물층은 후막부 및 박막부를 포함하고, 상기 배리어층은 도펀트를 함유하는 것을 특징으로 하는 질화갈륨 화합물 반도체 적층구조.
  2. 제1항에 있어서, 상기 우물층은 In을 함유하는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
  3. 제2항에 있어서, 상기 우물층의 상부표면은 In을 함유하지 않은 박막층으로 피복되어 있는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 도펀트는 C, Si, Ge, Sn, Pb, O, S, Se, Te, Po, Be, Mg, Ca, Sr, Ba 및 Ra로 이루어진 군에서 선택된 1종 이상인 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 도펀트는 1×1017cm-3~1× 1019cm-3의 농도로 함유된 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 후막부는 1.5nm~5nm의 두께를 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 후막부는 상기 다층구조의 단면에서 측정시 10nm 이상의 산술평균 폭을 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 박막부는 1.5nm 미만의 두께를 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 박막부는 다층구조의 단면에서 측정시 100nm 이하의 산술평균 폭을 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 후막부와 박막부 사이의 두께차가 1nm~3nm의 범위 내인 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 후막부는 다층구조의 단면에서 측정시 우물층 전체폭의 30% 이상을 차지하는 총폭을 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 다중 양자우물 구조는 3~10회 반복 적층된 것임을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 배리어층은 GaN, AlGaN, 및 우물층을 형성하는 InGaN보다 적은 In 함유량을 갖는 InGaN 중에서 선택된 질화갈륨 화합물 반도체로 형성된 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
  14. 제13항에 있어서, 상기 배리어층은 GaN으로 형성된 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 배리어층은 7nm~50nm의 두께를 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
  16. 제15항에 있어서, 상기 배리어층은 14nm 이상의 두께를 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조.
  17. 질화갈륨 화합물 반도체 발광소자로서, 상기 소자는 제1항 내지 제16항 중 어느 한 항에 기재된 질화갈륨 화합물 반도체 다층구조의 n-형층 및 p-형층에 각각 형성되어 있는 음극 및 양극을 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 발광소자.
  18. 제17항에 있어서, 플립칩형 소자구조를 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 발광소자.
  19. 제18항에 있어서, 상기 양극은 반사형 구조를 갖는 것을 특징으로 하는 질화갈륨 화합물 반도체 발광소자.
  20. 제17항 내지 제19항 중 어느 한 항에 있어서, 구동전압이 20mA의 전류에서 2.9V~3.2V의 범위 내인 것을 특징으로 하는 질화갈륨 화합물 반도체 발광소자.
  21. 제17항 내지 제19항 중 어느 한 항에 있어서, 테이크-오프 전압이 2.5V~3.2V의 범위 내인 것을 특징으로 하는 질화갈륨 화합물 반도체 발광소자.
  22. 제17항 내지 제21항 중 어느 한 항에 기재된 질화갈륨 화합물 반도체 발광소 자를 포함하는 램프.
  23. 제17항 내지 제21항 중 어느 한 항에 기재된 질화갈륨 화합물 반도체 발광소자 및 형광물질을 포함하는 램프.
  24. 기판, 및 상기 기판 상에 형성된 n-형층, 발광층 및 p-형층을 포함하고, 상기 발광층은 우물층과 배리어층이 교대로 반복 적층된 다중 양자우물 구조를 갖고, 상기 발광층은 n-형층 및 p-형층으로 샌드위치되어 있는 질화갈륨 화합물 반도체 다층구조의 제조방법에 있어서, 상기 배리어층을 도펀트로 도핑하여 우물층에 후막부 및 박막부를 형성하는 것을 포함하는 것을 특징으로 하는 질화갈륨 화합물 반도체 적층구조의 제조방법.
  25. 제24항에 있어서, 상기 도펀트는 1×1017cm-3~1×1019cm-3의 농도로 함유된 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
  26. 우물층을 형성하는 단계가 질화갈륨 화합물 반도체를 성장시키는 단계 및 질화갈륨 화합물 반도체의 일부를 분해 또는 승화시키는 단계를 포함하는 것을 특징으로 하는 제1항 내지 제16항 중 어느 한 항에 기재된 질화갈륨 화합물 반도체 다층구조의 제조방법.
  27. 제26항에 있어서, 상기 성장단계는 T1의 기판온도에서 행하고, 상기 분해 또는 승화단계는 T2의 기판온도에서 행하고, 상기 T1 및 T2는 T1≤T2의 관계를 만족시키는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
  28. 제27항에 있어서, 상기 T1은 650~900℃의 범위 내인 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
  29. 제28항에 있어서, 상기 T2는 700~1,000℃의 범위 내인 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
  30. 제27항 내지 제29항 중 어느 한 항에 있어서, 상기 분해 또는 승화단계는 기판온도 T1이 T2로 상승하는 동안 행하는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
  31. 제30항에 있어서, 상기 기판온도 T1을 1℃/min~100℃/min의 승온속도로 T2로 상승시키는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
  32. 제31항에 있어서, 상기 승온속도는 5℃/min~50℃/min인 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
  33. 제30항 내지 제32항 중 어느 한 항에 있어서, 상기 기판온도 T1을 30초~10분동안 T2로 상승시키는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
  34. 제33항에 있어서, 상기 기판온도 T1을 1분~5분 동안 T2로 상승시키는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
  35. 제27항 내지 제34항 중 어느 한 항에 있어서, 상기 배리어층을 T2에서 성장시키는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
  36. 제35항에 있어서, 상기 배리어를 T2에서 성장시킨 다음, 기판온도를 T3로 강온시켜 더 성장시키는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
  37. 제36항에 있어서, 상기 T3는 T1과 동일한 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
  38. 제26항 내지 제37항 중 어느 한 항에 있어서, 상기 성장단계는 질소원 및 Ⅲ족 금속원을 함유하는 분위기에서 행하고, 상기 분해 또는 승화단계는 질소원은 함 유하지만 Ⅲ족 금속원은 함유하지 않는 분위기에서 행하는 것을 특징으로 하는 질화갈륨 화합물 반도체 다층구조의 제조방법.
KR1020067016338A 2004-02-24 2005-02-23 질화갈륨계 화합물 반도체 다층구조 및 그 제조방법 KR100831956B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00048500 2004-02-24
JP2004048500 2004-02-24

Publications (2)

Publication Number Publication Date
KR20070007785A true KR20070007785A (ko) 2007-01-16
KR100831956B1 KR100831956B1 (ko) 2008-05-23

Family

ID=37738727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067016338A KR100831956B1 (ko) 2004-02-24 2005-02-23 질화갈륨계 화합물 반도체 다층구조 및 그 제조방법

Country Status (6)

Country Link
US (2) US7482635B2 (ko)
KR (1) KR100831956B1 (ko)
CN (1) CN100481540C (ko)
DE (1) DE112005000296B4 (ko)
TW (1) TWI270217B (ko)
WO (1) WO2005081329A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881053B1 (ko) * 2007-09-20 2009-02-27 서울옵토디바이스주식회사 질화물계 발광소자

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244207A (ja) * 2004-01-30 2005-09-08 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
US7521777B2 (en) * 2005-03-31 2009-04-21 Showa Denko K.K. Gallium nitride-based compound semiconductor multilayer structure and production method thereof
CN101393952B (zh) * 2007-09-17 2011-01-05 广镓光电股份有限公司 光电元件及其制造方法
JP4539752B2 (ja) * 2008-04-09 2010-09-08 住友電気工業株式会社 量子井戸構造の形成方法および半導体発光素子の製造方法
TW201037766A (en) * 2009-04-06 2010-10-16 Univ Nat Chiao Tung A method of manufacturing III-V group nitride thick film and the structure thereof
US20110220945A1 (en) * 2010-03-09 2011-09-15 Dae Sung Kang Light emitting device and light emitting device package having the same
JP5718072B2 (ja) * 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US9099593B2 (en) * 2012-09-14 2015-08-04 Tsmc Solid State Lighting Ltd. III-V group compound devices with improved efficiency and droop rate
US9391218B2 (en) 2014-06-27 2016-07-12 IntriEnergy Inc. Voltaic cell powered by radioactive material
DE102015109793A1 (de) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
CN105699139B (zh) * 2016-01-20 2019-04-23 西安电子科技大学 基于反应离子刻蚀的GaN薄膜透射电子显微镜截面样品制备方法
CN105789393B (zh) * 2016-03-28 2018-06-19 中国科学院半导体研究所 高发光效率InGaN基多量子阱外延片及其制备方法
US10373825B1 (en) * 2018-05-29 2019-08-06 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using core-shell nanoparticle
JP7137070B2 (ja) * 2018-12-03 2022-09-14 日本電信電話株式会社 窒化物半導体光電極の製造方法
CN114613890B (zh) * 2022-03-24 2023-10-20 淮安澳洋顺昌光电技术有限公司 一种具有n型电流拓展层的发光二极管外延结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267839B1 (ko) * 1995-11-06 2000-10-16 오가와 에이지 질화물 반도체 장치
JP3374737B2 (ja) 1997-01-09 2003-02-10 日亜化学工業株式会社 窒化物半導体素子
EP1017113B1 (en) 1997-01-09 2012-08-22 Nichia Corporation Nitride semiconductor device
JP2003078169A (ja) * 1998-09-21 2003-03-14 Nichia Chem Ind Ltd 発光素子
US6608330B1 (en) * 1998-09-21 2003-08-19 Nichia Corporation Light emitting device
US6906352B2 (en) * 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US6881983B2 (en) * 2002-02-25 2005-04-19 Kopin Corporation Efficient light emitting diodes and lasers
JP2003289156A (ja) 2002-03-28 2003-10-10 Stanley Electric Co Ltd 窒化ガリウム系半導体結晶の成長方法及び化合物半導体発光素子
JP4507532B2 (ja) * 2002-08-27 2010-07-21 日亜化学工業株式会社 窒化物半導体素子
JP4085782B2 (ja) 2002-11-05 2008-05-14 日亜化学工業株式会社 窒化物半導体素子
WO2005003414A1 (ja) * 2003-06-30 2005-01-13 Kenichiro Miyahara 薄膜形成用基板、薄膜基板、及び発光素子
TWI243399B (en) * 2003-09-24 2005-11-11 Sanken Electric Co Ltd Nitride semiconductor device
US7601979B2 (en) * 2004-01-29 2009-10-13 Showa Denko K.K. Gallium nitride-based compound semiconductor multilayer structure and production method thereof
US7777241B2 (en) * 2004-04-15 2010-08-17 The Trustees Of Boston University Optical devices featuring textured semiconductor layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881053B1 (ko) * 2007-09-20 2009-02-27 서울옵토디바이스주식회사 질화물계 발광소자

Also Published As

Publication number Publication date
TWI270217B (en) 2007-01-01
DE112005000296B4 (de) 2015-10-15
US20090104728A1 (en) 2009-04-23
KR100831956B1 (ko) 2008-05-23
CN1918717A (zh) 2007-02-21
US20070170457A1 (en) 2007-07-26
TW200529476A (en) 2005-09-01
WO2005081329A1 (en) 2005-09-01
US7482635B2 (en) 2009-01-27
US7858419B2 (en) 2010-12-28
DE112005000296T5 (de) 2007-01-25
CN100481540C (zh) 2009-04-22

Similar Documents

Publication Publication Date Title
KR100831956B1 (ko) 질화갈륨계 화합물 반도체 다층구조 및 그 제조방법
US7727873B2 (en) Production method of gallium nitride-based compound semiconductor multilayer structure
US7646027B2 (en) Group III nitride semiconductor stacked structure
JP4762023B2 (ja) 窒化ガリウム系化合物半導体積層物およびその製造方法
KR100900471B1 (ko) 질화 갈륨계 화합물 반도체 다층 구조 및 그 제조방법
US7521777B2 (en) Gallium nitride-based compound semiconductor multilayer structure and production method thereof
US7855386B2 (en) N-type group III nitride semiconductor layered structure
JP2007103774A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JP4641812B2 (ja) 窒化ガリウム系化合物半導体積層物およびその製造方法
KR100742986B1 (ko) 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법
JP2005277401A (ja) 窒化ガリウム系化合物半導体積層物およびその製造方法
KR101008856B1 (ko) Ⅲ족 질화물 반도체 소자의 제조방법
JP4781028B2 (ja) Ｉｉｉ族窒化物半導体積層体及びｉｉｉ族窒化物半導体発光素子の製造方法
JP5105738B2 (ja) 窒化ガリウム系化合物半導体積層物の製造方法
JP2005340762A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2007036113A (ja) 窒化ガリウム系化合物半導体積層物の製造方法
JP2005340789A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2006019713A (ja) Ｉｉｉ族窒化物半導体発光素子およびそれを用いたｌｅｄ
WO2005106981A1 (en) Group iii nitride semiconductor light-emitting device
JP2005197346A (ja) ＧａＮＡｓ結晶の成長方法及びＧａＮＡｓ結晶並びにＧａＮＡｓ結晶を備えた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 11