JP5526478B2 - 光源、発光装置および表示装置 - Google Patents

Description

本発明は、光源、発光装置および表示装置に関する。

近年、発光ダイオード(ＬＥＤ：Light Emitting Diode)等の発光素子を用いた発光装置が種々実用化されてきている。このような発光装置は、照明装置や、液晶パネルのバックライト等として広く利用されている。また、例えば液晶テレビ等においては画面サイズの大型化等に伴いバックライト等における光源の光量の増大が求められている。このような要求に対し、上記の発光素子を用いたバックライト等の光源の光量の増大を図る態様として、大型サイズの発光素子を用いる、あるいは発光素子の数を増やす等が考えられる。

発光素子の発光量は、素子のサイズが大きいほど大きくなるが、一般に大型サイズの発光素子は発光効率が低い。即ち、大型サイズの発光素子の場合、発光素子に電流を均一に流すために、発光素子に設けられる電極パッドの面積を大きくせざるを得ない。このとき、電極パッド自体に発光素子から発せられる光を吸収する特性があるため、電極パッドの面積が大きくなった分、電極パッドにより吸収される光の量も増加する。

一方、発光素子の数を増やした場合、例えば大型サイズの発光素子と同等の発光量を得るためには、大型サイズの発光素子と比較して発光素子の数を多く設ける必要がある。この場合、例えば実装する基板への発光素子の実装費が嵩む等、製品のコストアップに繋がる。

これに対し、実装する基板への発光素子の実装数を減らす策として、複数の発光素子を１つに纏めてパッケージ化することが考えられる。このとき、１つのパッケージ内で複数の発光素子を電気的に並列接続するか、直列接続するかの方式が考えられる。ここで、直列接続する方式を用いた場合には、並列接続する方式と比較して、１つのパッケージの駆動電圧を高める必要があり、このパッケージをさらに複数個備えた発光装置の駆動電圧も高くなってしまう。

一方、複数の発光素子を並列接続する方式についての公報記載の従来技術として、複数の発光素子を電気的に並列接続させた光源を、例えば上記のバックライト装置等に用いる技術が開示されている（例えば、特許文献１参照）。
さらに、複数の発光素子を電気に並列接続させる際に、これら複数の発光素子の順方向電圧のばらつきが０．１Ｖ以内になるように、あらかじめ発光素子を選別してから用いるという技術も開示されている（例えば、特許文献２参照）。

特開２００７−１３４７２２号公報 特開２００６−２２２４１２号公報

ところで、抵抗値等の電気的な特性に関してばらつきがある複数の発光素子を電気的に並列接続した場合、これらの発光素子のうち最も抵抗値の小さい発光素子には、他の発光素子と比較して多くの電流が流れることになる。発光素子の光量は一般的に電流に比例するため、並列接続された複数の発光素子間に流れる電流量のばらつきにより、複数の発光素子間に光量のばらつきが生じるおそれがある。さらに、抵抗値の最も小さい発光素子に負荷が集中するため、この発光素子の寿命が著しく短くなる可能性が高く、光源としての信頼性の低下も懸念される。

本発明は、以上のような技術的課題を解決するためになされたものであって、その目的とするところは、複数の発光素子を並列接続させた光源において、複数の発光素子間に生じる光量のばらつきを抑制することができる光源等を提供することにある。

かかる目的のもと、本発明が適用される光源は、少なくとも３つ以上設けられる複数の発光素子と、複数の発光素子を取り付ける取付部材と、取付部材に設けられる正極用の単一の板状部材及び負極用の単一の板状部材を有して複数の発光素子を電気的に並列接続する並列接続手段とを備え、複数の発光素子を構成する各々の発光素子は、素子基板と、III族窒化物化合物半導体からなり素子基板の上に直接積層される第１の層と、第１の層の上に直接積層され、（０００２）面のロッキングカーブ半値幅が１００ａｒｃｓｅｃ以下であり（１０−１０）面のロッキングカーブ半値幅が２５０ａｒｃｓｅｃ以下であるIII族窒化物化合物半導体からなる第２の層とを含み、複数の発光素子は、取付部材にて２つの発光素子を結ぶ直線上に他の発光素子が位置しないように配置されるとともに、複数の発光素子が共通して並列接続手段の板状部材上に実装され、複数の発光素子の各々の電極が共通して板状部材に電気的に接続することを特徴とする。

ここで、第２の層は、（０００２）面のロッキングカーブ半値幅が６０ａｒｃｓｅｃ以下であり（１０−１０）面のロッキングカーブ半値幅が２５０ａｒｃｓｅｃ以下であるIII族窒化物化合物半導体であることを特徴とすれば、電気的に並列接続された複数の発光素子の例えば抵抗値等のばらつきをさらに抑制できる点から好ましい。

このような光源において、素子基板がサファイア基板であり、第１の層がスパッタ法によって成膜される２１ｎｍ以上４０ｎｍ以下の層厚を有するＡｌＮであり、第２の層がＧａＮであることを特徴とすることができる。

さらにまた、このような光源において、複数の発光素子とは異なる他の複数の発光素子と、他の複数の発光素子を電気的に並列接続する他の並列接続手段と、並列接続手段と他の並列接続手段とを電気的に接続する接続手段とをさらに備えることを特徴とすることができる。

そして、本発明を発光装置として捉えた場合、少なくとも３つ以上設けられる複数の発光素子と、複数の発光素子を取り付ける取付部材と、取付部材に設けられる正極用の単一の板状部材及び負極用の単一の板状部材を有して複数の発光素子を電気的に並列接続する第１の給電経路とを備える発光体と、発光体が複数個取り付けられ、各々の発光体に設けられた第１の給電経路と電気的に接続される第２の給電経路が設けられた取付基板とを備え、複数の発光素子を構成する各々の発光素子は、素子基板と、III族窒化物化合物半導体からなり素子基板の上に直接積層される第１の層と、第１の層の上に直接積層され、（０００２）面のロッキングカーブ半値幅が１００ａｒｃｓｅｃ以下であり（１０−１０）面のロッキングカーブ半値幅が２５０ａｒｃｓｅｃ以下であるIII族窒化物化合物半導体からなる第２の層とを含み、複数の発光素子は、取付部材にて２つの発光素子を結ぶ直線上に他の発光素子が位置しないように配置されるとともに、複数の発光素子が共通して第１の給電経路の板状部材上に実装され、複数の発光素子の各々の電極が共通して板状部材に電気的に接続することを特徴する。
このとき、複数の発光体は、取付基板にて等間隔に配置されることを特徴とすれば、発光装置全体としての光量ムラを抑制できる点で好ましい。

また、本発明を表示装置として捉えた場合、画像を表示する表示パネルと、表示パネルの背面に設けられ表示パネルに光を照射するバックライトとを含む表示装置であって、バックライトは、少なくとも３つ以上設けられる複数の発光素子と、複数の発光素子を取り付ける取付部材と、取付部材に設けられる正極用の単一の板状部材及び負極用の単一の板状部材を有して複数の発光素子を電気的に並列接続する第１の給電経路とを備える発光体と、発光体が複数個取り付けられ、各々の発光体に設けられた第１の給電経路と電気的に接続される第２の給電経路が設けられた取付基板とを備え、複数の発光素子を構成する各々の発光素子は、素子基板と、III族窒化物化合物半導体からなり素子基板の上に直接積層される第１の層と、第１の層の上に直接積層され、（０００２）面のロッキングカーブ半値幅が１００ａｒｃｓｅｃ以下であり（１０−１０）面のロッキングカーブ半値幅が２５０ａｒｃｓｅｃ以下であるIII族窒化物化合物半導体からなる第２の層とを含み、複数の発光素子は、取付部材にて２つの発光素子を結ぶ直線上に他の発光素子が位置しないように配置されるとともに、複数の発光素子が共通して第１の給電経路の板状部材上に実装され、複数の発光素子の各々の電極が共通して板状部材に電気的に接続することを特徴とする。

このような表示装置において、複数の発光体を構成する２以上の発光体をそれぞれ電気的に接続して複数の発光体群を形成する複数の接続導体と、複数の接続導体を構成する各々の接続導体に対して給電を行う複数の電源とをさらに含むことを特徴とすることができる。

本発明によれば、複数の発光素子を電気的に並列接続させた際の、複数の発光素子間に生じる光量のばらつきを抑制した光源等を提供することが可能となる。

以下、添付図面を参照して、本発明を実施するための最良の形態（以下、実施の形態という）について詳細に説明する。
＜実施の形態１＞
図１は、本実施の形態が適用される液晶表示装置の全体構成を示す図である。なお、図１には、液晶表示装置の縦方向Ｖおよび横方向Ｈを矢印にて示している。

液晶表示装置は、液晶表示モジュール５０と、この液晶表示モジュール５０の背面側（図１では下部側）に設けられるバックライト装置（バックライト）４０とを備えている。
発光装置として機能するバックライト装置４０は、光源を収容するバックライトフレーム（フレーム）４１と、発光ダイオード（以下の説明ではＬＥＤという）を複数個、配列させた発光ユニット４２とを備えている。また、バックライト装置４０は、光学フィルムの積層体として、可視光に対して光透過性を有する樹脂を材料とし、面全体を均一な明るさとするために光を散乱・拡散させる拡散板４３（板またはフィルム）と、前方への集光効果を持たせた回折格子フィルムであるプリズムシート４４、４５とを備えている。また、必要に応じて、輝度を向上させるための拡散・反射型の輝度向上フィルム４６が備えられる。

一方、液晶表示モジュール５０は、２枚のガラス基板により液晶が挟まれて構成される液晶パネル５１と、この液晶パネル５１の各々のガラス基板に積層され、光波の振動をある方向に制限するための偏光板５２、５３とを備えている。さらに、液晶表示装置には、図示しない駆動用ＬＳＩなどの周辺部材も装着される。

表示パネルの一つとしての液晶パネル５１は、図示しない各種構成要素を含んで構成されている。例えば、２枚のガラス基板に、図示しない表示電極、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）などのアクティブ素子、液晶、スペーサ、シール剤、配向膜、共通電極、保護膜、カラーフィルタ等を備えている。
なお、バックライト装置４０の構成単位は任意に選択される。例えば、発光ユニット４２を有するバックライトフレーム４１だけの単位にて「バックライト装置（バックライト）」と呼び、拡散板４３、プリズムシート４４、４５、輝度向上フィルム４６を含まない流通形態もあり得る。

図２は、発光装置としてのバックライト装置４０におけるバックライトフレーム４１および発光ユニット４２の構成を説明するための図であり、バックライト装置４０を図１に示す液晶表示モジュール５０側（上面側）から見た図である。
バックライトフレーム４１は、例えばアルミニウムやマグネシウム、鉄、またはそれらを含む金属合金などで生成される筐体構造を形成している。そして、その筐体構造の内側に、例えば白色高反射の性能を有するポリエステルフィルムなどが貼られ、リフレクタとしても機能するようになっている。この筐体構造としては、液晶表示モジュール５０の大きさに対応して設けられる背面部と、この背面部の四隅を囲う側面部を備えている。また、この背面部や側面部には、必要に応じて、排熱のための冷却フィン等からなるヒートシンク構造が形成されることもある。また、バックライトフレーム４１の背面部には、発光ユニット４２を構成する複数のＬＥＤパッケージ２０（後述）に給電を行うためのコネクタ（不図示）が設けられている。

発光ユニット４２は、８枚の発光モジュール３０を備えている。そして、これら８枚の発光モジュール３０は、バックライトフレーム４１の背面部において、縦方向Ｖに２列、横方向Ｈに４列配置されている。

図３は、発光モジュール３０について説明するための図である。図３（ａ）は発光モジュール３０の上面図であり、図３（ｂ）は図３（ａ）に示す矢印Ａ方向から見た発光モジュール３０の側面図である。また、図３（ｂ）には、ＬＥＤパッケージ２０についての部分断面図もあわせて表示している。

発光モジュール３０は、複数（この例では１２０個）のＬＥＤパッケージ２０と、取付基板としてのモジュール用基板３１とを備えている。
光源および発光体として機能するＬＥＤパッケージ２０は、複数のＬＥＤチップ１０（後述）を備えており、白色光を発するものである。そして、複数のＬＥＤパッケージ２０は、図３（ａ）に示すように、モジュール用基板３１上において縦方向Ｖに１２列、横方向Ｈに１０列配置される。また、本実施の形態が適用される発光モジュール３０において、モジュール用基板３１に配置される複数のＬＥＤパッケージ２０は、縦方向Ｖに隣接するＬＥＤパッケージ２０同士の間隔がほぼ等しく（この例では、約１インチ）なるように設定され、かつ、横方向Ｈに隣接するＬＥＤパッケージ２０同士の間隔もほぼ等しく（この例では、約１インチ）なるように設定されている。したがって、モジュール用基板３１上において、１２０個のＬＥＤパッケージ２０は、ほぼ格子状に配列されている。なお、複数のＬＥＤパッケージ２０は、モジュール用基板３１にて略等間隔に配置されていれば良く、例えば隣接する３つのＬＥＤパッケージ２０が略正三角形を形成するように配置されていても構わない。

さらに、一枚の発光モジュール３０において、最外郭に位置するＬＥＤパッケージ２０からモジュール用基板３１の端部までの距離は、１／２インチより短くなるように設計されている。このように設定することで、図２に示すように、８枚の発光モジュール３０をバックライトフレーム４１に取り付けた際にも、隣接するＬＥＤパッケージ２０同士の縦方向Ｖおよび横方向Ｈの間隔を等しく（この例では約１インチ）配置することが可能となる。
実際に、本実施の形態が適用される発光ユニット４２において、９６０個（１２０×８）のＬＥＤパッケージ２０は、隣接するＬＥＤパッケージ２０同士の縦方向Ｖおよび横方向Ｈの間隔がほぼ等しくなるように配置されており、バックライトフレーム４１にほぼ格子状に配列される。

モジュール用基板３１は上述したように複数のＬＥＤパッケージ２０が取り付けられるものである。このモジュール用基板３１の母材には、例えば、ガラス繊維にエポキシ樹脂を含浸させたいわゆるガラエポ等を用いることができる。また、図３（ｂ）に示すように、モジュール用基板３１において、ＬＥＤパッケージ２０が取り付けられる面（以下、取付面という）には、ＬＥＤパッケージ２０に給電するための電気配線パターン３２が形成される。そして、モジュール用基板３１の取付面において、電気配線パターン３２とＬＥＤパッケージ２０とがハンダ等によって電気的に接続される。
また、このモジュール用基板３１の取付面には、ＬＥＤパッケージ２０から照射される光を反射するように白色レジストが形成されている。

また、図３（ａ）および図３（ｂ）に示すように、モジュール用基板３１には、発光モジュール３０をバックライトフレーム４１に取り付けるためのネジ穴３６ｂが設けられている。そして、ネジ３６ａ等を用いて、このネジ穴３６ｂの部分にてモジュール用基板３１をバックライトフレーム４１に固定する。

そして、一枚の発光モジュール３０において、図３（ａ）に破線に示すように、発光制御の単位となる発光ブロック３００が形成されている。発光体群としての発光ブロック３００は、縦方向Ｖに６列、横方向Ｈに２列の合計１２個のＬＥＤパッケージ２０を有している。そして、発光モジュール３０には、この発光ブロック３００が縦方向Ｖに２列、横方向Ｈに５列の合計１０ブロック設けられる。
なお、本実施の形態において、モジュール用基板３１に設けられた電気配線パターン３２が第２の給電経路および接続導体として機能する。

図４は、ＬＥＤパッケージ２０について説明するための図である。図４（ａ）は、ＬＥＤパッケージ２０の上面図（発光面側）であり、図４（ｂ）は図４（ａ）に示すIV−IV断面である。
ＬＥＤパッケージ２０は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の光の三原色を有する白色光を発するものである。そして、ＬＥＤパッケージ２０は、図４（ａ）に示すように、３つのＬＥＤチップ１０と、正極用リードフレーム２９１および負極用リードフレーム２９２と、実装体として機能するケース２９３とを備えている。
各ＬＥＤチップ１０は、青色の光を発する青色ＬＥＤである。また、本実施の形態において、ＬＥＤチップ１０のサイズは３５０μｍ角であり、その厚さが８０μｍのものである。そして、ＬＥＤパッケージ２０において、これら３つのＬＥＤチップ１０は、電気的に並列接続されている。なお、このＬＥＤチップ１０の構造等については後に詳しく説明する。

正極用リードフレーム２９１および負極用リードフレーム２９２は、図４（ａ）に示すように、金属板をＥ字状に打ち抜いて作製したものである。そして、図４（ｂ）に示すように、白色樹脂等を材料とするケース２９３によって、これら正極用リードフレーム２９１および負極用リードフレーム２９２の各々の位置関係が固定される。
そして、３つのＬＥＤチップ１０は、それぞれ正極用リードフレーム２９１の上にハンダ等により機械的に取り付けられる。さらに、３つのＬＥＤチップ１０の正極（後述）はそれぞれ正極用リードフレーム２９１に、３つのＬＥＤチップ１０の負極（後述）はそれぞれ負極用リードフレーム２９２にボンディングワイヤ等により電気的に接続される。このようにして、ＬＥＤパッケージ２０における３つのＬＥＤチップ１０は電気的に並列接続されている。
なお、本実施の形態において、正極用リードフレーム２９１および負極用リードフレーム２９２が、並列接続手段あるいは第１の給電経路の一つとして機能する。

また、正極用リードフレーム２９１および負極用リードフレーム２９２において、ＬＥＤチップ１０との電気的接続がなされない側には、それぞれリードフレーム端子２９１ａ、２９２ａが設けられている（図４（ｂ）参照）。そして、このリードフレーム端子２９１ａ、２９２ａが上述したモジュール用基板３１の電気配線パターン３２にハンダ等を用いて接続されることで、ＬＥＤパッケージ２０とモジュール用基板３１との電気的接続さらには機械的接続がなされる。

また、図４（ａ）および（ｂ）に示すように、３つのＬＥＤチップ１０の周囲には、反射壁２７が設けられている。この反射壁２７は、ＬＥＤチップ１０から照射された光を反射するものであり、ＬＥＤチップ１０から発せられた光を効率良く拡散板４３等（図１参照）へ向けて照射する。さらに、この反射壁２７の内側には、３つのＬＥＤチップ１０を埋めるように封止樹脂２８が設けられる。そして、本実施の形態において、封止樹脂２８には、青色の光を受けて赤色の光を発する蛍光体、および青色の光を受けて緑色の光を発する蛍光体が添加されている。

図５は、ＬＥＤパッケージ２０のリードフレームの形状について他の例を説明するための図である。図５（ａ）〜（ｃ）に示すＬＥＤパッケージ２０は、図４に示すものと基本的な構成は同様であるが、正極用リードフレーム２９１および負極用リードフレーム２９２の形状が異なるものである。なお、図４を用いて説明したＬＥＤパッケージ２０と同様のものについては、同じ符号を付してその詳細な説明を省略する。

図５（ａ）に示すＬＥＤパッケージ２０の例は、凸形状を有する正極用リードフレーム２９１と、凹形状を有する負極用リードフレーム２９２とを備えたものである。そして、１つのＬＥＤチップ１０が正極用リードフレーム２９１の突出部に取り付けられ、他の２つのＬＥＤチップ１０がそれぞれ正極用リードフレーム２９１の突出部以外の場所に取り付けられている。そして、上記の例と同様に、ＬＥＤチップ１０とリードフレームとの電気的接続がなされて、３つのＬＥＤチップ１０は並列接続される。

次に、図５（ｂ）に示すＬＥＤパッケージ２０の例は、正極用リードフレーム２９１および負極用リードフレーム２９２がそれぞれ矩形状を有するものである。また、各々のリードフレームが所定の距離をもってほぼ平行に配置される。そして、３つのＬＥＤチップ１０は正極用リードフレーム２９１に取り付けられ、上記の例と同様に３つのＬＥＤチップ１０は並列接続される。

さらに、図５（ｃ）に示すＬＥＤパッケージ２０の例は、Ｌ字形状を有する正極用リードフレーム２９１と、Ｌ字形状の内側に収まるような正方形状を有する負極用リードフレーム２９２とを備えたものである。また、３つのＬＥＤチップ１０は、Ｌ字形状を有する正極用リードフレーム２９１のＬ字に沿って所定の間隔で取り付けられる。そして、上記の例と同様に、この例の場合においても、ＬＥＤパッケージ２０に設けられる３つのＬＥＤチップ１０は並列接続される。

図６は、発光モジュール３０における電気接続について説明するための図である。
ここでは、一枚の発光モジュール３０を代表例として説明するが、バックライト装置４０に設けられる他の発光モジュール３０についても同様である。また、図６において破線で示す枠は発光ブロック３００を示しており、一点鎖線で示す枠は１個のＬＥＤパッケージ２０の単位に相当する。
まず、図６に一点鎖線で示すＬＥＤパッケージ２０においては、３つのＬＥＤチップ１０が並列接続されている。上述したように、これら３つのＬＥＤチップ１０の並列接続は、リードフレーム２９１、２９２によって実現されている。

そして、図６に破線で示す１箇所の発光ブロック３００において、１２個のＬＥＤパッケージ２０は、直列接続されている。この１２個のＬＥＤパッケージ２０の直列接続は、モジュール用基板３１に設けられる電気配線パターン３２によって実現されている。さらに、図６に示すように、発光ブロック３００（直列接続された１２個のＬＥＤパッケージ２０）ごとに、それぞれ個別の電源Ｐが設けられている。そして、１２個のＬＥＤパッケージ２０は、電気配線パターン３２等を介して電源Ｐに接続される。

続いて、バックライト装置４０（図１参照）の発光動作について説明する。
バックライト装置４０に設けられる各発光モジュール３０では、各電源Ｐによって、発光ブロック３００ごとに直列接続された１２個のＬＥＤパッケージ２０に電圧がかけられる。そして、各発光ブロック３００における１２個のＬＥＤパッケージ２０にそれぞれ電流が流れる。このとき、各ＬＥＤパッケージ２０では、互いに並列接続された３つのＬＥＤチップ１０に電流が流れる。

そして、３つのＬＥＤチップ１０にそれぞれ電流が流された結果、ＬＥＤチップ１０は青色に発光する。このとき、ＬＥＤチップ１０から発せられた青色の光の一部は、封止樹脂２８に添加された蛍光体によって赤色、あるいは緑色に変換される。結果として、１つのＬＥＤパッケージ２０から、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の光を含んだ白色光が発せられる。

そして、他の発光ブロック３００、さらには他の発光モジュール３０においても同様に、各々のＬＥＤパッケージ２０から赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の光を含んだ白色光が発せられることになる。そして、この光は、バックライトフレーム４１内で混色されて拡散板４３に照射され、さらに拡散板４３等によって混色が促進された後、液晶表示モジュール５０へ向けて照射される。

また、上述したように、本実施の形態が適用されるバックライト装置４０においては、発光ブロック３００ごとに電源Ｐが設けられているため、各電源Ｐを制御することにより発光ブロック３００ごとに点灯、消灯の制御を独立して行うことができる。これにより、液晶表示装置として画像を表示する際に、表示画像の中で黒色となる場所の背面側に位置する発光ブロック３００を消灯させる等の所謂エリア・コントロールを行うことが可能となる。

また、ＬＥＤパッケージ２０において３つのＬＥＤチップ１０を分散して設けることにより、例えばＬＥＤパッケージ２０に大型サイズ（例えば、５５０μｍ角）のチップを１つ設ける場合と比較して、温度上昇を抑制することが可能となる。

なお、例えば、本実施の形態が適用される液晶表示装置のバックライトのように、発光面積が大きい装置の光源においては、所定の光量（輝度等）を得るために多数のＬＥＤチップ１０を設ける必要がある。このとき、本実施の形態が適用されるＬＥＤパッケージ２０が３つのＬＥＤチップ１０を纏めて備えているため、取付け対象の基板等に対する取付け作業を例えば１／３にすることができる。
また、ＬＥＤパッケージ２０に備えられる３個のＬＥＤチップ１０は並列接続されている。従って、ＬＥＤパッケージ２０において、３個のＬＥＤチップ１０を直列接続した場合と比較して、駆動電圧を抑えることが可能である。そして、これに伴ってバックライト装置４０、さらには液晶表示装置としての駆動電圧も抑えることができる。

次に、上述したＬＥＤパッケージ２０において電気的に並列接続されるＬＥＤチップ１０の構成について説明する。
図７は、ＬＥＤチップ１０を模式的に示した断面図である。
ＬＥＤチップ１０は、図７に示すように、素子基板としての基板１１、第１の層としてのシード層１２、III族元素としてＧａを含有するIII族窒化物化合物半導体からなる半導体層１００とを備えている。そして、シード層１２の上に、ｎ型半導体層１４、発光層１５およびｐ型半導体層１６の各層がこの順にて積層されており、これらによって半導体層１００が構成される。

＜基板＞
本実施の形態が適用されるＬＥＤチップ１０における基板１１は、サファイアを材料としている。この基板１１に用いることができる材料としては、III族窒化物化合物半導体結晶が表面にエピタキシャル成長される基板材料であれば特に限定されない。

＜シード層＞
シード層１２は、基板１１（サファイア基板）のｃ面上に形成されている。本実施の形態において、シード層１２はＡｌＮを材料としている。シード層１２に用いることができる材料としては、III族窒化物化合物半導体であれば良く、III族元素としてＧａ、Ｉｎを含んでいても構わないが、中でもＡｌを含んだ組成とすることが望ましい。また、シード層１２の材料として、ＧａＡｌＮを用いても良く、その場合には、Ａｌの組成は５０％以上であることが好適である。

そして、シード層１２は、基板１１の表面の少なくとも６０％以上、好ましくは８０％以上を覆っている必要があり、９０％以上を覆うように形成されていることが好ましい。また、シード層１２は、基板１１の表面の１００％、即ち、基板１１の表面上を隙間無く覆うように形成されていることが最も好ましい。
シード層１２が基板１１の表面を覆う領域が小さくなると、基板１１が大きく露出した状態となる。このような場合、シード層１２上に成膜される下地層１４ａと基板１１上に直接成膜される下地層１４ａとの格子定数が異なるものとなり、均一な結晶とならず、ヒロックやピットを生じてしまう恐れがある。
また、シード層１２は、基板１１の表面に加え、側面を覆うようにして形成されていても良く、さらに、基板１１の裏面を覆うようにして形成しても良い。
なお、本実施の形態において、ＬＥＤチップ１０におけるシード層１２の膜厚は、２１ｎｍ以上４０ｎｍ以下の範囲に収まるように設定されている。

＜半導体層＞
＜ｎ型半導体層＞
ｎ型半導体層１４は、シード層１２上に積層される下地層１４ａと、下地層１４ａ上に積層されるｎ型コンタクト層１４ｂと、ｎ型コンタクト層１４ｂ上に積層されるｎ型クラッド層１４ｃとから構成されている。
＜下地層＞
第２の層としての下地層１４ａは、ＧａＮを材料としている。下地層１４ａの材料は、シード層１２と同じであっても異なっていても構わないが、Ｇａを含むIII族窒化物化合物半導体、すなわちＧａＮ系化合物半導体が好ましく、Ａｌ_ＸＧａ_１−ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることがより好ましい。また、本発明者等が実験したところ、下地層１４ａに用いる材料として、Ｇａを含むIII族窒化物化合物半導体、すなわちＧａＮ系化合物半導体が好ましいことが明らかとなった。

下地層１４ａには、必要に応じて、ｎ型不純物を１×１０^１７〜１×１０^１９／ｃｍ^３の範囲内であればドープしても良いが、アンドープ（＜１×１０^１７／ｃｍ^３）とすることもでき、アンドープの方が良好な結晶性の維持という点で好ましい。
例えば、基板１１が導電性を有する場合には、下地層１４ａにドーパントをドープして導電性とすることにより、ＬＥＤチップ１０の上下に電極を形成することができる。一方、基板１１として絶縁性の材料を用いる場合には、ＬＥＤチップ１０の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板１１直上の層はドープしない結晶とした方が、結晶性が良好となることから好ましい。
ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。

また、下地層１４ａの膜厚は、６μｍとなるように設定している。なお、下地層１４ａの厚さについては特別な制限はないが、一般に０．５μｍ〜２０μｍの範囲が好ましい。０．５μｍ未満では転位のループ化が不十分な場合があり、２０μｍより大きくしても機能には変化がなく、いたずらに処理時間を延ばすのみである。好ましくは、１μｍ〜１５μｍの範囲である。

＜ｎ型コンタクト層＞
ｎ型コンタクト層１４ｂは、１×１０^１９／ｃｍ^３の電子濃度を持つ厚さ２μｍのＳｉドープＧａＮである。
なお、ｎ型コンタクト層１４ｂについては、これに限定されないが、ｎ型コンタクト層１４ｂは、下地層１４ａと同様にＡｌ_ＸＧａ_１−ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。

さらに、ｎ型コンタクト層１４ｂには、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０^１７〜１×１０^１９／ｃｍ^３、好ましくは１×１０^１８〜１×１０^１９／ｃｍ^３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。

なお、下地層１４ａおよびｎ型コンタクト層１４ｂを構成するIII族窒化物化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を０．５μｍ〜２０μｍ、好ましくは１μｍ〜１５μｍ、さらに好ましくは１μｍ〜１０μｍの範囲に設定することが好ましい。膜厚がこの範囲であると半導体の結晶性が良好に維持される。

＜ｎ型クラッド層＞
ｎ型コンタクト層１４ｂと発光層１５との間には、ｎ型クラッド層１４ｃを設けることが好ましい。ｎ型クラッド層１４ｃを設けることにより、活性層への電子供給、格子定数差の緩和、などの効果を持たせることができる。
本実施の形態において、ｎ型クラッド層１４ｃは、１×１０^１８／ｃｍ^３の電子濃度を持つ厚さ２０ｎｍのＩｎ_０．１Ｇａ_０．９Ｎである。
なお、ｎ型クラッド層１４ａは、これに限定されるものではなく、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどにより成膜することも可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎ型クラッド層１４ｃをＧａＩｎＮとする場合には、井戸層のＧａＩｎＮのＩｎ濃度よりも低くすることが望ましい。

ｎ型クラッド層１４ｃのｎ型ドープ濃度は１×１０^１７〜１×１０^２０／ｃｍ^３の範囲が好ましく、より好ましくは１×１０^１８〜１×１０^１９／ｃｍ^３の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
なお、ｎ型コンタクト層は、下地層、および／または、ｎ型クラッド層を兼ねることが可能であり、下地層が、ｎ型コンタクト層、及び／又はｎ型クラッド層を兼ねることも可能である。

＜発光層＞
発光層１５は、ｎ型半導体層１４上に積層されるとともにｐ型半導体層１６がその上に積層される層である。発光層１５は多重量子井戸構造、単一井戸構造、バルク構造、などを採ることができる。本実施の形態において、発光層１５は、図７に示すようにIII族窒化物化合物半導体からなる障壁層１５ａと、インジウムを含有するIII族窒化物化合物半導体からなる井戸層１５ｂとが交互に繰り返して積層され、且つ、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配されている。図７に示す例では、発光層１５は、６層の障壁層１５ａと５層の井戸層１５ｂとが交互に繰り返して積層され、発光層１５の最上層及び最下層に障壁層１５ａが配され、各障壁層１５ａ間に井戸層１５ｂが配される多重量子井戸構成とされている。

本実施の形態において、障壁層１５ａは、厚さが１６ｎｍとするＧａＮである。この障壁層１５ａとしては、例えば、Ａｌ_ｃＧａ_１−ｃＮ（０≦ｃ＜０．３）等のIII族窒化物化合物半導体を用いることが可能である。
また、井戸層１５ｂは、層厚３ｎｍのＩｎ_０．２Ｇａ_０．８Ｎである。この井戸層１５ｂには、インジウムを含有するIII族窒化物化合物半導体として、例えば、Ｇａ_１−ｓＩｎ_ｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。

＜ｐ型半導体層＞
ｐ型半導体層１６は、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成されている。なお、ｐ型コンタクト層がｐ型クラッド層を兼ねる構成であってもよい。

＜ｐ型クラッド層＞
ｐ型クラッド層１６ａはＭｇをドープしたＡｌ_０．０２Ｇａ_０．９８Ｎを材料としており、その膜厚は５ｎｍである。このｐ型クラッド層１６ａとしては、Ａｌ_ｄＧａ_１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐ型クラッド層１６ａが、このようなＡｌＧａＮからなると、発光層１５へのキャリアの閉じ込めの点で好ましい。

ｐ型クラッド層１６ａのｐ型ドープ濃度は、１×１０^１８〜１×１０^２１／ｃｍ^３が好ましく、より好ましくは１×１０^１９〜１×１０^２０／ｃｍ^３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。

＜ｐ型コンタクト層＞
ｐ型コンタクト層１６ｂはＭｇをドープしたＡｌ_０．０２Ｇａ_０．９８Ｎであり、その膜厚は膜厚０．２μｍである。このｐ型コンタクト層１６ｂとしては、少なくともＡｌ_ｅＧａ_１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなるIII族窒化物化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持および透光性正極１７（後述）との良好なオーミック接触の点で好ましい。

また、ｐ型コンタクト層１６ｂは、ｐ型ドーパントを１×１０^１８〜１×１０^２１／ｃｍ^３の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０^１９〜５×１０^２０／ｃｍ^３の範囲である。ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。

なお、本発明のＬＥＤチップ１０を構成する半導体層１００は、上述した実施形態のものに限定されるものではない。
例えば、半導体層１００の材料としては、上記のものの他、例えば一般式Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ_１−ＡＭ_Ａ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされるIII族窒化物化合物半導体が知られており、本発明においても、それら周知のIII族窒化物化合物半導体を何ら制限なく用いることができる。

また、III族元素としてＧａを含有するIII族窒化物化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のIII族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ、Ａｓ及びＢ等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。

＜透光性正極＞
透光性正極１７は、ｐ型半導体層１６上に形成された透光性を有する電極である。
透光性正極１７の材質としては、特に限定されず、ＩＴＯ（Ｉｎ_２Ｏ_３−ＳｎＯ_２）、
ＡＺＯ（ＺｎＯ−Ａｌ_２Ｏ_３）、ＩＺＯ（Ｉｎ_２Ｏ_３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−Ｇａ_２Ｏ_２）等の材料を用いることができる。また、透光性正極１７としては、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極１７は、ｐ型半導体層１６上の全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。

＜正極ボンディングパッド＞
正極ボンディングパッド１８は、透光性正極１７上に形成された略円形の電極である。
正極ボンディングパッド１８の材料としては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。ただし、ＧａＮやＩＴＯ、ＩＺＯ等と結合をつくる必要があり、Ｃｒ、Ｔｉ等の酸化物が安定な金属で結合をつくった上でＡｕ等を載せてワイヤボンディングを可能とする構造にする必要がある。
正極ボンディングパッド１８の厚さは、１００〜１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド１８の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から５００ｎｍ以下とすることが好ましい。

＜負極＞
負極１９は、半導体層１００を構成するｎ型半導体層１４のｎ型コンタクト層１４ｂに接するものである。このため、負極１９は、図７に示すように、ｐ型半導体層１６、発光層１５、及びｎ型半導体層１４の一部を除去してｎ型コンタクト層１４ｂを露出させてなる露出領域１４ｄの上に略円形状に形成されている。
負極１９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができる。

続いて、ＬＥＤチップ１０の製造方法について説明する。
図７に示すＬＥＤチップ１０を製造するには、まず、基板１１上に半導体層１００が形成された積層半導体ウェハを作製する。積層半導体ウェハを作製するには、まず、基板１１を用意する。基板１１は、前処理を施してから使用することが望ましい。例えば、サファイアからなる基板１１を用いる場合には、よく知られたＲＣＡ洗浄方法などの湿式の方法を行いて、表面を水素終端させておく方法を用いることができる。このことにより、成膜プロセスが安定する。

また、スパッタ装置のチャンバ内に基板１１を配置し、シード層１２を形成する前にスパッタするなどの方法によって前処理を行ってもよい。具体的には、チャンバ内において、基板１１をＡｒやＮ_２のプラズマ中に曝す事によって表面を洗浄する前処理を行なうことができる。ＡｒガスやＮ_２ガスなどのプラズマを基板１１の表面に作用させることで、基板１１表面に付着した有機物や酸化物を除去することができる。この場合、ターゲットにパワーを印加せずに、基板１１とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板１１に作用する。

基板１１に前処理を行なった後、スパッタ法によって、基板１１上にシード層１２を成膜する。
シード層１２上に形成されるｎ型半導体層１４の配向は、シード層１２の状態による影響が大きい。これまで結晶性の高いシード層１２を得るためにはＭＯＣＶＤ法が望ましいとされてきた。しかし、ＭＯＣＶＤ法は基板１１上で分解した金属を積み上げる方法であり、最初に核が形成され、次いで核の周囲に結晶が成長し、次第に成膜されてゆくので、シード層１２のように薄い膜を形成する場合には、均一性が不十分となる場合がある。
これに対してスパッタ法は、高密度の成膜が可能であるので、薄い膜を形成する場合でも均一な膜が生成でき、好ましい。よって、シード層１２をスパッタ法によって形成することで、基板１１の表面上を隙間無く覆うようにシード層１２を形成し、さらに面内均一なシード層１２を形成することができ、そして面内均一なシード層１２の上に結晶配向の高いｎ型半導体層１４を成長させることができる。
なお、本実施の形態では、スパッタ法の中でも、ターゲット表面のチャージアップが発生しにくく、成膜速度が安定しているＲＦ（高周波）スパッタ法を採用している。

スパッタ法によるシード層１２の成膜時の基板温度は、３００〜８００℃に設定した。また、スパッタのターゲットとしては、Ａｌを用いている。また、炉内の圧力と窒素分圧については、炉内の圧力を０．３Ｐａ以上とした。これより低い圧力では、窒素の存在量が少なく、スパッタされた金属が窒化物とならずに付着するためである。なお、圧力の上限については、プラズマが安定に存在できる程度であれば特に定めるものではない。
また、窒素とアルゴンの流量に対する窒素流量の比は、窒素が２０％以上９０％以下となるように設定した。これ以下の流量比ではスパッタ金属が金属のまま付着し、一方これ以上の流量比ではアルゴンの量が少なくスパッタ速度が低下するためである。なお、特に望ましい条件として、窒素流量の比として、窒素を３０％以上９０％以下にすることが挙げられる。

窒素原料としては、一般に知られている化合物をなんら問題なく用いることができるが、特に窒素を原料として用いると装置が簡便で済む代わりに、高い反応速度を得にくくなる。ただし、本実施の形態においては、Ｎ_２を用いている。Ｎ_２であっても利用可能な程度の成膜速度を得ることができ、装置コストとの兼ね合いを考えると、最も好適な窒素源である。

本実施の形態においては、ｃ面サファイア基板をスパッタ装置に導入し、チャンバ内で基板を５００℃まで加熱し、窒素ガスを４０ｓｃｃｍの流量で導入した。その後、チャンバ内の圧力を２．０Ｐａに保持して、基板側に１００Ｗの高周波バイアスを印加し、窒素プラズマに１５秒間曝すことで、基板表面を洗浄した。

続いて、ターゲットと基板の距離を６０ｍｍに調整し、アルゴンと窒素ガスを導入し、基板温度を５００℃に加熱し、その後、所定出力の高周波パワーをターゲット側に印加し、炉内の圧力を１．０Ｐａに保ち、アルゴンガスを１０ｓｃｃｍ、窒素ガスを３０ｓｃｃｍ流通させた条件(ガス全体に対する窒素の比は７５％)で、サファイア基板のｃ面上にＡｌＮ層の成膜を開始した。そして、所定の時間ＡｌＮを成膜した後、プラズマを立てるのを止め基板温度を低下させた。

スパッタ装置から取り出したシード層１２が成膜された基板１１を、ＭＯＣＶＤ炉に導入し、以下に示す方法によりｎ型半導体層１４（ＧａＮ層）の成膜を行った。
まず、ＭＯＣＶＤ炉内に配置された加熱用のカーボン製サセプタ上に基板を置き、ＭＯＣＶＤ炉内に窒素ガスを流通した後、ヒーターを作動させて基板温度を１１５０℃に昇温させた。アンモニアの量は、Ｖ族元素／III族元素比が６０００となるように調節した。続いて、トリメチルガリウム（ＴＭＧ）の蒸気を含む水素をＭＯＣＶＤ炉内へ供給し、基板上へのＧａＮ層の成膜を開始した。約１時間に亘ってアンドープで６μｍの膜厚のＧａＮ層の成長を行った後、原料のＭＯＣＶＤ炉への供給を終了して成長を停止した。その後、ヒーターへの通電を停止して、基板の温度を室温まで降温した。なお、取り出した基板は無色透明のミラー状を呈した。

その後シード層１２の成膜された基板１１上に、図７に示すように下地層１４ａとｎ型コンタクト層１４ｂとｎ型クラッド層１４ｃとからなるｎ型半導体層１４、障壁層１５ａ、井戸層１５ｂとからなる発光層１５、ｐ型半導体層１６のｐ型クラッド層１６ａおよびｐ型コンタクト層１６ｂを、結晶性の良好な層の形成が可能なＭＯＣＶＤ法（有機金属化学気相成長法）で成膜した。

なお、ＭＯＣＶＤ法におけるキャリアガスとしては、水素（Ｈ_２）または窒素（Ｎ_２）、III族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア、ヒドラジンなどが用いられる。

また、ドーパント元素のｎ型不純物には、Ｓｉ原料としてモノシラン（ＳｉＨ_４）またはジシラン（Ｓｉ_２Ｈ_６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ_４）や、テトラメチルゲルマニウム（（ＣＨ_３）_４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ_２Ｈ_５）_４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。

ドーパント元素のｐ型不純物には、Ｍｇ原料として例えばビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ_２Ｍｇ）を用いることができる。

このようにして得られた図７に示す半導体層１００のｐ型コンタクト層１６ｂ上に、フォトリソグラフィー法を用いて透光性正極１７および正極ボンディングパッド１８を順次形成する。
次いで、透光性正極１７および正極ボンディングパッド１８の形成された半導体層１００をドライエッチングすることにより、ｎ型コンタクト層１４ｂ上の露出領域１４ｄを形成する。
その後、露出領域１４ｄ上に、フォトリソグラフィー法を用いて負極１９を形成することにより、図７に示すＬＥＤチップ１０が得られる。

なお、本発明のＬＥＤチップ１０の製造方法は、上述した例に限定されるものではなく、例えば半導体層１００の成膜は、スパッタ法、ＭＯＣＶＤ法（有機金属化学気相成長法）、ＨＶＰＥ法（ハライド気相成長法）、ＭＢＥ法（分子線エピタキシー法）等、半導体層を成長させることのできる如何なる方法を組み合わせて行なってもよい。

次に、シード層１２の膜厚と下地層１４ａの結晶性との関係について説明する。
図８は、複数のＬＥＤチップのサンプルについて、シード層１２の膜厚と下地層１４ａのロッキングカーブ半値幅との関係を示した図である。なお、ロッキングカーブ半値幅とは、下地層１４ａ等の結晶の配向度合いを評価する指標の１つである。

ここで、半導体層１００では、下地層１４ａ上にｎ型コンタクト層１４ｂ、ｎ型コンタクト層１４ｂの上にｎ型クラッド層１４ｃ、ｎ型クラッド層１４ｃの上に発光層１５、ｐ型半導体層１６と順に積層されている。したがって、下地層１４ａの結晶の配向性が良好であれば半導体層１００の結晶性が良くなり、下地層１４ａの結晶の配向性が良好でなければ半導体層１００の結晶性は悪くなる。

また、下地層１４ａ（ＡｌＮ）の結晶構造は最密充填構造となっており、（１０−１０）面は下地層１４ａの結晶の基板面に垂直な面に相当する。下地層１４ａの結晶は、基板面に六角柱が垂直に成長した構造をしている。例えば、下地層１４ａの結晶である六角柱が平面内で同じ向きで揃って配置されていると隙間はできないが、少しでも違っていると、六角柱と六角柱との間に隙間が発生する。この隙間は結晶の配向度合いを示すものであって、貫通転位に相当すると考えられる。したがって、下地層１４ａにおいては、基板面に平行な（０００２）面のみならず、基板面に垂直な（１０−１０）面の結晶の配向性も所定の条件を満足することが必要である。
さらに、この下地層１４ａはシード層１２の上に積層されるため、下地層１４ａの結晶の配向性は、シード層１２の結晶状態の影響を大きく受けると考える。

そこで、本発明者等は、基板１１の上に形成するシード層１２の厚さを各種変え、さらにその上に下地層１４ａを形成した６種類のサンプルを準備し、各サンプルの下地層１４ａの結晶面をロッキングカーブ法によって測定する、という実験を行った。
具体的には、本実施の形態が適用されるシード層１２の膜厚の条件（２１ｎｍ〜４０ｎｍのもの）を満たすものとしてサンプルＡ１、サンプルＡ２、サンプルＡ３およびサンプルＡ４を作製した。また、これに対して、本実施の形態が適用されるシード層１２の膜厚の条件を満たさないサンプルＢ１およびサンプルＢ２も作製した。これらのサンプルについてのシード層１２の成膜条件および膜厚については以下に示す。なお、これらのサンプルは、シード層１２の成膜条件（あるいは膜厚）を異ならせている以外、全て上述した製造方法に従って作製されている。

上記の６種類のサンプルに対して、下地層１４ａの（０００２）面および（１０−１０）面について、Ｘ線ロッキングカーブ半値幅を測定した。
このＸ線ロッキングカーブ法の測定において、Ｘ線源としては、ＣｕＫα線を使い、発散角が０．０１°の入射光を使ってスペクトリス社製ＰＡＮａｌｙｔｉｃａｌ Ｘ‘ｐｅｒｔ Ｐｒｏ ＭＲＤ装置を使って測定した。

なお、基板の装置への取り付け方や基板に対する配向方向が被測定試料によって違うことによる誤差を考慮して、（０００２）面のロッキングカーブ測定は（０００２）面に相当するピークを見つけた後、２θとωを最適化し、その後、Ｐｓｉを調整してピーク強度が最大になる方向でのロッキングカーブ測定を行なうことにより補正を行なっている。

また、（１０−１０）面のロッキングカーブ測定は、Ｘ線が全反射する条件で面内を透過するＸ線を用いて行った。具体的には水平に置いた被測定試料に対して垂直方向に発散するＸ線を水平方向から入射すると一部が全反射するので、そのＸ線を利用した。また、検出器を（１０−１０）面相当の２θ位置に固定してφスキャンを行った。そして、六回対称のピークが測定され、最大強度を示すピーク位置に光学系を固定した後、２θ及びωを最適化して、ロッキングカーブ測定を行った。

図８に示すように、下地層１４ａの（０００２）面のＸ線ロッキングカーブ半値幅は、シード層１２の膜厚が２０ｎｍ以下であるサンプルＢ１においては、約１８０ａｒｃｓｅｃと大きい。これに対して、シード層１２の膜厚が２１ｎｍ以上４０ｎｍ以下の範囲に含まれるサンプルＡ１、サンプルＡ２、サンプルＡ３およびサンプルＡ４は、約５０ａｒｃｓｅｃ以下という小さい値となった。また、シード層１２の膜厚が４１ｎｍ以上となるサンプルＢ２では、約５０ａｒｃｓｅｃ以下となった。

一方、図８に示すように、下地層１４ａの（１０−１０）面のＸ線ロッキングカーブ半値幅は、シード層１２の膜厚が２０ｎｍ以下であるサンプルＢ１においては、約２７０ａｒｃｓｅｃと大きい。これに対して、シード層１２の膜厚が２１ｎｍ〜４０ｎｍの範囲に含まれるサンプルＡ１、サンプルＡ２、サンプルＡ３およびサンプルＡ４では、２００〜２２５ａｒｃｓｅｃの範囲で安定している。そして、シード層１２の膜厚が４１ｎｍ以上となるサンプルＢ２においては、約２６０ａｒｃｓｅｃとなり、膜厚が４１ｎｍを超えた領域では大きくなる傾向にあった。

以上の結果を考察するに、シード層１２の膜厚が２１ｎｍより薄い領域では、シード層１２の結晶性が悪く、その上に形成された下地層１４ａの（０００２）面および（１０−１０）面の配向が十分でなく、Ｘ線ロッキングカーブ半値幅が大きくなったと考えられる。一方、シード層１２の膜厚が２１ｎｍより厚くなると、シード層１２が結晶化して結晶面が揃ったことで、下地層１４ａの（０００２）面および（１０−１０）面の配向性が向上し、Ｘ線ロッキングカーブ半値幅が小さくなったと考えられる。しかし、（１０−１０）面の結晶性は基板１１から情報を得ているので、シード層１２の膜厚が４０ｎｍを超えると、その上に形成される下地層１４ａは、基板１１からの情報を得にくくなり、配向の程度が悪くなって、Ｘ線ロッキングカーブ半値幅が大きくなったと考えられる。

図９は、本実施の形態が適用されるＬＥＤチップ１０と、比較用のＬＥＤチップ９０との順方向電流−順方向電圧特性（以下、Ｉ_Ｆ−Ｖ_Ｆ特性という）について説明するための図である。
ここでは、上記のサンプルＡ３と同様なシード層１２の膜厚条件に基づいて作製された積層半導体ウェハから切り出した３つのＬＥＤチップ１０（１０−１、１０−２、１０−３）と、上記のサンプルＢ１と同様なシード層１２の膜厚条件に基づいて作製された積層半導体ウェハから切り出した比較用の３つのＬＥＤチップ９０（９０−１、９０−２、９０−３）を準備し、それぞれのＩ_Ｆ−Ｖ_Ｆ特性を測定した。

まず、比較用のＬＥＤチップ９０については、図９（ｂ）に示すように、比較用のＬＥＤチップ９０−１、９０−２および９０−３の間でＩ_Ｆ−Ｖ_Ｆ特性にばらつきが生じた。つまり、比較用の複数のＬＥＤチップ９０間における抵抗値のばらつきが大きいことが分かった。これは、比較用の複数のＬＥＤチップ９０にそれぞれ同じ電圧をかけたとき、各ＬＥＤチップ９０に流れる電流のばらつきが大きいことを意味する。

また、ＬＥＤチップの発光量は電流に比例するため、このようにＩ_Ｆ−Ｖ_Ｆ特性が大きくばらついた比較用の複数のＬＥＤチップ９０を並列接続させた場合には、これらのＬＥＤチップ９０ごとに発光量が大きくばらつくことになる。

これに対して、図９（ａ）に示すように、ＬＥＤチップ１０−１、１０−２および１０−３についてのＩ_Ｆ−Ｖ_Ｆ特性は、それぞれほぼ同程度であった。したがって、上述したように、これらのＬＥＤチップ１０ごとの抵抗値のばらつきも小さく、同じ電圧をかけたときに流れる電流のばらつきも小さくなる。したがって、複数のＬＥＤチップ１０を並列接続した場合であっても、各ＬＥＤチップ１０の光量のばらつきを抑制することが可能となる。
さらに、複数のＬＥＤチップ１０の抵抗値が均一なため、いずれか１つのＬＥＤチップ１０に負荷が集中することを抑制でき、複数のＬＥＤチップ１０を備えたＬＥＤパッケージ２０としての信頼性（耐久性）を高めることが可能となる。

上述したように、基板１１上に形成されるシード層１２の成膜条件を最適にすることで、その上に積層される半導体層１００の結晶性を良好にしている。よって、結晶性が良好な積層半導体ウェハから均質なＬＥＤチップ１０を得ることができ、さらに、得られた複数のＬＥＤチップ１０同士の例えば抵抗値等の電気的特性のばらつきも小さくなる。
また、前段で説明したように、複数個のＬＥＤチップ１０をＬＥＤパッケージ２０に取り付けた場合でも、１個のＬＥＤパッケージ２０に設けられる各ＬＥＤチップ１０の光量のばらつきが小さくなることはもちろん、他のＬＥＤパッケージ２０との関係においても、光量のばらつきを小さくすることができる。さらに、このように光量のばらつきが小さい複数のＬＥＤパッケージ２０をバックライト装置４０に備えることで、バックライト装置４０における光量ムラの発生を抑制することができる。

以上に説明したＬＥＤパッケージ２０はリードフレームを用いたものであるが、必ずしもリードフレームを用いた態様に限定されるものではない。
図１０は、ＬＥＤパッケージ２９０について説明するための図である。図１０（ａ）は、ＬＥＤパッケージ２９０の上面図（発光面側）であり、図１０（ｂ）は図１０（ａ）に示すX−X断面である。なお、上述したＬＥＤパッケージ２０と同様のものについては、同じ符号を付してその詳細な説明を省略する。

図１０（ａ）に示すように、ＬＥＤパッケージ２９０は、３つのＬＥＤチップ１０と、これら３つのＬＥＤチップ１０を実装するパッケージ用基板２２とを備えている。パッケージ用基板２２は、例えばガラエポ基板等を材料として用いることができる。そして、パッケージ用基板２２は、図１０（ｂ）に示すように、ＬＥＤチップ１０を実装する面（以下、実装面という）と、上述したＬＥＤパッケージ２０を取り付ける際にモジュール用基板３１に対向する面（以下、非実装面という）とを有している。

図１０（ｂ）に示すように、実装体として機能するパッケージ用基板２２の実装面には、各ＬＥＤチップ１０に対応して、給電バンプ２５と放熱用バンプ２６とがそれぞれ設けられている。一方、パッケージ用基板２２の非実装面には、ＬＥＤチップ１０に給電する際の経路となる電気配線パターン２３、およびＬＥＤチップ１０の発光に伴って発生する熱の放出経路となる放熱パターン２４が形成されている。そして、電気配線パターン２３によって、３つのＬＥＤチップ１０の電気的な並列接続がなされている。

そして、パッケージ用基板２２の実装面側に設けられた給電バンプ２５と非実装面側に設けられた電気配線パターン２３とは、パッケージ用基板２２を貫通して設けられるスルーホール等によって電気的に接続される。また、同様に、パッケージ用基板２２の実装面側に設けられた放熱用バンプ２６と非実装面側に設けられる放熱パターン２４とは、パッケージ用基板２２を貫通して設けられるスルーホール等によって熱的に接続される。

各ＬＥＤチップ１０をパッケージ用基板２２に取り付ける際には、放熱用バンプ２６とＬＥＤチップ１０とがハンダ付けにより熱的に接続され、さらに、ＬＥＤチップ１０に設けられた電極と上述した給電バンプ２５とがワイヤボンディング等によって電気的に接続される。

そして、以上のような構成を有するＬＥＤパッケージ２９０は、上述したＬＥＤパッケージ２０と同様に、モジュール用基板３１に電気的に取り付けられる（図３参照）。なお、その際に、モジュール用基板３１に放熱用の配線パターンを形成しておくことで、ＬＥＤパッケージ２９０から発生した熱をさらに効果的に放出することが可能となる。このように、ＬＥＤパッケージ２９０は、３つのＬＥＤチップ１０にそれぞれ放熱経路が形成されている点で好ましい。

以上のように、ＬＥＤパッケージ２０あるいはＬＥＤパッケージ２９０において複数のＬＥＤチップ１０が電気的に並列接続される例について説明した。しかしながら、必ずしもＬＥＤパッケージ２０等のパッケージの単位にて複数のＬＥＤチップ１０を電気的に並列接続させる必要はない。例えば、複数のＬＥＤチップ１０をモジュール用基板３１に直接実装するように構成し、モジュール用基板３１に設けられる電気配線パターン３２によって、それら複数のＬＥＤチップ１０のうち例えば３つずつ電気的に並列接続されるように構成させることも可能である。この場合、モジュール用基板３１が並列接続手段および接続手段として機能する。

また、ＬＥＤチップ１０における井戸層１５ｂのＩｎの組成を変えることにより、紫外光を発光させることも可能である。その場合には、例えば、封止樹脂２８に紫外光を受けて赤色の光を発する蛍光体、緑色の光を発する蛍光体、および青色の光を発する蛍光体を添加することにより、白色光を発するＬＥＤパッケージ２０を得ることができる。

また、以上の説明において、ＬＥＤパッケージ２０に設けられるＬＥＤチップ１０の数量が３つである例を説明したが、これに限定するものではない。ＬＥＤパッケージ２０に設けられるＬＥＤチップ１０の数量は複数であればいくつであっても構わない。

本実施の形態が適用される液晶表示装置の全体構成を示す図である。 バックライトフレームおよび発光ユニットの構成を説明するための図である。 発光モジュールについて説明するための図である。 ＬＥＤパッケージについて説明するための図である。 リードフレームの形状について他の例を説明するための図である。 発光モジュールにおける電気接続について説明するための図である。 ＬＥＤチップを模式的に示した断面図である。 複数のＬＥＤチップのサンプルについて、シード層の膜厚と下地層のロッキングカーブ半値幅との関係を示した図である。 本実施の形態が適用されるＬＥＤチップ、比較用のＬＥＤチップとの順方向電流−順方向電圧特性について説明するための図である。 ＬＥＤパッケージについての他の例を説明するための図である。

符号の説明

１０…ＬＥＤチップ、１１…基板、１２…シード層、１４ａ…下地層、１４ｂ…ｎ型コンタクト層、１４ｃ…ｎ型クラッド層、１４ｄ…露出領域、１５ａ…障壁層、１５ｂ…井戸層、１６…ｐ型半導体層、１６ａ…ｐ型クラッド層、１６ｂ…ｐ型コンタクト層、１００…半導体層、２０…ＬＥＤパッケージ、３０…発光モジュール、３１…モジュール用基板、３００…発光ブロック、４０…バックライト装置、４２…発光ユニット、５０…液晶表示モジュール

Claims (8)

1. 少なくとも３つ以上設けられる複数の発光素子と、
   前記複数の発光素子を取り付ける取付部材と、
   前記取付部材に設けられる正極用の単一の板状部材及び負極用の単一の板状部材を有して前記複数の発光素子を電気的に並列接続する並列接続手段とを備え、
   前記複数の発光素子を構成する各々の発光素子は、
   素子基板と、
   III族窒化物化合物半導体からなり前記素子基板の上に直接積層される第１の層と、
   前記第１の層の上に直接積層され、（０００２）面のロッキングカーブ半値幅が１００ａｒｃｓｅｃ以下であり（１０−１０）面のロッキングカーブ半値幅が２５０ａｒｃｓｅｃ以下であるIII族窒化物化合物半導体からなる第２の層とを含み、
   前記複数の発光素子は、前記取付部材にて２つの発光素子を結ぶ直線上に他の発光素子が位置しないように配置されるとともに、当該複数の発光素子が共通して前記並列接続手段の前記板状部材上に実装され、当該複数の発光素子の各々の電極が共通して前記板状部材に電気的に接続することを特徴とする光源。
2. 前記第２の層は、
   （０００２）面のロッキングカーブ半値幅が６０ａｒｃｓｅｃ以下であり（１０−１０）面のロッキングカーブ半値幅が２５０ａｒｃｓｅｃ以下であるIII族窒化物化合物半導体であることを特徴とする請求項１記載の光源。
3. 前記素子基板がサファイア基板であり、前記第１の層がスパッタ法によって成膜される２１ｎｍ以上４０ｎｍ以下の層厚を有するＡｌＮであり、前記第２の層がＧａＮであることを特徴とする請求項１又は２記載の光源。
4. 前記複数の発光素子とは異なる他の複数の発光素子と、
   前記他の複数の発光素子を電気的に並列接続する他の並列接続手段と、
   前記並列接続手段と前記他の並列接続手段とを電気的に接続する接続手段とをさらに備えることを特徴とする請求項１乃至３のいずれか１項記載の光源。
5. 少なくとも３つ以上設けられる複数の発光素子と、当該複数の発光素子を取り付ける取付部材と、当該取付部材に設けられる正極用の単一の板状部材及び負極用の単一の板状部材を有して当該複数の発光素子を電気的に並列接続する第１の給電経路とを備える発光体と、
   前記発光体が複数個取り付けられ、各々の当該発光体に設けられた前記第１の給電経路と電気的に接続される第２の給電経路が設けられた取付基板とを備え、
   前記複数の発光素子を構成する各々の発光素子は、
   素子基板と、
   III族窒化物化合物半導体からなり前記素子基板の上に直接積層される第１の層と、
   前記第１の層の上に直接積層され、（０００２）面のロッキングカーブ半値幅が１００ａｒｃｓｅｃ以下であり（１０−１０）面のロッキングカーブ半値幅が２５０ａｒｃｓｅｃ以下であるIII族窒化物化合物半導体からなる第２の層とを含み、
   前記複数の発光素子は、前記取付部材にて２つの発光素子を結ぶ直線上に他の発光素子が位置しないように配置されるとともに、当該複数の発光素子が共通して前記第１の給電経路の前記板状部材上に実装され、当該複数の発光素子の各々の電極が共通して前記板状部材に電気的に接続することを特徴とする発光装置。
6. 前記複数の発光体は、前記取付基板にて等間隔に配置されることを特徴とする請求項５記載の発光装置。
7. 画像を表示する表示パネルと、当該表示パネルの背面に設けられ当該表示パネルに光を照射するバックライトとを含む表示装置であって、
   前記バックライトは、
   少なくとも３つ以上設けられる複数の発光素子と、当該複数の発光素子を取り付ける取付部材と、当該取付部材に設けられる正極用の単一の板状部材及び負極用の単一の板状部材を有して当該複数の発光素子を電気的に並列接続する第１の給電経路とを備える発光体と、
   前記発光体が複数個取り付けられ、各々の当該発光体に設けられた前記第１の給電経路と電気的に接続される第２の給電経路が設けられた取付基板とを備え、
   前記複数の発光素子を構成する各々の発光素子は、
   素子基板と、
   III族窒化物化合物半導体からなり前記素子基板の上に直接積層される第１の層と、
   前記第１の層の上に直接積層され、（０００２）面のロッキングカーブ半値幅が１００ａｒｃｓｅｃ以下であり（１０−１０）面のロッキングカーブ半値幅が２５０ａｒｃｓｅｃ以下であるIII族窒化物化合物半導体からなる第２の層とを含み、
   前記複数の発光素子は、前記取付部材にて２つの発光素子を結ぶ直線上に他の発光素子が位置しないように配置されるとともに、当該複数の発光素子が共通して前記第１の給電経路の前記板状部材上に実装され、当該複数の発光素子の各々の電極が共通して前記板状部材に電気的に接続することを特徴とする表示装置。
8. 前記複数の発光体を構成する２以上の発光体をそれぞれ電気的に接続して複数の発光体群を形成する複数の接続導体と、
   前記複数の接続導体を構成する各々の接続導体に対して給電を行う複数の電源とをさらに含むことを特徴とする請求項７記載の表示装置。

Images