TW200814369A - III nitride compound semiconductor laminated structure - Google Patents

III nitride compound semiconductor laminated structure Download PDF

Info

Publication number
TW200814369A
TW200814369A TW096116525A TW96116525A TW200814369A TW 200814369 A TW200814369 A TW 200814369A TW 096116525 A TW096116525 A TW 096116525A TW 96116525 A TW96116525 A TW 96116525A TW 200814369 A TW200814369 A TW 200814369A
Authority
TW
Taiwan
Prior art keywords
layer
nitride compound
compound semiconductor
group iii
iii nitride
Prior art date
Application number
TW096116525A
Other languages
English (en)
Other versions
TWI352436B (zh
Inventor
Hisayuki Miki
Hiromitsu Sakai
Kenzo Hanawa
Yasunori Yokoyama
Yasumasa Sasaki
Hiroaki Kaji
Original Assignee
Showa Denko Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko Kk filed Critical Showa Denko Kk
Publication of TW200814369A publication Critical patent/TW200814369A/zh
Application granted granted Critical
Publication of TWI352436B publication Critical patent/TWI352436B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

200814369 九、發明說明 【發明所屬之技術領域】 本發明係關於一種用於製作發光二極體（LED )、雷 射一極體（L D )及電子裝置等之結晶性佳的111族氮化物 化合物半導體（以下，ΙΠ族氮化物化合物半導體係以 AlGalnN所表示者）層積構造體及其製造方法。尤其係可 適於用在使結晶性佳的III族氮化物化合物半導體結晶在 藍寶石基板上磊晶成長的111族氮化物化合物半導體層積 構造體及其製造方法。 【先前技術】 III族氮化物化合物半導體係具有由可見光中相當於 紫外光區域之能量的直接遷移型能隙（band gap)而可高 效率發光，因而作爲LED或LD而製品化。此外，以電子 裝置而言，亦具有可獲得在習知之III-V族化合物半導體 中無法獲得之特性的位能（potential )。 III-V族化合物半導體的單結晶晶圓尙未在市面販售 ，ΙΠ-V族化合物半導體較爲一般的方法係使結晶成長在 不同材料的單結晶晶圓上。在如上所示之異種基板、與磊 晶成長在其上的III族氮化物化合物半導體結晶之間係存 在較大的晶格不整合。例如在藍寶石（αι2ο3 )與氮化鎵 (GaN)之間存在16%的晶格不整合，在SiC與氮化鎵之 間則存在6%的晶格不整合。一般而言，當存在如上所示 之較大晶格不整合時，係難以使結晶直接磊晶成長在基板 -5 - 200814369 上，即使成長，亦無法獲得結晶性良好的結晶。因此，當 藉由有機金屬化學氣相沈積（MOCVD )法而使III族氮化 物化合物半導體結晶嘉晶成長在藍寶石單結晶基板或SiC 單結晶基板之上時，如日本專利第3026087號公報或日本 專利特開平4-297023號公報所示，一般所進行的方法爲 :首先在基板上沈積由氮化鋁（A1N)或AlGaN所構成之 被稱爲低溫緩衝層的層，且在其上以高溫使111族氮化物 化合物半導體結晶嘉晶成長。 此外，使用柱狀結晶之集合組織的層作爲緩衝層的技 術已記載於日本專利特開2003-2433 02號公報或 Journal of Crystal Growth，1991 年，Vol· 1 1 5，pp.628-633。於 該等文獻所公開的技術中，與上述之習知技術相同，係在 成膜使用MOCVD法。MOCVD法雖適於以較高的成長速 度形成高品質的結晶膜，但在均勻性佳地形成如柱狀結晶 之類之構造的膜時，則較適於灑鍍法等使用經電漿化之金 屬原料的成膜法。此外，關於柱狀結晶的密度，在該等文 獻中並未加以記述。 另一方面，關於利用Μ O C V D法以外的方法形成緩衝 層膜的技術亦已有幾個報告。例如，在日本專利特公平5 _ 8 6 6 4 6號公報中已記載一種使利用μ Ο C V D使相同組成的 結晶成長在以高頻濺鍍法所形成的緩衝層膜上的技術。然 而’在日本專利第3440873號公報及日本專利第3700492 號公報中已記載僅以該日本專利特公平5 _ 8 6 6 4 6號公報記 載的技術，並無法獲得穩定且良好的結晶。爲了獲得穩定 -6- 200814369 且良好的結晶，在日本專利第3440873號公報中係記載在 緩衝層成長後在由氨與氫構成的混合氣體中進行退火是非 常重要的，而在日本專利第3700492號公報中則係記載藉 由DC灑鍍以400°C以上的溫度下形成緩衝層膜是非常重 要的。 然而，在上述專利公報中並未記載將何種結晶性的層 膜形成在基板上爲佳。實際上，根據我等精心實驗結果發 現，僅以上述專利公報所記載的條件，並無法獲得穩定且 良好結晶的III族氮化物化合物半導體結晶。 此外，關於基板，係於日本專利第3440873號公報及 日本專利第3700492號公報中記載列舉如藍寶石、矽、碳 化矽、氧化鋅、磷化鎵、砷化鎵、氧化鎂、氧化錳及III 族氮化物系化合物半導體結晶等，其中以藍寶石的a面基 板最爲適合。 【發明內容】 本發明之目的係在形成III族氮化物化合物半導體層 時，使用構造受到控制的緩衝層，而獲得穩定且良好結晶 的ϊ π族氮化物化合物半導體層。 本發明之其他目的在提供上述構造受到控制的緩衝衝 的有效製造方法。 本發明係提供下述發明。 (1)一種III族氮化物化合物半導體層積構造體，其特 徵爲：在基板上具備由III族氮化物化合物半導體構成的 200814369 第一層、及與該第一層相接之由ΠΙ族氮化物化合物半導 體構成的第二層，該第一層係含有結晶界面清楚的柱狀結 晶，其密度爲lxl〇3個/μιη2〜lxio5個/μπι2。 (2) 如上述（1)之III族氮化物化合物半導體層積構造體 ，其中，第一層係覆蓋基板表面的至少9 0 %。 (3) 如上述（1)或（2)之III族氮化物化合物半導體層積 構造體，其中，結晶界面清楚的柱狀結晶的寬度爲lnm〜 5 Onm 〇 (4) 如上述（3)之III族氮化物化合物半導體層積構造體 ，其中，結晶界面清楚的柱狀結晶的寬度爲2nm〜30nm。 (5) 如上述（1)至（4)中任一者之III族氮化物化合物半 導體層積構造體，其中，第一層的厚度爲l〇nm〜500nm。 (6) 如上述（5)之III族氮化物化合物半導體層積構造體 ，其中，第一層的厚度爲20nm〜100nm。 (7) 如上述（1)至（6)中任一者之III族氮化物化合物半 導體層積構造體，其中，第一層爲含有A1的III族氮化物 化合物半導體。 (8) 如上述（7)之ΙΠ族氮化物化合物半導體層積構造體 ，其中，第一層由A1N構成。 (9) 如上述（1)至（8)中任一者之III族氮化物化合物半 導體層積構造體，其中，第二層爲AlGaN。 (10) 如上述（1)至（8)中任一者之III族氮化物化合物半 導體層積構造體，其中，第二層爲GaN。 (11) 如上述（1)至（10)中任一者之III族氮化物化合物 -8 - 200814369 半導體層積構造體，其中，形成第一層的ΙΠ族氮化物化 合物半導體與形成第二層的ΠΙ族氮化物化合物半導體爲 不同的材料。 (12) 如上述（11)之III族氮化物化合物半導體層積構造 體，其中，第一層爲Α1Ν，而且第二層爲GaN。 (13) 如上述（1)至（12)中任一者之III族氮化物化合物 半導體層積構造體，其中，基板係由選自由藍寶石、SiC 、矽、氧化鋅、氧化鎂、氧化錳、氧化鍩、氧化錳鋅鐵、 氧化鎂鋁、硼化锆、氧化鎵、氧化銦、氧化鋰鎵、氧化鋰 鋁 '氧化銨鎵、氧化鑭緦鋁鉬、氧化緦鈦、氧化鈦、鈴、 鎢及鉬所成群組的材料所構成。 (14) 一種III族氮化物化合物半導體層積構造體之製 造方法，其特徵爲：藉由電漿將ΠΙ族金屬原料與含氮元 素的氣體活性化且使其反應，藉此在基板上形成由III族 氮化物化合物半導體之柱狀結晶所構成的第一層的膜之後 ，再形成與該第一層相接之由ΙΠ ’族氮化物化合物半導體 構成的第二層的膜。 (15) 如上述（14)之III族氮化物化合物半導體層積構造 體之製造方法，其中，第一層的成膜法係由濺鍍、PLD、 PED及CVD所成群組之中所選出的一種。 (16) 如上述（15)之III族氮化物化合物半導體層積構造 體之製造方法，其中，第一層的成膜法爲濺鍍法。 (17) 如上述（16)之III族氮化物化合物半導體層積構造 體之製造方法，其中，第一層的成膜法爲一面使氮源在反 -9- 200814369 應器內流通一面進行的反應性濺鍍法。 (18) 如上述（17)之III族氮化物化合物半導體層積構造 體之製造方法，其中，第一層的成膜法係利用氨作爲氮源 的濺鍍法。 (19) 如上述（17)之III族氮化物化合物半導體層積構造 體之製造方法，其中，第一層的成膜法係利用氮氣作爲氮 源的灑鍍法。 (20) 如上述（16)至（19)中任一者之III族氮化物化合物 半導體層積構造體之製造方法，其中，第一層的成膜法係 RF濺鍍法。 (2 1)如上述（20)之III族氮化物化合物半導體層積構造 體之製造方法，其中，第一層的成膜法係一面使陰極的磁 鐵的位置移動一面進行的RF濺鍍法。 (22) 如上述（16)至（21)中任一者之III族氮化物化合物 半導體層積構造體之製造方法，其中，在形成第一層之膜 時的基板溫度爲400°C〜800°C。 (23) 如上述（14)至（22)中任一者之III族氮化物化合物 半導體層積構造體之製造方法，其中，第二層的成膜法係 MOCVD 法。 (24) 如上述（14)至（22)中任一者之III族氮化物化合物 半導體層積構造體之製造方法，其中，第二層的成膜法係 反應性濺鍍法。 (25) 如上述（14)至（24)中任一者之III族氮化物化合物 半導體層積構造體之製造方法，其中，在形成第二層之膜 -10- 200814369 時的基板溫度爲9〇0°C以上。 (26) —種III族氮化物化合物半導體發光元件，係由 如上述（1)至（13)中任一者之III族氮化物化合物半導體層 積構造體所構成。 (27) —種燈，係由如上述（26)之III族氮化物化合物半 導體發光元件所構成。 本發明之ΠΙ族氮化物化合物半導體層積構造體由於 具備由結晶性良好的III族氮化物化合物半導體構成的表 層，因此使用其所製造之LED等III族氮化物化合物半導 體元件係具有良好特性。此外，本發明之III族氮化物化 合物半導體層積構造體之製造方法係利用藉由電漿而將原 料予以活性化的方法來形成第一層，因此可在短時間內獲 得均一性良好的結晶膜，而使生產性獲得改良。 【實施方式】 本發明之III族氮化物化合物半導體層積構造體係在 使ΠΙ族氮化物化合物半導體結晶磊晶成長在基板上時， 在基板上使用含有結晶界面清楚的柱狀結晶的層作爲第一 層。柱狀結晶的清楚界面係具有供發生在其正上方予以製 膜之第二層之用的種晶的作用，可以適當密度發生種晶。 在所發生的種晶逐漸朝橫向成長的過程中，差排（ dislocation)會受到環形化而減少，可形成低差排且良好 結晶性的層。 -11 - 200814369 在柱狀結晶的界面係考慮到產生段差作爲活性位，而 發生種晶，亦考慮到在界面部分產生微小間隙作爲活性位 ，而發生種晶。關於以何種機構產生種晶並未詳細特定。 在本發明中所謂結晶界面清楚的柱狀結晶係指當由平 面方向觀看時，形成以六角形爲基調的剖面形狀，而具有 清楚結晶界面的結晶粒。可利用該結晶粒塡埋層的全部， 亦可零散地在未具有清楚結晶界面的層中看到。 第3圖係由平面方向觀看以本發明實施例1所製作之 III族氮化物化合物半導體層積構造體之第一層的TEM照 片。第4圖係以模式表示第3圖的圖。可知具有以六角形 爲基調的剖面形狀且由清楚的結晶界面所包圍的結晶粒散 佈在未具有清楚結晶界面的結晶層中。大小若以直徑來說 爲5nm至10nm左右，其密度在以1 μιη包圍的正方形中有 5 000個左右（照片係85nmxl20nm的範圍，在其中可看到 47個結晶界面清楚的柱狀結晶）。 在本說明書所揭示的技術中，結晶界面清楚的柱狀結 晶較佳密度在以Ιμιη包圍的正方形中有1〇〇〇個至1 00000 左右。若爲該密度以上的密度，會形成含有過多結晶界面 ，而相當於結晶性較低。結果，未提升第二層的結晶性。 此外，即使爲該密度以下的密度，由於結晶界.面過少，亦 未提升第二層的結晶性。更佳爲1 500個至500 00個，尤 佳爲2000個至1 0000個。 例如，第7圖係由平面方向觀看以本發明之比較例1 所製作之ΙΠ族氮化物化合物半導體層積構造體之第一層 -12- 200814369 的TEM照片，第8圖係以模式表示第7圖的圖。如 圖之ΤΕΜ照片所示，當將僅含有在Ιμηι2中具有500 右之清楚界面的柱狀結晶之類的Α1Ν結晶層作爲第一 用時，無法獲得良好結晶性的第二層。在較不好的情 ，第二層無法形成反射鏡的表面，而呈白濁。在由如 示之III族氮化物化合物半導體層積構造體所製成的 中，層積在其上的η型層、發光層及ρ型層的結晶性 差，而會發生電流漏洩，使ESD耐性或老化（aging 性較差。 如上所述，第一層所含有的柱狀結晶是否爲具有 界面的柱狀結晶可由平面TEM照片加以判斷。此外 密度亦可由平面TEM照片進行測定。 其中，所S胃柱狀結晶係指形成柱狀作爲縱剖面形 的結晶，但是否形成柱狀可由剖面TEM照片加以判 第5圖係以本發明實施例1所製成之ΙΠ族氮化物化 半導體層積構造體之與第3圖大致相同位置之剖面的 照片，第6圖係以模式表示第5圖的圖。第一層係藉 第6圖中以實線表示的界面予以劃分，位於界面與界 間的各個結晶塊係呈六角形柱的形狀。 所謂含有多數結晶界面清楚之柱狀結晶的結晶層 使晶格面相對於基板面相一致的結晶集合體。若爲晶 相對於基板面分別稍微傾斜的結晶集合體，由於可連 連接結晶彼此，因此形成結晶界面不清楚的集合體。 如上所示之結晶性的特性係反映在X線測定的結 第7 個左 層使 形下 上所 LED 亦較 )特 清楚 ，其 形狀 斷。 合物 TEM 由在 面之 係指 格面 續性 果0 -13- 200814369 當以一^般的2結晶X射線回擺曲線（X-ray Rocking Curve )測定與基板平fT的（ 0002)面的晶格常數（lattice constant)時，半値寬度（half-value width)小即相當於 在含有多數在本發明中所規定之結晶界面清楚的柱狀結晶 的集合體。因此，第一層的（0002 )面的X射線回擺曲線 測定的半値寬度以〇 · 5度以下爲佳。以0.1度以下爲更佳 〇 於本發明中，爲了使第二層形成良好的結晶性，必須 適當控制柱狀結晶各個結晶晶粒的寬度。具體而言，各柱 狀結晶的寬度以O.lnm至100nm之間的値爲佳。以lnm 至70nm之間的値爲更佳。此外，由於柱狀結晶的結晶界 面的密度非常重要，因此柱狀結晶的大小以在某一定範圍 內爲佳，俾使結晶界面密度在適當範圍內。例如，各柱狀 結晶的寬度以lnm至50nm之間的値爲佳。以2nm至 3 0nm之間的値爲更佳，以3nm至20nm之間的値尤佳。 各柱狀結晶的寬度係可藉由上述平面TEM照片而輕 易予以測定。亦即，於第4圖中，各柱狀結晶的直徑爲各 柱狀結晶的寬度。例如，柱狀結晶A的寬度爲a，柱狀結 晶B的寬度爲b。由第3圖可知，各柱狀結晶的寬度係具 有某程度的分布，而非爲可精密予以規定。因此，即使各 柱狀結晶的寬度偏離上述範圍的結晶在數％左右，亦不會 對本發明之效果造成影響。以90 %以上在上述範圍內爲佳 〇 此外，第一層的層厚以10nm至500nm爲佳。若比該 -14- 200814369 範圍薄時，無法充分達成作爲緩衝層的功能，若比該範圍 厚時，在功能上並未改變，因而僅徒然地延長處理時間而 已。層厚以20nm至lOOnm爲更佳。第一層的層厚係可藉 由上述剖面TEM照片而輕易予以測定。 由如上所示之柱狀結晶構成的第一層（緩衝層）係以 無間隙地覆蓋基板上爲佳。當第一層未覆蓋基板，而露出 基板表面一部分時，形成在第一層上的第二層膜與直接形 成在基板上的第二層膜的晶格常數會不同，因此不會形成 均勻的結晶。結果會產生小丘（hillock )或凹坑（pit )。 因此，第一層係必須覆蓋基板表面的至少60%。以覆 室80%以上爲佳’以覆盖90%以上爲最佳。 第一層覆蓋基板的比率係可由上述剖面TEM照片予 以測定。尤其，當第一層與第二層的材料不同時，亦可使 用EDS等而以與基板面平行的方式掃描基板與層的層面， 藉此估計未形成第一層之區域的比例。此外，亦可藉由準 備僅形成第一層膜的試料，藉由A FM等手法來測定基板 所露出的面積。在本發明中，係由上述剖面TEM照片予 以測定。 以構成第一層的材料而言，若爲以一般式AlGalnN表 示之ΙΠ族氮化物化合物半導體，則亦可使用任何材料。 此外，以V族而言，亦可含有As或P。但是，其中以含 有A1的組成爲佳。此外，以形成GaAlN爲更佳，A1的組 成爲50%以上較爲適合。此外，由於爲A1N，因而可有效 地形成柱狀結晶集合體，故更爲適合。 -15- 200814369 以第一層的製膜方法而言，可毫無問題地利用一般眾 所週知的方法來作爲III族氮化物化合物半導體的結晶成 長方法。在一般使用的結晶成長方法中，係有MOCVD法 、MBE法、灑鍍法及HVPE法等。 尤其由於藉由電漿將III族金屬原料與含氮元素的氣 體活性化且使其反應而進行成膜的方法較容易產生結晶界 面清楚的柱狀結晶，故較爲理想。 以將ΠΙ族金屬原料電漿化的成膜法而言，已知有濺 鍍、PLD、PED及CVD等。以使電漿發生的方法而言，係 有以特定的真空度施加高電壓而產生放電的濺鍍法、照射 高能量密度的雷射而使其發生的PLD法及藉由照射電子線 而使其發生的PED法，其中以濺鍍法最爲簡便，容易以適 當密度產生結晶界面清楚的柱狀結晶，而且亦適於量產， 因此爲較爲適合的方法。在DC濺鍍法中，由於有可能導 致靶材表面的電荷增大（charge up)，而使成膜速度不穩 定，因此以脈衝DC或RF濺鍍法爲佳。 在濺鍍法中，藉由將電漿圍在磁場內，以提升效率爲 一般較爲實用的方法，以避免電荷增大的方法而言，則以 在靶材內使磁鐵的位置移動爲佳。具體的運動方法係可藉 由裝置進行選擇，而可使其擺動或使其進行旋轉運動。藉 由如上所示的操作，可以適當密度形成具有結晶界面清楚 之柱狀結晶的第一層膜。 在本發明人等的實驗中可知成膜時的基板溫度係以 300至800 °C爲佳。若爲該範圍以下的溫度，有時第一層 200814369 無法覆蓋基板整面，而使基板面露出。若爲該範圍以上的 溫度，金屬原料的遷移（migration)會變得較爲活躍，而 難以形成結晶界面清楚的柱狀結晶，因而不適於作爲第一 層。以400至800°C爲更佳。 當使用濺鍍法形成第一層膜時，關於重要的參數，除 了基板溫度以外，另外有爐內壓力與氮氣分壓。爐內壓力 爲0.3 Pa以上爲佳。若爲〇.3Pa以下的壓力，則氮的存在 量較少，經濺鍍的金屬未形成氮化物而予以附著。壓力上 限並未特別限定，但必須爲可發生電漿程度的低壓，自不 待言。關於相對於氮與氬之流量的氮流量的比，係以氮爲 2 0%以上、90%以下爲佳。若爲該範圍以下的流量比，濺 鍍金屬會直接以金屬的狀態附著，若爲該範圍以上的流量 比，則氬的量較少，而使濺鍍速度降低。以2 5 %以上、 70%以下爲特佳。 藉由適用該等條件，可形成以較佳密度含有結晶界面 清楚之柱狀結晶的第一^層膜。 成膜速度以O.Olnm/秒至i〇nm/秒爲佳。若爲該範圍 以上的速度’膜未形成結晶體，而形成非晶質。若爲該範 圍以下的成膜速度，膜未形成層而成長爲島狀，而無法覆 蓋基板表面。 使用將III族金屬原料電漿化的成膜法，而欲形成混 晶膜作爲第一層時，有自最初將作爲靶材的金屬形成爲金 屬材料的混合物（亦可未形成合金）的方法，亦可採取準 備由不同材料構成的2個靶材而同時進行濺鍍的方法。一 -17- 200814369 般而言，若欲形成既定組成的膜，即使用混合材料的靶材 ，若欲形成組成不同之幾種種類的膜，則將複數個靶材設 置在腔室內。 以本技術中所使用的氮原料而言，可毫無問題地使用 一般所知的化合物，尤其氨與氮的處理較爲簡單，且可較 爲廉價取得，故較爲理想。氨的分解效率佳，而且可以較 高的成長速度成膜，但是反應性或毒性高，且必須設置除 害設備或氣體偵測器，或者必須將反應裝置所使用構件的 材料形成爲在化學上安定性較高者等等，較爲費事。相反 地，當使用氮作爲原料時，裝置簡便即可，但是並無法獲 得較高的反應速度。在藉由電場或熱等分解氮之後再導入 裝置的方法中，雖對氨不好，但是可獲得可利用程度的成 膜速度，若考慮兼顧裝置成本，即爲最適合的氮源。 構成第二層的材料並不需要與第一層相同。 在本發明人等的實驗結果中，以第二層的材料而言， 係以含有Ga的III族氮化物爲佳。雖然必須以未直接接續 作爲結晶界面清楚之柱狀結晶集合體的第一層的結晶性的 方式，藉由遷移而使差排（d i s 1 〇 c a t i ο η )環形化，但所謂 易於產生差排環形化的材料係含Ga的氮化物。以AlGaN 尤佳，GaN亦適合。 關於第二層的厚度雖無特別限制，但是一般以0.5 μιη 至20 μιη的範圍爲佳。若爲0.5 μιη以下，會有上述差排環 形化不充分的情形，即使爲20μιη以上，亦不會改變功能 ，而僅徒然延長處理時間而已。以1 μιη至1 5 μιη爲佳。 -18- 200814369 第二層亦可視需要而形成爲已摻雜摻雜物的構造，亦 可形成爲未摻雜的構造。當使用導電性基板時，最好係摻 雜第二層而使電流以縱向流通於層構造，藉此形成爲對晶 片雙面附加電極的構造。當使用絕緣性基板時，則係採用 在晶片的相同面形成有電極之晶片構造，因此基板正上方 的層係以形成未摻雜之結晶者的結晶性較爲良好。 層積第二層的方法並未特別限定。若爲可產生如上所 述之差排環形化的結晶成長手法，即毫無問題。尤其 MOCVD 法、MBE法及VPE法一般係可產生如上所示的遷 移，因此可形成良好結晶性的膜，故較爲適合。其中，由 於MOCVD法可獲得結晶性最爲良好的膜，故較爲理想。 此外，亦可使用濺鍍法來形成第二層膜。若爲濺鍍法 時，與MOCVD法或MBE法相比較，可較爲簡單製作裝 置。 在第一層成膜後，第二層成膜前的退火並不特別需要 〇 但是，當利用MOCVD、MB E及VPE等氣相化學成膜 方法來實施第二層之成膜時，一般而言，係未伴隨成膜而 經由升溫過程與溫度穩定化過程。在該等過程中，由於大 部分會流通V族的原料氣體，因此以結果而言，係有可能 產生退火的效果。但是，此爲一般週知的技術，並非特別 爲利用退火的效果者。 此外’此時所流通的載氣（carrier gas)係可毫無問 題地使用一般使用者。亦即，亦可使用在MOCVD法等氣 -19- 200814369 相化學成膜方法中所廣爲使用的氫或氮。但是，在化學上 較爲活性的氫中進行升溫係有損及結晶性或結晶表面之平 坦性之虞，不要長時間進行較好。 形成第二層膜時的基板溫度係以800 °C以上爲佳。其 係基於當基板溫度較高時，容易產生原子遷移，而容易進 行差排環形化之故。以900°C以上爲更佳，以100(TC以上 爲特佳。 成膜係必須爲比結晶分解溫度更爲低溫，自不待言， 1 2 00 °C以上的溫度並不適合作爲第二層的成長溫度。 以可用於本發明的基板而言，一般而言若爲可形成 11Ϊ族Μ化物化合物半導體結晶之膜的基板，則任何材料 均可使用。例如藍寶石、Sic、矽、氧化鋅、氧化鎂、氧 化錳、氧化鍩、氧化錳鋅鐵、氧化鎂鋁、硼化鉻、氧化鎵 、氧化銦、氧化鋰鎵、氧化鋰鋁、氧化鈸鎵、氧化鑭緦鋁 鉅、氧化緦鈦、氧化鈦、給、鎢及鉬等。 當在第一層未使用氨、第二層使用氨的手法進行成膜 時，即使對於已知因以高溫接觸氨而引起化學改質的氧化 物基板或金屬基板等，由於第一層具有作爲塗覆層的作用 而具有防止化學改質的效果，亦可作爲有效的成膜方法而 加以利用。 基板係以進行濕式的前處理爲佳。例如對於矽基板係 進行廣爲人知的RCA洗淨方法等，而使表面產生氫終端 ，藉此形成穩定的製程。 另一方面，在導入反應器之中後，可使用濺鍍等方法 -20 - 200814369 來進行前處理。具體而言，可藉由曝曬在Air或N2的電漿 中，來整理表面。例如使Ar氣體或N2氣體等電漿作用在 基板表面，藉此可將附著在表面的有機物或氧化物去除。 此時係對基板與腔室間施加電壓，藉此使電漿粒子有效地 作用在基板。 在第二層之上係可層積具功能性的半導體層積構造， 而形成各種半導體元件。
例如，當形成供發光元件用的層積構造時，係有已摻 雜Si、Ge及Sn等η型摻雜物的η型導電性層、或已摻雜 鎂等Ρ型摻雜物的Ρ型導電性層。以材料而言，亦在發光 層等廣泛使用InGaN，在包覆層（clad layer )等係使用 AlGaN。 以裝置（device )而言，除了發光元件以外，係可用 在雷射元件及受光元件等光電轉換元件、或HBT及HEMT 等電子裝置等。該等半導體元件已知多數各種構造者，層 積在本發明之III族氮化物化合物半導體層積構造體之第 二層之上的元件構造係包含該等周知的元件搆造，而無任 何限制。 尤其爲發光元件時，可將以本技術所製造的元件作爲 封裝體而作爲燈加以使用。此外，已知一種藉由與螢光體 相組合，以改變發光色的技術，而可毫無問題地利用該技 術。例如，藉由適當選擇螢光體，可獲得比發光元件長波 長的發光，亦可藉由將藉由發光元件本身的發光波長與藉 由螢光體予以轉換的波長加以混合，而形成白色的封裝體 -21 - 200814369 (實施例） 以下根據實施例具體說明本發明。但是，本發明並非 僅限定於該等實施例。 (實施例1 ) 在本實施例中，在c面藍寶石基板上，使用RF濺鍍 法形成含有由A1N構成之結晶界面清楚的柱狀結晶的層作 爲第一層，且在該第一層之上使用MOCVD法形成由GaN 構成的層作爲第二層。 首先，將僅將單面以可用在磊晶成長的程度予以鏡面 硏磨的c面藍寶石基板，在未特別進行濕式前處理的情形 下導入濺鍍機之中。所使用的濺鍍機係具有高頻式電源， 而且具有可在靶材內使磁鐵位置移動的機構。 首先，在濺鍍裝置內將基板加熱至 7 5 0 °C ，且以 15sccm的流量導入氮氣之後，將腔室內的壓力保持在 0.08Pa，且在基板側施加50W的高頻偏壓，而曝曬在氮電 漿，藉此洗淨基板表面。 接著，在導入氬及氮氣之後，使基板溫度降低至500 °C。在將2000W的高頻偏壓施加在金屬A1靶材側，將爐 內保持在〇.5Pa，且使15sccm的Ar氣流通，使5sccm的 氮氣流通的條件（氮對整體氣體的比爲25% )下，在藍寶 石基板上形成A1N膜。成長速度爲〇.12nm/s。 -22- 200814369 無論在基板洗淨時或在成膜時，靶材內的磁鐵均會擺 動。 在形成50nm的A1N膜之後，停止放電漿，而使基板 溫度降低。 接著，將由濺鍍機取出的基板導入MOCVD爐。
在導入後，含有GaN層之試料的製作係使用MOCVD 法而以下列步驟進行。首先，將藍寶石基板導入反應爐之 中。藍寶石基板係在經氮氣置換的手套箱（glove box )之 中，載置於加熱用之碳製承座（susceptor)上。 在流通氮氣之後，使加熱器運轉而使基板溫度升溫至 1 1501：。在確認以1 150 °C使溫度穩定之後，打開氨配管的 閥（valve )，而對爐內開始流通氨。接著將含有三甲基鎵 (TMGa )之蒸氣的氫供給至反應爐內，而開始使構成第 二層的III族氮化物化合物半導體附著在藍寶石基板上的 步驟。氨量係以使V族元素/III族元素比爲6000的方式 進行調節。經過約1小時，在進行上述GaN層的成長之後 ，切換TMGa配管的閥，而結束將原料供給至反應爐而使 成長停止。在結束GaN層的成長之後，停止對加熱器通電 ，而將基板溫度降溫至室溫。 藉由以上步驟，製作在藍寶石基板上形成具有結晶界 面清楚之柱狀結晶構造的A1N的第一層，而且在其上以無 摻雜形成2μιη膜厚的GaN層的本發明之in族氮化物化合 物半導體層積構造體。所取出的基板係呈無色透明的反射 鏡狀。 -23- 200814369 接著，進行以上述方法進行成長後之無摻雜GaN層的 4結晶X射線回擺曲線（X-ray Rocking Curve，XRC)測 定。該測定結果，以本發明之方法所製作的無摻雜GaN層 係顯示在（0002 )面的測定爲半値寬度50arcsec，在（ 1 0 -1 0 )面則顯不半値寬度2 5 0 a r c s e c。 此外，利用穿透型電子顯微鏡（TEM )觀察所得層積 構造體的剖面。第5圖係其TEM照片，第6圖係以模式 表示第5圖的圖。由該等圖可知，在由藍寶石基板與由氮 化鎵構成的第二層之間，係觀察到在與基板面大致垂直的 方向具有多數結晶界面且由A1N膜構成的第一層。膜厚爲 5 Onm左右。該層被認爲係含有縱長柱狀結晶的層。此外 ，第一層係覆蓋基板整面。 再者，在以濺鍍形成第一層膜時，製作在相同腔室內 同時僅形成第一層膜的試料。利用穿透型電子顯微鏡（ TEM)觀察所得試料的A1N層的平面。第3圖係其TEM 照片，第4圖係以模式表示第3圖的圖。由該等圖可知， 第一層係以5x1 03個/μιη2左右的密度含有結晶界面清楚之 大小5nm至1 〇nm左右的六角柱狀結晶。 以該相同試料來測定第一層之2結晶X射線回擺曲線 之後，在（0002 )面的測定中係顯示半値寬度0.07度。 (實施例2) 在本實施例中，係就使用本發明之ΠΙ族氮化物化合 物半導體層積構造體之III族氮化物化合物半導體發光元 -24- 200814369 件的製造加以說明。在本實施例中，係在使用與實施例1 相同的條件跨及6μιη所製造的無摻雜GaN結晶（第二層 )上，形成以Si爲摻雜物之η型接觸層膜等，最後製作 成具有第1圖所示半導體發光元件用之磊晶層構造的磊晶 晶圓。亦即，磊晶晶圓係具有以下構造：在具有c面的藍 寶石基板9上，在包含藉由與實施例1記載者相同的成長 方法而形成的結晶界面清楚的柱狀結晶的構造的厚度 5 0nm的A1N層8(第一層）之上由基板側依序層積：厚 度6μιη的無摻雜GaN層7(第二層）、具有lxl〇19cnr3之 電子濃度的厚度2 μιη的Si摻雜GaN層6、具有Ιχΐ 〇18 cnT3之電子濃度的厚度200A之Ino.iGao.9N包覆層5、始 於GaN障壁層終於GaN障壁層之由層厚爲160A之6層 GaN障壁層3及層厚爲30A之5層無摻雜的InQ.2GaQ.8N 井層4構成的多重量子井（multiple quantum well layer) 構造20、摻雜厚度5〇A之Mg的Al0.rGa0.9N包覆層2、以 及膜厚 〇.2μπι 的 Mg 摻雜 AU.o2Gao.98N 層 1。 在具有上述半導體發光元件構造之磊晶層的晶圓製作 中，關於Si摻雜GaN層6以後的層積，亦使用在實施例 1中所使用者相同的MOCVD裝置，而與實施例1中之第 二層成膜相同地進行。 藉由以上步驟，製作具有半導體發光元件用之磊晶層 構造的慕晶晶圓。在此’ Mg㊄雜Al〇.()2Ga〇.98N層即使不 進行用以將P型載子活性化的退火處理，亦顯示P型。 接著，使用在上述之藍寶石基板上層積磊晶層之磊晶 -25- 200814369 晶圓來製作屬於半導體發光元件之一種的發光二極體。第 2圖係顯示以本實施例所製作之發光二極體之電極構造的 俯視圖。圖中，10係η側電極，1 1係用以形成n側電極 之Si摻雜GaN層6的露出面，12係ρ電極接合墊（ bonding pad )，以及1 3係透光性ρ電極。 關於所製作的晶圓，藉由周知的微影技術，在Mg摻 雜Al〇.()2Ga().98N層的表面上形成由ITO構成的透光性ρ電 極13、以及具有在其上由ρ電極13之表面側依序層積Cr 、Ti及Au之構造的ρ電極接合墊12，而形成ρ側電極。 此外，之後對晶圓進行乾式蝕刻，而使Si摻雜GaN層之 形成η側電極的部分1 1露出，且在所露出的部分製作由 半導體側依序由Cr、Ti及Au之3層構成的η側電極10 。藉由該等作業，製作在晶圓上具有第2圖所示之形狀的 電極。 關於如上所示而形成有ρ側及η側電極的晶圓，係將 藍寶石基板的背面進行硏削及硏磨而形成反射鏡狀的面。 之後，將該晶圓切斷成3 5 0μιη見方之正方形晶片，且使電 極在上的方式，載置於引線架上，利用金線連結在引線架 而形成發光二極體。將順向電流流至如上所述所製成之發 光二極體的Ρ側及η側的電極間之後，電流20mA中的順 向電壓爲3.0V。此外，透過P側的透光性電極觀察發光的 結果，發光波長爲47Onm ’發光輸出若電流爲20mA則顯 示15mW。關於由所製作之晶圓的大致整面所製成的發光 二極體，如上所示之發光二極體的特性係可均勻獲得。 -26- 200814369 (比較例1 ) 在本比較例中，係在a面藍寶石基板上使用DC濺鍍 法而形成A1N層作爲第一層，且在其上使用MOCVD法形 成GaN層作爲第二層。濺鍍時的基板溫度爲500 °C。膜厚 等係與實施例1相同。 如此一來’藉由MOCVD法成長GaN層之後，由反應 裝置中取出的晶圓表面係呈白濁，且在表面有多數凹坑（
pit )。 將利用與實施例1相同的方法觀察該製程中的第一層 的結果顯示於第7圖。第8圖係以模式表示第7圖的圖。 由該等圖可知，利用DC濺鍍所成膜之由A1N構成的第一 層之結晶界面清楚的柱狀結晶的密度爲5x1 02個/μιη2左右 ’並未以本發明所規定的密度含有結晶界面清楚的柱狀結 晶。 以該相同試料測定第一層之2結晶X射線回擺曲線之 後，在（0002 )面的測定中係顯示半値寬度〇.7度。 (實施例3 ) 在本實施例中，係在藍寶石c面基板上使用旋轉陰極 式RF濺鍍法形成含有由Α1Ν構成之結晶界面清楚的柱狀 結晶的層作爲第一層，且在其上使用MOCVD法形成GaN 層作爲第二層，且在其上形成與實施例2相同的LED用 磊晶層膜。濺鍍時的基板溫度爲7 0 0 °C，其他條件係與實 施例2相同。 -27- 200814369 如此一來，在藉由MOCVD法成長LED用磊晶層之後 ，由反應裝置中取出的晶圓表面爲鏡面。 利用與實施例1相同的方法觀察第一層的結果，利用 RF濺鍍予以成膜之由A1N構成的第一層係含有各結晶寬 度爲5至1 Onm左右，密度爲5x1 03個/μηι2左右之結晶界 面清楚的柱狀結晶。 將如上所述所製成的晶圓與實施例2相同地形成發光 二極體晶片。當順向電流流至電極間之後，電流20mA中 的順向電壓爲3 . 1 V。此外，透過p側透光性電極來觀察發 光的結果’發光波長爲4 6 0 n m ’發光輸出在電流2 0 m A下 顯示1 3 mW。關於由所製作之晶圓的大致整面所製成的發 光二極體，如上所示之發光二極體的特性係可均勻獲得。 (實施例4)
在本實施例中，係在Si ( 1 1 1 )基板上使用旋轉陰極 式RF濺鍍法形成含有由AlGaN構成之結晶界面清楚的柱 狀結晶的層作爲第一層，且在其上使用MOCVD法形成已 摻雜Si之AlGaN層作爲第二層，且在其上形成與實施例 2相同的LED用磊晶層膜。第一層的A1組成爲70%，第 二層的A1組成爲1 5 %。濺鍍時的基板溫度爲5 0 (TC。其他 條件與實施例2相同。 如此一來，在藉由MOCVD法成長LED用磊晶層之後 ’由反應裝置中取出的晶圓表面爲鏡面。 利用與實施例1相同的方法觀察第一層。利用RF濺 -28- 200814369 鍍予以成膜之AlGaN層係含有各結晶寬度爲20nm左右， 密度爲2xl03個/ μιη左右之結晶界面清楚的柱狀結晶。 將如上所述所製成的晶圓與實施例2相同地形成發光 一極體晶片。這次係將電極設置在層積構造側與基板側的 上下。當順向電流流至電極間之後，電流20mA中的順向 電壓爲2.9V。此外，透過p側透光性電極來觀察發光的結 果，發光波長爲460nm，發光輸出在電流20mA下顯示 1 OmW。關於由所製作之晶圓的大致整面所製成的發光二 極體，如上所示之發光二極體的特性係可均勻獲得。 (實施例5)
在本實施例中，係在ZnO ( 000 1 )基板上使用利用 C02雷射激發靶材的PLD法形成含有由GaN構成之結晶 界面清楚的柱狀結晶的層作爲第一層，且在其上使用 MOCVD法形成已摻雜Ge之AlGaN層作爲第二層，且在 其上形成與實施例2相同的LED用磊晶層膜。第二層的 A1組成爲10%。第一層成膜時的基板溫度爲75 0 °C。此外 ，這次由於嘗試製作52 5nm附近的綠色LED，因而增加發 光層成膜時的In原料流量。 如此一來，在藉由MOCVD法成長LED用磊晶層之後 ，由反應裝置中取出的晶圓表面爲鏡面。 利用與實施例1相同的方法觀察第一層。利用PLD法 予以成膜的GaN層係含有各結晶寬度爲5nm左右，密度 爲5x1 03個/μιη2左右之結晶界面清楚的柱狀結晶。 -29- 200814369 將如上所述所製成的晶圓與實施例2相同地形成發光 二極體晶片。與實施例4相同地，將電極設置在層積構造 側與基板側的上下。當順向電流流至電極間之後，電流 2 0mA中的順向電壓爲3.3V。此外，透過p側透光性電極 來觀察發光的結果，發光波長爲52 5nm，發光輸出在電流 20mA下顯示10mW。關於由所製作之晶圓的大致整面所 製成的發光二極體，如上所示之發光二極體的特性係可均 与獲得。 (實施例6) 在本實施例中，係就使用本發明之III族氮化物化合 物半導體層積構造體之ΙΠ族氮化物化合物半導體發光元 件的製造方法加以說明。在本實施例中，係在使用與實施 例1相同的條件跨及6μιη所製造的無摻雜GaN結晶（第 二層）上，形成以Ge爲摻雜物之η型接觸層膜等，最後 製作具有第1圖所示半導體發光元件用之磊晶層構造的磊 晶晶圓。亦即’嘉晶晶圓係具有以下構造：在具有c面的 藍寶石基板9上，在具有藉由與實施例1記載者相同的成 長方法所形成的柱狀結晶的構造的厚度5 Onm的Α1Ν層8 (第一層）之上由基板側依序層積：6 μπι的無摻雜GaN層 7(第二層）、具有lxl019cm·3之電子濃度的2μιη的Ge 摻雜GaN層6、具有lxl018cnT3之電子濃度的厚度200A 之InuGaojN包覆層5、始於GaN障壁層終於GaN障壁 層之由層厚爲16 0人之6層GaN障壁層3及層厚爲30A之 -30- 20 200814369 丨厚 ，電 11 係 [作 ‘形 :用 :相 丨同 :用 9 δΝ ΐ示 ί嘉 L ° ^雜 13 i的 ]進 5層無摻雜的InG.2 Ga〇· 8N井層4構成的多重量子井構造 、慘雜5〇A之Mg的 Alo iGnpN包覆層2、以及膜 0·2μιη 的 Mg 摻雜 Al〇.〇2Ga〇.98N 層 1。 此外，將在本實施例中所製成之半導體發光元件之 極構造的俯視圖顯示於第2圖。圖中，1 〇係n側電極， 係用以形成η側電極之Ge摻雜GaN層6的露出面，12 P電極接合墊，以及1 3係透光性p電極。
具有上述半導體發光元件構造的磊晶層之晶圓的製 係使用MOCVD法而以下列步驟進行。在藍寶石基板上 成具有柱狀結晶構造之A1N層（第一層）8爲止，係使 與實施例1相同的步驟。 之後之層積構造的層積亦使用與實施例1所使用者 同的MOCVD裝置，而與實施例1中之第二層的成膜相 地進行。 藉由如以上所示的步驟，製作具有半導體發光元件 之磊晶層構造的磊晶晶圓。在此，Mg摻雜 AU.G2Ga0. 層即使不進行用以將p型載子活性化的退火處理，亦羅 P型。 接著，使用在上述藍寶石基板上層積磊晶層構造的 晶晶圓來製作屬於半導體發光元件之一種的發光二極懂 關於所製作的晶圓，藉由周知的微影技術，在Mg接 Al〇.()2Ga().98N層的表面上形成由ITO構成的透明P電極 、以及具有在其上由表面側依序層積鈦、鋁及金之構遼 P電極接合墊12，而形成p側電極。此外，之後對晶圍 -31 - 200814369 行乾式蝕刻，而使Ge摻雜GaN層之形成η側電極的部分 1 1露出，且在所露出的部分製作由Ni、A1、Ti及Au之4 層構成的ϋ側電極1 〇。藉由該等作業’製作在晶圓上具有 如第2圖所示之形狀的電極。 關於如上所示而形成有Ρ側及η側電極的晶圓，係將 藍寶石基板的背面進行硏削及硏磨而形成反射鏡狀的面。 之後，將該晶圓切斷成3 5 0μιη見方之正方形晶片，且使電 極在上的方式，載置於引線架上，利用金線連結在引線架 而形成發光元件。將順向電流流至如上所述所製成之發光 二極體的Ρ側及η側的電極間之後，電流20mA中的順向 電壓爲3.0V。此外，透過p側的透光性電極觀察發光的結 果，發光波長爲470nm，發光輸出顯示15mW。關於由所 製作之晶圓的大致整面所製成的發光二極體，如上所示之 發光二極體的特性係可均勻獲得。
在本實施例中，係在c面藍寶石基板上使用RF濺鍍 法形成AlGaN層作爲第一層，且在其上使用MOCVD法形 成AlGaN層作爲第二層。濺鍍時的基板溫度爲300°C，其 他條件與實施例1相同。第一層與第二層的A1組成相同 ，A1 爲 20% 〇 如此一來，在藉由MOCVD法成長AlGaN層之後，由 反應裝置中取出的晶圓表面爲鏡面，但若利用光學顯微鏡 觀察之，其含有微細凹凸。 -32- 200814369 使用剖面TEM法來觀察該晶圓。利用RF濺鍍予以成 膜的AlGaN層雖爲柱狀結晶，但是在各處有未形成A1N 的部分，僅被覆基板約60%，而非爲連續膜。 將如上所述所製成的晶圓與實施例6相同地形成發光 二極體晶片。當順向電流流至電極間之後，電流20mA中 的順向電壓爲2 · 9 V。該値過低，顯示電流有漏洩。此外， 透過P側透光性電極來觀察發光的結果，發光波長爲 460nm，發光輸出僅顯示7mW。 (實施例8)
在本實施例中，係在ZnO ( 000 1 )基板上使用利用 C02雷射激發靶材的PLD法形成GaN之柱狀結晶集合體 作爲第一層，且在其上使用MOCVD法形成已摻雜Ge之 AlGaN層作爲第二層，且在其上形成與實施例6相同的 LED構造。第二層的A1組成爲10%。濺鍍時的基板溫度 爲750 °C。此外，這次由於嘗試製作525nm附近的綠色 LED，因而增加發光層的In原料流量。 如此一來，在藉由MOCVD法成長LED層積構造之後 ，由反應裝置中取出的晶圓表面爲鏡面。 使用剖面TEM法觀察該晶圓。利用PLD濺鍍予以成 膜的GaN層係由各結晶寬度爲5nm左右的柱狀結晶所構 成。此外，第一層係覆蓋基板整面。 將如上所述所製成的晶圓作成發光二極體晶片。與實 施例9相同地，將電極設置在層積構造側與基板側的上下 -33- 200814369 。當順向電流流至電極間之後，電流20mA中的順向電壓 爲3.3 V。此外，透過p側透光性電極來觀察發光的結果， 發光波長爲525nm，發光輸出顯示10mW。關於由所製作 之晶圓的大致整面所製成的發光二極體，如上所示之發光 二極體的特性係可均勻獲得。 (產業上利用可能性） 本發明之ΙΠ族氮化物化合物半導體層積構造體係具 有由具良好結晶性之III族氮化物化合物半導體結晶構成 的表面層。因此，藉由在該層積構造體之上形成使其更加 具有功能的III族氮化物化合物半導體結晶層，可製作出 具有優良特性之發光二極體、雷射二極體、或者電子裝置 等半導體元件。 【圖式簡單說明】
第1圖係顯示具有以本發明實施例2所製作之半導體 發光元件用之磊晶層構造的磊晶晶圓之剖面的模式圖。 第2圖係顯示以本發明實施例2所製作之半導體發光 元件之電極構造的俯視圖。 第3圖係以本發明實施例1所製作之III族氮化物化 合物半導體層積構造體之第一層的平面TEM照片。 第4圖係以模式表示第3圖的圖。 第5圖係以本發明實施例1所製作之ΙΠ族氮化物化 合物半導體層積構造體之剖面TEM照片。 -34- 200814369 第6圖係以模式表示第5圖的圖。 第7圖係以本發明之比較例所製作之ΠΙ族氮化物化 合物半導體層積構造體之第一層的平面TEM照片。 第8圖係以模式表示第7圖的圖。 【主要元件符號說明】 1 : Al〇.〇2Ga〇.9sN 層
2 : AluGauN包覆層 3 : GaN障壁層 4 ·· In0.2Gao.8N 井層 5 ·· In〇. i Ga〇.9N 包覆層 6 : GaN 層 7 : GaN 層 8 : A1N 層 9 :藍寶石基板 1 0 : η側電極 1 1 : GaN層6的露出面 1 2 : p電極接合墊 13 :透光性p電極 2 0 :多重量子井構造 35-

Claims (1)

  1. 200814369 十、申請專利範圍 1·一種ill族氮化物化合物半導體層積構造體，其特 徵爲：在基板上具備由III族氮化物化合物半導體構成的 第一層、及與該第一層相接之由III族氮化物化合物半導 體構成的第二層，該第一層係含有結晶界面清楚的柱狀結 晶，其密度爲IxlO3個/μπι2〜IxlO5個/μιη2。 2.如申請專利範圍第〗項之ΠΙ族氮化物化合物半導 體層積構造體，其中，第一層係覆蓋基板表面的至少90% 〇 3·如申請專利範圍第1項之in族氮化物化合物半導 體層積構造體，其中，結晶界面清楚的柱狀結晶的寬度爲 1 n m 〜5 0 n m 〇 4·如申請專利範圍第3項之III族氮化物化合物半導 體層積構造體’其中，結晶界面清楚的柱狀結晶的寬度爲 2nm 〜3 Onm 〇 5 ·如申請專利範圍第1項之in族氮化物化合物半導 體層積構造體’其中，第一層的厚度爲1〇ηιη〜5〇〇nm。 6 ·如申請專利範圍第5項之in族氮化物化合物半導 體層積構造體，其中，第一層的厚度爲2〇nm〜1 OOnm。 7 .如申請專利範圍第1項之ΠΙ族氮化物化合物半導 體層積構造體’其中，第一層爲含有Α1的III族氮化物化 合物半導體。 8 .如申請專利範圍第7項之ΠΙ族氮化物化合物半導 體層積構造體’其中，第一層由Α1Ν構成。 -36- 200814369 9. 如申請專利範圍第1項之III族氮化物化合物半導 體層積構造體，其中，第二層爲AlGaN。 10. 如申請專利範圍第1項之III族氮化物化合物半導 體層積構造體，其中，第二層爲GaN。 11. 如申請專利範圍第1項之III族氮化物化合物半導 體層積構造體，其中，形成第一層的III族氮化物化合物 半導體與形成第二層的ΙΠ族氮化物化合物半導體爲不同 的材料。 12. 如申請專利範圍第11項之III族氮化物化合物半 導體層積構造體，其中，第一層爲 A1N，而且第二層爲 GaN 〇 13. 如申請專利範圍第1項或第2項之III族氮化物化 合物半導體層積構造體，其中，基板係由選自由藍寶石、 SiC、矽、氧化鋅、氧化鎂、氧化錳、氧化锆、氧化錳鋅 鐵、氧化鎂鋁、硼化鉻、氧化鎵、氧化銦、氧化鋰鎵、氧 化鋰鋁、氧化鈸鎵、氧化鑭緦鋁鉅、氧化緦鈦、氧化鈦、 給、鎢及鉬所成群組的材料所構成。 14. 一種III族氮化物化合物半導體層積構造體之製造 方法，其特徵爲：藉由電漿將III族金屬原料與含氮元素 的氣體活性化且使其反應，藉此在基板上形成由III族氮 化物化合物半導體之柱狀結晶所構成的第一層的膜之後， 再形成與該第一層相接之由III族氮化物化合物半導體構 成的第二層的膜。 15·如申請專利範圍第14項之III族氮化物化合物半 -37- 200814369 導體層積構造體之製造方法，其中，第一層的成膜法係由 擺鍍、PLD、PED及CVD所成群組之中所選出的一種。 16·如申請專利範圍第15項之ΠΙ族氮化物化合物半 導體層積構造體之製造方法，其中，第一層的成膜法爲濺 鍍法。 • 17·如申請專利範圍第16項之III族氮化物化合物半 • 導體層積構造體之製造方法，其中，第一層的成膜法爲一 • 面使氮源在反應器內流通一面進行的反應性濺鍍法。 18.如申請專利範圍第17項之ηι族氮化物化合物半 導體層積構造體之製造方法，其中，第一層的成膜法係利 用氨作爲氮源的濺鍍法。 19·如申請專利範圍第I?項之ΙΠ族氮化物化合物半 導體層積構造體之製造方法，其中，第一層的成膜法係利 用氮氣作爲氮源的濺鍍法。 20·如申請專利範圍第16項之In族氮化物化合物半 P 導體層積構造體之製造方法，其中，第一層的成膜法係 RF濺鍍法。 21·如申請專利範圍第2〇項之ΠΙ族氮化物化合物半 導體層積構造體之製造方法’其中，第一層的成膜法係一 面使陰極的fe鐵的位置移動一面進行的RF濺鍍法。 22.如申請專利範圍第16項之ΙΠ族氮化物化合物半 導體層積構造體之製造方法，其中，在形成第一層之膜時 的基板溫度爲400°C〜8 00。(：。 23 ·如申g靑專利範圍第〗4項之ΠΙ族氮化物化合物半 -38· 200814369 導體層積構造體之製造方法，其中，第二層的成膜法係 MOCVD 法。 24.如申請專利範圍第14項之III族氮化物化合物半 導體層積構造體之製造方法，其中，第二層的成膜法係反 應性濺鍍法。 2 5 ·如申請專利範圍第1 4項之III族氮化物化合物半 導體層積構造體之製造方法，其中，在形成第二層之膜時 的基板溫度爲900°C以上。 26. —種III族氮化物化合物半導體發光元件，係由如 申請專利範圍第1項之ΙΠ族氮化物化合物半導體層積構 造體所構成。 27. —種燈’係由如申請專利範圍第26項之ΠΙ族氮 化物化合物半導體發光元件所構成。 -39 -
TW096116525A 2006-05-10 2007-05-09 III nitride compound semiconductor laminated structure TW200814369A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006131530 2006-05-10
JP2006231862 2006-08-29

Publications (2)

Publication Number Publication Date
TW200814369A true TW200814369A (en) 2008-03-16
TWI352436B TWI352436B (zh) 2011-11-11

Family

ID=38667877

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096116525A TW200814369A (en) 2006-05-10 2007-05-09 III nitride compound semiconductor laminated structure

Country Status (7)

Country Link
US (1) US8148712B2 (zh)
EP (1) EP2019437B1 (zh)
JP (1) JPWO2007129773A1 (zh)
KR (1) KR101066135B1 (zh)
CN (1) CN101438429B (zh)
TW (1) TW200814369A (zh)
WO (1) WO2007129773A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515292B2 (en) 2011-12-28 2016-12-06 Joled Inc. Manufacturing method of organic EL element
TWI732812B (zh) * 2016-01-07 2021-07-11 日商杰富意礦物股份有限公司 氮化鋁單結晶

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053665A (ja) * 2006-08-28 2008-03-06 Kanagawa Acad Of Sci & Technol 半導体基板の製造方法、半導体基板の製造装置及び半導体基板
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP5589278B2 (ja) * 2007-11-21 2014-09-17 三菱化学株式会社 窒化物半導体の結晶成長方法および窒化物半導体発光素子
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009155672A (ja) * 2007-12-25 2009-07-16 Showa Denko Kk Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5526478B2 (ja) * 2008-01-16 2014-06-18 豊田合成株式会社 光源、発光装置および表示装置
WO2009096270A1 (ja) * 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置
KR101020958B1 (ko) 2008-11-17 2011-03-09 엘지이노텍 주식회사 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
DE102009060749B4 (de) 2009-12-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
CN102859695A (zh) * 2010-04-28 2013-01-02 日本碍子株式会社 外延基板以及外延基板的制造方法
EP2615629A4 (en) * 2010-09-10 2014-02-26 Ngk Insulators Ltd EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENT, METHOD FOR PRODUCING EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENT, AND SEMICONDUCTOR ELEMENT
JP5361925B2 (ja) * 2011-03-08 2013-12-04 株式会社東芝 半導体発光素子およびその製造方法
CN102299169A (zh) * 2011-06-13 2011-12-28 协鑫光电科技（张家港）有限公司 便于去除蓝宝石衬底的外延结构
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114670A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP5880383B2 (ja) * 2012-10-11 2016-03-09 豊田合成株式会社 半導体発光素子、発光装置
US9202906B2 (en) 2013-03-14 2015-12-01 Northrop Grumman Systems Corporation Superlattice crenelated gate field effect transistor
JP2014123765A (ja) * 2014-02-27 2014-07-03 Sumitomo Electric Ind Ltd ウエハ生産物、窒化ガリウム系半導体光素子
JP6605345B2 (ja) * 2016-02-01 2019-11-13 スタンレー電気株式会社 積層体を構成する元素割合の算出方法
JP2019142771A (ja) * 2019-06-06 2019-08-29 Ｊｆｅミネラル株式会社 窒化アルミニウムウェーハの製造方法
EP4052899A4 (en) * 2019-10-31 2023-01-18 Tosoh Corporation MULTI-LAYER FILM STRUCTURE AND METHOD OF MAKING THEREOF
CN112756006B (zh) * 2019-11-06 2022-03-22 中国科学院物理研究所 氮化钛/氮化镓异质结构材料及其制备方法和应用

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173829A (ja) 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP3361285B2 (ja) * 1996-01-19 2003-01-07 松下電器産業株式会社 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
US6165812A (en) 1996-01-19 2000-12-26 Matsushita Electric Industrial Co., Ltd. Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor
US6713789B1 (en) * 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
JP3656606B2 (ja) 2002-02-15 2005-06-08 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶の製造方法
JP3991823B2 (ja) * 2002-09-04 2007-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
JP2005210091A (ja) * 2003-12-22 2005-08-04 Showa Denko Kk Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
US7935955B2 (en) * 2004-01-26 2011-05-03 Showa Denko K.K. Group III nitride semiconductor multilayer structure
JP2005244202A (ja) 2004-01-26 2005-09-08 Showa Denko Kk Ｉｉｉ族窒化物半導体積層物
CN100524624C (zh) * 2004-01-26 2009-08-05 昭和电工株式会社 Ⅲ族氮化物半导体多层结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515292B2 (en) 2011-12-28 2016-12-06 Joled Inc. Manufacturing method of organic EL element
TWI584510B (zh) * 2011-12-28 2017-05-21 Joled Inc Method for manufacturing organic EL element
TWI732812B (zh) * 2016-01-07 2021-07-11 日商杰富意礦物股份有限公司 氮化鋁單結晶

Also Published As

Publication number Publication date
EP2019437A1 (en) 2009-01-28
US20090146161A1 (en) 2009-06-11
KR101066135B1 (ko) 2011-09-20
JPWO2007129773A1 (ja) 2009-09-17
WO2007129773A1 (ja) 2007-11-15
EP2019437A4 (en) 2014-05-07
TWI352436B (zh) 2011-11-11
CN101438429B (zh) 2011-04-27
US8148712B2 (en) 2012-04-03
KR20080098550A (ko) 2008-11-10
CN101438429A (zh) 2009-05-20
EP2019437B1 (en) 2018-07-11

Similar Documents

Publication Publication Date Title
TWI352436B (zh)
TWI377703B (en) Production method of group iii nitride semiconductor light-emitting device
TWI408733B (zh) Ｉｉｉ族氮化物化合物半導體發光元件之製造方法、及ｉｉｉ族氮化物化合物半導體發光元件、以及燈
TWI413279B (zh) Iii族氮化物半導體發光元件及其製造方法、以及燈
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
US8198179B2 (en) Method for producing group III nitride semiconductor light-emitting device
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
TWI418057B (zh) Ｉｉｉ族氮化物化合物半導體發光元件之製造方法，及ｉｉｉ族氮化物化合物半導體發光元件及燈
TW200838000A (en) Group-III nitride compound semiconductor device and production method thereof, group-III nitride compound semiconductor light-emitting device and production method thereof, and lamp
US8227359B2 (en) Method for manufacturing group III nitride semiconductor layer, method for manufacturing group III nitride semiconductor light-emitting device, and group III nitride semiconductor light-emitting device, and lamp
KR20090074092A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP2008047762A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP5041883B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
JP2008047763A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP4974635B2 (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2009016505A (ja) Ｉｉｉ族窒化物化合物半導体発光素子
JP2008115463A (ja) Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
JP2008226868A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体
JP2008098245A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2006024903A (ja) 窒化ガリウム系半導体積層構造体
JP2010147497A (ja) Ｉｉｉ族窒化物半導体の積層構造の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2006019713A (ja) Ｉｉｉ族窒化物半導体発光素子およびそれを用いたｌｅｄ
JP5261969B2 (ja) Ｉｉｉ族窒化物化合物半導体発光素子