KR20090074092A - Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 반도체 발광 소자, 및 램프 - Google Patents

Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 반도체 발광 소자, 및 램프 Download PDF

Info

Publication number
KR20090074092A
KR20090074092A KR1020097010793A KR20097010793A KR20090074092A KR 20090074092 A KR20090074092 A KR 20090074092A KR 1020097010793 A KR1020097010793 A KR 1020097010793A KR 20097010793 A KR20097010793 A KR 20097010793A KR 20090074092 A KR20090074092 A KR 20090074092A
Authority
KR
South Korea
Prior art keywords
layer
iii nitride
nitride semiconductor
group iii
intermediate layer
Prior art date
Application number
KR1020097010793A
Other languages
English (en)
Inventor
야스노리 요꼬야마
히사유끼 미끼
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20090074092A publication Critical patent/KR20090074092A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 생산성이 우수한 동시에, 우수한 발광 특성을 구비한 소자가 얻어지는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 Ⅲ족 질화물 반도체 발광 소자, 및 램프를 제공하는 것을 목적으로 한다. 본 발명에 의한 방법은, 기판(11) 상에 금속 재료와 Ⅴ족 원소를 포함한 가스를 플라즈마로 활성화하여 반응시킴으로써 Ⅲ족 질화물 화합물로 이루어지는 중간층(12)을 성막하고, 상기 중간층(12) 상에, Ⅲ족 질화물 반도체로 이루어지는 n형 반도체층(14), 발광층(15), 및 p형 반도체층(16)을 순차 적층하는 제조 방법이며, 상기 Ⅴ족 원소를 질소로 하고, 중간층(12)을 성막할 때의, 상기 가스 중에 있어서의 질소의 가스 분율을 20％ 초과 99％ 이하의 범위로 하는 동시에, 중간층(12)을 단결정 조직으로서 형성하는 것이다.
기판, 중간층, n형 반도체층, p형 반도체층, 발광층

Description

Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 Ⅲ족 질화물 반도체 발광 소자, 및 램프{METHOD FOR MANUFACTURING GROUP Ⅲ NITRIDE SEMICONDUCTOR LIGHT-EMITTING DEVICE, GROUP Ⅲ NITRIDE SEMICONDUCTOR LIGHT-EMITTING DEVICE, AND LAMP}
본 발명은, 발광 다이오드(LED), 레이저 다이오드(LD), 전자 디바이스 등에, 적절하게 사용되는 Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 Ⅲ족 질화물 반도체 발광 소자, 및 램프에 관한 것이다.
본원은, 2006년 12월 20일에 일본에 출원된 일본 특허 출원 제2006-343019호, 및 2007년 8월 21일에 일본에 출원된 일본 특허 출원 제2007-214539호를 기초로 우선권을 주장하고, 그 내용을 여기에 원용한다.
Ⅲ족 질화물 반도체 발광 소자는, 가시광으로부터 자외광 영역의 범위에 상당하는 에너지의 직접 천이형의 밴드 갭을 갖고, 발광 효율이 우수하기 때문에, LED나 LD 등의 발광 소자로서 사용되고 있다.
또한, 전자 디바이스에 사용한 경우라도, Ⅲ족 질화물 반도체는, 종래 Ⅲ- Ⅴ족 화합물 반도체를 사용한 경우에 비해, 우수한 특성을 갖는 전자 디바이스가 얻어진다.
종래, Ⅲ족 질화물 반도체의 단결정 웨이퍼로서는, 다른 재료의 단결정 웨이퍼 상에 결정을 성장시켜 얻는 방법이 일반적이다. 이와 같은, 이종 기판과, 그 위에 에피택셜 성장시키는 Ⅲ족 질화물 반도체 결정과의 사이에는, 큰 격자 부정합이 존재한다. 예를 들어, 사파이어(Al2O3) 기판 상에 질화갈륨(GaN)을 성장시킨 경우, 양자 사이에는 16％의 격자 부정합이 존재하고, SiC 기판 상에 질화갈륨을 성장시킨 경우에는, 양자 사이에 6％의 격자 부정합이 존재한다.
일반적으로, 상술한 바와 같은 큰 격자 부정합이 존재하는 경우, 기판 상에 결정을 직접 에피택셜 성장시키는 것이 곤란해지고, 또한 성장시킨 경우라도 결정성이 양호한 결정이 얻어지지 않는다는 문제가 있다.
그래서, 유기 금속 화학 기상 성장(MOCVD)법에 의해, 사파이어 단결정 기판 혹은 SiC 단결정 기판 상에, Ⅲ족 질화물 반도체 결정을 에피택셜 성장시킬 때, 기판 상에, 우선, 질화알루미늄(AlN)이나 질화알루미늄갈륨(AlGaN)으로 이루어지는 저온 버퍼층이라 불리는 층을 적층하고, 그 위에 고온으로 Ⅲ족 질화물 반도체 결정을 에피택셜 성장시키는 방법이 제안되어 있고, 일반적으로 행해지고 있다(예를 들어, 특허 문헌 1, 2).
또한, 상기 버퍼층을 MOCVD 이외의 방법으로 성막하는 기술도 제안되어 있다. 예를 들어, 기판 상에, 스퍼터법에 의해 버퍼층을 성막하는 동시에, 기판 재료로서, 사파이어, 실리콘, 탄화실리콘, 산화아연, 인화갈륨, 비화갈륨, 산화마그네슘, 산화망간, 및 Ⅲ족 질화물계 화합물 반도체 단결정 등을 사용하는 방법이 제 안되어 있고, 그 중에서도 사파이어의 a면 기판이 적합하다고 되어 있다(예를 들어, 특허 문헌 3, 4).
그러나, 특허 문헌 1 내지 4에 기재된 방법에서는, 충분한 결정성의 Ⅲ족 질화물 반도체를 얻을 수 없다는 문제가 있다.
한편, 고주파에 의한 스퍼터법으로 성막한 버퍼층 상에, MOCVD에 의해 동일한 조성의 결정을 성장시키는 방법이 제안되어 있다(예를 들어, 특허 문헌 5). 그러나, 특허 문헌 5에 기재된 방법에서는, 기판 상에, 안정되어 양호한 결정을 적층할 수 없다는 문제가 있다.
또한, 기판 상에 스퍼터법에 의해 버퍼층을 형성할 때, 스퍼터 장치의 초기 전압을 스퍼터 전압의 110％ 이하로 하는 방법이 제안되어 있다(예를 들어, 특허 문헌 6). 특허 문헌 6에 기재된 방법에서는, MOCVD법에서 사용되는 고가인 재료를 사용하지 않고, 스퍼터법에 의해 버퍼층을 형성하는 것이다.
특허 문헌 1 : 일본 특허 제3026087호 공보
특허 문헌 2 : 일본 특허 출원 공개 평4-297023호 공보
특허 문헌 3 : 일본 특허 제3440873호 공보
특허 문헌 4 : 일본 특허 제3700492호 공보
특허 문헌 5 : 일본 특허 공고 평5-86646호 공보
특허 문헌 6 : 일본 특허 출원 공개 제2001-308010호 공보
상기 특허 문헌 3에 기재된 방법은, 버퍼층의 성장 후, 암모니아와 수소로 이루어지는 혼합 가스 중에서 어닐하는 것이고, 또한 특허 문헌 4에 기재된 방법은, 버퍼층을, 400℃ 이상의 온도에서 DC 스퍼터에 의해 성막하는 것이 중요하다고 되어 있다. 그러나, 본 발명자 등이 예의 실험을 행한 바, 특허 문헌 3, 4에 기재된 조건에서는, 양호한 결정성의 Ⅲ족 질화물 반도체를 얻을 수 없는 것이 명백해졌다.
여기서, 특허 문헌 1, 2에 기재된 MOCVD법은, 원료 가스를 상기 원료 가스의 분해 온도 이상의 온도로 함으로써 분해하고, 이것에 의한 분해물을 템플릿 상에 성장시키는 방법이고, 성장 속도는 낮기는 하지만, 결정성이 높은 막이 얻어지는 방법으로서 알려져 있다.
한편, 스퍼터법은, 타깃으로부터 원자를 때려내고, 이 때려낸 원자를 기판 상에 강제적으로 성막하는 방법이고, 성장 속도는 높기는 하지만, 얻어지는 막은, MOCVD법에 비하면 결정성은 높지 않다고 생각되고 있다. 이로 인해, 종래는, 주로, 기판 상에 버퍼층을 MOCVD법에 의해 성막한 후, 이 위에 언도프의 GaN층을 수 ㎛ 성장시킴으로써, 이 위에 성장시키는 발광층의 결정성을 높이는 방법이 사용되고 있었다.
그러나, 상술한 바와 같은 MOCVD법으로 버퍼층을 형성하는 방법에서는, 충분한 결정성을 얻을 수 없어, 결정성이 양호한 막을 얻을 수 있는 방법이 기대되고 있었다.
본 발명은 상기 과제에 비추어 이루어진 것이고, 기판 상에, 균일성이 우수한 Ⅲ족 질화물 반도체를 단시간에 성장시킬 수 있고, 생산성이 우수한 동시에, 우수한 발광 특성을 구비한 소자가 얻어지는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 Ⅲ족 질화물 반도체 발광 소자, 및 램프를 제공하는 것을 목적으로 한다.
본 발명자 등은, 상기 문제를 해결하기 위해 예의 검토한 결과, MOCVD법에 비해 성막 속도가 매우 높고, 또한 기판 상에 강제적으로 성막하는 스퍼터법 등, 플라즈마에 의해 원료를 활성화하는 방법을 사용하여 중간층(버퍼층)을 성막하고, 또한 Ⅴ족 원소인 질소 원료의 분압을 적정 범위로 함으로써, 특정의 이방성을 갖는 배향막으로서 기판 상에 성막할 수 있는 동시에, 성막 속도가 향상하여 노 내 부착물 등의 불순물이 막에 혼입되는 것을 방지할 수 있는 것을 발견하고, 본 발명을 완성했다.
즉, 본 발명은 이하에 관한 것이다.
[1] 기판 상에, Ⅴ족 원소를 포함하는 가스와 금속 재료를 플라즈마로 활성화하여 반응시킴으로써 Ⅲ족 질화물 화합물로 이루어지는 중간층을 성막하고, 상기 중간층 상에, Ⅲ족 질화물 반도체로 이루어지는 n형 반도체층, 발광층, 및 p형 반도체층을 순차 적층하는 Ⅲ족 질화물 반도체 발광 소자의 제조 방법이며, 상기 Ⅴ족 원소를 질소로 하고, 상기 중간층을 성막할 때의, 상기 가스 중에 있어서의 질소의 가스 분율을 20％ 초과 99％ 이하의 범위로 하는 동시에, 상기 중간층을 단결정 조직으로서 형성하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[2] 상기 중간층을 성막할 때의, 상기 가스 중에 있어서의 질소의 가스 분율을 40％ 초과 99％ 이하의 범위로 하는 것을 특징으로 하는 [1]에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[3] 상기 중간층을 성막할 때의, 상기 가스 중에 있어서의 질소의 가스 분율을 75％ 초과 99％ 이하의 범위로 하는 것을 특징으로 하는 [1]에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[4] 상기 중간층을 스퍼터법에 의해 성막하는 것을 특징으로 하는 [1] 내지 [3] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[5] 상기 중간층을 RF 스퍼터법에 의해 성막하는 것을 특징으로 하는 [4]에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[6] 상기 중간층을 RF 스퍼터법을 사용하여, 캐소드의 마그네트를 이동시키면서 성막하는 것을 특징으로 하는 [5]에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[7] 상기 중간층을, Ⅴ족 원소를 포함하는 가스를 리액터 내로 유통시키는 리액티브 스퍼터법에 의해 성막하는 것을 특징으로 하는 [4] 내지 [6] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[8] 상기 금속 재료가 Al을 함유하는 재료인 것을 특징으로 하는 [1] 내지 [7] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[9] 상기 중간층을 AlN으로 성막하는 것을 특징으로 하는 [1] 내지 [8] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[10] 상기 기판의 온도를 실온 내지 1000℃의 범위로 하여, 상기 중간층을 형성하는 것을 특징으로 하는 [1] 내지 [9] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[11] 상기 기판의 온도를 200 내지 800℃의 범위로 하여, 상기 중간층을 형성하는 것을 특징으로 하는 [1] 내지 [9] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[12] 상기 중간층 상에, 상기 n형 반도체층에 구비되는 하지층을 적층하는 것을 특징으로 하는 [1] 내지 [11] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[13] 상기 하지층을 GaN계 화합물 반도체로 형성하는 것을 특징으로 하는 [12]에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[14] 상기 하지층을 GaN으로 형성하는 것을 특징으로 하는 [13]에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[15] 상기 하지층을 AlGaN으로 형성하는 것을 특징으로 하는 [13]에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[16] 상기 중간층과 상기 하지층을, 각각 다른 Ⅲ족 질화물 화합물로 형성하는 것을 특징으로 하는 [12] 내지 [15] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[17] 상기 하지층을, MOCVD법에 의해 상기 중간층 상에 성막하는 것을 특징으로 하는 [12] 내지 [16] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[18] 상기 하지층을 성막할 때의 상기 기판의 온도를 800℃ 이상으로 하는 것을 특징으로 하는 [12] 내지 [17] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
[19] 상기 [1] 내지 [18] 중 어느 하나에 기재된 제조 방법에서 얻어지는 Ⅲ족 질화물 반도체 발광 소자.
[20] 기판 상에, Ⅴ족 원소를 포함하는 가스와 금속 재료가 플라즈마로 활성화되어 반응함으로써 Ⅲ족 질화물 화합물로 이루어지는 중간층이 성막되고, 상기 중간층 상에, Ⅲ족 질화물 반도체로 이루어지는 n형 반도체층, 발광층, 및 p형 반도체층이 순차 적층되어 이루어지는 Ⅲ족 질화물 반도체 발광 소자이며, 상기 중간층은, 상기 Ⅴ족 원소가 질소로 되고, 상기 가스 중에 있어서의 질소의 가스 분율이 20％ 초과 99％ 이하의 범위로 되어 성막된 것인 동시에, 단결정 조직으로 되어 있는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자.
[21] 상기 중간층은, 상기 Ⅴ족 원소가 질소로 되는 동시에, 상기 가스 중에 있어서의 질소의 가스 분율이 40％ 초과 99％ 이하의 범위로 되어 성막된 것인 것을 특징으로 하는 [20]에 기재된 Ⅲ족 질화물 반도체 발광 소자.
[22] 상기 중간층은, 상기 Ⅴ족 원소가 질소로 되는 동시에, 상기 가스 중에 있어서의 질소의 가스 분율이 75％ 초과 99％ 이하의 범위로 되어 성막된 것인 것을 특징으로 하는 [20]에 기재된 Ⅲ족 질화물 반도체 발광 소자.
[23] 상기 중간층이 Al을 함유하는 조성으로 되어 있는 것을 특징으로 하는 [20] 내지 [22] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자.
[24] 상기 중간층이 AlN으로 이루어지는 것을 특징으로 하는 [23]에 기재된 Ⅲ족 질화물 반도체 발광 소자.
[25] 상기 중간층이, 상기 기판 표면의 적어도 90％ 이상을 덮도록 형성되어 있는 것을 특징으로 하는 [20] 내지 [24] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자.
[26] 상기 중간층이, 적어도 상기 기판의 측면을 덮도록 형성되어 있는 것을 특징으로 하는 [20] 내지 [25] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자.
[27] 상기 중간층이, 상기 기판의 측면 및 이면을 덮도록 형성되어 있는 것을 특징으로 하는 [20] 내지 [26] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자.
[28] 상기 중간층이 단결정으로 이루어지는 것을 특징으로 하는 [20] 내지 [27] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자.
[29] 상기 중간층의 막 두께가 20 내지 80㎚의 범위로 되어 있는 것을 특징으로 하는 [20] 내지 [28] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자.
[30] 상기 중간층 상에, 상기 n형 반도체층에 구비되는 하지층이 적층되어 이루어지는 것을 특징으로 하는 [20] 내지 [29] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자.
[31] 상기 하지층이 GaN계 화합물 반도체로 이루어지는 것을 특징으로 하는 [30]에 기재된 Ⅲ족 질화물 반도체 발광 소자.
[32] 상기 하지층이 GaN으로 이루어지는 것을 특징으로 하는 [31]에 기재된 Ⅲ족 질화물 반도체 발광 소자.
[33] 상기 하지층이 AlGaN으로 이루어지는 것을 특징으로 하는 [31]에 기재된 Ⅲ족 질화물 반도체 발광 소자.
[34] 상기 [19] 내지 [33] 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자가 사용되어 이루어지는 램프.
본 발명의 Ⅲ족 질화물 반도체 발광 소자의 제조 방법에 따르면, 상기 구성에 의해, 플라즈마에 의해 원료를 활성화하는 방법으로 기판 상에 단결정 구조를 갖는 중간층을 성막하고, 또한 Ⅴ족 원소인 질소의 분압을 적정 범위로 규정함으로써, 균일성이 좋고, 그 위에 MOCVD에 의해 양호한 결정성의 Ⅲ족 질화물 반도체를 성막하는 것이 가능한 중간층을 성막할 수 있다.
따라서, 기판 상에 결정성이 양호한 Ⅲ족 질화물 화합물로 이루어지는 중간층, 및 Ⅲ족 질화물 반도체로 이루어지는 반도체층을 효율적으로 성장시킬 수 있고, 생산성이 우수하고 저렴한 동시에, 우수한 발광 특성을 구비한 Ⅲ족 질화물 반도체발광 소자를 얻을 수 있다.
도 1은 본 발명에 관한 Ⅲ족 질화물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면이고, 적층 반도체의 단면 구조를 도시하는 개략도이다.
도 2는 본 발명에 관한 Ⅲ족 질화물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면이고, 평면 구조를 도시하는 개략도이다.
도 3은 본 발명에 관한 Ⅲ족 질화물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면이고, 단면 구조를 도시하는 개략도이다.
도 4는 본 발명에 관한 Ⅲ족 질화물 반도체 발광 소자를 사용하여 구성한 램프를 모식적으로 설명하는 개략도이다.
도 5는 본 발명에 관한 Ⅲ족 질화물 반도체 발광 소자의 제조 방법의 일례를 모식적으로 설명하는 도면이고, 스퍼터 장치의 구조를 도시한 개략도이다.
도 6은 본 발명에 관한 Ⅲ족 질화물 반도체 발광 소자의 실시예를 설명하는 도면이고, 하지층의 (0002)면 및 (10-10)면에 있어서의 XRC 스펙트럼 반가폭을 나타내는 그래프이다.
[부호의 설명]
1 : Ⅲ족 질화물 반도체 발광 소자
10 : 적층 반도체
11 : 기판
11a : 표면
12 : 중간층
13 : 하지층
14 : n형 반도체층
14a : 하지층
15 : 발광층
16 : p형 반도체층
17 : 투광성 정극
3 : 램프
이하에, 본 발명에 관한 Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 Ⅲ족 질화물 반도체 발광 소자, 및 램프의 일 실시 형태에 대해, 도 1 내지 도 6을 적절하게 참조하면서 설명한다.
본 실시 형태의 Ⅲ족 질화물 반도체 발광 소자(이하, 발광 소자라 약칭하는 일이 있음)의 제조 방법은, 기판(11) 상에 Ⅴ족 원소를 포함하는 가스와 금속 재료를 플라즈마로 활성화하여 반응시킴으로써 Ⅲ족 질화물 화합물로 이루어지는 중간층(12)을 성막하고, 상기 중간층(12) 상에, Ⅲ족 질화물 반도체로 이루어지는 n형 반도체층(14), 발광층(15), 및 p형 반도체층(16)을 순차 적층하는 방법이고, 상기 Ⅴ족 원소를 질소로 하고, 중간층(12)을 성막할 때의, 상기 가스 중에 있어서의 질소의 가스 분율을 20％ 초과 99％ 이하의 범위로 하는 동시에, 중간층(12)을 단결정 조직으로서 형성하는 방법이다.
[발광 소자의 적층 구조]
본 실시 형태의 Ⅲ족 질화물 반도체 발광 소자는, 기판(11) 상에, Ⅴ족 원소를 포함하는 가스와 금속 재료가 플라즈마로 활성화되어 반응함으로써 Ⅲ족 질화물 화합물로 이루어지는 중간층(12)이 성막되고, 상기 중간층(12) 상에, Ⅲ족 질화물 반도체로 이루어지는 n형 반도체층(14), 발광층(15), 및 p형 반도체층(16)이 순차 적층되어 이루어지는 발광 소자이고, 중간층(12)은, 상기 Ⅴ족 원소가 질소로 되고, 상기 가스 중에 있어서의 질소의 가스 분율이 20％ 초과 99％ 이하의 범위로 되어 성막된 것인 동시에, 단결정 조직으로 되고, 개략 구성되어 있다.
도 1은, 본 발명에 관한 Ⅲ족 질화물 반도체 발광 소자의 일례를 설명하기 위한 도면이고, 기판 상에 Ⅲ족 질화물 반도체가 형성된 적층 반도체의 일례를 나타내는 개략 단면도이다.
도 1에 예시한 적층 반도체(10)는, 기판(11) 상에 형성된 중간층(12) 상에, Ⅲ족 질화물 반도체로 이루어지는 하지층(14a)이 적층된 구성으로 되어 있고, 기판(11) 상에, 중간층(12), 하지층(14a), n형 콘택트층(14b) 및 n형 클래드층(14c)으로 이루어지는 n형 반도체층(14), 장벽층(15a) 및 우물층(15b)이 교대로 적층되어 이루어지는 발광층(15), p형 클래드층(16a) 및 p형 콘택트층(16b)으로 이루어지는 p형 반도체층(16)이, 순차 적층되어 이루어진다.
그리고, 본 실시 형태의 적층 반도체(10)는, 도 2 및 도 3에 도시한 예와 같이, p형 반도체층(16) 상에 투광성 정극(17)이 적층되고, 그 위에 정극 본딩 패드(18)가 형성되는 동시에, n형 반도체층(14)의 n형 콘택트층(14b)에 형성된 노출 영역(14d)에 부극(19)이 적층되어 이루어지는 발광 소자(1)를 구성할 수 있다.
이하, 본 실시 형태의 Ⅲ족 질화물 반도체 발광 소자의 적층 구조에 대해 상세하게 서술한다.
『기판』
본 실시 형태에 있어서, Ⅲ족 질화물 반도체 결정이 표면 상에 에피택셜 성장되는 기판(11)으로서는, 특별히 한정되지 않고, 각종 재료를 선택하여 사용할 수 있고, 예를 들어 사파이어, SiC, 실리콘, 산화아연, 산화마그네슘, 산화망간, 산화 지르코늄, 산화망간아연철, 산화마그네슘알루미늄, 붕화지르코늄, 산화갈륨, 산화인듐, 산화리튬갈륨, 산화리튬알루미늄, 산화네오디뮴갈륨, 산화란탄스트론튬알루미늄탄탈, 산화스트론튬티탄, 산화티탄, 하프늄, 텅스텐, 몰리브덴 등을 들 수 있다.
또한, 암모니아를 사용하지 않고 중간층을 성막하는 동시에, 암모니아를 사용하는 방법으로 후술하는 하지층을 성막하고, 또한 상기 기판 재료 중, 고온에서 암모니아에 접촉함으로써 화학적인 변성을 야기하는 것이 알려져 있는 산화물 기판이나 금속 기판 등을 사용한 경우에는, 본 실시 형태의 중간층이 코트층으로서 작용하므로, 기판의 화학적인 변질을 방지하는 점에서 효과적이다.
『중간층』
본 실시 형태의 적층 반도체(10)는, 기판(11) 상에, 금속 원료와 Ⅴ족 원소를 포함한 가스가 플라즈마로 활성화되어 반응함으로써, Ⅲ족 질화물 화합물로 이루어져 단결정 구조를 갖는 중간층(12)이 성막되어 있다. 본 실시 형태와 같은, 플라즈마화한 금속 원료를 사용한 방법으로 성막된 막은, 배향이 얻어지기 쉽다는 작용이 있다.
LED나 LD 등의 Ⅲ족 질화물 반도체 소자는, 어느 일정한 결정된 방향으로 전류가 흐를 필요가 있다. 이로 인해, Ⅲ족 질화물 반도체 소자에는, 양호한 결정성과 함께 배향이 요구된다. Ⅲ족 질화물 반도체 소자는 중간층(12) 상에 에피택셜 성장시키므로, 중간층(12)도 마찬가지로, 양호한 결정성 및 배향이 필요해진다.
Ⅲ족 질화물 반도체를 MOCVD법에 의해 성장시키는 경우, MOCVD법은 유기 금 속 분자를 분해하여 금속 원소를 적층해 가는 방법으로 인해, 막을 배향시키기 위해서는 템플릿으로 되는 하지가 필요해진다. 이로 인해, 중간층(12)이, 기판(11) 상에 성장하는 저온 버퍼층의 경우에는 기판이 하지로 되므로, 사용할 수 있는 기판이 한정되게 된다.
한편, Ⅲ족 질화물 반도체를 리액티브 스퍼터법에 의해 성장시키는 경우에는, 플라즈마 중에 때려낸 하전 입자가 반드시 원자 상태로 존재하는 것이 아니라, 2량체 등의 결합을 갖는 하전 입자로서도 존재한다. 이와 같은 하전 입자가, 막을 형성할 때의 원료로 된다. 또한, 이와 같은 하전 입자는 모멘트를 가지므로, 스퍼터에 의한 전기장의 영향을 받고, 특정의 이방성을 갖고 기판(11) 상에 퇴적한다. 이 이방성에 의해, 막이 배향 구조를 나타내므로, 어떠한 기판을 사용한 경우라도, 스퍼터법에 의해 배향막을 성막할 수 있다.
중간층(12)은, 기판(11)의 표면(11a)의 적어도 60％ 이상, 바람직하게는 80％ 이상을 덮고 있을 필요가 있고, 90％ 이상을 덮도록 형성되어 있는 것이, 기판(11)의 코트층으로서의 기능면에서 바람직하다. 또한, 중간층(12)은, 표면(11a)의 100％, 즉, 기판(11)의 표면(11a) 상을 간극 없이 덮도록 형성되어 있는 것이 가장 바람직하다.
중간층(12)이 기판(11)의 표면(11a)을 덮는 영역이 작아지면, 기판(11)이 크게 노출되기 때문에 코트층으로서 기능하지 않고, Ⅲ족 질화물 반도체 결정을 성장시키는 반도체 원료와 기판과의 사이에서 반응이 발생하고, 중간층(12) 상에 형성되는 n형 반도체층의 평탄성을 손상시킬 우려가 있다.
또한, 기판(11) 상에 중간층을 형성할 때, 기판(11)의 표면(11a)만을 덮도록 형성해도 좋지만, 기판(11)의 표면(11a) 및 측면을 덮도록 형성해도 좋다. 또한, 기판(11)의 표면(11a), 측면 및 이면을 덮도록 하여 형성하는 것이, 코트층으로서의 기능면에서 가장 바람직하다.
MOCVD법에서는, 원료 가스가 기판의 측면, 혹은 이면에까지 돌아 들어가는 일이 있기 때문에, 후술하는 Ⅲ족 질화물 반도체 결정으로 이루어지는 각 층 중 어느 하나를 MOCVD법으로 성막하는 경우, 원료 가스와 기판과의 반응을 회피하기 위해서는, 기판 측면, 혹은 이면도 보호할 수 있도록 중간층을 형성하는 것이 바람직하다.
또한, 중간층(12)은, 단결정 구조인 것이, 버퍼 기능의 면에서 바람직하다. 상술한 바와 같이, Ⅲ족 질화물 화합물의 결정은 육방정계의 결정을 갖고, 육각 기둥을 기본으로 한 조직을 형성한다. Ⅲ족 질화물 화합물의 결정은, 성막 등의 조건을 제어함으로써, 면내 방향으로도 성장한 결정을 성막하는 것이 가능해진다. 이와 같은 단결정 구조를 갖는 중간층(12)을 기판(11) 상에 성막한 경우, 중간층(12)의 버퍼 기능이 유효하게 작용하기 때문에, 그 위에 성막되는 Ⅲ족 질화물 반도체의 층은, 양호한 배향성 및 결정성을 갖는 결정막으로 된다.
중간층(12)의 막 두께는 20 내지 80㎚의 범위로 되어 있는 것이 바람직하다. 중간층(12)의 막 두께를 이 범위로 함으로써, 양호한 결정성을 갖는 중간층(12)을, 특정의 이방성을 갖는 배향막으로서, 단시간에 기판(11) 상에 성막할 수 있다.
중간층(12)의 막 두께가 20㎚ 미만이면, 양호한 결정성을 갖는 막을, 특정의 이방성을 갖는 배향막으로서 얻을 수 없을 우려가 있는 동시에, 상술한 바와 같은 코트층으로서의 기능이 충분하지 않게 된다.
또한, 80㎚를 초과하는 막 두께로 중간층(12)을 형성한 경우도, 양호한 결정성을 갖는 막을 특정의 이방성을 갖는 배향막으로서 얻을 수 없을 우려가 있는 동시에, 코트층으로서의 기능에는 변화가 없음에도 불구하고 성막 처리 시간이 길어져, 생산성이 저하될 우려가 있다.
중간층(12)은, Al을 함유하는 조성으로 되어 있는 것이 바람직하고, AlN으로 이루어지는 구성으로 하는 것이 특히 바람직하다.
중간층(12)을 구성하는 재료로서는, 일반식 AlGaInN으로 나타내어지는 Ⅲ족 질화물 반도체이면, 어떠한 재료라도 사용할 수 있다. 또한, Ⅴ족으로서, As나 P이 함유되는 구성으로 해도 좋다.
중간층(12)을, Al을 포함한 조성으로 한 경우, 그 중에서도, GaAlN으로 하는 것이 바람직하고, 이때, Al의 조성이 50％ 이상으로 되어 있는 것이 바람직하다.
또한, 중간층(12)을 AlN으로 이루어지는 조성으로 함으로써, 양호하게 배향한 층으로 할 수 있다.
『적층 반도체』
도 1에 도시한 바와 같이, 본 실시 형태의 적층 반도체(10)는, 기판(11) 상에, 상술한 바와 같은 중간층(12)을 통해, 질화물계 화합물 반도체로 이루어지는 n형 반도체층(14), 발광층(15), 및 p형 반도체층(16)으로 이루어지는 반도체층(20)이 적층되어 있다.
그리고, n형 반도체층(14)은, 적어도 Ⅲ족 질화물 반도체로 이루어지는 하지층(14a)을 갖고 있고, 중간층(12) 상에 하지층(14a)이 적층되어 있다.
Ⅲ족 질화물 반도체로 이루어지는 하지층(14a) 상에는, 상술한 바와 같이, 도 1에 도시한 적층 반도체(10)와 같은 기능성을 갖는 결정 적층 구조를 구성할 수 있다. 예를 들어, 발광 소자를 위한 반도체 적층 구조를 형성하는 경우, Si, Ge, Sn 등의 n형 도펀트를 도프한 n형 도전성의 층이나, 마그네슘 등의 p형 도펀트를 도프한 p형 도전성의 층 등을 적층하여 적층 반도체를 형성할 수 있다. 또한, 재료로서는, 발광층 등에는 InGaN을 사용할 수 있고, 클래드층 등에는 AlGaN을 사용할 수 있다.
이와 같이, 하지층(14a) 상에, 또한 기능을 갖게 한 Ⅲ족 질화물 반도체 결정층을 형성함으로써, 발광 다이오드나 레이저 다이오드, 혹은 전자 디바이스 등의 제작에 사용되는, 반도체 적층 구조를 갖는 웨이퍼를 제작할 수 있다.
이하에, 적층 반도체(10)에 대해 상세하게 서술한다.
질화물계 화합물 반도체로서는, 예를 들어 일반식 AlXGaYInZN1-AMA[0 ≤ X ≤ 1, 0 ≤ Y ≤ 1, 0 ≤ Z ≤ 1이고, 또한 X + Y + Z = 1. 기호 M은 질소(N)와는 다른 제Ⅴ족 원소를 나타내고, 0 ≤ A < 1임]로 나타내어지는 질화갈륨계 화합물 반도체가 다수 알려져 있고, 본 발명에 있어서도, 그들 주지의 질화갈륨계 화합물 반도체를 포함하여 일반식 AlXGaYInZN1-AMA[0 ≤ X ≤ 1, 0 ≤ Y ≤ 1, 0 ≤ Z ≤ 1이고, 또한 X + Y + Z = 1. 기호 M은 질소(N)와는 다른 제Ⅴ족 원소를 나타내고, 0 ≤ A < 1임]로 나타내어지는 질화갈륨계 화합물 반도체를 전혀 제한 없이 사용할 수 있다.
질화갈륨계 화합물 반도체는, Al, Ga 및 In 이외에 다른 Ⅲ족 원소를 함유할 수 있고, 필요에 따라서 Ge, Si, Mg, Ca, Zn, Be, P 및 As 등의 원소를 함유할 수도 있다. 또한, 의도적으로 첨가한 원소에 한정되지 않고, 성막 조건 등에 의존하여 필연적으로 포함되는 불순물, 및 원료, 반응관 재질에 포함되는 미량 불순물을 포함하는 경우도 있다.
「n형 반도체층」
n형 반도체층(14)은, 통상 상기 중간층(12) 상에 적층되고, 하지층(14a), n형 콘택트층(14b) 및 n형 클래드층(14c)으로 구성된다. 또한, n형 콘택트층은, 하지층, 및/또는 n형 클래드층을 겸하는 것이 가능하지만, 하지층이, n형 콘택트층, 및/또는 n형 클래드층을 겸하는 것도 가능하다.
(하지층)
하지층(14a)은, Ⅲ족 질화물 반도체로 이루어지고, 중간층(12) 상에 적층하여 성막된다.
하지층(14a)의 재료로서는, 기판(11) 상에 성막된 중간층(12)과 다른 재료를 사용해도 상관없으나, AlXGa1-XN층(0 ≤ x ≤ 1, 바람직하게는 0 ≤ x ≤ 0.5, 더 바람직하게는 0 ≤ x ≤ 0.1)으로 구성되는 것이 바람직하다.
하지층(14a)에 사용하는 재료로서는, Ga를 포함하는 Ⅲ족 질화물 화합물, 즉 GaN계 화합물 반도체가 사용되고, 특히, AlGaN, 또는 GaN을 적절하게 사용할 수 있다.
또한, 하지층(14a)은, 중간층(12)의 결정성을 그대로 이어받지 않도록, 마이그레이션에 의해 전위를 루프화시킬 필요가 있지만, 이와 같은 재료로 해도 상기 Ga을 포함하는 GaN계 화합물 반도체를 들 수 있고, 특히, AlGaN, 또는 GaN이 적절하다.
하지층의 막 두께는 0.1㎛ 이상이 바람직하고, 보다 바람직하게는 0.5㎛ 이상이고, 1㎛ 이상이 가장 바람직하다. 이 막 두께 이상으로 한 쪽이 결정성이 양호한 AlXGa1-XN층이 얻어지기 쉽다.
하지층(14a)에는, 필요에 따라서 도펀트를 도프한 구성으로 할 수도 있고, 도프하지 않는 구성으로 할 수도 있다.
기판(11)에 도전성의 기판을 사용하는 경우에는, 상술한 바와 같이, 하지층(14a)을 도핑하고, 하지층(14a)의 층 구조를 종방향으로 전류가 흐르도록 함으로써, 발광 소자의 칩 양면에 전극을 설치하는 구조로 할 수 있다.
또한, 기판(11)에 절연성의 기판을 사용하는 경우에는, 발광 소자의 칩의 동일한 면에 전극이 형성되는 칩 구조를 채용하게 되므로, 기판(11) 상에 중간층(12)을 통해 적층되는 하지층(14a)은 도프하지 않는 결정으로 할 수 있고, 그 편이, 결정성이 양호해진다.
(n형 콘택트층)
n형 콘택트층(14b)으로서는, 하지층(14a)과 마찬가지로 AlXGa1-XN층(0 ≤ x ≤ 1, 바람직하게는 0 ≤ x ≤ 0.5, 더 바람직하게는 0 ≤ x ≤ 0.1)으로 구성되는 것이 바람직하다. 또한, n형 불순물이 도프되어 있는 것이 바람직하고, n형 불순물을 1 × 1017 내지 1 × 1019/㎤, 바람직하게는 1 × 1018 내지 1 × 1019/㎤의 농도로 함유하면, 부극과의 양호한 오믹 접촉의 유지, 크랙 발생의 억제, 양호한 결정성의 유지의 점에서 바람직하다. n형 불순물로서는, 특별히 한정되지 않지만, 예를 들어 Si, Ge 및 Sn 등을 들 수 있고, 바람직하게는 Si 및 Ge이다. 성장 온도는 하지층과 마찬가지이다. 또한, 상술한 바와 같이, n형 콘택트층(14b)은, 하지층을 겸한 구성으로 할 수도 있다.
하지층(14a) 및 n형 콘택트층(14b)을 구성하는 질화갈륨계 화합물 반도체는 동일 조성인 것이 바람직하고, 이들 합계의 막 두께를 0.1 내지 20㎛, 바람직하게는 0.5 내지 15㎛, 더 바람직하게는 1 내지 12㎛의 범위로 설정하는 것이 바람직하다. 막 두께가 이 범위이면, 반도체의 결정성이 양호하게 유지된다.
(n형 클래드층)
n형 콘택트층(14b)과 후술하는 발광층(15) 사이에는, n형 클래드층(14c)을 형성하는 것이 바람직하다. n형 클래드층(14c)을 형성함으로써, n형 콘택트층(14b)의 최표면에 발생한 평탄성의 악화를 개선할 수 있다. n형 클래드층(14c)은 AlGaN, GaN, GaInN 등에 의해 형성하는 것이 가능하다. 또한, 이들 구조의 헤테로 접합이나 복수회 적층한 초격자 구조로 해도 좋다. GaInN으로 하는 경우에 는, 발광층(15)의 GaInN의 밴드 갭보다도 크게 하는 것이 바람직한 것은 물론이다.
n형 클래드층(14c)의 막 두께는, 특별히 한정되지 않지만, 바람직하게는 5 내지 500㎚의 범위이고, 보다 바람직하게는 5 내지 100㎚의 범위이다.
또한, n형 클래드층(14c)의 n형 도프 농도는 1 × 1017 내지 1 × 1020/㎤의 범위가 바람직하고, 보다 바람직하게는 1 × 1018 내지 1 × 1019/㎤의 범위이다.
도프 농도가 이 범위이면, 양호한 결정성의 유지 및 발광 소자의 동작 전압 저감의 점에서 바람직하다.
「p형 반도체층」
p형 반도체층(16)은, 통상 p형 클래드층(16a) 및 p형 콘택트층(16b)으로 구성된다. 그러나, p형 콘택트층이 p형 클래드층을 겸해도 좋다.
(p형 클래드층)
p형 클래드층(16a)으로서는, 발광층(15)의 밴드 갭 에너지보다 커지는 조성이고, 발광층(15)으로의 캐리어의 폐입(confinement)이 생기는 것이면 특별히 한정되지 않지만, 바람직하게는, AldGa1-dN(0 < d ≤ 0.4, 바람직하게는 0.1 ≤ d ≤ 0.3)의 것을 들 수 있다. p형 클래드층(16a)이, 이와 같은 AlGaN으로 이루어지면, 발광층(15)으로의 캐리어의 폐입의 점에서 바람직하다. p형 클래드층(16a)의 막 두께는, 특별히 한정되지 않지만, 바람직하게는 1 내지 400㎚이고, 보다 바람직하게는 5 내지 100㎚이다. p형 클래드층(16a)의 p형 도프 농도는, 1 × 1018 내지 1 × 1021/㎤가 바람직하고, 보다 바람직하게는 1 × 1019 내지 1 × 1020/㎤이다. p형 도프 농도가 상기 범위이면, 결정성을 저하시키지 않고 양호한 p형 결정이 얻어진다.
(p형 콘택트층)
p형 콘택트층(16b)으로서는, 적어도 AleGa1-eN(0 ≤ e < 0.5, 바람직하게는 0 ≤ e ≤ 0.2, 보다 바람직하게는 0 ≤ e ≤ 0.1)을 포함하여 이루어지는 질화갈륨계 화합물 반도체층이다. Al 조성이 상기 범위이면, 양호한 결정성의 유지 및 p 오믹 전극[후술하는 투광성 전극(17)을 참조]과의 양호한 오믹 접촉의 점에서 바람직하다.
또한, p형 도핑을 1 × 1018 내지 1 × 1021/㎤의 범위의 농도로 함유하고 있으면, 양호한 오믹 접촉의 유지, 크랙 발생의 방지, 양호한 결정성의 유지의 점에서 바람직하고, 보다 바람직하게는 5 × 1019 내지 5 × 1020/㎤의 범위이다.
p형 불순물로서는, 특별히 한정되지 않지만, 예를 들어 바람직하게는 Mg을 들 수 있다.
p형 콘택트층(16b)의 막 두께는, 특별히 한정되지 않지만, 10 내지 500㎚가 바람직하고, 보다 바람직하게는 50 내지 200㎚이다. 막 두께가 이 범위이면, 발광 출력의 점에서 바람직하다.
「발광층」
발광층(15)은, n형 반도체층(14) 상에 적층되는 동시에 p형 반도체층(16)이 그 위에 적층되는 층이고, 도 1에 도시한 바와 같이, 질화갈륨계 화합물 반도체로 이루어지는 장벽층(15a)과, 인듐을 함유하는 질화갈륨계 화합물 반도체로 이루어지는 우물층(15b)이 교대로 반복하여 적층되고, 또한 n형 반도체층(14)측 및 p형 반도체층(16)측에 장벽층(15a)이 배치되는 순서로 적층하여 형성된다.
또한, 도 1에 도시한 예에서는, 발광층(15)은, 6층의 장벽층(15a)과 5층의 우물층(15b)이 교대로 반복하여 적층되고, 발광층(15)의 최상층 및 최하층에 장벽층(15a)이 배치되고, 각 장벽층(15a) 사이에 우물층(15b)이 배치되는 구성으로 되어 있다.
장벽층(15a)으로서는, 예를 들어 인듐을 함유한 질화갈륨계 화합물 반도체로 이루어지는 우물층(15b)보다도 밴드 갭 에너지가 큰 AlcGa1-cN(0 ≤ c < 0.3) 등의 질화갈륨계 화합물 반도체를, 적절하게 사용할 수 있다.
또한, 우물층(15b)에는, 인듐을 함유하는 질화갈륨계 화합물 반도체로서, 예를 들어 Ga1-sInsN(0 < s < 0.4) 등의 질화갈륨인듐을 사용할 수 있다.
또한, 발광층(15) 전체의 막 두께로서는, 특별히 한정되지 않지만, 양자 효과가 얻어지는 정도의 막 두께, 즉 임계막 두께 영역인 것이 바람직하다. 예를 들어, 발광층(15)의 막 두께는, 1 내지 500㎚의 범위인 것이 바람직하고, 100㎚ 전후의 막 두께이면 보다 바람직하다. 막 두께가 상기 범위이면, 발광 출력의 향상에 기여한다.
『투광성 정극』
투광성 정극(17)은, 상술한 바와 같이 하여 제작되는 적층 반도체(10)의 p형 반도체층(16) 상에 형성되는 투광성의 전극이다.
투광성 정극(17)의 재질로서는, 특별히 한정되지 않고, ITO(In2O3-SnO2), AZO(ZnO-Al2O3), IZO(In2O3-ZnO), GZO(ZnO-Ga2O3) 등의 재료를, 이 기술 분야에서 잘 알려진 관용의 수단으로 마련할 수 있다. 또한, 그 구조도, 종래 공지된 구조를 포함하여 어떠한 구조의 것도 전혀 제한 없이 사용할 수 있다.
투광성 정극(17)은, Mg 도프 p형 반도체층(16) 상의 대략 전체면을 덮도록 형성해도 상관없고, 간극을 두고 격자 형상이나 트리 형상으로 형성해도 좋다. 투광성 정극(17)을 형성한 후에, 합금화나 투명화를 목적으로 한 열 어닐을 실시하는 경우도 있지만, 실시하지 않아도 상관없다.
『정극 본딩 패드 및 부극』
정극 본딩 패드(18)는, 상술한 투광성 정극(17) 상에 형성되는 전극이다.
정극 본딩 패드(18)의 재료로서는, Au, Al, Ni 및 Cu 등을 사용한 각종 구조가 주지이고, 이들 주지의 재료, 구조의 것을 전혀 제한 없이 사용할 수 있다.
정극 본딩 패드(18)의 두께는 100 내지 1000㎚의 범위 내인 것이 바람직하다. 또한, 본딩 패드의 특성상, 두께가 큰 쪽이, 본더빌리티가 높아지기 때문에, 정극 본딩 패드(18)의 두께는 300㎚ 이상으로 하는 것이 보다 바람직하다. 또한, 제조 비용의 관점에서 500㎚ 이하로 하는 것이 바람직하다.
부극(19)은, 기판(11) 상에, n형 반도체층(14), 발광층(15), 및 p형 반도체층(16)이 순차 적층된 반도체층에 있어서, n형 반도체층(14)의 n형 콘택트층(14b)에 접하도록 형성된다.
이로 인해, 부극(19)을 형성할 때에는, p형 반도체층(16), 발광층(15) 및 n형 반도체층(14)의 일부를 제거하여 n형 콘택트층(14b)의 노출 영역(14d)을 형성하고, 이 위에 부극(19)을 형성한다.
부극(19)의 재료로서는, 각종 조성 및 구조의 부극이 주지이고, 이들 주지의 부극을 전혀 제한 없이 사용할 수 있고, 이 기술 분야에서 잘 알려진 관용의 수단으로 마련할 수 있다.
[Ⅲ족 질화물 반도체 발광 소자의 제조 방법]
본 실시 형태의 Ⅲ족 질화물 반도체 발광 소자의 제조 방법은, 상술한 바와 같이, 기판(11) 상에 Ⅴ족 원소를 포함하는 가스와 금속 재료를 플라즈마로 활성화하여 반응시킴으로써 Ⅲ족 질화물 화합물로 이루어지는 중간층(12)을 성막하고, 상기 중간층(12) 상에, n형 반도체층(14), 발광층(15), 및 p형 반도체층(16)을 순차 적층하는 방법이고, 상기 Ⅴ족 원소를 질소로 하고, 중간층(12)을 성막할 때의, 상기 가스 중에 있어서의 질소의 가스 분율을 20％ 초과 99％ 이하의 범위로 하는 동시에, 중간층(12)을 단결정 조직으로서 형성하는 방법이다.
본 실시 형태의 제조 방법은, 기판(11) 상에 Ⅲ족 질화물 반도체 결정을 에피택셜 성장시킬 때, 예를 들어 스퍼터법 등을 사용하여, 플라즈마로 활성화하여 반응한 원료를 기판(11) 상에 성막하여 중간층(12)을 형성하는 방법이고, 가스 중 에 있어서의 질소의 가스 분율을 상기 범위로 하여 중간층(12)을 성막함으로써, 양호한 결정성을 갖는 중간층(12)을, 특정의 이방성을 갖는 배향막으로서, 단시간에 기판(11) 상에 성막할 수 있다. 이에 의해, 중간층(12) 상에 결정성이 양호한 Ⅲ족 질화물 반도체를 효율적으로 성장시키는 것이 가능해진다.
또한, 본 실시 형태에서 나타내는 예에서는, 중간층(12)을 스퍼터법에 의해 형성한 후, 그 위에 n형 반도체층(14)의 하지층(14a)을 MOCVD법에 의해 형성하고, n형 콘택트층(14b) 및 n형 클래드층(14c)의 각 층을 스퍼터법으로 형성하고, 그 위의 발광층(15)을 MOCVD법으로 형성하고, 그리고, p형 반도체층(16)을 구성하는 p형 클래드층(16a) 및 p형 콘택트층(16b)의 각 층을 스퍼터법으로 형성하는 방법으로 하고 있다.
「중간층의 형성」
중간층(12)을 기판(11) 상에 성막할 때, 기판(11)에는 습식의 전처리를 행하는 것이 바람직하다. 예를 들어, 실리콘으로 이루어지는 기판(11)에 대해서는, 잘 알려진 RCA 세정 방법 등을 행하고, 표면을 수소 종단시켜 둠으로써, 성막 프로세스가 안정된다.
또한, 기판(11)을 반응기(스퍼터 장치) 중에 도입한 후, 중간층(12)을 형성하기 전에, 역 스퍼터법 등의 방법을 사용하여 전처리를 행할 수 있다. 구체적으로는, 기판(11)을 Ar이나 N2의 플라즈마 중에 노출시킴으로써 표면을 정돈할 수 있다.
예를 들어, Ar가스나 N2 가스 등의 플라즈마를 기판(11) 표면에 작용시킴으로써, 기판(11) 표면에 부착한 유기물이나 산화물을 제거할 수 있다. 이 경우, 기판(11)과 챔버 사이에 전압을 인가하면, 플라즈마 입자가 효율적으로 기판(11)에 작용한다.
이와 같은 전처리를 기판(11)에 행함으로써, 기판(11)의 표면(11a) 전체면에 중간층(12)을 성막할 수 있고, 그 위에 성막되는 막의 결정성을 높이는 것이 가능해진다.
또한, 기판(11)으로의 전처리는, 상술한 바와 같은, 이온 성분과, 전하를 갖지 않는 래디컬 성분이 혼합된 분위기에서 행해지는 플라즈마 처리로 행하는 것이 바람직하다.
여기서, 기판의 표면으로부터 유기물이나 산화물 등의 컨테미네이션을 제거할 때, 예를 들어 이온 성분 등을 단독으로 기판 표면에 공급한 경우에는, 에너지가 지나치게 강하여 기판 표면에 데미지를 부여해 버리고, 기판 상에 성장시키는 결정의 품질을 저하시켜 버린다는 문제가 있다.
본 발명에 있어서는, 기판(11)으로의 전처리를, 상술한 바와 같은 이온 성분과 래디컬 성분이 혼합된 분위기에서 행해지는 플라즈마 처리를 사용한 방법으로 하고, 기판(11)에 적절한 에너지를 갖는 반응종을 작용시킴으로써, 기판(11) 표면에 데미지를 부여하지 않고 컨테미네이션 등의 제거를 행하는 것이 가능해진다. 이와 같은 효과가 얻어지는 메커니즘으로서는, 이온 성분의 비율이 적은 플라즈마 를 사용함으로써 기판 표면에 부여하는 데미지가 억제되는 것과, 기판 표면에 플라즈마를 작용시킴으로써 효과적으로 컨테미네이션을 제거할 수 있는 것 등을 생각할 수 있다.
중간층(12)을 기판(11) 상에 성막하는 방법으로서는, 특정의 진공도에서 고전압을 걸어 방전하는 스퍼터법 외에, 예를 들어 MOCVD법, 높은 에너지 밀도의 레이저를 조사하여 플라즈마를 발생시키는 펄스 레이저 디포지션(PLD)법, 전자선을 조사시킴으로써 플라즈마를 발생시키는 펄스 전자선 퇴적(PED)법 등을 들 수 있고, 적절하게 선택하여 사용할 수 있지만, 스퍼터법이 가장 간편하고 양산에도 적합하기 때문에, 적합한 방법이다.
또한, 스퍼터법에 의해, Ⅴ족 원소로서 질소 가스를 사용하여 성막을 행할 때, 질소가 타깃(금속 재료) 표면에 흡착되는 것이 알려져 있다(Mat.Res.Soc.Symp.Proc. Vol.68, 357, 1986을 참조). 일반적으로, 금속 재료의 타깃을 사용하여 스퍼터하는 경우, DC 스퍼터법을 사용하면 성막 효율의 점에서 바람직하지만, 질소가 타깃에 부착됨으로써 타깃 표면의 차지 업을 초래하여, 성막 속도가 안정되지 않을 가능성이 있으므로, 펄스 DC 스퍼터법으로 하거나, RF 스퍼터법으로 하는 것이 바람직하다.
스퍼터법에서는, 자장 내에 플라즈마를 폐입함으로써 효율을 향상시키는 기술이 일반적으로 사용되고 있고, 타깃을 치우침 없이 사용하기 위한 방법으로서는, 캐소드의 마그네트의 위치를 타깃 내에서 이동시키면서 성막하는, RF 스퍼터법을 사용하는 것이 바람직하다. 구체적인 마그네트의 운동 방법은, 스퍼터 장치에 의 해 적절하게 선택할 수 있고, 예를 들어 마그네트를 요동시키거나, 또는 회전 운동시킬 수 있다.
도 5에 도시한 예의 RF 스퍼터 장치(40)에서는, 금속 타깃(47)의 하방(도 5의 하방)에 마그네트(42)가 배치되고, 상기 마그네트(42)가 도시 생략한 구동 장치에 의해 금속 타깃(47)의 하방에서 요동한다. 챔버(41)에는 질소 가스, 및 아르곤 가스가 공급되고, 히터(44)에 장착된 기판(11) 상에 중간층이 성막된다. 이때, 상술한 바와 같이 마그네트(42)가 금속 타깃(47)의 하방에서 요동하고 있기 때문에, 챔버(41) 내에 폐입된 플라즈마가 이동하고, 기판(11)의 표면(11a) 외에, 측면에 대해서도, 불균일 없이 중간층을 성막하는 것이 가능해진다.
또한, 중간층(12)을 스퍼터법에 의해 성막하는 경우, 질소를 포함한 가스를 리액터 내로 유통시키는 리액티브 스퍼터법에 의해 성막하는 방법으로 하는 것이, 반응을 제어함으로써 결정성을 양호하게 유지할 수 있고, 그 양호한 결정성을 안정적으로 재현할 수 있는 점에서 보다 바람직하다.
또한, 스퍼터법, 특히 리액티브 스퍼터법을 사용하여 중간층(12)을 성막하는 경우, 기판(11)의 온도 이외의 중요한 파라미터로서는, 질소 분압이나 노 내의 압력 등을 들 수 있다.
질소를 포함하는 가스 중에 있어서의 질소의 가스 분율, 즉, 질소(N2)와 Ar의 유량에 대한 질소 유량의 비는, 질소가 20％ 초과인 것이 바람직하다. 질소가 20％ 이하라고 하면, 질소의 존재량이 적어 기판(11) 상에 금속이 석출되어 버리 고, 중간층(12)으로서 Ⅲ족 질화물 화합물에 요구되는 결정 구조로 되지 않는다. 또한, 질소가 99％를 상회하는 유량비라고 하면, Ar의 양이 지나치게 적어, 스퍼터율이 대폭 저하되어 버리므로 바람직하지 않다. 또한, 질소를 포함하는 가스 중에 있어서의 질소의 가스 분율은, 40％ 초과 99％ 이하의 범위인 것이 보다 바람직하고, 75％ 초과 99％ 이하의 범위인 것이 가장 바람직하다.
본 실시 형태에서는, 활성인 질소 반응종을 고농도로 기판(11) 상에 공급함으로써, 기판(11) 상에 있어서의 마이그레이션을 억제할 수 있고, 이에 의해, 자기조직화를 억제하여, 중간층(12)을 적정하게 단결정 조직으로 하는 것이 가능해진다. 중간층(12)에 있어서, 단결정으로 이루어지는 조직을 적정하게 제어함으로써, 그 위에 적층되는 GaN으로 이루어지는 반도체층의 결정성을 양호하게 제어할 수 있다.
또한, 스퍼터법을 사용하여 중간층(12)을 성막할 때의 노 내의 압력은, 0.2㎩ 이상인 것이 바람직하다. 이 노 내의 압력이 0.2㎩ 미만이면, 발생하는 반응종이 갖는 운동 에너지가 지나치게 커져, 형성되는 중간층의 막질이 불충분해진다. 또한, 이 노 내의 압력의 상한은 특별히 한정되지 않지만, 0.8㎩ 이상이 되면, 막의 배향에 기여하는 2량체 하전 입자가 플라즈마 중의 하전 입자의 상호 작용을 받도록 되기 때문에, 노 내의 압력은, 0.2 내지 0.8㎩의 범위로 하는 것이 바람직하다.
또한, 중간층(12)을 성막할 때의 성막율은, 0.01㎚/s 내지 10㎚/s의 범위로 하는 것이 바람직하다. 성막율이 0.01㎚/s 미만이이라고 하면, 막이 층으로 되지 않고 섬 형상으로 성장해 버려, 기판(11)의 표면을 덮을 수 없게 될 우려가 있다. 성막율이 10㎚/s를 초과하면, 막이 결정체로 되지 않고 비정질로 되어 버린다.
중간층(12)을 성막할 때의 기판(11)의 온도는, 실온 내지 1000℃의 범위로 하는 것이 바람직하고, 200 내지 800℃의 범위로 하는 것이 보다 바람직하다. 기판(11)의 온도가 상기 하한 미만이라고 하면, 중간층(12)이 기판(11) 전체면을 덮을 수 없고, 기판(11) 표면이 노출될 우려가 있다. 기판(11)의 온도가 상기 상한을 초과하면, 금속 원료의 마이그레이션이 지나치게 활발하게 되어, 버퍼층으로서의 기능의 점으로부터 부적절한 층으로 될 우려가 있다.
또한, 본 발명에서 설명하는 실온이라 함은, 공정의 환경 등에도 영향을 미치는 온도이지만, 구체적인 온도로서는, 0 내지 30℃의 범위이다.
금속 원료를 플라즈마화하는 성막법을 사용하여, 중간층으로서 혼정을 성막할 때에는, 예를 들어, Al 등을 포함하는 금속 재료의 혼합물(반드시, 합금을 형성하고 있지 않아도 상관없음)을 타깃으로서 사용하는 방법도 있고, 다른 재료로 이루어지는 2개의 타깃을 준비하여 동시에 스퍼터하는 방법으로 해도 좋다. 예를 들어, 일정한 조성의 막을 성막하는 경우에는 혼합 재료의 타깃을 사용하여, 조성이 다른 몇 종류의 막을 성막하는 경우에는 복수의 타깃을 챔버 내에 설치하면 좋다.
본 실시 형태에서 사용하는 질소(Ⅴ족 원소)를 포함하는 가스로서는, 일반적으로 알려져 있는 질소 화합물을 전혀 제한하지 않고 사용할 수 있지만, 암모니아나 질소(N2)는 취급이 간단한 동시에, 비교적 저렴하여 입수 가능하기 때문에 바람 직하다.
암모니아는 분해 효율이 양호하고, 높은 성장 속도로 성막하는 것이 가능하지만, 반응성이나 독성이 높기 때문에, 제해 설비나 가스 검지기가 필요해지고, 또한 반응 장치에 사용하는 부재의 재료를 화학적으로 안정성이 높은 것으로 할 필요가 있다.
또한, 질소(N2)를 원료로서 사용한 경우에는, 장치로서는 간편한 것을 사용할 수 있지만, 높은 반응 속도는 얻을 수 없다. 그러나, 질소를 전계나 열 등에 의해 분해한 후 장치에 도입하는 방법으로 하면, 암모니아보다는 낮기는 하지만 공업 생산적으로 이용 가능한 정도의 성막 속도를 얻을 수 있기 때문에, 장치 비용과의 균형을 생각하면, 가장 적절한 질소원이다.
또한, 상술한 바와 같이, 중간층(12)은, 기판(11)의 측면을 덮도록 하여 형성하는 것이 바람직하다. 또한, 중간층(12)은, 기판(11)의 측면 및 이면을 덮도록 하여 형성하는 것이 가장 바람직하다. 그러나, 종래 성막 방법으로 중간층을 성막한 경우, 최대 6회로부터 8회 정도의 성막 처리를 행할 필요가 있어, 장시간의 공정으로 되어 버린다. 이것 이외의 성막 방법으로서는, 기판을 보유 지지하지 않고 챔버 내에 설치함으로써, 기판 전체면에 성막하는 방법도 생각되나, 기판을 가열할 필요가 있는 경우에는 장치가 복잡해질 우려가 있다.
그래서, 예를 들어 기판을 요동시키거나 또는 회전 운동시킴으로써, 기판의 위치를, 성막 재료의 스퍼터 방향에 대해 변경시키면서, 성막하는 방법을 생각할 수 있다. 이와 같은 방법으로 함으로써, 기판의 표면 및 측면을 한 번의 공정으로 성막하는 것이 가능해지고, 계속해서 기판 이면으로의 성막 공정을 행함으로써, 합계 2회의 공정으로 기판 전체면을 덮는 것이 가능해진다.
또한, 성막 재료원이, 큰 면적의 발생원으로부터 발생하는 구성으로 하고, 또한, 재료의 발생 위치를 이동시킴으로써, 기판을 이동시키지 않고 기판 전체면에 성막하는 방법으로 해도 좋다. 이와 같은 방법으로서는, 상술한 바와 같이, 마그네트를 요동시키거나 또는 회전 운동시킴으로써, 캐소드의 마그넷의 위치를 타깃 내에서 이동시키면서 성막하는, RF 스퍼터법을 들 수 있다. 또한, 이와 같은 RF 스퍼터법으로 성막을 행하는 경우, 기판측과 캐소드측의 양쪽을 이동시키는 방법으로 해도 좋다. 또한, 재료의 발생원인 캐소드를 기판 근방에 배치함으로써, 발생하는 플라즈마를 기판에 대해 빔 형상으로 공급하는 것이 아니라, 기판을 감싸도록 공급하는 구성으로 하면, 기판 표면 및 측면의 동시 성막이 가능해진다.
「반도체층의 형성」
본 실시 형태의 제조 방법에서는, 기판(11) 상에 성막된 중간층(12) 상에, Ⅲ족 질화물 반도체로 이루어지는 반도체층(20)을 형성한다. 본 예에서는, 반도체층(20) 내에, n형 반도체층(14)의 하지층(14a)을 MOCVD법에 의해 형성한 후, n형 콘택트층(14b) 및 n형 클래드층(14c)의 각 층을 스퍼터법으로 형성하고, 그 위의 발광층(15)을 MOCVD법으로 형성하고, 그리고, p형 반도체층(16)을 구성하는 p형 클래드층(16a) 및 p형 콘택트층(16b)의 각 층을 반응성 스퍼터법으로 형성한다.
본 실시 형태에 있어서는, 반도체층(20)을 형성할 때의 질화갈륨계 화합물 반도체의 성장 방법은, 특별히 한정되지 않고, 상술한 본 실시 형태의 제조 방법 및 제조 장치에 의한 반응성 스퍼터법 외에, MOCVD(유기 금속 화학 기상 성장법), HVPE(하이드라이드 기상 성장법), MBE(분자선 애피택시법) 등, 질화물 반도체를 성장시키는 것이 알려져 있는 모든 방법을 적용할 수 있다. 바람직한 성장 방법으로서는, 막 두께 제어성, 양산성의 관점에서 MOCVD법이다. MOCVD법에서는, 캐리어 가스로서 수소(H2) 또는 질소(N2), Ⅲ족 원료인 Ga원으로서 트리메틸갈륨(TMG) 또는 트리에틸갈륨(TEG), Al원으로서 트리메틸알루미늄(TMA) 또는 트리에틸알루미늄(TEA), In원으로서 트리메틸인듐(TMI) 또는 트리에틸인듐(TEI), Ⅴ족 원료인 N원으로서 암모니아(NH3), 히드라진(N2H4) 등이 사용된다. 또한, 도펀트로서는, n형에는 Si 원료로서 모노실란(SiH4) 또는 디실란(Si2H6)을, Ge 원료로서 게르만 가스(GeH4)나, 테트라메틸게르마늄[(CH3)4Ge]이나 테트라에틸게르마늄[(C2H5)4Ge] 등의 유기 게르마늄 화합물을 이용할 수 있다. MBE법에서는, 원소 형상의 게르마늄도 도핑원으로서 이용할 수 있다. p형에는 Mg 원료로서는 예를 들어 비스시클로펜타디에닐마그네슘(Cp2Mg) 또는 비스에틸시클로펜타디에닐마그네슘(EtCp2Mg)을 사용한다.
상술한 바와 같은 질화갈륨계 화합물 반도체는, Al, Ga 및 In 이외에도, 다른 Ⅲ족 원소가 함유된 구성으로 할 수 있고, 필요에 따라서 Ge, Si, Mg, Ca, Zn, Be 등의 도펀트 원소를 함유할 수 있다. 또한, 의도적으로 첨가한 원소에 한정되 지 않고, 성막 조건 등에 의존하여 필연적으로 포함되는 불순물, 및 원료, 반응관 재질에 포함되는 미량 불순물을 포함하는 경우도 있다.
(n형 반도체층의 형성)
본 실시 형태의 반도체층(20)을 형성할 때, 우선, n형 반도체층(14)의 하지층(14a)을, 종래 공지된 MOCVD법을 사용하여 중간층(12) 상에 적층하여 성막한다. 계속해서, 하지층(14a) 상에, n형 콘택트층(14b) 및 n형 클래드층(14c)을 스퍼터법으로 성막한다. 이때, n형 콘택트층(14b) 및 n형 클래드층(14c)의 각 층은, 동일한 스퍼터 장치를 사용하여 성막할 수 있다.
기판(11) 상에 단결정의 Ⅲ족 질화물 반도체로 이루어지는 하지층(14a)을 형성하는 방법으로서는, 본 실시 형태와 같이, AlN으로 이루어지는 중간층(12)을 스퍼터법에 의해 기판(11) 상에 형성하고, 그 위에, 중간층(12)을 형성하는 온도보다도 고온으로, MOCVD법에 의해 단결정의 GaN층을 형성하는 방법이 있다.
본 실시 형태에서는, 상술한 방법으로 기판(11)에 중간층(12)을 성막한 후, 하지층(14a)을 성막하기 전에 어닐 처리를 행하는 것은 특별히 필요하지 않다. 그러나, 일반적으로, Ⅲ족 질화물 반도체의 성막을 MOCVD, MBE, VPE 등의 기상 화학 성막 방법으로 행하는 경우, 성막을 수반하지 않는 승온 과정 및 온도의 안정화 과정을 거쳐 처리되지만, 이들 과정에 있어서 Ⅴ족의 원료 가스를 챔버 내로 유통시키는 일이 많으므로, 결과적으로 어닐 효과가 발생하는 일이 있다.
또한, 그때에 유통시키는 캐리어 가스로서는, 일반적인 것을 전혀 제한 없이 사용할 수 있고, MOCVD 등의 기상 화학 성막 방법으로 널리 사용되는 수소나 질소 를 사용해도 좋다. 그러나, 캐리어 가스로서 화학적으로 비교적 활성인 수소를 사용한 경우, 결정성이나 결정 표면의 평탄성을 손상시킬 우려가 있기 때문에, 처리 시간을 짧게 하는 것이 바람직하다.
하지층(14a)을 적층하는 방법으로서는, 특별히 한정되지 않고, 상술한 각 방법과 같이, 전위(轉位)의 루프화를 발생시킬 수 있는 결정 성장 방법이면, 전혀 제한 없이 사용할 수 있다. 특히, MOCVD법이나 MBE법, VPE법은, 상술한 바와 같은 마이그레이션을 발생할 수 있기 때문에, 양호한 결정성의 막을 성막하는 것이 가능해지기 때문에 적절하다. 그 중에서도, MOCVD법은, 가장 결정성이 좋은 막을 얻을 수 있는 점에서 보다 적합하게 사용할 수 있다.
또한, 스퍼터법을 사용하여 Ⅲ족 질화물 반도체로 이루어지는 하지층(14a)을 성막하는 것도 가능하다. 스퍼터법을 사용하는 경우에는, MOCVD법이나 MBE법 등과 비교하여, 장치를 간편한 구성으로 하는 것이 가능해진다.
또한, 하지층(14a)을 스퍼터법에 의해 성막하는 경우에는, Ⅴ족 원료(질소)를 리액터 내로 유통시키는 리액티브 스퍼터법에 의해 성막하는 방법으로 하는 것이, 반응을 제어함으로써 결정성을 양호하게 유지할 수 있고, 그 양호한 결정성을 안정적으로 재현할 수 있는 점에서 보다 바람직하다.
하지층(14a)을 성막할 때의 기판(11)의 온도, 즉, 하지층(14a)의 성장 온도는 800℃ 이상으로 하는 것이 바람직하다. 이것은, 하지층(14a)을 성막할 때의 기판(11)의 온도를 높게 함으로써 원자의 마이그레이션이 발생하기 쉬워지고, 전위의 루프화가 용이하게 진행하기 때문이고, 더 바람직하게는 900℃ 이상이고, 1000℃ 이상이 가장 바람직하다.
또한, 하지층(14a)을 성막할 때의 기판(11)의 온도는, 결정의 분해하는 온도보다도 저온일 필요가 있기 때문에, 1200℃ 미만으로 하는 것이 바람직하다.
따라서, 상기 하지층(14a)의 성장 온도는, 바람직하게는 800℃ 이상 1200℃ 미만, 더 바람직하게는 900℃ 이상 1200℃, 가장 바람직하게는 1000℃ 이상 1200℃ 미만의 온도 범위로 할 수 있다. 하지층(14a)을 성막할 때의 기판(11)의 온도가 이들 온도 범위 내이면, 결정성이 좋은 하지층(14a)이 얻어진다.
또한, 하지층(14a)에 대해서는, 스퍼터 장치의 챔버 내에, Si 등의 도너 불순물로 이루어지는 도펀트 원소를 공급하지 않고 언도프로 성막한다. 한편, n형 콘택트층(14b) 및 n형 클래드층(14c)에 대해서는, 챔버 내에 도너 불순물로 이루어지는 불순물 원소를 공급하여 성막함으로써, 도너 불순물이 첨가되어 도전성이 n형으로 제어된 GaN층이 얻어진다.
(발광층의 형성)
n형 클래드층(14c) 상에는, 발광층(15)을, 종래 공지된 MOCVD법에 의해 형성한다. 도 1에 예시한 바와 같은, 본 실시 형태에서 형성하는 발광층(15)은, GaN 장벽층으로 시작되어 GaN 장벽층으로 끝나는 적층 구조를 갖고 있고, Si 도프의 GaN으로 이루어지는 6층의 장벽층(15a)과, 논도프의 In0.2Ga0.8N으로 이루어지는 5층의 우물층(15b)을 교대로 적층하여 형성한다.
(p형 반도체층의 형성)
발광층(15) 상, 즉, 발광층(15)의 최상층으로 되는 장벽층(15a) 상에는, p형 클래드층(16a) 및 p형 콘택트층(16b)으로 이루어지는 p형 반도체층(16)을, 상술한 바와 같은 본 실시 형태의 제조 방법을 사용하여 반응성 스퍼터법으로 성막한다.
본 실시 형태에서는, 우선, Mg을 도프한 Al0.1Ga0.9N으로 이루어지는 p형 클래드층(16a)을 발광층(15)[최상층의 장벽층(15a)] 상에 형성하고, 그 위에, Mg을 도프한 Al0.02Ga0.98N으로 이루어지는 p형 콘택트층(16b)을 형성한다. 이때, p형 클래드층(16a) 및 p형 콘택트층(16b)의 적층에는, 동일한 스퍼터 장치를 사용할 수 있다.
이들 p형 클래드층(16a) 및 p형 콘택트층(16b)으로 이루어지는 p형 반도체층(16)의 성막 처리에 있어서는, 상술한 본 실시 형태의 제조 방법을 사용하고, 스퍼터 챔버(41) 내에 억셉터 불순물(Mg)로 이루어지는 도펀트 원소를 공급하여 성막함으로써, 억셉터 불순물이 첨가되어 도전성이 p형으로 제어된 GaN층[p형 반도체층(16)]이 얻어진다.
「투광성 정극의 형성」
상술한 바와 같은 방법에 의해, 기판(11) 상에, 중간층(12) 및 반도체층이 적층된 적층 반도체(10)의 p형 콘택트층(16b) 상에, ITO로 이루어지는 투광성 정극(17)을 형성한다.
투광성 정극(17)의 형성 방법으로서는, 특별히 한정되지 않고, 이 기술 분야에서 잘 알려진 관용의 수단으로 마련할 수 있다. 또한, 그 구조도, 종래 공지된 구조를 포함하여 어떠한 구조의 것도 전혀 제한 없이 사용할 수 있다.
또한, 상술한 바와 같이, 투광성 정극(17)의 재료는, ITO에는 한정되지 않고 AZO, IZO, GZO 등의 재료를 사용하여 형성하는 것이 가능하다.
또한, 투광성 정극(17)을 형성한 후, 합금화나 투명화를 목적으로 한 열 어닐을 실시하는 경우도 있지만, 실시하지 않아도 상관없다.
「정극 본딩 패드 및 부극의 형성」
적층 반도체(10) 상에 형성된 투광성 정극(17) 상에, 또한 정극 본딩 패드(18)를 형성한다.
이 정극 본딩 패드(18)는, 예를 들어 투광성 정극(17)의 표면측으로부터 차례로, Ti, Al, Au의 각 재료를, 종래 공지된 방법으로 적층함으로써 형성할 수 있다.
또한, 부극(19)을 형성할 때에는, 우선, 기판(11) 상에 형성된 발광층(15), p형 반도체층(16), 및 n형 반도체층(14)의 일부를 건식 에칭 등의 방법에 의해 제거함으로써, n형 콘택트층(14b)의 노출 영역(14d)을 형성한다(도 2 및 도 3 참조).
그리고, 이 노출 영역(14d) 상에, 예를 들어, 노출 영역(14d) 표면측으로부터 차례로, Ni, Al, Ti 및 Au의 각 재료를, 종래 공지된 방법으로 적층함으로써, 4층 구조의 부극(19)을 형성할 수 있다.
그리고, 상술한 바와 같이 하여, 적층 반도체(10) 상에, 투광성 정극(17), 정극 본딩 패드(18) 및 부극(19)을 설치한 웨이퍼를, 기판(11)의 이면을 연삭 및 연마하여 미러 형상의 면으로 한 후, 예를 들어 한 변이 350㎛인 정방형으로 절단 함으로써, 발광 소자 칩[발광 소자(1)]으로 할 수 있다.
이상 설명한 바와 같은, 본 실시 형태의 Ⅲ족 질화물 반도체 발광 소자의 제조 방법에 따르면, 스퍼터법 등, 플라즈마에 의해 원료를 활성화하는 방법으로, 기판(11) 상에 단결정 조직을 갖는 중간층(12)을 성막하고, 또한 Ⅴ족 원소인 질소의 분압을 상기 범위로 규정하고 있다. 이에 의해, 균일성이 좋은 결정막으로 이루어지는 중간층(12)을 단시간에 성막할 수 있는 동시에, 어떠한 기판에 대해서도, 중간층(12)을, 특정의 이방성을 갖는 배향막으로서 기판(11) 상에 성막할 수 있다. 또한, 중간층(12)의 성막 속도가 향상되므로, 노 내 부착물 등의 불순물이 막에 혼입되는 것을 방지할 수 있다. 또한, 중간층(12)을 단결정 조직으로서 성막하므로, 중간층(12)이 버퍼층으로서 유효하게 작용하기 때문에, 그 위에 성막되는 Ⅲ족 질화물 반도체로 이루어지는 반도체층(20)은, 양호한 결정성을 갖는 결정막으로 된다.
따라서, 기판(11) 상에 결정성이 양호한 Ⅲ족 질화물 화합물로 이루어지는 중간층(12), 및 Ⅲ족 질화물 반도체로 이루어지는 반도체층(20)을 효율적으로 성장시킬 수 있고, 생산성이 우수하고 저렴한 동시에, 우수한 발광 특성을 구비한 Ⅲ족 질화물 반도체 발광 소자(1)가 얻어진다.
[램프]
이상 설명한 바와 같은, 본 발명에 관한 Ⅲ족 질화물 반도체 발광 소자와 형광체를 조합함으로써, 당업자 주지의 수단에 의해 램프를 구성할 수 있다. 종래부터, 발광 소자와 형광체와 조합함으로써 발광색을 바꾸는 기술이 알려져 있고, 이 와 같은 기술을 전혀 제한되지 않고 채용하는 것이 가능하다.
예를 들어, 형광체를 적정하게 선정함으로써, 발광 소자로부터 장파장의 발광을 얻는 것도 가능해지고, 또한 발광 소자 자체의 발광 파장과 형광체에 의해 변환된 파장을 혼합함으로써, 백색 발광을 나타내는 램프로 할 수도 있다.
또한, 램프로서는, 일반 용도의 포탄형, 휴대 백라이트 용도의 사이드 뷰형, 표시기에 사용되는 탑 뷰형 등, 어느 용도로도 사용할 수 있다.
예를 들어, 도 4에 도시한 예와 같이, 동일면 전극형의 Ⅲ족 질화물 반도체 발광 소자(1)를 포탄형으로 실장하는 경우에는, 2개의 프레임 중 한쪽[도 4에서는 프레임(31)]에 발광 소자(1)를 접착하고, 또한 발광 소자(1)의 부극(도 3에 도시한 부호 19 참조)을 와이어(34)로 프레임(32)에 접합하고, 발광 소자(1)의 정극 본딩 패드(도 3에 도시한 부호 18 참조)를 와이어(33)로 프레임(31)에 접합한다. 그리고, 투명한 수지로 이루어지는 몰드(35)로 발광 소자(1)의 주변을 몰드함으로써, 도 4에 도시한 바와 같은 포탄형의 램프(3)를 제작할 수 있다.
또한, 본 발명에 관한 Ⅲ족 질화물 화합물 적층 반도체는, 상술한 발광 소자 외에, 레이저 소자나 수광 소자 등의 광전기 변환 소자, 또는, HBT나 HEMT 등의 전자 디바이스 등에 사용할 수 있다. 이들 반도체 소자는 각종 구조의 것이 알려져 있고, 본 실시 형태의 발광 소자(1)의 하지층(14a) 상에 적층되는 반도체 소자 구조는, 이들 주지의 소자 구조를 포함하여 전혀 제한되지 않는다.
다음에, 본 발명의 Ⅲ족 질화물 반도체 발광 소자를, 실시예에 의해 더 상세하게 설명하지만, 본 발명은 이들 실시예에만 한정되는 것은 아니다.
도 1에, 본 실험예에서 제작한 Ⅲ족 질화물 반도체 발광 소자의 적층 반도체의 단면 모식도를 도시한다.
본 예에서는, 사파이어로 이루어지는 기판(11)의 c면 상에, 중간층(12)으로서 RF 스퍼터법을 사용하여 AlN으로 이루어지는 단결정 조직의 층을 형성하고, 그 위에, 하지층(14a)으로서, MOCVD법을 사용하여 GaN으로 이루어지는 층을 형성했다.
우선, 한쪽면만을 에피택셜 성장으로 사용할 수 있는 정도로 경면 연마한 사파이어로 이루어지는 기판(11)을, 특히 습식 등의 전처리를 행하지 않고 스퍼터 장치 중으로 도입했다. 여기서, 스퍼터 장치로서는, 고주파식의 전원을 갖고, 또한 타깃 내에서 마그네트의 위치를 움직일 수 있는 기구를 갖는 장치를 사용했다.
그리고, 스퍼터 장치 내에서 기판(11)을 500℃까지 가열하고, 질소 가스를 15sccm의 유량으로 도입한 후, 챔버 내의 압력을 1.0㎩로 유지하고, 기판(11)측에 50W의 고주파 바이어스를 인가하고, 질소 플라즈마에 노출시킴으로써 기판(11) 표면을 세정했다.
계속해서, 기판(11)의 온도는 그대로, 스퍼터 장치 내에 아르곤 및 질소 가스를 도입했다. 그리고, 2000W의 고주파 바이어스를 금속-Al 타깃측에 인가하고, 노 내의 압력을 0.5㎩로 유지하고, Ar 가스를 5sccm, 질소 가스를 15sccm 유통시킨 조건 하(가스 전체에 있어서의 질소의 비는 75％)에서, 사파이어로 이루어지는 기판(11) 상에, AlN으로 이루어지는 단결정의 중간층(12)을 성막했다.
타깃 내의 마그네트는, 기판(11)의 세정시, 및 성막시 중 어느 것에 있어서도 요동시켰다.
그리고, 미리 측정한 성막 속도(0.067㎚/s)에 따라서, 규정한 시간의 처리에 의해, 40㎚의 AlN[중간층(12)]을 성막 후, 플라즈마 동작을 정지하고, 기판(11)의 온도를 저하시켰다.
또한, 상기와 같은 조작을, 스퍼터 시간은 고정하고, 아르곤 가스를 20sccm 유통시킨 조건(가스 전체에 대한 질소의 비는 0％), 아르곤 가스를 16sccm, 질소 가스를 4sccm 유통시킨 조건(가스 전체에 대한 질소의 비는 20％), 아르곤 가스를 12sccm, 질소 가스를 8sccm 유통시킨 조건(가스 전체에 대한 질소의 비는 40％), 아르곤 가스를 8sccm, 질소 가스를 12sccm 유통시킨 조건(가스 전체에 대한 질소의 비는 60％), 아르곤 가스를 4sccm, 질소 가스를 16sccm 유통시킨 조건(가스 전체에 대한 질소 가스의 비는 80％), 질소 가스만 20sccm 유통시킨 조건(가스 전체에 대한 질소의 비는 100％) 의, 6 수준의 조건에서, 사파이어로 이루어지는 기판 상에 AlN으로 이루어지는 중간층을 성막한 시료를 제작했다. 타킷 내의 마그네트는, 기판(11)의 세정시 및 성막시 중 어느 것에 있어서도 요동시켰다.
그리고, 미리 측정한 성막 속도에 따라서, 규정한 시간의 처리를 행하고, 40㎚의 AlN(중간층)을 성막 후, 플라즈마 동작을 정지하고, 기판의 온도를 저하시켰다.
그리고, 중간층(12)이 성막된 기판(11)을 스퍼터 장치로부터 취출하고, MOCVD로에 도입했다. 그리고, GaN층(Ⅲ족 질화물 반도체)이 성막된 시료를, MOCVD법을 사용하여 이하의 순서로 제작했다.
우선, 기판(11)을 반응로 중에 도입했다. 기판(11)은, 질소 가스 치환된 글 로브 박스 중에서, 가열용 카본제의 서셉터 상에 적재했다. 그리고, 질소 가스를 노 내로 유통시킨 후, 히터에 의해 기판(11)의 온도를 1150℃로 승온시켰다. 기판(11)이 1150℃의 온도에서 안정된 것을 확인한 후, 암모니아 배관의 밸브를 개방하고, 암모니아의 노 내로의 유통을 개시했다. 계속해서, 트리메틸갈륨(TMG)의 증기를 포함하는 수소를 노 내로 공급하고, 기판(11) 상에 성막된 중간층(12)의 상에, 하지층(14a)을 구성하는 GaN계 반도체를 부착시키는 처리를 행했다. 암모니아의 양은, V/Ⅲ비가 6000으로 되도록 조절했다. 약 1시간에 걸쳐 상기 GaN계 반도체의 성장을 행한 후, TMG의 배관의 밸브를 절환하고, 원료의 반응로 내로의 공급을 정지하여 성장을 정지시켰다. 그리고, GaN계 반도체의 성장을 종료시킨 후, 히터로의 통전을 정지하여, 기판(11)의 온도를 실온까지 강온했다.
이상의 공정에 의해, 사파이어로 이루어지는 기판(11) 상에 AlN으로 이루어지는 단결정의 중간층(12)을 형성하고, 또한 그 위에, 언도프로 2㎛의 막 두께의 GaN계 반도체로 이루어지는 하지층(14a)을 형성한 시료를 제작했다.
그리고, 상기 방법으로 성장시킨, 언도프의 GaN층(하지층)의 X선 로킹 커브(XRC) 측정을 행했다. 이 측정에는, Cu β선 X선 발생원을 광원으로 하여 사용하고, 배향면인 (0002)면과 수직면인 (10-10)면에서 행했다.
일반적으로, Ⅲ족 질화물 반도체의 경우, (0002)면의 XRC 스펙트럼 반가폭은 결정의 평탄성[모자익시티(mosaicity)의 지표로 되고, (10-10)면의 XRC 스펙트럼 반가폭은 결정의 전위 밀도(트위스트)의 지표로 된다.
도 6의 그래프 및 표 1에, 상기 각 질소 농도로 중간층을 성장시키고, 그 위 에 성막한 언도프 GaN층(하지층)의 X선 로킹 커브(XRC)의 반가폭을 나타낸다.
Figure 112009031761674-PCT00001
도 6 및 표 1에 나타낸 바와 같이, 질소 농도를 40％로 하고, 스퍼터법을 사용하여 기판 상에 AlN으로 이루어지는 중간층을 성막한 경우에는, 그 위에 성막한 언도프 GaN층의 (0002)면의 XRC 스펙트럼 반가폭이 132.8arcsec, (10-10)면의 XRC 스펙트럼 반가폭이 331.4arcsec이고, 모두 결정성이 양호하고, 표면이 미러 형상을 나타내고 있는 것을 확인할 수 있었다. 본 예에서는, 질소 농도를 60 내지 80％의 범위로 하여 중간층을 성막한 경우에, 그 위에 성막한 언도프 GaN층의 결정성이 양호하게 되어 있고, 특히, 질소 농도를 80％로 하여 중간층을 성막한 경우에는, 그 위에 성막한 언도프 GaN층의 (0002)면의 XRC 스펙트럼 반가폭이 77.8arcsec, (10-10)면의 XRC 스펙트럼 반가폭이 218.8arcsec로 되고, 최적인 질소 농도인 것이 명백해졌다.
이에 반해, 질소 농도를 20％ 이하로 하여 중간층을 성막한 경우, AlN을 스퍼터할 때, 기판 상에 Al이 금속인 상태로 성막되어 버려, 중간층의 표면이 백탁한 상태로 되고, X선 로킹 커브(XRC)의 측정이 불가능해졌다.
이상의 결과에 의해, 본 발명에 관한 Ⅲ족 질화물 반도체 발광 소자가, 생산성이 우수하고, 또한 우수한 발광 특성을 구비하고 있는 것이 명백하다.
본 발명에 관한 Ⅲ족 질화물 반도체 발광 소자는, 양호한 결정성을 갖는 Ⅲ족 질화물 반도체 결정으로 이루어지는 표면층을 갖고 있다. 따라서, 이 위에, 또한 기능을 갖게 한 Ⅲ족 질화물 반도체 결정층을 형성함으로써, 우수한 발광 특성을 갖는 발광 다이오드(LED), 레이저 다이오드(LD), 혹은 전자 디바이스 등의 반도체 발광 소자를 제작하는 것이 가능해진다.

Claims (22)

  1. 기판 상에, Ⅴ족 원소를 포함하는 가스와 금속 재료를 플라즈마로 활성화하여 반응시킴으로써 Ⅲ족 질화물 화합물로 이루어지는 중간층을 성막하고, 상기 중간층 상에, Ⅲ족 질화물 반도체로 이루어지는 n형 반도체층, 발광층, 및 p형 반도체층을 순차 적층하는 Ⅲ족 질화물 반도체 발광 소자의 제조 방법이며,
    상기 Ⅴ족 원소를 질소로 하고, 상기 중간층을 성막할 때의, 상기 가스 중에 있어서의 질소의 가스 분율을 20％ 초과 99％ 이하의 범위로 하는 동시에, 상기 중간층을 단결정 조직으로서 형성하는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  2. 제1항에 있어서, 상기 중간층을 스퍼터법에 의해 성막하는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  3. 제2항에 있어서, 상기 중간층을 RF 스퍼터법에 의해 성막하는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  4. 제3항에 있어서, 상기 중간층을 RF 스퍼터법을 사용하여, 캐소드의 마그네트를 이동시키면서 성막하는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  5. 제2항에 있어서, 상기 중간층을, Ⅴ족 원소를 포함하는 가스를 리액터 내로 유통시키는 리액티브 스퍼터법에 의해 성막하는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  6. 제1항에 있어서, 상기 금속 재료가 Al을 함유하는 재료인 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  7. 제1항에 있어서, 상기 기판의 온도를 실온 내지 1000℃의 범위로 하여, 상기 중간층을 형성하는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  8. 제1항에 있어서, 상기 중간층 상에, 상기 n형 반도체층에 구비되는 하지층을 적층하는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  9. 제8항에 있어서, 상기 하지층을 GaN계 화합물 반도체로 형성하는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  10. 제8항에 있어서, 상기 중간층과 상기 하지층을, 각각 다른 Ⅲ족 질화물 화합물로 형성하는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  11. 제8항에 있어서, 상기 하지층을 MOCVD법에 의해 상기 중간층 상에 성막하는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  12. 제8항에 있어서, 상기 하지층을 성막할 때의 상기 기판의 온도를 800℃ 이상으로 하는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  13. 기판 상에, Ⅴ족 원소를 포함하는 가스와 금속 재료가 플라즈마로 활성화되어 반응함으로써 Ⅲ족 질화물 화합물로 이루어지는 중간층이 성막되고, 상기 중간층 상에, Ⅲ족 질화물 반도체로 이루어지는 n형 반도체층, 발광층, 및 p형 반도체층이 순차 적층되어 이루어지는 Ⅲ족 질화물 반도체 발광 소자이며,
    상기 중간층은, 상기 Ⅴ족 원소가 질소로 되고, 상기 가스 중에 있어서의 질소의 가스 분율이 20％ 초과 99％ 이하의 범위로 되어 성막된 것인 동시에, 단결정 조직으로 되어 있는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자.
  14. 제13항에 있어서, 상기 중간층이 Al을 함유하는 조성으로 되어 있는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자.
  15. 제13항에 있어서, 상기 중간층이 상기 기판 표면의 적어도 90％ 이상을 덮도록 형성되어 있는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자.
  16. 제13항에 있어서, 상기 중간층이 적어도 상기 기판의 측면을 덮도록 형성되어 있는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자.
  17. 제13항에 있어서, 상기 중간층이 상기 기판의 측면 및 이면을 덮도록 형성되어 있는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자.
  18. 제13항에 있어서, 상기 중간층이 단결정으로 이루어지는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자.
  19. 제13항에 있어서, 상기 중간층의 막 두께가 20 내지 80㎚의 범위로 되어 있는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자.
  20. 제13항에 있어서, 상기 중간층 상에, 상기 n형 반도체층에 구비되는 하지층이 적층되어 이루어지는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자.
  21. 제20항에 있어서, 상기 하지층이 GaN계 화합물 반도체로 이루어지는 것을 특징으로 하는, Ⅲ족 질화물 반도체 발광 소자.
  22. 제13항에 기재된 Ⅲ족 질화물 반도체 발광 소자가 사용되어 이루어지는, 램 프.
KR1020097010793A 2006-12-20 2007-12-05 Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 반도체 발광 소자, 및 램프 KR20090074092A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006343019 2006-12-20
JPJP-P-2006-343019 2006-12-20
JPJP-P-2007-214539 2007-08-21
JP2007214539A JP2008177525A (ja) 2006-12-20 2007-08-21 Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Publications (1)

Publication Number Publication Date
KR20090074092A true KR20090074092A (ko) 2009-07-03

Family

ID=39536192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097010793A KR20090074092A (ko) 2006-12-20 2007-12-05 Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 반도체 발광 소자, 및 램프

Country Status (6)

Country Link
US (1) US8273592B2 (ko)
EP (1) EP2099078B1 (ko)
JP (1) JP2008177525A (ko)
KR (1) KR20090074092A (ko)
TW (1) TWI377701B (ko)
WO (1) WO2008075559A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5049659B2 (ja) * 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8154038B2 (en) 2008-07-01 2012-04-10 Taiwan Semiconductor Manufacturing Co., Ltd Group-III nitride for reducing stress caused by metal nitride reflector
JP2010073760A (ja) * 2008-09-16 2010-04-02 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
US8592240B2 (en) 2008-10-03 2013-11-26 Toyoda Gosei Co., Ltd. Method for manufacturing semiconductor light-emitting element
JP2010157604A (ja) 2008-12-26 2010-07-15 Showa Denko Kk 半導体発光素子の製造方法
JP2011023703A (ja) * 2009-06-17 2011-02-03 Sumitomo Electric Ind Ltd エピタキシャル基板、発光素子、発光装置およびエピタキシャル基板の製造方法
US8581229B2 (en) * 2009-11-23 2013-11-12 Koninklijke Philips N.V. III-V light emitting device with thin n-type region
JP2011151153A (ja) * 2010-01-20 2011-08-04 Showa Denko Kk 半導体ウェーハの製造方法
JP2012009695A (ja) 2010-06-25 2012-01-12 Showa Denko Kk 半導体発光素子の製造方法、半導体発光素子、電子機器及び機械装置
US10937649B2 (en) * 2012-06-18 2021-03-02 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Epitaxial growth of cubic and hexagonal InN films and their alloys with AlN and GaN
JP2015525484A (ja) * 2012-06-18 2015-09-03 アメリカ合衆国 低温における、立方晶系及び六方晶系ＩｎＮ並びにＡｌＮを伴うその合金のプラズマ支援原子層エピタキシー法
TWI565094B (zh) * 2012-11-15 2017-01-01 財團法人工業技術研究院 氮化物半導體結構
US9076651B1 (en) * 2013-12-20 2015-07-07 Intermolecular, Inc. Gate stacks and ohmic contacts for SiC devices
US20230141370A1 (en) * 2020-03-20 2023-05-11 The Regents Of The University Of Michigan Semiconductor growth-anneal cycling
CN112678874B (zh) * 2020-12-20 2022-11-11 桂林理工大学 N掺杂FeMnO3电极材料的制备方法及其应用

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173829A (ja) * 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP3172890B2 (ja) 1992-05-01 2001-06-04 東京エレクトロン株式会社 マグネトロンスパッタ方法
JP3778609B2 (ja) * 1996-04-26 2006-05-24 三洋電機株式会社 半導体素子の製造方法
JP3702721B2 (ja) 1999-03-09 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP3440873B2 (ja) * 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US6713789B1 (en) 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP4429418B2 (ja) 1999-07-19 2010-03-10 株式会社カネカ マグネトロンスパッタ装置による金属酸化物薄膜の成膜方法
JP2001185493A (ja) * 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP3994623B2 (ja) * 2000-04-21 2007-10-24 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
GB0116688D0 (en) 2001-07-07 2001-08-29 Trikon Holdings Ltd Method of depositing aluminium nitride
JP2003096561A (ja) * 2001-09-25 2003-04-03 Sharp Corp スパッタ装置
JP2003218396A (ja) * 2001-11-15 2003-07-31 Mitsubishi Cable Ind Ltd 紫外線発光素子
JP2003323753A (ja) 2002-02-26 2003-11-14 Alpine Electronics Inc ディスク装置
US6872450B2 (en) 2002-10-23 2005-03-29 Evident Technologies Water-stable photoluminescent semiconductor nanocrystal complexes and method of making same
JP2004179457A (ja) * 2002-11-28 2004-06-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
KR100576984B1 (ko) 2003-09-26 2006-05-10 김일수 질화물 박막 중간층을 이용한 실리콘 기판상의 단결정산화아연 박막 제조방법
CN100490190C (zh) * 2003-10-14 2009-05-20 昭和电工株式会社 Ⅲ族氮化物半导体器件
JP2005136115A (ja) * 2003-10-30 2005-05-26 Tdk Corp 電子デバイス及びその製造方法
JP4428105B2 (ja) 2004-03-23 2010-03-10 日立金属株式会社 化合物膜の製造方法および化合物半導体素子の製造方法
US8115212B2 (en) * 2004-07-29 2012-02-14 Showa Denko K.K. Positive electrode for semiconductor light-emitting device
CN100590898C (zh) 2004-07-29 2010-02-17 昭和电工株式会社 用于半导体发光器件的正电极
JP2006083459A (ja) 2004-09-17 2006-03-30 Alps Electric Co Ltd スパッタリング装置及びスパッタリング方法
JP4450202B2 (ja) * 2004-10-21 2010-04-14 豊田合成株式会社 半導体の製造方法
JP4189386B2 (ja) 2005-01-27 2008-12-03 ローム株式会社 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
JP4654073B2 (ja) 2005-06-08 2011-03-16 サンデン株式会社 冷凍空調システム
TWI314129B (en) 2006-02-09 2009-09-01 Au Optronics Corp Substrate delivery apparatus
KR20090040357A (ko) * 2006-09-29 2009-04-23 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 화합물 반도체 적층 구조체의 성막방법

Also Published As

Publication number Publication date
WO2008075559A1 (ja) 2008-06-26
EP2099078A1 (en) 2009-09-09
TW200840094A (en) 2008-10-01
US20100065855A1 (en) 2010-03-18
EP2099078B1 (en) 2019-10-16
US8273592B2 (en) 2012-09-25
JP2008177525A (ja) 2008-07-31
EP2099078A4 (en) 2014-05-07
TWI377701B (en) 2012-11-21

Similar Documents

Publication Publication Date Title
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
TWI491064B (zh) Iii族氮化物半導體發光元件及該製造方法、以及燈
KR101159995B1 (ko) Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
US8198179B2 (en) Method for producing group III nitride semiconductor light-emitting device
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
KR20090074092A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
KR20100049123A (ko) Ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
TWI418057B (zh) Ｉｉｉ族氮化物化合物半導體發光元件之製造方法，及ｉｉｉ族氮化物化合物半導體發光元件及燈
WO2009148075A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、およびランプ
JP2009277882A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
KR20090048590A (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자와 램프
JP2011082570A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008177523A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008034510A (ja) Ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application