CN102341922A - 氮化物半导体元件及其制造方法 - Google Patents

氮化物半导体元件及其制造方法 Download PDF

Info

Publication number
CN102341922A
CN102341922A CN2010800100851A CN201080010085A CN102341922A CN 102341922 A CN102341922 A CN 102341922A CN 2010800100851 A CN2010800100851 A CN 2010800100851A CN 201080010085 A CN201080010085 A CN 201080010085A CN 102341922 A CN102341922 A CN 102341922A
Authority
CN
China
Prior art keywords
nitride semiconductor
semiconductor layer
type
semiconductor device
concavo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800100851A
Other languages
English (en)
Inventor
福岛康之
上田哲三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102341922A publication Critical patent/CN102341922A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

氮化物半导体元件具有：以C面为生长面并且在上表面具有凹凸的第一氮化物半导体层(103)；和在第一氮化物半导体层(103)之上按照与凹凸接触的方式形成、并且为p型的第二氮化物半导体层(104)。位于凹凸的侧壁正上方的第二氮化物半导体层(104)的p型载流子浓度是1×1018/cm3以上。

Description

氮化物半导体元件及其制造方法
技术领域
本发明涉及能够应用于例如发光二极管、半导体激光器等半导体元件的p型氮化物半导体层及其制造方法、以及采用了该p型氮化物半导体层的氮化物半导体元件及其制造方法。
背景技术
由GaN、InN、AlN及它们的混晶(mix crystal)构成的所谓的氮化物半导体，具有与可视域到紫外域的波长区域对应的带隙(band gap)，是能够实现在绿色或者蓝色到紫外的波长范围内高输出的发光二极管的材料。其是在蓝宝石基板上被高质量化，实现p型GaN以来，应用于半导体激光器、高亮度的发光二极管(Light Emitting Diode：LED)并被实用化的材料系。
提出了如下的技术：在蓝宝石基板或Si基板上使氮化物半导体发光元件的构造结晶生长时，在形成C面(0001)作为生长面的情况下，在氮化物半导体层中掺杂提供p型的杂质Mg，并通过在400℃以上进行退火，从而得到低电阻的p型氮化物半导体层(例如，参照专利文献1)。在该技术被发表之后，在各种研究机构开始研究p型氮化物半导体。例如在专利文献2中示出了使结晶生长后的冷却速度变慢的技术，在专利文献3中示出了同时进行电极的退火和p层的退火的技术等。此外另一方面，也在研究代替Mg来提供p型的杂质，并且有如下报告：将与C面(0001)不同的(1-101)面作为生长面而添加碳(C)后，形成浅的能级(準位)，成为良好的p型氮化物半导体层(例如，参照非专利文献1、2)。
专利文献1：日本专利第2540791号公报
专利文献2：日本特开平8-32113号公报
专利文献3：日本特开平8-51235号公报
非专利文献1：T.Hikosaka、T.Narita、Y.Honda、M.Yamaguchi、and N.Sawakia、Appl.Phys.Lett.84、4717(2004)
非专利文献2：Norikatsu KOIDE、Toshiki HIKOSAKA、YoshioHONDA、Masahito YAMAGUCHI and Nobuhiko SAWAKI、Jpn.J.Appl.Phys.、45、7655(2006).
但是，虽然说通过退火得到了p型层，但其载流子浓度只不过是比1×1018/cm3还小的值，为了改善氮化物半导体发光元件的电气特性，还需要载流子浓度高的p型层。此外，若需要退火，则工时变多，制造成本增加。而且，存在添加的Mg扩散到发光层的问题。若Mg扩散，则在发光层发生结晶缺陷从而导致内部量子效率降低，发光效率显著降低。另一方面，作为上述发光元件的另一例，如非专利文献1以及非专利文献2中所述，在将与C面(0001)不同的(1-101)面作为生长面的GaN层中添加碳(C)并生长的情况下，虽然得到低电阻的p型层，但是不能利用C面(0001)上的生长条件，并且现状下需要采用对使Si的(001)面倾斜了7°的倾斜基板等进行了凹凸加工的基板，工时变多，制造成本增加。
发明内容
因此，本发明的目的是在不进行退火或基板加工的情况下能够形成载流子浓度高的低电阻的p型氮化物半导体层。
为了实现所述目的，本发明所涉及的氮化物半导体元件具有：第一氮化物半导体层，其将C面作为生长面，并且在上表面具有凹凸；和第二氮化物半导体层，其在第一氮化物半导体层上按照与凹凸接触的方式形成，并且为p型，位于凹凸的侧壁正上方的第二氮化物半导体层的p型载流子浓度为1×1018/cm3以上。
通过采用这种构成，即使不采用现有技术中必须的用于使p型杂质活性化的退火，也可以得到空穴浓度为1018cm-3以上的高浓度的良好的p型氮化物半导体层。此外，因为不需要对基板进行加工，所以工时减少，能够低成本地进行制造。
在本发明的氮化物半导体元件中，优选在第二氮化物半导体层中，添加有碳(C)作为提供p型的杂质。
在本发明的氮化物半导体元件中，优选作为提供p型的杂质，除了C之外，还添加有Mg、Zn、Ca以及Be中的至少一种。通过采用这种构成，即使是在第一氮化物半导体层以及第二氮化物半导体的凹凸包含C面(0001)的构成，第二氮化物半导体也可以高效地显示低电阻的p型。这里，Mg、Zn、Ca以及Be等在III族位点的晶格中稳定化，C在V族位点的晶格中稳定化。因此，可以同时添加C和Mg、Zn、Ca以及Be等。
在本发明的氮化物半导体元件中，优选在第一氮化物半导体层和第二氮化物半导体层之间的界面，沿凹凸的形状分布提供p型的杂质。
在本发明的氮化物半导体元件中，优选凹凸的侧壁表面主要是氮极性。通过采用这种构成，变得容易向按照与凹凸的侧壁接触的方式形成的第二氮化物半导体层中添加C。氮极性的表面以氮终止，所以与碳的置换变得容易，所以有利于添加碳。
在本发明的氮化物半导体元件中，优选凹凸的侧壁包括面方位为(1-101)、(11-22)以及(1-102)中的任一个的面。通过采用这种构成，第二氮化物半导体层更有效地显示低电阻的p型。尤其在(1-101)以及(11-22)的情况下，因为是氮极性所以能够更有效地添加碳。另外，即使面方位的表记错误，只要数学上实质是同质的面方位，则不局限于上述面方位表记。
在本发明的氮化物半导体元件中，优选在第二氮化物半导体层中添加有Si以及Ge中的至少一种。通过采用这种构成，可以控制空穴(Hall)浓度。例如，因为碳(C)被包含在III族的原料即TMG(三甲基镓)、TMI(三甲基铟)、TMA(三甲基铝)等中，所以C被自然地添加。因此，不能说空穴浓度的控制性一定良好。因此，通过在第二氮化物半导体层中添加Si以及Ge中的至少一种，产生基于Si或者Ge的n型的载流子(carrier)，与空穴相互补偿，所以可以设定任意的空穴浓度。
在本发明的氮化物半导体元件中，优选凹凸的形状是六角锥形或者六角锥台形。通过采用这种构成，C面(0001)的表面积减少、凹凸的侧壁的表面积增加，所以第二氮化物半导体中显示低电阻的p型的面积增加，必然使p型层的电阻值降低，可以使Vop、Vf降低。尤其优选六角锥形。在应用于发光元件时，六角锥形的斜面还能够同时期待提高光的取出性。
本发明所涉及的他的氮化物半导体元件具有以C面为生长面而依次形成的n型氮化物半导体层、发光层和第一p型氮化物半导体层，在第一p型氮化物半导体层上设置有凹凸，在第一p型氮化物半导体层上还具有按照与凹凸接触的方式形成的第二p型氮化物半导体层，位于凹凸的侧壁正上方的第二p型氮化物半导体层的p型载流子浓度为1×1018/cm3以上。
通过采用这种构成，即使不采用现有技术中必须的用于使p型杂质活性化的退火，也可以得到空穴浓度为1018cm-3以上的高浓度的良好的p型氮化物半导体层。此外，因为不需要对基板进行加工，所以工时减少，能够低成本地进行制造。此外，因为能够得到低电阻的p型半导体层，所以能够实现正向电压(Vf)比现有技术低的发光元件。
在本发明的氮化物半导体元件中，能够采用在凹凸构造的凹部正下方具有刃型位错的构成。通过采用这种构成，通过以刃型位错为起点的凹陷生长，凹凸可以利用in-situ形成，能够降低成本。
在本发明的氮化物半导体元件中，优选位于凹凸的凹部正下方的发光层中没有刃型位错。通过采用这种构成，即使电流集中在凹部正下方，因为凹部正下方的发光层中没有位错，所以可以不使发光效率下降。
在本发明的氮化物半导体元件中，优选还具有在第一p型氮化物半导体层与发光层之间设置的由氮化物半导体构成的周期构造，通过周期构造，刃型位错的方向被歪曲。根据这种构成，在发光层和第一p型氮化物半导体层之间使方向歪曲了的刃型位错的正上方形成凹部，所以可以得到在凹部正下方的发光层中没有位错的构成，能够防止发光效率的降低。
在本发明的氮化物半导体元件中，优选周期构造是周期性地层叠了不同组成的氮化物半导体层的构造，周期构造的各层包括In、Al以及Ga中的至少一种作为构成元素。
在本发明的氮化物半导体元件中，可以采用如下构成：还具有设置在第一p型氮化物半导体层与发光层之间的毫微掩模，凹凸的凹部位于毫微掩模的正上方。通过采用这种构成，发生由晶格常数差引起的三维生长，所以凹凸可以利用in-situ形成，能够降低成本。此外，因为不需要位错，所以能够不使发光效率降低地形成凹凸。
在本发明的氮化物半导体元件中，优选毫微掩模由AlxGa1-xN(0＜x≤1)、SiN或者SiC形成。通过采用这种构成，能够容易地进行三维生长，可以利用in-situ形成毫微掩模，可以降低成本。
本发明所涉及的氮化物半导体元件的制造方法具有：工序(a)，在基板上，以C面为生长面形成第一氮化物半导体层；工序(b)，在第一氮化物半导体层的表面形成凹凸；和工序(c)，按照与第一氮化物半导体层的凹凸接触的方式形成p型的第二氮化物半导体层。
根据这种制造方法，即使不采用现有技术中必须的用于使p型杂质活性化的退火，也可以得到空穴浓度为1018cm-3以上的高浓度的良好的p型氮化物半导体层。此外，因为不需要对基板以及氮化物半导体元件进行加工，所以工时减少，能够低成本地进行制造。
本发明的氮化物半导体元件的制造方法，优选在在工序(c)中，在第二氮化物半导体层中添加碳(C)，作为提供p型的杂质。
本发明所涉及的另一氮化物半导体元件的制造方法具有：工序(a)，在基板上，以C面为生长面，依次形成n型氮化物半导体层、发光层以及p型的第一氮化物半导体层；工序(b)，在第一p型氮化物半导体层的表面形成凹凸；和工序(c)，按照与第一p型氮化物半导体层的凹凸接触的方式形成第二p型氮化物半导体层。
本发明的氮化物半导体元件的制造方法，可以在工序(c)之后，还具有如下工序：工序(d)，通过去除第二p型氮化物半导体层以及发光层的一部分，露出n型氮化物半导体层；工序(e)，在第二p型氮化物半导体层上形成能够透过发光层的发光波长的正电极；和工序(f)，在n型氮化物半导体层上的露出面上形成负电极。
本发明的氮化物半导体元件的制造方法，可以在工序(c)之后，还具有如下工序：工序(g)，去除基板；和工序(h)，在通过去除基板而露出的n型氮化物半导体层的露出面，形成反射发光层的发光波长的由单层或者多层构成的金属膜。
根据这种制造方法，能够制造提高了发光效率并且改善了基板的光吸收、应力、散热的恶化等的发光元件。
本发明的氮化物半导体元件的制造方法，优选在工序(h)中，使金属膜的厚度为10μm以上。根据这种制造方法，散热性进一步改善。
本发明的氮化物半导体元件的制造方法，优选在工序(h)中，通过电镀形成金属膜的至少一部分。根据这种制造方法，能够高速地形成金属膜，能够更加低成本地制造发光元件。
本发明的氮化物半导体元件的制造方法，优选在工序(h)中，金属膜由Cu、Ag、Al以及Au中的至少一种形成。根据这种制造方法，能够形成对从发光层放射的光具有高反射率、并且散热性优异的金属膜。
(发明效果)
与现有技术的在氮化物半导体层中添加Mg并通过退火而得到的p型氮化物半导体层相比，能够获得高载流子浓度的良好的p型氮化物半导体层。此外，即使不采用用于使p型杂质活性化的退火，也能够得到高载流子浓度的p型氮化物半导体层，所以能够减少工时，能够大幅地降低成本。此外，在将如此得到的p型氮化物半导体层应用于例如发光元件构造时，与现有技术相比，能够实现正向电压(Vf)低的发光元件，而且，即使不使用Mg也能够得到高载流子浓度的p型氮化物半导体层，所以能够降低向发光层的杂质扩散，高效率发光成为可能。
附图说明
图1是本发明的实施方式1所涉及的半导体层叠构造的模式剖视图。
图2A是表示本发明的实施方式1所涉及的半导体层叠构造的制造方法的一工序的模式剖视图。
图2B是表示本发明的实施方式1所涉及的半导体层叠构造的制造方法的一工序的模式剖视图。
图2C是表示本发明的实施方式1所涉及的半导体层叠构造的制造方法的一工序的模式剖视图。
图2D是表示本发明的实施方式1所涉及的半导体层叠构造的制造方法的一工序的模式剖视图。
图2E是本发明的实施方式1所涉及的半导体层叠构造的制造工序中的SEM鸟瞰图。
图3是本发明的实施方式2所涉及的发光元件的模式剖视图。
图4A是表示本发明的实施方式2所涉及的发光元件的制造方法的一工序的模式剖视图。
图4B是表示本发明的实施方式2所涉及的发光元件的制造方法的一工序的模式剖视图。
图4C是表示本发明的实施方式2所涉及的发光元件的制造方法的一工序的模式剖视图。
图4D是表示本发明的实施方式2所涉及的发光元件的制造方法的一工序的模式剖视图。
图4E是表示本发明的实施方式2所涉及的发光元件的制造方法的一工序的模式剖视图。
图4F是表示本发明的实施方式2所涉及的发光元件的制造方法的一工序的模式剖视图。
图4G是表示本发明的实施方式2所涉及的发光元件的制造方法的一工序的模式剖视图。
图5是本发明的实施方式2所涉及的发光元件与现有发光元件的I-V特性比较图。
图6是本发明的实施方式2的变形例1所涉及的发光元件的模式剖视图。
图7是本发明的实施方式2的变形例2所涉及的发光元件的模式剖视图。
图8是本发明的实施方式3所涉及的发光元件的剖视图。
图9A是本发明的实施方式4所涉及的发光元件的模式剖视图。
图9B是本发明的实施方式4所涉及的发光元件的TEM图。
图10是本发明的实施方式5所涉及的发光元件的模式剖视图。
图11是本发明的实施方式1所涉及的p型氮化物半导体层的低电阻化的示意图。
图12是从A面(11-20)观察(1-101)的模式剖视图。
图13是现有构造的发光元件的模式剖视图。
具体实施方式
<实施方式1>
对本申请发明的实施方式1进行说明。图1是本申请发明的实施方式1所涉及的半导体层叠构造的剖视图。
在实施方式1的半导体层叠构造中，在以(111)面为主面的Si基板1上，以C面(0001)面为生长面依次形成由AlN构成的缓冲层2、由不掺杂GaN构成的第一氮化物半导体层103，在第一氮化物半导体层上形成由p型GaN构成的第二氮化物半导体层104。
这里，第一氮化物半导体层103具有凹凸，按照与该凹凸接触的方式形成第二氮化物半导体层104。第一氮化物半导体层103的凹凸的侧面的至少一部分由氮极性面构成，例如由(1-101)构成。在第二氮化物半导体层104中添加碳(C)作为提供p型的杂质，位于凹凸的侧壁正上方的第二氮化物半导体层104的p型载流子浓度成为1×1018/cm3以上。
在本实施方式的半导体层叠构造中，第二p型氮化物半导体层2形成在作为氮极性面的(1-101)面上，并且添加了C。据此，如图11所示，在(1-101)面上生长的第二氮化物半导体层104成为低电阻的p型。如图12所示，(1-101)面是晶格表面以氮终止的氮极性面，与Ga极性的C面(0001)面的表面相比，容易发生C元素和N元素的置换。因此，能够高浓度地添加C元素。因为第二氮化物半导体层104的生长面是氮极性即可，所以凹凸的侧面不局限于(1-101)，即使是(11-22)等的面方位也可以高浓度地添加C元素。此外，还可以使基板1为GaN，利用GaN基板的氮极性侧(通常基板的背面)。
因为在凹凸侧面上生长的第二氮化物半导体层中高浓度地添加C，所以在第一氮化物半导体层103与第二氮化物半导体层104之间的界面，能够确认C元素沿着凹凸形状分布。
这里，在第二氮化物半导体层中添加的元素不仅有C，还可以添加元素周期表第IIA族、IIB族元素中的至少一种，例如Mg、Zn、Ca以及Be等。由此，在凹凸表面包含C面(0001)面时，成为更加良好的p型层。Mg、Zn、Ca以及Be等的元素在III族位点(site)的晶格稳定化，C在V族位点的晶格稳定化。因此，能够同时添加C元素和Mg、Zn、Ca以及Be等元素。
另外，在本实施方式中，对于基板1采用了硅(Si)，但是不局限于此，还可以使用蓝宝石、GaN、SiC或者GaAs等。此外，可以使用非导电性基板、高电阻基板、p型基板、n型基板等具有各种导电性的基板、或部分具有这些导电性的基板。这在以下所叙述的其他实施方式中也同样。
在本实施方式中，对缓冲层2使用了AlN，但不局限于此，此外根据基板材料不同，也可以没有缓冲层。作为缓冲层2的组成，优选使用AlaGa1-aN(0＜a≤1)，更优选使用AlN。这里AlN层的功能性作用是能够防止由Si和Ga的反应引起的异常生长。在Si基板上进行GaN生长的较大的问题是所谓的回熔蚀刻(meltback etching)效应。在生长初期Ga和Si以高温形成合金，并且引起Si基板和GaN层要被破坏的程度的较强的蚀刻反应。因此，需要一定厚度的AlN层。考虑结晶性提高、生长时间，从而5nm以上1000nm以下的AlN层最好。缓冲层的厚度优选20nm以上，此时能够充分抑制由Si和Ga的反应所引起的回熔蚀刻效应。Si基板上的氮化物半导体生长的另一个问题，是发生由热膨胀系数的差异以及晶格常数的差异引起的裂纹(crack)。Si基板的(111)面和氮化物半导体的C面(0001)的a轴的晶格不匹配的比例是：GaN为20.4％、AlN为23.4％左右。而且，热膨胀系数的差异会给予氮化物半导体层拉伸应力。因此，若在基板1和缓冲层2之间或者基板1和第一氮化物半导体层103之间进一步插入AlN和AlaGa1-aN(0≤a＜1)的超晶格构造作为缓冲层，则能够缓和由热膨胀系数的差异、晶格常数的差异引起的应力，所以裂纹变得难以发生。缓冲层优选AlN和GaN的周期构造，考虑到裂纹抑制以及生长时间，周期数为10周期以上且200周期以下为好。优选需要为50周期以上。此外，为了作为n型层起作用，掺杂Si。AlN和GaN的厚度分别为1nm以上且10nm以下、10nm以上且50nm以下。尤其，因为AlN是半绝缘的，所以设为能够利用隧道效应的膜厚。这在以下所叙述的其他实施方式中也同样。
另外，在本实施方式中，第一氮化物半导体层为不掺杂，但是也可以是n型或p型的导电型。
可以将以上那样的包括低电阻p型半导体层的半导体层叠构造应用于发光设备、电子设备等各种半导体元件。
<实施方式1的制造方法>
以下，示出图1的LED的制造方法。图2A～图2E是表示本发明的实施方式1所涉及的LED的制造方法的图。
氮化物半导体的结晶生长使用MOCVD(有机金属气相生长法)、热CVD、HDVPE(卤化物气相生长法)、MBE(分子束气相生长法)、或者MOMBE(有机金属分子束气相生长法)等的气相生长装置。
首先，如图2A所示，在以(111)面为主面的Si基板1上，以C面(0001)面为主面依次形成由AlN构成的缓冲层2、由不掺杂GaN构成的第一氮化物半导体层103。
接着，如图2B所示，在第一氮化物半导体层103的表面形成凹凸。凹凸，例如能够利用图2D所示的方法通过结晶生长来形成，利用刃型位错(edge dislocation)来进行凹陷(pit)生长。此时，在刃型位错上形成凹凸的凹部。对于凹陷生长，可以利用第一氮化物半导体层103的生长温度或者生长速度进行控制。利用生长温度进行凹陷生长时，GaN的情况下期望500℃～900℃的范围。生长温度过低时引起结晶性的降低，所以更优选800℃～900℃。利用生长速度进行控制的情况下，期望1μm/h～6μm/h的范围。更优选4μm/h～6μm/h。在图2E中示出利用SEM观察实际形成的结果的鸟瞰图。第一氮化物半导体层103的凹凸的侧壁的面方位是(1-101)面。
接着，如图2C所示，按照与第一氮化物半导体层103的凹凸的侧面接触的方式，形成由GaN构成、并且添加了碳(C)作为p型杂质的第二氮化物半导体层104。作为C的添加方法，有故意或者自然添加的方法。在故意添加的情况下，在使第二氮化物半导体层7的(1-101)面生长中使用碳氢化合物(hydrocarbons)的C2H2、C2H4或者CH4、或者卤代甲烷(halomethane)的CCl4、CHCl3、CI4或者CBr4等气体原料。在自然添加C的情况下，可以通过对III族原料使用有机金属通过降低V/III比、或者降低生长温度。这里，对于III族原料，优选TMG(三甲基镓)、TMA(三甲基铝)以及TMI(三甲基铟)。V族原料优选使用NH3，但是若单独或与NH3混合地使用DMHy(二甲肼)等有机化合物系的氮化物，则C的自然添加量变得更多。这里，第二氮化物半导体层104反映第一氮化物半导体层103的凹凸，在表面形成凹凸。
根据以上的方法，位于凹凸的侧壁正上方的第二氮化物半导体层104的p型载流子浓度可以为1×1018/cm3以上，所以可以得到低电阻的p型半导体层。
<实施方式2>
以下，对本申请发明的实施方式2进行说明。图3是本申请发明的实施方式2所涉及的LED的剖视图。
在实施方式2的氮化物半导体发光元件中，在以(111)面为主面的Si基板1上，以C面(0001)面为主面依次形成由AlN构成的缓冲层2、由n型GaN构成的n型氮化物半导体层3、发光层4、由p型AlGaN构成的溢出(overflow)抑制层(以下称为OFS层)5以及由p型GaN构成的第一p型氮化物半导体层6，在第一p型氮化物半导体层6上形成由p型GaN构成的第二p型氮化物半导体层7，在去除发光层4、OFS层5、第一p型氮化物半导体层6、第二p型氮化物半导体层7的一部分露出n型氮化物半导体层3的区域上形成负电极8。此外，在第二p型氮化物半导体层7上形成正电极9，在正电极9上形成焊盘(pad)电极10。发光层4是交互层叠由GaN构成的阻挡层、和由InbGa1-bN(0＜b＜1)构成的阱层而形成的多重量子阱构造。负电极8由依次层叠了Ti/Al/Ni/Au的层叠膜构成，正电极9由氧化铟锡(ITO)构成，焊盘电极10由Ti/Al/Ni/Au构成。
这里，第一p型氮化物半导体层6具有凹凸，按照与该凹凸接触的方式形成了第二p型氮化物半导体层7。第一p型氮化物半导体层6的凹凸的侧面的至少一部分由氮极性面构成，例如由(1-101)构成。在第一p型氮化物半导体层6中单独添加了C，或者除了C之外还添加了Mg、Zn、Ca以及Be中的至少一种，作为提供p型的杂质，在第二p型氮化物半导体层7中添加了C作为提供p型的杂质，位于凹凸的侧壁正上方的第二氮化物半导体层7的p型载流子浓度成为1×1018/cm3以上。
在本实施方式的氮化物半导体发光元件中，第二p型氮化物半导体层7形成在氮极性面即(1-101)面上，并且添加了C。据此，如图11所示，在(1-101)面上生长的第二p型氮化物半导体层7成为低电阻的p型。如图12所示，(1-101)面是晶格表面以氮终止的氮极性面，与Ga极性的C面(0001)面的表面相比，容易发生C元素和N元素的置换。因此，能够高浓度地添加C元素。因为第二p型氮化物半导体层7的生长面是氮极性即可，所以凹凸的侧面不局限于(1-101)，即使是(11-22)等的面方位也可以高浓度地添加C元素。此外，还可以使基板1为GaN，利用GaN基板的氮极性侧(通常基板的背面)。
因为在凹凸侧面上生长的第二p型氮化物半导体层中高浓度地添加C，所以在第一p型氮化物半导体层6与第二p型氮化物半导体层7之间的界面，能够确认C元素沿着凹凸形状分布。
这里，在第二p型氮化物半导体层7中添加的元素不仅有C，还可以添加元素周期表第IIA族、IIB族元素中的至少一种，例如Mg、Zn、Ca以及Be等。由此，在凹凸表面包含C面(0001)面时，成为更加良好的p型层，能够降低正向电压(Vf)。Mg、Zn、Ca以及Be等的元素在III族位点的晶格稳定化，C在V族位点的晶格稳定化。因此，能够同时添加C元素和Mg、Zn、Ca以及Be等元素。
针对本实施方式的LED、和图13所示的现有LED，进行了I-V特性的比较。在图5中示出I-V特性的比较结果。在分别用20mA驱动本实施方式的LED以及现有LED时，驱动电压分别是3.7V、3.9V，可知利用20mA驱动时降低了0.2V。
在本实施方式中n型氮化物半导体层3采用了GaN单层，但不局限于此，可以是单层也可以是多层。为了得到结晶缺陷少的氮化物半导体层，优选GaN或者混晶比x以及y为0.2以下的AlxInyGa1-x-yN(0≤x＜1、0≤y＜1)。此外，考虑到裂纹发生或者生长时间，n型氮化物半导体层3的膜厚优选0.1μm以上、10μm以下。尤其在向Si基板等的异种基板生长的情况下，具有越厚结晶性越好的倾向。此外，在生长Si基板上的氮化物半导体层时，使n型氮化物半导体层的厚度为3μm以下，从而发光元件中难以发生裂纹，具有成品率提高的倾向。n型氮化物半导体层3优选将Si添加1×1018cm-3以上、1×1019cm-3以下。在n型氮化物半导体层3中，为了缓和向发光层4的应力，可以插入混晶比x为0.3以下的InxGa1-xN的单层或者周期构造。这在以下所叙述的其他实施方式中也同样。
在本实施方式中，对发光层4使用了由GaN和InaGa1-aN(0＜a＜1)构成的多重量子阱构造，但不局限于此，可以使用单一量子阱构造或多重量子阱构造，利用含有In以及Ga的氮化物半导体的InaGa1-aN(0≤a＜1)形成。在采用多重量子阱构造时，成为发光层具有阻挡层以及阱层，但是阻挡层例如利用GaN使厚度为10nm，阱层例如利用InaGa1-aN(0＜a＜1)使厚度为3nm。另外，发光层整体的膜厚不受特别限定，考虑到发光波长等，可以调整阻挡层以及阱层的各层叠数、层叠顺序并设定发光层的各膜厚。上述是通过电流注入从而产生例如400nm到500nm之间的、尤其是470nm附近的蓝色发光的构成。此外，出于防止Mg向发光层4的扩散的目的，可以在发光层4与添加了Mg的p型层(例如OFS层5)之间插入不掺杂的AlxInyGa1-x-yN(0≤x＜1、0≤y＜1)层。这在以下所叙述的其他实施方式中也同样。
在本实施方式中，在第一p型氮化物半导体层6和发光层4之间插入了由AlaGa1-aN(0＜a≤1)构成的OFS层5。若在功能上进行说明，则可以防止来自n型氮化物半导体层侧的电子的溢出，可以提高在发光层的发光再耦合的概率。例如，在发光层的阻挡层由GaN构成、阱层由InGaN构成的情况下，考虑到裂纹的抑制以及防止因Al原料带来的杂质增加所引起的结晶性降低，OFS层5的组成优选Al为5％以上30％以下，厚度优选20nm以上100nm以下。另外，OFS层5不是一定需要，也可以没有。这在以下所叙述的其他实施方式中也同样。
在本实施方式中，第一p型氮化物半导体层6以及第二p型氮化物半导体层7分别为单层的GaN，但不局限于此，也可以是多层。在n型氮化物半导体层和p型氮化物半导体层之间设置发光层的双异质接合的情况下，作为p侧覆层，至少有带隙能量比发光层的发光能量(发光波长)大的p型氮化物半导体层即可。作为p型氮化物半导体层6、7的组成，优选3元混晶的氮化物半导体、更优选不包含In、Al的2元混晶的由GaN构成的氮化物半导体时，能够使与正电极9的欧姆接触比较好，能够提高发光效率。这在以下所叙述的其他实施方式中也同样。
在本实施方式中，负电极8使用了依次层叠了Ti/Al/Ni/Au的层叠膜，但是也可以是包含从由Ti、Zr、W、Al、Ni以及Au构成的群中选择的至少一种的金属、合金、层叠构造、以及它们的化合物等。这在以下所叙述的其他实施方式中也同样。
在本实施方式中，作为正电极9使用了ITO，但是作为p型氮化物半导体层用的正电极的材料，可以是包含从由Ni、Pt、Pd、Rh、Ru、Os、Ir、Ti、Zr、Hf、V、Nb、Ta、Co、Fe、Mn、Mo、Cr、W、La、Cu、Ag以及Y构成的群中选择的至少一种的金属、合金、层叠构造，进而可以是它们的化合物，例如，有导电性的氧化物等，作为导电性的金属氧化物(氧化物半导体)，可以列举：掺杂了锡的厚度5nm～10μm的氧化铟(Indium Tin Oxide：ITO)、ZnO、In2O3、或者SnO2、或者在其中掺杂了Ga等氮化物半导体的III族元素等的物质等，作为具有透光性的电极而优选。这在以下所叙述的其他实施方式中也同样。
另外，在本实施方式中，使位于凹凸的侧壁正上方的第二氮化物半导体层104的p型载流子浓度为1×1018/cm3以上，但是根据本发明，可以进一步扩大p型载流子浓度，优选1×1019/cm3以上。这在以下所叙述的其他实施方式中也同样。
<实施方式2的制造方法>
以下示出图3的LED的制造方法。图4A～图4G是示出本发明的实施方式2所涉及的LED的制造方法的图。
氮化物半导体的结晶生长使用MOCVD(有机金属气相生长法)、热CVD、HDVPE(卤化物气相生长法)、MBE(分子束气相生长法)或者MOMBE(有机金属分子束气相生长法)等的气相生长装置。
首先，如图4A所示，在以(111)面为主面的Si基板1上，以C面(0001)面为主面依次形成由AlN构成的缓冲层2、由n型GaN构成的n型氮化物半导体层3、发光层4、由p型AlGaN构成的溢出抑制层(以下称为OFS层)5、由p型GaN构成的第一p型氮化物半导体层6。
接着，如图4B所示，在第一p型氮化物半导体层6的表面形成凹凸。凹凸，例如能够利用图4G所示的方法通过结晶生长来形成，利用刃型位错来进行凹陷生长。此时，在刃型位错上形成凹凸的凹部。对于凹陷生长，可以利用第一p型氮化物半导体层6的生长温度或者生长速度进行控制。利用生长温度进行凹陷生长时，GaN的情况下期望500℃～900℃的范围。生长温度过低时引起结晶性的降低，所以更优选800℃～900℃。利用生长速度进行控制的情况下，期望1μm/h～6μm/h的范围。更优选4μm/h～6μm/h。第一p型氮化物半导体层6的凹凸的侧壁的面方位是(1-101)面。
接着，如图4C所示，按照与第一p型氮化物半导体层6的凹凸的侧面接触的方式，形成由p型GaN构成、并且添加了C的第二p型氮化物半导体层7。作为C的添加方法，有故意或者自然添加的方法。在故意添加的情况下，在使第二p型氮化物半导体层7的(1-101)面生长中使用碳氢化合物(hydrocarbons)的C2H2、C2H4以及CH4、或者卤代甲烷(halomethane)的CCl4、CHCl3、CI4以及CBr4等气体原料。在自然添加C的情况下，可以通过对III族原料使用有机金属通过降低V/III比、或者降低生长温度。这里，对于III族原料，优选TMG(三甲基镓)、TMA(三甲基铝)以及TMI(三甲基铟)。V族原料优选使用NH3，但是若单独或与NH3混合地使用DMHy(二甲肼)等有机化合物系的氮化物，则C的自然添加量变得更多。这里，第二p型氮化物半导体层7反映第一p型氮化物半导体层6的凹凸，在表面形成凹凸。
接着，如图4D所示，去除第二p型氮化物半导体层7、第一p型氮化物半导体层6、OFS层5、发光层4的一部分，使n型氮化物半导体层3的一部分露出。为了形成在保留第二p型氮化物半导体层7上的凹凸构造的情况下露出n型氮化物半导体层3的一部分的构造，可以选择性地形成例如一边的长度为5μm到100μm的范围的正方形状的例如抗蚀剂或Ni金属薄膜(未图示)，并将其作为掩模(mask)通过使用了例如Cl2气体的被称为ICP(Inductive Coupled Plasma，感应耦合等离子体)蚀刻的干法蚀刻，选择性地去除第二p型氮化物半导体层7、第一p型氮化物半导体层6、OFS层5、发光层4的一部分。而且，在露出的n型氮化物半导体层3的表面上选择性地通过例如电子束蒸镀和剥离(lift off)形成按Ti/Al/Ni/Au顺序进行了层叠的负电极8。为了降低负电极8的接触电阻，可以例如在N2气氛中以550℃以上进行烧结(sinter)。
接着，如图4E所示，沿第二p型氮化物半导体层7的凹凸的(1-101)面形成由ITO构成的正电极9，在正电极9之上设置由Ti/Al/Ni/Au构成的用于引线接合的焊盘电极10。
如图4F所示，在电极形成后，通过例如切割(dicing)，分割为芯片尺寸250μm到1000μm角的发光二极管芯片。例如在适当的支撑基板上利用电镀凸点安装该芯片，使用Ag糊来安装到封装表面，接着涂敷例如YAG荧光体，利用树脂密封为炮弹形状。
<实施方式2的变形例1>
以下，对本发明的实施方式2的变形例1进行说明。图6是本申请发明的实施方式1的变形例1所涉及的LED的剖视图。对于与实施方式2相同的构成，通过标注相同的编号从而省略说明。
在本变形例中，基板1被去除，在露出的n型氮化物半导体层3上具有依次层叠了Al/Ti/Cu的反射膜11，在反射膜11之上具有由Cu构成的金属膜12。据此，从发光层4向n型半导体层侧放射的光通过反射膜11被反射，通过从p型层侧取出，从而提高发光效率。此外，通过金属膜12提高散热性。金属膜12的膜厚优选10μm以上。
<实施方式1的变形例1的制造方法>
对于实施方式2的变形例1的制造方法，可以通过在实施方式2的制造方法中，在形成正电极9之后，在第二p型氮化物半导体层侧粘贴例如由Si构成的支撑基板13，通过湿法蚀刻(氟硝酸)或者气体蚀刻(Cl2)去除基板1，在露出的n型氮化物半导体层3上蒸镀Al/Ti/Cu的层叠膜作为反射膜11，通过电镀形成Cu作为金属膜12，移除用于粘贴的支撑基板13，在正电极9上形成电极垫10来制造。
<实施方式2的变形例2>
以下，对本申请发明的实施方式2的变形例2进行说明。图3所示的LED是所谓的卧式构造，但不局限于此，也可以是竖式构造。图7是本申请发明的实施方式2的变形例2所涉及的竖式LED的剖视图。对于与实施方式2相同的构成，通过标注相同的编号从而省略说明。
与实施方式2不同的点如下。在实施方式2中，负电极8通过去除第二p型氮化物半导体层7、第一p型氮化物半导体层6、OFS层5、发光层4的一部分，使n型氮化物半导体层3的一部分露出的基础上形成。与此相对，在本变形例中，去除Si基板1，具有在露出的n型氮化物半导体层3上依次层叠了Al/Ti/Cu的反射膜11、在反射膜11上形成的由Cu构成的金属膜12，负电极8被省略。通过在正电极9与金属膜12之间纵向地流过电流，能够降低串联电阻。对于由反射膜11带来的发光效率的提高、由金属膜12带来的散热性的提高的效果，与在变形例1中所叙述的相同。
<实施方式2的变形例2的制造方法>
对于实施方式2的变形例2的制造方法，可以通过在实施方式2的制造方法中，在形成第二p型氮化物半导体层7之后，在第二p型氮化物半导体层7上形成正电极9，与变形例1同样地从支撑基板13粘贴依次进行基板1的去除、反射膜11的形成、金属膜12的形成、支撑基板13的去除，在正电极9之上形成电极垫10，从而来制造。
<实施方式3>
对实施方式3进行说明。在实施方式2中说明了LED，但本发明的p型氮化物半导体层还可以应用于LD。图8是本申请发明的实施方式3所涉及的激光器二极管(以下称为LD)的剖视图。
在实施方式3的氮化物半导体发光元件中，在以(0001)面为主面的由n型GaN构成的基板201上，以C面(0001)面为主面依次形成由n型AlaGa1-aN(0≤a＜1)构成的n型氮化物半导体层203、发光层204、由p型AlGaN构成的OFS层205、由p型AlaGa1-aN(0＜a＜1)构成的第一p型氮化物半导体层6、由p型AlaGa1-aN(0＜a＜1)构成的第二p型氮化物半导体层7。并且，通过在第二p型氮化物半导体层7上形成正电极209、在基板1的背面形成负电极208，从而成为竖式构造。发光层4是交互层叠由GaN构成的阻挡层、和由InbGa1-bN(0＜b＜1)构成的阱层而形成的多重量子阱构造。负电极208由依次层叠了Ti/Al/Ni/Au的层叠膜构成，正电极209由～构成。此外，在第一p型氮化物半导体层6插入有用于控制向面内的电流扩散的由n型AlaGa1-aN(0≤a＜1)构成的电流狭窄层214。由此，可以向电流开口部215选择性地流过电流，划出发光区域。
这里，第一p型氮化物半导体层6具有凹凸，按照与该凹凸接触的方式形成了第二p型氮化物半导体层。第一p型氮化物半导体层6的凹凸的侧面的至少一部分由氮极性面构成，例如由(1-101)构成。在第一p型氮化物半导体层6中添加了～作为提供p型的杂质，在第二p型氮化物半导体层中添加了C作为提供p型的杂质。
此外，因为本实施方式是LD，所以为了将光较强地关闭在波导中，优选分别在夹着发光层的n型层、p型层至少具有带隙能量比发光层大的层作为覆层。例如，n型层、p型层优选包括组成为AlaGa1-aN(0＜a＜1)的层。
<实施方式4>
对实施方式4的发光元件进行说明。图9A是本发明的实施方式4所涉及的LED剖视图，示出了从发光层到具有凹凸的p型层的部分。
本实施方式的LED的构造，基本上与实施方式2相同，但是如图9A所示，在第一p型半导体层6中，在凹凸构造和发光层之间插入了周期构造(SLs层)316，这点与实施方式1不同。周期构造316是交互层叠了GaN和AlaGa1-aN(0＜a≤1)的超晶格构造。周期数是15周期，Al组成是20％。周期数、组成不局限于此。此外，不局限于交互层叠了2层的构造，可以是组成相互不同的3层以上的多层周期。
周期构造316的目的是改变在基板和氮化物半导体之间所发生的刃型位错的方向。如图4G所示，电流容易在凹凸构造的凹部的正下方流动。所以若在凹部正下方的发光层中存在位错，则变为在容易流过电流的部分的发光层中存在位错，发光效率降低。因此，可以通过周期构造316使从基板生长氮化物半导体时所产生的位错的方向歪曲，通过在使方向歪曲了的位错上形成凹凸构造的凹部，能够得到凹部正下方的发光层中没有位错的构造。在这种构造中，在容易流过电流的凹部正下方的发光层中不存在位错，所以能够提高发光效率。
图9B中示出实际的TEM像，可知位错的方向被歪曲。
在本实施方式中叙述了LED，但是在实施方式3那样的LD中也可以应用周期构造316。
<实施方式5>
对实施方式5的发光元件进行说明。图10是本发明的实施方式5所涉及的LED剖视图，示出了从发光层到具有凹凸的p型层的部分。
本实施方式的LED的构造，基本上与实施方式2相同，但是如图10所示，在第一p型半导体层6中在凹凸构造与发光层之间插入了毫微掩模417，这点与实施方式1不同。作为毫微掩模417的材料，可以使用AlN、SiN、SiC等，并且优选由in-situ形成。对于掩模尺寸，从生长时间、向掩模上的生长促进的观点出发，优选1nm到100nm的范围。
通过这种构成，可以通过由晶格常数的差异引起的三维生长来形成凹凸构造。而且，可以利用in-situ形成凹凸构造，可以降低成本。此外，因为不需要位错，所以可以在不使发光效率降低的情况下形成凹凸。
在本实施方式中叙述了LED，但是也可以将毫微掩模417应用于实施方式3那样的LD。
以上所叙述的实施方式，在本发明的技术思想范围内可以自由地进行变形。此外，除了图5的I-V特性图之外，附图是示意性表示本发明的一实施方式的图，进行了部分放大等，但是本发明不限定于这些附图的构造。
(产业上的可利用性)
本发明能够实现由氮化物半导体构成的发光二极管、半导体激光器二极管等的氮化物半导体发光设备的高亮度化、或者低成本化，在产业上具有很大的价值。本发明的发光元件针对p型氮化物半导体层具有(1-101)面的凹凸构造进行了说明，但是作为其他元件，也可以形成在Si基板上使用了氮化物半导体的场效应晶体管(FET：Field Effect Transistor)等，还可以利用氮化物半导体元件并设置其他元件来构成集成元件的一部分。
符号说明
1、201  基板
2       缓冲层
103     第一氮化物半导体层
104     第二氮化物半导体层
3、203  n型氮化物半导体层
4、204  发光层
5、205  OFS层
6、206  第一p型氮化物半导体层
7、207  第二p型氮化物半导体层
8、208  负电极
9、209  正电极
10     焊盘电极(pad electrode)
11     反射膜
12     金属膜
13     支撑基板
214    电流狭窄层
215    电流开口部
316    SLs层
417    毫微掩模(nano mask)

Claims (31)

1.一种氮化物半导体元件，具有：
第一氮化物半导体层，其将C面作为生长面，并且在上表面具有凹凸；和
第二氮化物半导体层，其在所述第一氮化物半导体层上按照与所述凹凸接触的方式形成，并且为p型，
位于所述凹凸的侧壁正上方的所述第二氮化物半导体层的p型载流子浓度为1×1018/cm3以上。
2.根据权利要求1所述的氮化物半导体元件，其中，
在所述第二氮化物半导体层中添加有C作为提供p型的杂质。
3.根据权利要求2所述的氮化物半导体元件，其中，
作为所述提供p型的杂质，除了所述C之外，还添加有Mg、Zn、Ca以及Be中的至少一种。
4.根据权利要求1所述的氮化物半导体元件，其中，
在所述第一氮化物半导体层与所述第二氮化物半导体层之间的界面，沿所述凹凸的形状分布提供p型的杂质。
5.根据权利要求1所述的氮化物半导体元件，其中，
所述凹凸的侧壁表面主要是氮极性。
6.根据权利要求1所述的氮化物半导体元件，其中，
所述凹凸的侧壁包括面方位为(1-101)、(11-22)以及(1-102)中的任一个的面。
7.根据权利要求2所述的氮化物半导体元件，其中，
在所述第二氮化物半导体层中添加有Si以及Ge中的至少一种。
8.根据权利要求1所述的氮化物半导体元件，其中，
所述凹凸的形状是六角锥形或者六角锥台形。
9.一种氮化物半导体元件，具有以C面为生长面而依次形成的n型氮化物半导体层、发光层和第一p型氮化物半导体层，
在所述第一p型氮化物半导体层设置有凹凸，
在所述第一p型氮化物半导体层上还具有按照与所述凹凸接触的方式形成的第二p型氮化物半导体层，
位于所述凹凸的侧壁正上方的所述第二p型氮化物半导体层的p型载流子浓度为1×1018/cm3以上。
10.根据权利要求9所述的氮化物半导体元件，其中，
在所述第二p型氮化物半导体层中添加有C，作为提供p型的杂质。
11.根据权利要求10所述的氮化物半导体元件，其中，
作为所述提供p型的杂质，除了所述C之外，还添加有Mg、Zn、Ca以及Be中的至少一种。
12.根据权利要求9所述的氮化物半导体元件，其中，
在所述第一p型氮化物半导体层与所述第二p型氮化物半导体层之间的界面，沿所述凹凸的形状分布提供p型的杂质。
13.根据权利要求9所述的氮化物半导体元件，其中，
所述凹凸的侧壁表面主要是氮极性。
14.根据权利要求9所述的氮化物半导体元件，其中，
所述凹凸的侧壁包括面方位为(1-101)、(11-22)以及(1-102)中的任一个的面。
15.根据权利要求10所述的氮化物半导体元件，其中，
在所述第二p型氮化物半导体层中添加有Si或者Ge中的至少一种。
16.根据权利要求9所述的氮化物半导体元件，其中，
所述凹凸的形状是六角锥形或者六角锥台形。
17.根据权利要求9所述的氮化物半导体元件，其中，
在所述凹凸的凹部正下方具有刃型位错。
18.根据权利要求17所述的氮化物半导体元件，其中，
位于所述凹凸的凹部正下方的所述发光层中没有所述刃型位错。
19.根据权利要求18所述的氮化物半导体元件，其中，
还具有在所述第一p型氮化物半导体层与所述发光层之间设置的由氮化物半导体构成的周期构造，
通过所述周期构造，所述刃型位错的方向被歪曲。
20.根据权利要求19所述的氮化物半导体元件，其中，
所述周期构造是周期性地层叠了不同组成的氮化物半导体层的构造，
所述周期构造的各层包括In、Al以及Ga中的至少一种作为构成元素。
21.根据权利要求9所述的氮化物半导体元件，其中，
还具有设置在所述第一p型氮化物半导体层与所述发光层之间的毫微掩模，
所述凹凸的凹部位于所述毫微掩模的正上方。
22.根据权利要求21所述的氮化物半导体元件，其中，
所述毫微掩模由AlxGa1-xN、SiN或者SiC形成，其中，0＜x≤1。
23.一种氮化物半导体元件的制造方法，具有：
工序(a)，在基板上，以C面为生长面形成第一氮化物半导体层；
工序(b)，在所述第一氮化物半导体层的表面形成凹凸；和
工序(c)，按照与所述第一氮化物半导体层的凹凸接触的方式形成p型的第二氮化物半导体层。
24.根据权利要求23所述的氮化物半导体元件的制造方法，其中，
在所述工序(c)中，在所述第二氮化物半导体层中添加C，作为提供p型的杂质。
25.一种氮化物半导体元件的制造方法，具有：
工序(a)，在基板上，以C面为生长面，依次形成n型氮化物半导体层、发光层以及第一p型氮化物半导体层；
工序(b)，在所述第一p型氮化物半导体层的表面形成凹凸；和
工序(c)，按照与所述第一p型氮化物半导体层的凹凸接触的方式形成第二p型氮化物半导体层。
26.根据权利要求25所述的氮化物半导体元件的制造方法，其中，
在所述工序(c)中，在所述第二p型氮化物半导体层中添加C，作为提供p型的杂质。
27.根据权利要求25所述的氮化物半导体元件的制造方法，其中，
在所述工序(c)之后，还具有如下工序：
工序(d)，通过去除所述第二p型氮化物半导体层以及发光层的一部分，露出所述n型氮化物半导体层；
工序(e)，在所述第二p型氮化物半导体层上形成能够透过所述发光层的发光波长的正电极；和
工序(f)，在所述n型氮化物半导体层上的露出面上形成负电极。
28.根据权利要求25所述的氮化物半导体元件的制造方法，其中，
在所述工序(c)之后，还具有如下工序：
工序(g)，去除所述基板；和
工序(h)，在通过去除所述基板而露出的所述n型氮化物半导体层的露出面，形成反射所述发光层的发光波长的由单层或者多层构成的金属膜。
29.根据权利要求28所述的氮化物半导体元件的制造方法，其中，
在所述工序(h)中，使所述金属膜的厚度为10μm以上。
30.根据权利要求28所述的氮化物半导体元件的制造方法，其中，
在所述工序(h)中，通过电镀形成所述金属膜的至少一部分。
31.根据权利要求28到30中的任意一项所述的氮化物半导体元件的制造方法，其中，
在所述工序(h)中，所述金属膜由Cu、Ag、Al以及Au中的至少一种形成。
CN2010800100851A 2009-03-04 2010-02-17 氮化物半导体元件及其制造方法 Pending CN102341922A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-050746 2009-03-04
JP2009050746A JP2010205988A (ja) 2009-03-04 2009-03-04 窒化物半導体素子及びその製造方法
PCT/JP2010/000996 WO2010100844A1 (ja) 2009-03-04 2010-02-17 窒化物半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
CN102341922A true CN102341922A (zh) 2012-02-01

Family

ID=42709415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800100851A Pending CN102341922A (zh) 2009-03-04 2010-02-17 氮化物半导体元件及其制造方法

Country Status (4)

Country Link
US (1) US8513694B2 (zh)
JP (1) JP2010205988A (zh)
CN (1) CN102341922A (zh)
WO (1) WO2010100844A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067849B2 (en) 2001-07-17 2006-06-27 Lg Electronics Inc. Diode having high brightness and method thereof
US6949395B2 (en) * 2001-10-22 2005-09-27 Oriol, Inc. Method of making diode having reflective layer
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2012109344A (ja) * 2010-11-16 2012-06-07 Rohm Co Ltd 窒化物半導体素子および窒化物半導体パッケージ
JP5143214B2 (ja) * 2010-11-29 2013-02-13 株式会社東芝 半導体発光素子
WO2012160604A1 (ja) * 2011-05-25 2012-11-29 Ｄｏｗａエレクトロニクス株式会社 発光素子チップ及びその製造方法
JP5533791B2 (ja) * 2011-06-20 2014-06-25 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5162016B1 (ja) 2011-09-15 2013-03-13 株式会社東芝 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
JP5653327B2 (ja) 2011-09-15 2015-01-14 株式会社東芝 半導体発光素子、ウェーハ、半導体発光素子の製造方法及びウェーハの製造方法
WO2013038980A1 (ja) * 2011-09-15 2013-03-21 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP5139567B1 (ja) * 2011-09-22 2013-02-06 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP5292456B2 (ja) 2011-12-28 2013-09-18 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子およびその製造方法
CN103430334A (zh) * 2012-02-28 2013-12-04 松下电器产业株式会社 氮化物半导体发光元件和具备该氮化物半导体发光元件的光源
DE102012106998A1 (de) * 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Reflektierendes Kontaktschichtsystem für ein optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP2014078590A (ja) * 2012-10-10 2014-05-01 Tokyo Electron Ltd 半導体素子の製造方法及び半導体素子
JP6071043B2 (ja) * 2012-11-14 2017-02-01 スタンレー電気株式会社 半導体発光素子
JP6088807B2 (ja) * 2012-11-19 2017-03-01 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP5460831B1 (ja) * 2012-11-22 2014-04-02 株式会社東芝 半導体発光素子
WO2014175837A1 (en) * 2013-04-26 2014-10-30 Agency For Science, Technology And Research High speed surface plasmon coupled light emitting diodes
KR101471608B1 (ko) * 2013-06-12 2014-12-11 광주과학기술원 나노로드를 포함하는 질화물계 발광다이오드 및 이의 제조방법
JP6385929B2 (ja) 2013-07-02 2018-09-05 学校法人北里研究所 Ｅｉｔ測定装置、ｅｉｔ測定方法及びプログラム
WO2015046058A1 (ja) * 2013-09-30 2015-04-02 学校法人北里研究所 長さ測定装置、長さ測定方法、プログラム、形状推定装置、及び体脂肪率測定装置
KR102175315B1 (ko) * 2014-04-02 2020-11-06 엘지이노텍 주식회사 발광소자 및 조명시스템
JP5973006B2 (ja) * 2015-01-29 2016-08-17 株式会社東芝 半導体発光素子
DE102015115810A1 (de) * 2015-09-18 2017-03-23 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und 3D-Drucker
TWI568014B (zh) * 2015-10-07 2017-01-21 財團法人工業技術研究院 三五族氮化物半導體元件
JP6994835B2 (ja) * 2017-03-03 2022-01-14 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP2540791B2 (ja) 1991-11-08 1996-10-09 日亜化学工業株式会社 ｐ型窒化ガリウム系化合物半導体の製造方法。
JP2785253B2 (ja) 1993-03-19 1998-08-13 日亜化学工業株式会社 窒化ガリウム系化合物半導体のｐ型化方法
JP3341948B2 (ja) 1994-07-14 2002-11-05 三菱電線工業株式会社 ｐ型ＧａＮ系半導体の製造方法
JPH0851235A (ja) 1994-08-09 1996-02-20 Rohm Co Ltd 半導体発光素子の製法
US5814533A (en) 1994-08-09 1998-09-29 Rohm Co., Ltd. Semiconductor light emitting element and manufacturing method therefor
US6841808B2 (en) * 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
JP4244542B2 (ja) 2001-08-28 2009-03-25 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
US6927412B2 (en) * 2002-11-21 2005-08-09 Ricoh Company, Ltd. Semiconductor light emitter
JP2005093682A (ja) * 2003-09-17 2005-04-07 Toyoda Gosei Co Ltd ＧａＮ系半導体発光素子及びその製造方法
JP2006147787A (ja) * 2004-11-18 2006-06-08 Sony Corp 発光素子及びその製造方法
JP4635727B2 (ja) * 2005-06-02 2011-02-23 日立電線株式会社 窒化物半導体発光ダイオード用エピタキシャルウエハの製造方法、窒化物半導体発光ダイオード用エピタキシャルウエハ、及び窒化物半導体発光ダイオード
JP4670489B2 (ja) * 2005-06-06 2011-04-13 日立電線株式会社 発光ダイオード及びその製造方法
JP5232969B2 (ja) 2006-03-23 2013-07-10 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
JP2008034754A (ja) * 2006-07-31 2008-02-14 Dowa Holdings Co Ltd 発光素子
JP2008182069A (ja) 2007-01-25 2008-08-07 Toshiba Corp 半導体発光素子
JP2008230868A (ja) * 2007-03-16 2008-10-02 Sumitomo Electric Ind Ltd 窒化ガリウム結晶の成長方法および窒化ガリウム結晶基板
KR100916489B1 (ko) * 2007-07-27 2009-09-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
JP2010205988A (ja) 2010-09-16
WO2010100844A1 (ja) 2010-09-10
US20110309400A1 (en) 2011-12-22
US8513694B2 (en) 2013-08-20

Similar Documents

Publication Publication Date Title
CN102341922A (zh) 氮化物半导体元件及其制造方法
KR101067823B1 (ko) 자외선 발광 디바이스 및 이를 제조하기 위한 방법
KR101139142B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
JP4558846B1 (ja) 窒化物系半導体素子およびその製造方法
JP3949157B2 (ja) 半導体素子およびその製造方法
JPWO2006120908A1 (ja) 窒化物系半導体素子及びその製造方法
CN102067334A (zh) 半导体发光器件
JP2005244207A (ja) 窒化ガリウム系化合物半導体発光素子
US7732832B2 (en) Compound semiconductor light-emitting device including p-type undoped boron-phosphide-based semiconductor layer joined to thin-film layer composed of an undoped hexagonal group III nitride semiconductor
JP4909448B2 (ja) 窒化物系半導体素子およびその製造方法
JP4843123B2 (ja) 窒化物系半導体素子およびその製造方法
WO2011135866A1 (ja) 窒化物系半導体素子およびその製造方法
JP4984821B2 (ja) 半導体素子およびその製造方法
KR20080062962A (ko) 3족 질화물 반도체 발광소자
KR20080030042A (ko) 질화물 다층 양자 웰을 가지는 나노막대 어레이 구조의발광 다이오드
KR101622097B1 (ko) 질화물계 반도체 발광소자 및 이의 제조 방법
JP4229625B2 (ja) 窒化物半導体層とそれを含む窒化物半導体素子
JP2006245555A (ja) 透光性電極
CN110473943A (zh) 发光二极管元件、以及发光二极管元件的制造方法
JP5547279B2 (ja) 窒化物系半導体素子およびその製造方法
KR101171722B1 (ko) 질화물계 반도체 소자 및 그의 제조방법
KR20070079139A (ko) 3족 질화물 반도체 적층체의 제조 방법 및 이를 이용한 3족질화물 반도체 발광소자와 그 제조 방법
JP5853779B2 (ja) 窒化物半導体素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120201