JP3949157B2 - 半導体素子およびその製造方法 - Google Patents

半導体素子およびその製造方法 Download PDF

Info

Publication number
JP3949157B2
JP3949157B2 JP2006539766A JP2006539766A JP3949157B2 JP 3949157 B2 JP3949157 B2 JP 3949157B2 JP 2006539766 A JP2006539766 A JP 2006539766A JP 2006539766 A JP2006539766 A JP 2006539766A JP 3949157 B2 JP3949157 B2 JP 3949157B2
Authority
JP
Japan
Prior art keywords
layer
electrode
tiw alloy
contact
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006539766A
Other languages
English (en)
Other versions
JPWO2006109760A1 (ja
Inventor
剛志 高野
隆秀 城市
広明 岡川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Cable Industries Ltd
Original Assignee
Mitsubishi Cable Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Cable Industries Ltd filed Critical Mitsubishi Cable Industries Ltd
Application granted granted Critical
Publication of JP3949157B2 publication Critical patent/JP3949157B2/ja
Publication of JPWO2006109760A1 publication Critical patent/JPWO2006109760A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Description

本発明は、n型窒化ガリウム系化合物半導体と、該半導体とオーミック接触する電極とを有する半導体素子、ならびに、その製造方法に関する。
窒化ガリウム系化合物半導体(以下「GaN系半導体」ともいう。)は、化学式AlInGa1−a−bN(0≦a≦1、0≦b≦1、0≦a+b≦1)で決定される3族窒化物からなる化合物半導体であって、例えば、GaN、InGaN、AlGaN、AlInGaN、AlN、InNなど、任意の組成のものが例示される。また、上記化学式において、3族元素の一部をB(ホウ素)、Tl(タリウム)などで置換したもの、また、N(窒素)の一部をP(リン)、As(ヒ素)、Sb(アンチモン)、Bi(ビスマス)などで置換したものも、GaN系半導体に含まれる。
最近、緑色から紫外までの波長の光を発生する発光ダイオード(LED)やレーザダイオード(LD)などのGaN系半導体発光素子が実用化され、注目を集めている。この発光素子は、n型GaN系半導体とp型GaN系半導体とが接合されてなるpn接合ダイオード構造を基本構造として有している。この発光素子の発光機構は、簡単にいえば、n型GaN系半導体に注入された電子と、p型GaN系半導体に注入された正孔とが、pn接合部またはその近傍で再結合してエネルギーを失う際に、該エネルギーに相当する光が放出されるというものである。このような素子において、n型GaN系半導体に効率的に電子を注入するために、n型GaN系半導体とオーミック接触する電極(以下「n型オーミック電極」ともいう。)が用いられている。LEDでは、n型オーミック電極が接点用電極を兼ねる構成が普通となっている。接点用電極とは、素子と素子外部の電極との電気的接続に用いられるボンディングワイヤ、ハンダ等が接合される電極である。接点用電極には、ボンディングワイヤ(例えば、Auワイヤ)あるいはハンダ(例えば、Au−Sn共晶)との接合性が良好であることが要求される。この接合性が悪いと、素子を実装する工程で不良が発生し易くなるからである。
従来は、n型オーミック電極として、Al(アルミニウム)の単層膜や、Ti(チタン)層の上にAl層を積層した多層膜が用いられていた(特開平7−45867号公報、USP 5,563,422)。しかし、これらの電極はAl層を主体としているために耐熱性が低く、例えば、熱処理をしたときに変形し易いといった問題がある。これは、Alが低い融点を有すること、また、Alの熱膨張率がGaN系半導体と比べて極端に大きいために電極内部に熱応力が発生し易いこと、などによる。また、これらの電極を接点用電極として用いたときには、Alの表面に酸化膜が形成されるために、Auワイヤのボンディング性や、Au−Sn共晶ハンダによる濡れ性が良好ではなく、そのために、素子の実装工程における歩留りが低くなる傾向があった。この問題を解決するために、Al層の上に、融点の比較的高い金属からなる層を介して、Au層を積層してなる電極が考案されている(特開平7−221103号公報、USP 5,563,422)。しかし、この電極も、Al層でn型GaN系半導体と接しているので、400℃程度の温度で熱処理を行って接触抵抗を低下させる必要があり、この熱処理によって電極の表面が荒れて、ボンディングワイヤやハンダと該電極との接合性が悪くなるという問題がある。また、この電極には、熱処理後のn型GaN系半導体との接触抵抗が、熱応力に起因するAlやAuの拡散の状態に影響されるために、同じ特性のものを再現性よく製造することが難しいという問題がある。
Alを用いないn型オーミック電極として、特開平11−8410号公報には、TiW合金層とGe(ゲルマニウム)層とRh(ロジウム)層を積層した後、熱処理してなるn型オーミック電極が開示されている。この電極がn型GaN系半導体と良好なオーミック接触を形成する原理は不明であるが、3つの金属層の積層順によらず良好なオーミック接触が形成されるとのことから、恐らくは、3つの金属層の全てが関与する化学反応の生成物が、何らかの役割を果たしているものと推定される。このことから、この電極の形成においては、3つの層を積層する条件や、その後の熱処理の条件を厳密に制御しないと、得られる電極の特性が安定しないことが推測され、従って、この電極を採用した半導体素子は大量生産には適していないと考えられる。
本発明はこのような事情に鑑みなされたものであり、n型GaN系半導体と良好なオーミック接触を形成する新規なn型オーミック電極を有する、半導体素子を提供することを目的とする。また、本発明は、接点用電極としても好適に用いることのできるn型オーミック電極を有する、半導体素子を提供することを目的とする。また、本発明は、耐熱性に優れたn型オーミック電極を有する半導体素子を提供することを目的とする。また、本発明は、上記半導体素子の製造方法を提供することを目的とする。
本発明の特徴は以下のとおりである。
(1)n型窒化ガリウム系化合物半導体と、該半導体にオーミック接触する電極と、を有し、該電極が該半導体に接するTiW合金層を有する、半導体素子。
(2)前記TiW合金層のTi濃度が70wt%以下である、前記(1)に記載の半導体素子。
(3)前記TiW合金層のTi濃度が40wt%以下である、前記(2)に記載の半導体素子。
(4)前記TiW合金層のTi濃度が8wt%以下である、前記(3)に記載の半導体素子。
(5)前記TiW合金層のTi濃度が4wt%以上である、前記(1)〜(4)のいずれかに記載の半導体素子。
(6)前記TiW合金層におけるWとTiの組成比が該層の厚さ方向に略一定である、前記(1)に記載の半導体素子。
(7)前記TiW合金層が、Ti含有量90wt%以下のTi−Wターゲットを用いたスパッタリング法により形成されたものである、前記(1)に記載の半導体素子。
(8)前記TiW合金層が、Tiを10wt%含むTi−Wターゲットを用いたスパッタリング法により形成されたものである、前記(7)に記載の半導体素子。
(9)前記電極が熱処理を加えられたものである、前記(4)または(8)に記載の半導体素子。
(10)前記電極が、前記TiW合金層の上に積層された金属層を有する、前記(1)〜(9)のいずれかに記載の半導体素子。
(11)前記金属層がAu層を含む、前記(10)に記載の半導体素子。
(12)前記金属層が、前記TiW合金層の直上に積層されたAu層を含む、前記(11)に記載の半導体素子。
(13)前記金属層がAuの単層からなるか、または、最上層としてAu層を含む積層体である、前記(11)に記載の半導体素子。
(14)前記金属層が、Auと同じ融点またはAuよりも高い融点を有する金属のみを含む前記(11)に記載の半導体素子。
(15)前記金属層がRhを含まない、前記(10)に記載の半導体素子。
(16)前記電極の表面の算術平均粗さRaが0.02μm以下である、前記(1)〜(15)のいずれかに記載の半導体素子。
(17)n型窒化ガリウム系化合物半導体の表面にTiW合金層を電極の一部として形成する工程を含む、半導体素子の製造方法。
(18)Ti−Wターゲットを用いたスパッタリング法によって前記TiW合金層を形成する、前記(17)に記載の製造方法。
(19)前記TiW合金層のTi濃度が70wt%以下である、前記(18)に記載の製造方法。
(20)前記TiW合金層を熱処理する工程をさらに有する、前記(18)に記載の製造方法。
本発明において、TiW合金とは、実質的にTiとW(タングステン)のみからなる合金である。本発明によれば、n型GaN系半導体と良好なオーミック接触を形成するn型オーミック電極を有する、半導体素子を得ることができる。また、本発明の好適な実施形態によれば、接点用電極としても好適に用いることのできるn型オーミック電極を有する、半導体素子を得ることができる。また、本発明の好適な実施形態によれば、耐熱性の優れたn型オーミック電極を有する半導体素子を得ることができる。
図1は、本発明の実施形態に係る窒化ガリウム系化合物半導体素子の構造を示す模式図である。図1(a)は上面図であり、図1(b)は図1(a)のX−Y線における断面図である。
図2は、電極の表面の微分干渉顕微鏡による観察像である。
図3は、オージェ電子分光法による電極の深さ方向の組成分析結果である。
図4は、電極の表面の微分干渉顕微鏡による観察像である。
図5は、電極の表面の微分干渉顕微鏡による観察像である。
図6は、オージェ電子分光法による電極の深さ方向の組成分析結果である。
図1における符号の意味は以下のとおりである。
1 基板、2 第1のバッファ層、3 第2のバッファ層、4 n型コンタクト層、5 活性層、6 p型クラッド層、7 p型コンタクト層、P1 n側電極、P2 p側電極、P21 p側オーミック電極、P22 p側ボンディング電極、100 半導体素子
本発明は、n型GaN系半導体と、該半導体とオーミック接触する電極、つまりn型オーミック電極とを備えた、あらゆる素子に適用することができる。本発明の半導体素子は、GaN系半導体以外の半導体からなる部分を含むものであってもよい。本発明の半導体素子は、典型的には発光素子であり、その他、例えば、受光素子であってもよいし、トランジスタ等の電子素子であってもよい。
本発明の半導体素子において、n型オーミック電極が形成されるn型GaN系半導体の組成は任意である。該n型GaN系半導体はn型導電性を有するものであれば、アンドープであってもよいし、不純物がドープされたものであってもよい。好ましくは、TiW合金層が接するn型GaN系半導体は、AlGa1−xN(0≦x≦0.2)である。また、TiW合金層が接するn型GaN系半導体は、キャリア濃度が1×1018/cm〜1×1020/cmであることが好ましく、5×1018/cm〜5×1019/cmであることがより好ましい。とりわけ、n型不純物のドーピングによって、キャリア濃度が上記好ましい濃度範囲に制御されたものであることが好ましい。n型不純物の種類に限定はなく、Si、Geなど、GaN系半導体に適用可能な公知のn型不純物を任意に用いることができる。本発明の半導体素子において、n型オーミック電極が形成されるn型GaN系半導体は、MOVPE法(有機金属化合物気相成長法)、HVPE法(ハイドライド気相成長法)、MBE法(分子ビームエピタキシー法)等の気相法により形成されたものであってもよいし、高圧法、液相法等により形成されたものであってもよい。該n型GaN系半導体は、基板上に薄膜として成長されたものであってもよいし、基板であってもよい。
本発明の半導体素子は、n型オーミック電極が接点用電極を兼用するものであってもよいし、あるいは、n型オーミック電極とは別に、該n型オーミック電極と電気的に接続された、ひとつまたは複数の接点用電極を有するものであってもよい。n型オーミック電極が接点用電極を兼用する場合、該電極の表面の平坦性が高い程、該電極とボンディングワイヤあるいはハンダとの接合状態が良好となり、自動機を用いてボンディングを行う際の歩留りが向上する。具体的には、接点用電極を兼用するn型オーミック電極の表面の算術平均粗さRaは0.02μm以下であることが好ましい。
本発明の半導体素子において、n型オーミック電極に含まれるTiW合金層の形成方法に限定はなく、従来公知のTiW合金薄膜の形成方法を適宜用いることができる。好ましくは、該TiW合金層は、Ti−Wターゲットを用いたスパッタリング法により形成される。Ti−Wターゲットの詳細については、特開平5−295531号公報(USP 5,470,527)、特開平4−193947号公報、特開平4−293770号公報(USP 5,160,534)その他の公知文献を参照することができる。Ti−Wターゲットを用いて形成されたTiW合金層は、Ti、W以外に、ターゲットに不可避的に含まれる不純物を含む場合があるが、そのような、原材料から取り除くことが困難な不純物がTiW合金層に含有されることは許容される。本発明の半導体素子において、n型オーミック電極に含まれるTiW合金層の膜厚は、例えば0.01μm〜1μmとすることができ、好ましくは0.05μm〜0.5μmである。該TiW合金層のTi濃度は特に制限されない。しかし、スパッタリングで形成する場合に、Ti−Wターゲットに占めるTi成分の含有量が5wt%未満になると、形成されるTiW合金薄膜と基板との密着性が悪くなり剥離し易くなるといわれている(USP 5,470,527)。Ti−WターゲットのTi含有量が5wt%未満であるとき、形成されるTiW合金層のTi濃度は4wt%未満となることから、TiW合金層のTi濃度は4wt%以上とすることが好ましい。一方、後記の実験例にて示すように、n型オーミック電極の耐熱性は、該電極に含まれるTiW合金層のTi濃度が低い方が良好となることから、TiW合金層のTi濃度は、好ましくは40wt%以下であり、より好ましくは20wt%以下であり、さらに好ましくは8wt%以下である。
TiW合金層においては、WとTiの組成比が該層の厚さ方向に略一定であることが好ましい。WとTiの組成比が一様であると、濃度勾配によるW原子またはTi原子の拡散が生じないので、半導体素子が高温環境に置かれたときのn型オーミック電極の特性変動が抑制されるからである。
本発明の半導体素子において、n型オーミック電極は、n型GaN系半導体に接するTiW合金層と、その上に積層された金属層とからなる積層体とすることができる。この金属層は、任意の金属材料(単体、合金を問わない。)で形成し得る。また、この金属層は単層であってもよいし、積層構造を有するものであってもよい。電極の抵抗を低くするには、この金属層を、Ag、Cu、Au、Al等の導電性の高い金属で形成することが好ましい。n型オーミック電極をこのような積層体とすることに起因してTiW合金層が受ける熱応力を低減するには、該金属層を、Au層またはAu層と他の金属からなる層との積層体とすることが好ましい。なぜなら、Auは柔らかく、変形し易い金属だからである。TiW合金層が受ける熱応力を低減させることにより、n型オーミック電極の変形や剥離、n型オーミック電極とn型GaN系半導体との接触状態の不安定化、といった問題の発生を防止できる。この効果は、とりわけ、Au層をTiW合金層の直上に積層したとき、顕著になるものと考えられる。n型オーミック電極を上記のような積層体とする場合、積層体の表面に露出する層、つまりTiW合金層上に積層する金属層の最上層を、Auや白金族元素などの化学的に安定な金属で形成すると、n型オーミック電極の耐腐食性が向上する。n型オーミック電極が接点用の電極を兼用する場合には、該最上層をAu層とすることが好ましい。n型オーミック電極を上記のような積層体とする場合に、TiW合金層上に積層する金属層にAl層が含まれると、該電極の耐熱性が低くなる。よって、耐熱性の観点からは、この金属層はAlを含まないものとすることが好ましい。TiW合金層の上に、Au層を含む金属層を積層する場合に、耐熱性を考慮すると、この金属層をAuと同じ融点またはAuよりも高い融点を有する金属のみで形成することが好ましい。
本発明の半導体素子におけるn型オーミック電極とn型GaN系半導体の間のオーミック接触は、特開平11−8410号公報に開示された電極の場合とは異なり、Rhが関与する化学反応の生成物の作用により形成されるものではない。従って、本発明の半導体素子においてn型オーミック電極を上記のような積層体とする場合に、TiW合金層上に積層する金属層はRhを含まないものであってもよい。
本発明の半導体素子では、n型オーミック電極の熱処理を省略することができる。なぜなら、TiW合金層でn型GaN系半導体と接するn型オーミック電極は、熱処理を施さなくても、実用上問題ない程度に低い接触抵抗を示すからである。n型オーミック電極の熱処理が省略できると、製造に要する時間を短縮できる他、半導体素子の製造工程設計の自由度が大きくなるという利点がある。また、熱処理を省略すれば、熱処理に伴い電極の表面荒れが発生するという問題が自ずと解決される。そのために、このn型オーミック電極は、接点用電極を兼用する電極に適している。
一方で、本発明の半導体素子において、n型オーミック電極の熱処理は任意に行うことができる。この熱処理の温度および時間は、電極の耐熱性に応じて、所望する特性が失われない範囲で適宜設定すればよい。熱処理の雰囲気ガスには、窒素ガス、稀ガス等の不活性ガスを用いることが好ましい。n型オーミック電極を上記のような積層体とする場合には、積層体の形成を完了した後に熱処理を行ってもよいし、例えば、TiW合金層を形成した時点で熱処理を行い、その後で、該TiW合金層上に金属層を積層してもよい。n型オーミック電極に熱処理が加えられることにより、TiW合金層の内部にn型GaN系半導体の成分が拡散する、あるいは、n型GaN系半導体の内部にTiW合金の成分が拡散することが有り得るが、本発明の効果が損なわれない限りにおいて、このような拡散は許容される。
以下、実施例を用いて本発明をより詳しく説明するが、これらの例は本発明を何ら限定するものではない。
<実験例1(実施例1、比較例1)>
図1に示す構造のGaN系半導体素子を作製し、評価を行った。図1に示すGaN系半導体素子100は発光ダイオードであって、基板1上に、第1のバッファ層2、第2のバッファ層3、n型コンタクト層4、活性層5、p型クラッド層6、p型コンタクト層7が、この順に積層された構造を有する。n型コンタクト層4の上には、n型コンタクト層4とオーミック接触するn側電極P1が形成されている。また、p型コンタクト層7の上には、p型コンタクト層7とオーミック接触するp側電極P2が形成されている。p側電極P2は、p型コンタクト層7の表面全体に拡がるように形成されたp側オーミック電極P21と、p側オーミック電極P21と電気的に接続されたp側ボンディング電極P22とから構成されている。GaN系半導体素子100は、次のように作製した。
(結晶成長)
直径2インチのサファイア基板1をMOVPE装置の成長炉内にセットし、水素ガスを流しながら、基板温度を1100℃まで上昇させ、基板1の表面をクリーニングした。続いて、基板温度を500℃まで下げ、キャリアガスに水素ガス、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、基板1上にGaNよりなる第1のバッファ層2を、約30nmの膜厚で成長させた。続いて、TMGの供給を停止し、基板温度を1000℃まで上昇させた後、原料ガスにTMG、アンモニアを用い、アンドープGaNよりなる第2のバッファ層3を、2μmの膜厚で成長させた。続いて、更にシランガスを供給することにより、Si(ケイ素)を濃度約5×1018/cmとなるようにドープしたGaNよりなるn型コンタクト層4を、3μmの膜厚で成長させた。続いて、TMGおよびシランガスの供給を停止し、基板温度を800℃まで降下させた後、TMG、TMI(トリメチルインジウム)、シランガス、アンモニアを用いて、InGa1−xNからなる障壁層と、InGa1−yN(y>x)からなる井戸層とを交互に成長させて、両端を障壁層とする多重量子井戸構造の活性層5を形成した。障壁層の膜厚は10nm、井戸層の膜厚は2nmとなるようにした。また、井戸層のIn組成yは、発光波長が400nmとなるように調節した。続いて、TMG、TMI、シランガスの供給を停止し、基板温度を再び1000℃に上昇させた後、TMG、TMA(トリメチルアルミニウム)、アンモニア、(EtCp)Mg(ビスエチルシクロペンタジエニルマグネシウム)を用い、Mg(マグネシウム)を濃度約5×1019/cmとなるようにドープしたAl0.1Ga0.9Nよりなるp型クラッド層6を30nmの膜厚で成長させた。続いて、TMAの供給を停止し、Mgを濃度約8×1019/cmとなるようにドープしたGaNからなるp型コンタクト層7を120nmの膜厚で成長させた。p型コンタクト層7の成長終了後、基板加熱を停止するとともに、アンモニア以外の原料の供給を停止し、基板温度を室温まで降下させた。その後、p型クラッド層6およびp型コンタクト層7にドープしたMgを活性化させるために、RTA装置(ラピッドサーマルアニーリング装置)を用いて、窒素雰囲気中、900℃、1分間の熱処理を行った。
(p側オーミック電極の形成)
次に、ウエハ最上層であるp型コンタクト層7の表面に、電子ビーム蒸着法を用いて、膜厚30nmのPd層、膜厚100nmのAu層、膜厚10nmのNi層をこの順に積層してなるp側オーミック電極P21を形成した。p側オーミック電極P21は、図1(a)に示すように、上面側から見たパターンが直交格子状のパターンとなるように形成した。言い換えると、電極膜を貫通する正方形状の開口部が、多数、縦横に規則的に形成された開口電極とし、該開口部にp型コンタクト層7の表面が露出するようにした。該開口部の寸法は、正方形の一辺を8μmとし、隣り合う開口部間の間隔(電極部分の幅)は、縦横ともに2μmとした。p側オーミック電極P21のパターニングには、通常のリフトオフ法を用いた。即ち、p型コンタクト層7の表面上に、フォトリソグラフィ技法を用いて所定の形状にパターニングしたレジストマスクを形成し、その上から上記積層構造の電極膜を形成した後、該レジストマスクをリフトオフすることにより、該レジストマスク上に堆積された電極膜を除去した。その後、RTA装置を用いてp側オーミック電極P21の熱処理を行った。この熱処理の条件は、窒素雰囲気中、500℃、1分間とした。
(n側電極の形成)
次に、p側オーミック電極P21を形成したp型コンタクト層7の上に所定形状のレジストマスクを形成し、塩素ガスを用いたRIE(反応性イオンエッチング)によりp型コンタクト層7の側からエッチングを行うことにより、図1に示すようにn型コンタクト層4の表面を露出させた。露出後、n型コンタクト層4の表面に、RFスパッタ法を用いて、膜厚100nmのTiW合金層、膜厚100nmのAu層、膜厚80nmのPt層、膜厚80nmのAu層、膜厚80nmのPt層、膜厚80nmのAu層、膜厚80nmのPt層、膜厚80nmのAu層をこの順に積層してなるn側電極P1を形成した。RFスパッタ法によるTiW合金層の形成は、ターゲットにTi−Wターゲット(三菱マテリアル株式会社製、品名:4N W−10wt%Tiターゲット)、スパッタガスにAr(アルゴン)を用い、RF電力:200W、スパッタガス圧:1.0×10−1Paという条件で行った。このTi−Wターゲットは、Tiの含有量が10.16wt%(吸光光度法による分析値)、不純物として含まれるFe(鉄)の含有量は15ppm(ICPによる分析値)であった。n側電極P1のパターニングは、p側オーミック電極P21のパターニングと同様に、リフトオフ法を用いて行った。
(p側ボンディング電極の形成)
次に、p側オーミック電極P21の上に、電子ビーム蒸着法を用いて、膜厚20nmのTi、膜厚600nmのAuをこの順に積層してなるp側ボンディング電極P22を形成した。続いて、プラズマCVD法を用いて、SiOからなる膜厚300nmのパッシベーション膜(図示せず)を、n側電極P1およびp側ボンディング電極P22を形成した部分を除いて、ウエハの表面を覆うように形成した。その後、RTA装置を用いて、n側電極P1およびp側ボンディング電極P22の熱処理を行った。この熱処理の条件は、窒素雰囲気中、500℃、1分間とした。このようにして、ウエハ上に形成された350μm角の発光ダイオード素子(実施例1)を得た。
(評価)
上記手順により作製した発光ダイオード素子について、素子分離(チップへの切り出し)を行わないで、ウエハ上に形成された状態のままで評価を行った。図2に示すのは、n側電極P1の表面の微分干渉顕微鏡による観察像である。図2に示すように、n側電極P1の表面は平坦であり、荒れは見られない。電極中央部に斜めの線条が複数見られるが、これは電気特性評価の過程で、オートプローバの探針が接触したときに生じた傷であり、表面荒れではない。素子に順方向電流20mAを流したときのVf(順方向電圧)を、オートプローバを用いて測定したところ、3.4Vであった。この値は、発光波長400nmの発光ダイオードのVfとして標準的な値であり、このことから、n側電極P1とn型コンタクト層4との接触抵抗は、実用上問題がない程度に低くなっていることが分かる。これは、n側電極P1とn型コンタクト層4との間に、良好なオーミック接触が形成されているということである。図3に示すのは、オージェ電子分光法(AES)を用いて行ったn側電極P1の深さ方向の組成分析の結果である。図3より、n側電極P1は、TiW合金層の部分でn型コンタクト層4と接していることが分かる。また、このTiW合金層におけるTiとWの組成比は、厚さ方向に略一定であることが分かる。
比較のために、n側電極を、電子ビーム蒸着法で形成した膜厚600nmのAl層としたことを除き、前記素子(実施例1)と同じ構成を有する発光ダイオード素子(比較例1)を、前記素子と同じ方法により作製した。この比較例1の素子を評価したところ、オートプローバを用いて測定したVfは実施例1の素子と同程度の値となったものの、n側電極の表面には著しい荒れが発生していた。
<実験例2(実施例2、比較例2)>
MOVPE法を用いて、直径2インチのサファイア基板上に低温GaNバッファ層を介してSiドープGaN層を成長した実験用ウエハを作製し、その上に、次の電極A、電極Bの二種類の電極を形成し、評価した。
電極A:膜厚100nmのTiW合金層と膜厚100nmのAu層をこの順に積層し、500℃、1分間の熱処理を行うことにより形成した(実施例2)。
電極B:膜厚100nmのAl層、膜厚100nmのTiW合金層、膜厚100nmのAu層をこの順に積層し、400℃、1分間の熱処理を行うことにより形成した(比較例2)。
なお、電極A、電極Bに含まれる各金属層の形成にはRFスパッタ法を用いた。また、電極A、電極Bに含まれるTiW合金層の製膜条件は、実験例1で用いたTiW合金層の製膜条件と同じとした。電極のパターニングは、フォトリソグラフィとリフトオフ法により行った。なお、フォトリソグラフィには、実験例1においてn側電極P1のパターニングを行うのに使用したフォトマスクを用いた。
図4に、電極Aの表面の微分干渉顕微鏡による観察像を示す。また、図5に、電極Bの表面の微分干渉顕微鏡による観察像を示す。図4に示すように、SiドープGaN層の上にまずTiW合金層を形成し、その上にAu層を積層した電極Aの表面は、熱処理温度が500℃であるが、平坦であり、荒れは見られない。電極Aの表面の算術平均粗さRaを測定したところ、0.014μmであった。電極形成の下地面であるSiドープGaN層の表面のRaが0.004μmであったことから、電極Aの表面のRaは、下地面のRaの4倍以下である。これに対して、図5に示すように、Al層を形成してから、その上にTiW層とAu層を積層した電極Bの表面は、熱処理温度が400℃であるが、著しく荒れている。電極Bの表面の算術平均粗さRaを測定すると、0.07μmであった。これは、下地面であるSiドープGaN層の表面のRaの約18倍である。
図6には、オージェ電子分光法を用いて行った、電極Bの深さ方向の組成分析の結果を示す。図6に示すように、電極Bでは、TiW合金層の上に形成したAu層のAuが、TiW合金層を超えてAl層側に拡散しており、SiドープGaN層と接する部分にはAlとAuの両方が存在している。また、AlもまたTiW合金層を越えてAu層側に拡散している。この実験例2から、SiドープGaN層に接するTiW合金層を有する電極Aは耐熱性が良好であるのに対し、TiW合金層を有するものの、そのTiW合金層がSiドープGaN層に接していない電極Bは、耐熱性が低いことが分る。また、電極Bには、融点が低く、かつGaNとの熱膨張率差が極めて大きいAl層が含まれていることも、電極Bの耐熱性が低いものとなっている原因のひとつと考えられる。
ところで、Ti−Wターゲットを用いたスパッタリングにより形成されるTiW合金薄膜に含まれるTiの濃度は、ターゲットのTi含有量よりも低くなる傾向があり、ターゲットのTi含有量の80%以下となることが知られている(特開平5−295531号公報、USP 5,470,527)。上記実験例1および実験例2では、Tiを10wt%含むTi−Wターゲットを用いていることから、これらの実験例で作製したサンプルのn型オーミック電極に含まれるTiW合金層のTi濃度は、8wt%以下となっているものと考えられる。
<実験例3(実施例3および4、比較例3および4)>
評価用のサンプルを次のようにして作製した。まず、実験例1と同様にして、サファイア基板上に、第1のバッファ層からp型コンタクト層までのGaN系半導体層を順次成長させて、発光ダイオード構造のGaN系半導体積層体が形成されたウエハを作製した。次に、p側オーミック電極の形成を省略して、n側電極の形成を行った。n側電極は、実験例1と同様にして、RIEで露出させたn型コンタクト層(Siを濃度約5×1018/cmとなるようにドープしたn型GaN)の表面に形成した。n側電極は次の4種類(サンプルA〜サンプルD)とした。
サンプルA:膜厚100nmのTiW合金層の上に、膜厚100nmのAu層を積層した(実施例3)。
サンプルB:膜厚100nmのW層の上に、膜厚100nmのAu層を積層した(比較例3)。
サンプルC:膜厚100nmのTi層の上に、膜厚100nmのAu層を積層した(比較例4)。
サンプルD:膜厚100nmのTiW合金層の上に、膜厚100nmのAu層、膜厚80nmのPt層、膜厚80nmのAu層、膜厚80nmのPt層、膜厚80nmのAu層、膜厚80nmのPt層、膜厚80nmのAu層をこの順に積層した(実施例4)。
各サンプルのn側電極に含まれる各金属層の形成にはRFスパッタ法を用いた。また、サンプルAおよびサンプルDに含まれるTiW合金層の製膜条件は、いずれも、実験例1で用いたTiW合金層の製膜条件と同じとした。ただし、サンプルAのTiW合金層は、実験例1と同じく、Tiを10wt%含むTi−Wターゲットを用いて形成したのに対し、サンプルDのTiW合金層は、Tiを90wt%含むTi−Wターゲットを用いて形成した。このサンプルDのTiW合金層におけるTi濃度は、約70wt%以下であると考えられる。n側電極のパターニングは、いずれのサンプルも実験例1と同様にして行った。このようにして、n側電極の形成までを行ったウエハを、評価用のサンプルとした。
(熱処理前の評価)
各サンプルのn側電極の接触抵抗を、ウエハ上において隣接する2つの素子のn側電極間に20mAの電流を流すのに必要な電圧(以下、「n−n電圧」ともいう。)により評価した。電流がn型コンタクト層の内部を流れる際の電圧降下は無視できる程小さいことから、n−n電圧はn側電極とn型コンタクト層の間の接触抵抗を反映したものとなる。つまり、n−n電圧が高いサンプル程、n側電極とn型コンタクト層との接触抵抗が大きいといえる。n側電極がスパッタリングにより形成されたままであるときの各サンプルのn−n電圧をオートプローバを用いて測定したところ、次のようになった。
サンプルA:0.3V。
サンプルB:0.7V。
サンプルC:0.2V。
サンプルD:0.3V。
サンプルAおよびサンプルDの0.3Vというn−n電圧は、別途測定した、実施例1のサンプルのn−n電圧である0.2Vと略同等といってよく、実用上十分に低い値ということができる。このことから、n型GaN系半導体とTiW合金層で接する電極は、形成したままの状態で、接触抵抗の低いオーミック電極として使用可能であることが分る。また、サンプルAとサンプルDの電極の表面を微分干渉顕微鏡で観察すると、極めて滑らかであった。
サンプルAの電極は、Tiを比較的低い濃度(前述のように、8%以下と考えられる。)で含むTiW合金層でn型コンタクト層と接しているが、このようなサンプルAのn−n電圧が、W層でn型コンタクト層と接する電極を設けたサンプルBのn−n電圧の半分以下となったことは、注目すべきことである。このことは、サンプルAの電極におけるTiW合金層の特性が、Tiの性質とWの性質を単に平均したものとはなっていないことを示している。一方、サンプルAとサンプルDのn−n電圧が同等であることから、TiW合金層でn型GaN系半導体と接する電極の接触抵抗は、熱処理をしない状態では、該TiW合金層のTi濃度に殆ど依存しないことが分る。このことは、この電極は、特性が安定した、製造し易い電極であることを示している。
(熱処理後の評価)
次に、各サンプルに対して、窒素ガス雰囲気中、500℃、1分間の熱処理を行った。この熱処理後の各サンプルのn−n電圧は次のようになった。
サンプルA:0.2V。
サンプルB:0.7V。
サンプルC:2.4V。
サンプルD:3.2V。
また、熱処理後の電極表面を観察すると、サンプルAおよびサンプルBの電極表面は平坦で荒れの無い、良好な状態であったが、サンプルCおよびサンプルDの電極表面は荒れた状態となっていた。
サンプルAにおいて、熱処理による電極表面の荒れが発生せず、更に、n−n電圧が熱処理によって実質的に変わらなかったことから、Tiを10wt%含むTi−Wターゲットを用いたスパッタリング法により形成されたTiW合金層でn型GaN系半導体と接する電極は、極めて優れた耐熱性を有することが分る。また、この電極は、スパッタリングにより形成した後、予め本実験例3で用いた条件による熱処理を施したうえで使用してもよいことが分る。熱処理を施すと電極の構造が安定化するので、使用中に素子が高温に曝されたときに、該電極の特性が大きく変化するのを防ぐことができる。
一方、サンプルDの電極は、Ti含有量が90wt%のターゲットを用いて形成したTiW合金層でn型コンタクト層と接するものであるが、熱処理によってn−n電圧が著しく上昇するとともに、表面状態も悪化した。この傾向は、Ti層でn型コンタクト層と接するサンプルCの電極と共通していた。この結果から、Tiを90wt%含むTi−Wターゲットを用いたスパッタリング法により形成したTiW合金層でn型GaN系半導体と接する電極には、本実験例3で用いた熱処理条件は厳しすぎることが分る。
本発明は前記の実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で種々の変形が可能である。例えば、図1に示すGaN系半導体素子100において、p側ボンディング電極P22をn側電極P1と同じ構成とすることもでき、その場合、これらを同一の工程で形成することができるため、製造工程を簡略化することができる。
本願は、日本で出願された特願2005−112610および特願2006−31741を基礎としており、参照することによりそれらの内容は本明細書に全て包含される。

Claims (10)

  1. n型窒化ガリウム系化合物半導体と、該半導体にオーミック接触する電極と、を有し、該電極が該半導体に接するTiW合金層を有し、該TiW合金層のTi濃度が70wt%以下である、半導体素子。
  2. n型窒化ガリウム系化合物半導体と、該半導体にオーミック接触する電極と、を有し、該電極が該半導体に接するTiW合金層を有し、該TiW合金層が、Ti含有量90wt%以下のTi−Wターゲットを用いたスパッタリング法により形成されたものである、半導体素子。
  3. 前記電極が、前記TiW合金層の上に積層された金属層を有する、請求項1または2に記載の半導体素子。
  4. 前記金属層がAu層を含む、請求項3に記載の半導体素子。
  5. 前記金属層が、前記TiW合金層の直上に積層されたAu層を含む、請求項4に記載の半導体素子。
  6. 前記金属層が、Auと同じ融点またはAuよりも高い融点を有する金属のみを含む請求項4に記載の半導体素子。
  7. 前記金属層がAuまたは白金族元素の単層からなるか、あるいは、最上層としてAu層または白金族元素層を含む積層体である、請求項3に記載の半導体素子。
  8. 前記金属層がRhを含まない、請求項3に記載の半導体素子。
  9. 前記金属層がAlを含まない、請求項3に記載の半導体素子。
  10. 前記TiW合金層が熱処理されていない、請求項1〜9のいずれかに記載の半導体素子。
JP2006539766A 2005-04-08 2006-04-04 半導体素子およびその製造方法 Active JP3949157B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005112610 2005-04-08
JP2005112610 2005-04-08
JP2006031741 2006-02-08
JP2006031741 2006-02-08
PCT/JP2006/307526 WO2006109760A1 (ja) 2005-04-08 2006-04-04 半導体素子およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006289909A Division JP4984821B2 (ja) 2005-04-08 2006-10-25 半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP3949157B2 true JP3949157B2 (ja) 2007-07-25
JPWO2006109760A1 JPWO2006109760A1 (ja) 2008-11-20

Family

ID=37087031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006539766A Active JP3949157B2 (ja) 2005-04-08 2006-04-04 半導体素子およびその製造方法

Country Status (6)

Country Link
US (1) US8012783B2 (ja)
EP (1) EP1868251A4 (ja)
JP (1) JP3949157B2 (ja)
KR (1) KR100923034B1 (ja)
TW (1) TWI317179B (ja)
WO (1) WO2006109760A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007057756B4 (de) * 2007-11-30 2022-03-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
KR101026059B1 (ko) 2007-12-21 2011-04-04 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2011054598A (ja) * 2009-08-31 2011-03-17 Toshiba Corp 半導体発光素子およびその製造方法
US8759127B2 (en) * 2011-08-31 2014-06-24 Toshiba Techno Center Inc. Gold micromask for roughening to promote light extraction in an LED
JP5988568B2 (ja) * 2011-11-14 2016-09-07 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法
JP5982179B2 (ja) * 2012-05-28 2016-08-31 株式会社東芝 半導体発光装置およびその製造方法
ITMI20121909A1 (it) * 2012-11-09 2014-05-10 Industrie De Nora Spa Cella elettrolitica dotata di microelettrodi
KR20140104062A (ko) * 2013-02-15 2014-08-28 삼성전자주식회사 P형 질화물 반도체 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
EP2793265B1 (en) 2013-04-15 2017-06-07 Nexperia B.V. Semiconductor device and manufacturing method
KR101580213B1 (ko) * 2013-04-22 2015-12-24 한국산업기술대학교산학협력단 자외선 발광다이오드 제조 방법 및 자외선 발광다이오드
JP6888224B2 (ja) * 2017-10-16 2021-06-16 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN113219680B (zh) * 2021-05-08 2023-08-15 中国科学院半导体研究所 一种可调延时线芯片及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160534A (en) * 1990-06-15 1992-11-03 Hitachi Metals Ltd. Titanium-tungsten target material for sputtering and manufacturing method therefor
JPH05295531A (ja) 1992-04-21 1993-11-09 Toshiba Corp Ti−W系スパッタリングターゲットおよびその製造方法
EP0952617B1 (en) * 1993-04-28 2004-07-28 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
KR100660152B1 (ko) * 1997-01-09 2006-12-21 니치아 카가쿠 고교 가부시키가이샤 질화물반도체소자
EP2234142A1 (en) * 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
JPH118410A (ja) * 1997-06-18 1999-01-12 Nichia Chem Ind Ltd n型窒化物半導体の電極
JP4183299B2 (ja) * 1998-03-25 2008-11-19 株式会社東芝 窒化ガリウム系化合物半導体発光素子
JP4023121B2 (ja) * 2001-09-06 2007-12-19 豊田合成株式会社 n型電極、III族窒化物系化合物半導体素子、n型電極の製造方法、及びIII族窒化物系化合物半導体素子の製造方法
JP4463482B2 (ja) 2002-07-11 2010-05-19 パナソニック株式会社 Misfet及びその製造方法
JP4507532B2 (ja) * 2002-08-27 2010-07-21 日亜化学工業株式会社 窒化物半導体素子
JP3955549B2 (ja) * 2003-05-12 2007-08-08 アルプス電気株式会社 薄膜磁気ヘッドの電極膜
JP2004349595A (ja) * 2003-05-26 2004-12-09 Sharp Corp 窒化物半導体レーザ装置およびその製造方法
JP4635418B2 (ja) 2003-07-31 2011-02-23 日亜化学工業株式会社 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
TWI317179B (en) 2009-11-11
EP1868251A4 (en) 2009-05-27
WO2006109760A1 (ja) 2006-10-19
KR100923034B1 (ko) 2009-10-22
US8012783B2 (en) 2011-09-06
EP1868251A1 (en) 2007-12-19
US20090065938A1 (en) 2009-03-12
JPWO2006109760A1 (ja) 2008-11-20
TW200723564A (en) 2007-06-16
KR20070114846A (ko) 2007-12-04

Similar Documents

Publication Publication Date Title
JP3949157B2 (ja) 半導体素子およびその製造方法
JP3846150B2 (ja) Iii族窒化物系化合物半導体素子および電極形成方法
JP3920315B2 (ja) 窒化物系半導体発光素子
US8357607B2 (en) Method for fabricating nitride-based semiconductor device having electrode on m-plane
JP2007157853A (ja) 半導体発光素子およびその製造方法
JP4023121B2 (ja) n型電極、III族窒化物系化合物半導体素子、n型電極の製造方法、及びIII族窒化物系化合物半導体素子の製造方法
US20070243414A1 (en) Positive Electrode Structure and Gallium Nitride-Based Compound Semiconductor Light-Emitting Device
JP5440674B1 (ja) Led素子及びその製造方法
JP2007081368A (ja) 窒化物系半導体発光素子
JP2007227832A (ja) 窒化物半導体素子
JP4659926B2 (ja) 窒化物系半導体素子およびその製造方法
JP4984821B2 (ja) 半導体素子およびその製造方法
JP2008288532A (ja) 窒化物系半導体装置
JP3522610B2 (ja) p型窒化物半導体の製造方法
JP5839293B2 (ja) 窒化物発光素子及びその製造方法
JPWO2011135866A1 (ja) 窒化物系半導体素子およびその製造方法
JP2008294018A (ja) Iii族窒化物系化合物半導体発光素子の製造方法
JP2005340762A (ja) Iii族窒化物半導体発光素子
JP2005340789A (ja) Iii族窒化物半導体発光素子
JP5547279B2 (ja) 窒化物系半導体素子およびその製造方法
JP2006013473A (ja) Iii族窒化物半導体発光素子
JP6103268B2 (ja) 窒化物発光素子及びその製造方法
JP2006019713A (ja) Iii族窒化物半導体発光素子およびそれを用いたled
JP2006013472A (ja) Iii族窒化物半導体発光素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061025

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061102

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070417

R150 Certificate of patent or registration of utility model

Ref document number: 3949157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 7

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20061117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350