KR100284235B1 - 반도체 발광소자를 이용한 반도체 발광장치 및 반도체 발광소자의 제조방법 - Google Patents

반도체 발광소자를 이용한 반도체 발광장치 및 반도체 발광소자의 제조방법 Download PDF

Info

Publication number
KR100284235B1
KR100284235B1 KR1019970042588A KR19970042588A KR100284235B1 KR 100284235 B1 KR100284235 B1 KR 100284235B1 KR 1019970042588 A KR1019970042588 A KR 1019970042588A KR 19970042588 A KR19970042588 A KR 19970042588A KR 100284235 B1 KR100284235 B1 KR 100284235B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
semiconductor
emitting device
pellet
Prior art date
Application number
KR1019970042588A
Other languages
English (en)
Other versions
KR19980019164A (ko
Inventor
다카노부 가마쿠라
다카후미 나카무라
마코토 야마무라
요시오 아리이즈미
가즈히로 다무라
신이치 산다
다쿠미 고모토
유키오 와타나베
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR19980019164A publication Critical patent/KR19980019164A/ko
Application granted granted Critical
Publication of KR100284235B1 publication Critical patent/KR100284235B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery

Abstract

편향(偏向)한 배광(配光)특성이 얻어지는 반도체 발광소자, 소자가 중심에서 벗어나 있어도발광중심을 중심에 가깝게 하는 반도체 발광장치, 양호한 소자분리율을 갖고 펠릿(pellet)단부의 깨짐이나 결여가 발생하지 않는 소자의 스크라이브(scribe)방법을 제공한다.
반도체 발광소자는 (100)면에 대해 [011]방향으로 5~20°경사시킨 화합물 반도체기판에 발광층 등의 반도체층을 적층시킨 웨이퍼를 스크라이브법으로 소자분리한 스크라이브 펠릿(10)을 이용한다. 이 반도체 발광소자의 펠릿의 마주보는 1쌍의 측면은 경사져 있지 않지만, 인접한 다른 1쌍의 측면은 소정 각도만큼 경사져 있다. 측면에는 미소단차(131)가 형성되어 있다. 반도체 발광소자는 편광한 배광특성이 얻어진다. 반도체 발광소자는 비대칭발광이고, 이를 이용하여 발광부와 외위기의 중심과의 오차량을 경감하여 제품의 배광특성을 개선한다. 반도체 발광소자의 제조방법은 반도체기판 상에 화합물 반도체층을 적층한 웨이퍼에 스크라이브를 행하는 경우에 기판결정면에 스크라이브를 행한다.

Description

반도체 발광소자 및 이를 이용한 반도체 발광장치 및 반도체 발광소자의제조방법
본 발명은 반도체 발광소자에 관한 것으로, 특히 출사광이 평향되어 이루어지는 반도체 발광소자를 구비한 청색에서 적외영역의 발광특성을 갖는 반도체 발광장치 및 반도체 발광소자의 제조방법에 관한 것이다.
LED(Light Emitting Diode) 등의 반도체 발광소자를 포함한 반도체 발광장치는 야외표시등, 간판, 교통신호, 각종기기의 동작/상태표시에 이용된다.
도19에 InGaAlP 시료계에 의한 종래의 반도체 발광소자의 단면구조의 예를 나타낸다. 이 반도체 발광소자는 n-GaAs기판(1) 상에 n-GaAs/n-In0.5Al0.5P의 페어(10) 쌍으로 되는 반사층(2), n-In0.5(Ga0.3Al0.7)0.5P클래드층(3), n-In0.5Ga0.5P활성층(4), p-In0.5(Ga0.3Al0.7)0.5P클래드층(5), p-GaAlAs전류확산층(6), p-GaAs콘택트층(7)을 순차형성한 후, 반도체기판측에 n전극(8: 기판측전극), p-GaAs콘택트층(7) 상에 p전극(11: 광취출전극)을 형성한 후, 다이싱에 의해 펠릿화 된다. 이 경우, 펠릿측면은 다이싱의 칼날의 형상에 의해 거의 수직이거나 받침대형상을 이루고 있다.
도20에 이 종래의 반도체 발광소자를 제품화한 반도체 발광장치의 단면도, 도21에 이 반도체 발광장치를 발광시킨 경우의 배광특성을 나타낸다. 접시형상반사판(19)을 갖는 리드(25)에 Ag페이스트 등의 도전성접착제(26)를 이용 반도체 발광소자(10: 펠릿)의 반도체기판측을 리드(25)의 베드부(27)에 다이본딩한 후, Au선의 본딩와이어(28)에 의해 p전극(11: 광취출전극)과 리드(29)를 전기적으로 접속한다. 그 후, 에폭시수지의 포탄형상의 수지밀봉체(30)에 접시형상반사판(19), 리드(25)의 일부, 도전성접착제(26), 반도체 발광소자(10), 베드부(27), 본딩와이어(28), 리드(29)의 일부를 밀봉한다. 이 수지밀봉체(30)는 렌즈작용 및 반도체 발광소자(10)를 보호하는 작용을 갖고 있다. 도21에는 포탄형상의 수지밀봉체를 몰드한 반도체 발광장치의 배광특성을 나타낸다. 종축이 광강도(임의치), 횡축이 배광각이다. 반도체 발광장치의 광은 포탄형상렌즈의 중심에서 전방향으로 거의 대칭적으로 배광되어 있다.
또한, 절연기판에 반도체 발광소자를 탑재하고, 이를 투명한 패키지로 밀봉한 표면실장형 LED램프(이하, SMD램프)에 있어서, 현재 주류인 2×1.25mm, 1.6×0.8mm 및 이들보다 더 작은 크기의 제품은 조립설계상 반도체 발광소자를 제품의 중심(즉, 절연기판의 중심)에 설치할 수 없다.
예컨대, 도22에 기재된 반도체 발광소자(1)의 중심을 통하는 센터라인(L)은 0.5mm 두께의 절연기판(20)의 중심선(즉, 제품의 중심)으로부터 어느정도벗어난 위치에 배치되어 있다. 이 반도체 발광소자(10)의 펠릿크기는 0.3×0.3mm이다. 절연기판(20)에는 반도체 발광소자(10)의 제1전극배선(21) 및 제2전극배선(22)이 형성되어 있고, 반도체 발광소자(10)는 제2전극배선(22) 상에 Ag페이스트 등에 의해 접합되어 있다. 반도체 발광소자(10)의 광취출전극(11)은 반도체 발광소자(1)의 거의 중심에 형성되어 있다. 그리고 광취출전극(11)과, 제1전극배선(21)은 Au 본딩와이어(23)로 전기적으로 접속되어 있다. 반도체 발광소자(1), 제1 및 제2전극배선(21, 22)의 선단부 및 본딩와이어(23)는 에폭시수지 등의 투명한 몰드수지밀봉체(24)로 되는 외위기로 피복보호되어 있다.
이와 같이, 반도체 발광소자의 중심선(L)과 절연기판의 중심선(0)이 일치하고 있지 않기 때문에, 이 종래의 SMD램프는 그 외위기를 기준으로 한 배광특성이 이 제품의 중심에 대하여 비대칭한 특성을 나타내고, 휘도의 피크위치가 제품의 중심으로부터 벗어나, 제품중심의 휘도가 낮아지게 된다(도7a 참조). 도7의 횡축은 절연기판(20)의 위치를 나타내고(중심이 기판중심(0)), 종축은 광강도(임의치)를 나타낸다.
또한, 종래 반도체 발광소자의 펠릿크기는 300㎛×300㎛가 통상이지만, 이와 같은 크기에서는 마운트시나 와이어본딩시의 충격하중에 의한 펠릿깨짐이나 펠릿쪼개짐 등이 발생할 염려는 적다. 그러나, 펠릿크기가 250㎛×250㎛를 하회하도록 되면, 마운트시에 기계적 손상을 받기쉽고, 특히 스크라이브 펠릿은 이 손상이 현저하다. 스크라이브 펠릿은 웨이퍼를 스크라이브 절단하여 형성한 펠릿이고, 절단방향은 발광면측 또는 반도체기판중 어느 하나이다.
특히, 자동마운트머신을 이용 스크라이브 펠릿을 기판에 마운트하면, 자동마운트머신의 콜레트나 니들핀에 의한 기계적인 손상을 받기 쉽다는 문제가 있다. 이 경우, 펠릿깨짐이나 결여, 펠릿쪼개짐 등의 품질상의 문제로 되는 불량이 약 10%전후 발생한다.
종래로, 화합물 반도체 웨이퍼를 펠릿형상으로 절단하는 방법으로는 다이아몬드 알갱이를 수지 또는 원반에 매립한 칼날을 고속회전하면서 선형상으로 연삭해가는 다이서가 사용될 수 있었다. 그러나, 최근 소자 단가 및 공정적으로도유리한 화합물 반도체 웨이퍼의 절단방법인 스크라이브법도이용되고 있다. 그러나, 스크라이브법은 스크라이브라인에 대하여 외력을 가해 펠릿에 분할하는 방법이기 때문에, 양호한 분리율, 펠릿형상을 얻기 위해서는 웨이퍼의 두께를 얇게하지 않으면 안되고, 더욱이 스크라이브에 대해서도예컨대, 그 베어져 들어간 깊이, 스크라이브를 행하는 면의 선정등 충분한 검토가 필요불가결하다.
이들 종래의 반도체 발광소자를 사용한 반도체 발광장치에서는 배광특성이 대칭이기 때문에, 예컨대 도로 바로위에 설치되는 도로정보판 등에 이들 발광장치를 취부하는 경우, 통행차량에 대해 배광의 중심이 향하도록 약간 아래쪽으로 기울어져 취부될 필요가 있었다. 또한, 다른 방법으로는 배광특성이 편향하는 것과 같은 렌즈설계를 행한 몰드가 필요했었다.
또한, 종래의 반도체 발광소자는 웨이퍼를 다이싱하여 펠릿을 형성하고, 이 펠릿의 측면을 에칭하여 측면을 조면(組面)형태로 하고 있다. 이와 같은 구조로 하면, 광의 취출효율이 향상하는 것으로 알려져 있다. 그러나, 측면을 에칭하면, 펠릿의 발광면적(pn접합면적)이 작게되어 제조공정이 증가하는 등의 불이익이 많은 문제가 있었다.
또한, 종래기술의 스크라이브법에 있어서는 기판상에 적층한 반도체 결정층 표면에 스크라이브를 행했다. 이 경우, 스크라이브 후에 외력을 가해 소자에 분리한 경우, 그 분리율은 현저히 나쁜 70%정도이었다. 이를 개선할 목적으로 예컨대, 스크라이브의 베어져 들어간 깊이를 충분히 취하기 위하여 스크라이브용 다이아몬드에 가해지는 압력을 높게하여 스크라이브하는 방법이 고려되고 있다. 그러나, 스크라이브용 다이아몬드에 가하는 압력을 높게하면, 스크라이브 손상이 결정표면을 전반하여 스크라이브라인폭의 2배 보다도4배 보다도큰 폭의 손상을 형성해버린다. 이 손상이 외력을 가해 소자분할하는 경우에 펠릿단부의 깨짐, 결여의 원인으로 되기 때문에, 신뢰성이 부족한 경향이 있고, 더욱이 펠릿의 형상도아름답게 되지 않는다는 문제가 있었다. 또한, 다른 방법으로는 기판결정에 스크라이브를 행하는 방법이 고려된다. 이는 기판결정에 대해 에픽택셜 성장에 의해 적층한 결정층은 결정성이 양호하므로, 점성이 높은 것이 고려되기 때문에, 외력을 가해 소자분할하는 경우의 분리기점으로는 기판측의 스크라이브의 쪽이 유리한 것으로 예상되는 점에 착안한 점이다. 그러나, 일반적인 스크라이브장치로는 스크라이브를 행하는 면만을 모니터할 수 있는 것 밖에 없고, 기판결정측의 스크라이브라인과 적층한 반도체결정측의 소자패턴을 일치시키는 것은 극히 곤란했었다.
또한, 종래 일반적으로 이용되는 화합물 반도체 웨이퍼의 두께는 200㎛~300㎛이다. 그리고, 웨이퍼로부터 분리한 펠릿의 평면형상은 거의 정방형이고, 그 횡방향길이(정방형의 1변의 길이)도200㎛~300㎛이다. 결국, 종래의 펠릿은 거의 입방체인 것이 일반적인 형상이었다. 이와 같은 펠릿을 웨이퍼로부터 분할하는 경우, 스크라이브를 행한 것에 외력을 가해, 펠릿에 분할하는 공정에 있어서, 펠릿의 횡방향길이에 대해, 두께가 거의 동일한 것으로 비교적 두껍기 때문에, 분리율이 나쁘고, 예컨대 분리되어도 펠릿에 결여 등이 발생하여 사용할 수 없는 불량퓸 발생율이 낮지는 않았었다.
본 발명은 상기한 점을 감안하여 발명된 것으로, 종래 사용되고 있는 수지밀봉체를 사용해도편향한 배광특성이 얻어지는 반도체 발광소자를 제공하고, 또한 반도체 발광소자가 장치 중심에서 벗어나 있어도발광중심을 장치중심에 가깝게 할 수 있는 반도체 발광장치를 제공하고, 스크라이브용 다이아몬드 침(針)에 가하는 압력을 높게하지 않고, 외력을 가해 소자분리하는 공정으로 양호한 분리율을 얻을 수 있으면서 펠릿단부의 깨짐, 결여가 발생하지 않는 화합물 반도체의 스크라이브 방법을 제공하고, 이 방법을 이용한 신뢰성이 높은 펠릿의 형상도아름다운 반도체 발광소자를 제공하는 것에 그 목적이 있다.
도1은 본 발명의 반도체 발광소자의 단면도
도2는 본 발명의 반도체 발광장치의 단면도
도3은 본 발명의 반도체 발광장치의 광강도의 배광각 의존성을 나타낸 특성도
도4는 본 발명의 반도체 발광장치의 배광특성을 나타낸 특성도
도5는 웨이퍼를 자르는 인곳(ingot)의 사시도
도6은 본 발명의 표면실장형 반도체 발광장치의 평면도및 단면도
도7은 본 발명의 표면실장형의 반도체 발광장치의 배광특성을 설명한 특성도
도8은 본 발명의 반도체 발광장치의 부분단면도
도9는 본 발명의 펠릿의 기계적강도를 설명한 특성도
도10은 본 발명의 펠릿의 외관을 설명한 사시도
도11은 본 발명의 반도체 발광소자의 제조공정을 설명한 순서도
도12는 본 발명의 상대휘도를 설명한 특성도
도13은 본 발명의 반도체 발광소자의 잔존율을 설명한 특성도
도14는 본 발명의 웨이퍼 절단방법을 설명한 웨이퍼 단면도
도15는 본 발명의 반도체 발광소자 펠릿의 평면도및 단면도
도16은 본 발명의 소자분리율을 설명한 특성도
도17은 본 발명의 웨이퍼 절단방법을 설명한 웨이퍼 단면도
도18은 본 발명의 웨이퍼 절단방법을 설명한 웨이퍼 단면도
도19는 종래의 반도체 발광장치의 단면도
도20은 종래의 반도체 발광장치의 단면도
도21은 종래의 반도체 발광장치의 광강도의 배광각 의존성을 나타낸 특성도
도22는 종래의 표면실장형 반도체 발광장치의 평면도및 단면도이다
* 도면의 중요 부분에 대한 부호 설명
1: 반도체기판2 : 반사층
3,5 : 클래드(clad)층4 : 활성층
6 : 전류확산층7 : 접촉층
8 : n전극(기판측전극)9 : 버퍼층
10 : 펠릿11,12 : p전극(광취출전극)
13,14 : 스크라이브라인15 : 컷터블레드
16,18 : 점착시트17 : 누름판
19 : 반사판20 : 절연기판
21,22 : 배선전극23,28 : 본딩와이어
24,30 : 수지밀봉체25,29 : 리드
26 : 도전성접착제27 : 베드부
100 : 인곳101,102 : 웨이퍼
131 : 미소단차
본 발명은 (100)면에 대해 [011]방향으로 5~20°경사시킨 화합물 반도체기판에 발광층 등의 화합물 반도체층을 적층시킨 웨이퍼를 스크라이브법에 의해 소자분리하여 형성된 반도체 발광소자의 펠릿(스크라이브 펠릿)에 특징이 있다. 이 반도체 발광소자의 펠릿의 마주보는 1쌍의 측면은 경사져 있지 않지만, 인접하는 다른 1쌍의 측면은 5~20°경사져 있다.
본 발명의 반도체 발광소자는 전방에 취출되는 발광소자 측면으로부터의 출사광을 소자측면에 형성한 경사에 의해, 그 취출을 변화시켜, 종래 사용되고 있는 포탄형상의 몰드를 이용한 경우에도편향한 배광특성이 얻어진다.
또한, 본 발명의 반도체 발광장치는 반도체 발광소자 표면의 발광상태가 대칭이 아닌 비대칭 발광반도체 발광소자를 이용함으로써, 반도체 발광소자의 발광부와 반도체 발광장치의 외위기의 중심과의 오차량을 경감하고, 제품의 배광특성을 개선한다. 장방형의 반도체 발광소자 펠릿을 이용, 전극을 발광면의 절연기판의 중심선으로부터 떨어진 위치에 형성한다. 이와 같이 하면, 발광 센터라인의 위치를 절연기판의 중심선에 가깝게 할 수 있다.
또한, 본 발명의 반도체 발광장치는 웨이퍼를 기판측의 주면으로부터 스크라이브 절단한 스크라이브 펠릿을 이용, 이 펠릿을 베드부로 마운트하는 경우는 펠릿의 기판측의 주면을 베드부에 접합하는(즉, 절단방향과는 반대측에 마운트한다). 게다가, 펠릿 측면의 경사방향은 본딩와이어가 펠릿으로부터 리드측에 본딩되는 방향에 일치시키는 것을 특징으로 한다. 이와 같이, 구성되면 마운트시의 불량의 발생은 실질적으로 없다.
또한, 본 발명의 반도체 발광소자는 그 적어도2개의 측면에는 이 반도체 발광소자 내부로부터 생성된 광이 효율좋게 상기 수지밀봉체를 투과하여 출사시키는 소위, 스탭이라는 미소단차가 형성되어 있는 것을 특징으로 한다. 이와 같은 구성에 의해 활성층(발광층)으로부터 방사된 광이 효율좋게 외위기인 수지밀봉체로 출사하고, 더욱이 이 수지밀봉체를 투과하여 방사광이 출사되기 때문에, 고효율로 고휘도의 반도체 발광소자가 얻어진다.
또한, 본 발명의 반도체 발광소자의 제조방법은 반도체기판 상에 활성층을 포함하는 발광층을 구성하는 화합물 반도체층을 적층한 웨이퍼에 스크라이브를 행하는 경우에, 반도체기판 결정면에 스크라이브를 행하는 공정을 갖는 것을 특징으로 하고 있다. 이 공정 후에 행하는 외력을 가해 웨이퍼를 펠릿에 분할하는 공정으로 양호한 분리율과 펠릿단부의 깨짐, 쪼개짐이 발생하지 않고, 신뢰성이 높고 형상도아름다운 반도체 발광소자를 얻을 수 있다. 발광층 측의 주면에도스크라이브를 행해(즉, 양면에 스크라이브를 행한다) 웨이퍼를 분할해도된다. 또한, 상기 펠릿의 평면형상이 정방형인 경우에 있어서, 웨이퍼의 두께는 이 정방형의 1변 길이의 70%이하이도록 해도된다.
또한, 본 발명의 반도체 발광소자의 제조방법은 상기 웨이퍼의 상기 발광층 측의 주면에는 반도체 발광소자의 전극으로 되는 복수의 전극이 형성되어 있으며, 이 복수의 전극 임의의 전극간의 중심선과 상기 웨이퍼의 상기 반도체기판측의 주면에 형성된 스크라이브라인이 이루는 면을 수직면에 대해, 상기 반도체기판 측의 주면이 (100)면에 대해 [011]방향에 경사시킨 경사각과 같은 각도만큼 경사지도록 해도된다. 웨이퍼로부터 펠릿을 분리하는 공정에 있어서, (100)면, (011)면에 일치한 분리가 가능하게 된다.
(실시예)
이하, 본 발명의 실시예를 도면을 참조하면서 상세히 설명한다.
우선, 도1 내지 도5를 참조하여 제1실시예를 설명한다. 도1은 본 실시예의 반도체 발광소자의 단면도이다.
이 반도체 발광소자는 n-GaAs기판(1) 상에 n-GaAs/n-In0.5Al0.5P의 페어(10) 쌍으로 되는 반사층(2: 0.7㎛ 두께), n-In0.5(Ga0.3Al0.7)0.5P클래드층(3: 0.6㎛ 두께), n-In0.5Ga0.5P활성층(4: 0.3㎛ 두께), p-In0.5(Ga0.3Al0.7)0.5P클래드층(5: 0.6㎛ 두께), p-GaAlAs전류확산층(6: 4.5㎛ 두께), p-GaAs접촉층(7: 0.7㎛ 두께)을 순차형성한 후, 반도체기판측에 n전극(8: 기판측전극), p-GaAs접촉층(7) 상에 p전극(12: 광취출전극)을 형성한 후, 다이싱에 의해 펠릿화 된다. 이 경우, 펠릿의 마주보는 제1측면(도면의 좌우면)이 기판면에 대해 70°~85°정도의 기울기(θ)를 갖도록 절단분리한다. 그러나, 펠릿의 마주보는 제2측면(도면의 전후면)은 기판면에 대해 실질적으로 90°로 되어 있다. 본 발명의 반도체 발광소자는 이와 같은 절단을 행함으로써, 한쌍의 서로 대향하는 측면이 동일 방향으로 경사한 형상으로 작성된다. 이 반도체 발광소자는 활성층(4)으로서 본 실시예와 같이, n-In0.5Ga0.5P를 이용하는 경우에는 적색발광하고, n-In0.5(Al0.4Ga0.6)0.5P를 이용하는 경우에는 녹색발광한다.
도2에 이 펠릿을 탑재한 반도체 발광장치의 단면도를 나타내고, 도3에 반도체 발광장치를 발광시킨 경우의 배광특성을 나타낸다. 반사판(19)을 갖는 리드(25)에 Ag페이스트 등의 도전성 접착제(26)를 이용하여 반도체 발광소자 펠릿(10)의 기판측을 리드(25)에 접속된 베드부(27)에 다이본딩한다. 그 후, Au선 등의 본딩와이어(28)를 p전극(12: 광취출전극)과 리드(25)에 대향하는 리드(29)에 본딩을 행한다. 이들을 에폭시수지의 수지밀봉체(28)로 밀봉한다. 수지밀봉체(28)는 포탄형상이고, 렌즈작용 및 펠릿을 보호하는 작용을 갖고 있다. 도21에 나타낸 종래의 반도체 발광장치에서는 통상의 배광특성을 갖고 있지만, 도3에 나타낸 본 실시예에서는 반도체 발광장치의 포탄형상 렌즈의 중심으로부터 약간 편향된 배광특성을 얻을 수 있다. 배광특성이 편향되는 이유에 대해서는 측면으로부터 방출되는 광의 임계각이 대향하는 면에 다른 것을 들 수 있다.
도4는 배광특성의 편향의 정도(배광중심의 어긋남)와 경사각도및 펠릿크기 등의 관계를 플롯한 특성도이다. 종축은 반도체 발광장치의 렌즈중심으로부터의 어긋남(임의치), 횡축은 펠릿측면의 기울기의 정도를 나타낸 경사각도(θ)이다. 경사각을 크게함으로써, 편향의 정도(임의치)는 높게되어 있다. 또한, 펠릿크기(W)를 작게하면 어긋남이 크게된다.
본 발명의 반도체 발광소자의 측면의 경사를 형성하기 위하여, 예컨대 결정의 면방위를 이용한 쪼개짐에 의해 형성할 수 있다. 도5는 반도체 반도체단결정의 인곳(ingot)으로부터 웨이퍼를 잘라내는 방법을 설명한다. 수직으로 배치한 인곳(100)을 수평으로 자르면, (100)면을 갖는 웨이퍼(101)가 형성된다. 이 자르는 방향을 (100)면에 대해[011]방향에 5~20°(θ=90-θ)경사시켜 자르면, 경사각(θ)이 70°~85°의 웨이퍼(102)가 잘라진다. 이 웨이퍼(102)의 주면에 발광층 등을 성장시켜, p/n전극을 취부, 스크라이브법에 의해 소자분리를 행하면, 본 발명의 특징인 측면이 경사한 도1에 나타낸 반도체 발광소자 펠릿이 형성된다. 즉, 이 펠릿은 상술한 바와 같이, 펠릿의 마주보는 제1측면은 기판면에 대해 70°~85°정도의 기울기(θ)를 갖고, 펠릿의 마주보는 제2측면은 기판면에 대해 실질적으로 90°로 되어 있다.
또한, 실시예에서는 InGaAIP계의 반도체 발광소자를 예로 들었지만, GaAlAs계, GaP계 등의 반도체 발광소자이어도된다.
다음에, 도6 및 도7을 참조한 제2실시예를 설명한다.
도6은 본 발명의 제1실시예에 이용한 비대칭 발광반도체 발광소자를 탑재한 SMD램프의 평면도및 단면도, 도7은 본 발명의 비대칭 발광반도체 발광소자를 탑재한 SMD램프의 배광특성도이다. 이 실시예에서는 2×1.25mm크기의 표면실장형 LED램프(SMD램프)를 설명한다. 도6에 나타낸 반도체 발광소자(10)의 중심을 통하는 중심선(L: 즉, 발광센터라인)은 0.5mm 두께의 절연기판(20)의 중심선(즉, 제품의 중심)으로부터 어느정도벗어난 위치에 배치되어 있다. 이 반도체 발광소자(10)의 펠릿크기는 0.3×0.3mm이다. 절연기판(20)에는 반도체 발광소자(10)의 제1전극배선(21) 및 제2전극배선(22)이 형성되어 있고, 반도체 발광소자(10)는 제2전극배선(22) 상에 Ag페이스트 등에 의해 접합되어 있다. 반도체 발광소자(10)의 광취출전극(12)은 반도체 발광소자(10)의 거의 중심에 형성되어 있다. 그리고, 취출전극(12)과, 제1전극배선(21)은 Au선 등의 와이어본딩(23)으로 전기적으로 접속되어 있다. 반도체 발광소자(10), 제1 및 제2전극배선(21, 22)의 선단부 및 와이어본딩(23)은 에폭시수지 등의 투명한 몰드수지밀봉체(24)로 되는 외위기로 피복보호되어 있다.
이와 같이, 반도체 발광소자의 중심선(L)과 절연기판의 중심선(O)이 일치하고 있지 않지만, 반도체 발광소자(10)의 발광면에 형성한 전극(12: 취출전극)이 절연기판(20)의 중심선(O)으로부터 떨어진 위치에 치우쳐 배치되어 있기 때문에, 발광센터라인(L)은 종래보다 절연기판(20)의 중심선(O)에 가까워지게 되어 배광특성이 개선된다(도7 참조). 더욱이, 이 실시예에서는 종래 정방형의 반도체 발광소자 펠릿이었던 것을 장방형의 펠릿으로 하고, 광취출전극(12)의 위치를 장방형의 발광면의 한쪽에 치우치도록 배치한다. 그리고, 광취출전극(12)을 할수 있는한 절연기판(20)의 중심선(O)으로부터 멀어지도록 하면, 반도체 발광소자(10)의 발광면의 발광센터라인(L)은 종래보다 중심선(O)에 가깝게 할 수 있다. 이 중심선(O)과 발광센터라인(L)의 거리는 종래 0.25mm이었지만, 이 실시예어서는 0.17mm로 축소되었다.
다음에, 도8 및 도9를 참조하여 제3실시예를 설명한다.
도8은 제1실시예에 이용한 반도체 발광소자를 리드프레임에 탑재한 LED램프(반도체 발광장치)의 단면도, 도9는 본 발명 및 비교예의 LED램프의 특성도이다. 반도체 발광소자 펠릿(10)은 예컨대, Fe-42%Ni로 이루어진 리드프레임의 베드부(27)에 Ag페이스트 등의 도전성접착제(26)에 의해 고정되어 있다. 리드프레임은 접시형상반사판(19)을 갖추고, 이 접시형상반사판(19)은 베드부(27)의 주위에 반도체 발광소자(10: 펠릿)를 둘러싸도록 형성되어 있다. 리드프레임은 1쌍의 리드(25, 29)를 갖고, 리드(25)는 반사판(19) 및 베드부(27)에 연결되고, 리드(29)는 펠릿(10)의 광취출전극(12)과 본딩와이어(28)에 의해 전기적으로 접속되어 있다. 펠릿(10), 본딩와이어(28), 리드프레임의 리드(25, 29), 베드부(27) 및 접시형상반사판(19)은 투명의 예컨대, 에폭시수지 등으로 이루어진 수지밀봉체로 피복되어 있다. 펠릿(10)은 스크라이브 펠릿이고, 스크라이브 펠릿의 리드프레임에 마운트되는 면은 웨이퍼의 스크라이브라인을 형성하고, 그것으로부터 절단하는 면과 같게 한다. 그리고, 펠릿(10) 측면의 기울기 방향은 본딩와이어(28)가 펠릿(10)으로부터 리드(29)측에 본딩되는 방향에 일치하고 있다(이와 같이, 펠릿(10)이 리드프레임에 마운트되는 상태를 마운트방향이 웨이퍼의 반절(反切)단방향이라함). 종래(비교예) 웨이퍼의 절단은 발광층 측에 스크라이브라인을 형성하므로 마운트방향은 웨이퍼의 절단방향이라 한다. 리드(25, 29)의 일부는 수지밀봉체로부터 외부로 돌출하고 있다. 도9에 나타낸 바와 같이, 마운트시의 불량의 발생은 없었다.
다음에, 도10 내지 도13을 참조하여 제4실시예를 설명한다.
도10은 반도체 발광소자의 사시도, 도11은 본 발명 및 종래 반도체발광소자를 형성하는 제조공정을 나타낸 순서도, 도12는 본 발명 및 종래 반도체 발광소자의 상태휘도의 변화를 설명하는 특성도, 도13은 본 발명 및 종래 반도체 발광소자 잔존율의 통전시간 의존성을 나타낸 특성도이다.
도10은 예컨대, 도2에 나타낸 반도체 발광장치에 이용되는 반도체 발광소자의 외관을 나타낸 사시도이고, 내부구조는 도1에 나타내고 있다.
도11을 참조하여 이 반도체 발광소자의 제조공정을 설명한다. 우선, GaAs기판을 준비한다(웨이퍼 투입). GaAs기판의 위에 활성층을 포함하는 발광층을 구성하는 복수의 화합물 반도체층을 예컨대, MOCVD(Metal Organic Chemical Vapour Deposition)법에 의해 에픽택셜 성장시킨다(에픽택셜 성장). 다음에, GaAs기판의 이면을 래핑한다(이면래핑). GaAs기판측에 N형전극으로 AuGe합금을 증착한다. 더욱이, 에픽택셜층 상에 광취출전극으로 p형전극(AuZn합금)을 증착한다(n/p전극증착). 다음에, 포토리소그래피(PEP)를 이용하여 원하는 형으로 p형전극을 패터닝한다(p전극PEP/p전극에칭).
그 후, 증착한 AuZn합금과 반도체층의 저항성접촉(ohmic contact)을 행하기 위하여 450℃정도로 수십분 신터(sinter)한다(전극신터). 소자분리는 기판에 300㎛피치로 격자형상 스크라이브라인을 넣고, 이 스크라이브라인에 블레드를 대응시켜 GaAs결정의 쪼개짐면(스크라이브라인은 [110]면에 평행하게 꿰뚫는다)에 따라 깨지고, 도10에 나타낸 바와 같은 펠릿을 얻었다(스크라이브/블레킹). 그 후, 이 펠릿을 도2에 나타낸 프레임에 Ag페이스트로 고정하여 싣고, 본딩와이어로 결선후 수지몰드하여 반도체 발광소자를 형성한다. 이 실시예의 특징인 펠릿 측면의 미소스탭(131: 단차)은 소자분리의 스크라이브/블레킹시에 형성된다. 원하는 수 및 단차의 높이를 조정하는데는 스크라이브시의 라인과 결정방위의 관계, 주사속도, 하중 등을 조정한다. 블레킹시의 조건으로 단차의 높이/수 등이 변화되지 않도록 하고, 스크라이브 조건으로 제어하는 쪽이 재현성이 양호하다.
반도체 발광소자는 InGaAIP계 재료이어도되고, 펠릿 측면의 광사출면적이 큰 GaAsP/GaP 등의 재료이어도된다. 또한, GaAIAs/GaAs계 재료이어도된다.
도12는 본 발명의 본 실시예의 펠릿, 종래구조의 펠릿, 종래구조에 측면을 에칭한 펠릿을 각각 동일 프레임, 동일 수지로 패키지하고, 순방향전류 20mA시의 휘도를 상대비교한 것이다. 본 발명의 펠릿은 종래보다 휘도가 높고, 또한 측면에칭에 의해 광취출효율을 높인 펠릿과 비교해도손색없는 것을 알 수 있다. 본 발명 펠릿에서는 소자분리 스크라이브/블레킹법을 이용하므로, 종래 다이싱법과 비교하여 자른부분이 필요하지 않고, 1장의 웨이퍼로부터 취하는 펠릿수는 1할이상 향상하고, 저렴하게 펠릿을 공급할 수 있다. 더욱이, 도13을 참조하여 상술의 펠릿을 이용 각 펠릿의 신뢰성 평가를 행했다. 실온에서 100시간, 1000시간, 10000시간 연속통전시험을 한 경우의 휘도의 추이를 조사한 것이다. 종래구조의 펠릿은 비교적 빠르게 열화하고, 1000시간 후에는 50%이하의 상태휘도로 된다. 각 펠릿은 초기휘도로 규격화하고 있다. 본 발명 실시예의 펠릿은 10000시간후에서도85%이상의 밝음을 유지하고 있다. 측면에칭을 한 펠릿이 약 70%의 휘도인 것과 비교하여 휘도의 열화가 극히 적다.
다음에, 도14를 참조하여 제5실시예를 설명한다.
(100)면에 대해 [011]방향으로 15°경사시킨 n-GaAs기판(1) 상에 n-GaAs버퍼층(9), n-InGaAIP클래드층(3), InGaAIP활성층(4), p-InGaAIP클래드층(5), p-GaAs접촉층(7)을 순차형성하고, 그 후 이 n-GaAs기판면을 기계적으로 연마하여 웨이퍼를 150㎛ 두께로 완성한다. 더욱이, p-GaAs접촉층(7) 상에 직경이 130㎛의 AuZn전극(12: 광취출전극)을 [0/1/1]방향(「/」는 앞의 숫자상에 붙여진 횡바를 표시한다. 이하 동일하다)에 형성되어 있는 오리엔테이션플레트에 평행하게 되도록 250㎛의 피치로 형성한다. 다음에, n-GaAs기판 상의 전면에 AuGe전극(8: 기판측 전극)을 형성한다. 이 실시예에서는 기판면에 스크라이브를 행하는 경우에 AuZn전극(12)의 배열하고 있는 250㎛의 피치패턴과 기판면의 스크라이브가 후의 스크라이브공정으로 쪼개짐면 상에 일치시킬 수 있도록 모니터부로서 이 AuGe전극(8)을 형성하지 않는 영역을 일부 웨이퍼 내에 설치한다.
스크라이브장치는 상술의 AuGe전극(8)이 형성되어 있지 않은 영역에 AuZn전극패턴과 스크라이브라인의 위치맞출 수 있도록 적외투과기능을 부가한 것을 제작하여 이용했다. 이 스크라이브장치를 이용하여 스크라이브용 다이아몬드 침에 14g의 하중을 걸어 AuGe전극(8) 상에 스크라이브(스크라이브라인(13))를 행한다. 그 후, 웨이퍼의 스크라이브면과 반대측의 발광면측에 외력을 가해 펠릿분할을 행한 결과, 소자분리율은 90%로 향상하고, 형상도양호한 펠릿을 얻을 수 있었다. 펠릿분할을 행하는 경우는 발광면측의 주면과 기판측 주면에 점착시트(16, 18)를 붙이고, 누름판(17)을 점착시트(18)의 아래에 있어서, 누름판(17)이 놓여져 있지 않은 영역에 대향하는 InGaAIP클래드층 상에 스크라이브(13)에 대하여 쪼개짐면 상의 위치(14)에 점착시트(16)를 매개로 컷터블레드(15)를 맞추는 힘을 가해 스크라이브라인(13)으로부터 웨이퍼를 절단한다.
더욱이, 발광측(AuZn전극(12)을 형성한 면)의 완성길이정도를 향상시킨 경우는 AuGe전극(8) 상의 스크라이브를 행한 후, p-InGaAIP클래드층 상에 AuGe전극(8) 상의 스크라이브라인(13)에 대해 쪼개짐면 상, 즉 (011)면 상의 대향하는 위치에 다이아몬드 침 하중 5g으로 스크라이브(부(副)스크라이브)를 행하고(스크라이브라인(14), 그 후 웨이퍼를 스크라이브라인(13)에 외력을 가해 펠릿분할을 행한다(외력을 가해 분할하는 방법은 상술과 동일하게 행한다).
본 실시예의 스크라이브 방법을 이용함으로써, 종래기술의 소자분리율이 70%정도이었던 것에 대해, 90%로 향상할 수 있으며, 더욱이 펠릿단부의 깨지는 결여도발생하지 않고 신뢰성이 높은 반도체 발광소자가 얻어진다.
다음에, 도15 내지 도16을 참조하여 제6실시예를 설명한다.
도15는 펠릿의 평면도및 단면도, 도16은 소자분리율의 웨이퍼 두께(A: 즉, 펠릿 두께)와 펠릿의 횡방향길이(B)의 비에 대한 의존성을 나타낸 특성도이다. 본 실시예는 반도체 발광소자의 구조가 도14와 거의 동일하므로, 내부구조는 이 도면을 이용하여 설명한다.
(100)면에 대해 [011]방향에 15°경사시킨 n-GaAs기판(1) 상에 n-GaAs버퍼층(9), n-InGaAIP클래드층(3), InGaAIP활성층(4), p-InGaAIP클래드층(5), p-GaAs접촉층(7)을 순차형성하고, 그 후 이 n-GaAs기판면을 기계적으로 연마한다.
이 때, 웨이퍼를 연마하여 완성하는 웨이퍼 두께는 분할하는 펠릿의 두께(A)와 펠릿의 횡방향의 길이(B)의 비(A/B)가 70%이하로 되도록 한다(도15 참조). 이와 같은 소자구성으로 하면, 도16에 나타낸 바와 같이, 분리공정으로 양호한 소자분리율과 외관이 아름다운 펠릿이 얻어진다. 본 실시예에서는 펠릿의 횡방향길이(B)를 200㎛로 해야할 웨이퍼 두께(A)를 130㎛로 되기까지 웨이퍼를 연마했다.
더욱이, p-GaAs접촉층(7) 상에 직경이 130㎛의 AuZn전극(12: 광취출전극)을 [0/1/1]방향에 형성되어 있는 오리엔테이션플레트에 평행하게 되도록 250㎛의 피치로 형성한다. 다음에, n-GaAs기판 상의 전면에 AuGe전극(8: 기판측 전극)을 형성한다. 본 실시예에서는 기판면에 스크라이브를 행해는 경우에 AuZn전극(12)의 배열하고 있는 200㎛의 피치패턴과 기판면의 스크라이브가 후의 스크라이브공정으로 쪼개짐면 상에서 일치시킬 수 있도록 모니터부로서 이 AuGe전극(8)을 형성하지 않는 영역을 일부 웨이퍼 내에 설치한다.
스크라이브장치는 상술의 AuGe전극(8)이 형성되어 있지 않은 영역에 AuZn전극패턴과 스크라이브라인의 위치맞출 수 있도록 적외투과기능을 부가한 것을 제작하여 이용했다. 이 스크라이브 장치를 이용하여 스크라이브용 다이아몬드 침에 14g의 하중을 걸어 AuGe전극(8) 상에 스크라이브(스크라이브라인(13))를 행한다. 그 후, 웨이퍼의 p전극측에 외력을 가해 펠릿분할을 행한 결과, 소자분리율은 90%로 향상하고, 형상도양호한 펠릿을 얻을 수 있었다. 펠릿분할을 행하는 경우의 방법은 상기의 실시예와 동일하다.
다음에, 도17 및 도18을 참조하여 제7실시예를 설명한다.
도면은 어느것도반도체 발광소자의 단면도이다. 본 실시예에서는 (100)면에 대해 [011]방향에 경사시킨 반도체기판 상에 화합물 반도체결정층이 적층된 웨이퍼에 다이아몬드 스크라이브를 행하는 경우에, 미리 전극형성시에 웨이퍼오리플라와 평행하게 전극패턴을 적층된 반도체결정면 상측에 맞춰 형성시키고, 후에 반도체기판 측에 다이아몬드 스크라이브를 행하는 것에 있다. (100)면은 패턴 통한 스크라이브 하고, (011)면은 두께에 대해 오프각 경사분을 산출하고, 그 산출량만큼 어긋나게 스크라이브 한다. 이 방법에 의해 후의 외력을 가해 소자를 분리하는 공정으로 양호한 형상으로 높은 분리율을 얻을 수 있으며, 신뢰성이 높고 펠릿형상도(100)면, (011)면에 일치한 분리를 실현하고, 결정면에 따른 아름다운 반도체 발광소자를 얻을 수 있게 된다. (100)면에 대해 [011]방향에 15°경사시킨 nGaAs기판(1) 상에 n-GaAs버퍼층(9), n-InGaAIP클래드층(3), InGaAIP활성층(4), p-InGaip클래드층(5), p-GaAs접촉층(7)을 순차형성한다. 그 후, n-GaAs기판면을 기계적으로 연마하고, 웨이퍼를 150㎛ 두께로 완성한다.
다음에, p-GaAs접촉층(7) 상에 직경 130㎛의 AuZn전극(12: 광취출전극)을 [011]방향에 형성되어 있는 오리엔테이션플레트(OF)에 평행하게 되도록 250㎛피치 간격으로 형성한다. 다음에, n-GaAs기판 상 전면에 AuGe전극(8)을 형성한다. 스크라이브장치는 상부 및 하부 카메라(양면카메라)를 이용하고 있기 때문에, AuGe전극을 형성하지 않는 영역을 웨이퍼 내에 설치하지 않는다. 상부 카메라방식 장치의 경우는 모니터부로 AuGe전극을 형성하지 않는 영역을 설치, AuZn전극패턴과 스크라이브라인의 위치맞출 수 있도록 적외투과기능을 부가한 것을 이용하고 있다. 다이아몬드 스크라이브 침에 14g의 하중을 걸고, AuGe전극(8) 상에 스크라이브(스크라이브라인(13a))를 행하고, 90°회전시켜 스크라이브(스크라이브라인(13b))를 행한다. 이 경우, 반도체기판 측의 스크라이브는 기판결정면으로부터 반도체결정면 상측까지의 거리(T: 웨이퍼 두께)에 대한 웨이퍼의 경사각도(θ)분의 오차량(d)을 산출하고, 패턴간격의 중앙으로부터 오차량(d)분을 이동하여 스크라이브 한다. 그 후, 웨이퍼의 p전극측에 가해 소자분리를 행한 결과, 소자분리율은 97%로 향상하고, 형상적으로도양호한 칩형상을 얻을 수 있다.
본 발명은 메사나 하프다이싱한 것에 관해서도나머지 두께에 대한 웨이퍼의 기울기 분의 오차량을 산출하고, 패턴간격의 중앙으로부터 오차량분 이동하여 스크라이브 하면, 충분히 적용가능하다. 오차량 산출식은 반도체 발광소자의 발광층 측에 메사 및 하브다이싱 가공하고 있지 않은 펠릿의 오차량(d)이 d=T(웨이퍼 두께)×tanθ이고, 메사 및 하프다이싱 가공한 펠릿에서는 d=(T-메사 및 하프다이싱 가공깊이)×tanθ이다.
본 실시예의 다이아몬드 스크라이브방법을 이용함으로써, 종래기술의 소자분리율이 70%정도이었던 것에 대해, 97%로 향상시킬 수 있으며, 기판결정면에 일치한 스크라이브라인에 의해, 소자단부의 깨짐, 결여, 단면의 단차도발생하지 않고, 아름다운 소자형상으로 신뢰성이 높은 반도체 발광소자가 얻어진다.
본 발명에서는 InGaAIP계 재료를 이용한 반도체 발광소자의 실시예를 기술했지만, 펠릿측면의 광사출면적이 큰 GaAs/GaP 등의 재료나 GaAIAs/GaAs계 재료로도되고, 특정 재료로 한정되지 않는다.
본 발명은 (100)면에 대해 [011]방향에 소정의 각도경사시킨 화합물 반도체기판에 발광층 등의 화합물 반도체층을 적층시킨 웨이퍼를 스크라이브법에 의해 소자분리하여 형성된 반도체 발광소자의 펠릿에 특징이 있다. 이 반도체 발광소자의 펠릿의 마주보는 1쌍의 측면은 경사하고 있지 않지만, 인접하는 다른 1쌍의 측면은 소정의 각도만큼 경사져 있다. 이 반도체 발광소자를 이용하여 반도체 발광장치를 구성함으로써, 배광특성의 편향시킨 장치가 얻어지고, 또한 중심으로부터 어긋난 위치에 펠릿이 배치된 반도체 발광장치는 중심에 가깝게 할 수 있어, 우수한 배광특성이 얻어진다. 본 발명의 반도체 발광소자는 펠릿단부의 깨짐, 결여, 단면의 단차가 발생하지 않는 아름다운 형상의 신뢰성이 높은 것이 얻어진다. 또한, 본 발명의 방법에 의하면, 종래보다 소자분리율을 크게 향상할 수 있으며, 소자단부의 깨짐, 결여, 단면의 단차가 발생하지 않는 아름다운 형상으로 신뢰성이 높은 반도체 발광소자가 얻어진다.

Claims (7)

  1. pn접합의 수직방향에 발광면이 형성되고, 서로 대향하는 측면중 1쌍은 동일방향에 수직방향에 대해 일정의 기울기를 갖고, 상기 발광면으로부터의 발광방향은 이 발광면의 법선방향으로부터 어긋나 있는 반도체 발광소자와,
    주면에 형성된 전극부 및 이 전극부로부터 이면에 연장하고 있는 배선부를 포함하는 1쌍의 배선전극을 갖춘 절연기판, 상기 반도체 발광소자의 광취출측 전극과 상기 1쌍의 배선전극의 전극부를 전기적으로 접속하는 본딩와이어 및, 상기 반도체 발광소자, 상기 전극부 및 상기 본딩와이어를 밀봉하는 수지밀봉체를 구비하고,
    상기 반도체 발광소자의 상기 광취출측 전극이 형성된 발광면은 장방형이고, 상기 광최출측 전극은 상기 장방형의 발광면의 상기 본딩와이어와 전기적으로 접속되어 있는 상기 전극부와는 이 발광면의 다른 영역으로부터 실질적으로 떨어진 위치에 치우쳐 존재하고 있는 것을 특징으로 하는 반도체 발광장치.
  2. pn접합의 수직방향에 발광면이 형성되고, 서로 대향하는 측면중 1쌍은 동일방향에 수직방향에 대해 일정의 기울기를 갖고, 상기 발광면으로부터의 발광방향은 이 발광면의 법선방향으로부터 어긋나 있는 반도체 발광소자와,
    상기 반도체 발광소자를 지지고정하는 베드부, 상기 베드부의 주변에 형성된 접시형상반사판, 상기 베드부에 접속된 제1리드, 제2리드, 상기 반도체 발광소자의 전극과 상기 제2리드를 전기적으로 접속하는 본딩와이어 및, 상기 반도체 발광소자, 상기 제1 및 제2리드의 일부 및 상기 본딩와이어를 밀봉한 수지밀봉체를 구비하고, 상기 반도체 발광소자는 웨이퍼를 스크라이브 절단하여 형성된 스크라이브 펠릿이고, 이 스크라이브 펠릿의 기판측의 주면이 베드부에 마운트되고, 상기 펠릿측면의 경사방향은 상기 본딩와이어가 상기 펠릿으로부터 상기 리드측에 본딩되는 방향에 일치하고 있는 것을 특징으로 하는 반도체 발광장치.
  3. 반도체기판과, 이 반도체기판 상에 성장된 pn접합을 갖는 활성층을 포함하는 발광층 및, 이 발광층의 발광면 상에 형성된 광취출측 전극을 구비하고, 상기 pn접합의 수직방향에 상기 발광면이 형성되고, 서로 대향하는 측면은 동일방향에 수직방향에 대하여 일정한 기울기를 갖고, 상기 발광면으로부터의 발광방향은이 발광면의 법선방향으로부터 어긋나 있는 반도체 발광소자와,
    상기 반도체 발광소자를 지지고정하는 베드부, 상기 베드부의 주변에 형성된 접시형상반사판, 상기 베드부에 접속된 제1리드, 제2리드, 상기 반도체 발광소자의 전극과 상기 제2리드를 전기적으로 접속하는 본딩와이어 및, 상기 반도체 발광소자, 상기 제1 및 제2리드의 일부 및 상기 본딩와이어를 밀봉한 수지밀봉체를 구비하고,
    상기 반도체 발광소자는 웨이퍼를 스크라이브 절단하여 형성된 스크라이브 펠릿이고, 이 스크라이브 펠릿의 기판측의 주면이 베드부에 마운트되고, 상기 펠릿측면의 경사방향은 상기 본딩와이어가 상기 펠릿으로부터 상기 리드측에 본딩되는 방향에 일치하고 있는 것을 특징으로 하는 반도체 발광장치.
  4. (100)면에 대해 [011]방향에 10~20°경사시킨 주면을 갖춘 반도체기판과, 이 반도체기판 상에 성장된 pn접합을 갖는 활성층을 포함하는 발광층으로 구성된 웨이퍼의 상기 반도체기판 측의 주면에 스크라이브를 행하는 스크라이브라인을 형성하는 공정 및, 상기 스크라이브에 대해 외력을 가해 상기 웨이퍼를 복수의 펠릿에 분할하는 공정을 구비하고 있는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  5. 제4항에 있어서, 상기 발광층 측의 주면에도스크라이브를 행하는 공정을 더 구비한 것을 특징으로 하는 반도체 발광소자의 제조방법.
  6. 제4항에 있어서, 상기 펠릿의 평면형상이 정방형이고, 상기 웨이퍼의 두께는 이 정방형의 1변의 길이의 70%이하인 것을 특징으로 하는 반도체 발광소자의 제조방법.
  7. 제4항에 있어서, 상기 웨이퍼의 상기 발광층 측의 주면에는 반도체 발광소자의 전극으로 되는 복수의 전극이 형성되어 있으며, 이 복수의 전극의 임의의 전극간의 중심선과 상기 웨이퍼의 상기 반도체기판 측의 주면에 형성된 스크라이브라인이 이루는 면을 수직면에 대해, 상기 반도체기판 측의 주면이 (100)면에 대해 [011]방향에 경사시킨 경사각도와 같은 각동만큼 경사시킨 것을 특징으로 하는 반도체 발광소자의 제조방법.
KR1019970042588A 1996-08-31 1997-08-29 반도체 발광소자를 이용한 반도체 발광장치 및 반도체 발광소자의 제조방법 KR100284235B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24896296A JP3504079B2 (ja) 1996-08-31 1996-08-31 半導体発光ダイオード素子の製造方法
JP96-248962 1996-08-31

Publications (2)

Publication Number Publication Date
KR19980019164A KR19980019164A (ko) 1998-06-05
KR100284235B1 true KR100284235B1 (ko) 2001-04-02

Family

ID=17185995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970042588A KR100284235B1 (ko) 1996-08-31 1997-08-29 반도체 발광소자를 이용한 반도체 발광장치 및 반도체 발광소자의 제조방법

Country Status (4)

Country Link
US (1) US5990497A (ko)
JP (1) JP3504079B2 (ko)
KR (1) KR100284235B1 (ko)
TW (1) TW418551B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143476B1 (ko) 2009-05-21 2012-05-11 (주)더리즈 경사단면을 갖는 반도체 칩 및 그 제조방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024994B2 (ja) * 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
DE10032838B4 (de) * 2000-07-06 2015-08-20 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
DE10039433B4 (de) * 2000-08-11 2017-10-26 Osram Opto Semiconductors Gmbh Halbleiterchip für die Optoelektronik
JP2002299698A (ja) * 2001-03-30 2002-10-11 Sumitomo Electric Ind Ltd 発光装置
US7005081B2 (en) * 2001-07-05 2006-02-28 Canon Kabushiki Kaisha Base material cutting method, base material cutting apparatus, ingot cutting method, ingot cutting apparatus and wafer producing method
TW518771B (en) * 2001-09-13 2003-01-21 United Epitaxy Co Ltd LED and the manufacturing method thereof
JP2003258294A (ja) * 2002-03-01 2003-09-12 Sharp Corp Ｌｅｄ素子
JP3939177B2 (ja) * 2002-03-20 2007-07-04 シャープ株式会社 発光装置の製造方法
JP3776824B2 (ja) * 2002-04-05 2006-05-17 株式会社東芝 半導体発光素子およびその製造方法
US6949206B2 (en) * 2002-09-05 2005-09-27 Nanosys, Inc. Organic species that facilitate charge transfer to or from nanostructures
CA2507051C (en) * 2002-11-27 2015-04-07 Dmi Biosciences, Inc. Treatment of diseases and conditions mediated by increased phosphorylation
JP3737494B2 (ja) * 2003-06-10 2006-01-18 株式会社東芝 半導体発光素子及びその製造方法並びに半導体発光装置
JP2005073227A (ja) * 2003-08-04 2005-03-17 Sharp Corp 撮像装置
WO2005096399A1 (ja) * 2004-03-31 2005-10-13 Nichia Corporation 窒化物半導体発光素子
TWM266551U (en) * 2004-11-23 2005-06-01 Super Nova Optoelectronics Cor GaN LED
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
US7821023B2 (en) 2005-01-10 2010-10-26 Cree, Inc. Solid state lighting component
US9793247B2 (en) 2005-01-10 2017-10-17 Cree, Inc. Solid state lighting component
TW200638559A (en) * 2005-04-29 2006-11-01 Hon Hai Prec Ind Co Ltd Light emitting chip and light emitting diode
US8044412B2 (en) 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
US9335006B2 (en) 2006-04-18 2016-05-10 Cree, Inc. Saturated yellow phosphor converted LED and blue converted red LED
JP2013110439A (ja) * 2006-09-29 2013-06-06 Future Light Limited Liability Company 発光ダイオード装置
US10295147B2 (en) 2006-11-09 2019-05-21 Cree, Inc. LED array and method for fabricating same
KR100881175B1 (ko) * 2007-06-28 2009-02-26 서울옵토디바이스주식회사 요철이 형성된 발광 다이오드 및 그 제조방법
KR101488448B1 (ko) * 2007-12-06 2015-02-02 서울반도체 주식회사 Ｌｅｄ 패키지 및 그 제조방법
US9425172B2 (en) 2008-10-24 2016-08-23 Cree, Inc. Light emitter array
KR101088392B1 (ko) * 2009-06-24 2011-12-01 주식회사 세미콘라이트 발광소자 칩 및 이의 제조방법
US9786811B2 (en) 2011-02-04 2017-10-10 Cree, Inc. Tilted emission LED array
US9263636B2 (en) * 2011-05-04 2016-02-16 Cree, Inc. Light-emitting diode (LED) for achieving an asymmetric light output
KR101259483B1 (ko) * 2011-06-01 2013-05-06 서울옵토디바이스주식회사 반도체 발광 소자 및 그 제조 방법
USD700584S1 (en) 2011-07-06 2014-03-04 Cree, Inc. LED component
US10842016B2 (en) 2011-07-06 2020-11-17 Cree, Inc. Compact optically efficient solid state light source with integrated thermal management
US11037911B2 (en) * 2017-12-27 2021-06-15 Nichia Corporation Light emitting device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0482278A (ja) * 1990-07-25 1992-03-16 Hitachi Ltd 発光ダイオード

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3841917A (en) * 1971-09-06 1974-10-15 Philips Nv Methods of manufacturing semiconductor devices
JP2661521B2 (ja) * 1993-09-25 1997-10-08 日本電気株式会社 半導体受光装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0482278A (ja) * 1990-07-25 1992-03-16 Hitachi Ltd 発光ダイオード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143476B1 (ko) 2009-05-21 2012-05-11 (주)더리즈 경사단면을 갖는 반도체 칩 및 그 제조방법

Also Published As

Publication number Publication date
JPH1074978A (ja) 1998-03-17
JP3504079B2 (ja) 2004-03-08
KR19980019164A (ko) 1998-06-05
TW418551B (en) 2001-01-11
US5990497A (en) 1999-11-23

Similar Documents

Publication Publication Date Title
KR100284235B1 (ko) 반도체 발광소자를 이용한 반도체 발광장치 및 반도체 발광소자의 제조방법
KR101373276B1 (ko) 발광 소자의 배선 형성 방법, 발광 소자 실장 기판,디스플레이, 백라이트, 조명 장치 및 전자기기
KR100862545B1 (ko) 화상 표시 장치 및 화상 표시 장치의 제조 방법
EP2206165B1 (en) Robust light emitting diode structure with removed substrate and added optical element, method of manufacturing the same
US6746889B1 (en) Optoelectronic device with improved light extraction
US7605403B2 (en) Semiconductor light-emitting device and fabrication method of the same
US4845405A (en) Monolithic LED display
KR100860102B1 (ko) 표시장치 및 그 제조방법
JPH114020A (ja) 半導体発光素子及びその製造方法、並びに半導体発光装置
KR20040104232A (ko) 수직구조 질화갈륨계 발광다이오드의 제조방법
JP2006066518A (ja) 半導体発光素子および半導体発光素子の製造方法
JPH0864872A (ja) 半導体発光素子、およびその製造方法
US7126163B2 (en) Light-emitting diode and its manufacturing method
JP2001223391A (ja) 発光ダイオードの形成方法
JP3752339B2 (ja) 半導体発光素子
JP3916726B2 (ja) 化合物半導体発光素子
KR100681789B1 (ko) 발광 다이오드 및 그 제조 방법
CN102244173B (zh) 发光元件及其制造方法
KR100407773B1 (ko) ＧａＮ 발광 소자 및 그 패키지
KR100762093B1 (ko) 수직형 발광 소자 및 그 패키지 제조방법
CN110581207A (zh) 发光组件及其制造方法
JP2718339B2 (ja) 発光ダイオードチップおよび発光ダイオード
JP2000174348A (ja) 半導体発光装置
JP2005191552A (ja) 発光ダイオードおよびその製造方法
JP2006286710A (ja) 半導体発光素子、半導体発光装置および半導体発光素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 17